JP5810893B2

JP5810893B2 - Semiconductor substrate

Info

Publication number: JP5810893B2
Application number: JP2011280864A
Authority: JP
Inventors: 太郎西口; 原田　真; 真原田; 藤原　伸介; 伸介藤原
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2011-12-22
Filing date: 2011-12-22
Publication date: 2015-11-11
Anticipated expiration: 2031-12-22
Also published as: JP2013129572A

Description

この発明は、半導体基板に関し、より特定的には、単結晶炭化珪素からなる半導体基板に関する。 The present invention relates to a semiconductor substrate, and more particularly to a semiconductor substrate made of single crystal silicon carbide.

近年、半導体装置の製造用に炭化珪素基板が用いられ始めている。炭化珪素は、珪素などの一般的な材料に比べて、より大きなバンドギャップを有する。そのため、炭化珪素基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の劣化が小さいといった利点を有する。 In recent years, silicon carbide substrates have begun to be used for manufacturing semiconductor devices. Silicon carbide has a larger band gap than a general material such as silicon. Therefore, a semiconductor device using a silicon carbide substrate has advantages such as high breakdown voltage, low on-resistance, and small deterioration in characteristics under a high temperature environment.

一方、上記のような優れた特性の半導体装置を実現するため、結晶欠陥の密度を低減した炭化珪素基板を用いることが提案されている。たとえば、米国特許第７３１４５２０号明細書（特許文献１）において、螺旋転位の密度が２５００ｃｍ^-2以下とされた炭化珪素基板が開示されている。 On the other hand, in order to realize a semiconductor device having excellent characteristics as described above, it has been proposed to use a silicon carbide substrate with a reduced density of crystal defects. For example, US Pat. No. 7,314,520 (Patent Document 1) discloses a silicon carbide substrate in which the density of screw dislocations is 2500 cm ⁻² or less.

米国特許第７３１４５２０号明細書US Pat. No. 7,314,520

しかしながら、上述した先行技術文献において開示された欠陥のみを抑制しても、炭化珪素基板上に形成された半導体デバイスの歩留まりを向上させることが困難であった。 However, even if only the defects disclosed in the above-described prior art documents are suppressed, it is difficult to improve the yield of the semiconductor device formed on the silicon carbide substrate.

この発明は、上記のような課題を解決するために成されたものであり、半導体デバイスの歩留まりを向上させることができる炭化珪素半導体基板を提供することである。 The present invention has been made to solve the above-described problems, and is to provide a silicon carbide semiconductor substrate capable of improving the yield of semiconductor devices.

本願発明者は鋭意研究の結果、炭化珪素半導体デバイスの歩留まりを向上させるためには、炭化珪素半導体基板の平均的な転位密度に注目するのではなくて、局所的な転位密度に注目し、半導体装置の製造に使用するすべての領域において転位密度を低減することが重要であることを見出した。 As a result of diligent research, the inventor of the present application pays attention to the local dislocation density, not the average dislocation density of the silicon carbide semiconductor substrate, in order to improve the yield of the silicon carbide semiconductor device. It has been found that it is important to reduce the dislocation density in all regions used for manufacturing the device.

そこで、本発明に係る半導体基板は、主表面を有し、単結晶炭化珪素からなる半導体基板である。主表面は外周から５ｍｍ以内の領域を除いた領域である中央領域を含んである。中央領域を一辺が１ｍｍである正方形領域に分割した場合に、いずれの正方形領域においても、バーガースベクトルが＜１１−２０＞方向に平行であって、転位線が基底面内にあり、転位線は半導体基板の主表面に露出している転位の密度が１×１０⁵ｃｍ^-2以下である。 Therefore, the semiconductor substrate according to the present invention is a semiconductor substrate having a main surface and made of single crystal silicon carbide. The main surface includes a central region which is a region excluding a region within 5 mm from the outer periphery. When the central region is divided into square regions each having a side of 1 mm, in any square region, the Burgers vector is parallel to the <11-20> direction, the dislocation line is in the basal plane, and the dislocation line is The density of dislocations exposed on the main surface of the semiconductor substrate is 1 × 10 ⁵ cm ⁻² or less.

これにより、上記半導体基板を用いて作製された半導体デバイスの歩留まりを向上させることができる。 Thereby, the yield of the semiconductor device manufactured using the said semiconductor substrate can be improved.

上記の半導体基板において好ましくは、バーガースベクトルが＜１１−２０＞方向に平行である転位の密度が１×１０⁵ｃｍ^-2以下である。 In the above semiconductor substrate, the density of dislocations whose Burgers vector is parallel to the <11-20> direction is preferably 1 × 10 ⁵ cm ⁻² or less.

これにより、上記半導体基板を用いて作製された半導体デバイスの歩留まりをさらに向上させることができる。 Thereby, the yield of the semiconductor device manufactured using the said semiconductor substrate can further be improved.

上記の半導体基板において好ましくは、バーガースベクトルが＜１１−２０＞方向に平行な転位の密度が、バーガースベクトルが＜０００１＞方向の成分と＜１１−２０＞方向の成分とを含む転位の密度よりも低い。 Preferably, in the above semiconductor substrate, the density of dislocations whose Burgers vector is parallel to the <11-20> direction is higher than the density of dislocations whose Burgers vector includes a component in the <0001> direction and a component in the <11-20> direction. Is also low.

上記の半導体基板においては、半導体基板の内部において複数の転位線に分岐しており、バーガースベクトルが＜１１−２０＞方向に平行な転位を含んでいてもよい。 In the semiconductor substrate, the semiconductor substrate may be branched into a plurality of dislocation lines, and the Burgers vector may include dislocations parallel to the <11-20> direction.

上記の半導体基板において好ましくは、口径が４インチ以上である。
これにより、大口径の半導体基板が得られるので、半導体デバイスを効率良く製造することができる。 In the above semiconductor substrate, the diameter is preferably 4 inches or more.
Thereby, since a large-diameter semiconductor substrate is obtained, a semiconductor device can be manufactured efficiently.

上記の半導体基板において好ましくは、半導体基板を構成する単結晶炭化珪素のポリタイプが４Ｈである。 In the semiconductor substrate described above, the polytype of single crystal silicon carbide constituting the semiconductor substrate is preferably 4H.

ポリタイプが４Ｈの炭化珪素基板を用いた半導体デバイスは、移動度が大きいためパワーデバイスに好適に用いることができる。 A semiconductor device using a silicon carbide substrate having a polytype of 4H can be suitably used for a power device because of its high mobility.

本発明の半導体基板によれば、半導体デバイスの歩留まりを向上させることができる。 According to the semiconductor substrate of the present invention, the yield of semiconductor devices can be improved.

本発明の実施の形態１における半導体基板を概略的に示す平面図である。It is a top view which shows roughly the semiconductor substrate in Embodiment 1 of this invention. 本発明の実施の形態１における半導体基板の一部を概略的に示す平面図である。It is a top view which shows roughly a part of semiconductor substrate in Embodiment 1 of this invention. オフ角０のときの基底面転位と貫通転位とを概略的に説明する図である。It is a figure which illustrates roughly the basal plane dislocation and threading dislocation when the off angle is 0. オフ角θのときの基底面転位と貫通転位とを概略的に説明する図である。It is a figure which illustrates roughly the basal plane dislocation and threading dislocation at the off angle θ. 本発明の実施の形態１における半導体基板を概略的に示す断面図である。It is sectional drawing which shows schematically the semiconductor substrate in Embodiment 1 of this invention. 本発明の実施の形態１における半導体基板を製造するための装置を概略的に説明する模式図である。It is a schematic diagram which illustrates roughly the apparatus for manufacturing the semiconductor substrate in Embodiment 1 of this invention. 本発明の実施の形態２における半導体デバイスの構成を概略的に示す断面図である。It is sectional drawing which shows schematically the structure of the semiconductor device in Embodiment 2 of this invention. 本発明の実施の形態２における半導体デバイスの製造方法を概略的に示すフロー図である。It is a flowchart which shows schematically the manufacturing method of the semiconductor device in Embodiment 2 of this invention. 本発明の実施の形態２における半導体デバイスの製造方法の第１の工程を概略的に示す断面図である。It is sectional drawing which shows roughly the 1st process of the manufacturing method of the semiconductor device in Embodiment 2 of this invention. 本発明の実施の形態２における半導体デバイスの製造方法の第２の工程を概略的に示す断面図である。It is sectional drawing which shows schematically the 2nd process of the manufacturing method of the semiconductor device in Embodiment 2 of this invention. 本発明の実施の形態２における半導体デバイスの製造方法の第３の工程を概略的に示す断面図である。It is sectional drawing which shows roughly the 3rd process of the manufacturing method of the semiconductor device in Embodiment 2 of this invention. 本発明の実施の形態２における半導体デバイスの製造方法の第４の工程を概略的に示す断面図である。It is sectional drawing which shows schematically the 4th process of the manufacturing method of the semiconductor device in Embodiment 2 of this invention.

以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.

また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を３６０度とする系を用いている。 In the crystallographic description in this specification, the individual orientation is indicated by [], the collective orientation is indicated by <>, the individual plane is indicated by (), and the collective plane is indicated by {}. As for the negative index, “−” (bar) is attached on the number in crystallography, but in this specification, a negative sign is attached before the number. The angle is described using a system in which the omnidirectional angle is 360 degrees.

（実施の形態１）
図１を参照して、本実施の形態の半導体基板１０は単結晶炭化珪素から作られており、主表面１と、中央領域３とを主に有する。単結晶炭化珪素は六方晶の結晶構造を有している。半導体基板１０を構成する単結晶炭化珪素のポリタイプは、好ましくは４Ｈである。主表面１の法線は、たとえば＜０００１＞方向からオフ角θだけ傾斜している。具体的な一例としては、主表面１は、（０００１）面を＜１１−２０＞方向に４度オフさせた面であることが好ましい。また、半導体基板１０の口径は、好ましくは４インチ以上である。 (Embodiment 1)
Referring to FIG. 1, semiconductor substrate 10 of the present embodiment is made of single crystal silicon carbide, and has a main surface 1 and a central region 3. Single crystal silicon carbide has a hexagonal crystal structure. The polytype of single crystal silicon carbide constituting semiconductor substrate 10 is preferably 4H. The normal line of the main surface 1 is inclined, for example, from the <0001> direction by an off angle θ. As a specific example, the main surface 1 is preferably a plane obtained by turning off the (0001) plane by 4 degrees in the <11-20> direction. The aperture of the semiconductor substrate 10 is preferably 4 inches or more.

中央領域３は、半導体基板１０の外周２から半導体基板の中心に向かって、たとえば５ｍｍ（図１においてａで示す距離）の領域を除いた領域である。図１に示すように、中央領域３を、１辺が１ｍｍである多数の正方形領域４に分割した場合を想定する。 The central region 3 is a region excluding a region of, for example, 5 mm (distance indicated by a in FIG. 1) from the outer periphery 2 of the semiconductor substrate 10 toward the center of the semiconductor substrate. As shown in FIG. 1, the case where the center area | region 3 is divided | segmented into many square area | regions 4 whose 1 side is 1 mm is assumed.

図２は、半導体基板１０の正方形領域４を拡大した図である。図２を参照して、正方形領域４は通常様々な種類の転位を含んでいる。正方形領域４は、たとえばバーガースベクトルが＜１１−２０＞方向に平行な転位２２を有している。この転位２２は、バーガースベクトルが＜１１−２０＞方向に平行であって、転位線が基底面内にあり、転位線は半導体基板の主表面に露出している転位２４と、その他の転位２５とを含んでいる。なお、基底面とは、（０００１）面（言い換えればｃ軸を法線とする面）のことである。また、正方形領域４は、バーガースベクトルが＜０００１＞方向に平行な転位２１やバーガースベクトルが＜１１−２０＞方向の成分と＜０００１＞方向の成分とを含む転位２３などを有していてもよい。 FIG. 2 is an enlarged view of the square region 4 of the semiconductor substrate 10. Referring to FIG. 2, the square region 4 usually contains various types of dislocations. The square region 4 has, for example, a dislocation 22 in which the Burgers vector is parallel to the <11-20> direction. In this dislocation 22, the Burgers vector is parallel to the <11-20> direction, the dislocation line is in the basal plane, the dislocation line is exposed on the main surface of the semiconductor substrate, and the other dislocation 25. Including. The basal plane is the (0001) plane (in other words, the plane having the c-axis as a normal line). The square region 4 may have a dislocation 21 in which the Burgers vector is parallel to the <0001> direction, a dislocation 23 in which the Burgers vector includes a component in the <11-20> direction and a component in the <0001> direction. Good.

本実施の形態の半導体基板１０が有する、バーガースベクトルが＜１１−２０＞方向に平行であって、転位線が基底面内にあり、転位線は半導体基板１０の主表面１に露出している転位２４の密度は、いずれの正方形領域４においても、１×１０⁵ｃｍ^-2以下である。より好ましくは、バーガースベクトルが＜１１−２０＞方向に平行であって、転位線が基底面内にあり、転位線は半導体基板１０の主表面１に露出している転位２４の密度は、いずれの正方形領域４においても、１×１０⁴ｃｍ^-2以下であり、さらに好ましくは１×１０³ｃｍ^-2以下である。 The semiconductor substrate 10 of the present embodiment has a Burgers vector parallel to the <11-20> direction, the dislocation lines are in the basal plane, and the dislocation lines are exposed on the main surface 1 of the semiconductor substrate 10. The density of dislocations 24 is 1 × 10 ⁵ cm ⁻² or less in any square region 4. More preferably, the Burgers vector is parallel to the <11-20> direction, the dislocation lines are in the basal plane, and the dislocation lines are exposed to the main surface 1 of the semiconductor substrate 10 with a density of dislocations 24 of any Also in the square region 4, it is 1 × 10 ⁴ cm ⁻² or less, more preferably 1 × 10 ³ cm ⁻² or less.

好ましくは、いずれの正方形領域４においても、バーガースベクトルが＜１１−２０＞方向に平行な転位２２の密度は、１×１０⁵ｃｍ^-2以下であり、より好ましくは１×１０⁴ｃｍ^-2以下であり、さらに好ましくは１×１０³ｃｍ^-2以下である。 Preferably, in any square region 4, the density of dislocations 22 whose Burgers vector is parallel to the <11-20> direction is 1 × 10 ⁵ cm ⁻² or less, more preferably 1 × 10 ⁴ cm ^−2. Or less, more preferably 1 × 10 ³ cm ⁻² or less.

好ましくは、いずれの正方形領域４においても、バーガースベクトルが＜０００１＞方向に平行な転位２１の密度は、１×１０⁵ｃｍ^-2以下であり、より好ましくは１×１０⁴ｃｍ^-2以下であり、さらに好ましくは１×１０³ｃｍ^-2以下である。 Preferably, in any square region 4, the density of dislocations 21 whose Burgers vector is parallel to the <0001> direction is 1 × 10 ⁵ cm ⁻² or less, more preferably 1 × 10 ⁴ cm ⁻² or less. More preferably 1 × 10 ³ cm ⁻² or less.

好ましくは、いずれの正方形領域４においても、バーガースベクトルが＜１１−２０＞方向の成分と＜０００１＞方向の成分とを含む転位２３の密度は、１×１０⁵ｃｍ^-2以下であり、より好ましくは１×１０⁴ｃｍ^-2以下であり、さらに好ましくは１×１０³ｃｍ^-2以下である。 Preferably, in any square region 4, the density of dislocations 23 in which the Burgers vector includes a component in the <11-20> direction and a component in the <0001> direction is 1 × 10 ⁵ cm ⁻² or less. It is preferably 1 × 10 ⁴ cm ⁻² or less, more preferably 1 × 10 ³ cm ⁻² or less.

また好ましくは、中央領域３において、バーガースベクトルが＜１１−２０＞方向に平行な転位２２の密度が、バーガースベクトルが＜０００１＞方向の成分と＜１１−２０＞方向の成分とを含む転位２３の密度よりも低い。さらに好ましくは、いずれの正方形領域４においても、バーガースベクトルが＜１１−２０＞方向に平行な転位２２の密度が、バーガースベクトルが＜０００１＞方向の成分と＜１１−２０＞方向の成分とを含む転位２３の密度よりも低い。 Preferably, in the central region 3, the density of dislocations 22 whose Burgers vector is parallel to the <11-20> direction is such that the Burgers vector includes a dislocation 23 including a component in the <0001> direction and a component in the <11-20> direction. Is less than the density. More preferably, in any square region 4, the density of dislocations 22 in which the Burgers vector is parallel to the <11-20> direction includes the components in the <0001> direction and the components in the <11-20> direction. It is lower than the density of dislocations 23 included.

また好ましくは、中央領域３において、バーガースベクトルが＜０００１＞方向に平行な転位２１の密度が、バーガースベクトルが＜０００１＞方向の成分と＜１１−２０＞方向の成分とを含む転位２３の密度よりも低い。さらに好ましくは、いずれの正方形領域４においても、バーガースベクトルが＜０００１＞方向に平行な転位２１の密度が、バーガースベクトルが＜０００１＞方向の成分と＜１１−２０＞方向の成分とを含む転位２３の密度よりも低い。 Also preferably, in the central region 3, the density of dislocations 21 whose Burgers vector is parallel to the <0001> direction, and the density of dislocations 23 whose Burgers vector includes a component in the <0001> direction and a component in the <11-20> direction. Lower than. More preferably, in any square region 4, the density of dislocations 21 whose Burgers vector is parallel to the <0001> direction is such that the Burgers vector includes a component in the <0001> direction and a component in the <11-20> direction. The density is lower than 23.

ここで、転位の密度の測定方法について説明する。
転位の密度は、半導体基板１０の表面にエッチング処理を行なった後、半導体基板１０の表面のエッチピットの数を、たとえばノマルスキー微分干渉顕微鏡を用いてカウントすることにより求められる。なお、エッチング処理は、半導体基板１０を、たとえば５００℃のＫＯＨ（水酸化カリウム）融液に１０分間浸漬させることにより行われる。また、１０００℃の塩素と酸素の混合ガスにより、半導体基板１０の表面を１時間ガスエッチングすることによってエッチング処理が行われてもよい。 Here, a method for measuring the density of dislocations will be described.
The density of dislocations is obtained by performing etching on the surface of the semiconductor substrate 10 and then counting the number of etch pits on the surface of the semiconductor substrate 10 using, for example, a Nomarski differential interference microscope. The etching process is performed by immersing the semiconductor substrate 10 in a KOH (potassium hydroxide) melt at 500 ° C. for 10 minutes, for example. Further, the etching process may be performed by gas-etching the surface of the semiconductor substrate 10 with a mixed gas of chlorine and oxygen at 1000 ° C. for 1 hour.

次に、図３および図４を参照して、上述した用語について説明する。
図３は、オフ角が０である単結晶炭化珪素からなる半導体基板１０に発生した転位を示す図である。転位は主に貫通転位６と基底面転位５とに分類される。貫通転位６とは、半導体基板１０の一方の主表面１から他方の主表面１にかけて延在するように伸展する転位である。図３においては、半導体基板１０の一方の主表面１から他方の主表面１にかけて＜０００１＞方向に延在している。また、オフ角が０の場合、貫通転位６の転位線は＜０００１＞方向に延在する。基底面転位５とは、結晶の基底面内に転位線が存在する転位のことである。基底面転位５の転位線は基底面に平行に延在する。 Next, the above-described terms will be described with reference to FIGS.
FIG. 3 is a diagram showing dislocations generated in semiconductor substrate 10 made of single-crystal silicon carbide having an off angle of zero. Dislocations are mainly classified into threading dislocations 6 and basal plane dislocations 5. The threading dislocation 6 is a dislocation that extends so as to extend from one main surface 1 of the semiconductor substrate 10 to the other main surface 1. In FIG. 3, the semiconductor substrate 10 extends in the <0001> direction from one main surface 1 to the other main surface 1. When the off angle is 0, the dislocation line of threading dislocation 6 extends in the <0001> direction. The basal plane dislocation 5 is a dislocation having dislocation lines in the basal plane of the crystal. The dislocation line of the basal plane dislocation 5 extends parallel to the basal plane.

図４は、オフ角がθである単結晶炭化珪素からなる半導体基板１０に発生した転位を示す図である。上述したように、基底面転位５の転位線は基底面（ｃ面）と平行に延在する。したがって、半導体基板１０を構成する単結晶炭化珪素のオフ角が有限の値θを有する場合、基底面転位５は主表面１に露出する可能性がある。また、基底面転位５の転位線が＜１１−２０＞方向に伸展する場合、基底面転位５は半導体基板１０の側面に露出する可能性がある。転位７は、転位線が基底面内にあり、転位線が半導体基板１０の主表面に露出している転位の一例である。 FIG. 4 is a diagram showing dislocations generated in semiconductor substrate 10 made of single crystal silicon carbide having an off angle of θ. As described above, the dislocation line of the basal plane dislocation 5 extends in parallel with the basal plane (c-plane). Therefore, basal plane dislocations 5 may be exposed to main surface 1 when the off-angle of single crystal silicon carbide constituting semiconductor substrate 10 has a finite value θ. Further, when the dislocation line of the basal plane dislocation 5 extends in the <11-20> direction, the basal plane dislocation 5 may be exposed on the side surface of the semiconductor substrate 10. The dislocation 7 is an example of a dislocation in which the dislocation line is in the basal plane and the dislocation line is exposed on the main surface of the semiconductor substrate 10.

図５を参照して、半導体基板１０は、半導体基板１０の内部において複数の転位線８に分岐しており、バーガースベクトルが＜１１−２０＞方向に平行な転位を有していてもよい。たとえば、半導体基板１０を形成する炭化珪素のポリタイプが４Ｈの場合、バーガースベクトルが１／３＜１１−２０＞である転位が、半導体基板１０の内部でバーガースベクトルが１／３＜１０−１０＞と１／３＜０１−１０＞である２つの転位線８に分かれている。また、上記２つの転位線８が、半導体基板１０の内部で集まってバーガースベクトルが１／３＜１１−２０＞である転位になっていてもよい。 Referring to FIG. 5, the semiconductor substrate 10 may be branched into a plurality of dislocation lines 8 inside the semiconductor substrate 10, and the Burgers vector may have dislocations parallel to the <11-20> direction. For example, when the polytype of silicon carbide forming the semiconductor substrate 10 is 4H, dislocations with a Burgers vector of 1/3 <11-20> are generated, and a Burgers vector within a semiconductor substrate 10 has a 1/3 <10-10. > And 1/3 <01-10>, which is divided into two dislocation lines 8. The two dislocation lines 8 may be gathered inside the semiconductor substrate 10 to form a dislocation whose Burgers vector is 1/3 <11-20>.

また、半導体基板１０は、半導体基板１０の内部において複数の転位線８に分岐しており、バーガースベクトルが＜０００１＞方向に平行な転位を有していてもよい。たとえば、半導体基板１０を形成する炭化珪素のポリタイプが４Ｈの場合、バーガースベクトルが１ｃ（ここで、１ｃ＝＜０００１＞である。以下同様。）である転位が、半導体基板１０の内部でバーガースベクトルが０．２５ｃである４つの転位線８に分かれている。また、上記４つの転位線８が、半導体基板１０の内部で集まってバーガースベクトルが１ｃである転位になっていてもよい。 Further, the semiconductor substrate 10 may be branched into a plurality of dislocation lines 8 inside the semiconductor substrate 10, and the Burgers vector may have dislocations parallel to the <0001> direction. For example, when the polytype of silicon carbide forming the semiconductor substrate 10 is 4H, a dislocation whose Burgers vector is 1c (where 1c = <0001>, the same applies hereinafter) is formed inside the semiconductor substrate 10 by Burgers. It is divided into four dislocation lines 8 having a vector of 0.25c. The four dislocation lines 8 may be gathered inside the semiconductor substrate 10 to form a dislocation whose Burgers vector is 1c.

さらに、半導体基板１０は、半導体基板１０の内部において複数の転位線８に分岐しており、バーガースベクトルが＜０００１＞方向の成分と＜１１−２０＞方向の成分とを含む転位を有していてもよい。また、分岐した転位線８が、半導体基板１０の内部で集まってバーガースベクトルが１ｃ＋１／３＜１１−２０＞である転位になっていてもよい。 Further, the semiconductor substrate 10 is branched into a plurality of dislocation lines 8 inside the semiconductor substrate 10, and the Burgers vector has dislocations including a component in the <0001> direction and a component in the <11-20> direction. May be. Further, the branched dislocation lines 8 may be gathered inside the semiconductor substrate 10 to form a dislocation whose Burgers vector is 1c + 1/3 <11-20>.

次に、本実施の形態の半導体基板１０の製造方法について説明する。
図６を参照して、半導体基板１０の製造装置は、ルツボ１１と、加熱部（図示せず）とを主に有している。ルツボ１１の内部には、原料１２が収容されている。原料１２は、炭化珪素結晶１４を成長させるための原料であり、ＳｉＣ₂ガスやＳｉ₂Ｃガスなどの原料ガスを発生するものであれば特に制限されない。たとえば、取り扱いの容易性および原料の準備の容易性から、原料１２として炭化珪素パウダーを用いることが好ましい。炭化珪素パウダーは、たとえば、炭化珪素多結晶を粉砕することによって得ることができる。加熱部は、ルツボ１１の外部を囲うように配置され原料１２を加熱するためのものである。加熱部としては、たとえば、高周波加熱コイルが使用される。 Next, a method for manufacturing the semiconductor substrate 10 of the present embodiment will be described.
Referring to FIG. 6, the semiconductor substrate 10 manufacturing apparatus mainly includes a crucible 11 and a heating unit (not shown). A raw material 12 is accommodated inside the crucible 11. The raw material 12 is a raw material for growing the silicon carbide crystal 14 and is not particularly limited as long as it generates a raw material gas such as SiC ₂ gas or Si ₂ C gas. For example, it is preferable to use silicon carbide powder as the raw material 12 because of easy handling and easy preparation of the raw material. Silicon carbide powder can be obtained, for example, by pulverizing silicon carbide polycrystal. The heating unit is arranged to surround the outside of the crucible 11 and heats the raw material 12. For example, a high-frequency heating coil is used as the heating unit.

ルツボ１１の内部には種結晶１３が配置されている。種結晶１３上には、原料１２を昇華させることにより炭化珪素結晶１４が成長する。種結晶１３は、炭化珪素からなる結晶であり、その結晶構造は六方晶系であることが好ましい。種結晶基板の表面の面方位は、たとえば六方晶系である場合、｛０００１｝面や｛０３−３８｝面などが挙げられる。また、これらの結晶面からオフ角がついていることが好ましく、具体的な一例としては、（０００１）面を＜１１−２０＞方向に１０度以下だけ傾けた面であることが好ましい。オフ角は、２度以上８度以下がより好ましく、４度以上６度以下がさらに好ましい。 A seed crystal 13 is arranged inside the crucible 11. A silicon carbide crystal 14 is grown on the seed crystal 13 by sublimating the raw material 12. The seed crystal 13 is a crystal made of silicon carbide, and its crystal structure is preferably a hexagonal system. As for the plane orientation of the surface of the seed crystal substrate, for example, in the case of hexagonal system, {0001} plane, {03-38} plane and the like can be mentioned. Further, it is preferable that an off-angle is formed from these crystal planes. As a specific example, a plane in which the (0001) plane is inclined by 10 degrees or less in the <11-20> direction is preferable. The off angle is more preferably 2 degrees or more and 8 degrees or less, and further preferably 4 degrees or more and 6 degrees or less.

また、種結晶１３の表面は、たとえばＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）処理が成されることが好ましい。種結晶１３の表面の粗さは、たとえば、２乗平均平方根粗さ（ＲＭＳ）が１ｎｍよりも小さいことが好ましい。 The surface of seed crystal 13 is preferably subjected to, for example, CMP (Chemical Mechanical Polishing) treatment. As for the roughness of the surface of the seed crystal 13, for example, the root mean square roughness (RMS) is preferably smaller than 1 nm.

図６の矢印に示すように、原料１２を昇華させ、かつ種結晶１３上で再結晶させることで、種結晶１３上に炭化珪素結晶１４が成長する。炭化珪素を昇華および再結晶させる温度は、たとえば２１００℃以上２５００℃以下である。また原料１２側から種結晶１３側にかけて温度が低下するように温度勾配が設けられている。 As shown by the arrow in FIG. 6, silicon carbide crystal 14 grows on seed crystal 13 by sublimating raw material 12 and recrystallizing on seed crystal 13. The temperature at which silicon carbide is sublimated and recrystallized is, for example, 2100 ° C. or higher and 2500 ° C. or lower. A temperature gradient is provided so that the temperature decreases from the raw material 12 side to the seed crystal 13 side.

ルツボ１１の内部は、たとえばアルゴンと窒素との混合ガスにより満たされている。ルツボ１１内部の雰囲気の温度がたとえば２０００℃以上２５００℃以下の所定の温度になり、ルツボ１１内部の雰囲気の圧力がたとえば５ｋＰａ以下の所定の圧力となって、炭化珪素粉末の昇華によって原料１２から原料ガスが発生する環境になった時点で、昇華法による炭化珪素結晶１４の気相成長が開始する。このときの炭化珪素の成長の速度は、たとえば毎時０．０１ｍｍよりも遅いことが好ましい。炭化珪素結晶の成長時の成長圧力は、たとえば４ｋＰａ程度（３０ｔｏｒｒ）である。 The inside of the crucible 11 is filled with, for example, a mixed gas of argon and nitrogen. The temperature of the atmosphere inside the crucible 11 becomes a predetermined temperature of, for example, 2000 ° C. or more and 2500 ° C. or less, and the pressure of the atmosphere inside the crucible 11 becomes a predetermined pressure of, for example, 5 kPa or less. When the environment in which the source gas is generated is reached, vapor phase growth of the silicon carbide crystal 14 by the sublimation method starts. The growth rate of silicon carbide at this time is preferably slower than 0.01 mm per hour, for example. The growth pressure during the growth of the silicon carbide crystal is, for example, about 4 kPa (30 torr).

種結晶１３には、たとえば４度のオフ角が設けられている。種結晶１３の表面に転位があれば、その上に成長される炭化珪素結晶１４もその転位を引き継いでしまう。種結晶１３にオフ角を設けた状態で、二次元核を発生させないステップフロー成長モードで種結晶１３の表面に炭化珪素結晶１４を成長させる。これにより、種結晶１３の表面に露出していた転位の一部を主表面に向かって伸展させることなく図中横方向に抜けさせることができる。また、炭化珪素結晶１４成長中に新たな転位が発生することを抑制することができる。 The seed crystal 13 is provided with an off angle of, for example, 4 degrees. If there is a dislocation on the surface of the seed crystal 13, the silicon carbide crystal 14 grown thereon will also take over the dislocation. Silicon carbide crystal 14 is grown on the surface of seed crystal 13 in a step flow growth mode in which two-dimensional nuclei are not generated with off-angle provided in seed crystal 13. Thereby, some of the dislocations exposed on the surface of the seed crystal 13 can be removed in the lateral direction in the figure without extending toward the main surface. Moreover, generation of new dislocations during the growth of silicon carbide crystal 14 can be suppressed.

上記のようにして炭化珪素結晶１４を所定の厚みまで成長させた後、炭化珪素結晶１４をスライスすることで炭化珪素からなる半導体基板１０が完成する。 After growing silicon carbide crystal 14 to a predetermined thickness as described above, semiconductor substrate 10 made of silicon carbide is completed by slicing silicon carbide crystal 14.

次に、本実施の形態の半導体基板１０の作用効果について説明する。
本実施の形態の半導体基板１０は、たとえば上述のように種結晶１３表面の転位を横方向に抜けさせるとともに、炭化珪素結晶１４成長中の新たな転位の発生を抑制可能な方向により作製された炭化珪素結晶１４をスライスして作られている。その結果、中央領域３を一辺が１ｍｍである正方形領域４に分割したいずれの正方形領域４においても、バーガースベクトルが＜１１−２０＞方向に平行であって、転位線が基底面内にあり、転位線は半導体基板１０の主表面１に露出している転位の密度が１×１０⁵ｃｍ^-2以下であるという特徴を有している。 Next, the effect of the semiconductor substrate 10 of this Embodiment is demonstrated.
Semiconductor substrate 10 according to the present embodiment is fabricated in a direction that allows the dislocations on the surface of seed crystal 13 to escape laterally as described above and suppresses the occurrence of new dislocations during the growth of silicon carbide crystal 14. It is made by slicing silicon carbide crystal 14. As a result, in any square region 4 obtained by dividing the central region 3 into square regions 4 each having a side of 1 mm, the Burgers vector is parallel to the <11-20> direction, and the dislocation line is in the basal plane, The dislocation lines have a feature that the density of dislocations exposed on the main surface 1 of the semiconductor substrate 10 is 1 × 10 ⁵ cm ⁻² or less.

これにより、上記半導体基板１０を用いて作製された半導体デバイスの歩留まりを向上させることができる。 Thereby, the yield of the semiconductor device manufactured using the said semiconductor substrate 10 can be improved.

また、バーガースベクトルが＜１１−２０＞方向に平行である転位の密度が１×１０⁵ｃｍ^-2以下である場合は、上記半導体基板１０を用いて作製された半導体デバイスの歩留まりをさらに向上させることができる。 Further, when the density of dislocations whose Burgers vector is parallel to the <11-20> direction is 1 × 10 ⁵ cm ⁻² or less, the yield of a semiconductor device manufactured using the semiconductor substrate 10 is further improved. be able to.

さらに、半導体基板１０の口径が４インチ以上である場合、大口径の半導体基板が得られ、効率良く半導体デバイスを製造することができる。 Furthermore, when the diameter of the semiconductor substrate 10 is 4 inches or more, a large-diameter semiconductor substrate can be obtained, and a semiconductor device can be manufactured efficiently.

さらに、半導体基板１０を構成する単結晶炭化珪素のポリタイプが４Ｈである場合、ポリタイプが４Ｈの炭化珪素基板を用いた半導体デバイスは移動度が大きいためパワーデバイスに好適に用いることができる。 Furthermore, when the polytype of the single crystal silicon carbide composing the semiconductor substrate 10 is 4H, a semiconductor device using a silicon carbide substrate having a polytype of 4H has high mobility and can be suitably used for a power device.

（実施の形態２）
図７を参照して、本実施の形態の半導体デバイス１００は、縦型ＤｉＭＯＳＦＥＴ(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、半導体基板１０、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、ｐ+領域１２５、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。 (Embodiment 2)
Referring to FIG. 7, the semiconductor device 100 of the present embodiment is a vertical DiMOSFET (Double Implanted Metal Oxide Semiconductor Field Effect Transistor), and includes a semiconductor substrate 10, a buffer layer 121, a breakdown voltage holding layer 122, and a p region 123. N + region 124, p + region 125, oxide film 126, source electrode 111, upper source electrode 127, gate electrode 110, and drain electrode 112.

半導体基板１０は、本実施の形態においてはｎ型の導電型を有し、また実施の形態１で説明したように、バーガースベクトルが＜１１−２０＞方向に平行であって、転位線が基底面内にあり、転位線は半導体基板の主表面に露出している転位２４の密度は、いずれの正方形領域４においても、１×１０⁵ｃｍ^-2以下である。 The semiconductor substrate 10 has an n-type conductivity type in the present embodiment, and as described in the first embodiment, the Burgers vector is parallel to the <11-20> direction, and the dislocation line is the base. The density of dislocations 24 that are in-plane and have dislocation lines exposed on the main surface of the semiconductor substrate is 1 × 10 ⁵ cm ⁻² or less in any square region 4.

バッファ層１２１は、導電型がｎ型であり、その厚さはたとえば０．５μｍである。またバッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０¹⁷ｃｍ^-3である。 Buffer layer 121 has n-type conductivity and has a thickness of 0.5 μm, for example. The concentration of the n-type conductive impurity in the buffer layer 121 is, for example, 5 × 10 ¹⁷ cm ⁻³ .

耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型の炭化珪素からなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０¹⁵ｃｍ^-3である。 The breakdown voltage holding layer 122 is formed on the buffer layer 121 and is made of silicon carbide having an n-type conductivity. For example, the thickness of the breakdown voltage holding layer 122 is 10 μm, and the concentration of the n-type conductive impurity is 5 × 10 ¹⁵ cm ⁻³ .

この耐圧保持層１２２の表面を含む領域には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。 In the region including the surface of the breakdown voltage holding layer 122, a plurality of p regions 123 having a p-type conductivity are formed at intervals. An n + region 124 is formed in the surface layer of the p region 123 inside the p region 123. A p + region 125 is formed at a position adjacent to the n + region 124. On the n + region 124 in one p region 123, from the p region 123, the breakdown voltage holding layer 122 exposed between the two p regions 123, the other p region 123, and the n + region 124 in the other p region 123 An oxide film 126 is formed so as to extend to. A gate electrode 110 is formed on the oxide film 126. A source electrode 111 is formed on the n + region 124 and the p + region 125. An upper source electrode 127 is formed on the source electrode 111.

酸化膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０²¹ｃｍ^-3以上となっている。これにより、特に酸化膜１２６下のチャネル領域（酸化膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層１２２との間のｐ領域１２３の部分）の移動度を向上させることができる。 The maximum value of the nitrogen atom concentration in the region within 10 nm from the interface between the oxide film 126 and the n + region 124, p + region 125, p region 123 and the breakdown voltage holding layer 122 as the semiconductor layer is 1 × 10 ²¹ cm ^−3. That's it. As a result, the mobility of the channel region under the oxide film 126 (the portion in contact with the oxide film 126 and the p region 123 between the n + region 124 and the breakdown voltage holding layer 122) can be improved. .

次に半導体デバイス１００の製造方法について説明する。
まず基板準備工程（ステップＳ１１０：図８）にて、実施の形態１で説明した方法によって、半導体基板１０が準備される。半導体基板１０の導電型は、たとえばｎ型とされる。 Next, a method for manufacturing the semiconductor device 100 will be described.
First, in the substrate preparation step (step S110: FIG. 8), the semiconductor substrate 10 is prepared by the method described in the first embodiment. The conductivity type of the semiconductor substrate 10 is, for example, n type.

図９を参照して、エピタキシャル層形成工程（ステップＳ１２０：図８）により、バッファ層１２１および耐圧保持層１２２が、以下のように形成される。 Referring to FIG. 9, buffer layer 121 and breakdown voltage holding layer 122 are formed as follows by the epitaxial layer forming step (step S120: FIG. 8).

まず半導体基板１０の表面上にバッファ層１２１が形成される。バッファ層１２１は、導電型がｎ型の炭化珪素からなり、たとえば厚さ０．５μｍのエピタキシャル層である。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０¹⁷ｃｍ^-3とされる。 First, the buffer layer 121 is formed on the surface of the semiconductor substrate 10. Buffer layer 121 is made of silicon carbide of n-type conductivity, and is an epitaxial layer having a thickness of 0.5 μm, for example. The concentration of the conductive impurity in the buffer layer 121 is set to 5 × 10 ¹⁷ cm ⁻³ , for example.

次にバッファ層１２１上に耐圧保持層１２２が形成される。具体的には、導電型がｎ型の炭化珪素からなる層が、エピタキシャル成長法によって形成される。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０¹⁵ｃｍ^-3である。 Next, the breakdown voltage holding layer 122 is formed on the buffer layer 121. Specifically, a layer made of silicon carbide of n-type conductivity is formed by an epitaxial growth method. The thickness of the breakdown voltage holding layer 122 is, for example, 10 μm. The concentration of the n-type conductive impurity in the breakdown voltage holding layer 122 is, for example, 5 × 10 ¹⁵ cm ⁻³ .

図１０を参照して、注入工程（ステップＳ１３０：図８）により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、以下のように形成される。 Referring to FIG. 10, p region 123, n + region 124, and p + region 125 are formed as follows by the implantation step (step S130: FIG. 8).

まず導電型がｐ型の不純物が耐圧保持層１２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、また導電型がｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。 First, an impurity having a p-type conductivity is selectively implanted into a part of the breakdown voltage holding layer 122, whereby the p region 123 is formed. Next, n + region 124 is formed by selectively injecting n-type conductive impurities into a predetermined region, and p-type conductive impurities are selectively injected into the predetermined region. As a result, ap + region 125 is formed. The impurity is selectively implanted using a mask made of an oxide film, for example.

このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。 After such an implantation step, an activation annealing process is performed. For example, annealing is performed in an argon atmosphere at a heating temperature of 1700 ° C. for 30 minutes.

図１１を参照して、ゲート絶縁膜形成工程（ステップＳ１４０：図８）が行われる。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。 Referring to FIG. 11, a gate insulating film forming step (step S140: FIG. 8) is performed. Specifically, oxide film 126 is formed so as to cover the breakdown voltage holding layer 122, p region 123, n + region 124, and p + region 125. This formation may be performed by dry oxidation (thermal oxidation). The dry oxidation conditions are, for example, a heating temperature of 1200 ° C. and a heating time of 30 minutes.

その後、窒素アニール工程（ステップＳ１５０：図８）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。 Thereafter, a nitrogen annealing step (step S150: FIG. 8) is performed. Specifically, an annealing process is performed in a nitrogen monoxide (NO) atmosphere. For example, the heating temperature is 1100 ° C. and the heating time is 120 minutes. As a result, nitrogen atoms are introduced near the interface between oxide film 126 and each of breakdown voltage holding layer 122, p region 123, n + region 124, and p + region 125.

なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。 Note that an annealing process using an argon (Ar) gas that is an inert gas may be performed after the annealing process using nitrogen monoxide. The conditions for this treatment are, for example, a heating temperature of 1100 ° C. and a heating time of 60 minutes.

図１２を参照して、電極形成工程（ステップＳ１６０：図８）により、ソース電極１１１およびドレイン電極１１２が、以下のように形成される。 Referring to FIG. 12, source electrode 111 and drain electrode 112 are formed as follows by the electrode formation step (step S160: FIG. 8).

まず酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導電体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。 First, a resist film having a pattern is formed on the oxide film 126 by photolithography. Using this resist film as a mask, portions of oxide film 126 located on n + region 124 and p + region 125 are removed by etching. As a result, an opening is formed in the oxide film 126. Next, a conductor film is formed in contact with each of n + region 124 and p + region 125 in this opening. Next, by removing the resist film, the portion of the conductor film located on the resist film is removed (lifted off). The conductor film may be a metal film, and is made of nickel (Ni), for example. As a result of this lift-off, the source electrode 111 is formed.

なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。 In addition, it is preferable that the heat processing for alloying is performed here. For example, heat treatment is performed for 2 minutes at a heating temperature of 950 ° C. in an atmosphere of argon (Ar) gas that is an inert gas.

再び図７を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、半導体基板１０の裏面上にドレイン電極１１２が形成される。以上により、半導体デバイス１００が得られる。 Referring to FIG. 7 again, upper source electrode 127 is formed on source electrode 111. A drain electrode 112 is formed on the back surface of the semiconductor substrate 10. Thus, the semiconductor device 100 is obtained.

上述のように、本実施の形態の半導体デバイス１００には、実施の形態１の基板など、本発明の炭化珪素基板が用いられる。その結果、半導体デバイス１００の歩留まりを向上することができる。 As described above, the silicon carbide substrate of the present invention such as the substrate of the first embodiment is used for the semiconductor device 100 of the present embodiment. As a result, the yield of the semiconductor device 100 can be improved.

なお本実施の形態における導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。また、本実施の形態では、半導体デバイス１００の例としてＤｉＭＯＳＦＥＴについて説明したが、たとえば半導体デバイス１００はトレンチ型ＭＯＳＦＥＴであってもよい。また、上記製造方法は、ＭＯＳＦＥＴ以外のＩＧＢＴ（Insulated Gate Bipolar Transistor）、ダイオードなど種々の半導体デバイスの作製に用いることができる。 Note that a structure in which the conductivity types in this embodiment are switched, that is, a structure in which the p-type and the n-type are replaced can also be used. In the present embodiment, the DiMOSFET has been described as an example of the semiconductor device 100. However, for example, the semiconductor device 100 may be a trench MOSFET. The above manufacturing method can be used for manufacturing various semiconductor devices such as IGBTs (Insulated Gate Bipolar Transistors) and diodes other than MOSFETs.

次に、実施例について説明する。
本実施例では、平均的な転位密度は同程度であり、局所的な転位密度の違う半導体基板１０を用いて、縦型ＤｉＭＯＳＦＥＴデバイスを作製し、ドレインリーク電流密度を測定することにより、ＭＯＳＦＥＴデバイスの歩留まりについて調べた。 Next, examples will be described.
In this embodiment, the average dislocation density is similar, and a vertical DiMOSFET device is fabricated using a semiconductor substrate 10 having a different local dislocation density, and the drain leakage current density is measured. I investigated the yield of.

（本発明例１〜１０）
本発明例１〜１０のＭＯＳＦＥＴデバイスに用いられた半導体基板１０は、上述した実施の形態１に記載された製造方法に従って製造された。具体的には、種結晶１３としてポリタイプが４Ｈの炭化珪素を使用した。次に、成長温度が２３００℃で、かつ成長圧力が約４ｋＰａ（３０Ｔｏｒｒ）の条件で、種結晶１３の表面に炭化珪素結晶を昇華法（高周波加熱法）により成長させた。炭化珪素結晶の昇華に用いられる装置のルツボ１１はグラファイト製とした。ルツボ１１の外径をφ１４０ｃｍとし、ルツボ１１の内径をφ１２０ｃｍとし、ルツボ１１の高さを１００ｃｍとした。種結晶１３のサイズを口径６インチとした。種結晶１３の（０００１）面に対するオフ角を４度とした。また、種結晶１３の表面をＣＭＰ処理することにより、種結晶１３の表面の２乗平均平方根粗さ（ＲＭＳ）を１ｎｍ未満とした。原料１２として、炭化珪素パウダーを使用した。炭化珪素結晶１４の成長速度を毎時０．０１ｍｍ未満とした。上記の方法で製造した半導体基板１０の転位密度を実施の形態１で説明した方法により測定することで、半導体基板１０を本発明１〜５に用いられる基板と、本発明６〜１０に用いられる基板に分類した。本発明１〜５のデバイスに用いられる半導体基板１０は、１辺１ｍｍのいずれの正方形領域４においても、バーガースベクトルが＜１１−２０＞方向に平行であって、転位線が基底面内にあり、転位線は半導体基板１０の主表面１に露出している転位（以下、＜１１−２０＞方向の基底面転位と称す）の密度が１×１０⁵ｃｍ^-2以下である基板である。本発明６〜１０のデバイスに用いられる半導体基板１０は、１辺１ｍｍのいずれの正方形領域４においても、バーガースベクトルが＜１１−２０＞方向に平行である転位の密度が１×１０⁵ｃｍ^-2以下である基板である。言い換えれば、本発明例６〜１０のデバイスに用いられる半導体基板１０は、１辺１ｍｍのいずれの正方形領域４においても、上記＜１１−２０＞方向の基底面転位と、バーガースベクトルが＜１１−２０＞方向に平行であるその他の転位とを含む転位の合計密度が１×１０⁵ｃｍ^-2以下である基板である。 (Invention Examples 1 to 10)
The semiconductor substrate 10 used in the MOSFET devices of Invention Examples 1 to 10 was manufactured according to the manufacturing method described in the first embodiment. Specifically, silicon carbide having a polytype of 4H was used as the seed crystal 13. Next, a silicon carbide crystal was grown on the surface of the seed crystal 13 by a sublimation method (high-frequency heating method) under the conditions of a growth temperature of 2300 ° C. and a growth pressure of about 4 kPa (30 Torr). The crucible 11 of the apparatus used for sublimation of silicon carbide crystals was made of graphite. The outer diameter of the crucible 11 was φ140 cm, the inner diameter of the crucible 11 was φ120 cm, and the height of the crucible 11 was 100 cm. The size of the seed crystal 13 was 6 inches. The off angle with respect to the (0001) plane of the seed crystal 13 was set to 4 degrees. Further, the surface of the seed crystal 13 was subjected to CMP treatment, so that the root mean square roughness (RMS) of the surface of the seed crystal 13 was less than 1 nm. Silicon carbide powder was used as the raw material 12. The growth rate of the silicon carbide crystal 14 was less than 0.01 mm per hour. By measuring the dislocation density of the semiconductor substrate 10 manufactured by the above method by the method described in the first embodiment, the semiconductor substrate 10 is used for the substrate used in the present inventions 1 to 5 and used in the present inventions 6 to 10. Classified into substrate. In the semiconductor substrate 10 used in the devices of the present invention 1 to 5, the Burgers vector is parallel to the <11-20> direction in any square region 4 having a side of 1 mm, and the dislocation line is in the basal plane. The dislocation lines are substrates in which the density of dislocations (hereinafter referred to as <11-20> direction basal plane dislocations) exposed on the main surface 1 of the semiconductor substrate 10 is 1 × 10 ⁵ cm ⁻² or less. The semiconductor substrate 10 used in the devices of the present invention 6 to 10 has a dislocation density of 1 × 10 ⁵ cm ⁻ in which the Burgers vector is parallel to the <11-20> direction in any square region 4 having a side of 1 mm. A substrate that is ² or less. In other words, the semiconductor substrate 10 used in the devices of Examples 6 to 10 of the present invention has a basal plane dislocation in the <11-20> direction and a Burgers vector of <11− in any square region 4 having a side of 1 mm. The total density of dislocations including other dislocations parallel to the 20> direction is 1 × 10 ⁵ cm ⁻² or less.

上記の半導体基板１０を使用し、実施の形態２で説明した方法によって、本発明例１〜１０の縦型ＤｉＭＯＳＦＥＴデバイスを作製した。 Using the semiconductor substrate 10 described above, vertical DiMOSFET devices according to Invention Examples 1 to 10 were manufactured by the method described in the second embodiment.

（比較例１および２）
比較例１および２に用いられる半導体基板１０を本発明例１〜１０と主に以下の点を除いて同様に作製した。比較例１および２に用いられる半導体基板１０を、種基板のオフ角が１２度の条件で作製した。一方、本発明例１〜１０の半導体基板１０を、種基板のオフ角が４度の条件で作製した。 (Comparative Examples 1 and 2)
The semiconductor substrate 10 used in Comparative Examples 1 and 2 was produced in the same manner as in Examples 1 to 10 of the present invention except for the following points. The semiconductor substrate 10 used in Comparative Examples 1 and 2 was produced under the condition that the off-angle of the seed substrate was 12 degrees. On the other hand, the semiconductor substrate 10 of Examples 1 to 10 of the present invention was manufactured under the condition that the off-angle of the seed substrate was 4 degrees.

上記の半導体基板１０を使用し、実施の形態２で説明した方法によって、比較例１および２の縦型ＤｉＭＯＳＦＥＴデバイスを作製した。 Using the semiconductor substrate 10 described above, the vertical DiMOSFET devices of Comparative Examples 1 and 2 were manufactured by the method described in the second embodiment.

（歩留まり測定方法）
本発明例１〜１０と比較例１および２の縦型ＤｉＭＯＳＦＥＴデバイスの歩留まりを以下の様に測定した。縦型ＤｉＭＯＳＦＥＴデバイスのドレインリーク電流密度（Ｉ_D）を、ドレイン電圧（Ｖ_D）＝１１００Ｖであり、ゲート電圧（Ｖ_G＝０Ｖ）の条件で測定した。ドレインリーク電流密度が１μＡ／ｍｍ²以上のデバイスを不良品と判定し、ドレインリーク電流密度が１μＡ／ｍｍ²未満のデバイスを良品と判定した。歩留まりは、測定した全てのデバイスの内、良品のデバイスの割合を表したものである。 (Yield measurement method)
The yields of the vertical DiMOSFET devices of Invention Examples 1 to 10 and Comparative Examples 1 and 2 were measured as follows. The drain leakage current density (I _D ) of the vertical DiMOSFET device was measured under the conditions of the drain voltage (V _D ) = 1100V and the gate voltage (V _G = 0V). A device having a drain leakage current density of 1 μA / mm ² or more was determined as a defective product, and a device having a drain leakage current density of less than 1 μA / mm ² was determined as a non-defective product. Yield represents the proportion of non-defective devices among all measured devices.

（結果） (result)

表１は、１辺１ｍｍの正方形領域４において、バーガースベクトルが＜１１−２０＞方向に平行であって、転位線が基底面内にあり、転位線は半導体基板１０の主表面１に露出している転位の密度が１×１０⁵ｃｍ^-2以下である半導体基板１０を用いて製造された縦型ＤｉＭＯＳＦＥＴデバイスの歩留まりと、半導体基板１０の平均転位密度および局所転位密度との関係を表している。ここで局所転位密度とは、半導体基板１０の中央領域３の正方形領域４の中で、最も転位密度が高い領域の転位密度のことである。 Table 1 shows that in a square region 4 having a side of 1 mm, the Burgers vector is parallel to the <11-20> direction, the dislocation line is in the basal plane, and the dislocation line is exposed on the main surface 1 of the semiconductor substrate 10. The relationship between the yield of a vertical DiMOSFET device manufactured using a semiconductor substrate 10 having a dislocation density of 1 × 10 ⁵ cm ⁻² or less and the average dislocation density and local dislocation density of the semiconductor substrate 10 is shown. Yes. Here, the local dislocation density is a dislocation density in a region having the highest dislocation density in the square region 4 of the central region 3 of the semiconductor substrate 10.

表１に示すように、局所転位密度が１×１０⁶ｃｍ^-2程度を超えるデバイス（比較例１）の歩留まりは４５％と低かった。一方、局所転位密度が１×１０⁵ｃｍ^-2未満程度であるデバイス（本発明例１）の歩留まりは７５％であり、比較例１の歩留まりよりも高かった。また、局所転位密度とデバイスの歩留まりとは比較的強い相関があり、局所転位密度が低くなるとデバイスの歩留まりは向上した。さらに、たとえば比較例１と本発明例３とを比較すると、平均転位密度は共に３×１０⁴ｃｍ^-2程度と同程度であるが、歩留まりは大きく異なっている。つまり、デバイスの歩留まりを向上させるためには、半導体基板１０の平均転位密度だけに注目するのではなく、局所転位密度を減少させることが有効であることが本実験により示された。 As shown in Table 1, the yield of the device (Comparative Example 1) having a local dislocation density exceeding about 1 × 10 ⁶ cm ⁻² was as low as 45%. On the other hand, the yield of the device having the local dislocation density of less than about 1 × 10 ⁵ cm ⁻² (Invention Example 1) was 75%, which was higher than the yield of Comparative Example 1. In addition, the local dislocation density and the device yield had a relatively strong correlation, and the device yield improved as the local dislocation density decreased. Further, for example, when Comparative Example 1 and Invention Example 3 are compared, the average dislocation density is about 3 × 10 ⁴ cm ⁻² , but the yield is greatly different. That is, in order to improve the device yield, this experiment shows that it is effective to reduce the local dislocation density, not just the average dislocation density of the semiconductor substrate 10.

表２は、１辺１ｍｍの正方形領域４において、バーガースベクトルが＜１１−２０＞方向に平行である転位の密度が１×１０⁵ｃｍ^-2以下である半導体基板１０を用いて製造された縦型ＤｉＭＯＳＦＥＴデバイスの歩留まりと、半導体基板１０の平均転位密度および局所転位密度との関係を表している。 Table 2 shows that a vertical region manufactured using a semiconductor substrate 10 having a Burgers vector parallel to the <11-20> direction and a dislocation density of 1 × 10 ⁵ cm ⁻² or less in a square region 4 having a side of 1 mm. The relationship between the yield of a type DiMOSFET device and the average dislocation density and local dislocation density of the semiconductor substrate 10 is shown.

表２に示すように、局所転位密度が１×１０⁶ｃｍ^-2程度を超えるデバイス（比較例２）の歩留まりは５１％と低かった。一方、局所転位密度が１×１０⁵ｃｍ^-2未満程度であるデバイス（本発明例６）の歩留まりは７５％であり、比較例２の歩留まりよりも高かった。また、局所転位密度とデバイスの歩留まりとは比較的強い相関があり、局所転位密度が低くなるとデバイスの歩留まりは向上した。さらに、たとえば比較例２と本発明例８とを比較すると、平均転位密度は共に３×１０⁴ｃｍ^-2程度と同程度であるが、歩留まりは大きく異なっている。つまり、デバイスの歩留まりを向上させるためには、半導体基板１０の平均転位密度だけに注目するのではなく、局所転位密度を減少させることが有効であることが本実験によっても確認された。 As shown in Table 2, the yield of the device (Comparative Example 2) having a local dislocation density exceeding about 1 × 10 ⁶ cm ⁻² was as low as 51%. On the other hand, the yield of the device having the local dislocation density of less than 1 × 10 ⁵ cm ⁻² (Invention Example 6) was 75%, which was higher than the yield of Comparative Example 2. In addition, the local dislocation density and the device yield had a relatively strong correlation, and the device yield improved as the local dislocation density decreased. Further, for example, when Comparative Example 2 and Invention Example 8 are compared, the average dislocation density is about 3 × 10 ⁴ cm ⁻² , but the yield is greatly different. That is, in order to improve the device yield, this experiment also confirmed that it is effective to reduce the local dislocation density, not just the average dislocation density of the semiconductor substrate 10.

また、本発明例３と本発明例８とを比較すると、両者はともに同等の平均転位密度と局所転位密度を有するが、本発明例８の方が本発明例３よりも歩留まりが良い。つまり、１辺１ｍｍの正方形領域４において、上記＜１１−２０＞方向の基底面転位の密度が１×１０⁵ｃｍ^-2以下である半導体基板１０を用いたデバイス（本発明例３）よりも、上記＜１１−２０＞方向の基底面転位とその他の転位とを含むバーガースベクトルが＜１１−２０＞方向に平行である転位の密度が１×１０⁵ｃｍ^-2以下であるデバイス（本発明例８）の方が、歩留まりが向上することが示された。 Further, when Invention Example 3 and Invention Example 8 are compared with each other, both have the same average dislocation density and local dislocation density, but Invention Example 8 has a better yield than Invention Example 3. That is, in the square region 4 having a side of 1 mm, a device using the semiconductor substrate 10 in which the density of basal plane dislocations in the <11-20> direction is 1 × 10 ⁵ cm ⁻² or less (Example 3 of the present invention). A device in which the density of dislocations in which the Burgers vector including the basal plane dislocation in the <11-20> direction and other dislocations is parallel to the <11-20> direction is 1 × 10 ⁵ cm ⁻² or less (present invention) It was shown that the yield was improved in Example 8).

以上より、いずれの１辺１ｍｍの正方形領域４においても、上記＜１１−２０＞方向の基底面転位の密度が１×１０⁵ｃｍ^-2以下である半導体基板１０は、その半導体基板１０を使用した半導体デバイス１００の歩留まりが向上することが示された。また、いずれの１辺１ｍｍの正方形領域４においても、上記＜１１−２０＞方向の基底面転位とその他の転位とを含む、バーガースベクトルが＜１１−２０＞方向に平行である転位の密度が１×１０⁵ｃｍ^-2以下である半導体基板１０は、その半導体基板１０を使用した半導体デバイス１００の歩留まりがより向上することが示された。 As described above, the semiconductor substrate 10 in which the density of basal plane dislocations in the <11-20> direction is 1 × 10 ⁵ cm ⁻² or less is used in any square region 4 having a side of 1 mm. It was shown that the yield of the semiconductor device 100 improved. Further, in any square region 4 having a side of 1 mm, the density of dislocations including a basal plane dislocation in the <11-20> direction and other dislocations and having a Burgers vector parallel to the <11-20> direction is high. It has been shown that the yield of the semiconductor device 100 using the semiconductor substrate 10 is further improved in the semiconductor substrate 10 that is 1 × 10 ⁵ cm ⁻² or less.

今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。 The embodiments and examples disclosed herein are illustrative in all respects and should not be construed as being restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

１主表面、２外周、３中央領域、４正方形領域、５基底面転位、６貫通転位、７転位、８転位線、１０半導体基板、１１ルツボ、１２原料、１３種結晶、１４炭化珪素結晶、１００半導体デバイス。 DESCRIPTION OF SYMBOLS 1 Main surface, 2 outer periphery, 3 center area | region, 4 square area | region, 6 basal plane dislocation, 6 threading dislocation, 7 dislocation, 8 dislocation line, 10 semiconductor substrate, 11 crucible, 12 raw material, 13 seed crystal, 14 silicon carbide crystal, 100 Semiconductor device.

Claims

A semiconductor substrate having a main surface and made of single crystal silicon carbide,
The main surface includes a central region that is a region excluding a region within 5 mm from the outer periphery,
When the central region is divided into square regions each having a side of 1 mm, the Burgers vector is parallel to the <11-20> direction in any of the square regions, the dislocation line is in the basal plane, The dislocation line is a semiconductor substrate in which the density of dislocations exposed on the main surface of the semiconductor substrate is 1 × 10 ⁵ cm ⁻² or less.

2. The semiconductor substrate according to claim 1, wherein in any of the square regions, the density of dislocations whose Burgers vector is parallel to the <11-20> direction is 1 × 10 ⁵ cm ⁻² or less.

In the central region, the density of dislocations in which the Burgers vector is parallel to the <11-20> direction is lower than the density of dislocations in which the Burgers vector includes a component in the <0001> direction and a component in the <11-20> direction. The semiconductor substrate according to claim 1 or 2.

4. The semiconductor substrate according to claim 1, wherein the semiconductor substrate is branched into a plurality of dislocation lines inside the semiconductor substrate, and the Burgers vector includes dislocations parallel to the <11-20> direction.

The semiconductor substrate of any one of Claims 1-4 whose aperture is 4 inches or more.

The semiconductor substrate according to claim 1, wherein a polytype of single crystal silicon carbide constituting the semiconductor substrate is 4H.