[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5892780B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5892780B2
JP5892780B2 JP2011277335A JP2011277335A JP5892780B2 JP 5892780 B2 JP5892780 B2 JP 5892780B2 JP 2011277335 A JP2011277335 A JP 2011277335A JP 2011277335 A JP2011277335 A JP 2011277335A JP 5892780 B2 JP5892780 B2 JP 5892780B2
Authority
JP
Japan
Prior art keywords
semiconductor
thermosetting resin
semiconductor chip
resin layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011277335A
Other languages
English (en)
Other versions
JP2013128060A (ja
Inventor
祐作 清水
祐作 清水
秋月　伸也
伸也 秋月
小田　高司
高司 小田
豊田　英志
英志 豊田
松村　健
健 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2011277335A priority Critical patent/JP5892780B2/ja
Priority to KR1020120144339A priority patent/KR20130070529A/ko
Priority to CN2012105439251A priority patent/CN103165478A/zh
Priority to TW101148136A priority patent/TW201334093A/zh
Priority to US13/718,821 priority patent/US20130157419A1/en
Publication of JP2013128060A publication Critical patent/JP2013128060A/ja
Application granted granted Critical
Publication of JP5892780B2 publication Critical patent/JP5892780B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)

Description

本発明は、半導体装置の製造方法に関する。
近年、半導体装置の小型化や配線の微細化はますます進む傾向にあり、狭い半導体チップ領域（半導体チップを平面視で透視した場合に、半導体チップと重なり合う領域）の中により多くのＩ／Ｏパッドやビアを配さなければならず、同時にピン密度も上昇してきている。さらにＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージでは、半導体チップ領域内には多数の端子が形成されており、他の要素を形成するための領域が限られていることから、半導体パッケージ基板上で半導体チップ領域の外側まで端子から配線を引き出す方法がとられている。
このような状況下、半導体装置の小型化や配線の微細化に個別に対応していたのでは、製造ラインの増設や製造手順の煩雑化などにより生産効率が低下してしまい、低コスト化要求にも応えることができなくなる。
これに対し、半導体パッケージ作製の低コスト化のために、個片化された複数のチップを支持体上に配置し、一括で樹脂封止してパッケージを形成する方法も提案されている。例えば、特許文献１では、支持体上に形成された感熱性接着剤上に個片化した複数のチップを配列し、チップと感熱性接着剤を覆うようにプラスチック製の共通キャリアを形成したのち、加熱によりチップを埋め込んだ共通キャリアと感熱性接着剤とを剥離する方法がとられている。
米国特許第７，２０２，１０７号
しかしながら、特許文献１の半導体装置の製造方法では、上述のように最終的には感熱性接着剤と共通キャリアとを剥離する必要があることから、共通キャリアに感熱性接着剤の残渣が残ったり、感熱性接着剤のアウトガス成分が共通キャリアに不純物として残存し、その洗浄に時間を要したりするなどして生産効率が低下するおそれがある。また、特許文献１の半導体装置の製造方法では、感熱性接着剤は、チップを仮固定するのに使用された後に、最終的に剥離されており、これらの工程を省略できれば、より生産性を向上させることができるといった点で改善の余地があった。
従って、本発明の目的は、半導体チップの汚染が少なく、且つ、生産効率のよい半導体装置の製造方法を提供することにある。
本願発明者等は、下記の構成を採用することにより、前記の課題を解決できることを見出して本発明を完成させるに至った。
すなわち、本発明は、半導体チップを備える半導体装置の製造方法であって、
半導体チップを準備する工程Ａと、
熱硬化型樹脂層を有する樹脂シートを準備する工程Ｂと、
前記熱硬化型樹脂層上に複数の半導体チップを配置する工程Ｃと、
前記複数の半導体チップ上にカバーフィルムを配置し、配置された前記カバーフィルムを介して加えられる圧力により、前記複数の半導体チップを前記熱硬化型樹脂層に埋め込む工程Ｄとを具備し、
前記カバーフィルムの水に対する接触角が９０°以下であることを特徴とする。
本発明に係る半導体装置の製造方法によれば、熱硬化型樹脂層上に複数の半導体チップを配置した後（工程Ｃ）、複数の半導体チップを前記熱硬化型樹脂層に埋め込む（工程Ｄ）。従って、前記熱硬化型樹脂層を、半導体チップを封止する封止材とすることができる。また、半導体チップを熱硬化型樹脂層上に配置した後、前記熱硬化型樹脂層に埋め込むため、半導体チップを仮固定するためのシートを必要としない。また、半導体チップを仮固定するためのシートを剥離する工程を必要としない。その結果、製造工程の簡略化や、製造コストの削減を図ることができる。また、半導体チップを熱硬化型樹脂層に埋め込むため、半導体チップに仮止め用のシートを貼り剥がしする必要がない。その結果、半導体チップの汚染を抑制することができる。
また、前記埋め込む工程Ｄは、前記複数の半導体チップ上に配置されたカバーフィルムを介して加えられる圧力により、前記複数の半導体チップを前記熱硬化型樹脂層に埋め込む工程であり、前記カバーフィルムの水に対する接触角が９０°以下である。一般的に疎水性のものほど表面エネルギーが小さく、低摩擦となり、親水性のものほど表面エネルギーが大きく、高摩擦となる。前記構成によれば、前記カバーフィルムの水に対する接触角が９０°以下であり、親水性が高いため、カバーフィルムと半導体チップとの間の摩擦力が大きくなり、埋め込み工程Ｄにおいて両者のズレを低減することができる。その結果、埋め込み時の半導体チップの位置ずれを抑制することができる。なお、本発明では、カバーフィルムの表面のすべり性の指標として、水に対する接触角を規定している。
また、本発明は、半導体チップを備える半導体装置の製造方法であって、
半導体チップを準備する工程Ａと、
熱硬化型樹脂層を有する樹脂シートを準備する工程Ｂと、
前記複数の半導体チップを前記熱硬化型樹脂層に埋め込む工程Ｄと
を具備することを特徴とする。
本発明に係る半導体装置の製造方法によれば、複数の半導体チップを前記熱硬化型樹脂層に埋め込む（工程Ｄ）。従って、前記熱硬化型樹脂層を、半導体チップを封止する封止材とすることができる。また、半導体チップを熱硬化型樹脂層に直接埋め込むため、半導体チップを仮固定する工程や、半導体チップを仮固定するためのシートを必要としない。その結果、製造工程の簡略化や、製造コストの削減を図ることができる。また、半導体チップを熱硬化型樹脂層に直接埋め込むため、半導体チップに仮止め用のシートを貼り剥がしする必要がない。その結果、半導体チップの汚染を抑制することができる。
本発明によれば、汚染が少なく、且つ、生産効率のよい半導体装置の製造方法を提供することができる。
本発明の一実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本発明の一実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本発明の一実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本発明の一実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本発明の一実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本発明の一実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本発明の一実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本発明の一実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本発明の他の実施形態１に係る半導体装置の製造方法を説明するための断面模式図である。 本発明の他の実施形態２に係る半導体装置の製造方法を説明するための断面模式図である。 本発明の他の実施形態３に係る半導体装置の製造方法を説明するための断面模式図である。 本発明の他の実施形態３に係る半導体装置の製造方法を説明するための断面模式図である。
以下、本発明の実施形態の一例を、図面を参照しつつ説明する。図１〜図８は、本発明の一実施形態に係る半導体装置の製造方法を説明するための断面模式図である。以下では、まず、半導体装置の製造方法について説明した後、該製造方法により得られる半導体装置について説明する。
本実施形態に係る半導体装置の製造方法は、半導体チップを備える半導体装置の製造方法であって、半導体チップを準備する工程Ａ（半導体チップ準備工程）と、熱硬化型樹脂層を有する樹脂シートを準備する工程Ｂ（樹脂シート準備工程）と、前記熱硬化型樹脂層上に複数の半導体チップを配置する工程Ｃ（半導体チップ配置工程）と、前記複数の半導体チップを前記熱硬化型樹脂層に埋め込む工程Ｄ（半導体チップ埋め込み工程）とを少なくとも具備する。
［半導体チップ準備工程］
半導体チップ準備工程（工程Ａ）では、回路形成面５ａに導通部材６が形成された半導体チップ５を準備する（図１参照）。半導体チップ５は従来公知の方法により、表面に回路が形成された半導体ウェハをダイシングして個片化するなどして作製することができる。半導体チップ５の平面視での形状としては目的とする半導体装置に応じて変更すればよく、例えば一辺の長さが１〜１５ｍｍの間で独立して選択される正方形又は矩形などであってもよい。
半導体チップ５の厚さは、目的とする半導体装置のサイズに応じて変更すればよく、例えば３０〜７２５μｍであり、好ましくは５０〜４５０μｍである。
半導体チップ５の回路形成面５ａには導通部材６が形成されている。導通部材６としては特に限定されず、バンプ、ピン、リードなどが挙げられる。導通部材６の材質としては特に限定されず、例えば、錫−鉛系金属材、錫−銀系金属材、錫−銀−銅系金属材、錫−亜鉛系金属材、錫−亜鉛−ビスマス系金属材等の半田類（合金）や、金系金属材、銅系金属材などが挙げられる。導通部材６の高さも用途に応じて定められ、一般的には５〜１００μｍ程度である。半導体チップ５の回路形成面５ａにおいて個々の導通部材６の高さは同一でも異なっていてもよい。
［樹脂シート準備工程］
次に、樹脂シート準備工程（工程Ｂ）では、支持体２上に熱硬化型樹脂層１が積層された樹脂シート１０を準備する（図１参照）。
（支持体）
支持体２は樹脂シート１０の強度母体となるものである。支持体２の材質は特に限定されず、例えば、低密度ポリエチレン、直鎖状ポリエチレン、中密度ポリエチレン、高密度ポリエチレン、超低密度ポリエチレン、ランダム共重合ポリプロピレン、ブロック共重合ポリプロピレン、ホモポリプロレン、ポリブテン、ポリメチルペンテン等のポリオレフィン、エチレン−酢酸ビニル共重合体、アイオノマー樹脂、エチレン−（メタ）アクリル酸共重合体、エチレン−（メタ）アクリル酸エステル（ランダム、交互）共重合体、エチレン−ブテン共重合体、エチレン−ヘキセン共重合体、ポリウレタン、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステル、ポリカーボネート、ポリイミド、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアミド、全芳香族ポリアミド、ポリフェニルスルフィド、アラミド（紙）、ガラス、ガラスクロス、フッ素樹脂、ポリ塩化ビニル、ポリ塩化ビニリデン、セルロース系樹脂、シリコーン樹脂、ガラス、金属（箔）、紙等が挙げられる。この中でも加熱時の支持性の観点から耐熱性を有するもの、例えば、ポリカーボネート、ガラス、金属（銅箔等）が好ましい。
また支持体２の材料としては、前記樹脂の架橋体等のポリマーも挙げられる。前記プラスチックフィルムは、無延伸で用いてもよく、必要に応じて一軸又は二軸の延伸処理を施したものを用いてもよい。
支持体２の表面は、隣接する層との密着性、保持性等を高めるため、慣用の表面処理、例えば、クロム酸処理、オゾン暴露、火炎暴露、高圧電撃暴露、イオン化放射線処理等の化学的又は物理的処理、下塗剤によるコーティング処理を施すことができる。
支持体２は、同種又は異種のものを適宜に選択して使用することができ、必要に応じて数種をブレンドしたものを用いることができる。また、支持体２には、帯電防止能を付与するため、前記の支持体２上に金属、合金、これらの酸化物等からなる厚さが３０〜５００Å程度の導電性物質の蒸着層を設けることができる。支持体２は単層あるいは２種以上の複層でもよい。
支持体２の厚さは、特に制限されず適宜に決定できるが、一般的には５〜２００μｍ程度である。
（熱硬化型樹脂層）
本実施形態に係る熱硬化型樹脂層１は、回路形成面５ａ側（図１では回路形成面５ａの下側）の空間を充填するとともに、半導体チップ５を封止する機能を有する。熱硬化型樹脂層１の構成材料としては、熱可塑性樹脂と熱硬化性樹脂とを併用したものが挙げられる。また、熱硬化性樹脂単独でも使用可能である。
前記熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６−ナイロンや６，６−ナイロン等のポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴやＰＢＴ等の飽和ポリエステル樹脂、ポリアミドイミド樹脂、又はフッ素樹脂等が挙げられる。これらの熱可塑性樹脂は単独で、又は２種以上を併用して用いることができる。これらの熱可塑性樹脂のうち、イオン性不純物が少なく耐熱性が高く、半導体チップの信頼性を確保できるアクリル樹脂が特に好ましい。
前記アクリル樹脂としては、特に限定されるものではなく、炭素数３０以下、特に炭素数４〜１８の直鎖若しくは分岐のアルキル基を有するアクリル酸又はメタクリル酸のエステルの１種又は２種以上を成分とする重合体等が挙げられる。前記アルキル基としては、例えばメチル基、エチル基、プロピル基、イソプロピル基、ｎ−ブチル基、ｔ−ブチル基、イソブチル基、アミル基、イソアミル基、へキシル基、へプチル基、シクロヘキシル基、２−エチルヘキシル基、オクチル基、イソオクチル基、ノニル基、イソノニル基、デシル基、イソデシル基、ウンデシル基、ラウリル基、トリデシル基、テトラデシル基、ステアリル基、オクタデシル基、又はドデシル基等が挙げられる。
また、前記重合体を形成する他のモノマーとしては、特に限定されるものではなく、例えばアクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマール酸若しくはクロトン酸等の様なカルボキシル基含有モノマー、無水マレイン酸若しくは無水イタコン酸等の様な酸無水物モノマー、（メタ）アクリル酸２−ヒドロキシエチル、（メタ）アクリル酸２−ヒドロキシプロピル、（メタ）アクリル酸４−ヒドロキシブチル、（メタ）アクリル酸６−ヒドロキシヘキシル、（メタ）アクリル酸８−ヒドロキシオクチル、（メタ）アクリル酸１０−ヒドロキシデシル、（メタ）アクリル酸１２−ヒドロキシラウリル若しくは（４−ヒドロキシメチルシクロヘキシル）−メチルアクリレート等の様なヒドロキシル基含有モノマー、スチレンスルホン酸、アリルスルホン酸、２−（メタ）アクリルアミド−２−メチルプロパンスルホン酸、（メタ）アクリルアミドプロパンスルホン酸、スルホプロピル（メタ）アクリレート若しくは（メタ）アクリロイルオキシナフタレンスルホン酸等の様なスルホン酸基含有モノマー、又は２−ヒドロキシエチルアクリロイルホスフェート等の様な燐酸基含有モノマーが挙げられる。
前記熱硬化性樹脂としては、フェノール樹脂、アミノ樹脂、不飽和ポリエステル樹脂、エポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、又は熱硬化性ポリイミド樹脂等が挙げられる。これらの樹脂は、単独で又は２種以上を併用して用いることができる。特に、半導体チップを腐食させるイオン性不純物等の含有が少ないエポキシ樹脂が好ましい。また、エポキシ樹脂の硬化剤としてはフェノール樹脂が好ましい。
前記エポキシ樹脂は、接着剤組成物として一般に用いられるものであれば特に限定は無く、例えばビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＳ型、臭素化ビスフェノールＡ型、水添ビスフェノールＡ型、ビスフェノールＡＦ型、ビフェニル型、ナフタレン型、フルオンレン型、フェノールノボラック型、オルソクレゾールノボラック型、トリスヒドロキシフェニルメタン型、テトラフェニロールエタン型等の二官能エポキシ樹脂や多官能エポキシ樹脂、又はヒダントイン型、トリスグリシジルイソシアヌレート型若しくはグリシジルアミン型等のエポキシ樹脂が用いられる。これらは単独で、又は２種以上を併用して用いることができる。これらのエポキシ樹脂のうちノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリスヒドロキシフェニルメタン型樹脂又はテトラフェニロールエタン型エポキシ樹脂が特に好ましい。これらのエポキシ樹脂は、硬化剤としてのフェノール樹脂との反応性に富み、耐熱性等に優れるからである。
さらに、前記フェノール樹脂は、前記エポキシ樹脂の硬化剤として作用するものであり、例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、クレゾールノボラック樹脂、ｔｅｒｔ−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリパラオキシスチレン等のポリオキシスチレン等が挙げられる。これらは単独で、又は２種以上を併用して用いることができる。これらのフェノール樹脂のうちフェノールノボラック樹脂、フェノールアラルキル樹脂が特に好ましい。半導体装置の接続信頼性を向上させることができるからである。
前記エポキシ樹脂とフェノール樹脂の配合割合は、例えば、前記エポキシ樹脂成分中のエポキシ基１当量当たりフェノール樹脂中の水酸基が０．５〜２．０当量になるように配合することが好適である。より好適なのは、０．８〜１．２当量である。すなわち、両者の配合割合が前記範囲を外れると、十分な硬化反応が進まず、エポキシ樹脂硬化物の特性が劣化し易くなるからである。
エポキシ樹脂とフェノール樹脂の熱硬化促進触媒としては、特に制限されず、公知の熱硬化促進触媒の中から適宜選択して用いることができる。熱硬化促進触媒は単独で又は２種以上を組み合わせて用いることができる。熱硬化促進触媒としては、例えば、アミン系硬化促進剤、リン系硬化促進剤、イミダゾール系硬化促進剤、ホウ素系硬化促進剤、リン−ホウ素系硬化促進剤などを用いることができる。
また、熱硬化型樹脂層１には、無機充填剤を適宜配合することができる。無機充填剤の配合は、導電性の付与や熱伝導性の向上、貯蔵弾性率の調節等を可能にする。
前記無機充填剤としては、例えば、シリカ、クレー、石膏、炭酸カルシウム、硫酸バリウム、酸化アルミナ、酸化ベリリウム、炭化珪素、窒化珪素等のセラミック類、アルミニウム、銅、銀、金、ニッケル、クロム、鉛、錫、亜鉛、パラジウム、半田等の金属、又は合金類、その他カーボン等からなる種々の無機粉末が挙げられる。これらは、単独で又は２種以上を併用して用いることができる。なかでも、シリカ、特に溶融シリカが好適に用いられる。
無機充填剤の平均粒径は、０．１〜３０μｍの範囲内であることが好ましく、０．５〜２５μｍの範囲内であることがより好ましい。なお、本発明においては、平均粒径が相互に異なる無機充填剤同士を組み合わせて使用してもよい。また、平均粒径は、光度式の粒度分布計（ＨＯＲＩＢＡ製、装置名；ＬＡ−９１０）により求めた値である。
前記無機充填剤の配合量は、有機樹脂成分１００重量部に対し１００〜１４００重量部に設定することが好ましい。特に好ましくは２３０〜９００重量部である。無機充填剤の配合量を１００重量部以上にすると、耐熱性や強度が向上する。また、１４００重量部以下とすることにより、流動性が確保できる。これにより、接着性や埋め込み性が低下することを防止できる。
なお、熱硬化型樹脂層１には、前記無機充填剤以外に、必要に応じて他の添加剤を適宜に配合することができる。他の添加剤としては、例えば難燃剤、シランカップリング剤、イオントラップ剤、カーボンブラック等の顔料等が挙げられる。前記難燃剤としては、例えば、三酸化アンチモン、五酸化アンチモン、臭素化エポキシ樹脂等が挙げられる。これらは、単独で、又は２種以上を併用して用いることができる。前記シランカップリング剤としては、例えば、β−（３、４−エポキシシクロヘキシル）エチルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン等が挙げられる。これらの化合物は、単独で又は２種以上を併用して用いることができる。前記イオントラップ剤としては、例えばハイドロタルサイト類、水酸化ビスマス等が挙げられる。これらは、単独で又は２種以上を併用して用いることができる。また、高温硬化時の粘性の向上を考慮し、粘度調整用の添加剤として、エラストマー成分を添加することもできる。エラストマー成分は、樹脂を増粘するものであれば、特に制限されないが、例えば、ポリアクリル酸エステルなどの各種アクリル系共重合体；ポリスチレンーポリイソブチレン系共重合体、スチレンアクリレート系共重合体などのスチレン骨格を有するエラストマー；ブタジエンゴム、スチレンーブタジエンゴム（ＳＢＲ）、エチレンー酢酸ビニルコポリマー（ＥＶＡ）、イソプレンゴム、アクリロニトリルゴムなどのゴム質重合体などが挙げられる。
また、熱硬化型樹脂層の１２０℃における粘度は１００〜１００００Ｐａ・ｓが好ましく，更に５００〜３０００Ｐａ・ｓがより好ましい。前記粘度が１００Ｐａ・ｓ以上であると、熱硬化時に表面形状が大きく変形することを抑制することができる。また、１００００Ｐａ・ｓ以下とすることにより、樹脂の流動性が悪くなり部品の端面を十分に充填することができなくなることを抑制することができる。
熱硬化型樹脂層１の厚さ（複層の場合は、総厚）は特に限定されないものの、硬化後の樹脂の強度や導通部材６間の充填性を考慮すると１００μｍ以上１０００μｍ以下が好ましい。なお、熱硬化型樹脂層１の厚さは、導通部材６の高さを考慮して適宜設定することができる。
（樹脂シートの作製方法）
本実施形態に係る樹脂シートは、支持体２上に熱硬化型樹脂層１を積層することにより得られる。
支持体２の製膜方法としては、例えばカレンダー製膜法、有機溶媒中でのキャスティング法、密閉系でのインフレーション押出法、Ｔダイ押出法、共押出し法、ドライラミネート法等が例示できる。
熱硬化型樹脂層１を形成する工程としては、例えば、離型フィルム上に熱硬化型樹脂層１の構成材料である接着剤組成物溶液を塗工して塗布層を形成する工程を行い、その後、前記塗布層を乾燥させる工程を行う方法が挙げられる。
前記接着剤組成物溶液の塗工方法としては特に限定されず、例えば、コンマコート法、ファウンテン法、グラビア法などを用いて塗工する方法が挙げられる。塗工厚みとしては、塗布層を乾燥して最終的に得られる熱硬化型樹脂層１の厚さが１０〜１００μｍの範囲内となる様に適宜設定すればよい。
前記離型フィルムとしては特に限定されず、例えば、離型フィルムにおける熱硬化型樹脂層１との貼り合わせ面に、シリコーン層等の離型コート層が形成されたものが挙げられる。また、離型フィルムの基材としては、例えば、グラシン紙のような紙材や、ポリエチレン、ポリプロピレン、ポリエステル等よりなる樹脂フィルムが挙げられる。
前記塗布層の乾燥は、塗布層に乾燥風を吹き付けることにより行う。当該乾燥風の吹き付けは、例えば、その吹き付け方向を離型フィルムの搬送方向と平行となる様に行う方法や、塗布層の表面に垂直となる様に行う方法が挙げられる。乾燥風の風量は特に限定されず、通常は５〜２０ｍ／ｍｉｎ、好ましくは５〜１５ｍ／ｍｉｎである。乾燥風の風量が５ｍ／ｍｉｎ以上にすることにより、塗布層の乾燥が不十分になるのを防止することができる。その一方、乾燥風の風量を２０ｍ／ｍｉｎ以下にすることにより、塗布層の表面近傍における有機溶剤の濃度を均一にするので、その蒸発を均一にすることができる。その結果、表面状態が面内において均一な熱硬化型樹脂層１の形成が可能になる。
乾燥時間は接着剤組成物溶液の塗工厚みに応じて適宜設定され、通常は１〜５ｍｉｎ、好ましくは２〜４ｍｉｎの範囲内である。乾燥時間を１ｍｉｎ以上とすることにより、硬化反応が十分に進行せず、未反応の硬化成分や残存する溶媒量が多くなることを抑制できる。その結果、後工程にてアウトガスやボイドの問題が発生することを防止できる。その一方、５ｍｉｎ以内とすることにより、硬化反応が進行しすぎることを抑制できる。その結果、流動性や半導体ウェハの導通部材の埋まり込み性が低下することを防止できる。
乾燥温度は特に限定されず、通常は７０〜１６０℃の範囲内で設定される。本実施形態においては、乾燥時間の経過とともに、乾燥温度を段階的に上昇させて行うことが好ましい。具体的には、例えば乾燥初期（乾燥直後から１ｍｉｎ以下）では７０℃〜１００℃の範囲内で設定され、乾燥後期（１ｍｉｎを超えて５ｍｉｎ以下）では１００〜１６０℃の範囲内で設定される。これにより、塗工直後に乾燥温度を急激に上昇させた場合に生じる塗布層表面のピンホールの発生を防止することができる。
続いて、支持体２上に熱硬化型樹脂層１の転写を行う（図１参照）。当該転写は圧着により行うことができる。貼り合わせ温度は４０〜８０℃が好ましく、より好ましくは５０〜７０℃である。また、貼り合わせ圧力は０．１〜０．６ＭＰａが好ましく、より好ましくは０．２〜０．５ＭＰａである。
前記離型フィルムは、支持体２上に熱硬化型樹脂層１を貼り合わせ後に剥離してもよく、あるいは、そのまま樹脂シート１０の保護フィルムとして使用し、半導体チップの熱硬化型樹脂層１上への配置の際に剥離してもよい。これにより、本実施形態に係る樹脂シート１０を製造することができる。
なお、熱硬化型樹脂層１の形成は、支持体２上に接着剤組成物溶液を直接塗工した後、前記乾燥条件で塗布膜を乾燥させてもよい。これによっても、樹脂シート１０を製造することができる。
［半導体チップ配置工程］
次に、半導体チップ配置工程（工程Ｃ）では、上記熱硬化型樹脂層１と上記半導体チップの回路形成面５ａとが対向するように熱硬化型樹脂層１上に複数の半導体チップ５を配置する（図１参照）。半導体チップ５の配置には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。
半導体チップ５の配置のレイアウトや配置数は、樹脂シート１０の形状やサイズ、目的とする半導体装置の生産数などに応じて適宜設定することができ、例えば、複数行で、かつ複数列のマトリックス状に整列させて配置することができる。
上記複数の半導体チップ５の熱硬化型樹脂層１上への配置の際には、少なくとも導通部材６が熱硬化型樹脂層１と接触していればよい。特に、回路形成面５ａが熱硬化型樹脂層１と接触していることがより好ましい。少なくとも導通部材６が熱硬化型樹脂層１と接触していると、半導体チップ５を熱硬化型樹脂層１に固定することができる。
［半導体チップ埋め込み工程］
次に、半導体チップ埋め込み工程（工程Ｄ）では、複数の半導体チップ５上に配置されたカバーフィルム１２を介して圧力を加えることにより、複数の半導体チップ５を熱硬化型樹脂層１に埋め込む（図２、図３参照）。埋め込みは、プレス成型機や、ロール成型機を用い、樹脂シート１０の両側から圧力を加えることにより行なうことができる。埋め込みは、カバーフィルム１２を予め複数の半導体チップ５上に配置した後、樹脂シート１０の両側から圧力を加える（例えば、金型２０により圧力を加える）方法を採用することができる。また、プレス成型機や、ロール成型機側にカバーフィルム１２を配しておき、加圧とともにカバーフィルム１２が複数の半導体チップ５上に配置される方法を採用することができる。これにより、半導体チップ５の回路形成面５ａとは反対側の面５ｂ（裏面５ｂ）が露出し、且つ、半導体チップ５が熱硬化型樹脂層１に埋め込まれた状態とすることができる。埋め込み温度は６０〜１５０℃が好ましく、より好ましくは８０〜１２０℃である。また、埋め込み圧力は０．０２〜３ＭＰａが好ましく、より好ましくは０．０５〜１ＭＰａである。
（カバーフィルム）
カバーフィルム１２としては、特に限定されないが、例えば、グラシン紙のような紙材や、ポリエチレン、ポリプロピレン、ポリエステル等よりなる樹脂フィルムが挙げられる。カバーフィルム１２の表面（熱硬化型樹脂層１、及び、半導体チップ５と接する側の面）は、半導体チップの裏面への熱硬化型樹脂層１の糊残りの防止の観点から、慣用の表面処理、例えば、プラズマ処理、エンボス処理、サンドブラスト処理等を施すことができる。
カバーフィルム１２の水に対する接触角は、９０°以下である。前記接触角は、８０°以下であることが好ましい。また、前記接触角は、小さいほど好ましいが、例えば４５°以上、６０°以上とすることができる。カバーフィルム１２の水に対する接触角が９０°以下であり、カバーフィルム１２表面のすべり性が低いため、カバーフィルム１２と半導体チップ５（半導体チップ５の裏面５ｂ）との間の摩擦力が大きくなり、埋め込み工程において両者のズレを低減することができる。その結果、埋め込み時の半導体チップ５の位置ずれを抑制することができる。
［熱硬化工程］
次に、熱硬化工程では、熱硬化型樹脂層１を加熱し、硬化させる。前記熱硬化工程における加熱温度は、９０〜２００℃で行なうことが好ましく、１２０〜１７５℃で行なうことがより好ましい。また、加熱時間は、３０〜２４０分であることが好ましく、６０〜１８０分であることがより好ましい。
熱硬化型樹脂層の硬化前後における、半導体チップ間距離の変化は、前記半導体チップ配置工程において半導体チップ５間の距離を５０００μｍとして配置したときに、２０μｍ以内であることが好ましく、１０μｍであることがより好ましい。なお、半導体チップ間距離とは、隣り合う半導体チップの端同士の距離をいう。
［支持体剥離工程］
次に、支持体剥離工程では、支持体２を熱硬化型樹脂層１から剥離する（図４参照）。剥離は、従来公知の剥離装置を用いて行なうことができる。
［半導体裏面用フィルム貼り付け工程］
本実施形態ではさらに半導体裏面用フィルム貼り付け工程を含むことが好ましい。半導体裏面用フィルム貼り付け工程では、半導体裏面用フィルム１４を半導体チップ５の裏面５ｂ側から貼り付ける（図５参照）。
半導体裏面用フィルム（本実施形態では、半導体裏面用フィルム１４）は、半導体素子（本実施形態では、半導体チップ５）の裏面（本実施形態では、裏面５ｂ）に形成されることで、当該半導体素子を保護する機能を果たすものである。尚、前記半導体素子の裏面とは、回路が形成された面とは反対側の面を意味する。
（半導体裏面用フィルム）
本実施形態に係る半導体裏面用フィルム１４はフィルム状の形態を有している。半導体裏面用フィルム１４は、通常、製品としての形態では、未硬化状態（半硬化状態を含む）であり、半導体ウエハ、又は、半導体素子に貼着させた後に熱硬化される。
前記半導体裏面用フィルムは、少なくとも熱硬化性樹脂により形成されていることが好ましく、更に少なくとも熱硬化性樹脂と熱可塑性樹脂とにより形成されていることがより好ましい。少なくとも熱硬化性樹脂により形成することで、半導体裏面用フィルムは接着剤層としての機能を有効に発揮させることができる。
前記熱可塑性樹脂としては、例えば、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６−ナイロンや６，６−ナイロン等のポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴ（ポリエチレンテレフタレート）やＰＢＴ（ポリブチレンテレフタレート）等の飽和ポリエステル樹脂、ポリアミドイミド樹脂、又はフッ素樹脂等が挙げられる。熱可塑性樹脂は単独で又は２種以上を併用して用いることができる。これらの熱可塑性樹脂のうち、イオン性不純物が少なく耐熱性が高く、半導体素子の信頼性を確保できるアクリル樹脂が特に好ましい。
前記アクリル樹脂としては、特に限定されるものではなく、炭素数３０以下（好ましくは炭素数４〜１８、更に好ましくは炭素数６〜１０、特に好ましくは炭素数８又は９）の直鎖若しくは分岐のアルキル基を有するアクリル酸又はメタクリル酸のエステルの１種又は２種以上を成分とする重合体等が挙げられる。すなわち、本発明では、アクリル樹脂とは、メタクリル樹脂も含む広義の意味である。前記アルキル基としては、例えば、メチル基、エチル基、プロピル基、イソプロピル基、ｎ−ブチル基、ｔ−ブチル基、イソブチル基、ペンチル基、イソペンチル基、へキシル基、ヘプチル基、２−エチルヘキシル基、オクチル基、イソオクチル基、ノニル基、イソノニル基、デシル基、イソデシル基、ウンデシル基、ドデシル基（ラウリル基）、トリデシル基、テトラデシル基、ステアリル基、オクタデシル基等が挙げられる。
また、前記アクリル樹脂を形成するための他のモノマー（アルキル基の炭素数が３０以下のアクリル酸又はメタクリル酸のアルキルエステル以外のモノマー）としては、特に限定されるものではなく、例えば、アクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマル酸若しくはクロトン酸等の様なカルボキシル基含有モノマー、無水マレイン酸若しくは無水イタコン酸等の様な酸無水物モノマー、（メタ）アクリル酸２−ヒドロキシエチル、（メタ）アクリル酸２−ヒドロキシプロピル、（メタ）アクリル酸４−ヒドロキシブチル、（メタ）アクリル酸６−ヒドロキシヘキシル、（メタ）アクリル酸８−ヒドロキシオクチル、（メタ）アクリル酸１０−ヒドロキシデシル、（メタ）アクリル酸１２−ヒドロキシラウリル若しくは（４−ヒドロキシメチルシクロヘキシル）−メチルアクリレート等の様なヒドロキシル基含有モノマー、スチレンスルホン酸、アリルスルホン酸、２−（メタ）アクリルアミド−２−メチルプロパンスルホン酸、（メタ）アクリルアミドプロパンスルホン酸、スルホプロピル（メタ）アクリレート若しくは（メタ）アクリロイルオキシナフタレンスルホン酸等の様なスルホン酸基含有モノマー、又は２−ヒドロキシエチルアクリロイルホスフェート等の様な燐酸基含有モノマーなどが挙げられる。尚、（メタ）アクリル酸とはアクリル酸及び／又はメタクリル酸をいい、本発明の（メタ）とは全て同様の意味である。
また、前記熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂の他、アミノ樹脂、不飽和ポリエステル樹脂、ポリウレタン樹脂、シリコーン樹脂、熱硬化性ポリイミド樹脂等が挙げられる。熱硬化性樹脂は、単独で又は２種以上併用して用いることができる。熱硬化性樹脂としては、特に、半導体素子を腐食させるイオン性不純物等含有が少ないエポキシ樹脂が好適である。また、エポキシ樹脂の硬化剤としてはフェノール樹脂を好適に用いることができる。
エポキシ樹脂としては、特に限定は無く、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、臭素化ビスフェノールＡ型エポキシ樹脂、水添ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡＦ型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオンレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂等の二官能エポキシ樹脂や多官能エポキシ樹脂、又はヒダントイン型エポキシ樹脂、トリスグリシジルイソシアヌレート型エポキシ樹脂若しくはグリシジルアミン型エポキシ樹脂等のエポキシ樹脂を用いることができる。
エポキシ樹脂としては、前記例示のうちノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂が特に好ましい。これらのエポキシ樹脂は、硬化剤としてのフェノール樹脂との反応性に富み、耐熱性等に優れるからである。
更に、前記フェノール樹脂は、前記エポキシ樹脂の硬化剤として作用するものであり、例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、クレゾールノボラック樹脂、ｔｅｒｔ−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリパラオキシスチレン等のポリオキシスチレン等が挙げられる。フェノール樹脂は単独で又は２種以上を併用して用いることができる。これらのフェノール樹脂のうちフェノールノボラック樹脂、フェノールアラルキル樹脂が特に好ましい。半導体装置の接続信頼性を向上させることができるからである。
エポキシ樹脂とフェノール樹脂の配合割合は、例えば、前記エポキシ樹脂成分中のエポキシ基１当量当たりフェノール樹脂中の水酸基が０．５当量〜２．０当量になるように配合することが好適である。より好適なのは、０．８当量〜１．２当量である。即ち、両者の配合割合が前記範囲を外れると、十分な硬化反応が進まず、エポキシ樹脂硬化物の特性が劣化し易くなるからである。
前記熱硬化性樹脂の含有量としては、半導体裏面用フィルムにおける全樹脂成分に対して５重量％以上９０重量％以下であることが好ましく、１０重量％以上８５重量％以下であることがより好ましく、１５重量％以上８０重量％以下であることがさらに好ましい。
エポキシ樹脂とフェノール樹脂の熱硬化促進触媒としては、特に制限されず、公知の熱硬化促進触媒の中から適宜選択して用いることができる。熱硬化促進触媒は単独で又は２種以上を組み合わせて用いることができる。
前記熱硬化促進触媒の割合は、樹脂成分の全量に対して０．００８〜０．２５重量％であることが好ましく、０．００８３〜０．２３重量％であることがより好ましく、０．００８７〜０．２２重量％であることがさらに好ましい。熱硬化促進触媒の前記割合が０．０１重量％以上であると、熱硬化性樹脂を好適に熱硬化させることができる。また、熱硬化促進触媒の前記割合が０．２５重量％以下の割合であると、長期間の保存の際の硬化反応の進行を抑制することができる。
ここで、半導体裏面用フィルムは単層でもよく複数の層が積層された積層フィルムであってもよいが、半導体裏面用フィルムが積層フィルムである場合、熱硬化促進触媒の前記割合は、積層フィルム全体として樹脂成分の全量に対して０．０１〜０．２５重量％であればよい。
前記半導体裏面用フィルムとしては、エポキシ樹脂及びフェノール樹脂を含む樹脂組成物や、エポキシ樹脂、フェノール樹脂及びアクリル樹脂を含む樹脂組成物により形成されていることが好適である。これらの樹脂は、イオン性不純物が少なく耐熱性が高いので、半導体素子の信頼性を確保できる。
半導体裏面用フィルム１４は、半導体チップ５の裏面５ｂ（回路非形成面）に対して接着性（密着性）を有していることが重要である。半導体裏面用フィルム１４は、例えば、熱硬化性樹脂としてのエポキシ樹脂を含む樹脂組成物により形成することができる。半導体裏面用フィルム１４を予めある程度架橋させておく為、作製に際し、重合体の分子鎖末端の官能基等と反応する多官能性化合物を架橋剤として添加させておくことが好ましい。これにより、高温下での接着特性を向上させ、耐熱性の改善を図ることができる。
半導体裏面用フィルムの半導体ウエハ（半導体チップ）に対する接着力（２３℃、剥離角度１８０度、剥離速度３００ｍｍ／分）は、０．５Ｎ／２０ｍｍ〜１５Ｎ／２０ｍｍの範囲が好ましく、０．７Ｎ／２０ｍｍ〜１０Ｎ／２０ｍｍの範囲がより好ましい。０．５Ｎ／２０ｍｍ以上にすることにより、優れた密着性で半導体ウエハや半導体チップに貼着されており、浮き等の発生を防止することができる。
前記架橋剤としては、特に制限されず、公知の架橋剤を用いることができる。具体的には、例えば、イソシアネート系架橋剤、エポキシ系架橋剤、メラミン系架橋剤、過酸化物系架橋剤の他、尿素系架橋剤、金属アルコキシド系架橋剤、金属キレート系架橋剤、金属塩系架橋剤、カルボジイミド系架橋剤、オキサゾリン系架橋剤、アジリジン系架橋剤、アミン系架橋剤などが挙げられる。架橋剤としては、イソシアネート系架橋剤やエポキシ系架橋剤が好適である。また、前記架橋剤は単独で又は２種以上組み合わせて使用することができる。
なお、架橋剤の使用量は、特に制限されず、架橋させる程度に応じて適宜選択することができる。具体的には、架橋剤の使用量としては、例えば、ポリマー成分（特に、分子鎖末端の官能基を有する重合体）１００重量部に対し、通常７重量部以下（例えば、０．０５重量部〜７重量部）とするのが好ましい。架橋剤の使用量がポリマー成分１００重量部に対して７重量部より多いと、接着力が低下するので好ましくない。なお、凝集力向上の観点からは、架橋剤の使用量はポリマー成分１００重量部に対して０．０５重量部以上であることが好ましい。
なお、本発明では、架橋剤を用いる代わりに、あるいは、架橋剤を用いるとともに、電子線や紫外線などの照射により架橋処理を施すことも可能である。
前記半導体裏面用フィルムは着色されていることが好ましい。これにより、優れたマーキング性及び外観性を発揮させることができ、付加価値のある外観の半導体装置とすることが可能になる。このように、着色された半導体裏面用フィルムは、優れたマーキング性を有しているので、半導体素子又は該半導体素子が用いられた半導体装置の非回路面側の面に、半導体裏面用フィルムを介して、印刷方法やレーザーマーキング方法などの各種マーキング方法を利用することにより、マーキングを施し、文字情報や図形情報などの各種情報を付与させることができる。特に、着色の色をコントロールすることにより、マーキングにより付与された情報（文字情報、図形情報など）を、優れた視認性で視認することが可能になる。
半導体裏面用フィルム１４を着色させる場合、その着色形態は特に制限されない。例えば、半導体裏面用フィルムは、着色剤が添加された単層のフィルム状物であってもよい。また、少なくとも熱硬化性樹脂により形成された樹脂層と、着色剤層とが少なくとも積層された積層フィルムであってもよい。なお、半導体裏面用フィルム１４が樹脂層と着色剤層との積層フィルムである場合、積層形態の半導体裏面用フィルム１４としては、樹脂層／着色剤層／樹脂層の積層形態を有していることが好ましい。この場合、着色剤層の両側の２つの樹脂層は、同一の組成の樹脂層であってもよく、異なる組成の樹脂層であってもよい。
半導体裏面用フィルム１４には、必要に応じて他の添加剤を適宜に配合することができる。他の添加剤としては、例えば、充填剤（フィラー）、難燃剤、シランカップリング剤、イオントラップ剤の他、増量剤、老化防止剤、酸化防止剤、界面活性剤などが挙げられる。
前記充填剤としては、無機充填剤、有機充填剤のいずれであってもよいが、無機充填剤が好適である。無機充填剤等の充填剤の配合により、半導体裏面用フィルムに導電性の付与や熱伝導性の向上、弾性率の調節等を図ることができる。なお、半導体裏面用フィルム１４としては導電性であっても、非導電性であってもよい。前記無機充填剤としては、例えば、シリカ、クレー、石膏、炭酸カルシウム、硫酸バリウム、酸化アルミナ、酸化ベリリウム、炭化珪素、窒化珪素等のセラミック類、アルミニウム、銅、銀、金、ニッケル、クロム、鉛、錫、亜鉛、パラジウム、半田などの金属、又は合金類、その他カーボンなどからなる種々の無機粉末などが挙げられる。充填剤は単独で又は２種以上を併用して用いることができる。充填剤としては、なかでも、シリカ、特に溶融シリカが好適である。なお、無機充填剤の平均粒径は０．１μｍ〜８０μｍの範囲内であることが好ましい。無機充填剤の平均粒径は、例えば、レーザー回折型粒度分布測定装置によって測定することができる。
前記充填剤（特に無機充填剤）の配合量は、有機樹脂成分１００重量部に対して８０重量部以下（０重量部〜８０重量部）であることが好ましく、特に０重量部〜７０重量部であることが好適である。
また、前記難燃剤としては、例えば、三酸化アンチモン、五酸化アンチモン、臭素化エポキシ樹脂等が挙げられる。難燃剤は、単独で、又は２種以上を併用して用いることができる。前記シランカップリング剤としては、例えば、β−（３、４−エポキシシクロヘキシル）エチルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン等が挙げられる。シランカップリング剤は、単独で又は２種以上を併用して用いることができる。前記イオントラップ剤としては、例えばハイドロタルサイト類、水酸化ビスマス等が挙げられる。イオントラップ剤は、単独で又は２種以上を併用して用いることができる。
半導体裏面用フィルム１４は、例えば、エポキシ樹脂等の熱硬化性樹脂と、必要に応じてアクリル樹脂等の熱可塑性樹脂と、必要に応じて溶媒やその他の添加剤などとを混合して樹脂組成物を調製し、フィルム状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、適当なセパレータ（剥離紙など）上に前記樹脂組成物を塗布して樹脂層（又は接着剤層）を形成し、これを乾燥させる方法などにより、半導体裏面用フィルムとしてのフィルム状の層（接着剤層）を形成することができる。なお、前記樹脂組成物は、溶液であっても分散液であってもよい。
なお、半導体裏面用フィルム１４が、エポキシ樹脂等の熱硬化性樹脂を含む樹脂組成物により形成されている場合、半導体裏面用フィルムは、半導体ウエハに適用する前の段階では、熱硬化性樹脂が未硬化又は部分硬化の状態である。
半導体裏面用フィルム１４の厚さ（積層フィルムの場合は総厚）は特に限定されないが、例えば、２μｍ〜２００μｍ程度の範囲から適宜選択することができる。更に、前記厚さは４μｍ〜１６０μｍ程度が好ましく、６μｍ〜１００μｍ程度がより好ましく、１０μｍ〜８０μｍ程度が特に好ましい。
また、半導体裏面用フィルム１４における可視光（波長：４００ｎｍ〜８００ｎｍ）の光線透過率（可視光透過率）は、特に制限されないが、例えば、２０％以下（０％〜２０％）の範囲であることが好ましく、より好ましくは１０％以下（０％〜１０％）、特に好ましくは５％以下（０％〜５％）である。可視光透過率を２０％以下にすると、光線通過により、半導体素子に悪影響を及ぼす恐れを低減できる。前記可視光透過率（％）は、半導体裏面用フィルム１４の樹脂成分の種類やその含有量、着色剤（顔料や染料など）の種類やその含有量、無機充填材の含有量などによりコントロールすることができる。
［フェイス側加工工程］
次に、フェイス側加工工程では、熱硬化型樹脂層１の半導体裏面用フィルム１４が貼り付けられていない側の面を研削する（図６参照）。この工程は、例えば、従来公知のバックグラインドテープを半導体裏面用フィルム１４に貼り付けた上で、従来公知の裏面研削装置を用いて行なうことができる。これにより、導通部材６を露出させる。
なお、上記半導体裏面用フィルム貼り付け工程においては、半導体裏面用フィルム１４を貼り付ける場合について説明したが、本発明においては、バックグラインドテープ上に半導体裏面用フィルムが積層された、バックグラインドテープ一体型の半導体裏面用フィルムを、半導体チップ５の裏面５ｂ側から貼り付けることとしてもよい。この場合、バックグラインドテープを貼り付ける工程を省略することが可能となる。
［再配線形成工程］
次に、再配線形成工程では、熱硬化型樹脂層１上に、上記露出した導通部材６と接続する再配線８を形成する（図７参照）。
再配線の形成方法としては、例えば、露出している導通部材６及び熱硬化型樹脂層１上へ真空成膜法などの公知の方法を利用して金属シード層を形成し、セミアディティブ法などの公知の方法により、再配線８を形成することができる。
かかる後に、再配線８及び熱硬化型樹脂層１上へポリイミドやＰＢＯなどの絶縁層を形成してもよい。
［バンプ形成工程］
次いで、形成した再配線８上にバンプを形成するバンピング加工を行ってもよい（図示せず）。バンピング加工は、半田ボールや半田メッキなど公知の方法で行うことができる。バンプの材質は、半導体チップ準備工程で説明した導通部材の材質を好適に用いることができる。
［ダイシング工程］
最後に、熱硬化型樹脂層１、半導体チップ５、半導体裏面フィルム１４及び再配線８等を備える積層体のダイシングを行う（図８参照）。これにより、チップ領域の外側に配線を引き出した半導体装置１１を得ることができる。ダイシングは、通常、従来公知のダイシングシートにより上記積層体を固定した上で行う。切断箇所の位置合わせは赤外線（ＩＲ）を用いた画像認識により行ってもよい。
本工程では、例えば、ダイシングシートまで切込みを行うフルカットと呼ばれる切断方式等を採用できる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。
なお、ダイシング工程に続いて積層体のエキスパンドを行う場合、該エキスパンドは従来公知のエキスパンド装置を用いて行うことができる。エキスパンド装置は、ダイシングリングを介して積層フィルムを下方へ押し下げることが可能なドーナッツ状の外リングと、外リングよりも径が小さく積層フィルムを支持する内リングとを有している。このエキスパンド工程により、隣り合う半導体装置１１同士が接触して破損するのを防ぐことができる。
以上、本実施形態に係る半導体装置の製造方法によれば、熱硬化型樹脂層１上に複数の半導体チップ５を配置した後（工程Ｃ）、複数の半導体チップ５を熱硬化型樹脂層１に埋め込む（工程Ｄ）。従って、熱硬化型樹脂層１を、半導体チップ５を封止する封止材とすることができる。また、半導体チップ５を熱硬化型樹脂層１上に配置した後、熱硬化型樹脂層１に埋め込むため、半導体チップを仮固定するためのシートを必要としない。また、半導体チップを仮固定するためのシートを剥離する工程を必要としない。その結果、製造工程の簡略化や、製造コストの削減を図ることができる。また、半導体チップ５を熱硬化型樹脂層１に埋め込むため、半導体チップに仮止め用のシートを貼り剥がしする必要がない。その結果、半導体チップの汚染を抑制することができる。
（他の実施形態１）
上述した実施形態では、フェイス側加工工程、すなわち、熱硬化型樹脂層１の半導体裏面用フィルム１４が貼り付けられていない側の面を研削し、導通部材６を露出させる場合について説明した（図６参照）。しかしながら、本発明において、導通部材を露出させる方法は、これに限定されず、例えば、熱硬化型樹脂層側からレーザー加工を行い、導通部材を露出させる（レーザー加工工程）こととしてもよい。この場合、前記フェイス側加工工程の代わりに、レーザー加工工程を行なえばよい。図９は、本発明の他の実施形態１に係る半導体装置の製造方法の工程を模式的に示す断面図である。図９に示すように、他の実施形態１においては、熱硬化型樹脂層１側からレーザー加工を行い、導通部材６露出させる。この際、レーザーとしては、炭酸ガスレーザーやYAGレーザー、エキシマレーザー等を用いることができる。なお、レーザー加工の後は、露出した導通部材６と接続する再配線８を形成する工程（再配線形成工程）を行なうこととなる。
（他の実施形態２）
上述した実施形態では、熱硬化型樹脂層１上に複数の半導体チップ５を配置した後、埋め込む場合、すなわち、半導体チップ配置工程（工程Ａ）を行なった後、半導体チップ埋め込み工程（工程Ｂ）を行なう場合について説明した。しかしながら、本発明において、半導体チップを熱硬化型樹脂層に埋め込む方法は、これに限定されず、例えば、半導体チップを１つずつ、直接、熱硬化型樹脂層に埋め込むこととしてもよい。図１０は、本発明の他の実施形態２に係る半導体装置の製造方法を説明するための断面模式図である。図１０に示すように、他の実施形態２においては、半導体チップ５を１つずつ、直接、熱硬化型樹脂層１に埋め込む。埋め込みには、例えば、従来公知のフリップチップボンダーを用いることができる。埋め込む条件としては、圧力は０．０１〜３ＭＰａが好ましく、０．０５〜１ＭＰａがより好ましい。また、温度は８０〜２８０℃が好ましく、１８０〜２２０℃がより好ましい。
他の実施形態２に係る半導体装置の製造方法によれば、熱硬化型樹脂層１を、半導体チップ５を封止する封止材とすることができる。また、半導体チップ５を熱硬化型樹脂層１に直接埋め込むため、半導体チップを仮固定する工程や、半導体チップを仮固定するためのシートを必要としない。その結果、製造工程の簡略化や、製造コストの削減を図ることができる。また、半導体チップ５を熱硬化型樹脂層１に直接埋め込むため、半導体チップに仮止め用のシートを貼り剥がしする必要がない。その結果、半導体チップの汚染を抑制することができる。
（他の実施形態３）
上述した実施形態では、半導体チップ配置工程（工程Ｃ）において、熱硬化型樹脂層１と半導体チップ５の回路形成面５ａとが対向するように熱硬化型樹脂層１上に複数の半導体チップ５を配置する場合について説明した（図１参照）。しかしながら、本発明において半導体チップを配置する向きは、この例に限定されず、熱硬化型樹脂層と半導体チップの回路形成面とは反対側の面とが対向するように熱硬化型樹脂層上に複数の半導体チップを配置することとしてもよい。図１１及び図１２は、本発明の他の実施形態３に係る半導体装置の製造方法を説明するための断面模式図である。まず、図１１に示すように、他の実施形態３においては、熱硬化型樹脂層１と半導体チップ５の回路形成面５ａとは反対側の面とが対向するように熱硬化型樹脂層１上に複数の半導体チップ５を配置する。次に、複数の半導体チップ５上に配置されたカバーフィルム１２を介して圧力を加えることにより、複数の半導体チップ５を熱硬化型樹脂層１に埋め込む。
（他の実施形態４）
上述した実施形態では、支持体２上に熱硬化型樹脂層１が積層された樹脂シート１０を用いる場合について説明した。しかしながら、本発明において樹脂シートは熱硬化型樹脂層を有していれば、これに限定されない。例えば、本発明の樹脂シートは、熱硬化型樹脂層のみからなるものであってもよい。
（半導体装置）
半導体装置１１は、図８に示したように、熱硬化型樹脂層１内に埋め込まれた半導体チップ５と、熱硬化型樹脂層１上に形成され、且つ、半導体チップ５が有する導通部材６に接続された再配線８とを備えている。
＜樹脂シートの作製＞
混練機を用い、エポキシ樹脂［エポキシ当量２００、軟化点８０℃、東都化成株式会社製ＹＳＬＶ−８０ＸＹ］を１００重量部、フェノール硬化剤［水酸基当量２０３、軟化点６７℃、明和化成株式会社製ＭＥＨ７８５１ＳＳ］を１０５重量部、溶融シリカ［電気化学工業社製、ＦＢ−９４５４（平均粒径２０μｍ）］を２１９８重量部、硬化促進剤としてのイミダゾール系化合物［四国化成株式会社製２ＰＨＺ−ＰＷ］を２．５重量部、及び、粘度調整用の添加剤としてのポリスチレンーポリイソブチレン系共重合体［カネカ社製ＳＩＢＳＴＡＲ０７２Ｔ］を９０重量部混合した後、プレス機で圧延して樹脂シートＡ（厚さ１０００μｍ）を作製した。
なお、作成した樹脂シートＡの粘度を測定したところ、１２０℃での粘度が２０００Ｐａ・ｓであった。測定は、ＴＡインスツルメント社製、粘弾性測定装置ＡＲＥＳを用い、１Ｈｚの条件で行なった。
＜カバーフィルム＞
押出で作製したＰＥＴフィルム（厚さ５０μｍ）にシリコーンで離型処理を行なったフィルムをカバーフィルムＡとした。
押出で作製したポリオレフィンフィルム（厚さ５０μｍ）をエンポス処理したフィルムをカバーフィルムＢとした。
（接触角の測定）
作製したカバーフィルムの水に対する接触角は純水をフィルム上へ滴下しθ/2法で測定した。結果を表１に示す。
Figure 0005892780
（半導体チップ埋め込み工程の評価）
作製した樹脂シート及びカバーフィルムを用いて、半導体チップ埋め込み評価を行なった。評価は、樹脂シートＡとカバーフィルムＡを用いた場合を比較例１とし、樹脂シートＡとカバーフィルムＢを用いた場合を実施例１として行なった。また、図１０のようにチップを一つずつ樹脂シートＡに埋め込んだ場合を実施例２として行なった。
具体的には、比較例１と実施例１に関しての評価に関しては、樹脂シートの熱硬化型樹脂層と半導体チップの回路形成面とが対向するように熱硬化型樹脂層上に１６個の半導体チップを４行４列となるように配置した。この際、半導体チップ間の距離を５０００μｍとなるように配置した。半導体チップは、サイズが５ｍｍ□のものを用いた。半導体チップの配置は、新川社製の装置名ダイボンダーＳＰＡ−３００を用い、テーブル温度７０℃、ダイボンド圧力１ｋｇ、加圧時間１ｓｅｃで配置した。次に、半導体チップの埋め込みを行なった。具体的には、ミカドテクノス社製の装置名瞬時真空積層装置ＶＳ００８−１５１５にカバーフィルムを配置し、カバーフィルムを介して圧力を加えることにより、複数の半導体チップを熱硬化型樹脂層に埋め込んだ。この際、装置の設定条件は真空２０Ｔｏｒｒ雰囲気、テーブル温度９０℃、圧力０．０５ＭＰａ、加圧時間１分で行なった。その後、温度１２０℃、加熱時間３ｈｒの条件で、熱硬化型樹脂層を硬化させた。熱硬化型樹脂層の硬化後の、半導体チップの裏面の糊残りの有無を顕微鏡により観察した。結果を表２に示す。また、熱硬化型樹脂層の硬化前後における、チップ間の距離の変化が２０μｍ以内である場合をチップシフトなし、２０μｍより大きい場合をチップシフト有りとして評価した。結果を表２に示す。
また、実施例２に関しての評価は、サイズが５ｍｍ□の半導体チップをパナソニック社製のフリップチップボンダーＦＢ３０Ｔ−Ｍを用いて、コレット温度２００℃、押し込み速度５０μm／ｓｅｃ、荷重１ｋｇ、１０ｓｅｃで埋め込んだ。この際、半導体チップ間の距離を５０００μｍとなるように配置した。その後、温度１２０℃、加熱時間３ｈｒの条件で、熱硬化型樹脂層を硬化させた。熱硬化型樹脂層の硬化前後における、チップ間の距離の変化が２０μｍ以内である場合をチップシフトなし、２０μｍより大きい場合をチップシフト有りとして評価した。結果を表２に示す。
Figure 0005892780
１ 熱硬化型樹脂層
２ 支持体
５ 半導体チップ
５ａ 回路形成面
６ 導通部材
１０ 樹脂シート
１２ カバーフィルム
１４ 半導体裏面用フィルム

Claims (1)

  1. 半導体チップを備える半導体装置の製造方法であって、
    半導体チップを準備する工程Ａと、
    熱硬化型樹脂層を有する樹脂シートを準備する工程Ｂと、
    前記熱硬化型樹脂層上に複数の半導体チップを配置する工程Ｃと、
    前記複数の半導体チップ上にカバーフィルムを配置し、配置された前記カバーフィルムを介して加えられる圧力により、前記複数の半導体チップを前記熱硬化型樹脂層に埋め込む工程Ｄとを具備し、
    前記カバーフィルムの水に対する接触角が９０°以下であることを特徴とする半導体装置の製造方法。
JP2011277335A 2011-12-19 2011-12-19 半導体装置の製造方法 Expired - Fee Related JP5892780B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011277335A JP5892780B2 (ja) 2011-12-19 2011-12-19 半導体装置の製造方法
KR1020120144339A KR20130070529A (ko) 2011-12-19 2012-12-12 반도체 장치의 제조 방법
CN2012105439251A CN103165478A (zh) 2011-12-19 2012-12-14 半导体装置的制造方法
TW101148136A TW201334093A (zh) 2011-12-19 2012-12-18 半導體裝置之製造方法
US13/718,821 US20130157419A1 (en) 2011-12-19 2012-12-18 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011277335A JP5892780B2 (ja) 2011-12-19 2011-12-19 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015165626A Division JP2015213201A (ja) 2015-08-25 2015-08-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013128060A JP2013128060A (ja) 2013-06-27
JP5892780B2 true JP5892780B2 (ja) 2016-03-23

Family

ID=48588458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011277335A Expired - Fee Related JP5892780B2 (ja) 2011-12-19 2011-12-19 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20130157419A1 (ja)
JP (1) JP5892780B2 (ja)
KR (1) KR20130070529A (ja)
CN (1) CN103165478A (ja)
TW (1) TW201334093A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
JP2013145839A (ja) * 2012-01-16 2013-07-25 Nitto Denko Corp 中空封止用樹脂シートおよびその製法、並びに中空型電子部品装置の製法および中空型電子部品装置
US9013046B1 (en) * 2012-07-19 2015-04-21 Sandia Corporation Protecting integrated circuits from excessive charge accumulation during plasma cleaning of multichip modules
JP2015082563A (ja) * 2013-10-22 2015-04-27 日東電工株式会社 半導体装置の製造方法、シート状樹脂組成物及びダイシングテープ一体型シート状樹脂組成物
JP6215755B2 (ja) 2014-04-14 2017-10-18 ルネサスエレクトロニクス株式会社 半導体装置
TWI661935B (zh) * 2014-06-13 2019-06-11 日商富士軟片股份有限公司 暫時接著用積層體、暫時接著用積層體的製造方法以及帶有元件晶圓的積層體
US9899330B2 (en) * 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
CN105565254B (zh) * 2014-10-17 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
US10477354B2 (en) 2015-02-20 2019-11-12 Mc10, Inc. Automated detection and configuration of wearable devices based on on-body status, location, and/or orientation
WO2017147052A1 (en) 2016-02-22 2017-08-31 Mc10, Inc. System, devices, and method for on-body data and power transmission
EP3445230B1 (en) 2016-04-19 2024-03-13 Medidata Solutions, Inc. Method and system for measuring perspiration
US10447347B2 (en) 2016-08-12 2019-10-15 Mc10, Inc. Wireless charger and high speed data off-loader
KR102487681B1 (ko) * 2016-08-31 2023-01-11 린텍 가부시키가이샤 반도체 장치의 제조 방법
CN111095536A (zh) 2017-09-11 2020-05-01 莱新科技股份有限公司 电子电路装置和电子电路装置的制造方法
CN108039415B (zh) * 2017-11-02 2019-06-07 厦门市三安光电科技有限公司 微元件的封装方法
CN109496368A (zh) * 2018-10-12 2019-03-19 京东方科技集团股份有限公司 微发光二极管装置及其制造方法
JP7371882B2 (ja) 2019-04-12 2023-10-31 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法
CN112335036A (zh) 2019-05-16 2021-02-05 莱新科技股份有限公司 电子电路装置以及电子电路装置的制造方法
WO2020250795A1 (ja) 2019-06-10 2020-12-17 株式会社ライジングテクノロジーズ 電子回路装置
US12119433B2 (en) 2020-12-14 2024-10-15 Nichia Corporation Method of manufacturing light emitting device and method of manufacturing light emitting module
JP7389364B2 (ja) 2021-07-30 2023-11-30 日亜化学工業株式会社 発光装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
CN1278413C (zh) * 2000-09-25 2006-10-04 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
US20040038442A1 (en) * 2002-08-26 2004-02-26 Kinsman Larry D. Optically interactive device packages and methods of assembly
JP4360446B1 (ja) * 2008-10-16 2009-11-11 住友ベークライト株式会社 半導体装置の製造方法及び半導体装置
JP2010272609A (ja) * 2009-05-20 2010-12-02 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW201334093A (zh) 2013-08-16
US20130157419A1 (en) 2013-06-20
CN103165478A (zh) 2013-06-19
JP2013128060A (ja) 2013-06-27
KR20130070529A (ko) 2013-06-27

Similar Documents

Publication Publication Date Title
JP5892780B2 (ja) 半導体装置の製造方法
US8906746B2 (en) Method for producing semiconductor device
JP5837381B2 (ja) 半導体装置の製造方法
WO2017168825A1 (ja) 電子デバイスパッケージ用テープ
JP2015213201A (ja) 半導体装置の製造方法
WO2014171404A1 (ja) 熱硬化性樹脂組成物及び半導体装置の製造方法
WO2014142154A1 (ja) 補強シート及び二次実装半導体装置の製造方法
JP6310492B2 (ja) 電子デバイスパッケージ用テープ
JP2013030766A (ja) 積層フィルム及びその使用
JP2013030765A (ja) 半導体装置の製造方法
JP2014003274A (ja) 半導体装置の製造方法及びアンダーフィル材
TW201501255A (zh) 底部塡充膜、密封片、半導體裝置之製造方法及半導體裝置
WO2014156883A1 (ja) 封止シート、半導体装置の製造方法及び封止シート付き基板
TWI648369B (zh) 切晶黏晶膜、半導體裝置之製造方法及半導體裝置
TW201330121A (zh) 半導體裝置之製造方法
JP5827878B2 (ja) 半導体装置の製造方法
JP6429824B2 (ja) 電子デバイスパッケージ用テープ
WO2017168824A1 (ja) 電子デバイスパッケージ、電子デバイスパッケージの製造方法、および電子デバイスパッケージ用テープ
WO2015174184A1 (ja) 半導体装置の製造方法
WO2017168828A1 (ja) 電子デバイスパッケージ用テープ
JP2013115185A (ja) 半導体装置の製造方法
JP5907717B2 (ja) 半導体装置の製造方法
JP2013127997A (ja) 半導体装置の製造方法
JP5889625B2 (ja) 半導体装置の製造方法
WO2015046073A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160223

R150 Certificate of patent or registration of utility model

Ref document number: 5892780

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees