JP5855418B2

JP5855418B2 - スイッチングレギュレータ

Info

Publication number: JP5855418B2
Application number: JP2011235904A
Authority: JP
Inventors: 陽一志和屋
Original assignee: Ricoh Electronic Devices Co Ltd
Current assignee: Ricoh Electronic Devices Co Ltd
Priority date: 2011-10-27
Filing date: 2011-10-27
Publication date: 2016-02-09
Anticipated expiration: 2031-10-27
Also published as: JP2013094015A

Description

本発明は、負荷回路に所定の電圧を供給するためのスイッチングレギュレータに関する。特に、本発明は、負荷回路に流れる負荷電流に応じてパルス周波数変調（Pulse Frequency Modulation。以下、ＰＦＭという。）制御又はパルス幅変調（Pulse Width Modulation。以下、ＰＷＭという。）制御を行うことにより入力電圧を出力電圧に変換し、当該出力電圧を、インダクタを介して出力する非絶縁型のスイッチングレギュレータに関する。

近年、電子機器の省電力化が求められているが、このような省電力化では、電子機器で消費される電力を削減することと、電子機器に電圧を供給する電源回路自体の効率を向上させて無駄な電力消費を抑えることとに重点がおかれている。このため、電子機器のための電源回路として、入力電力を高効率に変換して電力を供給できるスイッチングレギュレータが広く用いられている。

スイッチングレギュレータの制御方法として、ＰＷＭ制御及びＰＦＭ制御が広く知られている。具体的には、ＰＦＭ制御では、出力電圧が下がるとスイッチ素子のオン時間を長くする一方、出力電圧が上がるとスイッチ素子のオン時間を短くする制御を行う。一方、ＰＷＭ制御では、スイッチ素子の駆動パルスの発振周波数を一定に設定し、負荷の変動に応じて駆動パルスのパルス幅（すなわち、スイッチ素子のオン時間である。）を変化させる。また、所定の固定周波数でスイッチ素子のオンタイミングを表す制御信号を生成し、かつ出力電圧に応じてオンタイミングをスキップさせることによって擬似的にＰＦＭ制御を行う制御方法も知られている。

例えば、特許文献１乃至５には、ＰＷＭ制御とＰＦＭ制御とを自動的に切り換えるための回路構成が記載されている。具体的には、特許文献１及び２には、スイッチングレギュレータの出力電圧の分圧値と、基準電圧源からの所定の基準電圧との差分を表す誤差増幅出力電圧に基づいて、ＰＷＭ制御動作からＰＦＭ制御動作に、又はＰＦＭ制御動作からＰＷＭ制御動作に動作を自動的に切り換える回路構成が開示されている。

また、特許文献３には、ＰＷＭ制御信号のパルス幅とＰＦＭ制御信号のパルス幅との差に対応する差分時間を表す差分時間信号を形成する差分時間発生手段を有し、差分時間信号に基づき前記差分時間に応じて、ＰＷＭ制御信号を形成するための基準信号との比較で動作モードを切り換える制御を行う回路構成が開示されている。

さらに、特許文献４には、ＰＷＭ制御信号のパルス数とＰＦＭ制御信号のパルス数をカウントする回路を設け、それぞれのパルス数に対して、ＰＦＭ制御からＰＷＭ制御へ、またＰＷＭ制御からＰＦＭ制御へモード移行させるためのパルス数に基準を設け、ＰＦＭ制御中のパルスカウント結果、またＰＷＭ制御中のパルスカウント結果で動作モードを切り換える制御する回路構成が開示されている。

またさらに、特許文献５には、スイッチングレギュレータの出力から出力スイッチ側へ流れるインダクタ電流の逆流電流を検出し、その検出信号に基づいて、ＰＦＭ制御からＰＷＭ制御へ、又はＰＷＭ制御からＰＦＭ制御に制御動作を切り換える回路構成が開示されている。

特許文献１乃至５記載の回路構成によれば、ＰＦＭ制御におけるスイッチ素子の制御信号のパルス幅を設定するための回路と、ＰＷＭ制御におけるスイッチ素子の制御信号のパルス幅を設定するための回路を常に動作させているため、消費電流を削減できないという課題があった。また、入力電圧及び出力電圧の範囲が比較的広くなると、ＰＷＭ制御とＰＦＭ制御との間で制御方法を切り換えるタイミングにおける負荷電流が狙い値通りになりにくくばらつき、安定しないという課題があった。

また、特許文献２によれば、動作モードを切り換える負荷電流が、インダクタ電流がインダクタから出力スイッチ側へ逆流させないように制御される電流不連続動作モードから電流連続動作モードに移行するときの臨界電流値になるように、誤差増幅出力電圧のレベル検出回路の基準電圧を設定しているが、具体的な構成例が開示されていない。

本発明の目的は以上の問題点を解決し、入力電圧、出力電圧、及び負荷条件が大きく変動しても、従来技術に比較して電力変換効率を改善でき、ＰＷＭ制御とＰＦＭ制御との間で制御方法を切り換えるタイミングにおける負荷電流を所望の値に設定して負荷電流のバラツキを抑制して従来技術に比較して安定させることが可能なスイッチングレギュレータを提供することにある。

本発明に係るスイッチングレギュレータは、入力端子を介して入力された入力電圧を所定の出力電圧に変換し、インダクタを介して出力するスイッチングレギュレータにおいて、
上記入力端子と上記インダクタとの間に接続点を介して接続された出力スイッチ素子と、
上記接続点と接地との間に接続された整流素子と、
上記出力電圧に対応する帰還電圧と、上記出力電圧の所定の設定値に対応する所定の電圧との間の誤差電圧を生成する誤差電圧生成回路と、
上記入力電圧と、上記出力電圧の設定値とに基づいて、所定のパルススキップ基準電圧を生成するパルススキップ基準電圧生成回路と、
上記誤差電圧を上記パルススキップ基準電圧と比較し、当該比較結果を表すパルススキップ検出信号を出力する第１の比較回路と、
上記誤差電圧が上記パルススキップ基準電圧を超えたことを表す上記パルススキップ検出信号に応答して、上記入力電圧と上記出力電圧とに基づいて、所定のパルス幅を有するワンパルス信号を生成するワンパルス生成回路と、
所定の周波数を有するノコギリ波信号と、上記周波数を有しかつ上記パルススキップ検出信号の検出タイミングを表すクロック信号とを発生する発振回路と、
上記誤差電圧を上記ノコギリ波信号と比較し、当該比較結果を表すパルス幅変調信号を出力する第２の比較回路と、
上記パルス幅変調信号と、上記パルススキップ検出信号と、上記ワンパルス信号と、上記クロック信号とに基づいて、上記出力スイッチ素子及び上記整流素子をそれぞれオンオフ制御するとともに、上記第２の比較回路と、上記ワンパルス生成回路と、上記発振回路とを制御するスイッチング制御回路とを備え、
上記パルススキップ基準電圧は、上記ノコギリ波信号の上限値と下限値との間の電圧を有するように設定され、
上記スイッチング制御回路は、上記発振回路を動作させかつ上記ワンパルス生成回路の動作を停止するように制御しているとき、
（ａ）上記検出タイミングにおいて、上記パルススキップ検出信号に基づいて上記誤差電圧が上記パルススキップ基準電圧より高いことを検出したとき、上記第２の比較回路を動作させるように制御し、上記パルス幅変調信号に従って上記周波数で上記出力スイッチ素子及び上記整流素子をそれぞれオンオフ制御するパルス幅変調制御動作を行う一方、
（ｂ）上記検出タイミングにおいて、上記パルススキップ検出信号に基づいて上記誤差電圧が上記パルススキップ基準電圧より低いことを検出したとき、上記発振回路及び上記第２の比較回路の各動作を停止させかつ上記ワンパルス生成回路を動作させるように制御し、上記パルススキップ検出信号に基づいて上記誤差電圧が上記パルススキップ基準電圧を超えたことを検出したとき、上記発振回路を動作させるように制御するとともに上記ワンパルス信号に従って上記出力スイッチ素子をオンしかつ上記整流素子をオフするように制御し、上記ワンパルス生成回路による上記ワンパルス信号の生成が終了したことを検出したとき、上記ワンパルス生成回路の動作を停止するように制御するパルス周波数変調制御動作を行うことを特徴とする。

本発明に係るスイッチングレギュレータによれば、スイッチング制御回路は、発振回路を動作させかつワンパルス生成回路の動作を停止するように制御しているとき、
（ａ）検出タイミングにおいて、パルススキップ検出信号に基づいて誤差電圧がパルススキップ基準電圧より高いことを検出したとき、第２の比較回路を動作させるように制御し、パルス幅変調信号に従って周波数で出力スイッチ素子及び整流素子をそれぞれオンオフ制御するパルス幅変調制御動作を行う一方、
（ｂ）検出タイミングにおいて、パルススキップ検出信号に基づいて誤差電圧がパルススキップ基準電圧より低いことを検出したとき、発振回路及び第２の比較回路の各動作を停止させかつワンパルス生成回路を動作させるように制御し、パルススキップ検出信号に基づいて誤差電圧がパルススキップ基準電圧を超えたことを検出したとき、発振回路を動作させるように制御するとともにワンパルス信号に従って出力スイッチ素子をオンしかつ整流素子をオフするように制御し、ワンパルス生成回路によるワンパルス信号の生成が終了したことを検出したとき、ワンパルス生成回路の動作を停止するように制御するパルス周波数変調制御動作を行う。

従って、入力電圧、出力電圧、及び負荷条件が大きく変動しても、従来技術に比較して電力変換効率を改善でき、ＰＷＭ制御とＰＦＭ制御との間で制御方法を切り換えるタイミングにおける負荷電流を所望の値に設定して負荷電流のバラツキを抑制して従来技術に比較して安定させることができる。

本発明の実施形態に係るスイッチングレギュレータ１００の構成を示すブロック図である。図１のレベルシフト回路６１の構成を示す回路図である。図１のパルススキップ基準電圧生成回路４の構成を示す回路図である。図１のスイッチングレギュレータ１００の臨界点から電流連続動作モードにおける、入力電圧Ｖｉｎとデューティ比との関係の出力電圧依存性を示すグラフである。図１のワンパルス生成回路５の構成を示す回路図である。図１のゲート信号発生回路１１の構成を示す回路図である。図１のスイッチングレギュレータ１００の動作を示す状態遷移図である。図１のスイッチングレギュレータ１００の動作を示すタイミングチャートである。図１のスイッチングレギュレータ１００の第１のステートにおける動作状態を示す回路図である。図１のスイッチングレギュレータ１００の第２のステートにおける動作状態を示す回路図である。図１のスイッチングレギュレータ１００の第３のステートにおける動作状態を示す回路図である。図１のスイッチングレギュレータ１００の第４のステートにおける動作状態を示す回路図である。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

図１は、本発明の実施形態に係るスイッチングレギュレータ１００の構成を示すブロック図である。本実施形態に係るスイッチングレギュレータ１００は、例えばパーソナルコンピュータなどの電子機器に搭載される非絶縁型のスイッチングレギュレータであって、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに降圧して、例えば電子機器のＣＰＵ（Central Processing Unit）などの負荷回路９０に供給する。図１において、スイッチングレギュレータ１００は、スイッチング制御回路１０と、Ｐチャネル型ＭＯＳ電界効果トランジスタ（以下、ｐＭＯＳトランジスタという。）にてなる出力スイッチ素子ＰＤＲＶと、Ｎチャネル型ＭＯＳ電界効果トランジスタ（以下、ｎＭＯＳトランジスタという。）にてなる整流スイッチ素子ＮＤＲＶ（整流素子である。）と、誤差電圧生成回路２０と、パルススキップ基準電圧生成回路４と、ワンパルス生成回路５と、発振回路６と、スキップコンパレータ７と、ＰＷＭコンパレータ８と、インバータ９と、レベルシフト回路６１と、インダクタＬと、平滑コンデンサＣｏｕｔと、入力端子ＴＩと、出力端子ＯＵＴとを備えて構成される。また、誤差電圧生成回路２０は、帰還回路１と、基準電圧源として動作するＤ／Ａ変換器（ＤＡＣ）２と、誤差増幅回路３とを備えて構成される。

詳細後述するように、本実施形態に係るスイッチングレギュレータ１００は、入力端子ＴＩを介して入力された入力電圧Ｖｉｎを所定の出力電圧Ｖｏｕｔに変換し、インダクタＬを介して出力するスイッチングレギュレータにおいて、
（ａ）入力端子ＴＩとインダクタＬとの間に接続点ＬＸを介して接続された出力スイッチ素子ＰＤＲＶと、
（ｂ）接続点ＬＸと接地との間に接続された整流スイッチ素子ＮＤＲＶと、
（ｃ）出力電圧Ｖｏｕｔに対応する帰還電圧Ｖｆｂと、出力電圧Ｖｏｕｔの所定の設定値に対応する所定の電圧Ｖｒｅｆとの間の誤差電圧ｅｒｒｏｕｔを生成する誤差電圧生成回路２０と、
（ｄ）入力電圧Ｖｉｎと、出力電圧Ｖｏｕｔの設定値とに基づいて、所定のパルススキップ基準電圧Ｖｒｅｆｍを生成するパルススキップ基準電圧生成回路４と、
（ｅ）誤差電圧ｅｒｒｏｕｔをパルススキップ基準電圧Ｖｒｅｆｍと比較し、当該比較結果を表すパルススキップ検出信号ｓｋｐｏｕｔを出力するスキップコンパレータ７と、
（ｆ）誤差電圧ｅｒｒｏｕｔがパルススキップ基準電圧Ｖｒｅｆｍを超えたことを表すパルススキップ検出信号ｓｋｐｏｕｔに応答して、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとに基づいて、所定のパルス幅を有するワンパルス信号ｍｐｇｏｕｔを生成するワンパルス生成回路５と、
（ｇ）所定の周波数を有するノコギリ波信号Ｓ６と、上記周波数を有しかつパルススキップ検出信号ｓｋｐｏｕｔの検出タイミングを表すクロック信号ｃｌｋｏｕｔとを発生する発振回路６と、
（ｈ）ノコギリ波信号Ｓ６を所定のシフト量だけ所定のシフト量だけシフトするレベルシフト回路６１と、
（ｉ）誤差電圧ｅｒｒｏｕｔをレベルシフト後のノコギリ波信号Ｖｓｌｏｐｅと比較し、当該比較結果を表すＰＷＭ信号ｐｗｍｏｕｔを出力するＰＷＭコンパレータ８と、
（ｊ）ＰＷＭ信号ｐｗｍｏｕｔと、パルススキップ検出信号ｓｋｐｏｕｔと、ワンパルス信号ｍｐｇｏｕｔと、クロック信号ｃｌｋｏｕｔとに基づいて、出力スイッチ素子ＰＤＲＶ及び整流スイッチ素子ＮＤＲＶをそれぞれオンオフ制御するとともに、ＰＷＭコンパレータ８と、ワンパルス生成回路５と、発振回路６とを制御するスイッチング制御回路１０とを備えたことを特徴としている。

また、詳細後述するように、パルススキップ基準電圧Ｖｒｅｆｍは、レベルシフト後のノコギリ波信号Ｖｓｌｏｐｅの上限値と下限値との間の電圧を有するように設定され、スイッチング制御回路１０は、発振回路６を動作させかつワンパルス生成回路５を動作を停止するように制御しているとき、
（１）上記検出タイミングにおいて、パルススキップ検出信号ｓｋｐｏｕｔに基づいて誤差電圧ｅｒｒｏｕｔがパルススキップ基準電圧Ｖｒｅｆｍより高いことを検出したとき、ＰＷＭコンパレータ８を動作させるように制御し、ＰＷＭ信号ｐｗｍｏｕｔに従って周波数で出力スイッチ素子ＰＤＲＶ及び整流スイッチ素子ＮＤＲＶをそれぞれオンオフ制御するパルス幅変調制御動作を行う一方、
（２）検出タイミングにおいて、パルススキップ検出信号ｓｋｐｏｕｔに基づいて誤差電圧ｅｒｒｏｕｔがパルススキップ基準電圧Ｖｒｅｆｍより低いことを検出したとき、発振回路６及びＰＷＭコンパレータ８の各動作を停止させかつワンパルス生成回路５を動作させるように制御し、パルススキップ検出信号ｓｋｐｏｕｔに基づいて誤差電圧ｅｒｒｏｕｔがパルススキップ基準電圧Ｖｒｅｆｍを超えたことを検出したとき、発振回路６を動作させるように制御するとともにワンパルス信号ｍｐｇｏｕｔに従って出力スイッチ素子ＰＤＲＶをオンしかつ整流スイッチ素子ＮＤＲＶをオフするように制御し、ワンパルス生成回路５によるワンパルス信号ｍｐｇｏｕｔの生成が終了したことを検出したとき、ワンパルス生成回路５の動作を停止するように制御するパルス周波数変調制御動作を行うことを特徴としている。

図１において、出力スイッチ素子ＰＤＲＶは入力端子ＴＩと接続点ＬＸとの間に接続され、整流スイッチ素子ＮＤＲＶは接続点ＬＸと接地との間に接続される。接続点ＬＸの電圧は、インダクタＬと平滑コンデンサＣｏｕｔとを備えて構成される高周波除去及び平滑用ローパスフィルタと、出力端子ＯＵＴとを介して、負荷回路９０に出力電圧Ｖｏｕｔとして出力される。さらに、出力電圧Ｖｏｕｔは、帰還回路１と、パルススキップ基準電圧生成回路４と、ワンパルス生成回路５とに出力される。

図１において、帰還回路１は分圧抵抗Ｒ１１及びＲ１２と、ノイズフィルタとして動作するコンデンサＣ１１とを備えて構成され、出力電圧Ｖｏｕｔを所定の分圧比で分圧し、出力電圧Ｖｏｕｔに比例する帰還電圧Ｖｆｂとして誤差増幅回路３の反転入力端子に出力する。また、Ｄ／Ａ変換器２は、出力電圧Ｖｏｕｔの設定値に対応する電圧を表すデジタルの出力電圧設定信号Ｓｏｕｔをスイッチングレギュレータ１００の外部回路から入力し、出力電圧設定信号Ｓｏｕｔに含まれる電圧値を基準電圧ＶｒｅｆにＤ／Ａ変換して誤差増幅回路３の非反転入力端子に出力する。さらに、誤差増幅回路３は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの間の差の電圧を増幅し、当該差の電圧に比例する電圧を、誤差電圧ｅｒｒｏｕｔとして、ＰＷＭコンパレータ８の非反転入力端子及びスキップコンパレータ７の反転入力端子に出力する。なお、誤差増幅回路３のゲインはゼロより大きい十分大きい値に設定される。

また、図１において、発振回路６は、スイッチング制御回路１０からのハイレベルのリセット制御信号ｒｓｔｏｓｃに応答して動作を停止され、リセット状態にされる。また、発振回路６は、ローレベルのリセット制御信号ｒｓｔｏｓｃに応答して動作を開始し、所定の周波数を有する互いに同期したノコギリ波信号Ｓ６及びクロック信号ｃｌｋｏｕｔを生成し、ノコギリ波信号Ｓ６をレベルシフト回路６１に出力する一方、クロック信号ｃｌｋｏｕｔをスイッチング制御回路１０に出力する。ここで、発振回路６は、クロック信号の立ち下がりタイミングがノコギリ波信号Ｓ６の立ち下がりタイミングに一致するように、ノコギリ波信号Ｓ６及びクロック信号ｃｌｋｏｕｔを生成する。また、クロック信号ｃｌｋｏｕｔ及びノコギリ波信号Ｓ６の周期は、後述するワンパルス信号ｍｐｇｏｕｔのパルス幅より長くなるように設定される。

図２は、図１のレベルシフト回路６１の構成を示す回路図である。図２において、レベルシフト回路６１は、入力端子ＴＩと接地との間に直列に接続されたデプレッション形のトランジスタ６１１と、定電流源６１２とを備えて構成される。ここで、ノコギリ波信号Ｓ６はトランジスタ６１１のゲートに出力され、トランジスタ６１１と定電流源６１２との間の接続点の電圧はレベルシフト後のノコギリ波信号ＶｓｌｏｐｅとしてＰＷＭコンパレータ８の反転入力端子に出力される。すなわち、レベルシフト回路６１は、入力されるノコギリ波信号Ｓ６の電圧レベルを所定のシフト量だけシフトして、ノコギリ波信号Ｖｓｌｏｐｅを発生する。ここで、図２のレベルシフト回路６１におけるシフト量は、誤差電圧ｅｒｒｏｕｔがレベルシフト後のノコギリ波信号Ｖｓｌｏｐｅの電圧変化範囲内になるように設定される。好ましくは、レベルシフト回路６１におけるシフト量は、誤差電圧ｅｒｒｏｕｔがレベルシフト後のノコギリ波信号Ｖｓｌｏｐｅの電圧変化範囲の上限値及び下限値の各近傍ではなく、それらの中間になるように設定される。

図１において、ＰＷＭコンパレータ８は、スイッチング制御回路１０からのハイレベルのリセット制御信号ｒｓｔｐｗｍに応答して動作を停止され、リセット状態にされる。また、ＰＷＭコンパレータ８は、ローレベルのリセット制御信号ｒｓｔｐｗｍに応答して動作を開始し、誤差電圧ｅｒｒｏｕｔをノコギリ波信号Ｖｓｌｏｐｅの電圧レベルと比較し、当該比較結果を示すＰＷＭ信号ｐｗｍｏｕｔを発生してスイッチング制御回路１０に出力する。具体的には、ＰＷＭコンパレータ８は、誤差電圧ｅｒｒｏｕｔがノコギリ波信号Ｖｓｌｏｐｅの電圧レベルより高いときはハイレベルのＰＷＭ信号ｐｗｍｏｕｔを発生する一方、誤差電圧ｅｒｒｏｕｔがノコギリ波信号Ｖｓｌｏｐｅの電圧レベル以下であるときはローレベルのＰＷＭ信号ｐｗｍｏｕｔを発生する。

図３は、図１のパルススキップ基準電圧生成回路４の構成を示す回路図である。図３において、パルススキップ基準電圧生成回路４は、可変抵抗４１，４２，４５と、所定の定電流Ｉｓを出力する定電流源４３と、所定の定電流Ｉｒｅｆを出力する定電流源４４と、ｐＭＯＳトランジスタｐ１１及びｐ１２を備えたカレントミラー回路ＣＭ１と、ｎＭＯＳトランジスタｎ２１及びｎ２２を備えたカレントミラー回路ＣＭ２と、ｎＭＯＳトランジスタｎ１１及びｎ１２を備えたカレントミラー回路ＣＭ３と、ｎＭＯＳトランジスタｎ１３及びｎ１４を備えたカレントミラー回路ＣＭ４と、ｐＭＯＳトランジスタｐ１，ｐ２とを備えて構成される。ここで、可変抵抗４１，４２，４５の各抵抗値Ｒ４１，Ｒ４２，Ｒｒｅｆはそれぞれ、出力電圧設定信号Ｓｏｕｔに従って設定される。

図３において、可変抵抗４１は、入力端子ＴＩに接続された一端と、ｐＭＯＳトランジスタｐ１に接続された他端とを有する。ｐＭＯＳトランジスタｐ１のゲートには、スイッチングレギュレータ１００の外部回路から、ｐＭＯＳトランジスタｐ１をオンするための所定のバイアス電圧Ｖｂｉａｓ１が印加される。さらに、可変抵抗４１に流れる電流Ｉ３は、カレントミラー回路ＣＭ３に出力され、カレントミラー回路ＣＭ３は電流Ｉ３を所定のミラー比で折り返して出力する。また、図３において、電流Ｉｓから、カレントミラー回路ＣＭ３から出力された電流が減算され、減算後の電流はカレントミラー回路ＣＭ４及びＣＭ１によって所定のミラー比で折り返されて電流Ｉ１として出力される。

また、図３において、可変抵抗４２は、入力端子ＴＩに接続された一端と、ｐＭＯＳトランジスタｐ２に接続された他端とを有する。ｐＭＯＳトランジスタｐ２のゲートには、スイッチングレギュレータ１００の外部回路から、ｐＭＯＳトランジスタｐ２をオンするための所定のバイアス電圧Ｖｂｉａｓ２が印加される。また、可変抵抗４２に流れる電流は、カレントミラー回路ＣＭ２に出力され、カレントミラー回路ＣＭ２は可変抵抗４２に流れる電流を所定のミラー比で折り返して電流Ｉ２を出力する。

さらに、電流Ｉ１から電流Ｉ２が減算され、減算後の電流（Ｉ１−Ｉ２）は電流Ｉｒｅｆに加算され、可変抵抗４５を介して接地に流れる。そして、可変抵抗４５の両端電圧はパルススキップ基準電圧Ｖｒｅｆｍとしてスキップコンパレータ７の非反転入力端子に出力される（図１参照。）。

ここで、図３において、ｐＭＯＳトランジスタｐ１のソース電圧は、ｐＭＯＳトランジスタｐ１のしきい値電圧Ｖｔｈｐ１だけバイアス電圧Ｖｂｉａｓ１をレベルシフトした電圧（Ｖｂｉａｓ１＋Ｖｔｈｐ１）になる。従って、可変抵抗４１に流れる電流Ｉ３の電流値は次式で表される。

Ｉ３＝（Ｖｉｎ−Ｖｂｉａｓ１−Ｖｔｈｐ１）／Ｒ４１（１）

従って、カレントミラー回路ＣＭ３及びＣＭ４の各ミラー比が１であるとき、電流Ｉ１の電流値は次式で表される。

Ｉ１＝Ｉｓ−（Ｖｉｎ−Ｖｂｉａｓ１−Ｖｔｈｐ１）／Ｒ４１（２）

一方、ｐＭＯＳトランジスタｐ２のソース電圧は、ｐＭＯＳトランジスタｐ２のしきい値電圧Ｖｔｈｐ２だけバイアス電圧Ｖｂｉａｓ２をレベルシフトした電圧（Ｖｂｉａｓ２＋Ｖｔｈｐ２）になる。従って、カレントミラー回路ＣＭ２のミラー比が１であるとき、電流Ｉ２の電流値は次式で表される。
Ｉ２＝（Ｖｉｎ−Ｖｂｉａｓ２−Ｖｔｈｐ２）／Ｒ４２（３）

従って、式（２）及び式（３）より、次式が得られる。

Ｖｒｅｆｍ
＝Ｒｒｅｆ×（Ｉｒｅｆ＋Ｉ１−Ｉ２）
＝Ｒｒｅｆ×［Ｉｒｅｆ＋｛Ｉｓ−（Ｖｉｎ−Ｖｂｉａｓ１−Ｖｔｈｐ１）／Ｒ４１｝
−（Ｖｉｎ−Ｖｂｉａｓ２−Ｖｔｈｐ２）／Ｒ４２］（４）

式（１）から明らかであるように、パルススキップ基準電圧Ｖｒｅｆｍを、出力電圧設定信号Ｓｏｕｔに従って設定される抵抗値Ｒｒｅｆ，Ｒ４１，Ｒ４２と、定電流Ｉｒｅｆ，Ｉｓの各電流値と、バイアス電圧Ｖｂｉａｓ１，Ｖｂｉａｓ２とにより、入力電圧Ｖｉｎ及び出力電圧設定値に依存する任意の値に設定できる。本実施形態では、パルススキップ基準電圧Ｖｒｅｆｍは、ノコギリ波信号Ｖｓｌｏｐｅの電圧レベルの上限値と下限値との間の電圧に設定される。さらに、パルススキップ基準電圧Ｖｒｅｆｍは、スイッチングレギュレータ１００の動作がＰＦＭ制御動作からＰＷＭ制御動作に移行するときにスイッチングレギュレータ１００から出力される出力電流Ｉｏｕｔの電流値が、スイッチングレギュレータ１００の動作モードが電流不連続動作モード（インダクタ電流ＩＬがゼロになる期間がある動作モードであって、詳細後述するように、インダクタ電流ＩＬが出力端子ＯＵＴからインダクタＬを介して整流スイッチ素子ＮＤＲＶに逆流しないように制御されるモードである。）から電流連続動作モード（インダクタ電流ＩＬがゼロになる期間がない動作モード）に移行する臨界点における出力電流Ｉｏｕｔの電流値（臨界電流値ともいう。）になるように設定される。

図４は、図１のスイッチングレギュレータ１００の臨界点から電流連続動作モードにおける、入力電圧Ｖｉｎとデューティ比との関係の出力電圧依存性を示すグラフである。ここで、デューティ比は、入力電圧Ｖｉｎに対する出力電圧Ｖｏｕｔの比である。図４に示すように、入力電圧Ｖｉｎの増加とともにデューティ比は減少し、出力電圧Ｖｏｕｔの増加と共にデューティ比は増加する。また、所定の出力電圧Ｖｏｕｔ１におけるデューティ比と入力電圧Ｖｉｎとの関係は、傾きＡ１１を有する直線と傾きＡ２１（０＞Ａ２１＞Ａ１１）を有する直線とを交点で接続した折れ線で近似できる。さらに、所定の出力電圧Ｖｏｕｔ２（Ｖｏｕｔ２＞Ｖｏｕｔ１）におけるデューティ比と入力電圧Ｖｉｎとの関係は、傾きＡ１２を有する直線と傾きＡ２２（Ａ２２＞Ａ２１）を有する直線とを交点で接続した折れ線で近似できる。

さらに、図４の傾きＡ１１は、図３の定電流Ｉｓの電流値と、抵抗値Ｒ４１と、バイアス電圧Ｖｂｉａｓ１と、カレントミラー回路ＣＭ３を構成するｎＭＯＳトランジスタｎ１１及びｎ１２のサイズ比と、カレントミラー回路ＣＭ４を構成するｎＭＯＳトランジスタｎ１３及びｎ１４のサイズ比と、カレントミラー回路ＣＭ１を構成するｐＭＯＳトランジスタｐ１１及びｐ１２のサイズ比を調整することにより、電流Ｉ１を調整して、設定できる。また、傾きＡ２１は、図３の抵抗値Ｒ４２と、バイアス電圧Ｖｂｉａｓ２と、カレントミラー回路ＣＭ２を構成するｎＭＯＳトランジスタｎ２１及びｎ２２のサイズ比を調整することにより、電流Ｉ２を調整して、設定できる。さらに、入力電圧Ｖｉｎとデューティ比との関係の出力電圧依存性（例えば、図３において、出力電圧ＶｏｕｔがＶｏｕｔ１からＶｏｕｔ２に変化するときの入力電圧Ｖｉｎとデューティ比との関係の変化。）は、出力電圧設定信号Ｓｏｕｔに従って抵抗値Ｒｒｅｆ，Ｒ４１，Ｒ４２を変化させることにより得られる。

従って、スイッチングレギュレータ１００の任意の入出力条件における、電流不連続動作モードから電流連続動作モードに移行する臨界点でのデューティ比ｄｕｔｙに対して、パルススキップ電圧Ｖｒｅｆｍを、臨界点における出力電流Ｉｏｕｔの電流値が臨界電流値になるように設定した後、式（４）の定電流Ｉｒｅｆに対して加算される電流Ｉ１及び減算される電流Ｉ２の各電流値を調整することにより、図４の傾きＡ１１，Ａ１２，Ａ２１及び傾きＡ２２に設定して所望の設定されたパルススキップ電圧Ｖｒｅｆｍを生成できる。

図１に戻り参照すると、スキップコンパレータ７は、誤差電圧ｅｒｒｏｕｔをパルススキップ基準電圧Ｖｒｅｆｍの電圧レベルと比較し、当該比較結果を示すパルススキップ検出信号ｓｋｐｏｕｔを発生してスイッチング制御回路１０に出力すると共に、インバータ９を介してパルススキップ検出反転信号ｓｋｐｏｕｔｂとしてワンパルス生成回路５に出力する。具体的には、スキップコンパレータ７は、誤差電圧ｅｒｒｏｕｔがパルススキップ基準電圧Ｖｒｅｆｍより低いときはハイレベルのパルススキップ検出信号ｓｋｐｏｕｔを発生する一方、誤差電圧ｅｒｒｏｕｔがパルススキップ基準電圧Ｖｒｅｆｍ以上であるときはローレベルのパルススキップ検出信号ｓｋｐｏｕｔを発生する。

図５は、図１のワンパルス生成回路５の構成を示す回路図である。図５において、ワンパルス生成回路５は、スロープ生成回路５４と、基準電圧生成回路５５と、コンパレータ５２と、オアゲート６０と、シュミットバッファ５３と、インバータ５７，５９と、ノアゲート５８と、リセット信号生成回路５６と、フリップフロップ５１とを備えて構成される。ここで、基準電圧生成回路５５は、抵抗値Ｒ５５２及びＲ５５３をそれぞれ有する抵抗５５２及び５５３と、ノイズフィルタとして動作するコンデンサ５５１とを備えて構成され、出力電圧Ｖｏｕｔを所定の分圧比で分圧し、基準電圧Ｖｒｅｆｍｐｇとしてコンパレータ５２の非反転入力端子に出力する。

また、図５において、スロープ生成回路５４は、ｐＭＯＳトランジスタｐ５４と、ｎＭＯＳトランジスタｎ５４と、抵抗値Ｒ５４１を有する抵抗５４１と、容量値Ｃ４５２を有するコンデンサ５４２とを備えて構成される。ここで、ｎＭＯＳトランジスタｎ５４は、接地された一端と、抵抗５４１の一端に接続された他端とを有する。また、ｐＭＯＳトランジスタｐ５４は、入力端子ＴＩに接続された一端と、抵抗５４１の他端に接続された他端とを有する。さらに、抵抗５４１とｎＭＯＳトランジスタｎ５４との間の接続点は、接地された一端を有するコンデンサ５４２の他端に接続され、当該接続点の電圧はスロープ電圧ｖｓとしてコンパレータ５２の反転入力端子に出力される。さらに、リセット信号生成回路５６からのリセット制御信号ｒｓｔはｐＭＯＳトランジスタｐ５４及びｎＭＯＳトランジスタｎ５４の各ゲートに出力される。

図５のスロープ生成回路５４において、リセット信号生成回路５６からのリセット制御信号ｒｓｔがハイレベルであるとき、ｐＭＯＳトランジスタｐ５４がオフしかつｎＭＯＳトランジスタｎ５４がオンして、スロープ生成回路５４はリセット状態にされ動作を停止し、ローレベルのスロープ電圧ｖｓが出力される。一方、リセット信号生成回路５６からのリセット制御信号ｒｓｔがローレベルであるとき、ｐＭＯＳトランジスタｐ５４がオンしかつｎＭＯＳトランジスタｎ５４がオフして、スロープ生成回路５４のリセット状態は解除され、スロープ生成回路５４は動作を開始する。そして、スロープ生成回路５４は、抵抗Ｒ５４１を介して入力電圧Ｖｉｎでコンデンサ５４２を充電し、コンデンサ５４２の両端電圧であるスロープ電圧ｖｓを生成する。

図５において、スイッチング制御回路１０からのリセット制御信号ｒｓｔｍｐｇ（詳細後述する。）と、スイッチングレギュレータ１００の外部回路からのスリープ信号ｓｌｐは、オアゲート６０に出力される。ここで、スリープ信号ｓｌｐは、スイッチングレギュレータ１００の動作状態をスリープ状態に設定するか否かを表す。さらに、オアゲート６０からの出力信号は、コンパレータ５２の第１のリセット端子及びノアゲート５８の第１の入力端子に出力される。また、リセット信号生成回路５６からのリセット制御信号ｒｓｔはコンパレータ５２の第２のリセット端子に出力される。コンパレータ５２は、オアゲート６０からの出力信号及びリセット制御信号ｒｓｔのうちの少なくとも一方がハイレベルであるとき動作を停止され、リセット状態にされる。一方、オアゲート６０からの出力信号及びリセット制御信号ｒｓｔがローレベルであるとき、スロープ電圧ｖｓを基準電圧Ｖｒｅｆｍｐｇと比較し、当該比較結果を示す信号をシュミットバッファ５３及びインバータ５７を介してノアゲート５８の第２の入力端子に出力する。さらに、ノアゲート５８からの出力信号は、フリップフロップ５１の反転リセット端子ＲＢに出力される。

また、図５において、パルススキップ検出反転信号ｓｋｐｏｕｔｂはインバータ５９を介してフリップフロップ５１のクロック端子ＣＫに出力され、入力電圧Ｖｉｎは入力端子ＴＩを介してフリップフロップ５１のデータ端子Ｄに出力される。そして、フリップフロップ５１からの出力信号は、ワンパル信号ｍｐｇｏｕｔとしてリセット信号生成回路５６及びスイッチング制御回路１０に出力される。リセット信号生成回路５６は、遅延素子５６１とノアゲート５６２とを備えて構成される。ワンパル信号ｍｐｇｏｕｔは、ノアゲート５６２の第１の入力端子に直接出力されると共に、遅延素子５６１を介してノアゲート５６２の第２の入力端子に出力される。そして、ノアゲート５６２からの出力信号は、リセット制御信号ｒｓｔとしてコンパレータ５２の第２のリセット端子と、ｐＭＯＳトランジスタｐ５４のゲートと、ｎＭＯＳトランジスタｎ５４のゲートに出力される。リセット信号生成回路５６は、ハイレベルのリセット制御信号ｒｓｔを発生することにより、コンパレータ５２とスロープ生成回路５４との各動作を停止させ、リセット状態にする。

図５において、スリープ信号ｓｌｐ及びリセット制御信号ｒｓｔｍｐｇのうちの少なくとも一方がハイレベルであるとき、ワンパルス生成回路５は動作を停止され、スリープ状態になり、ローレベルのワンパルス信号ｍｐｇｏｕｔが発生される。一方、スリープ信号ｓｌｐ及びリセット制御信号ｒｓｔｍｐｇがそれぞれローレベルであるとき、ワンパルス生成回路５は動作を開始しスリープ状態は解除され、フリップフロップ５１のリセット状態が解除され、フリップフロップ５１は、パルススキップ検出信号ｓｋｐｏｕｔの電圧レベルのローレベルからハイレベルへの立ち上がりエッジに応答してハイレベルのワンパルス信号ｍｐｇｏｕｔを出力する。さらに、ハイレベルのワンパルス信号ｍｐｇｏｕｔが出力されると、リセット信号生成回路５６はローレベルのリセット制御信号ｒｓｔを出力し、これに応答して、コンパレータ５２及びスロープ生成回路５４のリセット状態は解除される。コンパレータ５２は、リセット状態が解除されると、スロープ電圧ｖｓを基準電圧Ｖｒｅｆｍｐｇと比較し、スロープ電圧ｖｓが基準電圧Ｖｒｅｆｍｐｇを超えたときに出力信号の電圧レベルをハイレベルからローレベルに切り換える。これに応答して、ワンパルス信号ｍｐｇｏｕｔの電圧レベルはハイレベルからローレベルに変化する。

ワンパルス信号ｍｐｇｏｕｔの電圧レベルがローレベルに変化すると、リセット信号生成回路５６はハイレベルのリセット制御信号ｒｓｔを出力し、これに応答して、コンパレータ５２とスロープ生成回路５４とは再びリセット状態にされて動作を停止する。そして、コンパレータ５２とスロープ生成回路５４は、スリープ信号ｓｌｐ及びリセット制御信号ｒｓｔの各電圧レベルがローレベルであり、かつパルススキップ検出信号ｓｋｐｏｕｔの電圧レベルがローレベルからハイレベルに切り換るまで、リセット状態にされて動作を停止する。

図５において、ワンパルス信号ｍｐｇｏｕｔのパルス幅（詳細後述するように、ワンパルス信号ｍｐｇｏｕｔのパルス幅Ｔｏｎは、スイッチングレギュレータ１００がＰＦＭ制御動作をしているときの出力スイッチ素子ＰＤＲＶのオン時間に等しい。）は次式で表される。

Ｔｏｎ
＝Ｃ５４２×｛Ｒ５５３／（Ｒ５５２＋Ｒ５５３）｝×Ｖｏｕｔ×（Ｒ５４１／Ｖｉｎ）
（５）

この式（５）から明らかであるように、ワンパルス信号ｍｐｇｏｕｔのパルス幅は、デューティ比ｄｕｔｙ（≒Ｖｏｕｔ／Ｖｉｎ）、に依存し、スロープ生成回路５４内のコンデンサ５４２の容量値Ｃ５４２及び抵抗５４１の抵抗値Ｒ５４１と、基準電圧生成回路５５内の抵抗５５２及び５５３の各抵抗値Ｒ５５２及びＲ５５３とを調整することにより、ワンパルス信号ｍｐｇｏｕｔのパルス幅を所望の値に調整でき、ＰＦＭ制御動作時の出力スイッチ素子ＰＤＲＶのオン時間を調整することができる。本実施形態では、ワンパルス信号ｍｐｇｏｕｔのパルス幅は、スイッチングレギュレータ１００の動作がＰＦＭ制御動作からＰＷＭ制御動作に移行した直後のデューティ比、すなわち出力スイッチ素子ＰＤＲＶのオン時間と実質的に等しいように設定される。

図１に戻り参照すると、スイッチング制御回路１０は、ＰＷＭ信号ｐｗｍｏｕｔと、ワンパルス信号ｍｐｇｏｕｔと、パルススキップ検出信号ｓｋｐｏｕｔと、クロック信号ｃｌｋｏｕｔと、接続点ＬＸの電圧とに基づいて、詳細後述するようにリセット制御信号ｒｓｔｐｗｍ，ｒｓｔｍｐｇ，ｒｓｔｏｓｃ及びゲート信号ｐｇａｔｅ，ｎｇａｔｅを発生する。そして、ゲート信号ｐｇａｔｅを出力スイッチ素子ＰＤＲＶのゲートに出力する一方、ゲート信号ｎｇａｔｅを整流スイッチ素子ＮＤＲＶのゲートに出力し、スイッチングレギュレータ１００のＰＦＭ制御動作とＰＷＭ制御動作との間の切り換えと、出力スイッチ素子ＰＤＲＶ及び整流スイッチ素子ＮＤＲＶのオンオフ制御とを行う。また、スイッチング制御回路１０は、出力スイッチ素子ＰＤＲＶと整流スイッチ素子ＮＤＲＶとインダクタＬとの間の接続点ＬＸの電圧を監視して、当該電圧に基づいて、出力端子ＯＵＴからインダクタＬを介して整流スイッチ素子ＮＤＲＶ側へと流れる逆電流又は当該逆電流の兆候を検出したとき、整流スイッチ素子ＮＤＲＶを遮断状態にして、接続点ＬＸから整流スイッチ素子ＮＤＲＶに電流が流れることを禁止するように制御する逆流防止機能を有する。なお、スイッチング制御回路１０は逆電流及び当該逆電流の兆候を検出していないときは、出力電圧Ｖｏｕｔの電圧値が上述した出力電圧Ｖｏｕｔの設定値になりかつ出力スイッチ素子ＰＤＲＶ及び整流スイッチ素子ＮＤＲＶが相補的にオンオフするように、ゲート信号ｐｇａｔｅ及びｎｇａｔｅを発生する。

図１において、スイッチング制御回路１０はゲート信号発生回路１１を備える。図６は、図１のゲート信号発生回路１１の構成を示す回路図である。図６において、ゲート信号発生回路１１は、インバータ１２，１４，１６と、ナンドゲート１３と、ノアゲート１５と、バッファ１７とを備えて構成される。パルススキップ検出信号ｓｋｐｏｕｔはインバータ１２を介してナンドゲート１３の第１の入力端子に出力され、ＰＷＭ信号ｐｗｍｏｕｔは直接ナンドゲート１３の第２の入力端子に出力される。さらに、ナンドゲート１３からの出力信号はインバータ１４を介してノアゲート１５の第１の入力端子に出力され、ワンパルス信号ｍｐｇｏｕｔはノアゲート１５の第２の入力端子に出力される。そして、ノアゲート１５からの出力信号は、インバータ１６及びバッファ１７を介してゲート信号ｐｇａｔｅとして出力スイッチ素子ＰＤＲＶのゲートに出力される。

次に、図７〜図１２を参照して、スイッチングレギュレータ１００の動作を説明する。図７は、図１のスイッチングレギュレータ１００の動作を示す状態遷移図であり、図８は、図１のスイッチングレギュレータ１００の動作を示すタイミングチャートである。スリープ信号ｓｌｐの電圧レベルがローレベルであるとき、図７に示すように、スイッチングレギュレータ１００のステートは、第１〜第４のステートの間で遷移する。また、図９〜図１２はそれぞれ、図１のスイッチングレギュレータ１００の第１〜第４のステートにおける動作状態を示す回路図である。図９〜図１２において、ハッチングされている回路は動作を停止しており、リセット状態にある。以下、各ステートにおけるスイッチングレギュレータ１００の動作を説明する。

（１）第１のステート．
図７、図８及び図９を参照して、第１のステートを説明する。図７において、スイッチング制御回路１０は、クロック信号ｃｌｋｏｕｔの立ち上がりタイミングにおいて、パルススキップ検出信号ｓｋｐｏｕｔの電圧レベルがハイレベルであるとき、スイッチングレギュレータ１００のステートを第１のステートに遷移させる。第１のステートは、出力端子ＯＵＴから出力される負荷電流である出力電流Ｉｏｕｔが比較的小さい軽負荷時に出力スイッチ素子ＰＤＲＶのオンパルスをスキップさせるパルススキップ状態である。第１のステートにおいて、スイッチング制御回路１０は、出力スイッチ素子ＰＤＲＶをオフする。さらに、スイッチング制御回路１０は、上述した逆流防止機能により、整流スイッチ素子ＮＤＲＶをオフして接続点ＬＸから整流スイッチ素子ＮＤＲＶに電流が逆流することを防止する。

第１のステートにおいて、スイッチング制御回路１０は、ハイレベルのパルススキップ検出信号ｓｋｐｏｕｔに応答して、ハイレベルのリセット制御信号ｒｓｔｏｓｃを発生する（図７参照。）。これに応答して、発振回路６はリセット状態にされ、ノコギリ波信号Ｓ６及びクロック信号ｃｌｋｏｕｔの生成を停止する（図８参照。）。また、スイッチング制御回路１０は、ハイレベルのリセット制御信号ｒｓｔｐｗｍを発生し、これに応答してＰＷＭコンパレータ８はリセット状態にされる。

さらに、スイッチング制御回路１０は、ローレベルのリセット制御信号ｒｓｔｍｐｇを発生する。これに応答して、ワンパルス生成回路５は動作状態にされているが、ワンパルス信号ｒｓｔｍｐｇ発生後にリセット信号生成回路５６（図５参照。）により発生されるハイレベルのリセット制御信号ｒｓｔに応答して、コンパレータ５２とスロープ生成回路５４がリセット状態にされている。このため、第１のステートにおいて、ワンパルス生成回路５は実質的にリセット状態にあり、コンパレータ５２とスロープ生成回路５４とが動作しているときに比較して、消費電流が大幅に削減される。

以上説明したように、図９に示すように、第１のステートにおいて、ワンパルス生成回路５と、発振回路６と、ＰＷＭコンパレータ８とはリセット状態にある。従って、第１のステートにおいて、スイッチングレギュレータ１００の無駄な消費電流を削減できる。

（２）第２のステート．
図７、図８及び図１０を参照して、第２のステートを説明する。第１のステートにおいて、出力電流Ｉｏｕｔの増加に伴って出力電圧Ｖｏｕｔが低下すると、誤差電圧ｅｒｒｏｕｔが上昇してパルススキップ基準電圧Ｖｒｅｆｍよりも高くなる。これに応答して、パルススキップ検出信号ｓｋｐｏｕｔの電圧レベルがハイレベルからローレベルに変化し、スイッチング制御回路１０はスイッチングレギュレータ１００のステートを第２のステートに遷移させる。

さらに、図７において、スイッチング制御回路１０は、パルススキップ検出信号ｓｋｐｏｕｔの立ち下がりエッジのタイミングで、リセット制御信号ｒｓｔｏｓｃの電圧レベルをハイレベルからローレベルに変化させる。これに応答して発振回路６は動作を開始し、クロック信号ｃｌｋｏｕｔ及びノコギリ波信号Ｓ６の発生を開始する（図８のノコギリ波信号Ｖｓｌｏｐｅ参照。）。また、パルススキップ検出反転信号ｓｋｐｏｕｔｂの電圧レベルがローレベルからハイレベルに立ち上がるので、これに応答して、ワンパルス生成回路５はハイレベルのワンパルス信号ｍｐｇｏｕｔを出力する（図８参照。）。そして、スイッチング制御回路１０のゲート信号発生回路１１は、ハイレベルのワンパルス信号ｍｐｇｏｕｔに応答して、ワンパルス信号ｍｐｇｏｕｔと同一のパルス幅を有するローレベルのゲート信号ｐｇａｔｅを発生して出力スイッチ素子ＰＤＲＶに出力するとともに、ローレベルのゲート信号ｎｇａｔｅを発生して整流スイッチ素子ＮＤＲＶに出力する。これに応答して、出力スイッチ素子ＰＤＲＶはオンし、整流スイッチ素子ＮＤＲＶはオフする。

（３）第３のステート．
図７、図８及び図１１を参照して、第３のステートを説明する。ワンパルス信号ｍｐｇｏｕｔの電圧レベルがハイレベルからローレベルに変化して、出力スイッチ素子ＰＤＲＶのオン期間が終了すると、スイッチング制御回路１０はスイッチングレギュレータ１００のステートを第３のステートに遷移させる（図８参照。）。第３のステートは、パルススキップ検出信号ｓｋｐｏｕｔとクロック信号ｃｌｋｏｕｔとに基づいて、第１又は第４のステートに遷移させるパルススキップ判定状態である。第３のステートにおいて、スイッチング制御回路１０は、リセット制御信号ｒｓｔｍｐｇの電圧レベルをローレベルからハイレベルに変化させる（図７参照。）これに応答して、ワンパルス生成回路５は動作を停止する（図１０参照。）。

第３のステートにおいて、スイッチング制御回路１０は、クロック信号ｃｌｋｏｕｔの立ち上がりタイミングにおいてパルススキップ検出信号ｓｋｐｏｕｔの電圧レベルがハイレベルであるときは、スイッチングレギュレータ１００のステートを第１のステートに遷移させる。そして、スイッチング制御回路１０はハイレベルのリセット制御信号ｒｓｔｏｃｓを発生し、これに応答して発振回路６はリセット状態にされる。さらに、スイッチング制御回路１０はリセット制御信号ｒｓｔｍｐｇの電圧レベルをハイレベルからローレベルに変化させ、ワンパルス生成回路５に対して、次のワンパルス信号ｍｐｇｏｕｔの生成を待機するように制御する。

一方、クロック信号ｃｌｋｏｕｔの立ち上がりタイミングにおいてパルススキップ検出信号ｓｋｐｏｕｔの電圧レベルがローレベルであるときは、スイッチング制御回路１０は、スイッチングレギュレータ１００のステートを第４のステートに遷移させる。

（４）第４のステート．
図７、図８及び図１２を参照して、第４のステートを説明する。スイッチング制御回路１０は、第４のステートにおいてＰＷＭ制御動作を行う。具体的には、図７に示すように、第４のステートにおいて、スイッチング制御回路１０は、リセット制御信号ｒｓｔｐｗｍの電圧レベルをハイレベルからローレベルに変化させ、これに応答してＰＷＭコンパレータ８のリセット状態は解除される。従って、スイッチング制御回路１０のゲート信号発生回路１１は、ＰＷＭ信号ｐｗｍｏｕｔに同期したゲート信号ｐｇａｔｅを生成する。このため、ＰＷＭ信号ｐｗｍｏｕｔに従って出力スイッチ素子及び整流スイッチ素子ＮＤＲＶをオンオフ制御するＰＷＭ制御動作となる。

また、図７において、第３のステートにおいて、スイッチング制御回路１０は、クロック信号ｃｌｋｏｕｔの立ち上がりタミングにおいてパルススキップ検出信号ｓｋｐｏｕｔの電圧レベルがハイレベルであるときは、スイッチングレギュレータ１００のステートを第１のステートに遷移させる。

図７において、スイッチングレギュレータ１００のステートが第１のステート、第２のステート、第３のステート、第１のステート、…のように遷移するときは、出力スイッチ素子ＰＤＲＶのオン時間は、ワンパルス信号ｍｐｇｏｕｔのパルス幅に固定される。すなわち、出力電流Ｉｏｕｔが比較的小さい軽負荷状態において、スイッチング制御回路１０は、出力スイッチ素子ＰＤＲＶのオン時間を固定し、誤差電圧ｅｒｒｏｕｔとパルススキップ基準電圧Ｖｒｅｆｍとに基づいてスイッチング周期を変化させるように、スイッチングレギュレータ１００をＰＦＭ制御する。

図９、図１０及び図１１に示すように、ＰＦＭ制御動作中の第１〜第３のステートにおいて、スイッチングレギュレータ１００内の最小限の回路のみを動作させるので、従来技術に比較して軽負荷時の消費電流を削減し、電力変換効率を上げることができる。特に、図９に示すように、第１のステートにおいて、発振回路６と、ＰＷＭコンパレータ８とを、ハイレベルのリセット制御信号ｒｓｔｏｓｃ及びｒｓｔｐｗｍにより動作を停止するように制御し、ワンパルス生成回路５内のコンパレータ５２とスロープ生成回路５４とをリセット制御信号ｒｓｔにより動作を停止するように制御するので、軽負荷時の電力変換効率を従来技術に比較して高めることできる。

また、出力電流Ｉｏｕｔが比較的大きい重負荷状態において、スイッチング制御回路１０はスイッチングレギュレータ１００のステートを第４のステートに遷移させ、出力スイッチ素子ＰＤＲＶのスイッチング周期をクロック信号ｃｌｋｏｕｔの周期に固定しかつ誤差電圧ｅｒｒｏｕｔとノコギリ波信号Ｖｓｌｏｐｅとに基づいて出力スイッチ素子ＰＤＲＶのオン時間を決定するＰＷＭ制御動作を行う。このとき、図１２に示すように、スイッチング制御回路１０は、ワンパルス生成回路５の動作を停止させ、スキップコンパレータ７を動作させたまま、ＰＷＭコンパレータ８からのＰＷＭ信号ｐｗｍｏｕｔに従ってＰＷＭ制御動作をしている。本実施形態によれば、スイッチング制御回路１０は、スキップコンパレータ７を動作させたままＰＷＭ制御動作を行うので、スイッチングレギュレータ１００が重負荷状態から軽負荷状態へ変化しても、クロック信号ｃｌｋｏｕｔの立ち上がりタイミングにおけるパルススキップ検出信号ｓｋｐｏｕｔの電圧レベルに基づいて、スイッチングレギュレータ１００のステートを第１のステートに遷移させて（図７参照。）、ＰＦＭ制御動作に自動的に切り換えることができる。従って、スイッチングレギュレータ１００の負荷の変動に対して最適なスイッチング周波数を選択することができ、入力電圧、出力電圧、及び負荷条件が大きく変動しても、従来技術に比較して電力変換効率を上げることができる。

以上説明したように、本実施形態によれば、従来技術に比較して広範囲な入力電圧と出力電圧と負荷条件の変動に対して、最適なスイッチング周波数を選択させて、全負荷電流範囲で従来技術に比較して電力変換効率を上げることができる。また、パルススキップ基準電圧生成回路４により、スイッチングレギュレータ１００がＰＦＭ制御動作からＰＷＭ制御動作に移行するときの出力電流Ｉｏｕｔの電流値が臨界点における出力電流Ｉｏｕｔの電流値と実質的に等しくなるように設定できるので、移行時の負荷電流のバラツキを従来技術に比較して抑制して安定させ、狙い値通りに設定することができる。このため、ＰＦＭ制御動作からＰＷＭ制御動作に移行するときの出力電圧Ｖｏｕｔの変動を従来技術に比較して抑制できる。

また、本実施形態によれば、図２のレベルシフト回路６１におけるシフト量は、誤差電圧ｅｒｒｏｕｔがレベルシフト後のノコギリ波信号Ｖｓｌｏｐｅの電圧変化範囲内になるように設定された。そして、レベルシフト後のノコギリ波信号Ｖｓｌｏｐｅと誤差電圧ｅｒｒｏｕｔとを用いてＰＷＭ信号ｐｗｍｏｕｔを発生し、ＰＷＭ信号ｐｗｍｏｕｔを用いたＰＷＭ制御動作を行った。従って、誤差電圧ｅｒｒｏｕｔとノコギリ波信号Ｖｓｌｏｐｅの電圧レベルの大小関係が逆転するタイミングにおいてＰＷＭ信号ｐｗｍｏｕｔの電圧レベルを反転させることができ、従来技術に比較して高速応答できるスイッチングレギュレータ１００を提供できる。

なお、図２のレベルシフト回路６１と同様の別のレベルシフト回路を、パルススキップ基準電圧生成回路４とスキップコンパレータ７との間に設け、レベルシフト後のパルススキップ基準電圧Ｖｒｅｆｍをスキップコンパレータ７に出力してもよい。これにより、レベルシフト回路６１のレベルシフト量の製造バラツキ及び温度によるバラツキによるノコギリ波信号Ｖｓｌｏｐｅのバラツキを、パルススキップ基準電圧Ｖｒｅｆｍに重畳できるので、製造バラツキ及び温度によるバラツキの影響をキャンセルして、ＰＦＭ制御動作とＰＷＭ制御との切り換えタイミングにおける負荷電流のバラツキをさらに抑えて安定させることができる。

以上の説明では、本発明を電圧帰還型の降圧型スイッチングレギュレータに適用した例を説明したが、本発明はこれに限られない。本発明は、インダクタ電流ＩＬを出力スイッチ素子ＰＤＲＶとインダクタＬとの間の接続点ＬＸの電圧に基づいて検出し、検出されたインダクタ電流ＩＬに比例したランプ電圧を生成してスイッチング制御を行う電流帰還型の降圧型スイッチングレギュレータや、トランジスタである整流スイッチ素子ＮＤＲＶに代えてダイオードを整流素子として用いる非同期整流方式の降圧スイッチングレギュレータや、昇圧型スイッチングレギュレータにも適用できる。

１…帰還回路、
２…Ｄ／Ａ変換器（基準電圧源）、
３…誤差増幅回路、
４…パルススキップ基準電圧生成回路、
５…ワンパルス生成回路、
６…発振回路、
７…スキップコンパレータ、
８…ＰＷＭコンパレータ、
９…インバータ、
１０…スイッチング制御回路１０、
２０…誤差電圧生成回路、
１１…ゲート信号発生回路、
６１…レベルシフト回路、
１００…スイッチングレギュレータ、
Ｃｏｕｔ…平滑コンデンサ、
Ｌ…インダクタ、
ＮＤＲＶ…整流スイッチ素子、
ＯＵＴ…出力端子、
ＰＤＲＶ…出力スイッチ素子、
ＴＩ…入力端子。

特許第３６４７８１１号公報特開２０１０−０６３２７６号公報特開２００８−９２７１２号公報特開２００９−２１３２２８号公報特開２００９−２２５６４２号公報

Claims

入力端子を介して入力された入力電圧を所定の出力電圧に変換し、インダクタを介して出力するスイッチングレギュレータにおいて、
上記入力端子と上記インダクタとの間に接続点を介して接続された出力スイッチ素子と、
上記接続点と接地との間に接続された整流素子と、
上記出力電圧に対応する帰還電圧と、上記出力電圧の所定の設定値に対応する所定の電圧との間の誤差電圧を生成する誤差電圧生成回路と、
上記入力電圧と、上記出力電圧の設定値とに基づいて、所定のパルススキップ基準電圧を生成するパルススキップ基準電圧生成回路と、
上記誤差電圧を上記パルススキップ基準電圧と比較し、当該比較結果を表すパルススキップ検出信号を出力する第１の比較回路と、
上記誤差電圧が上記パルススキップ基準電圧を超えたことを表す上記パルススキップ検出信号に応答して、上記入力電圧と上記出力電圧とに基づいて、所定のパルス幅を有するワンパルス信号を生成するワンパルス生成回路と、
所定の周波数を有するノコギリ波信号と、上記周波数を有しかつ上記パルススキップ検出信号の検出タイミングを表すクロック信号とを発生する発振回路と、
上記誤差電圧を上記ノコギリ波信号と比較し、当該比較結果を表すパルス幅変調信号を出力する第２の比較回路と、
上記パルス幅変調信号と、上記パルススキップ検出信号と、上記ワンパルス信号と、上記クロック信号とに基づいて、上記出力スイッチ素子及び上記整流素子をそれぞれオンオフ制御するとともに、上記第２の比較回路と、上記ワンパルス生成回路と、上記発振回路とを制御するスイッチング制御回路とを備え、
上記パルススキップ基準電圧は、上記ノコギリ波信号の上限値と下限値との間の電圧を有するように設定され、
上記スイッチング制御回路は、上記発振回路を動作させかつ上記ワンパルス生成回路の動作を停止するように制御しているとき、
（ａ）上記検出タイミングにおいて、上記パルススキップ検出信号に基づいて上記誤差電圧が上記パルススキップ基準電圧より高いことを検出したとき、上記第２の比較回路を動作させるように制御し、上記パルス幅変調信号に従って上記周波数で上記出力スイッチ素子及び上記整流素子をそれぞれオンオフ制御するパルス幅変調制御動作を行う一方、
（ｂ）上記検出タイミングにおいて、上記パルススキップ検出信号に基づいて上記誤差電圧が上記パルススキップ基準電圧より低いことを検出したとき、上記発振回路及び上記第２の比較回路の各動作を停止させかつ上記ワンパルス生成回路を動作させるように制御し、上記パルススキップ検出信号に基づいて上記誤差電圧が上記パルススキップ基準電圧を超えたことを検出したとき、上記発振回路を動作させるように制御するとともに上記ワンパルス信号に従って上記出力スイッチ素子をオンしかつ上記整流素子をオフするように制御し、上記ワンパルス生成回路による上記ワンパルス信号の生成が終了したことを検出したとき、上記ワンパルス生成回路の動作を停止するように制御するパルス周波数変調制御動作を行うことを特徴とするスイッチングレギュレータ。
上記ワンパルス生成回路は、上記スイッチング制御回路により動作するように制御された後、上記誤差電圧が上記パルススキップ基準電圧を超えたことを表す上記パルススキップ検出信号を入力するまで、実質的に動作を停止していることを特徴とする請求項１記載のスイッチングレギュレータ。
上記パルス幅は、上記スイッチング制御回路の動作が上記パルス周波数変調制御動作から上記パルス幅変調制御動作に移行した直後の上記出力スイッチ素子のオン時間と実質的に等しいように設定されたことを特徴とする請求項１又は２記載のスイッチングレギュレータ。
上記パルススキップ基準電圧生成回路は、上記スイッチング制御回路の動作が上記パルス周波数変調制御動作から上記パルス幅変調制御動作に移行するときに上記スイッチングレギュレータから出力される出力電流の電流値が、上記スイッチングレギュレータの動作モードが電流不連続動作モードから電流連続動作モードに移行する臨界点における出力電流の電流値と実質的に等しくなるように、上記パルススキップ基準電圧を生成することを特徴とする請求項１乃至３のうちのいずれか１つに記載のスイッチングレギュレータ。
上記スイッチングレギュレータは、上記ノコギリ波信号の電圧レベルを所定のシフト量だけシフトし、当該シフト後のノコギリ波信号を上記第２の比較回路に出力するレベルシフト回路をさらに備え、
上記シフト量は、上記誤差電圧が上記レベルシフト後のノコギリ波信号の電圧変化範囲内になるように設定されたことを特徴とする請求項１乃至４のうちのいずれか１つに記載のスイッチングレギュレータ。
上記スイッチング制御回路は、上記接続点の電圧に基づいて上記スイッチングレギュレータの出力端子から上記インダクタを介して上記整流素子に流れる逆電流又は当該逆電流の兆候を検出したとき、上記整流素子を遮断状態にすることを特徴とする請求項１乃至５のうちのいずれか１つに記載のスイッチングレギュレータ。
上記整流素子はスイッチ素子にてなる整流スイッチ素子であり、
上記スイッチング制御回路は、上記出力電圧の電圧値が上記出力電圧の設定値になりかつ上記出力スイッチ素子及び上記整流スイッチ素子が相補的にオンするように、上記出力スイッチ素子及び上記整流スイッチ素子をオンオフ制御することを特徴とする請求項１乃至６のうちのいずれか１つに記載のスイッチングレギュレータ。