JP5850931B2 - オプトエレクトロニクス部品 - Google Patents

Description

本出願は、半導体ボディと、半導体ボディにはんだ層によって接続されたキャリア基板とを備えたオプトエレクトロニクス部品に関する。
[関連出願]

本特許出願は、独国特許出願第１０２０１００２７６７９．０号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。

本発明の目的は、改良されたオプトエレクトロニクス部品であって、半導体ボディがはんだ層によってキャリア基板に接続されており、オプトエレクトロニクス部品において短絡が発生しにくい、もしくは静電放電（ＥＳＤ）の影響を受けにくい、またはその両方であることを特徴とし、比較的簡単な方法で製造することのできる、オプトエレクトロニクス部品、を提供することである。

この目的は、独立請求項１によるオプトエレクトロニクス部品によって達成される。本発明の有利な実施形態および発展形態は、従属請求項に記載されている。

一実施形態によると、本オプトエレクトロニクス部品は半導体ボディを備えており、この半導体ボディは、放射を生成するのに適している活性層を有するエピタキシャル積層体を備えている。さらに、本オプトエレクトロニクス部品は、はんだ層によって半導体ボディに接続されているキャリア基板を備えている。本オプトエレクトロニクス部品のキャリア基板は、半導体材料から形成されていることが有利である。

キャリア基板は、第１の貫通接続部および第２の貫通接続部を備えており、これらの貫通接続部それぞれは、半導体ボディの側のキャリア基板の第１の主面から、半導体ボディとは反対側のキャリア基板の第２の主面まで延在していることが有利である。

貫通接続部が、キャリア基板（はんだ層を介して半導体ボディに接続されている）の第１の主面から、これとは反対側の、キャリア基板の第２の主面まで延在していることにより、本オプトエレクトロニクス部品には、キャリア基板の第２の主面における電気接続部を設けることができ、これは有利である。特に、本オプトエレクトロニクス部品は、キャリア基板の第２の主面において、プリント基板の導体トラックに接続することができ、この場合、例えば、第１の貫通接続部がプリント基板の第１の導体トラックにはんだ層によって接続されており、第２の貫通接続部がプリント基板の第２の導体トラックに第２のはんだ層によって接続されている。したがって、本オプトエレクトロニクス部品は、有利な方法において表面実装することができる。

エピタキシャル積層体は、ｐ型ドープ半導体領域およびｎ型ドープ半導体領域を備えており、第１の貫通接続部がはんだ層の第１のサブ領域を介してｐ型ドープ半導体領域に導電的に接続されており、第２の貫通接続部がはんだ層の第２のサブ領域を介してｎ型ドープ半導体領域に導電的に接続されていることが有利である。

キャリア基板は、第１の主面に沿って延在している表面ドーピングゾーン（surface doping zone）を備えていることが有利である。したがって、表面ドーピングゾーンは、半導体ボディの側のキャリア基板の表面に配置されている。

表面ドーピングゾーンは、ｐ型ドーパントを含んでいるｐ導電型領域を備えていることが有利である。さらに、表面ドーピングゾーンは、ｐ導電型領域に隣接するｎ導電型領域を備えており、したがって、ｐ導電型領域とｎ導電型領域との間にｐｎ接合部が形成されている。ｎ導電型領域は、ｎ型ドーパントおよびｐ型ドーパントを含んでいる。ｎ導電型領域は、ｐ型ドーパントよりも高い濃度でｎ型ドーパントを含んでいる（すなわち全体としてｎ導電型である）ことが有利である。

ｎ導電型領域は、はんだ層の第１のサブ領域に電気的に接続されており、ｐ導電型領域は、はんだ層の第２のサブ領域に電気的に接続されている。はんだ層の第１のサブ領域がｐ型ドープ半導体領域に導電的に接続されており、はんだ層の第２のサブ領域がｎ型ドープ半導体領域に導電的に接続されているため、表面ドーピングゾーンにおけるｐｎ接合部は、半導体ボディのための保護ダイオードを形成している。表面ドーピングゾーンにおけるｐｎ接合部は、半導体ボディのｐｎ接合部に逆並列に接続されている。

表面ドーピングゾーンに形成されている保護ダイオードは、半導体ボディを静電放電から保護する。半導体ボディの逆方向の電圧パルス（静電放電によってトリガーされる）は、キャリア基板の表面ドーピングゾーンにおけるｐｎ接合部を流れる電流によって解放される。

表面ドーピングゾーンは、特に、比較的簡単な方法で形成できることを特徴とする。表面ドーピングゾーンは、特に、最初のステップで、キャリア基板の第１の主面において表面全体にわたりｐ型ドーパントを拡散させるまたは注入することによって、形成することができる。したがって、完成したオプトエレクトロニクス部品において、表面ドーピングゾーンは、貫通接続部を除いてキャリア基板の主面全体に沿って延在していることが好ましい。

表面ドーピングゾーンにおけるｎ導電型領域は、前のステップで形成されたｐ導電型領域のサブ領域内に、マスクを用いてｎ型ドーパントを注入するまたは拡散させることによって形成することができる。ｎ型ドーパントの注入または拡散は、ｎ型ドーパントの濃度がｐ型ドーパントの濃度よりも高い（すなわちこの領域における半導体材料が全体としてｎ導電型である）ように行う。ｎ導電型領域は、５μｍ〜２０μｍの幅を有することが好ましい。語「幅」は、キャリア基板の第１の主面に平行な方向における範囲を意味するものと理解されたい。

本オプトエレクトロニクス部品のキャリア基板は、シリコン基板またはゲルマニウム基板であることが好ましい。半導体材料からなるキャリア基板は、例えばセラミック材料からなるキャリア基板と比べたときの利点として、標準化されている半導体工程を使用して比較的簡単かつ高い費用効率で加工・処理できる。特に、表面ドーピングゾーンを形成することによって、半導体ボディのための保護ダイオードを小さい製造コストで形成することができる。

キャリア基板の厚さは、１００μｍ〜１５０μｍの範囲内（両端値を含む）であることが好ましい。

表面ドーピングゾーンは、０．５μｍ〜４μｍの深さを有することが好ましい。したがって、表面ドーピングゾーンは、キャリア基板の第１の主面から０．５μｍ〜４μｍだけキャリア基板内に延在している。したがって、表面ドーピングゾーンの深さは、キャリア基板の厚さよりも実質的に小さいことが有利である。

表面ドーピングゾーンは、１０^１８ｃｍ^−３より高い自由電荷キャリア（free charge carrier）の濃度を有することが好ましい。特に、自由電荷キャリアの濃度は、１０^１８ｃｍ^−３〜１０^２１ｃｍ^−３の範囲内とすることができる。

表面ドーピングゾーンの外側では、キャリア基板は、１０^１６ｃｍ^−３未満の自由電荷キャリアの濃度を有することが好ましい。キャリア基板としては、特に、ドープされていない半導体基板、特に、ドープされていないシリコン基板またはゲルマニウム基板が使用される。

表面ドーピングゾーンの外側におけるキャリア基板の比抵抗は、２００Ωｃｍより高いことが好ましい。

表面ドーピングゾーンの外側においてキャリア基板の自由電荷キャリアの濃度が低く、これに起因して比抵抗が比較的高いことにより、キャリア基板は、表面ドーピングゾーンの外側においては電気絶縁体として機能する。この利点として、キャリア基板は、被覆されていない横側面（lateral flank）を有することができる。特に、キャリア基板の横側面を電気的絶縁層によって不動態化する必要がない。キャリア基板が導電性材料からなる場合には不動態化が必要であり、なぜなら不動態化されていないと、キャリア基板の横側面における電気的短絡の危険性が存在するためである。短絡の危険性が存在するのは、特に、貫通接続部が、キャリア基板の第２の主面において例えばプリント基板の導体トラックにはんだ接続によって接続されるときである。この場合、はんだ付け工程時に、はんだがキャリア基板の横側面まで達する可能性があり、すなわち、キャリア基板が導電性材料からなる場合、短絡が発生しうる。表面ドーピングゾーンの外側においてキャリア基板が好ましくはドープされておらず、したがって好ましくは２００Ωｃｍより高い比抵抗と、好ましくは１０^１６ｃｍ^−３未満の低い電荷キャリア濃度とを有することによって、この危険性を小さくすることができ、これは有利である。貫通接続部によって形成されるキャリア基板の裏面コンタクトに４Ｖの電圧が印加されるとき、漏れ電流は１μＡ未満であることが好ましい。

好ましい実施形態においては、ｎ導電型領域は、キャリア基板の第１の主面の平面視で見たとき、第１の貫通接続部の周囲にリングとして配置されている。したがってこの場合、ｎ導電型領域は円筒状に形成されており、この円筒の高さは表面ドーピングゾーンの深さに一致しており、好ましくは０．５μｍ〜４μｍであり、円筒の壁厚はｎ導電型領域の幅に一致しており、好ましくは５μｍ〜２０μｍである。

さらなる有利な実施形態においては、ｐ導電型領域はｐ^＋導電型領域（p⁺-conductive region）を含んでおり、この場合、「ｐ^＋導電型領域」とは、ｐ導電型領域のうちｐ型ドーパント濃度が残りのｐ導電型領域よりも高い領域を意味するものと理解されたい。ｐ^＋導電型領域におけるドーパント濃度は、少なくとも１＊１０^２０ｃｍ^−３であることが好ましい。

この実施形態においては、はんだ層の第２のサブ領域が、ｐ^＋導電型領域においてｐ導電型領域に接続されている。例えば、はんだ層の第２のサブ領域を、コンタクトメタライゼーションによってｐ^＋導電型領域に接続することができ、この場合、残りのｐ導電型領域は、電気的絶縁層によって、はんだ層から隔てられている。ｐ^＋導電型領域におけるドーパント濃度が高いことにより、半導体材料とコンタクトメタライゼーションとの間の境界面における低い接触抵抗が達成され、これは有利である。

はんだ層の第１のサブ領域は、さらなるコンタクトメタライゼーションによってｎ導電型領域に接続されており、残りの表面ドーピングゾーンからは電気的絶縁層によって電気的に絶縁されていることが好ましい。

ｐ^＋導電型領域は、キャリア基板の第１の主面の平面視で見たとき、第１の貫通接続部の周囲にリングとして配置されていることが好ましく、この場合、環状のｐ^＋導電型領域が環状のｎ導電型領域よりも大きい半径を有することが好ましい。したがって、環状のｐ^＋導電型領域は、環状のｎ導電型領域の外側に配置されている。

環状のｎ導電型領域と環状のｐ^＋導電型領域との間には、残りのｐ導電型領域の一部を配置することができる。したがって、環状のｎ導電型領域の外面に、ｐｎ接合部（保護ダイオードを形成している）が配置されている。ｎ導電型領域が環状に設計されている利点として、比較的大きい表面を有するｐｎ接合部を、小さい製造コストで形成することができる。したがって、このようにして形成される保護ダイオードは、高い許容電流を有する。

以下では、本発明について、例示的な実施形態に基づき、図１〜図３を参照しながらさらに詳しく説明する。

例示的な一実施形態によるオプトエレクトロニクス部品の概略断面図を示している。 例示的な実施形態における、第１の貫通接続部の領域におけるキャリア基板の第１の主面の一部分の概略平面図を示している。 図２の平面図に示したキャリア基板の一部分の概略断面図を示している。

図面に示した要素と、要素の互いのサイズの比率は、正しい縮尺ではないものとみなされたい。

図１に示した、本発明によるオプトエレクトロニクス部品の例示的な実施形態は、ＬＥＤである。このＬＥＤは半導体ボディ１を備えており、半導体ボディ１は、放射を放出するのに適している活性層４を有するエピタキシャル積層体２を備えている。エピタキシャル積層体は、例えば、窒化物化合物半導体材料をベースとすることができる。「窒化物化合物半導体をベースとする」という表現は、本明細書においては、半導体積層体または少なくともその層が、ＩＩＩ族窒化物化合物半導体材料、好ましくはＩｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を含んでいることを意味するものと理解されたい。この材料は、上の化学式に従った数学的に正確な組成を有する必要はない。この材料は、１種類または複数種類のドーパントと、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ材料の特徴的な物理特性を実質的に変化させることのない追加の構成成分とを含んでいることができる。しかしながら、説明を簡潔にする目的で、上の化学式は、結晶格子の本質的な構成成分（Ｉｎ、Ａｌ、Ｇａ、Ｎ）のみを含んでおり、これらの構成成分は、その一部分を少量のさらなる物質によって置き換えることができる。

活性層４は、例えば、放射を放出するためのｐｎ接合部、単一量子井戸構造、または多重量子井戸構造を備えていることができる。活性層４は、ｐ型ドープ半導体領域３とｎ型ドープ半導体領域５との間に配置されている。半導体ボディ１の横側面には、絶縁層１３が設けられていることが有利である。

半導体ボディ１からの放射の取り出しを改善する目的で、半導体ボディ１は、その放射出口面２２において粗面化する、または放射出口面２２に構造化部１７を設けることができる。放射出口面２２における半導体ボディ１の構造化または粗面化は、特に、エッチング工程によって行うことができる。

この例示的な実施形態によるＬＥＤは、いわゆる薄膜ＬＥＤであり、エピタキシャル積層体２を成長させるために使用された成長基板は、後からエピタキシャル積層体２から除去されている。元の成長基板は、完成時に放射出口面２２が上に位置する半導体ボディ１の面から、除去される。

半導体ボディ１は、放射出口面２２とは反対側の表面において、はんだ層７によってキャリア基板６に接続されている。半導体ボディ１とキャリア基板６との接続は、本部品の製造時において、完成時に放射出口面２２として使用される半導体ボディ１の表面から元の成長基板を除去する前に行われることが好ましい。キャリア基板６は、成長基板とは異なり、エピタキシャル積層体２をエピタキシャル成長させるのに適している必要がないため、キャリア基板６の材料は比較的自由に選択することができる。特に、比較的低コストである、もしくは熱伝導率が良好である、またはその両方を特徴とするキャリア基板６を選択することができる。

はんだ層７は、金属または金属合金（これらは特に、Ａｕ、Ｓｎ、またはＡｕＳｎを含んでいることができる）から形成されていることが好ましい。

キャリア基板６は、半導体ボディ１の側の第１の主面１１と、半導体ボディとは反対側の第２の主面１２とを備えている。キャリア基板６は、第１の貫通接続部９ａおよび第２の貫通接続部９ｂを備えており、これらの貫通接続部は、それぞれ、キャリア基板６の第１の主面１１から第２の主面１２まで延在している。貫通接続部９ａ，９ｂは、例えば、Ａｇ、Ａｕ、またはＣｕＷを含んでいることができる。

キャリア基板６は、半導体材料から形成されている。特に、キャリア基板６は、シリコン基板またはゲルマニウム基板とすることができる。例えばシリコンなどの半導体材料からなるキャリア基板６を使用することの利点として、キャリア基板６の費用効率が比較的高く、さらには、標準化された半導体工程を使用して比較的簡単な方法で加工・処理することができる。

オプトエレクトロニクス部品における短絡を回避する目的で、キャリア基板６の第１の主面１１および第２の主面１２には、貫通接続部９ａ，９ｂを除いて、電気的絶縁層１３が設けられている。さらに、キャリア基板６の半導体材料を貫通接続部９ａ，９ｂから絶縁する目的で、貫通接続部９ａ，９ｂの内壁それぞれに、電気的絶縁層１３が設けられている。

導電性の貫通接続部９ａ，９ｂは、例えば、キャリア基板６における開口部に液体金属または液体金属合金を満たすことによって、キャリア基板６に形成することができる。

２つの貫通接続部９ａ，９ｂは、半導体ボディ１との電気的接触を形成する目的で使用されている。例えば、第１の貫通接続部９ａは、エピタキシャル積層体２のｐ型ドープ半導体領域３に導電的に接続されており、第２の貫通接続部９ｂは、ｎ型ドープ半導体領域５に導電的に接続されている。

第１の貫通接続部９ａと、エピタキシャル積層体２のｐ型ドープ領域３との間の導電接続は、半導体ボディ１とキャリア基板６との間に配置されているはんだ層７によって形成することができる。特に、第１の貫通接続部９ａは、はんだ層７の第１のサブ領域７ａに隣接しており、この第１のサブ領域７ａはｐ型ドープ半導体領域３に電気的に接続されている。ｐ型ドープ半導体領域３は、必ずしも図１に示したように、はんだ層７に直接隣接している必要はない。ｐ型ドープ半導体領域３とはんだ層７との間には、さらなる層、特に、活性層４からキャリア基板の方に放出される放射を放射出口面２２に方向転換する反射層（図示していない）を、配置することができる。ｐ型ドープ半導体領域３とはんだ層７との間には、反射層に加えて、さらなる層として、例えば、障壁層（はんだ層７のはんだ材料が反射層の中に拡散することを防止する）、ウェッティング層（はんだ材料による半導体ボディ１の濡れを改善する）、または接合促進層を配置することができる。

第２の貫通接続部９ｂは、ｎ型ドープ半導体領域５に導電的に接続されていることが有利である。この接続は、例えば、はんだ層７の第２のサブ領域７ｂが、残りのはんだ層７およびｐ型ドープ半導体領域３から絶縁層２３によって絶縁されるように、行うことができる。貫通コンタクト（through-going contact）１５は、はんだ層７のサブ領域７ｂから、エピタキシャル積層体２内の開口部の中を、ｎ型ドープ半導体領域５の中まで延在している。貫通コンタクト１５は、ｐ型ドープ半導体領域３および活性層４から、絶縁層２３によって絶縁されている。

本オプトエレクトロニクス部品との接触を、活性領域４を貫いている貫通コンタクト１５によって形成する利点として、ｎ型ドープ半導体領域５との接触と、ｐ型ドープ半導体領域３との接触が、キャリア基板６の側の半導体ボディ１の面から行われる。したがって、本オプトエレクトロニクス部品の放射出口面２２には、電気コンタクト要素（例えば、ボンディングパッド、コンタクトメタライゼーション、または接続ワイヤ）が存在せず、これは有利である。このようにすることで、放射出口面２２におけるコンタクト要素によって放射が吸収されることが防止される。

貫通接続部９ａ，９ｂとの接続は、半導体ボディ１とは反対側のキャリア基板６の第２の主面１２において、外側から行うことができ、これは有利である。特に、導電性の貫通接続部９ａ，９ｂを、キャリア基板６の第２の主面１２において、例えば、プリント基板１８の導体トラック１９に接続することができる。貫通接続部９ａ，９ｂそれぞれには、例えばキャリア基板６の第２の主面１２において、メタライズ層２１（例：ニッケル層）を設けることができ、メタライズ層２１それぞれは、プリント基板１８の導体トラック１９にはんだ層２０によって接続されている。したがって、本オプトエレクトロニクス部品は、有利な方法において表面実装することができる。

キャリア基板６の第１の主面１１には、第１の表面ドーピングゾーン１４が形成されている。表面ドーピングゾーン１４は、貫通接続部９ａ，９ｂを除いて、キャリア基板６の第１の主面１１全体に沿って延在している。表面ドーピングゾーン１４は、ｐ型ドーパントを含んでいるｐ導電型領域１４ａを備えている。ｐ導電型領域１４ａにはｎ導電型領域１４ｂが隣接しており、すなわち、ｐ導電型領域１４ａとｎ導電型領域１４ｂとの間にｐｎ接合部１６が形成されている。

図２の平面図から理解できるように、ｎ導電型領域１４ｂは、第１の貫通接続部９ａの周囲にリングとして配置されている。表面ドーピングゾーン１４においてｎ導電型領域１４ｂが環状に設計されている利点として、ｐｎ接合部１６が比較的大きい表面を有し、したがって本オプトエレクトロニクス部品の逆方向における許容電流が高い。

表面ドーピングゾーン１４のｐ導電型領域１４ａは、サブ領域１４ｃを含んでおり、このサブ領域１４ｃは、残りのｐ導電型領域１４ａよりも高いｐ型ドーパント濃度を有する。以下では、このサブ領域１４ｃをｐ^＋導電型領域１４ｃと称する。ｐ^＋導電型領域１４ｃは、ｎ導電型領域１４ｂと同様に、第１の貫通接続部９ａの周囲にリングとして配置することができる。環状のｐ^＋導電型領域１４ｃは、環状のｎ導電型領域１４ｂの外側に配置されていることが好ましい。

図１に示したように、ｎ導電型領域１４ｂは、はんだ層７の第１のサブ領域７ａにコンタクトメタライゼーション８ａによって接続されている。このようにすることで、ｎ導電型領域１４ｂは、エピタキシャル積層体２のｐ型ドープ半導体領域３に導電的に接続されている。ｐ^＋導電型領域１４ｃは、はんだ層７の第２のサブ領域７ｂに、さらなるコンタクトメタライゼーション８ｂによって接続されている。このようにすることで、ｐ^＋導電型領域１４ｃは、エピタキシャル積層体２のｎ型ドープ半導体領域５に導電的に接続されている。電気的絶縁層１３（貫通接続部９ａ，９ｂの外側においてキャリア基板６をはんだ層７から絶縁している）は、コンタクトメタライゼーション８ａ，８ｂの領域において途切れている。

ｐ^＋導電型領域１４ｃが、はんだ層の第２のサブ領域７ｂおよび貫通コンタクト１５を介して、エピタキシャル積層体２のｎ型ドープ領域５に接続されており、ｎ導電型領域１４ｂが、はんだ層の第１のサブ領域７ａを介して、エピタキシャル積層体２のｐ型ドープ半導体領域３に接続されていることにより、ドーピングゾーン１４のｐｎ接合部１６は、本オプトエレクトロニクス部品の活性層４に逆並列に接続されている。したがって、キャリア基板６におけるドーピングゾーン１４によって形成されているｐｎ接合部１６は、本オプトエレクトロニクス部品の活性層４とは逆極性の電圧が貫通接続部９ａ，９ｂに印加されたとき、極性が順方向である。したがって、ドーピングゾーン１４は、本オプトエレクトロニクス部品のためのＥＳＤ保護ダイオードを形成しており、これは有利である。

表面ドーピングゾーン１４は、特に、最初のステップにおいて第１の主面１１全体にわたりキャリア基板６内にｐ型ドーパントを注入するまたは拡散させることによって、形成することができる。表面ドーピングゾーン１４は、０．５μｍ〜４μｍの範囲内（両端値を含む）の深さを有することが有利である。キャリア基板６の厚さは、１００μｍ〜１５０μｍの範囲内（両端値を含む）であることが好ましい。したがって、表面ドーピングゾーンは、キャリア基板６の領域のうち、表面に近い比較的小さい領域にのみ形成されていることが有利である。

表面ドーピングゾーン１４の外側においては、キャリア基板６の自由電荷キャリアの濃度が１０^１６ｃｍ^−３未満であることが有利である。表面ドーピングゾーンの外側における比抵抗は、２００Ωｃｍより高いことが好ましい。したがって、キャリア基板６は、表面ドーピングゾーン１４の外側において有効な電気絶縁体である。この構造の利点として、横側面１０における短絡を防止する目的で、キャリア基板６の横側面１０に電気絶縁性のパッシベーション層を設ける必要がない。このような短絡は、例えば、はんだ層２０の材料（キャリア基板６をプリント基板１８に接続している）が導電性のキャリア基板６の横側面に接触する場合に起こりうる。キャリア基板６の電気絶縁特性によって、横側面１０を被覆する必要がなく、これは有利である。

表面ドーピングゾーン１４においては、自由電荷キャリアの濃度は、少なくとも１０^１８ｃｍ^−３、特に、１０^１８ｃｍ^−３〜１０^２１ｃｍ^−３の範囲内であることが好ましい。

ｎ導電型領域１４ｂは、前のステップで表面全体にわたりｐ型にドープされたキャリア基板６のサブ領域内に、ｎ型ドーパントを注入するまたは拡散させることによって形成されることが有利である。ｎ型ドーパントは、例えば、図２に示したように環状のｎ導電型領域１４ｂが形成されるように、環状の開口部を有するマスクを用いて注入するまたは拡散させることができる。ｎ導電型領域１４ｂにおけるｎ型ドーパントの濃度は、前に注入または拡散させたｐ型ドーパントの濃度よりも高いように選択する。したがって、ｎ導電型領域１４ｂは、ｐ型ドーパントおよびｎ型ドーパントを含んでおり、この場合、ｎ型ドーパントの濃度の方がｐ型ドーパントの濃度よりも高く、すなわち、ｎ導電型領域１４ｂにおける半導体材料は、全体としてｎ導電型である。

ｎ導電型領域１４ｂと同様の方法で、環状の開口部を有するマスクを用いて、ｐ導電型領域１４ａ内にｐ^＋導電型領域１４ｃを形成することができる。ｐ^＋導電型領域が残りのｐ導電型領域１４ａよりも高いｐ型ドーパント濃度を有するように、環状の開口部を通じてｐ^＋導電型領域１４ｃにさらなるｐ型ドーパントを注入する。

ｎ導電型領域１４ｂもしくはｐ^＋導電型領域１４ｃまたはその両方は、それぞれ、５μｍ〜２０μｍの範囲内（両端値を含む）の幅ｂを有することが好ましい。ｎ導電型領域１４ｂとｐ^＋導電型領域１４ｃとの間には、ｐ導電型領域１４ａの類似する環状サブ領域を配置することができ、このサブ領域も、同様に５μｍ〜２０μｍの範囲内（両端値を含む）の幅を有することが好ましい。

ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。

Claims (14)

1. オプトエレクトロニクス部品であって、
   放射を生成するのに適している活性層（４）を有するエピタキシャル積層体（２）を備えた半導体ボディ（１）と、半導体材料からなり、はんだ層（７）によって前記半導体ボディ（１）に接続されているキャリア基板（６）と、を備えており、
   − 前記キャリア基板（６）が、第１の貫通接続部（９ａ）および第２の貫通接続部（９ｂ）を備えており、前記貫通接続部（９ａ，９ｂ）それぞれが、前記半導体ボディ（１）の側の前記キャリア基板（６）の第１の主面（１１）から、前記半導体ボディ（１）とは反対側の前記キャリア基板（６）の第２の主面（１２）まで延在しており、
   − 前記エピタキシャル積層体（２）が、ｐ型ドープ半導体領域（３）およびｎ型ドープ半導体領域（５）を備えており、前記第１の貫通接続部（９ａ）が前記はんだ層（７）の第１のサブ領域（７ａ）を介して前記ｐ型ドープ半導体領域（３）に導電的に接続されており、前記第２の貫通接続部（９ｂ）が前記はんだ層の第２のサブ領域（７ｂ）を介して前記ｎ型ドープ半導体領域（５）に導電的に接続されており、
   − 前記キャリア基板（６）が、前記第１の主面（１１）に沿って延在している表面ドーピングゾーン（１４）を備えており、
   − 前記表面ドーピングゾーン（１４）が、ｐ型ドーパントを含んでいるｐ導電型領域（１４ａ）を備えており、
   − 前記表面ドーピングゾーン（１４）がｎ導電型領域（１４ｂ）を備えており、前記ｎ導電型領域（１４ｂ）が、前記ｐ導電型領域（１４ａ）に隣接しており、かつｎ型ドーパントおよびｐ型ドーパントを含んでおり、したがって、前記ｐ導電型領域（１４ａ）と前記ｎ導電型領域（１４ｂ）との間にｐｎ接合部（１６）が形成されており、
   − 前記ｎ導電型領域（１４ｂ）が、前記はんだ層（７）の前記第１のサブ領域（７ａ）に電気的に接続されており、前記ｐ導電型領域（１４ａ）が、前記はんだ層（７）の前記第２のサブ領域（７ｂ）に電気的に接続されており、したがって、前記表面ドーピングゾーン（１４）における前記ｐｎ接合部（１６）が、前記半導体ボディ（１）のための保護ダイオードを形成しており、
   前記ｎ導電型領域（１４ｂ）が、前記第１の貫通接続部（９ａ）の周囲にリングとして配置されている、
   オプトエレクトロニクス部品。
2. 前記表面ドーピングゾーン（１４）が、前記貫通接続部（９ａ，９ｂ）を除いて前記キャリア基板（６）の前記第１の主面（１１）全体に沿って延在している、
   請求項１に記載のオプトエレクトロニクス部品。
3. 前記ｎ導電型領域（１４ｂ）が、５μｍ〜２０μｍの幅を有する、
   請求項１または請求項２に記載のオプトエレクトロニクス部品。
4. 前記キャリア基板（６）がシリコン基板またはゲルマニウム基板である、
   請求項１から請求項３のいずれかに記載のオプトエレクトロニクス部品。
5. 前記キャリア基板（６）が、１００μｍ〜１５０μｍの範囲内（両端値を含む）の厚さを有する、
   請求項１から請求項４のいずれかに記載のオプトエレクトロニクス部品。
6. 前記表面ドーピングゾーン（１４）が、０．５μｍ〜４μｍの深さを有する、
   請求項１から請求項５のいずれかに記載のオプトエレクトロニクス部品。
7. 前記表面ドーピングゾーン（１４）が、１０^１８ｃｍ^−３より高い自由電荷キャリアの濃度を有する、
   請求項１から請求項６のいずれかに記載のオプトエレクトロニクス部品。
8. 前記キャリア基板（６）が、前記表面ドーピングゾーン（１４）の外側において、１０^１６ｃｍ^−３未満の自由電荷キャリアの濃度を有する、
   請求項１から請求項７のいずれかに記載のオプトエレクトロニクス部品。
9. 前記キャリア基板（６）が、前記表面ドーピングゾーン（１４）の外側において、２００Ωｃｍより高い比抵抗を有する、
   請求項１から請求項８のいずれかに記載のオプトエレクトロニクス部品。
10. 前記キャリア基板（６）が、被覆されていない横側面を備えている、
    請求項１から請求項９のいずれかに記載のオプトエレクトロニクス部品。
11. 前記ｐ導電型領域（１４ａ）がｐ^＋導電型領域（１４ｃ）を含んでおり、前記ｐ^＋導電型領域（１４ｃ）が、残りの前記ｐ導電型領域（１４ａ）よりも高いｐ型ドーパント濃度を有する、
    請求項１から請求項１０のいずれかに記載のオプトエレクトロニクス部品。
12. 前記はんだ層（７）の前記第２のサブ領域（７ｂ）が、前記ｐ^＋導電型領域（１４ｃ）において前記ｐ導電型領域（１４ａ）に接続されている、
    請求項１１に記載のオプトエレクトロニクス部品。
13. 前記ｐ^＋導電型領域（１４ｃ）が、前記第１の貫通接続部（９ａ）の周囲にリングとして配置されている、
    請求項１１または請求項１２に記載のオプトエレクトロニクス部品。
14. 前記ｎ導電型領域（１４ｂ）と前記ｐ ^＋導電型領域（１４ｃ）との間に、前記ｐ導電型領域（１４ａ）の一部が配置されている、
    請求項１３に記載のオプトエレクトロニクス部品。

Images