[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5730159B2 - アンテナ基板およびアンテナモジュール - Google Patents

アンテナ基板およびアンテナモジュール Download PDF

Info

Publication number
JP5730159B2
JP5730159B2 JP2011183807A JP2011183807A JP5730159B2 JP 5730159 B2 JP5730159 B2 JP 5730159B2 JP 2011183807 A JP2011183807 A JP 2011183807A JP 2011183807 A JP2011183807 A JP 2011183807A JP 5730159 B2 JP5730159 B2 JP 5730159B2
Authority
JP
Japan
Prior art keywords
antenna
conductor layer
chip
recess
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011183807A
Other languages
English (en)
Other versions
JP2013046291A (ja
Inventor
郡山 慎一
慎一 郡山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011183807A priority Critical patent/JP5730159B2/ja
Publication of JP2013046291A publication Critical patent/JP2013046291A/ja
Application granted granted Critical
Publication of JP5730159B2 publication Critical patent/JP5730159B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Description

本発明は、アンテナ基板およびアンテナモジュールに関するものである。
近年、高度情報化時代を迎え、情報伝達に用いられる電波は、例えば1GHz〜30GHzのマイクロ波領域から、更に30GHz〜300GHzのミリ波領域の周波数まで活用する
ことが検討されており、例えば60GHzを用いた超高速無線伝送システム(無線PAN:Personal Area Network)のような応用システムも提案されるようになっている。
このような応用システム等において、アンテナ用表面導体層は、一般的にチップ実装用の基板の上面に設けられ、また、チップの実装領域は、チップおよびアンテナ用表面導体層間における干渉を低減させることを目的に、チップ実装用の基板の下面に設けられていた。なお、チップ実装用の基板の下面には、マザーボードへの固定に用いられる複数の実装パッドが設けられている。
特開2005−117139号公報
しかしながら、近年のデータ量の増大に伴って、チップ実装用の基板の下面に設けられている複数の実装パッドの数も増加させる必要があり、チップ実装用の基板が大型化してしまうという課題が生じてきた。
本発明は、このような課題に鑑みてなされたものであり、チップの接続パッドおよびアンテナ用表面導体層間の干渉を低減させつつ、基板の下面における複数の実装パッドの数を増加させてデータ量の増大化に対応させることを目的とするものである。
本発明の一つの態様によるアンテナ基板は、チップ実装用パッドが設けられた凹部を含む上面を有している誘電体層と、誘電体層の凹部の周囲に設けられたアンテナ用表面導体層と、誘電体層の下面に設けられた実装パッドとを含んでいる。また、誘電体層の内部に設けられており、チップとアンテナ用表面導体層とを電気的に接続する給電線と、給電線とアンテナ用表面導体層との間に設けられた第1のグランド導体層と、給電線と誘電体層の下面との間に設けられたデータ用配線導体と、給電線とデータ用配線導体との間に設け
られた第2のグランド導体層とをさらに含んでいる。
本発明の他の態様によるアンテナモジュールは、上記構成のアンテナ基板と、アンテナ基板の凹部内に収容された接続パッドを有するチップとを含んでいる。
本発明の一つの態様によるアンテナ基板は、チップ実装用パッドが設けられた凹部を含む上面を有している誘電体層と、誘電体層の凹部の周囲に設けられたアンテナ用表面導体層とを含んでいることによって、凹部内に収容されるチップの接続パッドとアンテナ用表面導体層との間の干渉が低減され、かつ、誘電体層の下面において実装パッドの数を増加させてデータ量の増大化に対応させることが可能となる。
本発明の他の態様によるアンテナモジュールは、上記構成のアンテナ基板を含んでいることによって、チップの接続パッドおよびアンテナ用表面導体層間の干渉が低減されており、かつデータ量の増大化に対応させることができる。
(a)は本発明の第1の実施の形態におけるアンテナモジュールの上面斜視図であり、(b)は(a)に示されたアンテナモジュールの下面斜視図であり、(c)は(a)に示されたアンテナモジュールのA−Aにおける縦断面図である。 図1に示されたアンテナモジュールの他の例を示す縦断面図である。 (a)は本発明の第2の実施の形態におけるアンテナモジュールの上面斜視図であり、(b)は(a)に示されたアンテナモジュールの下面斜視図であり、(c)は(a)に示されたアンテナモジュールのA−Aにおける縦断面図である。 (a)は本発明の第3の実施の形態におけるアンテナモジュールの上面斜視図であり、(b)は(a)に示されたアンテナモジュールの下面斜視図であり、(c)は(a)に示されたアンテナモジュールのA−Aにおける縦断面図である。 アンテナ基板の効果を確認するためのシミュレーションモデルを示している。 アンテナ基板の効果を確認するための他のシミュレーションモデルを示している。
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。
(第1の実施形態)
図1に示されているように、本実施形態におけるアンテナモジュールは、アンテナ基板1と、アンテナ基板1に搭載されたチップ2とを含んでいる。図1(a)において、アンテナモジュールは、仮想のxyz空間におけるxy平面に実装された状態で示されている。図1(a)において、上方向とは仮想のz軸の正方向のことをいう。
アンテナ基板1は、誘電体層11と、誘電体層11の上面に設けられた凹部12と、凹部12の周囲に設けられたアンテナ用表面導体層13と、誘電体層11の下面に設けられた複数の実装パッド14とを含んでいる。アンテナ基板1は、チップ2の複数の接続パッド2aの一部とアンテナ用表面導体層13とを電気的に接続する給電線15と、チップ2の複数の接続パッド2aの他の一部と実装パッド14とを電気的に接続するデータ用配線導体16と、第1のグランド導体層17と、第2のグランド導体層18と、複数のチップ実装パッド19とをさらに含んでいる。アンテナ基板1におけるアンテナは、アンテナ用表面導体層13と、給電線15とを含んでいる。
誘電体層11は、例えば平板形状を有しており、例えばセラミック材料から成る。凹部12は、平面視において、例えばチップ2よりも一回り大きい矩形状を有している。アンテナ用表面導体層13は、誘電体層11の上面の凹部12の周囲に設けられており、ビアを介して給電線15に電気的に接続されている。複数の実装パッド14は、誘電体層11の下面に設けられており、複数の実装パッド14の一部は、ビアを介してデータ用配線導体16に電気的に接続されている。
給電線15は、誘電体層11の内部に設けられており、チップ2およびアンテナ用表面導体層13に電気的に接続されている。データ用配線導体16は、誘電体層11の内部に設けられており、チップ2および複数の実装パッド14の一部に電気的に接続されている。第1のグランド導体層17および第2のグランド層18は、給電線15が適切なインピーダンスを有するように、また適切なシールド効果が得られるように、誘電体層11の内部にxy平面方向に設けられている。複数のチップ実装パッド19は、凹部12の底部に設けられている。
チップ2は、誘電体層11の上面に設けられた凹部12内に実装されており、チップ2の接
続パッド2aが、凹部12内に収容されている。チップ2は、アンテナ用表面導体層13によって受信された信号の処理、またはアンテナ用表面導体層13から放射される信号を生成する機能を有している。
本実施形態のアンテナ基板1は、チップ2の接続パッド2aが収容される凹部12を含む上面を有している誘電体層11と、誘電体層11の凹部12の周囲に設けられたアンテナ用表面導体層13とを含んでいることによって、凹部12内に収容されるチップ2の接続パッド2aとアンテナ用表面導体層13との間の干渉が低減され、かつ、誘電体層11の下面において複数の実装パッド14の数を増加させてデータ量の増大化に対応させることが可能となる。チップ2の接続パッド2aが凹部12内に収容されるため、例えばアンテナ用表面導体層13から放射された電波がチップ2の接続パッド2aに乗ってチップ2の接続パッド2aおよびアンテナ用表面導体層間に干渉が生じる可能性が低減されている。
本実施形態のアンテナモジュールは、上述のアンテナ基板1を含んでいることによって、チップ2の接続パッド2aおよびアンテナ用表面導体層13間の干渉が低減されており、かつデータ量の増大化に対応させることができる。
また、本実施形態のアンテナ基板1は、凹部12の底部に設けられたチップ実装用パッド19をさらに含んでいることによって、アンテナ用表面導体層13からの電波の影響を受けやすいチップ実装部(接続部)が凹部12底部に位置することになり、アンテナ用表面導体層13からチップ実装部への電波の直線的経路がなくなるので、チップおよびアンテナ用表面導体層間の干渉が低減されている。
また、誘電体層11の内部にチップ2とアンテナ用表面導体層13とを接続する給電線15が設けられ、この給電線15とアンテナ用表面導体層13との間に第1のグランド導体層17をさらに含んでいることによって、シールド効果により例えばアンテナ用表面導体層13から放射された電波が給電線15に干渉することを抑制し、給電線15を介したチップ2およびアンテナ用表面導体層13間の干渉をさらに低減できる。
また、給電線15と誘電体層11の下面との間にデータを伝送するデータ用配線導体16が設けられ、給電線15とデータ用配線導体16との間に設けられた第2のグランド導体層18をさらに含んでいることによって、給電線15によって伝送される高周波信号のデータ用配線導体16を経由したフィードバックを抑制でき、高周波信号の発振を抑制することができる。
図2に示されているように、本実施形態のアンテナモジュールの他の例として、チップ2の上面はアンテナ用表面導体層13よりも高い位置にありチップ2の接続パッド2aが凹部12内に設けられているものがある。
(第2の実施形態)
本発明の第2の実施形態について図3を参照して説明する。第2の実施形態のアンテナ基板において第1の実施形態のアンテナ基板と異なる構成は、凹部12の内部に段差を設け、この段差上面にワイヤーボンディング用パターン20を設けたことである。また凹部12の底部に、アンテナ用表面導体層13まで延伸する第3のグランド導体層21を設けたことである。また、アンテナ用表面導体層13と第3のグランド導体層21との間に第4のグランド導体層22を設け、この第4のグランド導体層22と第3のグランド導体層21とによって挟まれた層に、チップ2とアンテナ用表面導体層13を接続する給電線15をさらに備えている。また、第3のグランド導体層21と誘電体層11の下面との間に電源やデータ等を伝送するデータ用配線導体16をさらに備えている。その他の構成は第1の実施形態におけるアンテナモジュールと同様である。
本実施形態のアンテナ基板において、凹部12の内部に段差を設け、この段差上面にワイヤーボンディング用パターン20を設けることによって、ワイヤーボンディングタイプのチップを使用する際、不要信号が侵入しやすいワイヤーボンディング部が凹部内部に位置することになり、アンテナ用表面導体層13からワイヤーボンディング部までの直線的経路がなくなり、アンテナ用表面導体層13から放射された電波がワイヤーボンディング部からチップ2に侵入するのを防ぎ、チップおよびアンテナ用表面導体層間の干渉を低減できる。本実施形態のアンテナ基板1において、凹部12は、第1の実施形態のアンテナ基板1の凹部よりも深い。ボンディングワイヤは、凹部12内に収容されている。
また、凹部12の底部に、アンテナ用表面導体層13まで延伸する第3のグランド導体層21を設けているので、給電線15のインピーダンスがアンテナ用表面導体層13近傍まで一定化され、給電線15を伝送する高周波信号の反射が抑制され、高周波信号の損失を低減できる。
また、アンテナ用表面導体層13と第3のグランド導体層21との間に第4のグランド導体層22を設け、この第4のグランド導体層22と第3のグランド導体層21とではさまれた層に、チップ2とアンテナ用表面導体層13を接続する給電線15をさらに備えているので、アンテナ用表面導体層13から放射された電波が給電線15に侵入するのを防ぎ、給電線15を介したチップ2への干渉を抑制し、チップおよびアンテナ用表面導体層間の干渉をさらに低減できる。
また、第3のグランド導体層21と誘電体層11の下面との間に電源やデータ等を伝送するデータ用配線導体16をさらに備えているので、給電線15を伝送する高周波信号のデータ用配線導体16を経由したフィードバックを抑制でき、高周波信号の発振を抑制することができる。
(第3の実施形態)
本発明の第3の実施形態について図4を参照して説明する。第3の実施形態のアンテナモジュールにおいて第1の実施形態のアンテナ基板と異なる構成は、シールド部材23をさらに含んでいることである。シールド部材23は、例えば板状部材であって、例えば金属材料、金属粉末または電波吸収体粉末が含有された樹脂から成る。その他の構成は、第1の実施形態におけるアンテナ基板と同様である。
本実施形態におけるアンテナモジュールは、シールド部材23を含んでいることによって、チップ2の接続パッド2aおよびアンテナ用表面導体層13間の干渉をさらに低減させることができる。
シールド部材23は、平面視において凹部12の周囲に設けられた金属パターンに接合されており、金属パターンが、例えばビアを介してグランド導体層に電気的に接続されていると、チップ2の接続パッド2aおよびアンテナ用表面導体層13間の干渉をさらに低減させることができる。
シールド部材23の上面が、アンテナ用表面導体層13と同じかまたは低い位置にあると、例えばアンテナ用表面導体層13から放射される電波の損失が低減される。
本実施形態のアンテナモジュールにおいて、アンテナ基板1の凹部12の内部にチップ2を実装することによって、アンテナ用表面導体層13からチップ2への直線的経路がなくなるので、アンテナ用表面導体層13から放射される電波がチップに侵入しにくくなり、チップおよびアンテナ用表面導体層間の干渉を低減できる。
また、実装したチップ2の上にシールド部材23がさらに備えられているので、アンテナ用表面導体層13から放射される電波がシールド部材23でシールドされてさらにチップに侵入しにくくなり、チップおよびアンテナ用表面導体層間の干渉をさらに低減できる。
また、シールド部材23が金属または電波吸収体を含む板材であるので、シールド部材23のシールド効果を高め、チップおよびアンテナ用表面導体層間の干渉をさらに低減できる。
また、シールド部材23が金属粉末または電波吸収体粉末を含む樹脂であるので、シールド部材23のシールド効果を高め、チップおよびアンテナ用表面導体層間の干渉をさらに低減できる。
(実施例1)
上述の実施形態のアンテナ基板の効果を確認するために図5に示す例を用いてシミュレーションを行なった。図5の例は、基板中央にパッチアンテナ用表面導体層があり、その右側に凹部を用いたチップ実装エリアAA、左側には凹部がないチップ実装エリアBBがある例である。アンテナ用表面導体層から放射された電波の電界強度の凹部がある場合と、凹部がない場合での違いをシミュレーションを用いて調べた。シミュレータにはアンシス製HFSSを用い、基板材料としてアルミナを想定し、その比誘電率を9.2に設定した。パッチ
アンテナ用表面導体層のグランド導体層は基板表面から基板内部に0.3mm入った高さに設
定した。凹部寸法は2mm角、深さ0.3mmで、凹部中心をパッチアンテナ用表面導体層中心から2mm離れた位置に設定した。中心周波数を61.5GHzに設定してパッチアンテナ用表面導
体層を設計し、パッチ寸法を0.64mm角、給電点をパッチ中心から0.18mmずらしたところで図5(b)の反射特性が得られた。反射最小周波数は61.2GHz、反射-10dB以下の帯域は5.2GHzである。
図5(c)にシミュレーションで得られた図5(a)のB-B断面の電界強度分布を示す
。この図はパッチ導体付近の電界強度が最大になる瞬間の電界強度分布であり、ハッチング領域が18kV/m以上の強電界がかかっている領域である。ここでは電界強度の絶対値は問題ではなく、強電界領域がどのような形状で分布しているかが重要になる。図から凹部がない実装エリアBBには一部18kV/m以上の強電界がかかっているのに対し、凹部がある実装エリアAAにはそのような強電界領域はない。このことから凹部を設けることにより、アンテナ用表面導体層から放射された電波が、凹部がない場合よりも弱められることが分かる。これはアンテナ用表面導体層から放射された電波が、アンテナ用表面導体層近傍ではある程度基板表面に沿って伝播することによる。図5(d)に、図5(c)から位相が30度進んだタイミングでの電界強度分布を示す。実装エリアAAには強電界領域は全くないのに対し、実装エリアBBには基板表面に強電界領域が残っている。この基板表面に残っている強電界領域が、基板表面に沿って伝播する電波の成分である。実装エリアAAのように基板に凹部を設けることにより基板表面に段差ができ、これが電波の基板表面に沿った伝播を阻止して、凹部内の実装エリアAAの電界強度を下げている。このことは凹部内の実装エリアAAは、パッチアンテナ用表面導体層からの直線的経路がないためにアンテナ用表面導体層から放射された電波が到達しにくいと解釈することもできる。したがってチップを実装エリアBBに実装するより、実装エリアAAに実装する方が、チップが受ける電界は弱く、アンテナ用表面導体層からの放射の影響を小さくすることができる。言い換えるとアンテナ用表面導体層チップ間のアイソレーションを高めることができる。
(実施例2)
上述の実施形態のアンテナ基板の効果を確認するための他の例を図6に示す。図6の例は、図5の例のチップ実装エリアAA、BBにシリコン製チップ3が実装された場合の例であ
る。シミュレーションは図5の例と同じように行い、シリコンチップの比誘電率は11.9に設定した。シリコンチップの寸法は1.8mm角、厚さ0.25mmに設定した。チップと凹部の水
平方向のクリアランスは0.1mmであり、チップと基板とのすき間はフリップチップ実装を
想定して0.05mmに設定した。図6(b)にこのときの反射特性を示す。反射最小周波数は61.8GHz、反射-10dB以下の帯域は5.2GHzであり、チップが実装されない図5の例とほぼ
同じであった。
図6(c)にシミュレーションで得られた図6(a)のパッチ導体付近の電界強度が最大になる瞬間のC-C断面の電界強度分布を示す。図から凹部がない実装エリアBBに実装さ
れたチップは、広い範囲で18kV/m以上の強電界にさらされているのに対し、凹部がある実装エリアAAに実装されたチップは一部だけそのような強電界にさらされている。このことからチップを凹部がない基板表面に実装するより、凹部内に実装する方が、アンテナ用表面導体層から放射された電波の影響を受けないことが分かる。
図6(d)に、図6(c)から位相が30度進んだタイミングでの電界強度分布を示す。実装エリアAAに実装されたチップには強電界が全くかからないのに対し、実装エリアBBに実装したチップには広い範囲にわたって強電界がかかっている。実装エリアAAのように基板に凹部を設け、その凹部内にチップを実装することにより、アンテナ用表面導体層チップ間のアイソレーションを高めることができる。
1:アンテナ基板
2:チップ(高周波用半導体素子)
3:シリコンチップ
11:誘電体層
12:凹部
13:アンテナ用表面導体層
14:実装パッド
15:給電線
16:データ用配線導体
17:第1のグランド導体層
18:第2のグランド導体層
19:チップ実装用パッド
20:ワイヤーボンディング用パターン
21:第3のグランド導体層
22:第4のグランド導体層
23:シールド部材

Claims (3)

  1. チップ実装用パッドが設けられた凹部を含む上面を有している誘電体層と、
    該誘電体層の前記上面に設けられており、前記凹部の周囲に配置されたアンテナ用表面導体層と、
    前記誘電体層の下面に設けられた実装パッドと、
    前記誘電体層の内部に設けられており、前記チップと前記アンテナ用表面導体層とを電気的に接続する給電線と、
    該給電線と前記アンテナ用表面導体層との間に設けられた第1のグランド導体層と、前記給電線と前記誘電体層の下面との間に設けられたデータ用配線導体と、
    前記給電線と前記データ用配線導体との間に設けられた第2のグランド導体層とを備えていることを特徴とするアンテナ基板。
  2. 請求項1に記載されたアンテナ基板と、
    該アンテナ基板の前記誘電体層の前記上面に実装されており、前記凹部内に収容された接続パッドを有しているチップとを備えていることを特徴とするアンテナモジュール。
  3. 前記チップの上に設けられたシールド部材をさらに備えていることを特徴とする請求項記載のアンテナモジュール。
JP2011183807A 2011-08-25 2011-08-25 アンテナ基板およびアンテナモジュール Active JP5730159B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011183807A JP5730159B2 (ja) 2011-08-25 2011-08-25 アンテナ基板およびアンテナモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011183807A JP5730159B2 (ja) 2011-08-25 2011-08-25 アンテナ基板およびアンテナモジュール

Publications (2)

Publication Number Publication Date
JP2013046291A JP2013046291A (ja) 2013-03-04
JP5730159B2 true JP5730159B2 (ja) 2015-06-03

Family

ID=48009845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011183807A Active JP5730159B2 (ja) 2011-08-25 2011-08-25 アンテナ基板およびアンテナモジュール

Country Status (1)

Country Link
JP (1) JP5730159B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6094287B2 (ja) * 2013-03-15 2017-03-15 株式会社村田製作所 アンテナ一体型モジュールの製造方法およびアンテナ一体型モジュール
KR102175962B1 (ko) * 2013-09-02 2020-11-09 엘지이노텍 주식회사 레이더 장치
JP6247106B2 (ja) * 2014-02-03 2017-12-13 新光電気工業株式会社 半導体装置
JP6429680B2 (ja) * 2015-03-03 2018-11-28 パナソニック株式会社 アンテナ一体型モジュール及びレーダ装置
JP6500859B2 (ja) * 2016-08-22 2019-04-17 株式会社村田製作所 無線モジュール
US10594019B2 (en) 2016-12-03 2020-03-17 International Business Machines Corporation Wireless communications package with integrated antenna array
US11424539B2 (en) 2016-12-21 2022-08-23 Intel Corporation Wireless communication technology, apparatuses, and methods
CN109791966B (zh) * 2017-09-12 2023-08-08 苏州立琻半导体有限公司 发光器件封装
JP7315043B2 (ja) * 2017-11-29 2023-07-26 Tdk株式会社 パッチアンテナ
CN111527646B (zh) 2017-12-28 2021-08-03 株式会社村田制作所 天线阵列和天线模块
JP7145402B2 (ja) 2019-01-30 2022-10-03 株式会社村田製作所 アンテナモジュール及びアンテナ機器
CN111697319B (zh) 2019-03-12 2023-06-23 株式会社村田制作所 天线装置、天线模块以及通信装置
US11223101B2 (en) 2019-03-12 2022-01-11 Murata Manufacturing Co., Ltd. Antenna device, antenna module, and communication apparatus
JP7248493B2 (ja) * 2019-04-26 2023-03-29 新光電気工業株式会社 部品内蔵基板及びその製造方法
WO2020240998A1 (ja) * 2019-05-27 2020-12-03 株式会社村田製作所 アンテナモジュールおよびそれを搭載した通信装置
CN112447652A (zh) * 2019-08-28 2021-03-05 北京万应科技有限公司 天线前端模组制作方法及天线前端模组

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191715A (ja) * 1997-12-25 1999-07-13 Mitsubishi Electric Corp アレーアンテナ給電装置
JP2001196827A (ja) * 2000-01-17 2001-07-19 Hideo Suyama 送受信モジュールのアンテナ装置
JP2003204211A (ja) * 2002-09-30 2003-07-18 Nec Corp マイクロ波・ミリ波回路装置
JP2008259250A (ja) * 2008-07-31 2008-10-23 Fractus Sa 微小アンテナを含む集積回路パッケージ

Also Published As

Publication number Publication date
JP2013046291A (ja) 2013-03-04

Similar Documents

Publication Publication Date Title
JP5730159B2 (ja) アンテナ基板およびアンテナモジュール
US20180205155A1 (en) Antenna-integrated type communication module and manufacturing method for the same
CA2713353C (en) Radio frequency (rf) integrated circuit (ic) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities
TWI552434B (zh) 具有天線之半導體結構
TWI752958B (zh) 具有隔離饋體之補綴天線
JP6602324B2 (ja) 無線装置
US11756902B2 (en) High-frequency module
US9245859B2 (en) Wireless module
WO2017098741A1 (ja) マイクロ波モジュール
JP2004342949A (ja) 電子部品モジュール
US9484311B2 (en) Chip package and packaging method
JP6668197B2 (ja) 無線装置
JP6602326B2 (ja) 無線装置
KR101926797B1 (ko) 인쇄회로기판
JP6244958B2 (ja) 半導体装置
JP2011187812A (ja) 高周波モジュール
US20070077686A1 (en) Packaging method for preventing chips from being interfered and package structure thereof
JP5762452B2 (ja) 表面実装可能な集積回路のパッケージ化機構
CN213483749U (zh) 通信模块
JP2015026873A (ja) 表面実装可能な集積回路のパッケージ化機構
JP6776280B2 (ja) 無線通信モジュール、プリント基板、および製造方法
US10172230B1 (en) Surface mount technology device
JP2008263360A (ja) 高周波基板装置
KR101535914B1 (ko) 전자파 차폐 구조를 갖는 반도체 패키지, 회로 모듈 및 이를 포함하는 회로 시스템
WO2023189209A1 (ja) 高周波モジュール及び高周波モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150407

R150 Certificate of patent or registration of utility model

Ref document number: 5730159

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150