JP5728207B2 - 表示パネル - Google Patents

Description

本発明は、表示パネルに関し、特に、集積されたゲート駆動部を有する表示パネルにおいて消費電力を減少させることのできる表示パネルに関する。

表示パネルのうちの液晶表示装置は、現在、最も幅広く使用されている平板表示装置の一つであって、画素電極と共通電極など電界生成電極（ｆｉｅｌｄ ｇｅｎｅｒａｔｉｎｇ ｅｌｅｃｔｒｏｄｅ）が形成されている二枚の表示板と、その間に挿入されている液晶層とを含む。

液晶表示装置は、電界生成電極に電圧を印加して液晶層に電界を生成し、これを通じて液晶層の液晶分子の配列方向を決定し、入射光の偏光を制御することによって画像を表示する。表示パネルは、液晶表示装置以外にも、有機発光表示装置、プラズマ表示装置、及び電気泳動表示装置などがある。

このような表示装置には、ゲート駆動部及びデータ駆動部が含まれている。この中で、ゲート駆動部は、ゲート線、データ線、及び薄膜トランジスタなどと共にパターニングして、パネルの上に集積することができる。このように集積されたゲート駆動部は、別途のゲート駆動用チップを形成する必要がないので、製造コストが節減できるという長所がある。

しかし、このように集積されたゲート駆動部の内部に形成された薄膜トランジスタは、ゲートオフ信号を送出する間に一定の水準の漏洩電流が発生して、消費電力が増加するという問題がある。
また、温度によって薄膜トランジスタの半導体（特に、非晶質半導体）が有する特性が変わる問題があり、その結果、高温時に出力されるゲート電圧は一定の波形を有することができず、ノイズが発生する問題がある。

そこで、本発明は上記従来の表示パネルにおける問題点に鑑みてなされたものであって、本発明の目的は、表示パネルに実装されたゲート駆動部が消費する消費電力を減少させ、高温でも一定の波形のゲート電圧が出力できる表示パネルを提供することにある。

上記目的を達成するためになされた本発明による表示パネルは、表示パネルであって、
ゲート線を含む表示領域と、ゲート線の一端に接続され、複数のステージを含み、基板上に集積されるゲート駆動部とを有し、前記ステージは、クロック信号、第１低電圧、該第１低電圧より低い第２低電圧、複数の前段ステージのうち直前の前段ステージからの伝達信号、及び、複数の次段ステージのうち直後に連続して隣接する二つの次段ステージからの伝達信号の印加を受けて、前記第１低電圧をゲートオフ電圧として有するゲート電圧を出力することを特徴とする。

前記前段及び次段ステージからの伝達信号のローの時の電圧値は、前記第２低電圧であることが好ましい。
最初のステージに印加される少なくとも一つの伝達信号は、走査開始信号であることが好ましい。
前記表示領域はデータ線をさらに含み、前記表示パネルは、前記データ線に印加されるデータ電圧を供給するデータ駆動部をさらに有し、前記データ駆動部は、前記表示パネルの上側または下側に形成されることが好ましい。
前記ステージは、入力部、プルアップ駆動部、プルダウン駆動部、出力部、及び伝達信号生成部を含むことが好ましい。
前記入力部、前記プルダウン駆動部、前記出力部、前記伝達信号生成部は、第１ノードに接続することが好ましい。
前記入力部は、前記複数の前段ステージのうち直前の前段ステージからの伝達信号が入力される第１入力端子と前記第１ノードとの間に接続されることが好ましい。
前記出力部は、前記ゲート電圧を出力するゲート電圧出力端子と、クロック信号が入力されるクロック入力端子と、前記第１ノードとの間に接続されて、前記第１ノードの電圧に従ってゲート電圧を出力することが好ましい。

前記伝達信号生成部は、前記伝達信号を出力する伝達信号出力端子と、前記クロック入力端子と、前記第１ノードとの間に接続されて、前記第１ノードの電圧に従って伝達信号を出力することが好ましい。
前記プルアップ駆動部及び前記プルダウン駆動部は、第２ノードに接続されることが好ましい。
前記プルダウン駆動部は、前記複数の次段ステージのうち直後に連続して隣接する二つの次段ステージからの伝達信号、第１低電圧、及び第２低電圧を入力する各端子と、前記伝達信号を出力する伝達信号出力端子と、前記ゲート電圧を出力するゲート電圧出力端子とに接続され、前記第１ノード及び前記第２ノードとも接続されることが好ましい。
前記プルダウン駆動部は、前記第１ノードをプルダウンさせる構成要素と、前記第２ノードをプルダウンさせる構成要素と、前記伝達信号を出力する伝達信号出力端子をプルダウンさせる構成要素と、前記ゲート電圧を出力するゲート電圧出力端子をプルダウンさせる構成要素とを含むことが好ましい。
前記第１ノードをプルダウンさせる構成要素は、前記複数の次段ステージのうち直後に連続して隣接する二つの次段ステージからの伝達信号の内の少なくとも一つと前記第２ノードの電圧とに従って、前記第１ノードの電圧を前記第２低電圧に下げることが好ましい。
前記複数の次段ステージのうち直後に連続して隣接する二つの次段ステージからの伝達信号のうち、少なくとも一つの伝達信号によって前記第１ノードの電圧を前記第２低電圧に下げることは、前記複数の次段ステージのうち直後に連続して隣接する二つの次段ステージからの伝達信号のうち、少なくとも一つの伝達信号が制御端子に入力され、入力端子は前記第１ノードと接続される第１トランジスタと、前記第１トランジスタの出力端子が入力端子及び制御端子に接続され、出力端子は前記第２低電圧と接続される第２トランジスタとを通じて行われることが好ましい。

前記第２ノードをプルダウンさせる構成要素は、前記複数の前段ステージのうち直前の前段ステージからの伝達信号、又は当該ステージの伝達信号に従って前記第２ノードの電圧を前記第２低電圧に下げることが好ましい。
前記第２ノードをプルダウンさせる構成要素は、前記複数の前段ステージのうち直前の前段ステージからの伝達信号に従って前記第２ノードの電圧を前記第２低電圧に下げ、当該ステージの伝達信号によって前記第２ノードの電圧を前記第１低電圧に下げることが好ましい。
前記伝達信号出力端子をプルダウンさせる構成要素は、前記第２ノードの電圧に従って前記伝達信号出力端子の電圧を前記第２低電圧に下げることが好ましい。
前記伝達信号出力端子をプルダウンさせる構成要素は、前記複数の次段ステージのうち直後の次段ステージからの伝達信号によって、前記伝達信号出力端子の電圧を前記第２低電圧に下げることが好ましい。
前記ゲート電圧出力端子をプルダウンさせる構成要素は、前記第２ノードの電圧、又は前記複数の次段ステージのうち直後の次段ステージからの伝達信号に従って前記ゲート電圧出力端子の電圧を第１低電圧に下げることが好ましい。
前記プルアップ駆動部は、クロック信号が入力されるクロック入力端子と、前記プルダウン駆動部と、前記第２ノードとに接続されることが好ましい。

本発明に係る表示パネルによれば、各ステージの内部をゲートオフ電圧より低い電位に下げて、電流漏れを減らすことで、低消費電力を有し、高温でも伝達信号を通じて印加されるリップルを減らして、高温でも一定のゲートオン電圧を出力するという効果がある。 また、低温でもさらに低い電圧を印加しても動作でき、寿命も延長するという効果がある。

本発明の一実施形態に係る表示パネルの平面図である。 図１のゲート駆動部及びゲート線をさらに詳細に示したブロック図である。 図２における一つのステージ及び一つのゲート線を拡大して示した回路図である。 図３に示す本発明の実施形態に係るゲート駆動部を用いた場合の消費電力を従来技術に係る消費電力と比較したグラフである。 本発明の他の実施形態に係る表示パネルの平面図である。 図５のゲート駆動部及びゲート線をさらに詳細に示したブロック図である。 図６における一つのステージ及び一つのゲート線を拡大して示した回路図である。 図７に示す本発明の実施形態に係るゲート駆動部をを用いた場合の消費電力を従来技術に係る消費電力と比較したグラフである。 従来技術に係るゲート駆動部においてゲート電圧を出力する第１トランジスタに流れる電流をクロック信号（ＣＫＶ）を基準として示すグラフである。 図７に示す本発明の実施形態に係るゲート駆動部において第１トランジスタに流れる電流をクロック信号（ＣＫＶ）を基準として示すグラフである。 図７に示す本発明の実施形態を用いた場合と従来技術とを比べて高温での特性を示したグラフである。 図７に示す本発明の実施形態を用いた場合と従来技術とを比べて低温での特性を示したグラフである。 図７に示す本発明の実施形態を用いた場合と従来技術とを比べて寿命に対する特性を示したグラフである。

次に、本発明に係る表示パネルを実施するための形態の具体例を図面を参照しながら説明する。

図面において、種々の層及び領域を明確に表現するために厚さを拡大して示した。明細書の全体にわたって類似する部分に対しては同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるという時、これは他の部分の“すぐ上”にある場合だけでなく、その中間に他の部分がある場合も含む。一方、ある部分が他の部分の“すぐ上”にあるという時には、中間に他の部分がないことを意味する。

図１は、本発明の一実施形態に係る表示パネルの平面図である。
図１に示すように、本発明の一実施形態に係る表示パネル１００は、画像を表示する表示領域３００、及び表示領域３００のゲート線にゲート電圧を印加するゲート駆動部５００を含む。
また、表示領域３００のデータ線は、表示パネル１００に付着されたフレキシブル印刷回路フィルム（ＦＰＣ；ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｆｉｌｍ）４５０の上に形成されたデータドライバＩＣ４６０からデータ電圧の印加を受ける。一方、ゲート駆動部５００及びデータドライバＩＣ４６０は信号制御部６００によって制御される。

フレキシブル印刷回路フィルム４５０の外側には印刷回路基板４００（ＰＣＢ；ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）が形成されて、信号制御部６００からの信号をデータドライバＩＣ４６０及びゲート駆動部５００に伝達する。信号制御部６００から提供される信号としては、第１クロック信号（ＣＫＶ）、第２クロック信号（ＣＫＶＢ）、及びスキャン開示信号（ＳＴＶＰ）などの信号と、特定レベルの低電圧（Ｖｓｓ１、Ｖｓｓ２）を提供する信号を含む。

表示領域３００は、液晶表示パネルの場合には、薄膜トランジスタ（Ｔｒｓｗ）、液晶キャパシタ（Ｃｌｃ）、及び維持キャパシタ（Ｃｓｔ）などを含み、図１では液晶表示パネルを例に挙げて示している。一方、有機発光表示パネルでは薄膜トランジスタ及び有機発光ダイオードを含み、その他の表示パネルでは薄膜トランジスタなどの素子を含んで、表示領域３００を形成する。以下には、液晶表示パネルを例に挙げて説明する。

表示領域３００は、複数のゲート線（Ｇ１〜Ｇｎ）及び複数のデータ線（Ｄ１〜Ｄｍ）を含み、複数のゲート線（Ｇ１〜Ｇｎ）及び複数のデータ線（Ｄ１〜Ｄｍ）は互いに絶縁されて交差している。
各画素（ＰＸ）には、薄膜トランジスタ（Ｔｒｓｗ）、液晶キャパシタ（Ｃｌｃ）、及び維持キャパシタ（Ｃｓｔ）を含む。

薄膜トランジスタ（Ｔｒｓｗ）の制御端子は一つのゲート線に接続され、薄膜トランジスタ（Ｔｒｓｗ）の入力端子は一つのデータ線に接続され、薄膜トランジスタ（Ｔｒｓｗ）の出力端子は液晶キャパシタ（Ｃｌｃ）の一側端子及び維持キャパシタ（Ｃｓｔ）の一側端子に接続される。液晶キャパシタ（Ｃｌｃ）の他側端子は共通電極に接続され、維持キャパシタ（Ｃｓｔ）の他側端子は信号制御部６００から印加される維持電圧（Ｖｃｓｔ）の印加を受ける。

複数のデータ線（Ｄ１〜Ｄｍ）は、データドライバＩＣ４６０からデータ電圧の印加を受け、複数のゲート線（Ｇ１〜Ｇｎ）は、ゲート駆動部５００からゲート電圧の印加を受ける。
データドライバＩＣ４６０は、表示パネル１００の上側または下側に形成されて、縦方向に延長されたデータ線（Ｄ１〜Ｄｍ）と接続するが、図１の実施形態ではデータドライバＩＣ４６０が表示パネル１００の上側に位置する実施形態を示している。

ゲート駆動部５００は、クロック信号（ＣＫＶ、ＣＫＶＢ）、スキャン開示信号（ＳＴＶＰ）及びゲートオフ電圧に相当する第１低電圧（Ｖｓｓ１）と、ゲートオフ電圧より低い第２低電圧（Ｖｓｓ２）の印加を受けて、ゲート電圧（ゲートオン電圧及びゲートオフ電圧）を生成し、ゲート線（Ｇ１〜Ｇｎ）に順次にゲートオン電圧を印加する。

ゲート駆動部５００に印加されるクロック信号（ＣＫＶ、ＣＫＶＢ）、スキャン開示信号（ＳＴＶＰ）、第１低電圧（Ｖｓｓ１）、及び第２低電圧（Ｖｓｓ２）は、図１に示すように最外角側にあり、ゲート駆動部５００側に位置するフレキシブル印刷回路フィルム４５０を通じてゲート駆動部５００に印加される。このような信号は、外部または信号制御部６００から印刷回路基板４００を通じてフレキシブル印刷回路フィルム４５０に伝達される。
以上では、表示パネルの全体的な構造について説明した。
以下、本発明と係るゲート駆動部５００及びゲート線（Ｇ１〜Ｇｎ）を中心に説明する。

図２は、図１のゲート駆動部及びゲート線をさらに詳細に示したブロック図である。
図２では、ゲート駆動部５００をブロック化して詳細に説明する。
図２において、表示領域３００を抵抗（Ｒｐ）とキャパシタ（Ｃｐ）に示した。

これは、ゲート線（Ｇ１〜Ｇｎ）、液晶キャパシタ（Ｃｌｃ）、及び維持キャパシタ（Ｃｓｔ）は、それぞれ抵抗値及びキャパシタンスを有し、これらを全て合わせて、一つの抵抗（Ｒｐ）及び一つのキャパシタ（Ｃｐ）に表したものである。ステージ（ＳＲｎ）から出力されたゲート電圧はゲート線を通じて伝達される。ゲート線は、図２に示すように、回路的には抵抗（Ｒｐ）とキャパシタンス（Ｃｐ）を有するものと表すことができる。これらの値は、一つのゲート線が全体的に有する値であり、表示領域３００の構造及び特性によって他の値を有することができる。
以下、ゲート駆動部５００について説明する。

ゲート駆動部５００は、互いに従属的に接続された複数のステージ（ＳＲ１、ＳＲ２、ＳＲ３、ＳＲ４、・・・）を含む。各ステージ（ＳＲ１、ＳＲ２、ＳＲ３、ＳＲ４、・・・）は、三つの入力端子（ＩＮ１、ＩＮ２、ＩＮ３）、一つのクロック入力端子（ＣＫ）、二つの電圧入力端子（Ｖｉｎ１、Ｖｉｎ２）、ゲート電圧を出力するゲート電圧出力端子（ＯＵＴ）、及び伝達信号出力端子（ＣＲｏｕｔ）を含む。

まず、第１入力端子（ＩＮ１）は前段ステージの伝達信号出力端子（ＣＲｏｕｔ）と接続して、前段ステージの伝達信号（ＣＲ）の印加を受けるが、最初のステージは前段ステージが存在しないので、第１入力端子（ＩＮ１）にスキャン開示信号（ＳＴＶＰ）の印加を受ける。

第２入力端子（ＩＮ２）は、次段ステージの伝達信号出力端子（ＣＲｏｕｔ）と接続して、次段ステージの伝達信号（ＣＲ）の印加を受ける。また、第３入力端子（ＩＮ３）は次段ステージの次の段のステージの伝達信号出力端子（ＣＲｏｕｔ）と接続して、次段ステージの次の段のステージの伝達信号（ＣＲ）の印加を受ける。

ｎ番目ゲート線（Ｇｎ）に接続されたステージ（ＳＲｎ；図示せず）は、次段ステージ及び次段ステージの次の段のステージから伝達信号（ＣＲ）を受信するためにダミーステージを二つ形成する。ダミーステージ（ＳＲｎ＋１、ＳＲｎ＋２；図示せず）は、他のステージ（ＳＲ１〜ＳＲｎ）と異なり、ダミーゲート電圧を生成して出力するステージである。
つまり、他のステージ（ＳＲ１〜ＳＲｎ）から出力されたゲート電圧は、ゲート線を通じて伝達しながら、画素にデータ電圧が印加されて、画像を表示するようにするが、ダミーステージ（ＳＲｎ＋１、ＳＲｎ＋２）はゲート線に接続しない構成とすることもでき、ゲート線と接続しても、画像を表示しないダミー画素（図示せず）のゲート線と接続していて、画像を表示するのに使用しないことも可能である。

クロック端子（ＣＫ）にはクロック信号が印加されるが、複数のステージのうちの奇数番目ステージのクロック端子（ＣＫ）には第１クロック（ＣＫＶ）が印加され、偶数番目ステージのクロック端子（ＣＫ）には第２クロック（ＣＫＶＢ）が印加される。第１クロック（ＣＫＶ）と第２クロック（ＣＫＶＢ）は、互いに位相が反対になるクロック信号である。

第１電圧入力端子（Ｖｉｎ１）にはゲートオフ電圧に相当する第１低電圧（Ｖｓｓ１）が印加され、第２電圧入力端子（Ｖｉｎ２）には第１低電圧（Ｖｓｓ１）より低い第２低電圧（Ｖｓｓ２）が印加される。第１低電圧（Ｖｓｓ１）及び第２低電圧（Ｖｓｓ２）の電圧値は、実施形態によって多様なものがあり得、本実施形態においては、第１低電圧（Ｖｓｓ１）値として−５Ｖを使用し、第２低電圧（Ｖｓｓ２）値として−１０Ｖを使用する。

次に、ゲート駆動部５００の動作について説明する。
まず、第１ステージ（ＳＲ１）は、クロック入力端子（ＣＫ）を通じて外部から提供される第１クロック信号（ＣＫＶ）を、第１入力端子（ＩＮ１）を通じてスキャン開示信号（ＳＴＶＰ）を、第１及び第２電圧入力端子（Ｖｉｎ１、Ｖｉｎ２）には第１及び第２低電圧（Ｖｓｓ１、Ｖｓｓ２）を、そして第２及び第３入力端子（ＩＮ２、ＩＮ３）を通じて第２ステージ（ＳＲ２）及び第３ステージ（ＳＲ３）からそれぞれ提供される伝達信号（ＣＲ）を受信して、最初のゲートラインにゲート電圧出力端子（ＯＵＴ）を通じてゲートオン電圧を出力する。また、伝達信号出力端子（ＣＲｏｕｔ）では伝達信号（ＣＲ）を出力して第２ステージ（ＳＲ２）の第１入力端子（ＩＮ１）に伝達する。

第２ステージ（ＳＲ２）は、クロック入力端子（ＣＫ）を通じて外部から提供される第２クロック信号（ＣＫＶＢ）を、第１入力端子（ＩＮ１）を通じて第１ステージ（ＳＲ１）の伝達信号（ＣＲ）を、第１及び第２電圧入力端子（Ｖｉｎ１、Ｖｉｎ２）には第１及び第２低電圧（Ｖｓｓ１、Ｖｓｓ２）を、そして第２及び第３入力端子（ＩＮ２、ＩＮ３）を通じて第３ステージ（ＳＲ３）及び第４ステージ（ＳＲ４）からそれぞれ提供される伝達信号（ＣＲ）を受信して、二番目ゲートラインにゲート電圧出力端子（ＯＵＴ）を通じてゲートオン電圧を出力する。また、伝達信号出力端子（ＣＲｏｕｔ）では伝達信号（ＣＲ）を出力して、第３ステージ（ＳＲ３）の第１入力端子（ＩＮ１）及び第１ステージ（ＳＲ１）の第２入力端子（ＩＮ２）に伝達する。

また、第３ステージ（ＳＲ３）は、クロック入力端子（ＣＫ）を通じて外部から提供される第１クロック信号（ＣＫＶ）を受信し、第１入力端子（ＩＮ１）を通じて第２ステージ（ＳＲ２）の伝達信号（ＣＲ）を、第１及び第２電圧入力端子（Ｖｉｎ１、Ｖｉｎ２）には第１及び第２低電圧（Ｖｓｓ１、Ｖｓｓ２）を、そして第２及び第３入力端子（ＩＮ２、ＩＮ３）を通じて第４ステージ（ＳＲ４）及び第５ステージ（ＳＲ５）からそれぞれ提供される伝達信号（ＣＲ）を受信して、三番目ゲートラインにゲート電圧出力端子（ＯＵＴ）を通じてゲートオン電圧を出力する。また、伝達信号出力端子（ＣＲｏｕｔ）では伝達信号（ＣＲ）を出力して、第４ステージ（ＳＲ４）の第１入力端子（ＩＮ１）、第１ステージ（ＳＲ１）の第３入力端子（ＩＮ３）、及び第２ステージ（ＳＲ２）の第２入力端子（ＩＮ２）に伝達する。

上記と同様の方法により、ｎ番目ステージ（ＳＲｎ）は、クロック入力端子（ＣＫ）を通じて外部から提供される第２クロック信号（ＣＫＶＢ）を受信し、第１入力端子（ＩＮ１を通じて第（ｎ−１）ステージ（ＳＲ２）の伝達信号（ＣＲ）を、第１及び第２電圧入力端子（Ｖｉｎ１、Ｖｉｎ２）には第１及び第２低電圧（Ｖｓｓ１、Ｖｓｓ２）を、そして第２及び第３入力端子（ＩＮ２、ＩＮ３）を通じて第（ｎ＋１）ステージ（ＳＲｎ＋１；ダミーステージ）及び第（ｎ＋２）ステージ（ＳＲｎ＋２；ダミーステージ）からそれぞれ提供される伝達信号（ＣＲ）を受信して、ｎ番目ゲートラインにゲート電圧出力端子（ＯＵＴ）を通じてゲートオン電圧を出力する。また、伝達信号出力端子（ＣＲｏｕｔ）では伝達信号（ＣＲ）を出力して、第（ｎ＋１）ステージ（ＳＲｎ＋１；ダミーステージ）の第１入力端子（ＩＮ１）、第（ｎ−２）ステージ（ＳＲｎ−２）の第３入力端子（ＩＮ３）、及び第（ｎ−１）ステージ（ＳＲｎ−１）の第２入力端子（ＩＮ２）に伝達する。

図２を参照して全体的なゲート駆動部５００のステージ（ＳＲ）の接続構造について説明した。
以下、図３を参照して、一つのゲート線に接続されたゲート駆動部のステージ（ＳＲ）の構造についてさらに詳細に説明する。
図３は、図２における一つのゲート線に接続されている一つのステージ（ＳＲ）を拡大して示した回路図である。

図３に示すように、本実施形態に係るゲート駆動部５００の各ステージ（ＳＲ）は、入力部５１１、プルアップ駆動部５１２、伝達信号生成部５１３、出力部５１４、及びプルダウン駆動部５１５を含む。

入力部５１１は、一つのトランジスタ（第４トランジスタ（Ｔｒ４））を含み、第４トランジスタ（Ｔｒ４）の入力端子及び制御端子は第１入力端子（ＩＮ１）に共通接続（ダイオード接続）されており、出力端子は第１ノード（以下、Ｑ接続点）と接続されている。入力部５１１は、第１入力端子（ＩＮ１）にハイ電圧が印加される場合、これをＱ接続点に伝達する役割を果たす。

プルアップ駆動部５１２は、二つのトランジスタ（第７トランジスタ（Ｔｒ７）、第１２トランジスタ（Ｔｒ１２））を含む。まず、第１２トランジスタ（Ｔｒ１２）の制御端子と入力端子は共通接続され、クロック端子（ＣＫ）を通じて第１クロック信号（ＣＫＶ）または第２クロック信号（ＣＫＶＢ）を受信し、出力端子が第７トランジスタ（Ｔｒ７）の制御端子及びプルダウン駆動部５１５に接続されている。

一方、第７トランジスタ（Ｔｒ７）の入力端子もクロック端子（ＣＫ）に接続されており、出力端子が第２ノード（以下、Ｑ’接続点）に接続されており、Ｑ’接続点を通過してプルダウン駆動部５１５に接続されている。第７トランジスタ（Ｔｒ７）の制御端子は、第１２トランジスタ（Ｔｒ１２）の出力端子及びプルダウン駆動部５１５に接続されている。ここで、第７トランジスタ（Ｔｒ７）の入力端子と制御端子との間、及び制御端子と出力端子との間にはそれぞれ寄生キャパシタ（図示せず）が形成される。

このようなプルアップ駆動部５１２は、クロック端子（ＣＫ）からハイ（ｈｉｇｈ）信号が印加されると、ハイ（ｈｉｇｈ）信号が、第１２トランジスタ（Ｔｒ１２）を通じて第７トランジスタ（Ｔｒ７）の制御端子及びプルダウン駆動部５１５に伝達される。第７トランジスタ（Ｔｒ７）に伝達されたハイ（ｈｉｇｈ）信号は、第７トランジスタ（Ｔｒ７）をターンオンさせ、その結果、クロック端子（ＣＫ）から印加されたハイ（ｈｉｇｈ）信号をＱ’接続点に印加する。

伝達信号生成部５１３は、一つのトランジスタ（第１５トランジスタ（Ｔｒ１５））を含む。第１５トランジスタ（Ｔｒ１５）の入力端子にはクロック端子（ＣＫ）が接続され、第１クロック信号（ＣＫＶ）または第２クロック信号（ＣＫＶＢ）が入力され、制御端子は、入力部５１１の出力、つまり、Ｑ接続点に接続され、出力端子は伝達信号（ＣＲ）を出力する伝達信号出力端子（ＣＲｏｕｔ）と接続している。

ここで、制御端子と出力端子との間には寄生キャパシタ（図示せず）が形成される。第１５トランジスタ（Ｔｒ１５）の出力端子は、伝達信号出力端子（ＣＲｏｕｔ）だけでなく、プルダウン駆動部５１５と接続して、第２低電圧（Ｖｓｓ２）の印加を受ける。その結果、伝達信号（ＣＲ）のロー（ｌｏｗ）の時の電圧値は第２低電圧（Ｖｓｓ２）値を有する。

出力部５１４は、一つのトランジスタ（第１トランジスタ（Ｔｒ１））、及び一つのキャパシタ（第１キャパシタ（Ｃ１））を含む。第１トランジスタ（Ｔｒ１）の制御端子はＱ接続点と接続され、入力端子はクロック端子（ＣＫ）を通じて第１クロック信号（ＣＫＶ）または第２クロック信号（ＣＫＶＢ）を受信し、制御端子と出力端子との間には第１キャパシタ（Ｃ１）が形成され、出力端子はゲート電圧出力端子（ＯＵＴ）と接続されている。また、出力端子はプルダウン駆動部５１５と接続され、第１低電圧（Ｖｓｓ１）の印加を受ける。その結果、ゲートオフ電圧の電圧値は第１低電圧（Ｖｓｓ１）値を有する。このような出力部５１４は、Ｑ接続点での電圧及び第１クロック信号（ＣＫＶ）によってゲート電圧を出力する。

プルダウン駆動部５１５は、ステージ（ＳＲ）上に存在する電荷を除去して、ゲートオフ電圧及び伝達信号（ＣＲ）のロー（ｌｏｗ）電圧が円滑に出力されるようにするための部分で、Ｑ接続点の電位を低くする役割、Ｑ’接続点の電位を低くする役割、伝達信号（ＣＲ）に出力される電圧を下げる役割、及びゲート線に出力される電圧を下げる役割を果たす。
プルダウン駆動部５１５は、１０個のトランジスタ（第２トランジスタ（Ｔｒ２）、第３トランジスタ（Ｔｒ３）、第５トランジスタ（Ｔｒ５）、第６トランジスタ（Ｔｒ６）、第８トランジスタ〜第１１トランジスタ（Ｔｒ８〜Ｔｒ１１）、第１３トランジスタ（Ｔｒ１３）、及び第１６トランジスタ（Ｔｒ１６）を含む。

まず、Ｑ接続点をプルダウンさせるトランジスタについて説明する。
Ｑ接続点をプルダウンさせるトランジスタは、第６トランジスタ（Ｔｒ６）、第９トランジスタ（Ｔｒ９）、第１０トランジスタ（Ｔｒ１０）、及び第１６トランジスタ（Ｔｒ１６）である。
第６トランジスタ（Ｔｒ６）は、第３入力端子（ＩＮ３）と制御端子が接続され、出力端子は第２電圧入力端子（Ｖｉｎ２）と接続され、入力端子はＱ接続点と接続されている。したがって、第６トランジスタ（Ｔｒ６）は次段ステージの次の段のステージから印加される伝達信号（ＣＲ）によってターンオンされて、Ｑ接続点の電圧を第２低電圧（Ｖｓｓ２）に下げる役割を果たす。

第９トランジスタ（Ｔｒ９）及び第１６トランジスタ（Ｔｒ１６）は共に動作してＱ接続点をプルダウンさせ、第９トランジスタ（Ｔｒ９）の制御端子は第２入力端子（ＩＮ２）と接続され、入力端子はＱ接続点と接続され、出力端子は第１６トランジスタ（Ｔｒ１６）の入力端子及び制御端子と接続されている。第１６トランジスタ（Ｔｒ１６）は、制御端子及び入力端子が第９トランジスタ（Ｔｒ９）の出力端子と接続（ダイオード接続）されており、出力端子は第２電圧入力端子（Ｖｉｎ２）と接続されている。したがって、第９トランジスタ（Ｔｒ９）及び第１６トランジスタ（Ｔｒ１６）は次段ステージから印加される伝達信号（ＣＲ）によってターンオンされて、Ｑ接続点の電圧を第２低電圧（Ｖｓｓ２）に下げる役割を果たす。

第１０トランジスタ（Ｔｒ１０）の入力端子はＱ接続点と接続され、出力端子は第２電圧入力端子（Ｖｉｎ２）と接続され、制御端子はＱ’接続点（Ｑ接続点の電圧と反対位相を有して、反転端ともいう）と接続されている。したがって、第１０トランジスタ（Ｔｒ１０）は、Ｑ’接続点がハイ電圧を有する一般的な区間では、続けてＱ接続点の電圧を第２低電圧（Ｖｓｓ２）に下げており、Ｑ’接続点の電圧がロー（ｌｏｗ）の時に限ってＱ接続点の電圧を下げない役割を果たす。Ｑ接続点の電圧が低くなれない時に、当該ステージはゲートオン電圧及び伝達信号（ＣＲ）を出力する。

プルダウン駆動部５１５において、Ｑ’接続点をプルダウンさせるトランジスタについて説明する。Ｑ’接続点をプルダウンさせるトランジスタは、第５トランジスタ（Ｔｒ５）、第８トランジスタ（Ｔｒ８）、及び第１３トランジスタ（Ｔｒ１３）である。
第５トランジスタ（Ｔｒ５）の制御端子は第１入力端子（ＩＮ１）と接続され、入力端子はＱ’接続点と接続され、出力端子は第２電圧入力端子（Ｖｉｎ２）と接続されている。その結果、前段ステージの伝達信号（ＣＲ）によってＱ’接続点の電圧を第２低電圧（Ｖｓｓ２）に下げる役割を果たす。

また、第８トランジスタ（Ｔｒ８）は、当該ステージの伝達信号出力端子（ＣＲｏｕｔ）と接続された制御端子、Ｑ’接続点に接続された入力端子、及び第２電圧入力端子（Ｖｉｎ２）と接続された出力端子を有する。その結果、当該ステージの伝達信号（ＣＲ）によってＱ接続点の電圧を第２低電圧（Ｖｓｓ２）に下げる役割を果たす。

第１３トランジスタ（Ｔｒ１３）は、当該ステージの伝達信号出力端子（ＣＲｏｕｔ）と接続された制御端子、プルアップ駆動部５１２の第１２トランジスタ（Ｔｒ１２）の出力端子と接続された入力端子、及び第２電圧入力端子（Ｖｉｎ２）と接続された出力端子を有する。その結果、当該ステージの伝達信号（ＣＲ）によってプルアップ駆動部５１２の内部の電位を第２低電圧（Ｖｓｓ２）に下げ、プルアップ駆動部５１２と接続されたＱ’接続点の電圧も第２低電圧（Ｖｓｓ２）に下げる役割を果たす。
つまり、第１３トランジスタ（Ｔｒ１３）は、厳密には、プルアップ駆動部５１２の内部電荷を第２低電圧（Ｖｓｓ２）側に排出させる役割を果たすが、プルアップ駆動部５１２がＱ’接続点とも接続しているので、Ｑ’接続点の電圧がプルアップされないように、間接的にＱ’接続点の電圧を第２低電圧（Ｖｓｓ２）に下げることに役立つ。

次に、プルダウン駆動部５１５から伝達信号（ＣＲ）に出力される電圧を下げる役割を果たすトランジスタについて説明する。伝達信号（ＣＲ）に出力される電圧を下げる役割を果たすトランジスタは第１１トランジスタ（Ｔｒ１１）である。
第１１トランジスタ（Ｔｒ１１）は、Ｑ’接続点と接続された制御端子、伝達信号出力端子（ＣＲｏｕｔ）と接続された入力端子、及び第２電圧入力端子（Ｖｉｎ２）と接続された出力端子を有する。その結果、Ｑ’接続点の電圧がハイ（ｈｉｇｈ）の場合、伝達信号出力端子（ＣＲｏｕｔ）の電圧を第２低電圧（Ｖｓｓ２）に下げ、その結果、伝達信号（ＣＲ）がロー（ｌｏｗ）レベルに変わる。

次に、プルダウン駆動部５１５からゲート線に出力される電圧を下げる役割を果たすトランジスタについて説明する。ゲート線に出力される電圧を下げる役割を果たすトランジスタは、第２トランジスタ（Ｔｒ２）及び第３トランジスタ（Ｔｒ３）である。
第２トランジスタ（Ｔｒ２）は、第２入力端子（ＩＮ２）に接続する制御端子、ゲート電圧出力端子（ＯＵＴ）と接続される入力端子、及び第１電圧入力端子（Ｖｉｎ１）と接続する出力端子を有する。その結果、次段ステージの伝達信号（ＣＲ）が出力されると、出力されるゲート電圧を第１低電圧（Ｖｓｓ１）に変える。
第３トランジスタ（Ｔｒ３）は、Ｑ’接続点に接続する制御端子、ゲート電圧出力端子（ＯＵＴ）と接続する入力端子、及び第１電圧入力端子（Ｖｉｎ１）と接続する出力端子を有する。その結果、Ｑ’接続点の電圧がハイ（ｈｉｇｈ）の場合、出力されるゲート電圧を第１低電圧（Ｖｓｓ１）に変える。

プルダウン駆動部５１５では、ゲート電圧出力端子（ＯＵＴ）だけを第１低電圧（Ｖｓｓ１）に下げ、Ｑ接続点、Ｑ’接続点、及び伝達信号出力端子（ＣＲｏｕｔ）は、第１低電圧（Ｖｓｓ１）より低い第２低電圧（Ｖｓｓ２）に下げる。
その結果、ゲートオン電圧と伝達信号（ＣＲ）のハイ（ｈｉｇｈ）での電圧は同一の電圧を有することができるが、ゲートオフ電圧と伝達信号（ＣＲ）のロー（ｌｏｗ）での電圧は互いに異なる電圧値を有する。つまり、ゲートオフ電圧は第１低電圧（Ｖｓｓ１）値を有し、伝達信号（ＣＲ）のロー（ｌｏｗ）電圧値は第２低電圧（Ｖｓｓ２）値を有する。

ゲート電圧及び伝達信号（ＣＲ）は多様な電圧値を有することができ、本実施形態においては、ゲートオン電圧は２５Ｖ、ゲートオフ電圧及び第１低電圧（Ｖｓｓ１）は−５Ｖを有し、伝達信号（ＣＲ）のハイ（ｈｉｇｈ）電圧は２５Ｖ、ロー（ｌｏｗ）電圧及び第２低電圧（Ｖｓｓ２）は−１０Ｖを有する。

総合して述べると、一つのステージ（ＳＲ）は、Ｑ接続点での電圧によって、伝達信号生成部５１３、出力部５１４が動作して、伝達信号（ＣＲ）のハイ（ｈｉｇｈ）電圧及びゲートオン電圧を出力し、前段、次段、及び次段の次の段の伝達信号（ＣＲ）によって、伝達信号（ＣＲ）はハイ（ｈｉｇｈ）電圧から第２低電圧（Ｖｓｓ２）に下がり、ゲートオン電圧は第１低電圧（Ｖｓｓ１）に下がって、ゲートオフ電圧になる。

ここで、一つのステージ（ＳＲ）は、低消費電力で駆動されるため、次段だけでなく、その次の段の伝達信号（ＣＲ）によってもＱ接続点の電圧を第２低電圧（Ｖｓｓ２）に下げ、第２低電圧（Ｖｓｓ２）がゲートオフ電圧である第１低電圧（Ｖｓｓ１）より低くて、他のステージから印加された伝達信号（ＣＲ）がリップル（ｒｉｐｐｌｅ）またはノイズを含んで、電圧が変わっても第２低電圧（Ｖｓｓ２）値が十分に低くて、ステージに含まれているトランジスタが漏洩電流を流すことがなく、電力消費量が減少するという長所がある。

図４は、図３に示す本発明の実施形態に係るゲート駆動部を用いた場合の消費電力を従来技術に係る消費電力と比較したグラフである。
図４において、Ａは図３に示す本発明の実施形態に係るゲート駆動部を用いた場合の消費電力であり、Ｂは従来技術に係る消費電力である。

Ａは、複数の棒グラフで表現されており、これは複数の実施形態を通じて実験した結果であるという点を示し、１８９ｍＷというのは、図３に示す本発明の実施形態に係るゲート駆動部を用いた場合の平均消費電力である。一方、従来技術に係るゲート駆動部の消費電力は、一般に、４３０ｍＷと知られている。これによって半分以上の消費電力を減少させることができることが分かる。

ステージ（ＳＲ）に形成されているトランジスタ（Ｔｒ１〜Ｔｒ１３、Ｔｒ１５、Ｔｒ１６）はＮＭＯＳトランジスタとすることができ、トランジスタ（Ｔｒ１〜Ｔｒ１３、Ｔｒ１５、Ｔｒ１６）がＰＭＯＳで形成される場合、制御端子に印加される電圧がロー（ｌｏｗ）の時にトランジスタ（Ｔｒ１〜Ｔｒ１３、Ｔｒ１５、Ｔｒ１６）がオンになり得る。

以下、図５〜図７を参照して、本発明の他の実施形態に係る表示パネルについて説明する。
まず、図５においては、図１と異なり、データドライバＩＣ４６０は表示パネル１００の下側に形成されている実施形態を示している。
これは、図６及び図７に示す本発明の実施形態が図５に示す本発明の実施形態に限定されるという意味ではなく、図１及び図５に示す本発明の実施形態の全てにおいて使用可能であるが、図１と異なる図５に示す本発明の実施形態もあることを示すために、別途の図５を用いたものである。

図５は、本発明の他の実施形態に係る表示パネルの平面図である。
図５は、図１とほぼ同一であるが、但し、データドライバＩＣ４６０が表示パネル１００の下側に形成されている点だけが異なる。これに反し、図１に示す本発明の実施形態ではデータドライバＩＣ４６０が表示パネル１００の上側に位置する実施形態を示している。図２及び図３のゲート駆動部と、図６及び図７のゲート駆動部とは、図１及び図５の表示パネルの構造の全てにおいて使用可能である。

図６は、図５のゲート駆動部及びゲート線をさらに詳細に示したブロック図で、図２と同一の信号特性を有する。つまり、ゲート駆動部５００に形成された各ステージ（ＳＲ）に入力される信号及び出力される信号は同一である。
図６は、ゲート駆動部５００の全体的な接続関係及び動作を示すので、もう一度説明すれば、下記と通りである。

ゲート駆動部５００は、互いに従属的に接続された複数のステージ（ＳＲ１、ＳＲ２、ＳＲ３、ＳＲ４、…）を含む。各ステージ（ＳＲ１、ＳＲ２、ＳＲ３、ＳＲ４、…）は三個の入力端子（ＩＮ１、ＩＮ２、ＩＮ３）、一つのクロック入力端子（ＣＫ）、二つの電圧入力端子（Ｖｉｎ１、Ｖｉｎ２）、ゲート電圧を出力するゲート電圧出力端子（ＯＵＴ）、及び伝達信号出力端子（ＣＲｏｕｔ）を含む。

まず、第１入力端子（ＩＮ１）は前段ステージの伝達信号出力端子（ＣＲｏｕｔ）に接続され、前段ステージの伝達信号（ＣＲ）の印加を受けるが、最初のステージは前段ステージが存在しないので、第１入力端子（ＩＮ１）にスキャン開示信号（ＳＴＶＰ）の印加を受ける。
第２入力端子（ＩＮ２）は、次段ステージの伝達信号出力端子（ＣＲｏｕｔ）に接続され、次段ステージの伝達信号（ＣＲ）の印加を受ける。また、第３入力端子（ＩＮ３）は、次段ステージの次の段のステージの伝達信号出力端子（ＣＲｏｕｔ）に接続され、次段ステージの次の段のステージの伝達信号（ＣＲ）の印加を受ける。

ｎ番目ゲート線（Ｇｎ）に接続されたステージ（ＳＲｎ；図示せず）は、次段ステージ及び次段ステージの次の段のステージから伝達信号（ＣＲ）を受信するために、ダミーステージを二つ形成する。ダミーステージ（ＳＲｎ＋１、ＳＲｎ＋２；図示せず）は、他のステージ（ＳＲ１〜ＳＲｎ）と異なり、ダミーゲート電圧を生成して出力するステージである。つまり、他のステージ（ＳＲ１〜ＳＲｎ）から出力されたゲート電圧はゲート線を通じて伝達しながら、画素にデータ電圧が印加されて、画像を表示するようにするが、ダミーステージ（ＳＲｎ＋１、ＳＲｎ＋２）はゲート線に接続しないことができ、ゲート線と接続しても、画像を表示しないダミー画素（図示せず）のゲート線と接続していて、画像を表示するのに使用しないことも可能である。

クロック端子（ＣＫ）にはクロック信号が印加されるが、複数のステージのうちの奇数番目ステージのクロック端子（ＣＫ）には第１クロック（ＣＫＶ）が印加され、偶数番目ステージのクロック端子（ＣＫ）には第２クロック（ＣＫＶＢ）が印加される。第１クロック（ＣＫＶ）と第２クロック（ＣＫＶＢ）は、互いに位相が反対になるクロック信号である。

第１電圧入力端子（Ｖｉｎ１）にはゲートオフ電圧に相当する第１低電圧（Ｖｓｓ１）が印加され、第２電圧入力端子（Ｖｉｎ２）には第１低電圧（Ｖｓｓ１）より低い第２低電圧（Ｖｓｓ２）が印加される。第１低電圧（Ｖｓｓ１）及び第２低電圧（Ｖｓｓ２）の電圧値は、実施形態によって多様なものがあり得、本実施形態においては、第１低電圧（Ｖｓｓ１）値として−５Ｖを使用し、第２低電圧（Ｖｓｓ２）値として−１０Ｖを使用する。

次に、ゲート駆動部５００の動作について説明する。
まず、第１ステージ（ＳＲ１）は、クロック入力端子（ＣＫ）を通じて外部から提供される第１クロック信号（ＣＫＶ）を、第１入力端子（ＩＮ１）を通じてスキャン開示信号（ＳＴＶＰ）を、第１及び第２電圧入力端子（Ｖｉｎ１、Ｖｉｎ２）には第１及び第２低電圧（Ｖｓｓ１、Ｖｓｓ２）を、そして第２及び第３入力端子（ＩＮ２、ＩＮ３）を通じて第２ステージ（ＳＲ２）及び第３ステージ（ＳＲ３）からそれぞれ提供される伝達信号（ＣＲ）を受信して、最初のゲートラインにゲート電圧出力端子（ＯＵＴ）を通じてゲートオン電圧を出力する。また、伝達信号出力端子（ＣＲｏｕｔ）では伝達信号（ＣＲ）を出力して、第２ステージ（ＳＲ２）の第１入力端子（ＩＮ１）に伝達する。

第２ステージ（ＳＲ２）は、クロック入力端子（ＣＫ）を通じて外部から提供される第２クロック信号（ＣＫＶＢ）を、第１入力端子（ＩＮ１）を通じて第１ステージ（ＳＲ１）の伝達信号（ＣＲ）を、第１及び第２電圧入力端子（Ｖｉｎ１、Ｖｉｎ２）には第１及び第２低電圧（Ｖｓｓ１、Ｖｓｓ２）を、そして第２及び第３入力端子（ＩＮ２、ＩＮ３）を通じて第３ステージ（ＳＲ３）及び第４ステージ（ＳＲ４）からそれぞれ提供される伝達信号（ＣＲ）を受信して、二番目ゲートラインにゲート電圧出力端子（ＯＵＴ）を通じてゲートオン電圧を出力する。また、伝達信号出力端子（ＣＲｏｕｔ）では伝達信号（ＣＲ）を出力して、第３ステージ（ＳＲ３）の第１入力端子（ＩＮ１）及び第１ステージ（ＳＲ１）の第２入力端子（ＩＮ２）に伝達する。

また、第３ステージ（ＳＲ３）は、クロック入力端子（ＣＫ）を通じて外部から提供される第１クロック信号（ＣＫＶ）を受信し、第１入力端子（ＩＮ１）を通じて第２ステージ（ＳＲ２）の伝達信号（ＣＲ）を、第１及び第２電圧入力端子（Ｖｉｎ１、Ｖｉｎ２）には第１及び第２低電圧（Ｖｓｓ１、Ｖｓｓ２）を、そして第２及び第３入力端子（ＩＮ２、ＩＮ３）を通じて第４ステージ（ＳＲ４）及び第５ステージ（ＳＲ５）からそれぞれ提供される伝達信号（ＣＲ）を受信して、三番目ゲートラインにゲート電圧出力端子（ＯＵＴ）を通じてゲートオン電圧を出力する。また、伝達信号出力端子（ＣＲｏｕｔ）では伝達信号（ＣＲ）を出力して、第４ステージ（ＳＲ４）の第１入力端子（ＩＮ１）、第１ステージ（ＳＲ１）の第３入力端子（ＩＮ３）、及び第２ステージ（ＳＲ２）の第２入力端子（ＩＮ２）に伝達する。

上記と同様の方法により、ｎ番目ステージ（ＳＲｎ）は、クロック入力端子（ＣＫ）を通じて外部から提供される第２クロック信号（ＣＫＶＢ）を受信し、第１入力端子（ＩＮ１を通じて第（ｎ−１）ステージ（ＳＲ２）の伝達信号（ＣＲ）を、第１及び第２電圧入力端子（Ｖｉｎ１、Ｖｉｎ２）には第１及び第２低電圧（Ｖｓｓ１、Ｖｓｓ２）を、そして第２及び第３入力端子（ＩＮ２、ＩＮ３）を通じて第（ｎ＋１）ステージ（ＳＲｎ＋１；ダミーステージ）及び第（ｎ＋２）ステージ（ＳＲｎ＋２；ダミーステージ）からそれぞれ提供される伝達信号（ＣＲ）を受信して、ｎ番目ゲートラインにゲート電圧出力端子（ＯＵＴ）を通じてゲートオン電圧を出力する。また、伝達信号出力端子（ＣＲｏｕｔ）では伝達信号（ＣＲ）を出力して、第（ｎ＋１）ステージ（ＳＲｎ＋１；ダミーステージ）の第１入力端子（ＩＮ１）、第（ｎ−２）ステージ（ＳＲｎ−２）の第３入力端子（ＩＮ３）、及び第（ｎ−１）ステージ（ＳＲｎ−１）の第２入力端子（ＩＮ２）に伝達する。

図６を参照して全体的なゲート駆動部５００のステージ（ＳＲ）の接続構造について説明した。
以下、図７を参照して、一つのゲート線に接続されたゲート駆動部のステージ（ＳＲ）の構造についてさらに詳細に説明する。
図７は、図６における一つのゲート線に接続されている一つのステージ（ＳＲ）を拡大して示した回路図である。

図７に示すように、本実施形態に係るゲート駆動部５００の各ステージ（ＳＲ）は、入力部５１１、プルアップ駆動部５１２、伝達信号生成部５１３、出力部５１４、及びプルダウン駆動部５１５を含む。

入力部５１１は、一つのトランジスタ（第４トランジスタ（Ｔｒ４））を含み、第４トランジスタ（Ｔｒ４）の入力端子及び制御端子は第１入力端子（ＩＮ１）に共通接続（ダイオード接続）されており、出力端子は第１ノード（以下、Ｑ接続点）と接続されている。入力部５１１は、第１入力端子（ＩＮ１）にハイ電圧が印加される場合、これをＱ接続点に伝達する役割を果たす。

プルアップ駆動部５１２は、二つのトランジスタ（第７トランジスタ（Ｔｒ７）、第１２トランジスタ（Ｔｒ１２））を含む。まず、第１２トランジスタ（Ｔｒ１２）の制御端子と入力端子は共通接続され、クロック端子（ＣＫ）を通じて第１クロック信号（ＣＫＶ）または第２クロック信号（ＣＫＶＢ）を受信し、出力端子が第７トランジスタ（Ｔｒ７）の制御端子及びプルダウン駆動部５１５に接続されている。

一方、第７トランジスタ（Ｔｒ７）の入力端子もクロック端子（ＣＫ）に接続されており、出力端子が第２ノード（以下、Ｑ’接続点）に接続されており、Ｑ’接続点を通過してプルダウン駆動部５１５に接続されている。第７トランジスタ（Ｔｒ７）の制御端子は、第１２トランジスタ（Ｔｒ１２）の出力端子及びプルダウン駆動部５１５に接続されている。ここで、第７トランジスタ（Ｔｒ７）の入力端子と制御端子との間、及び制御端子と出力端子との間には、それぞれ寄生キャパシタ（図示せず）が形成される。

このようなプルアップ駆動部５１２は、クロック端子（ＣＫ）からハイ（ｈｉｇｈ）信号が印加されると、ハイ（ｈｉｇｈ）信号が第１２トランジスタ（Ｔｒ１２）を通じて第７トランジスタ（Ｔｒ７）の制御端子及びプルダウン駆動部５１５に伝達される。第７トランジスタ（Ｔｒ７）に伝達されたハイ（ｈｉｇｈ）信号は第７トランジスタ（Ｔｒ７）をターンオンさせ、その結果、クロック端子（ＣＫ）から印加されたハイ（ｈｉｇｈ）信号をＱ’接続点に印加する。

伝達信号生成部５１３は、一つのトランジスタ（第１５トランジスタ（Ｔｒ１５））を含む。第１５トランジスタ（Ｔｒ１５）の入力端子にはクロック端子（ＣＫ）が接続され、第１クロック信号（ＣＫＶ）または第２クロック信号（ＣＫＶＢ）が入力され、制御端子は、入力部５１１の出力、つまり、Ｑ接続点と接続され、出力端子は伝達信号（ＣＲ）を出力する伝達信号出力端子（ＣＲｏｕｔ）と接続している。

ここで、制御端子と出力端子との間には寄生キャパシタ（図示せず）が形成される。第１５トランジスタ（Ｔｒ１５）の出力端子は、伝達信号出力端子（ＣＲｏｕｔ）だけでなく、プルダウン駆動部５１５と接続して、第２低電圧（Ｖｓｓ２）の印加を受ける。その結果、伝達信号（ＣＲ）のロー（ｌｏｗ）の時の電圧値は、第２低電圧（Ｖｓｓ２）値を有する。

出力部５１４は、一つのトランジスタ（第１トランジスタ（Ｔｒ１））及び、一つのキャパシタ（第１キャパシタ（Ｃ１））を含む。第１トランジスタ（Ｔｒ１）の制御端子はＱ接続点と接続され、入力端子はクロック端子（ＣＫ）を通じて第１クロック信号（ＣＫＶ）または第２クロック信号（ＣＫＶＢ）を受信し、制御端子と出力端子との間には第１キャパシタ（Ｃ１）が形成され、出力端子はゲート電圧出力端子（ＯＵＴ）と接続されている。また、出力端子はプルダウン駆動部５１５と接続され、第１低電圧（Ｖｓｓ１）の印加を受ける。その結果、ゲートオフ電圧の電圧値は、第１低電圧（Ｖｓｓ１）値を有する。このような出力部５１４は、Ｑ接続点での電圧及び第１クロック信号（ＣＫＶ）により、ゲート電圧を出力する。

プルダウン駆動部５１５は、ステージ（ＳＲ）上に存在する電荷を除去して、ゲートオフ電圧及び伝達信号（ＣＲ）のロー（ｌｏｗ）電圧が円滑に出力されるようにするための部分で、Ｑ接続点の電位を低くする役割、Ｑ’接続点の電位を低くする役割、伝達信号（ＣＲ）に出力される電圧を下げる役割、及びゲート線に出力される電圧を下げる役割を果たす。

プルダウン駆動部５１５は、１１個のトランジスタ（第２トランジスタ（Ｔｒ２）、第３トランジスタ（Ｔｒ３）、第５トランジスタ（Ｔｒ５）、第６トランジスタ（Ｔｒ６）、第８トランジスタ〜第１１トランジスタ（Ｔｒ８〜Ｔｒ１１）、第１３トランジスタ（Ｔｒ１３）、第１６トランジスタ（Ｔｒ１６）、及び第１７トランジスタ（Ｔｒ１７））を含む。

まず、Ｑ接続点をプルダウンさせるトランジスタについて説明する。
Ｑ接続点をプルダウンさせるトランジスタは、第６トランジスタ（Ｔｒ６）、第９トランジスタ（Ｔｒ９）、第１０トランジスタ（Ｔｒ１０）、及び第１６トランジスタ（Ｔｒ１６）である。
第６トランジスタ（Ｔｒ６）は、第３入力端子（ＩＮ３）と制御端子が接続され、出力端子は第２電圧入力端子（Ｖｉｎ２）と接続され、入力端子はＱ接続点と接続されている。したがって、第６トランジスタ（Ｔｒ６）は次段ステージの次の段のステージから印加される伝達信号（ＣＲ）によってターンオンされて、Ｑ接続点の電圧を第２低電圧（Ｖｓｓ２）に下げる役割を果たす。

第９トランジスタ（Ｔｒ９）及び第１６トランジスタ（Ｔｒ１６）は共に動作して、Ｑ接続点をプルダウンさせ、第９トランジスタ（Ｔｒ９）の制御端子は第２入力端子（ＩＮ２）と接続され、入力端子はＱ接続点と接続され、出力端子は第１６トランジスタ（Ｔｒ１６）の入力端子及び制御端子と接続されている。第１６トランジスタ（Ｔｒ１６）は、制御端子及び入力端子が第９トランジスタ（Ｔｒ９）の出力端子と接続（ダイオード接続）しており、出力端子は第２電圧入力端子（Ｖｉｎ２）と接続されている。したがって、第９トランジスタ（Ｔｒ９）及び第１６トランジスタ（Ｔｒ１６）は、次段ステージから印加される伝達信号（ＣＲ）によってターンオンされて、Ｑ接続点の電圧を第２低電圧（Ｖｓｓ２）に下げる役割を果たす。

第１０トランジスタ（Ｔｒ１０）の入力端子はＱ接続点と接続され、出力端子は第２電圧入力端子（Ｖｉｎ２）と接続され、制御端子はＱ’接続点（Ｑ接続点の電圧と反対位相を有して反転端ともいう）と接続されている。したがって、第１０トランジスタ（Ｔｒ１０）は、Ｑ’接続点がハイ電圧を有する一般的な区間では、続けてＱ接続点の電圧を第２低電圧（Ｖｓｓ２）に下げており、Ｑ’接続点の電圧がロー（ｌｏｗ）の時に限ってＱ接続点の電圧を下げない役割を果たす。Ｑ接続点の電圧が低くなれない時に、当該ステージはゲートオン電圧及び伝達信号（ＣＲ）を出力する。

プルダウン駆動部５１５において、Ｑ’接続点をプルダウンさせるトランジスタについて説明する。Ｑ’接続点をプルダウンさせるトランジスタは、第５トランジスタ（Ｔｒ５）、第８トランジスタ（Ｔｒ８）、及び第１３トランジスタ（Ｔｒ１３）である。
第５トランジスタ（Ｔｒ５）の制御端子は第１入力端子（ＩＮ１）と接続され、入力端子はＱ’接続点と接続され、出力端子は第２電圧入力端子（Ｖｉｎ２）と接続されている。その結果、前段ステージの伝達信号（ＣＲ）により、Ｑ’接続点の電圧を第２低電圧（Ｖｓｓ２）に下げる役割を果たす。

また、第８トランジスタ（Ｔｒ８）は、当該ステージの伝達信号出力端子（ＣＲｏｕｔ）と接続された制御端子、Ｑ’接続点に接続された入力端子、及び第１電圧入力端子（Ｖｉｎ１）と接続された出力端子を有する。その結果、当該ステージの伝達信号（ＣＲ）により、Ｑ接続点の電圧を第１低電圧（Ｖｓｓ１）に下げる役割を果たす。

第１３トランジスタ（Ｔｒ１３）は、当該ステージの伝達信号出力端子（ＣＲｏｕｔ）と接続された制御端子、プルアップ駆動部５１２の第１２トランジスタ（Ｔｒ１２）の出力端子と接続された入力端子、及び第１電圧入力端子（Ｖｉｎ１）と接続された出力端子を有する。その結果、当該ステージの伝達信号（ＣＲ）により、プルアップ駆動部５１２の内部の電位を第１低電圧（Ｖｓｓ１）に下げ、プルアップ駆動部５１２と接続されたＱ’接続点の電圧も第１低電圧（Ｖｓｓ１）に下げる役割を果たす。

つまり、第１３トランジスタ（Ｔｒ１３）は、厳密には、プルアップ駆動部５１２の内部電荷を第１低電圧（Ｖｓｓ１）側に排出させる役割を果たすが、プルアップ駆動部５１２がＱ’接続点とも接続しているので、Ｑ’接続点の電圧がプルアップされないように、間接的にＱ’接続点の電圧を第１低電圧（Ｖｓｓ１）に下げることに役立つ。

図７を参照すると、第８トランジスタ（Ｔｒ８）及び第１３トランジスタ（Ｔｒ１３）の出力端子は、図３に示した実施形態とは異なって、図７の実施形態では第１低電圧（Ｖｓｓ１）が印加される第１電圧入力端子（Ｖｉｎ１）と接続されている。

次に、プルダウン駆動部５１５において、伝達信号（ＣＲ）に出力される電圧を下げる役割を果たすトランジスタについて説明する。伝達信号（ＣＲ）に出力される電圧を下げる役割を果たすトランジスタは、第１１トランジスタ（Ｔｒ１１）及び第１７トランジスタ（Ｔｒ１７）である。

第１１トランジスタ（Ｔｒ１１）は、Ｑ’接続点と接続された制御端子、伝達信号出力端子（ＣＲｏｕｔ）と接続された入力端子、及び第２電圧入力端子（Ｖｉｎ２）と接続された出力端子を有する。その結果、Ｑ’接続点の電圧がハイ（ｈｉｇｈ）の場合、伝達信号出力端子（ＣＲｏｕｔ）の電圧を第２低電圧（Ｖｓｓ２）に下げ、その結果、伝達信号（ＣＲ）がロー（ｌｏｗ）レベルに変わる。

第１７トランジスタ（Ｔｒ１７）は、図３に示した実施形態では含まれていないトランジスタで、第２入力端子（ＩＮ２）に接続された制御端子、伝達信号出力端子（ＣＲｏｕｔ）と接続された入力端子、及び第２電圧入力端子（Ｖｉｎ２）と接続された出力端子を有する。その結果、次段ステージの伝達信号（ＣＲ）により、伝達信号出力端子（ＣＲｏｕｔ）の電圧を第２低電圧（Ｖｓｓ２）に下げる役割を果たす。第１７トランジスタ（Ｔｒ１７）は、第１１トランジスタ（Ｔｒ１１）の動作を補助する役割を果たすために、次段ステージの伝達信号（ＣＲ）に基づいて動作するように構成されている。

次に、プルダウン駆動部５１５からゲート線に出力される電圧を下げる役割を果たすトランジスタについて説明する。ゲート線に出力される電圧を下げる役割を果たすトランジスタは、第２トランジスタ（Ｔｒ２）及び第３トランジスタ（Ｔｒ３）である。
第２トランジスタ（Ｔｒ２）は、第２入力端子（ＩＮ２）と接続される制御端子、ゲート電圧出力端子（ＯＵＴ）と接続される入力端子、及び第１電圧入力端子（Ｖｉｎ１）と接続される出力端子を有する。その結果、次段ステージの伝達信号（ＣＲ）が出力されると、出力されるゲート電圧を第１低電圧（Ｖｓｓ１）に変える。
第３トランジスタ（Ｔｒ３）は、Ｑ’接続点と接続される制御端子、ゲート電圧出力端子（ＯＵＴ）と接続される入力端子、及び第１電圧入力端子（Ｖｉｎ１）と接続される出力端子を有する。その結果、Ｑ’接続点の電圧がハイ（ｈｉｇｈ）の場合、出力されるゲート電圧を第１低電圧（Ｖｓｓ１）に変える。

プルダウン駆動部５１５から伝達信号（ＣＲ）に出力される電圧を下げる動作、及びゲート線に出力される電圧を下げる動作は、それぞれ二つのトランジスタによって行われ、第２入力端子（ＩＮ２）に接続して、次段ステージの伝達信号（ＣＲ）によって動作するか、または、Ｑ接続点の電圧によって動作して、同一のタイミングで動作する。しかしながら、伝達信号（ＣＲ）に出力される電圧は第２低電圧（Ｖｓｓ２）に下げ、ゲートオフ電圧は第１低電圧（Ｖｓｓ１）に下げて、伝達信号（ＣＲ）のロー（ｌｏｗ）の時の電圧がゲートオフ電圧より低くなる。

プルダウン駆動部５１５においては、ゲート電圧出力端子（ＯＵＴ）だけを第１低電圧（Ｖｓｓ１）に下げ、Ｑ接続点及び伝達信号出力端子（ＣＲｏｕｔ）は第１低電圧（Ｖｓｓ１）より低い第２低電圧（Ｖｓｓ２）に下げる。その結果、ゲートオン電圧と伝達信号（ＣＲ）のハイ（ｈｉｇｈ）での電圧は同一の電圧を有することができるが、ゲートオフ電圧と伝達信号（ＣＲ）のロー（ｌｏｗ）での電圧は互いに異なる電圧値を有する。
つまり、ゲートオフ電圧は第１低電圧（Ｖｓｓ１）値を有し、伝達信号（ＣＲ）のロー（ｌｏｗ）電圧値は第２低電圧（Ｖｓｓ２値）を有する。一方、Ｑ’接続点の場合には、第８トランジスタ（Ｔｒ８）及び第１３トランジスタ（Ｔｒ１３）によって第１低電圧（Ｖｓｓ１）に下がり、第５トランジスタ（Ｔｒ５）によって第２低電圧（Ｖｓｓ２）に下がる。

ゲート電圧及び伝達信号（ＣＲ）は多様な電圧値を有することができ、本実施形態においては、ゲートオン電圧は２５Ｖ、ゲートオフ電圧及び第１低電圧（Ｖｓｓ１）は−５Ｖを有して、伝達信号（ＣＲ）のハイ（ｈｉｇｈ）電圧は２５Ｖ、ロー（ｌｏｗ）電圧及び第２低電圧（Ｖｓｓ２）は−１０Ｖを有する。

総合して述べると、一つのステージ（ＳＲ）は、Ｑ接続点での電圧により、伝達信号生成部５１３、及び出力部５１４が動作して、伝達信号（ＣＲ）のハイ（ｈｉｇｈ）電圧及びゲートオン電圧を出力し、前段、次段、及び次段の次の段の伝達信号（ＣＲ）により、伝達信号（ＣＲ）はハイ（ｈｉｇｈ）電圧から第２低電圧（Ｖｓｓ２）に下がり、ゲートオン電圧は第１低電圧（Ｖｓｓ１）に下がってゲートオフ電圧になる。

ここで、一つのステージ（ＳＲ）は低消費電力で駆動されるために、次段だけでなく、その次の段の伝達信号（ＣＲ）によってもＱ接続点の電圧を第２低電圧（Ｖｓｓ２）に下げ、第２低電圧（Ｖｓｓ２）がゲートオフ電圧である第１低電圧（Ｖｓｓ１）より低いので、他のステージから印加された伝達信号（ＣＲ）がリップル（ｒｉｐｐｌｅ）またはノイズを含んで電圧が変わっても、第２低電圧（Ｖｓｓ２）値が十分に低くて、ステージに含まれているトランジスタが漏洩電流を流すことがなく、電力消費量が減少するという長所がある。

図８は、図７に示す本発明の実施形態に係るゲート駆動部を用いた場合の消費電力を従来技術に係る消費電力と比較したグラフである。
図８において、Ａ’は図７に示す本発明の実施形態に係るゲート駆動部を用いた場合の消費電力であり、Ｂは従来技術に係る消費電力である。

Ａ’は複数の棒グラフで表現されており、これは複数の実施形態を通じて実験した結果であるという点を示し、１８３．５ｍＷは図７に示す本発明の実施形態に係るゲート駆動部を用いた場合の平均消費電力である。一方、従来技術に係るゲート駆動部の消費電力は、一般に、４３０ｍＷと知られている。これによって半分以上の消費電力を減少させることができることが分かる。

図４と比較すると、図７に示す本発明の実施形態は、平均消費電力が１８３．５ｍＷであるので、図３の実施形態（平均消費電力は１８９ｍＷ）より平均消費電力が小さいことが確認できる。これは、第１７トランジスタ（Ｔｒ１７）を追加形成して、ゲート電圧出力端子（Ｏｕｔ）と同一のタイミングに伝達信号出力端子（ＣＲｏｕｔ）も低電圧に変えて、回路の内部における漏洩電流をより減少できるためであると判断される。

ステージ（ＳＲ）に形成されるトランジスタ（Ｔｒ１〜Ｔｒ１３、Ｔｒ１５〜Ｔｒ１７）はＮＭＯＳトランジスタとすることができる。トランジスタ（Ｔｒ１〜Ｔｒ１３、Ｔｒ１５〜Ｔｒ１７）がＰＭＯＳに形成される場合、制御端子に印加される電圧がロー（ｌｏｗ）の時にトランジスタ（Ｔｒ１〜Ｔｒ１３、Ｔｒ１５〜Ｔｒ１７）がオンされ得る。

上述したように、図３に示す実施形態は、図１に示す実施形態（データ駆動部がパネルの上部に位置する場合）や図５に示す実施形態（データ駆動部がパネルの下部に位置する場合）で全て実施可能であるという点と、図７に示す実施形態も図１に示す実施形態や図５に示す実施形態で全て実施可能であるという点を言及した。

但し、図５に示す実施形態のような構造においては、フレキシブル印刷回路フィルム（ＦＰＣ）に沿って印加される信号（第１クロック信号（ＣＫＶ）、第２クロック信号（ＣＫＶＢ）、スキャン開示信号（ＳＴＶＰ）、第１低電圧（Ｖｓｓ１）、及び第２低電圧（Ｖｓｓ２））が、下部から上部に移動するようになり、上部に位置する第１ゲート線（Ｇ１）からゲートオン電圧が印加されることによって、高温で長期間使用する場合、ノイズが発生する可能性が高い。

このような環境で図３に示す実施形態と図５に示す実施形態をそれぞれ使用する場合、図５に示す実施形態に比べて図３に示す実施形態は相対的に高温でノイズが発生する恐れがある。これは、第１７トランジスタ（Ｔｒ１７）のように伝達信号（ＣＲ）を一度さらに第２低電圧（Ｖｓｓ２）に変えないため、伝達信号（ＣＲ）にリップルが発生する可能性が高いためである。しかし、図３に示す実施形態が、高温でノイズが発生する可能性は既存のゲート駆動部に比べて顕著に少ない。

以下、図７に示す本発明の実施形態を中心に消費電力、高温特性、低温特性、及び寿命に対して、従来技術と比較して説明する。
図９は、従来技術に係るゲート駆動部において、ゲート電圧を出力する第１トランジスタに流れる電流をクロック信号（ＣＫＶ）を基準として示すグラフであり、図１０は、図７に示す実施形態に係るゲート駆動部において、第１トランジスタに流れる電流をクロック信号（ＣＫＶ）を基準として示すグラフである。

図９から分かるように、従来技術に係るゲート駆動部の第１トランジスタ（Ｔｒ１）においては、クロック信号（ＣＫＶ）が変わる時に−４５μｍまで変動するが、図１０に示すように、図７のゲート駆動部の第１トランジスタ（Ｔｒ１）は−１５μｍまでの変動に済む。その結果、各ステージ（ＳＲ）で使用される電流が、本発明に係る実施形態では著しく少ないことが分かり、その結果、消費電力も半分以上減少することが分かる。消費電力が半分以上減少することは、図４及び図８に既に示した。

一方、以下には、高温での特性、低温での特性、及び寿命に対する特性について説明する。
まず、図１１は、従来のゲート駆動部と図７に示す本発明の実施形態の高温特性を比較したグラフである。
図１１において、横軸は電圧×温度値を標準化（ｎｏｒｍａｌｉｚａｔｉｏｎ）して示しており、縦軸はノイズが含まれる比率を示す。図１１でα値は、一般に、ゲート駆動部として使用可能な基準を示す。

図１１から分かるように、従来技術及び本発明に係る実施形態は、全て一般的な基準（α）ではノイズがないことが分かる。しかし、従来技術に係るゲート駆動部は、高温及び使用する電圧値が基準（α）を少しでも越せば、ノイズが急増することを確認することができる。
これに反し、図７に示す本発明の実施形態のゲート駆動部は、一定範囲の間では依然としてノイズが含まれないことが分かる。図３の実施形態も図７の実施形態に準ずる特性を有する。したがって、本発明に係るゲート駆動部は、高温特性が画期的に向上することが確認できる。

図１２は、従来のゲート駆動部と図７に示す本発明の実施形態のゲート駆動部の低温特性を比較したグラフである。
図１２において、横軸は温度を示し、縦軸はゲートオン電圧（Ｖｏｎ）のマージンを示す。つまり、グラフに表示された地点以下の電圧では、ゲート駆動部が動作しないことを示す。

図１２から分かるように、従来のゲート駆動部及び図７に示す本発明の実施形態のゲート駆動部は常温では同一のゲートオン電圧（Ｖｏｎ）マージンを有する。しかし、低温に向かうほどゲートオン電圧（Ｖｏｎ）のマージンでは差が発生して、図７に示す本発明の実施形態においては低温でも低い電圧だけで駆動が可能であるが、従来のゲート駆動部は相対的に高い電圧を印加することによって駆動が可能であることが分かる。
図３の実施形態も図７の実施形態に準ずる特性を有する。したがって、本発明によるゲート駆動部は、低温特性も従来技術に比べて向上することが確認できる。

図１３は、従来のゲート駆動部と図７に示す本発明の実施形態のゲート駆動部の寿命を比較したグラフである。
図１３において、横軸は使用した時間（ａｇｉｎｇ ｔｉｍｅ）であり、縦軸はゲートオン電圧（Ｖｏｎ）マージンを示す。また、図１３でＶｏｎセッティングは、一般に、ゲート駆動部で使用する電圧セッティング値を示す。図１３において、グラフの電圧値がＶｏｎセッティング値より高まれば、一般に印加する電圧によってはゲート駆動部を駆動できず、その結果、ゲート駆動部の寿命が終わる。

図１３のグラフを得るための実験においては、より簡単に寿命が終わるようにするために、一般に印加する電圧よりも高い電圧をゲート駆動部に印加（約１３０％程度の電圧値を印加）し、高温で実験した。その結果、より短時間で長期間実験した結果を得ることができるためである。

図１３においては、従来のゲート駆動部及び図７に示す本発明の実施形態のいずれにおいても、時間が経過するほど、ゲートオン電圧（Ｖｏｎ）がＶｏｎセッティング値に向かって増加することが確認できる。しかし、時間が経過しても従来技術に係るゲート駆動部が高い値を有するため、より早く寿命が終わるということが予測できる。特に、図１３において、２００時間以上経過した後のセッティング値と比較した結果、図７に示す本発明の実施形態がセッティング値が低いにもかかわらず、約１０％程度の多くの差を有している。その結果、従来技術に係るゲート駆動部に比べ、本発明の方が画期的に寿命が長いことが確認できる。

図１３には示していないが、現在、図３及び図７に係る本発明のゲート駆動部は５０００時間以上の寿命テストを通過した状態である。

尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

１００ 表示パネル
３００ 表示領域
４００ 印刷回路基板
４５０ フレキシブル印刷回路フィルム
４６０ データドライバＩＣ
５００ ゲート駆動部
５１１ 入力部
５１２ プルアップ駆動部
５１３ 伝達信号生成部
５１４ 出力部
５１５ プルダウン駆動部
６００ 信号制御部
ＳＲ１、ＳＲ２、… ステージ
Ｔｒ１〜Ｔｒ１６ 第１トランジスタ〜第１６トランジスタ
ＩＮ１、ＩＮ２、ＩＮ３ （第１〜第３）入力端子
ＣＫ クロック入力端子
Ｖｉｎ１、Ｖｉｎ２ （第１、第２）電圧入力端子
ＯＵＴ ゲート電圧出力端子
ＣＲｏｕｔ 伝達信号出力端子

Claims (20)

1. 表示パネルであって、
   ゲート線を含む表示領域と、
   ゲート線の一端に接続され、複数のステージを含み、基板上に集積されるゲート駆動部とを有し、
   前記ステージは、クロック信号、第１低電圧、該第１低電圧より低い第２低電圧、複数の前段ステージのうち直前の前段ステージからの伝達信号、及び、複数の次段ステージのうち直後に連続して隣接する二つの次段ステージからの伝達信号の印加を受けて、前記第１低電圧をゲートオフ電圧として有するゲート電圧を出力することを特徴とする表示パネル。
2. 前記前段及び次段ステージからの伝達信号のローの時の電圧値は、前記第２低電圧であることを特徴とする請求項１に記載の表示パネル。
3. 最初のステージに印加される少なくとも一つの伝達信号は、走査開始信号であることを特徴とする請求項２に記載の表示パネル。
4. 前記表示領域はデータ線をさらに含み、
   前記表示パネルは、前記データ線に印加されるデータ電圧を供給するデータ駆動部をさらに有し、
   前記データ駆動部は、前記表示パネルの上側または下側に形成されることを特徴とする請求項１に記載の表示パネル。
5. 前記ステージは、入力部、プルアップ駆動部、プルダウン駆動部、出力部、及び伝達信号生成部を含むことを特徴とする請求項４に記載の表示パネル。
6. 前記入力部、前記プルダウン駆動部、前記出力部、及び前記伝達信号生成部は、第１ノードに接続されることを特徴とする請求項５に記載の表示パネル。
7. 前記入力部は、前記複数の前段ステージのうち直前の前段ステージからの伝達信号が入力される第１入力端子と前記第１ノードとの間に接続されることを特徴とする請求項６に記載の表示パネル。
8. 前記出力部は、前記ゲート電圧を出力するゲート電圧出力端子と、クロック信号が入力されるクロック入力端子と、前記第１ノードとの間に接続されて、前記第１ノードの電圧に従ってゲート電圧を出力することを特徴とする請求項６に記載の表示パネル。
9. 前記伝達信号生成部は、前記伝達信号を出力する伝達信号出力端子と、前記クロック入力端子と、前記第１ノードとの間に接続されて、前記第１ノードの電圧に従って伝達信号を出力することを特徴とする請求項８に記載の表示パネル。
10. 前記プルアップ駆動部及び前記プルダウン駆動部は、第２ノードに接続されることを特徴とする請求項６に記載の表示パネル。
11. 前記プルダウン駆動部は、前記複数の次段ステージのうち直後に連続して隣接する二つの次段ステージからの伝達信号、第１低電圧、及び第２低電圧を入力する各端子と、前記伝達信号を出力する伝達信号出力端子と、前記ゲート電圧を出力するゲート電圧出力端子とに接続され、前記第１ノード及び前記第２ノードとも接続されることを特徴とする請求項１０に記載の表示パネル。
12. 前記プルダウン駆動部は、前記第１ノードをプルダウンさせる構成要素と、前記第２ノードをプルダウンさせる構成要素と、前記伝達信号を出力する伝達信号出力端子をプルダウンさせる構成要素と、前記ゲート電圧を出力するゲート電圧出力端子をプルダウンさせる構成要素とを含むことを特徴とする請求項１０に記載の表示パネル。
13. 前記第１ノードをプルダウンさせる構成要素は、前記複数の次段ステージのうち直後に連続して隣接する二つの次段ステージからの伝達信号の内の少なくとも一つと前記第２ノードの電圧とに従って、前記第１ノードの電圧を前記第２低電圧に下げることを特徴とする請求項１２に記載の表示パネル。
14. 前記複数の次段ステージのうち直後に連続して隣接する二つの次段ステージからの伝達信号のうち、少なくとも一つの伝達信号によって前記第１ノードの電圧を前記第２低電圧に下げることは、
    前記複数の次段ステージのうち直後に連続して隣接する二つの次段ステージからの伝達信号のうち、少なくとも一つの伝達信号が制御端子に入力され、入力端子は前記第１ノードと接続される第１トランジスタと、
    前記第１トランジスタの出力端子が入力端子及び制御端子に接続され、出力端子は前記第２低電圧と接続される第２トランジスタとを通じて行われることを特徴とする請求項１３に記載の表示パネル。
15. 前記第２ノードをプルダウンさせる構成要素は、前記複数の前段ステージのうち直前の前段ステージからの伝達信号、又は当該ステージの伝達信号に従って前記第２ノードの電圧を前記第２低電圧に下げることを特徴とする請求項１２に記載の表示パネル。
16. 前記第２ノードをプルダウンさせる構成要素は、前記複数の前段ステージのうち直前の前段ステージからの伝達信号に従って前記第２ノードの電圧を前記第２低電圧に下げ、当該ステージの伝達信号によって前記第２ノードの電圧を前記第１低電圧に下げることを特徴とする請求項１２に記載の表示パネル。
17. 前記伝達信号出力端子をプルダウンさせる構成要素は、前記第２ノードの電圧に従って前記伝達信号出力端子の電圧を前記第２低電圧に下げることを特徴とする請求項１２に記載の表示パネル。
18. 前記伝達信号出力端子をプルダウンさせる構成要素は、前記複数の次段ステージのうち直後の次段ステージからの伝達信号によって、前記伝達信号出力端子の電圧を前記第２低電圧に下げることを特徴とする請求項１２に記載の表示パネル。
19. 前記ゲート電圧出力端子をプルダウンさせる構成要素は、前記第２ノードの電圧、又は前記複数の次段ステージのうち直後の次段ステージからの伝達信号に従って前記ゲート電圧出力端子の電圧を第１低電圧に下げることを特徴とする請求項１２に記載の表示パネル。
20. 前記プルアップ駆動部は、クロック信号が入力されるクロック入力端子と、前記プルダウン駆動部と、前記第２ノードとに接続されることを特徴とする請求項１０に記載の表示パネル。

Images