[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5722427B2 - 銅チタン合金製スパッタリングターゲット、同スパッタリングターゲットを用いて形成した半導体配線並びに同半導体配線を備えた半導体素子及びデバイス - Google Patents

銅チタン合金製スパッタリングターゲット、同スパッタリングターゲットを用いて形成した半導体配線並びに同半導体配線を備えた半導体素子及びデバイス Download PDF

Info

Publication number
JP5722427B2
JP5722427B2 JP2013502236A JP2013502236A JP5722427B2 JP 5722427 B2 JP5722427 B2 JP 5722427B2 JP 2013502236 A JP2013502236 A JP 2013502236A JP 2013502236 A JP2013502236 A JP 2013502236A JP 5722427 B2 JP5722427 B2 JP 5722427B2
Authority
JP
Japan
Prior art keywords
copper
target
wiring
sputtering target
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013502236A
Other languages
English (en)
Other versions
JPWO2012117853A1 (ja
Inventor
富男 大月
富男 大月
篤志 福嶋
篤志 福嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Priority to JP2013502236A priority Critical patent/JP5722427B2/ja
Publication of JPWO2012117853A1 publication Critical patent/JPWO2012117853A1/ja
Application granted granted Critical
Publication of JP5722427B2 publication Critical patent/JP5722427B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C1/00—Making non-ferrous alloys
    • C22C1/02—Making non-ferrous alloys by melting
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/08—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of copper or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53261—Refractory-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、活性なＣｕの拡散による配線周囲の汚染を効果的に防止することができる半導体用銅合金配線用スパッタリングターゲット、特に自己拡散抑制機能を備えた半導体配線を形成するために好適な銅チタン（Ｃｕ−Ｔｉ）合金製スパッタリングターゲットであり、さらに均一にスパッタリングすることが可能であり、これによって均一な膜特性を得ることができる銅チタン合金製スパッタリングターゲット、同スパッタリングターゲットを用いて形成した半導体配線並びに同半導体配線を備えた半導体素子及びデバイスに関する。
従来、半導体素子の配線材料としてＡｌ合金（比抵抗３．０μΩ・ｃｍ程度）が使われてきたが、配線の微細化に伴いより抵抗の低い銅配線（比抵抗１．７μΩ・ｃｍ程度）が実用化されてきた。現在の銅配線の形成プロセスとしては、コンタクトホール又は配線溝の凹部にＴａやＴａＮなどの拡散バリア層を形成した後、銅または銅合金をスパッタ成膜することが一般に行われる。
通常、純度４Ｎ（ガス成分抜き）程度の電気銅を粗金属として湿式や乾式の高純度化プロセスによって、５Ｎ〜６Ｎの純度の高純度銅を製造し、これをスパッタリングターゲットとして使用していた。
半導体用配線材料として銅又は銅合金は非常に有効であるが、銅自体が非常に活性な金属で拡散し易く、半導体Ｓｉ基板又はその上の絶縁膜を通してＳｉ基板又はその周囲を汚染するという問題が発生している。このため、従来技術ではＴａやＴａＮ等の拡散バリア層を形成することは避けられないプロセスとなっている。しかし、工程数がそれだけ増えるという問題があるので、必ずしも良い手段とは言えない。このため、この拡散バリア層に替えて、銅合金を成膜し、熱処理により自己形成拡散バリア層を形成することが提案されているが、簡便かつ効果的な手段がないというのが現状である。
一方、これまで銅配線材として、銅にチタンを添加した銅合金薄膜をスパッタリングで形成することが提案されている。
その例を、以下に挙げる。下記特許文献１には、Ｔｉを０．５〜１０原子％含有するＣｕ合金薄膜、前記Ｃｕ合金薄膜をスパッタリング法で形成する半導体配線の製造方法が提案されている。
特許文献２には、Ｔｉを０．５〜３原子％とＮを０．４〜２．０原子％含有するＣｕ合金膜を、Ｎ２を２．５〜１２．５体積％含む不活性ガス雰囲気下で形成することが提案されている。
特許文献３には、Ｔｉを含有するＣｕ配線、Ｔｉが１５原子％以下、好ましくは１３原子％以下、より好ましくは１０原子％以下である半導体配線が提案されている。
さらに、非特許文献１には、Ｃｕ−Ｔｉ合金を用いる自己形成バリア膜が提案されている。
このようなＴｉを含有するＣｕ合金を配線材料として使用することは、自己拡散抑制機能を備えた半導体配線を形成するために有効である。また、このＣｕ合金配線をスパッタリングで形成することも、薄膜の厚み制御が容易であり、生産効率を高めることができるので、利用価値が高いと言える。以上の公知技術は、半導体配線としての機能を調査研究したものと言える。
しかし、Ｔｉをある程度含有させたＣｕ合金のスパッタリングターゲットは、銅製のスパッタリングターゲットに比べて、膜特性の均一性に劣るという問題を有していた。
この問題を強く意識しない段階では、特に問題とはならないが、銅配線が微細化している今日では、膜の特性が半導体配線に直接影響を与えるので、大きな問題として捉えるようになった。
したがって、膜特性の不均一の問題を調査すると同時に、スパッタリングターゲットの改質を図り、ターゲット自体がいかなる特性を備えることが、この問題を解決できるのかを究明する必要があった。
特開２００８−２１８０７号公報 特開２００７−２５８２５６号公報 国際公開２０１０/００７９５１号公報
大森和幸、他９名著、「Ｔｉ合金による自己形成バリアを用いたディアルダマシンＣｕ配線の特性」、電子情報通信学会編、信学技報、頁３７−４０
本発明は、半導体用銅合金配線自体に自己拡散抑制機能を有せしめ、活性なＣｕの拡散による配線周囲の汚染を効果的に防止することができ、膜特性の不均一の問題を究明し、スパッタリングターゲットの改質を図り、ターゲット自体がいかなる特性を備えることが、この問題を解決できるのか、を課題とするものである。またエレクトロマイグレーション（ＥＭ）耐性、耐食性等を向上させることができる半導体配線用銅チタン合金製スパッタリングターゲットを提供するものである。
上記の課題を解決するために、本発明者らは鋭意研究を行った結果、スパッタリングターゲットの組織（組成）の均一性を図る、すなわちターゲットの面内方向の硬さのばらつき（標準偏差）と電気抵抗のばらつき（標準偏差）を厳密に制御することにより、スパッタ膜特性の均一化を図ることができるとの知見を得た。
また、同時に活性なＣｕの拡散による配線周囲の汚染を効果的に防止することができる銅チタン合金製スパッタリングターゲット、同スパッタリングターゲットを用い
て形成した半導体配線並びに同半導体配線を備えた半導体素子及びデバイスを提供するものである。
上記知見に基づき、本願発明は、
１）Ｔｉ：３ａｔ％以上、１５ａｔ％未満、残部がＣｕ及び不可避的不純物からなる銅チタン合金スパッタリングターゲットであって、ターゲットの面内方向の硬さのばらつき（標準偏差）が５.０以内、電気抵抗のばらつき（標準偏差）が１．０以内であることを特徴とする銅チタン合金製スパッタリングターゲット、を提供する。
また、本願発明は、
２）ターゲットの平均結晶粒径が５〜５０μｍであることを特徴とする上記１記載の銅チタン合金製スパッタリングターゲット、を提供する。
また、本願発明は、
３）上記１）又は２）のいずれか一項に記載する銅チタン合金製スパッタリングターゲットを用いて形成した銅チタン合金製半導体配線
４）上記３）記載の銅チタン合金製半導体配線を備えた半導体素子及びデバイス、を提供する。
本発明の半導体用銅合金配線及び同配線を形成するためのスパッタリングターゲットは、半導体用銅合金配線自体に自己拡散抑制機能を有せしめ、活性なＣｕの拡散による配線周囲の汚染を効果的に防止することができ、スパッタ膜特性の均一化を図ることができるという優れた効果を有する。さらに、エレクトロマイグレーション（ＥＭ）耐性、耐食性等を向上させることができるという効果も有する。
グラファイト製容器（坩堝）を使用してＣｕを溶解し、所定量のＴｉをＣｕの溶湯へ投入する概略説明図である。 Ｃｕ−Ｔｉ二元系合金の状態図である。 銅チタン合金の溶解とスパッタリングターゲットに至るまでの製造工程の概略説明図である。 Ｃｕ−３．０%Ｔｉ及びＣｕ−５．０％Ｔｉターゲットの組織写真を示す図である。 硬さ及び電気抵抗のターゲット面内の測定箇所を示す図である。
銅（純銅）は、絶縁層や半導体Ｓｉ基板へ到達し、汚染源となり易いという問題がある。これは、従来から指摘されてきた問題であり、この解決策として絶縁膜と銅配線膜との間にバリア膜を形成することが提案されてきた。
このバリア膜として代表的なのは、Ｚｒ、Ｔｉ、Ｖ、Ｔａ、Ｎｂ、Ｃｒなどの金属又は窒化物若しくは硼化物である。しかし、これらは薄膜中の結晶粒径が大きくなるので、Ｃｕのバリア膜としては不適当であった。
しかも、このプロセスは、そもそも別の被覆プロセスで実施しなければならないという問題があり、またこれ自体はＣｕ自体の拡散を抑制する効果があるというものではない。したがって、バリア膜を形成した以外のところでの汚染も当然起こり得ることである。このように、上記提案は、バリア効果に制約があり、コスト高となる不利があった。
本願発明は、上記の通り、ＣｕにＴｉを含有させＣｕ−Ｔｉ合金とすることにより、Ｃｕ自体の拡散を抑制できるものであり、これはＣｕ−Ｔｉ合金膜のいかなる状況（面）においても、その効果を発揮し持続するものである。Ｃｕ−Ｔｉ合金膜中のＴｉは拡散し、Ｓｉ半導体の界面に到達すると、Ｔｉ、Ｓｉの酸化物（ＴｉＳｉｘＯｙの不定比酸化物）を形成する。酸化物が界面に偏在することにより、配線中心部の導電性を向上させるので、むしろ好ましい反応と言える。
この層は、Ｓｉ半導体と銅合金導電（配線）層との界面に位置し、およそ０超〜２ｎｍ程度の層が形成される。一旦、この層が形成されると、ＴｉのＳｉ半導体層中への拡散が防止される。すなわち、これがバリア層となる。これは、銅合金の配線を形成することにより自己拡散抑制機能を生ぜしめるものであるから、極めて簡単であり、かつ有効であることが理解されるであろう。
従来、Ｔａのバリア層が用いられたが、この場合、別のスパッタリング工程で形成しなければならないということ、かつバリア膜としての機能を十分に保つために均一膜の形成が必要とされることから、Ｔａ膜は、最低でも１５ｎｍほどの膜厚が必要とされたのである。このような従来のＴａバリア層に比較すると、本願発明の優位性は明らかである。
しかしながら、半導体用銅合金配線を製造するためのスパッタリングターゲットにおいて特に問題となるのは、スパッタ膜特性の不均一性である。これは、スパッタリングターゲットの組織（組成）が不均一であることと、すなわちターゲットの面内方向の硬さのばらつき（標準偏差）と電気抵抗のばらつき（標準偏差）があることに原因あることが分かった。
したがって、これを解決する手段として、Ｔｉ：３ａｔ％以上、１５ａｔ％未満、残部がＣｕ及び不可避的不純物からなる本願発明の銅チタン合金製スパッタリングターゲットは、ターゲットの面内方向の硬さのばらつき（標準偏差）を５.０以内、電気抵抗のばらつき（標準偏差）を１．０以内とするものである。これによって、ターゲットの不均一性が解消され、スパッタリング後の膜特性の不均一性を大きく減少させることができた。なお、本発明の銅チタン合金製スパッタリングターゲットにおいて、ターゲット面内方向の硬さ及び電気抵抗の値は、成分組成、組織形態に依存して変化するので、絶対値で評価することは適当ではなく、そのばらつきで評価することが適当である。
さらに、同ターゲットにおいて、平均結晶粒径を５〜５０μｍとすると、スパッタリング時のプラズマ安定性に優れ、同時に優れたスパッタ効率を示す。
以上の銅チタン合金製スパッタリングターゲットを用いて形成した銅チタン合金製半導体配線は、膜特性（特に、膜抵抗）が均一であるという結果が得られる。そして、銅チタン合金製半導体配線を備えた良質の半導体素子及びデバイスを得ることができる。
銅配線の形成プロセスとしては、コンタクトホール（ビアホール）又は配線溝の凹部にＴａやＴａＮなどの拡散バリア層を形成した後、銅または銅合金をスパッタ成膜することが一般に行われるが、本発明はこれらに限定される必要はない。すなわち、半導体用銅合金配線は、該配線の上面、側面及び底面、すなわち周面に、銅合金中のＴｉが優先酸化（選択酸化）したＴｉ酸化膜を形成することもできる。これ自体はバリア層として機能させることができる。
このＴｉ酸化膜層は、例えば一旦ターゲットを用いてスパッタリングし銅合金配線を形成した後、酸素含有雰囲気中で熱処理することによって、該配線の表面に、銅合金中のＴｉを優先酸化させＴｉ酸化膜を形成することができる。この熱処理は、２００〜５２５°Ｃの範囲で行なうのが好適である。このようなバリア層の形成は、付加的な薄膜の形成プロセスは必要とせず、極めて簡単な工程でなし得るという優れた特徴を有している。
本発明における半導体用銅合金配線の形成法は、スパッタリング法が最も効率が良く安定して成膜が可能である。したがって、このために使用する自己拡散抑制機能を備えた半導体用銅合金配線を形成するためのスパッタリングターゲットとして、上記組成としたターゲットを用いる。
このようなターゲットの成分組成は、スパッタ膜に直接反映されるので、十分な管理が必要である。また、添加される量は上記配線膜で説明したことと同様の理由による。
銅チタン合金を製造する場合、チタン（Ｔｉ）が低濃度では銅（Ｃｕ）へ溶解が容易であるが、Ｔｉが高濃度（５％以上）では、Ｃｕの融点が１０８５°Ｃで、Ｔｉの融点が１６７０°Ｃと大きく異なるため、金属の合金を作製する場合に、高融点金属の融点にあわせた真空溶解を行うと、低融点金属が蒸発してしまい、狙いの組成から外れてしまうという問題がある。
本発明の、Ｔｉ：３ａｔ％以上、１５ａｔ％未満、残部がＣｕ及び不可避的不純物からなる銅チタン合金製スパッタリングターゲットの製造に際しては、予め真空引きしたグラファイト製容器（坩堝）中でＣｕを溶解し、次に該容器をＡｒガス雰囲気とした後、溶銅にＴｉを添加しつつ該溶湯を自然対流により攪拌して、ＣｕにＴｉを溶解する。
そして、Ｃｕ製モールドに出湯して凝固させ、銅チタン合金インゴットを得る。グラファイト製容器（坩堝）中にＴｉを添加する様子を、図１に示す。
このように、融点よりやや高めに維持したＣｕ溶湯にＴｉを添加することで、溶湯中で少しずつＴｉの表面をＣｕと反応・合金化させていくことができる。
図２に、Ｃｕ−Ｔｉ二元系合金の状態図を示す。この図２に示すように、合金化することでＴｉの融点が下がるため、合金化した表面はＣｕの溶湯の中に溶けて行き、最終的にはＴｉが全てＣｕ中に溶解する。Ｃｕの融点よりやや高い温度で溶解しているのでＣｕが蒸発等することがなく、狙った組成の合金を作製することができる。
Ｃｕの溶解に際しては、通常真空誘導溶解により行う。溶解条件は、溶解する材料の量と溶解設備によって任意に変更できる。この後、Ａｒガス雰囲気導入を行った後、Ｔｉ添加を行う。
攪拌は、自然対流によるのが良い。Ｔｉ添加から１５分程度保持した後、モールドに出湯・凝固させる。出湯温度は１１００〜１２５０°Ｃとする。
Ｃｕの溶解に際し、Ｃｕの融点から＋２００°Ｃ以下の温度範囲で溶解することが望ましい。また、同様にＣｕの融点から＋２００°Ｃ以下の温度範囲で保持した溶銅へ、Ｔｉを添加するのが良い。これによって、ＴｉはＣｕと合金化しながら、徐々に溶け、最終的に全てが溶解する。
このようにして製造された銅チタン合金を、熱間鍛造（例えば、７００〜９５０°Ｃでの鍛造）、圧延（例えば、７００〜９５０°Ｃでの熱間圧延）及び熱処理（例えば、７００〜９５０°Ｃでの１〜３ｈｒの熱処理）し、Ｔｉ：３ａｔ％以上、１５ａｔ％未満、残部がＣｕ及び不可避的不純物からなる銅チタン合金製スパッタリングターゲットを製造することができる。
この工程を、図３に示す。熱処理後は、機械加工工程、バッキングプレートへのボンディング工程、さらに仕上げ加工、という通常の処理を行った後にターゲットとする。
上記の加工工程で、鍛造は７００〜９５０°Ｃでの熱間鍛造を行う。これにより、結晶粒径が５〜５０μｍの均一な組織のターゲットを得ることができる。
そして、ターゲットの面内方向の硬さのばらつき（標準偏差）を５.０以内、電気抵抗のばらつき（標準偏差）を１．０以内とすることが可能となる。
次に、実施例に基づいて本発明を説明する。以下に示す実施例は、理解を容易にするためのものであり、これらの実施例によって本発明を制限するものではない。すなわち、本発明の技術思想に基づく変形及び他の実施例は、当然本発明に含まれる。
（実施例１）
Ｔｉ：３.０ａｔ％、残部Ｃｕとなるスパッタリングターゲットを製造するために、原料として、純度６ＮのＣｕと純度５ＮのＴｉを使用した。
銅の溶解に際しては、真空誘導溶解により行った。銅は３２１８７ｇを使用し、真空度は０．０５Ｐａとした。Ｃｕを溶解した後、溶湯を１１００〜１２５０°Ｃに維持し、Ａｒガスを導入し、Ｔｉ添加を行った。攪拌は、自然対流とした。Ｔｉ添加から出湯までの時間は１２分であった。銅製モールドを使用し、出湯温度１１００〜１２５０°Ｃとし凝固させた。
凝固後のインゴットを、７００〜９５０°Ｃで鍛造し、１００ｍｍｔを７０ｍｍｔとした。これをさらに７００〜９５０°Ｃで熱間圧延し、７０ｍｍｔを１２ｍｍｔとした。次にこれを７００〜９５０°Ｃ×１ｈｒの熱処理を行った。
さらに、これを機械加工、バッキングプレートへのボンディング、さらに仕上げ加工を行って、７ｍｍｔ、φ３００ｍｍのＣｕ−３.０ａｔ％Ｔｉのチタン銅からなる円盤状ターゲットとバッキングプレートとの組立体を得た。
このＣｕ−３.０ａｔ％Ｔｉのチタン銅からなるターゲットの物性値を表１に示す。なお、硬さ及び電気抵抗のターゲット面内の測定箇所を、図５に示す。
Ｃｕ−３.０ａｔ％Ｔｉのチタン銅ターゲットの硬さは、２０１．０Ｈｖ（３点の平均値）となり、硬さの面内ばらつき（標準偏差）は３．９９であった。また、電気抵抗は、ターゲットで１０．８μΩ（３点の平均）となり、電気抵抗の面内ばらつき（標準偏差）は０．３２であった。
さらに、このスパッタリングターゲットを用いて、投入電力３８ｋＷ、スパッタ時間６．５秒でスパッタリングを行い、膜特性のばらつきを計測した。
膜特性（膜の抵抗）のばらつきの標準偏差は３．４２であった。いずれも本願発明の特性の範囲内であり、良好な結果となった。なお、膜抵抗のばらつきは、ＫＬＡ−テンコール社製オムニマップ（ＲＳ−１００）を用いて、ウエハ上の４９ヶ所の抵抗値を測定（四端子法）した数値の標準偏差で計測した結果である。以下、膜抵抗のばらつきは、同様の手法を用いて計測した。
又、このＣｕ−３．０ａｔ％Ｔｉのターゲットの顕微鏡組織写真を図４（本図の左側）に示す。平均結晶粒径は、４７．５μｍであった。
（実施例２）
Ｔｉ：５.０ａｔ％、残部Ｃｕとなるスパッタリングターゲットを製造するために、原料として、純度６ＮのＣｕと純度５ＮのＴｉを使用した。
銅の溶解に際しては、真空誘導溶解により行った。銅は３２１８７ｇを使用し、真空度は０．０５Ｐａとした。Ｃｕを溶解した後、溶湯を１１００〜１２５０°Ｃに維持し、Ａｒガスを導入し、Ｔｉ添加を行った。攪拌は、自然対流とした。Ｔｉ添加から出湯までの時間は１２分であった。銅製モールドを使用し、出湯温度１１００〜１２５０°Ｃとし凝固させた。
凝固後のインゴットを、７００〜９５０°Ｃで鍛造し、１００ｍｍｔを７０ｍｍｔとした。これをさらに７００〜９５０°Ｃで熱間圧延し、７０ｍｍｔを１２ｍｍｔとした。次にこれを７００〜９５０°Ｃ×１ｈｒの熱処理を行った。さらに、これを機械加工、バッキングプレートへのボンディング、さらに仕上げ加工を行って、２０ｍｍｔ、φ３００ｍｍのＣｕ−５.０ａｔ％Ｔｉのチタン銅からなる円盤状ターゲットとバッキングプレートとの組立体を得た。
このＣｕ−５.０ａｔ％Ｔｉのチタン銅からなるターゲットの物性値を、同様に表１に示す。なお、硬さ及び電気抵抗のターゲット面内の測定箇所を、同様に図５に示す。
Ｃｕ−５.０ａｔ％Ｔｉのチタン銅ターゲットの硬さは、２３３．０Ｈｖ（３点の平均値）となり、硬さの面内ばらつき（標準偏差）は４．３８であった。また、電気抵抗は、ターゲットで１３．６μΩ（３点の平均）となり、電気抵抗の面内ばらつき（標準偏差）は０．２６であった。
さらに、実施例１と同様にしてスパッタリングを行い、膜特性のばらつきを計測した。膜特性（膜の抵抗）のばらつきの標準偏差は３．２９であった。いずれも本願発明の特性の範囲内であり、良好な結果となった。
この結果は、実施例１のＣｕ−３.０ａｔ％Ｔｉのチタン銅に比べ、本実施例２のＣｕ−５.０ａｔ％Ｔｉのチタン銅からなるインゴット及びターゲットの物性値である硬さと電気抵抗値は、いずれも増加した。これはＴｉ量が増加したことによる。
又、このＣｕ−５．０ａｔ％Ｔｉのターゲットの顕微鏡組織写真を図４（本図の右側）に示す。平均結晶粒径は、１２．１μｍであった。
（実施例３）
Ｔｉ：７.０ａｔ％、残部Ｃｕとなるスパッタリングターゲットを製造するために、原料として、純度６ＮのＣｕと純度５ＮのＴｉを使用した。
銅の溶解に際しては、真空誘導溶解により行った。銅は３２１８７ｇを使用し、真空度は０．０５Ｐａとした。Ｃｕを溶解した後、溶湯を１１００〜１２５０°Ｃに維持し、Ａｒガスを導入し、Ｔｉ添加を行った。攪拌は、自然対流とした。Ｔｉ添加から出湯までの時間は１２分であった。銅製モールドを使用し、出湯温度１１００〜１２５０°Ｃとし凝固させた。
凝固後のインゴットを、７００〜９５０°Ｃで鍛造し、１００ｍｍｔを７０ｍｍｔとした。これをさらに７００〜９５０°Ｃで熱間圧延し、７０ｍｍｔを１２ｍｍｔとした。次にこれを７００〜９５０°Ｃ×１ｈｒの熱処理を行った。さらに、これを機械加工、バッキングプレートへのボンディング、さらに仕上げ加工を行って、２０ｍｍｔ、φ３００ｍｍのＣｕ−７.０ａｔ％Ｔｉのチタン銅からなる円盤状ターゲットとバッキングプレートとの組立体を得た。
このＣｕ−７.０ａｔ％Ｔｉのチタン銅からなるターゲットの物性値を、同様に表１に示す。なお、硬さ及び電気抵抗のターゲット面内の測定箇所を、同様に図５に示す。
Ｃｕ−７.０ａｔ％Ｔｉのチタン銅ターゲットの硬さは、２３９．０Ｈｖ（３点の平均値）となり、硬さの面内ばらつき（標準偏差）は４．４９であった。また、電気抵抗は、ターゲットで１６．３μΩ（３点の平均）となり、電気抵抗の面内ばらつき（標準偏差）は０．４５であった。
さらに、実施例１と同様にしてスパッタリングを行い、膜特性のばらつきを計測した。膜特性（膜の抵抗）のばらつきの標準偏差は４．０３であった。いずれも本願発明の特性の範囲内であり、良好な結果となった。
この結果は、実施例１のＣｕ−３.０ａｔ％Ｔｉのチタン銅に比べ、本実施例３のＣｕ−７.０ａｔ％Ｔｉのチタン銅からなるインゴット及びターゲットの物性値である硬さと電気抵抗値は、いずれも増加した。これはＴｉ量が増加したことによる。
又、結晶粒径は、均一な組織のターゲットが得られ、このターゲットの平均結晶粒径は、１０．８μｍであった。
（実施例４）
Ｔｉ：１０.０ａｔ％、残部Ｃｕとなるスパッタリングターゲットを製造するために、原料として、純度６ＮのＣｕと純度５ＮのＴｉを使用した。
銅の溶解に際しては、真空誘導溶解により行った。銅は３２１８７ｇを使用し、真空度は０．０５Ｐａとした。Ｃｕを溶解した後、溶湯を１１００〜１２５０°Ｃに維持し、Ａｒガスを導入し、Ｔｉ添加を行った。攪拌は、自然対流とした。Ｔｉ添加から出湯までの時間は１２分であった。銅製モールドを使用し、出湯温度１１００〜１２５０°Ｃとし凝固させた。
凝固後のインゴットを、７００〜９５０°Ｃで鍛造し、１００ｍｍｔを７０ｍｍｔとした。これをさらに７００〜９５０°Ｃで熱間圧延し、７０ｍｍｔを１２ｍｍｔとした。次にこれを７００〜９５０°Ｃ×１ｈｒの熱処理を行った。さらに、これを機械加工、バッキングプレートへのボンディング、さらに仕上げ加工を行って、２０ｍｍｔ、φ３００ｍｍのＣｕ−１０.０ａｔ％Ｔｉのチタン銅からなる円盤状ターゲットとバッキングプレートとの組立体を得た。
このＣｕ−１０.０ａｔ％Ｔｉのチタン銅からなるターゲットの物性値を、同様に表１に示す。なお、硬さ及び電気抵抗のターゲット面内の測定箇所を、同様に図５に示す。
Ｃｕ−１０.０ａｔ％Ｔｉのチタン銅ターゲットの硬さは、２４３．０Ｈｖ（３点の平均値）となり、硬さの面内ばらつき（標準偏差）は４．６３であった。また、電気抵抗は、ターゲットで１７．６μΩ（３点の平均）となり、電気抵抗の面内ばらつき（標準偏差）は０．６７であった。
さらに、実施例１と同様にしてスパッタリングを行い、膜特性のばらつきを計測した。膜特性（膜の抵抗）のばらつきの標準偏差は４．３５であった。いずれも本願発明の特性の範囲内であり、良好な結果となった。
この結果は、実施例１のＣｕ−３.０ａｔ％Ｔｉのチタン銅に比べ、Ｃｕ−１０.０ａｔ％Ｔｉのチタン銅からなるインゴット及びターゲットの物性値である硬さと電気抵抗値は、いずれも増加した。これはＴｉ量が増加したことによる。
又、結晶粒径は、均一な組織のターゲットが得られ、このターゲットの平均結晶粒径は、１０．３μｍであった。
（比較例１）
銅の溶解に際しては、真空誘導溶解により行った。銅は３２１８７ｇを使用し、真空度は０．０５Ｐａとした。Ｃｕを溶解した後、溶湯を１１００〜１２００°Ｃに維持し、Ａｒガスを導入し、Ａｒ雰囲気とした後、Ｔｉ添加を行った。攪拌は、自然対流とした。Ｔｉ添加後約１０分保持後、モールドに出湯・凝固させた。
凝固後のインゴットを８５０〜１０００°Ｃで熱間圧延し、１００ｍｍｔを１２ｍｍｔとした。次にこれを９５０〜１０００°Ｃ×１〜２ｈｒの熱処理を行った。さらに、これを機械加工、バッキングプレートへのボンディング、さらに仕上げ加工を行って、７ｍｍｔ、φ３００ｍｍのＴｉ５ａｔ％−Ｃｕのチタン銅からなる円盤状ターゲットとバッキングプレートとの組立体を得た。
このＣｕ−２．５ａｔ％Ｔｉのチタン銅からなるターゲットの物性値を表１に示す。なお、硬さ及び電気抵抗のターゲット面内の測定箇所を、同様に図５に示す。
Ｃｕ−２．５ａｔ％Ｔｉのチタン銅ターゲットの硬さは、１９６．０Ｈｖ（３点の平均値）となり、硬さの面内ばらつき（標準偏差）は５．２４であった。また、電気抵抗は、ターゲットで９．２μΩ（３点の平均）となり、電気抵抗の面内ばらつき（標準偏差）は２．００であった。
さらに、実施例１と同様にしてスパッタリングを行い、膜特性のばらつきを計測した。膜特性（膜の抵抗）のばらつきの標準偏差は５．２１であった。いずれも本願発明の特性の範囲外であり、不良となった。
（比較例２）
Ｔｉ：３．２ａｔ％、残部Ｃｕとなるスパッタリングターゲットを製造するために、原料として、純度６ＮのＣｕと純度５ＮのＴｉを使用した。
銅の溶解に際しては、真空誘導溶解により行った。銅は３２１８７ｇを使用し、真空度は０．０５Ｐａとした。Ｃｕを溶解した後、溶湯を１１００〜１２００°Ｃに維持し、Ａｒガスを導入し、Ａｒ雰囲気とした後、Ｔｉ添加を行った。攪拌は、自然対流とした。Ｔｉ添加後約１０分保持後、モールドに出湯・凝固させた。
凝固後のインゴットを８５０〜１０００°Ｃで熱間圧延し、１００ｍｍｔを１２ｍｍｔとした。次にこれを９５０〜１０００°Ｃ×１〜２ｈｒの熱処理を行った。さらに、これを機械加工、バッキングプレートへのボンディング、さらに仕上げ加工を行って、７ｍｍｔ、φ３００ｍｍのＣｕ−３．２ａｔ％Ｔｉのチタン銅からなる円盤状ターゲットとバッキングプレートとの組立体を得た。
このＣｕ−３．２ａｔ％Ｔｉのチタン銅からなるターゲットの物性値を表１に示す。なお、硬さ及び電気抵抗のターゲット面内の測定箇所を、同様に図５に示す。
Ｃｕ−３．２ａｔ％Ｔｉのチタン銅ターゲットの硬さは、２１０．０Ｈｖ（３点の平均値）となり、硬さの面内ばらつき（標準偏差）は５．４２であった。また、電気抵抗は、ターゲットで１１．８μΩ（３点の平均）となり、電気抵抗の面内ばらつき（標準偏差）は１．８２であった。
さらに、実施例１と同様にしてスパッタリングを行い、膜特性のばらつきを計測した。膜特性（膜の抵抗）のばらつきの標準偏差は５．５４であった。いずれも本願発明の特性の範囲外であり、不良となった。
（比較例３）
Ｔｉ：６．８ａｔ％、残部Ｃｕとなるスパッタリングターゲットを製造するために、原料として、純度６ＮのＣｕと純度５ＮのＴｉを使用した。
銅の溶解に際しては、真空誘導溶解により行った。銅は３２１８７ｇを使用し、真空度は０．０５Ｐａとした。Ｃｕを溶解した後、溶湯を１１００〜１２００°Ｃに維持し、Ａｒガスを導入し、Ａｒ雰囲気とした後、Ｔｉ添加を行った。攪拌は、自然対流とした。Ｔｉ添加後約１０分保持後、モールドに出湯・凝固させた。
凝固後のインゴットを８５０〜１０００°Ｃで熱間圧延し、１００ｍｍｔを１２ｍｍｔとした。次にこれを９５０〜１０００°Ｃ×１〜２ｈｒの熱処理を行った。さらに、これを機械加工、バッキングプレートへのボンディング、さらに仕上げ加工を行って、７ｍｍｔ、φ３００ｍｍのＣｕ−６．８ａｔ％Ｔｉのチタン銅からなる円盤状ターゲットとバッキングプレートとの組立体を得た。
このＣｕ−６．８ａｔ％Ｔｉのチタン銅からなるターゲットの物性値を表１に示す。なお、硬さ及び電気抵抗のターゲット面内の測定箇所を、同様に図５に示す。
Ｃｕ−６．８ａｔ％Ｔｉのチタン銅ターゲットの硬さは、２３６．０Ｈｖ（３点の平均値）となり、硬さの面内ばらつき（標準偏差）は５．８５であった。また、電気抵抗は、ターゲットで１４．６μΩ（３点の平均）となり、電気抵抗の面内ばらつき（標準偏差）は１．７８であった。
さらに、実施例１と同様にしてスパッタリングを行い、膜特性のばらつきを計測した。膜特性（膜の抵抗）のばらつきの標準偏差は５．３３であった。いずれも本願発明の特性の範囲外であり、不良となった。
（比較例４）
Ｔｉ：９．１ａｔ％、残部Ｃｕとなるスパッタリングターゲットを製造するために、原料として、純度６ＮのＣｕと純度５ＮのＴｉを使用した。
銅の溶解に際しては、真空誘導溶解により行った。銅は３２１８７ｇを使用し、真空度は０．０５Ｐａとした。Ｃｕを溶解した後、溶湯を１１００〜１２００°Ｃに維持し、Ａｒガスを導入し、Ａｒ雰囲気とした後、Ｔｉ添加を行った。攪拌は、自然対流とした。Ｔｉ添加後約１０分保持後、モールドに出湯・凝固させた。
凝固後のインゴットを８５０〜１０００°Ｃで熱間圧延し、１００ｍｍｔを１２ｍｍｔとした。次にこれを９５０〜１０００°Ｃ×１〜２ｈｒの熱処理を行った。さらに、これを機械加工、バッキングプレートへのボンディング、さらに仕上げ加工を行って、７ｍｍｔ、φ３００ｍｍのＣｕ−９．１ａｔ％Ｔｉのチタン銅からなる円盤状ターゲットとバッキングプレートとの組立体を得た。
このＣｕ−９．１ａｔ％Ｔｉのチタン銅からなるターゲットの物性値を表１に示す。なお、硬さ及び電気抵抗のターゲット面内の測定箇所を、同様に図５に示す。
Ｃｕ−９．１ａｔ％Ｔｉのチタン銅ターゲットの硬さは、２３８．０Ｈｖ（３点の平均値）となり、硬さの面内ばらつき（標準偏差）は６．３３であった。また、電気抵抗は、ターゲットで１８．５μΩ（３点の平均）となり、電気抵抗の面内ばらつき（標準偏差）は２．０２であった。
さらに、実施例１と同様にしてスパッタリングを行い、膜特性のばらつきを計測した。膜特性（膜の抵抗）のばらつきの標準偏差は６．０４であった。いずれも本願発明の特性の範囲外であり、不良となった。
（比較例５）
Ｔｉ：１５.０ａｔ％、残部Ｃｕとなるスパッタリングターゲットを製造するために、原料として、純度６ＮのＣｕと純度５ＮのＴｉを使用した。
銅の溶解に際しては、真空誘導溶解により行った。銅は３２１８７ｇを使用し、真空度は０．０５Ｐａとした。Ｃｕを溶解した後、溶湯を１１００〜１２００°Ｃに維持し、Ａｒガスを導入し、Ａｒ雰囲気とした後、Ｔｉ添加を行った。攪拌は、自然対流とした。Ｔｉ添加後約１０分保持後、モールドに出湯・凝固させた。
凝固後のインゴットを８５０〜１０００°Ｃで熱間圧延し、１００ｍｍｔを１２ｍｍｔとした。次にこれを９５０〜１０００°Ｃ×１〜２ｈｒの熱処理を行った。さらに、これを機械加工、バッキングプレートへのボンディング、さらに仕上げ加工を行って、７ｍｍｔ、φ３００ｍｍのＣｕ−１５．０ａｔ％Ｔｉのチタン銅からなる円盤状ターゲットとバッキングプレートとの組立体を得た。
このＣｕ−１５．０ａｔ％Ｔｉのチタン銅からなるターゲットの物性値を、同様に表１に示す。なお、硬さ及び電気抵抗のターゲット面内の測定箇所を、同様に図５に示す。
Ｃｕ−１５．０ａｔ％Ｔｉのチタン銅ターゲットの硬さは、２５７．０Ｈｖ（３点の平均値）となり、硬さの面内ばらつき（標準偏差）は７．３８であった。また、電気抵抗は、ターゲットで１９．７μΩ（３点の平均）となり、電気抵抗の面内ばらつき（標準偏差）は２．４８であった。
さらに、実施例１と同様にしてスパッタリングを行い、膜特性のばらつきを計測した。膜特性（膜の抵抗）のばらつきの標準偏差は６．３１であった。いずれも本願発明の特性の範囲外であり、不良となった。
本発明は、半導体用銅合金配線は、それ自体に自己拡散抑制機能を有するので、活性なＣｕの拡散による配線周囲の汚染を効果的に防止することができ、スパッタ膜特性の均一化を図ることができるという優れた効果を有する。さらに、エレクトロマイグレーション（ＥＭ）耐性、耐食性等を向上させることができるという優れた効果を有し、また銅合金配線膜の上面、下面、周面等に、酸化チタンからなるバリア層を任意に、かつ安定して形成可能であり、また銅合金配線の成膜工程及びバリア層の形成工程の簡素化できるという著しい効果を有する。したがって、半導体用銅合金配線を形成するためのスパッタリングターゲット及び半導体用銅合金配線の製造に極めて有用である。

Claims (2)

  1. Ｔｉ：３ａｔ％以上１５ａｔ％未満、残部がＣｕ及び不可避的不純物からなる銅チタン合金スパッタリングターゲットであって、ターゲットの面内方向の硬さのばらつき（標準偏差）が５.０以内、電気抵抗のばらつき（標準偏差）が１．０以内であることを特徴とする銅チタン合金製スパッタリングターゲット。
  2. ターゲットの平均結晶粒径が５〜５０μｍであることを特徴とする請求項１記載の銅チタン合金製スパッタリングターゲット。
JP2013502236A 2011-03-01 2012-02-15 銅チタン合金製スパッタリングターゲット、同スパッタリングターゲットを用いて形成した半導体配線並びに同半導体配線を備えた半導体素子及びデバイス Active JP5722427B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013502236A JP5722427B2 (ja) 2011-03-01 2012-02-15 銅チタン合金製スパッタリングターゲット、同スパッタリングターゲットを用いて形成した半導体配線並びに同半導体配線を備えた半導体素子及びデバイス

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011044481 2011-03-01
JP2011044481 2011-03-01
PCT/JP2012/053502 WO2012117853A1 (ja) 2011-03-01 2012-02-15 銅チタン合金製スパッタリングターゲット、同スパッタリングターゲットを用いて形成した半導体配線並びに同半導体配線を備えた半導体素子及びデバイス
JP2013502236A JP5722427B2 (ja) 2011-03-01 2012-02-15 銅チタン合金製スパッタリングターゲット、同スパッタリングターゲットを用いて形成した半導体配線並びに同半導体配線を備えた半導体素子及びデバイス

Publications (2)

Publication Number Publication Date
JPWO2012117853A1 JPWO2012117853A1 (ja) 2014-07-07
JP5722427B2 true JP5722427B2 (ja) 2015-05-20

Family

ID=46757792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013502236A Active JP5722427B2 (ja) 2011-03-01 2012-02-15 銅チタン合金製スパッタリングターゲット、同スパッタリングターゲットを用いて形成した半導体配線並びに同半導体配線を備えた半導体素子及びデバイス

Country Status (7)

Country Link
US (1) US20140110849A1 (ja)
EP (1) EP2682499A4 (ja)
JP (1) JP5722427B2 (ja)
KR (1) KR20130122968A (ja)
CN (1) CN103459654B (ja)
TW (1) TWI532863B (ja)
WO (1) WO2012117853A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102165093B (zh) * 2008-09-30 2013-09-25 Jx日矿日石金属株式会社 高纯度铜或高纯度铜合金溅射靶、该溅射靶的制造方法及高纯度铜或高纯度铜合金溅射膜
WO2010038641A1 (ja) 2008-09-30 2010-04-08 日鉱金属株式会社 高純度銅及び電解による高純度銅の製造方法
JP6091911B2 (ja) * 2013-01-29 2017-03-08 株式会社Ｓｈカッパープロダクツ Ｃｕ−Ｍｎ合金スパッタリングターゲット材、Ｃｕ−Ｍｎ合金スパッタリングターゲット材の製造方法、および半導体素子
KR20170058459A (ko) * 2013-09-12 2017-05-26 제이엑스금속주식회사 배킹 플레이트 일체형의 금속제 스퍼터링 타깃 및 그 제조 방법
CN104465428B (zh) * 2013-09-16 2017-10-13 中国科学院上海微系统与信息技术研究所 一种铜‑铜金属热压键合的方法
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
CN113667860A (zh) * 2021-08-17 2021-11-19 宁波微泰真空技术有限公司 一种超高纯铜铝铸锭及其制备方法和用途

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003064722A1 (fr) * 2002-01-30 2003-08-07 Nikko Materials Company, Limited Cible de pulverisation d'alliage de cuivre et procede de fabrication de cette cible
JP2005533187A (ja) * 2002-07-16 2005-11-04 ハネウェル・インターナショナル・インコーポレーテッド 銅スパッタリングターゲット及び銅スパッタリングターゲットの形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT7491U1 (de) * 2004-07-15 2005-04-25 Plansee Ag Werkstoff für leitbahnen aus kupferlegierung
EP1900540B1 (en) * 2005-07-04 2010-03-03 Nippon Mining & Metals Co., Ltd. OPTICAL DISK, AND SPUTTERING TARGET FOR Cu ALLOY RECORDING LAYER
JP4740004B2 (ja) 2006-03-20 2011-08-03 株式会社神戸製鋼所 半導体装置におけるＣｕ合金配線の製造方法
JP2008021807A (ja) 2006-07-12 2008-01-31 Kobe Steel Ltd 半導体配線の製造方法
JP5394011B2 (ja) 2008-06-26 2014-01-22 中国電力株式会社 給湯システム、分電盤
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
JP4563480B2 (ja) * 2008-11-28 2010-10-13 Ｄｏｗａメタルテック株式会社 銅合金板材およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003064722A1 (fr) * 2002-01-30 2003-08-07 Nikko Materials Company, Limited Cible de pulverisation d'alliage de cuivre et procede de fabrication de cette cible
JP2005533187A (ja) * 2002-07-16 2005-11-04 ハネウェル・インターナショナル・インコーポレーテッド 銅スパッタリングターゲット及び銅スパッタリングターゲットの形成方法

Also Published As

Publication number Publication date
CN103459654A (zh) 2013-12-18
CN103459654B (zh) 2016-02-24
EP2682499A1 (en) 2014-01-08
KR20130122968A (ko) 2013-11-11
EP2682499A4 (en) 2014-09-03
JPWO2012117853A1 (ja) 2014-07-07
US20140110849A1 (en) 2014-04-24
TWI532863B (zh) 2016-05-11
WO2012117853A1 (ja) 2012-09-07
TW201241216A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
JP5722427B2 (ja) 銅チタン合金製スパッタリングターゲット、同スパッタリングターゲットを用いて形成した半導体配線並びに同半導体配線を備えた半導体素子及びデバイス
JP5420685B2 (ja) Ｃｕ−Ｍｎ合金スパッタリングターゲット及び半導体配線
JP4223511B2 (ja) 銅合金スパッタリングターゲット及びその製造方法並びに半導体素子配線
JP4794802B2 (ja) 銅合金スパッタリングターゲット及び半導体素子配線
TWI409352B (zh) High purity copper - manganese alloy sputtering target
JP5068925B2 (ja) スパッタリングターゲット
JP5893797B2 (ja) 銅合金スパッタリングターゲット
JP2015061943A (ja) 高純度銅マンガン合金スパッタリングターゲット
JP4790782B2 (ja) 銅合金スパッタリングターゲット及び半導体素子配線
JPWO2013111689A1 (ja) 高純度銅クロム合金スパッタリングターゲット
JP5554364B2 (ja) 半導体用銅合金配線及びスパッタリングターゲット並びに半導体用銅合金配線の形成方法
JP5837202B2 (ja) 高純度銅コバルト合金スパッタリングターゲット
JP2004193546A (ja) 半導体装置配線シード層形成用銅合金スパッタリングターゲット
JP5694503B2 (ja) 自己拡散抑制機能を有するシード層及び自己拡散抑制機能を備えたシード層の形成方法
JP2004193551A (ja) 半導体装置配線シード層形成用銅合金スパッタリングターゲットおよび半導体装置配線シード層

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150325

R150 Certificate of patent or registration of utility model

Ref document number: 5722427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250