JP5706776B2 - Semiconductor substrate evaluation method - Google Patents
Semiconductor substrate evaluation methodInfo
- Publication number
- JP5706776B2 JP5706776B2 JP2011160226A JP2011160226A JP5706776B2 JP 5706776 B2 JP5706776 B2 JP 5706776B2 JP 2011160226 A JP2011160226 A JP 2011160226A JP 2011160226 A JP2011160226 A JP 2011160226A JP 5706776 B2 JP5706776 B2 JP 5706776B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- lifetime
- surface recombination
- recombination velocity
- correlation curve
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
技術分野は、半導体基板の評価方法に関する。 The technical field relates to a method for evaluating a semiconductor substrate.
層構造のシリコン基板の評価方法として、μ−PCD(Microwave−Photo Conductive Decay)法により得られた過剰キャリア密度の時間変化(減衰曲線)から、シリコン基板中の少数キャリアのライフタイム(バルクライフタイムともいう)を測定する手法が知られている(特許文献1参照)。 As a method for evaluating a silicon substrate having a layer structure, the lifetime (bulk lifetime) of minority carriers in the silicon substrate is obtained from the time change (decay curve) of the excess carrier density obtained by the μ-PCD (Microwave-Photo Conductive Decay) method. (Also referred to as Patent Document 1).
また、μ−PCD法で厚さのみが異なる2種類の半導体基板を測定し、それぞれの一次モードのライフタイムを得て、表面再結合速度およびバルクライフタイムを分離評価する方法が知られている(非特許文献1参照)。 In addition, a method is known in which two types of semiconductor substrates having different thicknesses are measured by the μ-PCD method, the lifetime of each primary mode is obtained, and the surface recombination velocity and the bulk lifetime are separated and evaluated. (Refer nonpatent literature 1).
バルクライフタイムは、半導体のエネルギーギャップ中の欠陥準位の大小を示す指標の一つである。エネルギー中の特に深い位置に欠陥準位が存在すると、キャリアは欠陥準位を介して再結合(消滅)してしまう。バルクライフタイムはキャリアが生成されてから欠陥準位を介して再結合によって消滅するまでの時間(寿命)の目安である。欠陥準位が多いほど再結合の頻度が増加するため、バルクライフタイムは減少する。 The bulk lifetime is one of the indices indicating the magnitude of defect levels in the semiconductor energy gap. When a defect level exists in a particularly deep position in energy, carriers are recombined (disappeared) through the defect level. The bulk lifetime is a measure of the time (lifetime) from the generation of carriers to the disappearance by recombination through the defect level. Since the frequency of recombination increases as the number of defect levels increases, the bulk lifetime decreases.
また、μ−PCD法は、半導体基板等の試料を非破壊かつ非接触で測定することができるため、バルクライフタイム測定法として有効な手法である。以下にその原理を説明する。 The μ-PCD method is an effective method for measuring a bulk lifetime because it can measure a sample such as a semiconductor substrate in a non-destructive and non-contact manner. The principle will be described below.
試料の表面にレーザとマイクロ波(μ波ともいう)を同時に照射する。レーザ照射によって試料中に過剰キャリアが生成される。そして、レーザ照射を止めるとエネルギーギャップ中の欠陥準位を介した再結合により、一定時間後に熱平衡状態のキャリア密度に戻る。ここで、キャリア密度とμ波の反射率との相関を利用し、反射されたマイクロ波を検波することで、減衰中のキャリア密度の時間変化を追うことができる。 The surface of the sample is irradiated with laser and microwave (also referred to as μ wave) at the same time. Excess carriers are generated in the sample by laser irradiation. When the laser irradiation is stopped, the carrier density returns to a thermal equilibrium state after a certain time due to recombination via defect levels in the energy gap. Here, by utilizing the correlation between the carrier density and the reflectance of the μ wave and detecting the reflected microwave, it is possible to follow the time change of the carrier density during the attenuation.
しかし、μ−PCD法で2種類の半導体基板を測定する評価方法では、測定に用いる半導体基板と、該半導体基板に対して厚さのみが異なり、他は同じパラメータの半導体基板と、を用意しなければならない。 However, in the evaluation method for measuring two types of semiconductor substrates by the μ-PCD method, a semiconductor substrate used for measurement and a semiconductor substrate having the same parameters except for the thickness differing from the semiconductor substrate are prepared. There must be.
さらに、試料固有のバルクライフタイムであるが、半導体基板間のばらつきが懸念されるため、同一のインゴットから切り離した試料を用いることが好ましいがこのための準備は煩雑である。 Furthermore, although it is a bulk lifetime inherent to the sample, it is preferable to use a sample separated from the same ingot because there is concern about variations between semiconductor substrates, but preparation for this is complicated.
そこで、本発明の一態様は、表面再結合速度およびバルクライフタイムを分離評価する方法を提供することを目的の一とする。 In view of this, an object of one embodiment of the present invention is to provide a method for separating and evaluating surface recombination velocity and bulk lifetime.
本発明の一態様は、バルクライフタイムτbを備え、一方の表面の表面再結合速度S0、他方の表面の表面再結合速度S0である第1の半導体基板と、バルクライフタイムτbを備え、一方の表面の表面再結合速度S0、他方の表面の表面再結合速度S1である第2の半導体基板と、バルクライフタイムτbを備え、一方の表面の表面再結合速度S1、他方の表面の表面再結合速度S1である第3の半導体基板と、に対して、それぞれの一次モードのライフタイムτ11、τ21、τ31を測定し、第1の半導体基板および第3の半導体基板に対して一次モードのライフタイムτ11、τ31および下記数式(1)を用いて、表面再結合速度S0とバルクライフタイムτbの関係および表面再結合速度S1とバルクライフタイムτbの関係から第1の相関曲線および第2の相関曲線を求め、第2の半導体基板に対して下記数式(2)、数式(3)、第1の相関曲線および第2の相関曲線を用いて、一次モードのライフタイムτ21とバルクライフタイムτbの関係から第3の相関曲線を求め、第3の相関曲線に、得られた一次モードのライフタイムτ21を代入し、バルクライフタイムτbを求め、第1の相関曲線および第2の相関曲線に、得られたバルクライフタイムτbを代入し、表面再結合速度S0および表面再結合速度S1を求める半導体基板の評価方法である。 One aspect of the present invention includes a bulk lifetime tau b, the surface recombination velocity S 0 of the one surface, a first semiconductor substrate is the surface recombination velocity S 0 of the other surface, the bulk lifetime tau b A surface recombination rate S 0 on one surface, a surface recombination rate S 1 on the other surface, a bulk semiconductor lifetime τ b, and a surface recombination rate S on one surface 1, a third semiconductor substrate is the surface recombination velocity S 1 of the other surface, with respect to the lifetime tau 11 of each first-order mode, tau 21, measured tau 31, the first semiconductor substrate and The relationship between the surface recombination velocity S 0 and the bulk lifetime τ b , and the surface recombination velocity S 1 , using the lifetimes τ 11 , τ 31 of the first-order mode and the following formula (1) for the third semiconductor substrate: bulk lifetime τ Obtains a first correlation curve and a second correlation curve from the relationship of the following equation with respect to the second semiconductor substrate (2), Equation (3), using the first correlation curve and a second correlation curve The third correlation curve is obtained from the relationship between the primary mode lifetime τ 21 and the bulk lifetime τ b , and the obtained primary mode lifetime τ 21 is substituted into the third correlation curve to obtain the bulk lifetime τ. In the semiconductor substrate evaluation method, b is obtained, and the obtained bulk lifetime τ b is substituted into the first correlation curve and the second correlation curve to obtain the surface recombination velocity S 0 and the surface recombination velocity S 1. is there.
(ただし、数式(1)中、SL(Lは、0または1)は表面再結合速度[cm/sec]、Dは少数キャリア拡散定数[cm2/sec]、τn1(nは、1または3)は一次モードのライフタイム[μsec]、τbはバルクライフタイム[μsec]、Wは半導体基板の厚さ[mm]をそれぞれ表す。)
(In the formula (1), S L (L is 0 or 1) is the surface recombination rate [cm / sec], D is the minority carrier diffusion constant [cm 2 / sec], τ n1 (n is 1 or 3) the lifetime of the primary mode [μsec], τ b is the bulk lifetime [μsec], W represents the thickness of the semiconductor substrate [mm], respectively.)
また、本発明の他の一態様は、上記第1の半導体基板の片面のみに表面処理を施して上記第2の半導体基板を、上記第2の半導体基板の表面再結合速度S0の表面のみに表面処理を施して上記第3の半導体基板を作製してもよい。 Another embodiment of the present invention, the first of the above surface-treated only on one surface of the semiconductor substrate a second semiconductor substrate, only the second surface of the semiconductor substrate surface recombination velocity S 0 of The third semiconductor substrate may be manufactured by performing a surface treatment.
また、本発明の他の一態様は、第1の半導体基板、第2の半導体基板および第3の半導体基板は、シリコン基板を用いてもよい。 In another embodiment of the present invention, a silicon substrate may be used for the first semiconductor substrate, the second semiconductor substrate, and the third semiconductor substrate.
また、本発明の他の一態様は、一次モードのライフタイムτ11、τ21、τ31は、μ−PCD法を用いて測定してもよい。 In another embodiment of the present invention, the lifetimes τ 11 , τ 21 , and τ 31 of the primary mode may be measured using the μ-PCD method.
本発明の一態様は、3種類の半導体基板を用いて上記方法で評価することにより、表面再結合速度S0、表面再結合速度S1およびバルクライフタイムτbを簡便に求めることができる。 In one embodiment of the present invention, the surface recombination velocity S 0 , the surface recombination velocity S 1, and the bulk lifetime τ b can be easily obtained by evaluating the above method using three types of semiconductor substrates.
また、本発明の他の一態様は、一次モードのライフタイムに関しては、入射フォトン数の依存がなく、信頼性の高い評価を行うことができる。 In another embodiment of the present invention, the lifetime of the primary mode does not depend on the number of incident photons and can be evaluated with high reliability.
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更しうることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。 Embodiments of the present invention will be described below with reference to the drawings. However, the present invention is not limited to the following description, and it will be easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals are used in common in different drawings.
(実施の形態1)
本実施の形態では、半導体基板の評価方法の一例について説明する。評価は、次の工程A乃至工程Eによって行われる。
(Embodiment 1)
In this embodiment, an example of a method for evaluating a semiconductor substrate will be described. The evaluation is performed by the following steps A to E.
<工程A>
バルクライフタイムτbを備え、一方の表面の表面再結合速度S0、他方の表面の表面再結合速度S0である第1の半導体基板と、バルクライフタイムτbを備え、一方の表面の表面再結合速度S0、他方の表面の表面再結合速度S1である第2の半導体基板と、バルクライフタイムτbを備え、一方の表面の表面再結合速度S1、他方の表面の表面再結合速度S1である第3の半導体基板の3種類を用意する。
<Process A>
Comprises a bulk lifetime tau b, the surface recombination velocity S 0 of the one surface, a first semiconductor substrate is the surface recombination velocity S 0 of the other surface, comprising a bulk lifetime tau b, of one surface A second semiconductor substrate having a surface recombination rate S 0 , a surface recombination rate S 1 on the other surface, and a bulk lifetime τ b , a surface recombination rate S 1 on one surface, a surface on the other surface Three types of third semiconductor substrates having a recombination speed S 1 are prepared.
上記3種類の半導体基板の一方の表面の表面再結合速度、他方の表面の表面再結合速度以外の条件は全て同じものとする。 The conditions other than the surface recombination rate on one surface and the surface recombination rate on the other surface of the three types of semiconductor substrates are all the same.
本実施の形態では、半導体基板の各パラメータを表面再結合速度S0は100cm/sec、表面再結合速度S1は1000cm/sec、バルクライフタイムτbは1000μsec、少数キャリア拡散定数Dは30cm2/sec、半導体基板の厚さWは2mmと仮定する。 In this embodiment, the parameters of the semiconductor substrate are as follows: the surface recombination speed S 0 is 100 cm / sec, the surface recombination speed S 1 is 1000 cm / sec, the bulk lifetime τ b is 1000 μsec, and the minority carrier diffusion constant D is 30 cm 2. / Sec, and the thickness W of the semiconductor substrate is assumed to be 2 mm.
図4は、工程Aで用いる半導体基板である。図4(A)は、第1の半導体基板、図4(B)は、第2の半導体基板、図4(C)は、第3の半導体基板をそれぞれ示している。 FIG. 4 shows a semiconductor substrate used in step A. 4A shows the first semiconductor substrate, FIG. 4B shows the second semiconductor substrate, and FIG. 4C shows the third semiconductor substrate.
実験により3種類の半導体基板のライフタイムを測定する。第1乃至第3の半導体基板に対し、それぞれの一次モードのライフタイムτ11、τ21、τ31を測定する。本実施の形態では、μ−PCD法によって、一次モードのライフタイムτ11、τ21、τ31を測定し、一次モードのライフタイムτ11が526.8μsec、一次モードのライフタイムτ21が316.7μsec、一次モードのライフタイムτ31が183.0μsecであった。
The lifetimes of three types of semiconductor substrates are measured by experiments. The lifetimes τ 11 , τ 21 , and τ 31 of the respective primary modes are measured for the first to third semiconductor substrates. In this embodiment, the mu-PCD method, the primary mode lifetime tau 11, tau 21, measured tau 31, the lifetime tau 11 of the primary mode 526.8Myusec, lifetime tau 21 of the
ここで、必ずしも上記の条件を満たす3種類の半導体基板を同時に用意する必要はなく、まず、第1の半導体基板を調整した後に一次モードのライフタイムτ11を取得、その後、第1の半導体基板の片面のみに表面再結合速度S0から表面再結合速度S1に改質する表面処理を施して第2の半導体基板とし、一次モードのライフタイムτ21を取得、さらに第2の半導体基板の表面再結合速度S0の表面のみに表面再結合速度S0から表面再結合速度S1に改質する表面処理を施して第3の半導体基板とし、一次モードのライフタイムτ31を取得する方法がある。 Here, it is not always necessary to simultaneously prepare three types of semiconductor substrates that satisfy the above conditions. First, after adjusting the first semiconductor substrate, the lifetime τ 11 of the primary mode is obtained, and then the first semiconductor substrate is obtained. A surface treatment for modifying the surface recombination velocity S 0 to the surface recombination velocity S 1 is applied to only one surface of the first semiconductor substrate to obtain a first mode lifetime τ 21 . subjected to a surface treatment for modifying the surface recombination velocity S 0 only on the surface of the surface recombination velocity S 0 on the surface recombination velocity S 1 and the third semiconductor substrate, a method of obtaining a lifetime tau 31 of the primary mode There is.
以下に、本実施の形態において半導体基板を調整した方法を図5を用いて説明する。 Hereinafter, a method of adjusting the semiconductor substrate in this embodiment will be described with reference to FIG.
2つの第1の半導体基板をお互いの表面再結合速度がS0である表面の一方が重なるように貼り合わせ(図5(A))、貼り合わせた2つの第1の半導体基板の表面をフッ酸で処理して貼り合わされていない第1の半導体基板の表面の表面再結合速度をS1とする(図5(B))。 The two first semiconductor substrates are bonded to each other so that one of the surfaces having a surface recombination velocity of S 0 overlaps (FIG. 5A), and the surfaces of the two bonded first semiconductor substrates are hooked. The surface recombination velocity of the surface of the first semiconductor substrate that has not been bonded by treatment with an acid is defined as S 1 (FIG. 5B).
その後、フッ酸で処理された半導体基板を剥離することにより、第2の半導体基板を得ることができる(図5(C))。 After that, the second semiconductor substrate can be obtained by peeling the semiconductor substrate treated with hydrofluoric acid (FIG. 5C).
また、第1の半導体基板の表面再結合速度がS0である表面の一方のみをフッ酸で処理して第2の半導体基板を得えてよい。 Alternatively, the second semiconductor substrate may be obtained by treating only one of the surfaces of the first semiconductor substrate whose surface recombination rate is S 0 with hydrofluoric acid.
さらに、第2の半導体基板の表面をフッ酸で処理することで半導体基板の両面の表面再結合速度がS1となり、第3の半導体基板を得ることができる(図5(D))。 Further, when the surface of the second semiconductor substrate is treated with hydrofluoric acid, the surface recombination velocity of both surfaces of the semiconductor substrate becomes S 1 , and a third semiconductor substrate can be obtained (FIG. 5D).
上記方法は、3種類の半導体基板を同時に用意する必要はないため、半導体基板間のばらつきがなく、信頼性の高い評価を行うことができる。 In the above method, since it is not necessary to prepare three types of semiconductor substrates at the same time, there is no variation between the semiconductor substrates, and highly reliable evaluation can be performed.
半導体基板として、本実施の形態では、シリコン基板を用いたがこれに限られることはない。シリコンゲルマニウム基板または炭化シリコン基板などの化合物半導体基板を用いてもよい。なお、単結晶半導体または多結晶半導体などを用いることができる。 In this embodiment, a silicon substrate is used as the semiconductor substrate, but the present invention is not limited to this. A compound semiconductor substrate such as a silicon germanium substrate or a silicon carbide substrate may be used. Note that a single crystal semiconductor, a polycrystalline semiconductor, or the like can be used.
また、図6は半導体基板中心における少数キャリアの減衰曲線を示している。図6の横軸は時間[μsec]、縦軸は過剰キャリア密度[a.u.]、図中の曲線は上から順に1.5×1013cm−2、1.0×1013cm−2、5.0×1012cm−2、2.0×1012cm−2、1.1×1012cm−2、4.5×1011cm−2のフォトンが入射されているときの減衰曲線を示している。 FIG. 6 shows an attenuation curve of minority carriers at the center of the semiconductor substrate. In FIG. 6, the horizontal axis represents time [μsec], and the vertical axis represents excess carrier density [a. u. ], The curves in the figure are 1.5 × 10 13 cm −2 , 1.0 × 10 13 cm −2 , 5.0 × 10 12 cm −2 , 2.0 × 10 12 cm −2 , in order from the top. The attenuation curves when 1.1 × 10 12 cm −2 and 4.5 × 10 11 cm −2 photons are incident are shown.
本測定法では、減衰曲線から一次モードライフタイムのみの情報を得る。一次モードライフタイムは原理的に入射フォトン数に依存しない。よって、可能な限り入射フォトン数を多くするとSN比(Signal to Noise ratio)が向上するため、信頼性の高い評価を行うことができる。 In this measurement method, only the primary mode lifetime information is obtained from the attenuation curve. The primary mode lifetime is in principle independent of the number of incident photons. Therefore, when the number of incident photons is increased as much as possible, the SN ratio (Signal to Noise ratio) is improved, so that highly reliable evaluation can be performed.
<工程B>
第1の半導体基板および第3の半導体基板に関しては、第1および第3の半導体基板の両面の表面再結合速度が等しいため、工程Aで得られた一次モードのライフタイムτ11、τ31および次の数式(1)を用いて、表面再結合速度S0とバルクライフタイムτbの関係および表面再結合速度S1とバルクライフタイムτbの関係を得ることができる。
<Process B>
Regarding the first semiconductor substrate and the third semiconductor substrate, the surface recombination velocities on both surfaces of the first and third semiconductor substrates are equal, so that the lifetimes τ 11 , τ 31 of the first-order mode obtained in step A and Using the following formula (1), the relationship between the surface recombination velocity S 0 and the bulk lifetime τ b and the relationship between the surface recombination velocity S 1 and the bulk lifetime τ b can be obtained.
表面再結合速度S0とバルクライフタイムτbの関係、表面再結合速度S1とバルクライフタイムτbの関係から図1に示すように第1の相関曲線および第2の相関曲線を求めることができる。図1の横軸はバルクライフタイムτb[μsec]、縦軸は表面再結合速度SL[cm/sec]、太線は第1の相関曲線、細線は第2の相関曲線をそれぞれ表す。 Obtaining the first correlation curve and the second correlation curve as shown in FIG. 1 from the relationship between the surface recombination velocity S 0 and the bulk lifetime τ b and the relationship between the surface recombination velocity S 1 and the bulk lifetime τ b Can do. In FIG. 1, the horizontal axis represents the bulk lifetime τ b [μsec], the vertical axis represents the surface recombination velocity S L [cm / sec], the thick line represents the first correlation curve, and the thin line represents the second correlation curve.
<工程C>
第2の半導体基板に対して次の数式(2)、数式(3)、第1の相関曲線および第2の相関曲線を用いて、一次モードのライフタイムτ21とバルクライフタイムτbの関係から第3の相関曲線を求めることができる。
<Process C>
The relationship between the primary mode lifetime τ 21 and the bulk lifetime τ b using the following formula (2), formula (3), the first correlation curve, and the second correlation curve for the second semiconductor substrate. From this, a third correlation curve can be obtained.
一次モードのライフタイムτ21とバルクライフタイムτbの関係から図2に示すように第3の相関曲線を求めることができる。図2の横軸はバルクライフタイムτb[μsec]、第1の縦軸は表面再結合速度SL[cm/sec]、第2の縦軸は一次モードのライフタイムτ21[μsec]、太線は第1の相関曲線、細線は第2の相関曲線、太一点鎖線は第3の相関曲線をそれぞれ表す。 From the relationship between the lifetime τ 21 of the primary mode and the bulk lifetime τ b, a third correlation curve can be obtained as shown in FIG. The horizontal axis in FIG. 2 is the bulk lifetime τ b [μsec], the first vertical axis is the surface recombination velocity S L [cm / sec], the second vertical axis is the primary mode lifetime τ 21 [μsec], The thick line represents the first correlation curve, the thin line represents the second correlation curve, and the thick dashed line represents the third correlation curve.
<工程D>
一次モードのライフタイムτ21を第3の相関曲線に代入し、バルクライフタイムτbを得ることができる。本実施の形態では、得られたバルクライフタイムτbは1000μsecであり、仮定した半導体基板のバルクライフタイムτbと同様の値であった。
<Process D>
By substituting the lifetime τ 21 of the first-order mode into the third correlation curve, the bulk lifetime τ b can be obtained. In the present embodiment, the obtained bulk lifetime τ b is 1000 μsec, which is the same value as the assumed bulk lifetime τ b of the semiconductor substrate.
<工程E>
図3に示すように得られたバルクライフタイムτbを第1の相関曲線および第2の相関曲線に代入し、表面再結合速度S0、表面再結合速度S1を得ることができる。本実施の形態では、得られた表面再結合速度S0は100cm/sec、表面再結合速度S1は1000cm/secであり、仮定した半導体基板の表面再結合速度S0および表面再結合速度S1と同様の値であった。
<Process E>
As shown in FIG. 3, the obtained bulk lifetime τ b can be substituted into the first correlation curve and the second correlation curve to obtain the surface recombination velocity S 0 and the surface recombination velocity S 1 . In the present embodiment, the obtained surface recombination speed S 0 is 100 cm / sec, the surface recombination speed S 1 is 1000 cm / sec, and the assumed surface recombination speed S 0 and surface recombination speed S of the semiconductor substrate are assumed. The value was the same as 1 .
本実施の形態では、仮定した半導体基板から得た一次モードのライフタイムτ11、τ21、τ31を用いて表面再結合速度S0、表面再結合速度S1およびバルクライフタイムτbの値を求めたが、表面再結合速度S0、表面再結合速度S1およびバルクライフタイムτbの値が未知であっても、3種類の半導体基板を用いることで、表面再結合速度S0とバルクライフタイムτbの関係式(第1の相関曲線)、表面再結合速度S1とバルクライフタイムτbの関係式(第2の相関曲線)、表面再結合速度S0と表面再結合速度S1とバルクライフタイムτbの関係式(第3の相関曲線)の3つ関係式の連立方程式を解くことによって表面再結合速度S0、表面再結合速度S1およびバルクライフタイムτbの値を求めることができる。 In the present embodiment, the values of the surface recombination velocity S 0 , the surface recombination velocity S 1, and the bulk lifetime τ b using the lifetimes τ 11 , τ 21 , τ 31 of the first-order modes obtained from the assumed semiconductor substrate. Although the values of the surface recombination velocity S 0 , the surface recombination velocity S 1 and the bulk lifetime τ b are unknown, the surface recombination velocity S 0 can be obtained by using three types of semiconductor substrates. Relational expression of bulk lifetime τ b (first correlation curve), relational expression of surface recombination velocity S 1 and bulk lifetime τ b (second correlation curve), surface recombination velocity S 0 and surface recombination velocity The surface recombination velocity S 0 , the surface recombination velocity S 1, and the bulk lifetime τ b can be determined by solving simultaneous equations of three relational expressions of S 1 and bulk lifetime τ b (third correlation curve). To find the value Kill.
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with any of the other embodiments.
(実施の形態2)
本実施の形態では、実施の形態1の方法により評価した半導体基板を用い、SOI(Silicon On Insulator)基板を作製する方法を示す。
(Embodiment 2)
In this embodiment mode, a method for manufacturing an SOI (Silicon On Insulator) substrate using the semiconductor substrate evaluated by the method of
まず、半導体基板101を準備する(図7(A))。半導体基板101は、実施の形態1の方法で評価されたものを用いる。
First, the
次いで、半導体基板101にイオン照射103をし、所定の深さに損傷領域105を形成する(図7(B))。
Next,
損傷領域105は、電界で加速されたイオン(イオンビーム)103を半導体基板101に照射し、半導体基板101の表面から所定の深さにイオン103を導入することで、形成することができる。
The damaged
イオン103の照射は、水素、不活性元素(例えばヘリウム)またはハロゲン(例えばフッ素)等のイオンを用い、イオンドーピング法またはイオン注入法により行うことができる。
Irradiation with the
なお、上記の「イオンドーピング法」とは、原料ガスから生成されるイオン化したガスを質量分離せず、そのまま電界で加速して対象物に照射し、イオン化したガスの元素を対象物に含ませる方式を指す。また、上記の「イオン注入法」とは、原料ガスをプラズマ化し、このプラズマに含まれるイオン種を引き出し、質量分離をして、所定の質量を有するイオン種を加速して、イオンビームとして、対象物に注入する方法である。 The above-mentioned “ion doping method” means that the ionized gas generated from the source gas is not mass-separated, and is accelerated by an electric field as it is to irradiate the object, so that the ionized gas element is included in the object. Refers to the method. In addition, the above-mentioned “ion implantation method” means that a source gas is turned into plasma, ion species contained in the plasma are extracted, mass separation is performed, ion species having a predetermined mass is accelerated, and an ion beam is obtained. It is a method of injecting into an object.
次に、支持基板107を準備する(図7(C))。
Next, the
支持基板107は、ガラス、プラスチック、セラミック、石英、サファイアなどの絶縁体でなる基板、シリコンなどの半導体でなる基板、金属やステンレスなどの導電体でなる基板を用いることができる。
As the
次いで、半導体基板101と支持基板107とを、絶縁層109を介して貼り合わせる(図7(D))。貼り合わせは、半導体基板101の損傷領域105が形成された側を貼り合わせ面(接合面ともいう)として行う。
Next, the
絶縁層109は、2つの基板を貼り合わせるための接合層として機能するものであり、半導体基板101上に形成してもよく、支持基板107上に形成してもよい。半導体基板101上に絶縁層109を形成する場合、上記イオン103の照射の前に絶縁層109を形成してもよい。
The insulating
絶縁層109は、CVD法により、酸化物または窒化物等を、単層または積層させて形成すればよい。具体的な材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、または窒化酸化シリコン等が挙げられる。
The insulating
なお、本明細書中において、酸化窒化シリコンなどの「酸化窒化物」とは、その組成として、窒素よりも酸素の含有量が多いものを示す。 Note that in this specification, “oxynitride” such as silicon oxynitride indicates a composition having a higher oxygen content than nitrogen.
なお、本明細書中において、窒化酸化シリコンなどの「窒化酸化物」とは、その組成として、酸素よりも窒素の含有量が多いものを示す。 Note that in this specification, “nitride oxide” such as silicon nitride oxide indicates a composition having a higher nitrogen content than oxygen.
ここで、含有量の比較は、ラザフォード後方散乱法および水素前方散乱法の測定結果に基づいて行うこととする。 Here, the content is compared based on the measurement results of the Rutherford backscattering method and the hydrogen forward scattering method.
また、貼り合わせを行う前に、2つの基板の貼り合わせ面に洗浄やプラズマ処理などの表面処理を行ってもよい。表面処理を行うことで、親水性または清浄性が向上し、貼り合わせの際の接合強度を向上させることができる。なお、表面処理は、2つの基板の少なくとも一方に行えばよい。また、絶縁層109が形成されている基板に表面処理を行う場合は、絶縁層109の表面に対して行う。
Further, before bonding, surface treatment such as cleaning or plasma treatment may be performed on the bonding surfaces of the two substrates. By performing the surface treatment, hydrophilicity or cleanliness is improved, and the bonding strength at the time of bonding can be improved. Note that the surface treatment may be performed on at least one of the two substrates. In addition, when surface treatment is performed on the substrate over which the insulating
次に、加熱処理を行い、損傷領域105において半導体基板101を分離(分断ともいう)する(図7(E))。該分離により、支持基板107上に、絶縁層109と、半導体基板101の一部からなる半導体層111とを順に設けることができる。すなわち、支持基板107上に、半導体基板101の一部からなる半導体層111を転載することができる。
Next, heat treatment is performed, and the
なお、加熱処理は、300℃以上、かつ、支持基板107の歪み点未満の温度で行えばよい。
Note that the heat treatment may be performed at a temperature higher than or equal to 300 ° C. and lower than the strain point of the
このようにして、SOI基板113を作製することができる。
In this manner, the
なお、SOI基板とは、支持基板上に絶縁層を介して半導体層が設けられたものの総称であり、シリコン層を有する基板に限定されない。 Note that an SOI substrate is a general term for a semiconductor substrate provided with an insulating layer on a supporting substrate, and is not limited to a substrate having a silicon layer.
そして、このSOI基板を用いて、トランジスタまたはダイオード等の半導体装置を作製することができる。 Then, a semiconductor device such as a transistor or a diode can be manufactured using this SOI substrate.
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with any of the other embodiments.
101 半導体基板
103 イオン照射
105 損傷領域
107 支持基板
109 絶縁層
111 半導体層
113 SOI基板
101
Claims (4)
バルクライフタイムτbを備え、一方の表面の表面再結合速度S0、他方の表面の表面再結合速度S1である第2の半導体基板と、
バルクライフタイムτbを備え、一方の表面の表面再結合速度S1、他方の表面の表面再結合速度S1である第3の半導体基板と、
に対して、それぞれの一次モードのライフタイムτ11、τ21、τ31を測定し、
前記第1の半導体基板および前記第3の半導体基板に対して前記一次モードのライフタイムτ11、τ31および下記数式(1)を用いて、前記表面再結合速度S0と前記バルクライフタイムτbの関係および前記表面再結合速度S1と前記バルクライフタイムτbの関係から第1の相関曲線および第2の相関曲線を求め、
前記第2の半導体基板に対して下記数式(2)、数式(3)、前記第1の相関曲線および前記第2の相関曲線を用いて、前記一次モードのライフタイムτ21と前記バルクライフタイムτbの関係から第3の相関曲線を求め、
前記第3の相関曲線に、得られた前記一次モードのライフタイムτ21を代入し、前記バルクライフタイムτb求め、
前記第1の相関曲線および前記第2の相関曲線に、得られた前記バルクライフタイムτbを代入し、前記表面再結合速度S0および前記表面再結合速度S1を求める半導体基板の評価方法。
A second semiconductor substrate having a bulk lifetime τ b and having a surface recombination rate S 0 on one surface and a surface recombination rate S 1 on the other surface;
Comprises a bulk lifetime tau b, a third semiconductor substrate is the surface recombination velocity S 1 of one of the surface recombination velocity S 1 of the surface, the other surface,
For each primary mode lifetime τ 11 , τ 21 , τ 31 ,
For the first semiconductor substrate and the third semiconductor substrate, the surface recombination velocity S 0 and the bulk lifetime τ using the first-order mode lifetimes τ 11 and τ 31 and the following formula (1): from b of relation and the surface recombination velocity S 1 and the relationship of the bulk lifetime tau b obtains a first correlation curve and a second correlation curve,
Using the following formula (2), formula (3), the first correlation curve, and the second correlation curve for the second semiconductor substrate, the lifetime τ 21 of the primary mode and the bulk lifetime A third correlation curve is obtained from the relationship of τ b ,
Substituting the obtained first-order mode lifetime τ 21 into the third correlation curve to obtain the bulk lifetime τ b ,
Semiconductor substrate evaluation method for obtaining the surface recombination velocity S 0 and the surface recombination velocity S 1 by substituting the obtained bulk lifetime τ b into the first correlation curve and the second correlation curve .
前記第3の半導体基板が前記第2の半導体基板の表面再結合速度S0の表面のみに表面処理を施して作製される、請求項1に記載の半導体基板の評価方法。 The second semiconductor substrate is fabricated by subjecting only one surface of the first semiconductor substrate to surface treatment,
The method for evaluating a semiconductor substrate according to claim 1, wherein the third semiconductor substrate is manufactured by subjecting only the surface of the second semiconductor substrate having a surface recombination velocity S 0 to surface treatment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011160226A JP5706776B2 (en) | 2011-07-21 | 2011-07-21 | Semiconductor substrate evaluation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011160226A JP5706776B2 (en) | 2011-07-21 | 2011-07-21 | Semiconductor substrate evaluation method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013026461A JP2013026461A (en) | 2013-02-04 |
JP5706776B2 true JP5706776B2 (en) | 2015-04-22 |
Family
ID=47784437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011160226A Expired - Fee Related JP5706776B2 (en) | 2011-07-21 | 2011-07-21 | Semiconductor substrate evaluation method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5706776B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI849773B (en) * | 2023-02-24 | 2024-07-21 | 日商勝高股份有限公司 | Semiconductor sample evaluation method, semiconductor sample evaluation device and semiconductor wafer manufacturing method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5829623B2 (en) * | 1980-09-19 | 1983-06-23 | 学校法人幾徳学園 | Method for measuring semiconductor wafer characteristics |
JPS5955013A (en) * | 1982-09-24 | 1984-03-29 | Mitsubishi Metal Corp | Non-contact measurement of semiconductor wafer |
JP3098680B2 (en) * | 1994-09-09 | 2000-10-16 | 三菱マテリアル株式会社 | Method for measuring internal defects in semiconductor wafer and method for managing thermal oxidation furnace using the same |
JP2007042950A (en) * | 2005-08-04 | 2007-02-15 | Sumco Corp | Quality evaluating method of epitaxial layer, quality evaluating method of soi (silicon on insulator) layer and manufacturing method of silicon wafer |
JP5295924B2 (en) * | 2009-10-06 | 2013-09-18 | 株式会社神戸製鋼所 | Semiconductor carrier lifetime measuring apparatus and method |
-
2011
- 2011-07-21 JP JP2011160226A patent/JP5706776B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013026461A (en) | 2013-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7892948B2 (en) | Method for manufacturing SOI wafer and SOI wafer | |
EP3442005B1 (en) | Method for manufacturing composite wafer provided with oxide single crystal thin film | |
JP2009135468A5 (en) | Method for manufacturing semiconductor substrate and semiconductor device | |
JP2020513693A (en) | High resistance silicon-on-insulator structure and manufacturing method thereof | |
KR20100120283A (en) | Method for treatment of surface of soi substrate | |
US7507641B2 (en) | Method of producing bonded wafer | |
KR102138949B1 (en) | Method for producing sos substrates, and sos substrate | |
US9659777B2 (en) | Process for stabilizing a bonding interface, located within a structure which comprises an oxide layer and structure obtained | |
US10641708B2 (en) | Method of evaluating semiconductor substrate and method of manufacturing semiconductor substrate | |
JP5706776B2 (en) | Semiconductor substrate evaluation method | |
JP6163504B2 (en) | Method for inspecting a semiconductor-on-insulator structure, and application of the inspection method to the manufacture of the structure | |
Wasyluk et al. | Investigation of stress and structural damage in H and He implanted Ge using micro‐Raman mapping technique on bevelled samples | |
Uedono et al. | Annealing properties of defects during Si-on-insulator fabrication by low-dose oxygen implantation studied by monoenergetic positron beams | |
US10475696B2 (en) | Method of manufacture of a semiconductor on insulator structure | |
US8698106B2 (en) | Apparatus for detecting film delamination and a method thereof | |
JP5689218B2 (en) | Defect detection method for SOI substrate with transparent support substrate | |
WO2016062674A1 (en) | Substrate and method for producing a substrate | |
JP2022527048A (en) | Process for transferring useful layer to carrier substrate | |
JP5815330B2 (en) | Semiconductor substrate analysis method | |
JP2013093434A (en) | Method for analyzing semiconductor substrate | |
JP7003942B2 (en) | Wafer evaluation method | |
JP7487659B2 (en) | Method for manufacturing SOI wafer | |
US8492177B2 (en) | Methods for quantitative measurement of a plasma immersion process | |
JP2024028041A (en) | Soi wafer and method for manufacturing the same | |
CN118591862A (en) | Method for transferring a thin layer onto a support substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5706776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |