JP5796316B2

JP5796316B2 - 圧電デバイスの製造方法

Info

Publication number: JP5796316B2
Application number: JP2011062314A
Authority: JP
Inventors: 是清伊藤
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2011-03-22
Filing date: 2011-03-22
Publication date: 2015-10-21
Anticipated expiration: 2031-03-22
Also published as: JP2012199762A

Description

この発明は、圧電薄膜を用いた圧電デバイスの製造方法に関するものである。

現在、圧電薄膜を用いた圧電デバイスが開発されている。このような圧電デバイスを形成するための圧電薄膜の製造方法は複数あるが、例えば、特許文献１に示すように、イオン注入層を分離面として圧電基板から圧電薄膜を分離形成する方法を用いた圧電デバイスの製造方法が考案されている。
このイオン注入層を分離面として圧電基板から圧電薄膜を分離形成する方法を用いた圧電デバイスの製造方法について、図１、図２を用いて以下説明する。

図１は、特許文献１の圧電デバイスの製造工程を模式的に示す断面図である。図２は、図１（Ｄ）に示す圧電薄膜４の分離面の様子を模式的に示す断面図である。まず、図１（Ａ）に示すように、圧電基板５の表面７側から水素イオンを注入することで、圧電基板５の所定の深さｄの位置にイオン注入層６を形成する。次に、図１（Ｂ）に示すように、圧電基板５の表面７に結合材８をスパッタリングにより堆積させる。次に、図１（Ｃ）に示すように、圧電基板５と支持基板９とを接合させる。最後に、圧電基板５と支持基板９の接合体に加熱処理を施し、イオン注入層６を分離面とした分離を行う。この結果、図１（Ｄ）に示すような圧電薄膜４が支持基板９上に形成される。

ここで、圧電薄膜４の分離面は、イオン注入によってダメージを受けた欠陥層３が露出した状態となっており、粗くなっている（図２参照）。そこで、特許文献１の製造方法では、圧電薄膜４の分離面を研磨して平坦化する。なお、特許文献２では、イオン注入層で剥離した半導体層の分離面を水素中でアニールして平坦化する製造方法も開示されている。

特表２００２−５３４８８６号公報特開２０００−２９４７５４号公報

しかしながら、上記特許文献１において、圧電薄膜の分離面を研磨により平坦化する場合、均一な膜厚の圧電薄膜４を得ることは非常に困難である。研磨により平坦化を行った場合、圧電薄膜４の膜厚分布は非常にバラつきの大きいものになってしまい、特許文献１の製造方法で製造される圧電デバイスは、周波数特性の悪いものとなってしまう。

そこで、上記特許文献２のように、圧電薄膜４の分離面を水素中でアニールすることにより平坦化を行う方法も考えられるが、この方法では、圧電薄膜４が還元されてしまい、圧電薄膜４の絶縁性が劣化してしまうという問題がある。また、この特許文献２におけるアニール温度１０００℃は、圧電体のキュリー温度(タンタル酸リチウムの場合６００℃)を超えてしまうため、圧電薄膜４の分極が外れてしまうという問題もある。

したがって、本発明の目的は、圧電薄膜の分離面の欠陥層を選択的にエッチングして平坦化し、均一な膜厚の圧電薄膜を得る圧電デバイスの製造方法を提供することにある。

本発明は、圧電薄膜と支持体とを備える圧電デバイスの製造方法に関するものである。この圧電デバイスの製造方法は、少なくとも、イオン注入工程、分離工程、および平坦化工程を有する。イオン注入工程は、圧電基板にイオン化した元素を注入することで、圧電基板の中に注入された元素の濃度がピークとなる部分を形成する。分離工程は、注入された元素の濃度がピークとなる部分を分離面として、圧電基板から圧電薄膜を分離する。平坦化工程は、圧電薄膜の分離面における、イオン注入によって形成された欠陥層を選択的にエッチングして、欠陥層に覆われた圧電薄膜の結晶層を露出させる。

この製造方法では、欠陥層はイオン注入により結晶性が劣化しているため、欠陥層のエッチングレートは、結晶層のエッチングレートに比べて高い。そのため、圧電薄膜の分離面をエッチングすることにより、ほぼ欠陥層のみを選択的に除去できる。イオン注入深さの分布は圧電薄膜の分離面の全面に亘って均一なため、エッチングされた圧電薄膜は分離面の全面に亘って均一な膜厚となる。
従って、この圧電デバイスの製造方法によれば、均一な膜厚の圧電薄膜を得ることができる。

また、この圧電デバイスの製造方法は、アニール工程を有する。アニール工程は、平坦化工程に先立って圧電薄膜を加熱処理する工程である。アニール工程は、エッチングにより平坦化された圧電薄膜におけるラマンシフトのピーク波数４８８（ｃｍ^−１）付近における強度の半値幅が２０（ｃｍ^−１）以下となる温度で圧電薄膜を加熱処理することが好ましい。このアニール工程におけるアニール温度は、４５０℃以上であることが好ましく、５００℃以上であることがより好ましい。

この製造方法では、圧電薄膜をアニールすることで、圧電薄膜の結晶層の結晶性を回復させる。しかし、欠陥層は回復できないほど結晶性が劣化している。そのため、結晶層のエッチングレートは、欠陥層のエッチングレートに比べて極めて低くなる。よって、アニール工程後の平坦化工程において圧電薄膜の分離面をエッチングすることにより、欠陥層をより選択的に除去できる。
従って、この圧電デバイスの製造方法によれば、より均一な膜厚の圧電薄膜を得ることができる。

また、この圧電デバイスの製造方法は、少なくとも、支持体形成工程と薄膜形成工程とを有する。支持体形成工程は、支持体を圧電基板のイオン注入面側に形成する。薄膜形成工程は、圧電基板から分離した圧電薄膜を支持体上に形成する。

また、圧電基板の材質は、ニオブ酸リチウムの単結晶、又はタンタル酸リチウムの単結晶からなることが好適である。

また、平坦化工程は、圧電薄膜の分離面の表面粗さが算術平均粗さで４ｎｍ以下となるようエッチングすることが好ましい。

また、この圧電デバイスの製造方法は、少なくとも電極形成工程を有する。電極形成工程は、圧電薄膜にＩＤＴ電極を形成する。

また、この圧電デバイスの製造方法は、少なくとも、犠牲層形成工程と露出工程と犠牲層除去工程とを有する。犠牲層形成工程は、圧電薄膜と支持体との間に形成される空隙層となる空間に犠牲層を形成する。露出工程は、圧電薄膜をエッチングし、犠牲層の一部を圧電薄膜の表面側に露出させる孔部を形成する。犠牲層除去工程は、孔部を介して犠牲層を除去する。
この製造方法では、メンブレン構造を有する圧電デバイスを製造する。

この発明によれば、均一な膜厚の圧電薄膜を得ることができる。

特許文献１の圧電デバイスの製造工程を模式的に示す断面図である。図１（Ｄ）に示す圧電薄膜４の分離面の様子を模式的に示す断面図である。第１の実施形態に係る圧電デバイスの製造方法を示すフローチャートである。図３に示す圧電デバイスの製造工程を模式的に示す断面図である。図３に示す圧電デバイスの製造工程を模式的に示す断面図である。図６（Ａ）は、図５（Ｃ）に示す圧電薄膜１０の分離面の様子を模式的に示す図である。図６（Ｂ）は、図３のＳ１０６に示すエッチング工程終了後における圧電薄膜１０の分離面の様子を模式的に示す図である。熱処理による圧電薄膜１０の結晶性の変化をラマン分光分析法で測定した結果を示す図である。図３に示す圧電デバイスの製造工程を模式的に示す断面図である。図３に示す圧電デバイスの製造工程を模式的に示す断面図である。第２の実施形態に係る圧電デバイスの製造方法を示すフローチャートである。図１１に示す圧電デバイスの製造工程を模式的に示す断面図である。図１２（Ａ）は、図１１（Ｃ）に示す圧電薄膜１０の分離面の様子を模式的に示す図である。図１２（Ｂ）は、図１０のＳ２０７に示すエッチング工程終了後における圧電薄膜１０の分離面の様子を模式的に示す図である。図１１に示す圧電デバイスの製造工程を模式的に示す断面図である。

本発明の第１の実施形態に係る圧電デバイスの製造方法について、図を参照して説明する。
なお、以下の説明では、圧電デバイスの製造方法として弾性表面波デバイスの製造方法を例に説明する。

図３は、第１の実施形態に係る圧電デバイスの製造方法を示すフローチャートである。図４、図５、図８、図９は、第１の実施形態に係る圧電デバイスの製造工程を模式的に示す断面図である。図６（Ａ）は、図５（Ｃ）に示す圧電薄膜１０の分離面の様子を模式的に示す図である。図６（Ｂ）は、図３のＳ１０６に示すエッチング工程終了後における圧電薄膜１０の分離面の様子を模式的に示す図である。図７は、熱処理による圧電薄膜１０の結晶性の変化をラマン分光分析法で測定した結果を示す図である。

まず、図４（Ａ）に示すように、所定厚みからなる圧電単結晶基板１を用意する。また、後述の図５（Ｂ）に示すように、所定厚みからなる支持基板５０を用意する。圧電単結晶基板１は、タンタル酸リチウム基板を利用し、支持基板５０は、Ｓｉ基板を利用する。この際、支持基板５０としては、圧電デバイス単体が複数配列される基板を用いる。ここで、圧電単結晶基板１は、タンタル酸リチウム基板の他、ニオブ酸リチウム基板、四ホウ酸リチウム基板やランガサイト基板、ニオブ酸カリウム基板、を用いることができる。また、支持基板５０は、Ｓｉ基板の他、ガラス等のセラミック基板、水晶基板、又はサファイア基板等を用いることができる。より好ましくは、線膨張係数を合わせるために、圧電基板と同じ材料を用いるのがよい。

そして、図４（Ｂ）に示すように、圧電単結晶基板１の表面１２側から水素イオンまたはヘリウムイオンを注入することで、圧電単結晶基板１にイオン注入部分１００を形成する（図３：Ｓ１０１）。例えば圧電単結晶基板１にタンタル酸リチウム基板を用いれば、加速エネルギー１５０ＫｅＶで１．０×１０^１７ａｔｏｍ／ｃｍ²のドーズ量により水素イオン注入を行うことにより、表面１２から深さ約１μｍの位置にイオン注入部分１００が形成される。このイオン注入部分１００は、圧電単結晶基板１に注入されたイオン元素の濃度がピークになる部分である。
なお、圧電単結晶基板１にタンタル酸リチウム基板以外の素材を用いた場合、それぞれの基板に応じた条件でイオン注入を行う。

次に、図５（Ａ）に示すように、中間膜９０を圧電単結晶基板１のイオン注入部分１００側の面１２に形成する（図３：Ｓ１０２）。そして、中間膜９０の表面をＣＭＰ等により平坦化処理する。中間膜９０は、例えば酸化シリコン、シリコン窒化膜、酸化アルミニウム、窒化アルミニウム、酸化亜鉛を利用する。中間膜９０は、蒸着、スパッタリング、ＣＶＤ等により、圧電単結晶基板１のイオン注入部分１００側の面１２に成膜される。

次に、図５（Ｂ）に示すように、支持基板５０を圧電単結晶基板１に接合する（図３：Ｓ１０３）。ここで、支持基板５０が、本発明の「支持体」に相当する。
なお、この接合には、直接接合と呼ばれる活性化接合や親水化接合や金属層を介した
相互拡散を利用した接合を用いることができる。また、本実施形態では、支持基板５０を圧電単結晶基板１に接合しているが、実施の際は、支持基板５０を、成膜等により圧電単結晶基板１上に形成しても構わない。

次に、図５（Ｂ）に示す圧電単結晶基板１と支持基板５０との接合体を（この実施形態では５００℃まで）加熱し、イオン注入部分１００を分離面とした分離を行う（図３：Ｓ１０４）。ここで、Ｓ１０４の分離形成工程は、減圧雰囲気下で加熱すれば、加熱温度を低くすることができる。
Ｓ１０４の分離形成工程により、図５（Ｃ）に示すように、支持基板５０上に、単結晶の圧電薄膜１０が形成される。

しかしながら、圧電薄膜１０の分離面は、上記Ｓ１０１のイオン注入により結晶性が劣化した欠陥層１３が露出した状態となっており、粗くなっている（図６（Ａ）参照）。そこで、この実施形態では、以下に示すアニール工程と平坦化工程を行う。

まず、支持基板５０に形成された圧電薄膜１０を（この実施形態では５００℃で３時間以上）アニールする（図３：Ｓ１０５）。分離された圧電薄膜１０は上記イオン注入により、結晶性の劣化と結晶性の劣化による圧電性の劣化とを起こしている。そこで、Ｓ１０５において圧電薄膜１０をアニールすることにより、結晶性と圧電性を回復する。この時、欠陥層１３は回復できないほど結晶性が劣化しているため、欠陥層１３の結晶性は回復しない。そのため、欠陥層１３に覆われた圧電薄膜１０の結晶層１１のエッチングレートは、Ｓ１０５のアニール工程により、欠陥層１３のエッチングレートに比べて極めて低くなる。ここで、熱処理による結晶層１１の結晶性の変化はラマン分光分析法により評価できる。この実施形態では、ラマンシフトのピーク波数４８８（ｃｍ^−１）付近の強度の半値幅が図７に示す結果となった。

ここで、ラマンシフトのピーク波数４８８（ｃｍ^−１）付近の強度は半値幅が大きいと、結晶層１１の欠陥層１３に対するエッチングレート選択比が小さいが、半値幅が小さくなるにつれて、結晶層１１の欠陥層１３に対するエッチングレート選択比が大きくなる。すなわち、欠陥層１３のエッチングレートが大きくなる。
実験によれば、熱処理していない状態、例えばラマンシフトのピーク波数４８８（ｃｍ^−１）付近の強度の半値幅が３５（ｃｍ^−１）以上であるような場合、あるいは４００℃以下の熱処理では、結晶層１１の欠陥層１３に対するエッチングレートの選択比が２〜１０程度であったが、４５０℃以上で熱処理した場合では、結晶層１１の欠陥層１３に対するエッチングレートの選択比が１００以上にまで向上することが明らかとなった。

したがって、４５０℃以上で熱処理した場合、すなわち、ラマンシフトのピーク波数４８８（ｃｍ^−１）付近の強度の半値幅が２０（ｃｍ^−１）以下である場合、圧電薄膜１０の分離面をエッチングすると、欠陥層１３のみを選択的にエッチングすることが可能になることが明らかとなった。なお、圧電性の回復を考慮すると、５００℃以上で熱処理することが望ましい。また、圧電体のキュリー温度を超えると圧電薄膜の分極が外れてしまうため、６００℃以下で熱処理することが望ましい。

次に、分離形成した圧電薄膜１０の分離面をエッチングして、圧電薄膜１０の分離面を平坦化する（図３：Ｓ１０６）。この実施形態では、圧電薄膜１０の分離面をエッチング液に浸漬するウェットエッチングを行う。このエッチング液は、リン酸、ピロリン酸、安息香酸、オクタン酸、塩酸、硝酸、硫酸、フッ酸、緩衝フッ酸（ＢＨＦ）および硫酸水素カリウムの中から、少なくとも１種を選択する。

ここで、上述したように、欠陥層１３のエッチングレートは結晶層１１のエッチングレートに比べて極めて高い。そのため、Ｓ１０６においてエッチングを行った場合、ほぼ欠陥層１３のみを選択的にエッチングして、結晶層１１を露出させることができる（図６（Ｂ）参照）。イオン注入深さの分布は圧電薄膜１０の分離面の全面に亘って非常に均一なため、エッチングされた圧電薄膜１０は、分離面の全面に亘って非常に均一な膜厚となる。
実験では、Ｓ１０４の分離形成工程で分離した圧電薄膜１０の表面粗さＲａが６〜２０ｎｍであるのに対し、上記Ｓ１０５及びＳ１０６の工程を行った圧電薄膜１０の表面粗さＲａが１〜４ｎｍにまで改善することが明らかとなっている。

従って、この実施形態の圧電デバイスの製造方法によれば、均一な膜厚の圧電薄膜１０を得ることができる。また、この実施形態の圧電デバイスの製造方法によれば、欠陥層１３を確実に除去できるため、欠陥層１３の残渣による圧電デバイスの圧電性劣化が発生しない。

また、イオン注入、接合、分離により単結晶薄膜を形成しているため、スパッタ、蒸着、ＣＶＤ法等で成膜される多結晶薄膜よりも圧電性に優れた薄膜を形成することができる。また、圧電単結晶基板１の結晶方位が圧電薄膜１０の結晶方位となるため、圧電デバイスの特性に応じた結晶方位を有する圧電単結晶基板１を用意することで、該特性に応じた結晶方位を有する圧電薄膜１０を形成できる。

次に、図８（Ａ）に示すように、圧電薄膜１０の表面上に、Ａｌ（アルミニウム）等を用いて、所定膜厚の上部電極６０Ａ，６０ＢとＩＤＴ（Interdigital Transducer）電極６０Ｃを形成する（図３：Ｓ１０７）。
なお、電極６０Ａ〜６０Ｃには、Ａｌのみでなく、デバイスの仕様に応じて、Ａｌ，Ｗ、Ｍｏ、Ｔａ、Ｈｆ、Ｃｕ、Ｐｔ、Ｔｉ、Ａｕ等を単体もしくは複数積層して用いてもよい。

次に、図８（Ｂ）に示すように、圧電薄膜１０及び電極６０Ａ〜６０Ｃを保護するため、圧電薄膜１０及び電極６０Ａ〜６０Ｃの表面に絶縁膜７０を形成する（図３：Ｓ１０８）。

次に、図９（Ａ）に示すように、絶縁膜７０の上部電極６０Ａ，６０Ｂを露出させる領域に開口部８２Ａ、８２Ｂをエッチング等で形成する（図３：Ｓ１０９）。

次に、図９（Ｂ）に示すように、外部端子を形成する（図３：Ｓ１１０）。詳述すると、上部電極６０Ａ、６０Ｂ上にバンプパッド６１Ａ、６１Ｂを形成し、両バンプパッド６１Ａ、６１Ｂ上にバンプ６２Ａ、６２Ｂを形成する。

最後に、支持基板５０上に形成された複数の圧電デバイスから個別の圧電デバイスに分割する分割工程を経て、モールド金型を用いたパッケージングを行う。このようにして圧電デバイスを形成する。そのため、複数の圧電デバイスを一括製造できる。従って、この実施形態によれば、複数の圧電デバイスを一括製造できるため、圧電デバイスの製造コストを大幅に削減できる。

なお、本実施形態では弾性表面波デバイスの製造方法を示したが、実施の際は、同様の手法で弾性境界波デバイスも作製することができる。

次に、第２の実施形態に係る圧電デバイスの製造方法について、図を参照して説明する。
図１０は、第２の実施形態に係る圧電デバイスの製造方法を示すフローチャートである。図１１、図１３は、図１０に示す圧電デバイスの製造工程を模式的に示す断面図である。図１２（Ａ）は、図１１（Ｃ）に示す圧電薄膜１０の分離面の様子を模式的に示す図である。図１２（Ｂ）は、図１０のＳ２０７に示すエッチング工程終了後における圧電薄膜１０の分離面の様子を模式的に示す図である。
なお、以下の説明では、圧電デバイスの製造方法として、板波デバイス（図１３参照）などのメンブレン構造を持つ圧電デバイスの製造方法を例に説明する。

この実施形態の圧電デバイスの製造方法は、図１０のＳ２０１、Ｓ２０５〜Ｓ２０９、Ｓ２１２の工程がそれぞれ図３のＳ１０１、Ｓ１０４〜Ｓ１０８、Ｓ１１０の工程と共通し、その他の工程（Ｓ２０２〜Ｓ２０４、Ｓ２１０、Ｓ２１１）が相違するものである。

まず、Ｓ２０１のイオン注入工程を経た圧電単結晶基板１を用意する。
そして、圧電単結晶基板１におけるイオン注入部分１００側の面１２に、所定膜厚の犠牲層３０を形成する（図１０：Ｓ２０２）。犠牲層３０は、具体的には、Ｎｉ，Ｃｕ，Ａｌ等の金属や、ＳｉＯ_２、ＺｎＯ、ＰＳＧ（リンケイ酸ガラス）等の絶縁膜や、有機膜等から、条件に応じて適宜設定する。犠牲層３０は、蒸着、スパッタリング、ＣＶＤ、スピン塗布等により、支持基板５０の表面上における空隙層８０となる空間（即ち、圧電薄膜１０が圧電デバイスとして機能する振動領域および孔部８１Ａ、８１Ｂの直下の空間）に、成膜される。

次に、圧電単結晶基板１におけるイオン注入部分１００側の面１２に、図１１（Ａ）に示すように、所定膜厚の支持層４０を形成する（図１０：Ｓ２０３）。ここで、支持基板５０及び支持層４０が、本発明の「支持体」に相当する。支持層４０は、絶縁性材料からなり、シリコン酸化物や窒化物、アルミニウム酸化物、ＰＳＧ等の無機物や、樹脂等の有機物を利用し、犠牲層３０の除去のためのエッチングガスやエッチング液に対して強い耐性を有するものであればよい。支持層４０は、蒸着、スパッタリング、ＣＶＤ、スピン塗布等により、支持基板５０の表面の一定領域（犠牲層３０を形成する領域を除外した領域）に成膜される。即ち、この支持層４０は、圧電薄膜１０が圧電デバイスとして機能しない非振動領域の直下に形成される。そして、支持層４０の膜厚は、メンブレンの中空領域を構成する空隙層８０の深さに応じて平坦化される。

なお、支持層４０は、圧電単結晶基板１や犠牲層３０に対して、線膨張係数を加味した上で材質を決定するとよりよい。

次に、図１１（Ｂ）に示すように、支持基板５０を圧電単結晶基板１上の支持層４０の表面に接合する（図１０：Ｓ２０４）。なお、この接合方法は、第２の実施形態と同じである。

次に、図１１（Ｂ）に示す圧電単結晶基板１と支持基板５０とを接合した接合体を（この実施形態では５００℃まで）加熱し、イオン注入部分１００を分離面とした分離を行う（図１０：Ｓ２０５）。なお、この分離方法は、第２の実施形態と同じである。

上記Ｓ２０５の分離形成工程により、支持基板５０の犠牲層３０及び支持層４０の表面１４には、単結晶の圧電薄膜１０が形成される（図１１（Ｃ）参照）。

しかしながら、圧電薄膜１０の分離面は、上記Ｓ２０１のイオン注入によってダメージを受けた欠陥層１３が露出した状態となっており、粗くなっている（図１２（Ａ）参照）。そこで、この実施形態においても第１の実施形態と同様に、アニール工程（図１０：Ｓ２０６）と平坦化工程（図１０：Ｓ２０７）を行う。

そのため、この実施形態においても、Ｓ２０７においてエッチングを行った場合、ほぼ欠陥層１３のみを選択的にエッチングして、結晶層１１を露出させることができる（図１２（Ｂ）参照）。

従って、この実施形態の圧電デバイスの製造方法によれば、第１の実施形態の圧電デバイスの製造方法と同様の効果を奏する。

次に、第１の実施形態の製造方法と同様に、ポリッシング（Ｓ２０８）、図１３に示すような上部電極６０Ａ，６０ＢとＩＤＴ電極６０Ｃの形成（Ｓ２０９）、絶縁膜の形成（Ｓ２１０）を行う。

次に、フォトリソグラフィ技術を用いてレジスト膜をパターニングした後、エッチングガスを流入させることで、犠牲層３０の一部を圧電薄膜１０の表面側に露出させる孔部８１Ａ，８１Ｂを形成する（図１０：Ｓ２１１）。

そして、エッチングガスもしくはエッチング液を孔部８１Ａ，８１Ｂを介して流入させることで、犠牲層３０を除去する（図１０：Ｓ２１２）。これにより、犠牲層３０が形成されていた空間は、図１３に示すような空隙層８０となる。

次に、第１の実施形態の圧電デバイスの製造方法と同様に、外部端子を形成する（図１０：Ｓ２１２）。

最後に、支持基板５０上に形成された複数の圧電デバイスから個別の圧電デバイスに分割する分割工程を経て、モールド金型を用いたパッケージングを行う。これにより、図１３に示す構造を有する圧電デバイスが得られる。

なお、上述の実施形態では、弾性表面波デバイスや板波デバイスを例に説明したが、他に、弾性境界波デバイス、バルク波デバイス、ジャイロ、ＲＦスイッチ、振動発電素子等、圧電デバイスや圧電単結晶薄膜からなりメンブレンを有する各種デバイスに対しても、本発明の製造方法を適用することができる。

また、上述の各実施形態の説明は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１…圧電単結晶基板
３…欠陥層
４…圧電薄膜
５…圧電基板
６…イオン注入層
７…表面
８…結合材
９…支持基板
１０…圧電薄膜
１００…イオン注入部分
１１…結晶層
１３…欠陥層
３０…犠牲層
４０…支持層
５０…支持基板
６０Ａ，６０Ｂ…上部電極
６０Ｃ…ＩＤＴ電極
６１Ａ…バンプパッド
７０…絶縁膜
８０…空隙層
８１Ａ，８１Ｂ…孔部
８２Ａ…開口部
９０…中間膜

Claims

支持体と、前記支持体上に形成する圧電薄膜とを備える圧電デバイスの製造方法であって、
圧電基板にイオン化した元素を注入することで、前記圧電基板の中に注入された元素の濃度がピークとなる部分を形成するイオン注入工程と、
前記注入された元素の濃度がピークとなる部分を分離面として、前記圧電基板から圧電薄膜を分離する分離工程と、
前記圧電薄膜をアニール処理するアニール工程と、
前記アニール処理された圧電薄膜の前記分離面をエッチング処理する平坦化工程と、を有し、
前記平坦化工程では、前記イオン化した元素の注入によって形成された欠陥層のエッチングレートよりも、前記欠陥層に覆われた前記圧電薄膜の結晶層のエッチングレートが低く、前記欠陥層を選択的にエッチングして前記結晶層を露出させることを特徴とする圧電デバイスの製造方法。
前記結晶層の前記欠陥層に対するエッチングレートの選択比が１００以上である、請求項１に記載の圧電デバイスの製造方法。
前記アニール工程は、エッチングにより平坦化された前記圧電薄膜におけるラマンシフトのピーク波数４８８（ｃｍ^−１）付近における強度の半値幅が２０（ｃｍ^−１）以下となる温度で前記圧電薄膜を加熱処理する、請求項１または請求項２に記載の圧電デバイスの製造方法。
前記アニール工程は、前記圧電薄膜を４５０℃以上で加熱処理する、請求項１乃至請求項３のいずれかに記載の圧電デバイスの製造方法。
前記支持体を前記圧電基板のイオン注入面側に形成する支持体形成工程と、
前記圧電基板から分離した前記圧電薄膜を前記支持体上に形成する薄膜形成工程と、を有する、請求項１から４のいずれか１項に記載の圧電デバイスの製造方法。
前記圧電基板の材質は、ニオブ酸リチウムの単結晶、又はタンタル酸リチウムの単結晶からなる、請求項１から５のいずれか１項に記載の圧電デバイスの製造方法。
前記平坦化工程は、前記圧電薄膜の前記分離面の表面粗さが算術平均粗さで４ｎｍ以下となるようエッチングする、請求項１から６のいずれか１項に記載の圧電デバイスの製造方法。
前記圧電薄膜にＩＤＴ電極を形成する電極形成工程を有する、請求項１から７のいずれか１項に記載の圧電デバイスの製造方法。
前記圧電薄膜と前記支持体との間に形成される空隙層となる空間に犠牲層を形成する犠牲層形成工程と、
前記圧電薄膜をエッチングし、前記犠牲層の一部を前記圧電薄膜の表面側に露出させる孔部を形成する露出工程と、
前記孔部を介して前記犠牲層を除去する犠牲層除去工程と、を有する、請求項１から８のいずれか１項に記載の圧電デバイスの製造方法。