JP5792373B2 - ピクセルビア（ｐｉｘｅｌｖｉａ）およびそれを形成する方法 - Google Patents

Description

本開示は、電気機械システムと、そのようなシステムを有するディスプレイの白色点調整とに関する。

電気機械システムは、電気的および機械的要素と、アクチュエータと、トランスデューサと、センサーと、光学的構成要素（たとえば、ミラー）と、電子回路とを有するデバイスを含む。電気機械システムは、限定はしないが、マイクロスケールおよびナノスケールを含む、様々なスケールで製造され得る。たとえば、マイクロ電気機械システム（ＭＥＭＳ：microelectromechanical system）デバイスは、約１ミクロンから数百ミクロン以上に及ぶサイズを有する構造を含むことができる。ナノ電気機械システム（ＮＥＭＳ：nanoelectromechanical system）デバイスは、たとえば、数百ナノメートルよりも小さいサイズを含む、１ミクロンよりも小さいサイズを有する構造を含むことができる。電気および電気機械デバイスを形成するために、堆積、エッチング、リソグラフィを使用して、ならびに／あるいは、基板および／または堆積された材料層の部分をエッチング除去するかまたは層を追加する、他の微細加工プロセスを使用して、電気機械要素が作成され得る。

１つのタイプの電気機械システムデバイスは干渉変調器（ＩＭＯＤ：interferometric modulator）と呼ばれる。本明細書で使用する干渉変調器または干渉光変調器という用語は、光学干渉の原理を使用して光を選択的に吸収および／または反射するデバイスを指す。いくつかの実施態様では、干渉変調器は伝導性プレートのペアを含み得、そのペアの一方または両方は、全体的にまたは部分的に、透明でおよび／または反射性であり、適切な電気信号の印加時の相対運動が可能であり得る。一実施態様では、一方のプレートは、基板上に堆積された固定層を含み得、他方のプレートは、エアギャップによって固定層から分離された反射膜を含み得る。別のプレートに対するあるプレートの位置は、干渉変調器に入射する光の光学干渉を変化させることがある。干渉変調器デバイスは、広範囲の適用例を有しており、特にディスプレイ能力がある製品の場合、既存の製品を改善し、新しい製品を作成する際に使用されることが予期される。

干渉デバイスアレイは、各ピクセルのコーナーにおいてアンカーされる機械層を含み得る。ブラックマスクは、各ピクセルの光学不活性領域内で光を吸収するために、コーナーにおいて、およびピクセル間に含まれ得る。ブラックマスク領域は、充填率を低減しながらも、ディスプレイのコントラスト比を向上させることができる。機械層のためのより小さいアンカリングエリアと、向上された充填率とを有する、干渉デバイスが必要である。

本開示のシステム、方法およびデバイスは、それぞれいくつかの発明的態様を有し、それらのうちの単一の態様が、単独で、本明細書で開示する望ましい属性を担当するとは限らない。

本開示で説明する主題の１つの発明的態様は、ピクセルのアレイを含むデバイスにおいて実施され得、各ピクセルが、基板と、基板上に配設され、ピクセルの４つのコーナーの各々において、およびピクセルの少なくとも１つのエッジ領域に沿って、ピクセルの光学不活性部分を遮蔽する、電気伝導性ブラックマスクと、ブラックマスクの上に配設された誘電体層と、誘電体層の上に配設された、静止電極を含む光学スタックと、光学スタックの上に配置され、機械層と光学スタックとの間のキャビティを画定する機械層とを有する。機械層は、作動位置と緩和位置との間でキャビティを通して可動であり、機械層は、ピクセルの各コーナーにおいて光学スタックの上にアンカーされる。ピクセルのアレイは、静止電極をブラックマスクに電気的に接続する、誘電体層中の伝導性ビアを有する第１のピクセルを含み、伝導性ビアは、第１のピクセルの光学不活性エリアにおける第１のピクセルのエッジに沿った位置に配設される。伝導性ビアの位置は、第１のピクセルの中心に向かう方向に第１のピクセルのエッジからオフセットされて離間する。

いくつかの実施態様では、ピクセルのアレイは、第１のピクセルのエッジに沿って第１のピクセルに隣接する第２のピクセルをさらに含み、第２のピクセルは、静止電極をブラックマスクに電気的に接続するための、誘電体層中のビアを含まない。いくつかの実施態様によれば、第１のピクセルは高ギャップピクセルであり、第２のピクセルは中ギャップピクセルであり、ピクセルのアレイは、中ギャップピクセルの反対側の高ギャップピクセルの側面で高ギャップピクセルに隣接する低ギャップピクセルをさらに含み、低ギャップピクセルは、静止電極をブラックマスクに電気的に接続するための、誘電体層中のビアを含まない。

本開示で説明する主題の別の発明的態様は、複数のピクセルを有するディスプレイデバイスを形成する方法において実施され得る。この方法は、電気伝導性ブラックマスクを基板上に堆積させることであり、ブラックマスクが、各ピクセルの４つのコーナーの各々において、および各ピクセルの少なくとも１つのエッジ領域に沿って、ピクセルの光学不活性部分を遮蔽することを含む。この方法は、誘電体層をブラックマスクの上に堆積させることと、静止電極を含む光学スタックを誘電体層の上に堆積させることと、機械層を光学スタックの上に堆積させることとをさらに含む。機械層は、機械層と光学スタックとの間のキャビティを画定する。この方法は、機械層を、各ピクセルの各コーナーにおいて光学スタックの上にアンカーすることと、伝導性ビアをデバイスの第１のピクセル中に設けることであり、ビアが、誘電体層中に配設され、静止電極をブラックマスクに電気的に接続することとをさらに含む。ビアは、第１のピクセルの光学不活性エリアにおける第１のピクセルのエッジに沿った位置に配設され、伝導性ビアの位置は、第１のピクセルの中心に向かう方向に第１のピクセルのエッジからオフセットされて離間する。

本開示で説明する主題の別の発明的態様は、複数のピクセルを含む電気機械デバイスにおいて実施され得、各ピクセルが、基板と、基板上に配設され、ピクセルの４つのコーナーの各々において、およびピクセルの少なくとも１つのエッジ領域に沿って、ピクセルの光学不活性部分を遮蔽する、光吸収手段と、光吸収手段の上に配設された誘電体層と、誘電体層の上に配設された、静止電極を含む光学スタックと、機械層と光学スタックとの間のキャビティを画定するために、光学スタックの上に配置された機械層とを含む。機械層は、作動位置と緩和位置との間でキャビティを通して可動であり、機械層は、ピクセルの各コーナーにおいて光学スタックの上にアンカーされる。ピクセルのアレイは、静止電極を光吸収手段に電気的に接続するための、誘電体層中の手段を有する第１のピクセルを含み、接続手段は、第１のピクセルの光学不活性エリアにおける第１のピクセルのエッジに沿った位置に配設される。接続手段の位置は、第１のピクセルの中心に向かう方向に第１のピクセルのエッジからオフセットされて離間する。いくつかの実施態様では、ビアの中心から第１のピクセルのエッジまでの距離は、約１μｍから約３μｍの間の範囲にわたる。いくつかの実施態様では、第１のピクセルは高ギャップピクセルであり、複数のピクセルは、第１のピクセルのエッジに沿って第１のピクセルに隣接する中ギャップピクセルをさらに含み、複数のピクセルは、中ギャップピクセルの反対側で第１のピクセルに隣接する低ギャップピクセルをさらに含み、中ギャップピクセルおよび低ギャップピクセルは、静止電極をブラックマスクに電気的に接続するための、誘電体層中の手段を含まない。

本開示で説明する主題の別の発明的態様は、ピクセルのアレイを含むデバイスにおいて実施され得、各ピクセルが、基板と、基板上に配設され、ピクセルの４つのコーナーの各々においてピクセルの光学不活性部分を遮蔽する、電気伝導性ブラックマスクと、ブラックマスクの上に配設された誘電体層と、誘電体層の上に配設された、静止電極を含む光学スタックと、光学スタックの上に配置され、機械層と光学スタックとの間のキャビティを画定する機械層とを含む。機械層は、作動位置と緩和位置との間でキャビティを通して可動であり、機械層は、ピクセルの各コーナーにおいて光学スタックの上にアンカーされる。ピクセルのアレイは、静止電極をブラックマスクに電気的に接続する、誘電体層中の伝導性ビアを有する第１のピクセルを含み、ビアは、機械層が第１のピクセルの光学不活性エリアにおいて光学スタックの上にアンカーされるところからオフセットされた、第１のピクセルのコーナーに配設される。

いくつかの実施態様では、ピクセルのアレイは、第１のピクセルに隣接する第２のピクセルをさらに含み、第２のピクセルは、ブラックマスクを静止電極に電気的に接続するための、誘電体層中の伝導性ビアを含まない。いくつかの実施態様によれば、第１のピクセルは高ギャップピクセルであり、第２のピクセルは中ギャップピクセルであり、ピクセルのアレイは、高ギャップピクセルの反対側の中ギャップピクセルの側面で低ギャップピクセルをさらに含み、低ギャップピクセルは、ブラックマスクを静止電極に電気的に接続するための、誘電体層中の伝導性ビアを含まない。いくつかの実施態様では、ビアは、約６μｍから約８μｍの間の範囲にわたる距離だけ、機械層が光学スタックの上にアンカーされるところから離間する。いくつかの実施態様では、ビアは、ブラックマスクの伝導性バス層を光学スタックの静止電極に電気的に接続するための、誘電体層中の開口である。

本開示で説明する主題の別の発明的態様は、複数のピクセルを有するデバイスを形成する方法において実施され得る。この方法は、各ピクセルの４つのコーナーの各々においてピクセルの光学不活性部分を遮蔽するために、電気伝導性ブラックマスクを基板上に堆積させることと、誘電体層をブラックマスクの上に堆積させることと、静止電極を含む光学スタックを誘電体層の上に堆積させることと、機械層を光学スタックの上に堆積させることと、機械層を、各ピクセルの各コーナーにおいて光学スタックの上にアンカーすることとを含む。機械層は、機械層と光学スタックとの間のピクセルごとのキャビティを画定する。この方法は、伝導性ビアを複数のピクセルのうちの第１のピクセル中に設けることであり、誘電体層中のビアが、静止電極をブラックマスクに電気的に接続し、ビアが、機械層が第１のピクセルの光学不活性エリアにおいて光学スタックの上にアンカーされるところからオフセットされた、第１のピクセルのコーナーに配設されることをさらに含む。

いくつかの実施態様では、この方法は、機械層を堆積させる前に犠牲層を堆積させることと、機械層を堆積させた後、犠牲層を除去して、キャビティを形成することとをさらに含み、犠牲層は、キャビティの高さを画定するように選択された厚さを有する。いくつかの実施態様によれば、この方法は、犠牲層中にアンカーホールを形成することであり、アンカーホールが、機械層が光学スタックの上にアンカーされるところを画定することをさらに含む。

本開示で説明する主題の別の発明的態様は、複数のピクセルを含むデバイスにおいて実施され得、各ピクセルが、基板と、基板上に配設され、ピクセルの４つのコーナーの各々においてピクセルの光学不活性部分を遮蔽する、光を吸収するための手段と、光吸収手段の上に配設された誘電体層と、誘電体層の上に配設された、静止電極を含む光学スタックとを含む。ピクセルのアレイは、誘電体層中で静止電極を光吸収手段に電気的に接続するための手段を有する第１のピクセルを含み、接続手段は、機械層が第１のピクセルの光学不活性エリアにおいて光学スタックの上にアンカーされるところからオフセットされた、第１のピクセルのコーナーに配設される。いくつかの実施態様では、第１のピクセルは高ギャップピクセルであり、ピクセルのアレイは、中ギャップピクセルと低ギャップピクセルとをさらに含み、中ギャップピクセルは高ギャップピクセルに隣接し、低ギャップピクセルは、高ギャップピクセルの反対側の中ギャップピクセルの側面で中ギャップピクセルに隣接し、中ギャップピクセルおよび低ギャップピクセルは、誘電体層中で静止電極を光吸収手段に電気的に接続するための手段を含まない。

本明細書で説明する主題の１つまたは複数の実施態様の詳細が、添付の図面および以下の説明において示されている。他の特徴、態様、および利点は、説明、図面、および特許請求の範囲から明らかになるであろう。以下の図の相対寸法は一定の縮尺で描かれていないことがあることに留意されたい。

干渉変調器（ＩＭＯＤ）ディスプレイデバイスの一連のピクセル中の２つの隣接ピクセルを示す等角図の一例を示す図。 ３×３干渉変調器ディスプレイを組み込んだ電子デバイスを示すシステムブロック図の一例を示す図。 図１の干渉変調器についての可動反射層位置対印加電圧を示す図の一例を示す図。 様々なコモン電圧およびセグメント電圧が印加されたときの干渉変調器の様々な状態を示す表の一例を示す図。 図２の３×３干渉変調器ディスプレイにおけるディスプレイデータのフレームを示す図の一例を示す図。 図５Ａに示すディスプレイデータのフレームを書き込むために使用され得るコモン信号およびセグメント信号についてのタイミング図の一例を示す図。 図１の干渉変調器ディスプレイの部分断面図の一例を示す図。 干渉変調器の異なる実施態様の断面図の一例を示す図。 干渉変調器の異なる実施態様の断面図の一例を示す図。 干渉変調器の異なる実施態様の断面図の一例を示す図。 干渉変調器の異なる実施態様の断面図の一例を示す図。 干渉変調器のための製造プロセスを示す流れ図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器のための製造プロセスを示す流れ図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図。 様々な干渉変調器アレイの平面概略図の一例を示す図。 様々な干渉変調器アレイの平面概略図の一例を示す図。 様々な干渉変調器アレイの平面概略図の一例を示す図。 干渉変調器のための製造プロセスを示す流れ図の一例を示す図。 干渉変調器アレイの平面概略図の一例を示す図。 線１３Ｂ−１３Ｂに沿って取られた図１３Ａの干渉変調器アレイの断面概略図の一例を示す図。 干渉変調器のための製造プロセスを示す流れ図の一例を示す図。 複数の干渉変調器を含むディスプレイデバイスを示すシステムブロック図の例を示す図。 複数の干渉変調器を含むディスプレイデバイスを示すシステムブロック図の例を示す図。

様々な図面中の同様の参照番号および名称は同様の要素を示す。

以下の詳細な説明は、発明的態様について説明する目的で、いくつかの実施態様を対象とする。しかしながら、本明細書の教示は、多数の異なる方法で適用され得る。説明する実施態様は、動いていようと（たとえば、ビデオ）、静止していようと（たとえば、静止画像）、およびテキストであろうと、グラフィックであろうと、絵であろうと、画像を表示するように構成された任意のデバイスにおいて実施され得る。より具体的には、実施態様は、限定はしないが、携帯電話、マルチメディアインターネット対応セルラー電話、モバイルテレビジョン受信機、ワイヤレスデバイス、スマートフォン、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、携帯情報端末（ＰＤＡ）、ワイヤレス電子メール受信機、ハンドヘルドまたはポータブルコンピュータ、ネットブック、ノートブック、スマートブック、タブレット、プリンタ、コピー機、スキャナ、ファクシミリデバイス、ＧＰＳ受信機／ナビゲータ、カメラ、ＭＰ３プレーヤ、カムコーダ、ゲーム機、腕時計、クロック、計算器、テレビジョンモニタ、フラットパネルディスプレイ、電子リーディングデバイス（たとえば、電子リーダー）、コンピュータモニタ、自動車ディスプレイ（たとえば、オドメータディスプレイなど）、コックピットコントロールおよび／またはディスプレイ、カメラビューディスプレイ（たとえば、車両における後部ビューカメラのディスプレイ）、電子写真、電子ビルボードまたは標示、プロジェクタ、アーキテクチャ構造物、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダーまたはプレーヤ、ＤＶＤプレーヤ、ＣＤプレーヤ、ＶＣＲ、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯機／乾燥機、パーキングメーター、パッケージング（たとえば、電気機械システム（ＥＭＳ）、ＭＥＭＳおよび非ＭＥＭＳ）、審美構造物（たとえば、１つの宝飾品上の画像のディスプレイ）、ならびに様々な電気機械システムデバイスなど、様々な電子デバイス中に実施されるかまたはそれらに関連付けられ得ると考えられる。また、本明細書の教示は、限定はしないが、電子スイッチングデバイス、無線周波フィルタ、センサー、加速度計、ジャイロスコープ、運動感知デバイス、磁力計、コンシューマーエレクトロニクスのための慣性構成要素、コンシューマーエレクトロニクス製品の部品、バラクタ、液晶デバイス、電気泳動デバイス、駆動方式、製造プロセス、電子テスト機器など、非ディスプレイ適用例において使用され得る。したがって、本教示は、単に図に示す実施態様に限定されるものではなく、代わりに、当業者に直ちに明らかになるであろう広い適用性を有する。

向上された充填率を有する電気機械デバイスが開示される。電気機械デバイスの充填率、または、電気機械デバイスの総エリアに対するデバイスの光学活性エリアの比は、ブラックマスクを吸収する光のエリアによって制限され得る。電気機械デバイスは、複数のピクセルと、各ピクセルのコーナーにおいてブラックマスクの上で光学スタックにアンカーされた機械層とを含む、干渉変調器デバイスであり得る。いくつかの実施態様では、伝導性ビアが、デバイスの静止電極をブラックマスクに電気的に接続するために使用される。ビアは、ブラックマスクのエリアを低減することを助けるために、機械層が光学スタックの上にアンカーされるところからオフセットされる。たとえば、アンカリング領域が、ピクセルビアとアンカリング領域との間の不整合を考慮するためのサイズにされる必要はないので、ビアを、機械層をピクセルコーナーにおいて光学スタックの上にアンカーするために使用されたアンカリング領域からオフセットすることは、ピクセルコーナーにおけるブラックマスクのサイズを低減することができる。ピクセルコーナーにおけるブラックマスクのエリアを低減することによって、アレイの光学不活性エリアが低減され、それによって、充填率が向上され得る。いくつかの実施態様では、ビアは、あらゆるピクセルの誘電体層に含まれるとは限らない。むしろ、ビアは、たとえば、ブラックマスクの総エリアを低減するために、および充填率を向上させるために、高いギャップ（または、キャビティ）高さで構成されたピクセルのコーナーの近くに、干渉変調器デバイス全体にわたって周期的に位置してもよい。たとえば、ビアは、様々なギャップ高さを有するピクセル（または、サブピクセル）を含む構成において、最高のギャップを有するピクセル（または、サブピクセル）のコーナーの近くにのみ位置してもよい。

いくつかの他の実施態様では、伝導性ビアが、ピクセルの光学不活性エリアにおけるピクセルのエッジに沿った位置に配設され、ビアは、ピクセルの中心に向かう方向にピクセルのエッジからオフセットされて離間する。ブラックマスクは、ピクセルのエッジに沿ってピクセルのコーナーからビアまで延在するチャネルを含み得る。チャネルの１つの側面は、チャネル幅の残りよりも一般に広い、広げられた部分（または、突出部（bulge））を含み得る。突出部は、ビアのフットプリントを囲み、このことは、プロセスばらつきに対するビアの頑強さを増す助けとなる。いくつかの実施態様では、ビアが各ピクセルの各エッジに沿って含まれる必要はない。むしろ、ビアは、たとえば、ブラックマスクの総エリアを低減するために、高ギャップピクセルと中ギャップピクセルとによって共有されるエッジに沿った高ギャップピクセル内など、いくつかのピクセルのいくつかのエッジのみに対して設けられ得る。

本開示で説明する主題の特定の実施態様は、以下の潜在的な利点のうちの１つまたは複数を実現するように実施され得る。いくつかの実施態様では、ピクセルアレイは、向上された充填率、および／または、低減されたエリアを有するブラックマスクを含み得る。さらに、いくつかの実施態様は、干渉デバイス内でブラックマスクを静止電極に電気的に接続するために使用されるビアのプロセス頑強さを増すことができる。さらに、いくつかの実施態様は、製造ばらつきに対するデバイスの耐性を向上させることによって、干渉デバイスの歩留まりを向上させることができる。その上、いくつかの実施態様は、ピクセルアレイ中のビアの数を減らすために、および／または、アレイの小部分のみの上にビアを有するピクセルアレイを提供するために使用され得る。

説明する実施態様が適用され得る好適な電気機械システム（ＥＭＳ）またはＭＥＭＳデバイスの一例は、反射型ディスプレイデバイスである。反射型ディスプレイデバイスは、光学干渉の原理を使用してそれに入射する光を選択的に吸収および／または反射するために干渉変調器（ＩＭＯＤ）を組み込むことができる。ＩＭＯＤは、吸収器、吸収器に対して可動である反射体、ならびに吸収器と反射体との間に画定された光共振キャビティを含むことができる。反射体は、２つ以上の異なる位置に移動され得、これは、光共振キャビティのサイズを変化させ、それにより干渉変調器の反射率に影響を及ぼすことがある。ＩＭＯＤの反射スペクトルは、かなり広いスペクトルバンドをもたらすことができ、そのスペクトルバンドは、異なる色を生成するために可視波長にわたってシフトされ得る。スペクトルバンドの位置は、光共振キャビティの厚さを変更することによって、すなわち、反射体の位置を変更することによって調節され得る。

図１は、干渉変調器（ＩＭＯＤ）ディスプレイデバイスの一連のピクセル中の２つの隣接ピクセルを示す等角図の一例を示す。ＩＭＯＤディスプレイデバイスは、１つまたは複数の干渉ＭＥＭＳディスプレイ要素を含む。これらのデバイスでは、ＭＥＭＳディスプレイ要素のピクセルが、明状態または暗状態のいずれかにあることがある。明（「緩和」、「開」または「オン」）状態では、ディスプレイ要素は、たとえば、ユーザに、入射可視光の大部分を反射する。逆に、暗（「作動」、「閉」または「オフ」）状態では、ディスプレイ要素は入射可視光をほとんど反射しない。いくつかの実施態様では、オン状態の光反射特性とオフ状態の光反射特性は逆にされ得る。ＭＥＭＳピクセルは、黒および白に加えて、主に、カラーディスプレイを可能にする特定の波長において、反射するように構成され得る。

ＩＭＯＤディスプレイデバイスは、ＩＭＯＤの行／列アレイを含むことができる。各ＩＭＯＤは、（光ギャップまたはキャビティとも呼ばれる）エアギャップを形成するように互いから可変で制御可能な距離をおいて配置された反射層のペア、すなわち、可動反射層と固定部分反射層とを含むことができる。可動反射層は、少なくとも２つの位置の間で移動され得る。第１の位置、すなわち、緩和位置では、可動反射層は、固定部分反射層から比較的大きい距離をおいて配置され得る。第２の位置、すなわち、作動位置では、可動反射層は、部分反射層により近接して配置され得る。それら２つの層から反射する入射光は、可動反射層の位置に応じて、強め合うようにまたは弱め合うように干渉し、各ピクセルについて全反射状態または無反射状態のいずれかを引き起こすことがある。いくつかの実施態様では、ＩＭＯＤは、作動していないときに反射状態にあり、可視スペクトル内の光を反射し得、また、作動していないときに暗状態にあり、可視範囲外の光（たとえば、赤外光）を反射し得る。ただし、いくつかの他の実施態様では、ＩＭＯＤは、作動していないときに暗状態にあり、作動しているときに反射状態にあり得る。いくつかの実施態様では、印加電圧の導入が、状態を変更するようにピクセルを駆動することができる。いくつかの他の実施態様では、印加電荷が、状態を変更するようにピクセルを駆動することができる。

図１中のピクセルアレイの図示の部分は、２つの隣接する干渉変調器１２を含む。（図示のような）左側のＩＭＯＤ１２では、機械層または可動反射層１４が、部分反射層を含む光学スタック１６からの所定の距離における緩和位置に示されている。左側のＩＭＯＤ１２の両端間に印加された電圧Ｖ₀は、可動反射層１４の作動を引き起こすには不十分である。右側のＩＭＯＤ１２では、可動反射層１４は、光学スタック１６の近くの、またはそれに隣接する作動位置に示されている。右側のＩＭＯＤ１２の両端間に印加された電圧Ｖ_biasは、可動反射層１４を作動位置に維持するのに十分である。

図１では、ピクセル１２の反射特性が、概して、ピクセル１２に入射する光を示す矢印１３と、左側のピクセル１２から反射する光１５とを用いて示されている。詳細に示していないが、ピクセル１２に入射する光１３の大部分は透明基板２０を透過され、光学スタック１６に向かうことになる。光学スタック１６に入射する光の一部分は光学スタック１６の部分反射層を透過されることになり、一部分は反射され、透明基板２０を通って戻ることになる。光学スタック１６を透過された光１３の部分は、可動反射層１４において反射され、透明基板２０に向かって（およびそれを通って）戻ることになる。光学スタック１６の部分反射層から反射された光と可動反射層１４から反射された光との間の（強め合うまたは弱め合う）干渉が、ピクセル１２から反射される光１５の（１つまたは複数の）波長を決定することになる。

光学スタック１６は、単一の層またはいくつかの層を含むことができる。その（１つまたは複数の）層は、電極層と、部分反射および部分透過層と、透明な誘電体層とのうちの１つまたは複数を含むことができる。いくつかの実施態様では、光学スタック１６は、電気伝導性であり、部分的に透明で、部分的に反射性であり、たとえば、透明基板２０上に上記の層のうちの１つまたは複数を堆積させることによって、作製され得る。電極層は、様々な金属、たとえば酸化インジウムスズ（ＩＴＯ）など、様々な材料から形成され得る。部分反射層は、様々な金属、たとえば、クロム（Ｃｒ）、半導体、および誘電体など、部分的に反射性である様々な材料から形成され得る。部分反射層は、材料の１つまたは複数の層から形成され得、それらの層の各々は、単一の材料または材料の組合せから形成され得る。いくつかの実施態様では、光学スタック１６は、光吸収体と導体の両方として働く、金属または半導体の単一の半透明の膜（thickness）を含むことができるが、（たとえば、光学スタック１６の、またはＩＭＯＤの他の構造の）異なる、より伝導性の高い層または部分が、ＩＭＯＤピクセル間で信号をバスで運ぶ（bus）ように働くことができる。光学スタック１６は、１つまたは複数の伝導性層または伝導性／吸収層をカバーする、１つまたは複数の絶縁層または誘電体層をも含むことができる。

いくつかの実施態様では、光学スタック１６の（１つまたは複数の）層は、以下でさらに説明するように、平行ストリップにパターニングされ得、ディスプレイデバイスにおける行電極を形成し得る。当業者によって理解されるように、「パターニング」という用語は、本明細書では、マスキングプロセスならびにエッチングプロセスを指すために使用される。いくつかの実施態様では、アルミニウム（Ａｌ）などの高伝導性および反射性材料が可動反射層１４のために使用され得、これらのストリップはディスプレイデバイスにおける列電極を形成し得る。可動反射層１４は、（光学スタック１６の行電極に直交する）１つまたは複数の堆積された金属層の一連の平行ストリップとして形成されて、ポスト１８の上に堆積された列とポスト１８間に堆積された介在する犠牲材料とを形成し得る。犠牲材料がエッチング除去されると、画定されたギャップ１９または光キャビティが可動反射層１４と光学スタック１６との間に形成され得る。いくつかの実施態様では、ポスト１８間の間隔は約１〜１０００μｍであり得、ギャップ１９はおよそ１０，０００オングストローム（Å）未満であり得る。

いくつかの実施態様では、ＩＭＯＤの各ピクセルは、作動状態にあろうと緩和状態にあろうと、本質的に、固定反射層および可動反射層によって形成されるキャパシタである。電圧が印加されないとき、可動反射層１４は、図１中の左側のピクセル１２によって示されるように、機械的に緩和した状態にとどまり、可動反射層１４と光学スタック１６との間のギャップ１９がある。しかしながら、電位差、たとえば、電圧が、選択された行および列のうちの少なくとも１つに印加されたとき、対応するピクセルにおける行電極と列電極との交差部に形成されたキャパシタは帯電し、静電力がそれらの電極を引き合わせる。印加された電圧がしきい値を超える場合、可動反射層１４は、変形し、光学スタック１６の近くにまたはそれに対して移動することができる。光学スタック１６内の誘電体層（図示せず）が、図１中の右側の作動ピクセル１２によって示されるように、短絡を防ぎ、層１４と層１６との間の分離距離を制御し得る。その挙動は、印加電位差の極性にかかわらず同じである。いくつかの事例ではアレイ中の一連のピクセルが「行」または「列」と呼ばれることがあるが、ある方向を「行」と呼び、別の方向を「列」と呼ぶことは恣意的であることを、当業者は容易に理解されよう。言い換えれば、いくつかの配向では、行は列と見なされ得、列は行であると見なされ得る。さらに、ディスプレイ要素は、直交する行および列に一様に配置されるか（「アレイ」）、または、たとえば、互いに対して一定の位置オフセットを有する、非線形構成で配置され得る（「モザイク」）。「アレイ」および「モザイク」という用語は、いずれかの構成を指し得る。したがって、ディスプレイは、「アレイ」または「モザイク」を含むものとして言及されるが、その要素自体は、いかなる事例においても、互いに直交して配置される必要がなく、または一様な分布で配設される必要がなく、非対称形状および不均等に分布された要素を有する配置を含み得る。

図２は、３×３干渉変調器ディスプレイを組み込んだ電子デバイスを示すシステムブロック図の一例を示す。電子デバイスは、１つまたは複数のソフトウェアモジュールを実行するように構成され得るプロセッサ２１を含む。オペレーティングシステムを実行することに加えて、プロセッサ２１は、ウェブブラウザ、電話アプリケーション、電子メールプログラム、または他のソフトウェアアプリケーションを含む、１つまたは複数のソフトウェアアプリケーションを実行するように構成され得る。

プロセッサ２１は、アレイドライバ２２と通信するように構成され得る。アレイドライバ２２は、たとえば、ディスプレイアレイまたはパネル３０に、信号を与える行ドライバ回路２４と列ドライバ回路２６とを含むことができる。図２には、図１に示したＩＭＯＤディスプレイデバイスの断面が線１−１によって示されている。図２は明快のためにＩＭＯＤの３×３アレイを示しているが、ディスプレイアレイ３０は、極めて多数のＩＭＯＤを含んでいることがあり、列におけるＩＭＯＤの数とは異なる数のＩＭＯＤを行において有し得、その逆も同様である。

図３は、図１の干渉変調器についての可動反射層位置対印加電圧を示す図の一例を示す。ＭＥＭＳ干渉変調器の場合、行／列（すなわち、コモン／セグメント）書込みプロシージャが、図３に示すこれらのデバイスのヒステリシス特性を利用し得る。干渉変調器は、可動反射層またはミラーに緩和状態から作動状態に変更させるために、たとえば、約１０ボルトの電位差を使用し得る。電圧がその値から低減されると、電圧が低下して、たとえば、１０ボルトより下に戻ったとき、可動反射層はそれの状態を維持するが、電圧が２ボルトより下に低下するまで、可動反射層は完全には緩和しない。したがって、図３に示すように、印加電圧のウィンドウがある電圧の範囲、約３〜７ボルトが存在し、そのウィンドウ内でデバイスは緩和状態または作動状態のいずれかで安定している。これは、本明細書では「ヒステリシスウィンドウ」または「安定性ウィンドウ」と呼ばれる。図３のヒステリシス特性を有するディスプレイアレイ３０の場合、行／列書込みプロシージャは、一度に１つまたは複数の行をアドレス指定するように設計され得、その結果、所与の行のアドレス指定中に、作動されるべきアドレス指定された行におけるピクセルは、約１０ボルトの電圧差にさらされ、緩和されるべきピクセルは、ほぼ０ボルトの電圧差にさらされる。アドレス指定後に、それらのピクセルは、それらが前のストローブ状態にとどまるような、約５ボルトの定常状態またはバイアス電圧差にさらされる。この例では、アドレス指定された後に、各ピクセルは、約３〜７ボルトの「安定性ウィンドウ」内の電位差を経験する。このヒステリシス特性の特徴は、たとえば、図１に示した、ピクセル設計が、同じ印加電圧条件下で作動または緩和のいずれかの既存の状態で安定したままであることを可能にする。各ＩＭＯＤピクセルは、作動状態にあろうと緩和状態にあろうと、本質的に、固定反射層および可動反射層によって形成されるキャパシタであるので、この安定状態は、電力を実質的に消費するかまたは失うことなしに、ヒステリシスウィンドウ内の定常電圧において保持され得る。その上、印加電圧電位が実質的に固定のままである場合、電流は本質的にほとんどまたはまったくＩＭＯＤピクセルに流れ込まない。

いくつかの実施態様では、所与の行におけるピクセルの状態の所望の変化（もしあれば）に従って、列電極のセットに沿って「セグメント」電圧の形態のデータ信号を印加することによって、画像のフレームが作成され得る。次に、フレームが一度に１行書き込まれるように、アレイの各行がアドレス指定され得る。第１の行におけるピクセルに所望のデータを書き込むために、第１の行におけるピクセルの所望の状態に対応するセグメント電圧が列電極上に印加され得、特定の「コモン」電圧または信号の形態の第１の行パルスが第１の行電極に印加され得る。次いで、セグメント電圧のセットは、第２の行におけるピクセルの状態の所望の変化（もしあれば）に対応するように変更され得、第２のコモン電圧が第２の行電極に印加され得る。いくつかの実施態様では、第１の行におけるピクセルは、列電極に沿って印加されたセグメント電圧の変化による影響を受けず、第１のコモン電圧行パルス中にそれらのピクセルが設定された状態にとどまる。このプロセスは、画像フレームを生成するために、一連の行全体、または代替的に、一連の列全体について、連続方式で繰り返され得る。フレームは、何らかの所望の数のフレーム毎秒でこのプロセスを断続的に反復することによって、新しい画像データでリフレッシュおよび／または更新され得る。

各ピクセルの両端間に印加されるセグメント信号とコモン信号の組合せ（すなわち、各ピクセルの両端間の電位差）は、各ピクセルの得られる状態を決定する。図４は、様々なコモン電圧およびセグメント電圧が印加されたときの干渉変調器の様々な状態を示す表の一例を示している。当業者によって容易に理解されるように、「セグメント」電圧は、列電極または行電極のいずれかに印加され得、「コモン」電圧は、列電極または行電極のうちの他方に印加され得る。

図４に（ならびに図５Ｂに示すタイミング図に）示すように、開放電圧（release voltage）ＶＣ_RELがコモンラインに沿って印加されたとき、コモンラインに沿ったすべての干渉変調器要素は、セグメントラインに沿って印加された電圧、すなわち、高いセグメント電圧ＶＳ_Hおよび低いセグメント電圧ＶＳ_Lにかかわらず、代替的に開放または非作動状態と呼ばれる、緩和状態に入れられることになる。特に、開放電圧ＶＣ_RELがコモンラインに沿って印加されると、そのピクセルのための対応するセグメントラインに沿って高いセグメント電圧ＶＳ_Hが印加されたときも、低いセグメント電圧ＶＳ_Lが印加されたときも、変調器の両端間の潜在的な電圧（代替的にピクセル電圧と呼ばれる）は緩和ウィンドウ（図３参照。開放ウィンドウとも呼ばれる）内にある。

高い保持電圧ＶＣ_{HOLD_H}または低い保持電圧ＶＣ_{HOLD_L}などの保持電圧がコモンライン上に印加されたとき、干渉変調器の状態は一定のままであることになる。たとえば、緩和ＩＭＯＤは緩和位置にとどまることになり、作動ＩＭＯＤは作動位置にとどまることになる。保持電圧は、対応するセグメントラインに沿って高いセグメント電圧ＶＳ_Hが印加されたときも、低いセグメント電圧ＶＳ_Lが印加されたときも、ピクセル電圧が安定性ウィンドウ内にとどまることになるように、選択され得る。したがって、セグメント電圧スイング（voltage swing）、すなわち、高いＶＳ_Hと低いセグメント電圧ＶＳ_Lとの間の差は、正または負のいずれかの安定性ウィンドウの幅よりも小さい。

高いアドレス指定電圧ＶＣ_{ADD_H}または低いアドレス指定電圧ＶＣ_{ADD_L}などのアドレス指定または作動電圧がコモンライン上に印加されたとき、それぞれのセグメントラインに沿ったセグメント電圧の印加によって、データがそのコモンラインに沿った変調器に選択的に書き込まれ得る。セグメント電圧は、作動が印加されたセグメント電圧に依存するように選択され得る。アドレス指定電圧がコモンラインに沿って印加されたとき、一方のセグメント電圧の印加は、安定性ウィンドウ内のピクセル電圧をもたらし、ピクセルが非作動のままであることを引き起こすことになる。対照的に、他方のセグメント電圧の印加は、安定性ウィンドウを越えるピクセル電圧をもたらし、ピクセルの作動をもたらすことになる。作動を引き起こす特定のセグメント電圧は、どのアドレス指定電圧が使用されるかに応じて変動することができる。いくつかの実施態様では、高いアドレス指定電圧ＶＣ_{ADD_H}がコモンラインに沿って印加されたとき、高いセグメント電圧ＶＳ_Hの印加は、変調器がそれの現在位置にとどまることを引き起こすことがあり、低いセグメント電圧ＶＳ_Lの印加は、変調器の作動を引き起こすことがある。当然の結果として、低いアドレス指定電圧ＶＣ_{ADD_L}が印加されたとき、セグメント電圧の影響は反対であり、高いセグメント電圧ＶＳ_Hは変調器の作動を引き起こし、低いセグメント電圧ＶＳ_Lは変調器の状態に影響しない（すなわち、安定したままである）ことがある。

いくつかの実施態様では、変調器の両端間で同じ極性電位差を引き起こす保持電圧、アドレス電圧、およびセグメント電圧が使用され得る。いくつかの他の実施態様では、変調器の電位差の極性を交番する信号が使用され得る。変調器の両端間の極性の交番（すなわち、書込みプロシージャの極性の交番）は、単一の極性の反復書込み動作後に起こることがある電荷蓄積を低減または抑止し得る。

図５Ａは、図２の３×３干渉変調器ディスプレイにおけるディスプレイデータのフレームを示す図の一例を示す。図５Ｂは、図５Ａに示すディスプレイデータのフレームを書き込むために使用され得るコモン信号およびセグメント信号についてのタイミング図の一例を示す。それらの信号は、たとえば、図２の３×３アレイに印加され得、これは、図５Ａに示すライン時間６０ｅディスプレイ配置を最終的にもたらすことになる。図５Ａ中の作動変調器は暗状態にあり、すなわち、その状態では、反射光の実質的部分が、たとえば、閲覧者に、暗いアピアランスをもたらすように可視スペクトルの外にある。図５Ａに示すフレームを書き込むより前に、ピクセルは任意の状態にあることがあるが、図５Ｂのタイミング図に示す書込みプロシージャは、各変調器が、第１のライン時間６０ａの前に、開放されており、非作動状態に属すると仮定する。

第１のライン時間６０ａ中に、開放電圧７０がコモンライン１上に印加され、コモンライン２上に印加される電圧が、高い保持電圧７２において始まり、開放電圧７０に移動し、低い保持電圧７６がコモンライン３に沿って印加される。したがって、コモンライン１に沿った変調器（コモン１，セグメント１）、（１，２）および（１，３）は、第１のライン時間６０ａの持続時間の間、緩和または非作動状態にとどまり、コモンライン２に沿った変調器（２，１）、（２，２）および（２，３）は、緩和状態に移動することになり、コモンライン３に沿った変調器（３，１）、（３，２）および（３，３）は、それらの前の状態にとどまることになる。図４を参照すると、コモンライン１、２または３のいずれも、ライン時間６０ａ中に作動を引き起こす電圧レベルにさらされていないので（すなわち、ＶＣ_REL−緩和、およびＶＣ_{HOLD_L}−安定）、セグメントライン１、２および３に沿って印加されたセグメント電圧は、干渉変調器の状態に影響しないことになる。

第２のライン時間６０ｂ中に、コモンライン１上の電圧は高い保持電圧７２に移動し、コモンライン１に沿ったすべての変調器は、アドレス指定または作動電圧がコモンライン１上に印加されなかったので、印加されたセグメント電圧にかかわらず、緩和状態にとどまる。コモンライン２に沿った変調器は、開放電圧７０の印加により、緩和状態にとどまり、コモンライン３に沿った変調器（３，１）、（３，２）および（３，３）は、コモンライン３に沿った電圧が開放電圧７０に移動するとき、緩和することになる。

第３のライン時間６０ｃ中に、コモンライン１は、コモンライン１上に高いアドレス電圧７４を印加することによってアドレス指定される。このアドレス電圧の印加中に低いセグメント電圧６４がセグメントライン１および２に沿って印加されるので、変調器（１，１）および（１，２）の両端間のピクセル電圧は変調器の正の安定性ウィンドウの上端よりも大きく（すなわち、電圧差は、あらかじめ定義されたしきい値を超えた）、変調器（１，１）および（１，２）は作動される。逆に、高いセグメント電圧６２がセグメントライン３に沿って印加されるので、変調器（１，３）の両端間のピクセル電圧は、変調器（１，１）および（１，２）のピクセル電圧よりも小さく、変調器の正の安定性ウィンドウ内にとどまり、したがって変調器（１，３）は緩和したままである。また、ライン時間６０ｃ中に、コモンライン２に沿った電圧は低い保持電圧７６に減少し、コモンライン３に沿った電圧は開放電圧７０にとどまり、コモンライン２および３に沿った変調器を緩和位置のままにする。

第４のライン時間６０ｄ中に、コモンライン１上の電圧は、高い保持電圧７２に戻り、コモンライン１に沿った変調器を、それらのそれぞれのアドレス指定された状態のままにする。コモンライン２上の電圧は低いアドレス電圧７８に減少される。高いセグメント電圧６２がセグメントライン２に沿って印加されるので、変調器（２，２）の両端間のピクセル電圧は、変調器の負の安定性ウィンドウの下側端部（lower end）を下回り、変調器（２，２）が作動することを引き起こす。逆に、低いセグメント電圧６４がセグメントライン１および３に沿って印加されるので、変調器（２，１）および（２，３）は緩和位置にとどまる。コモンライン３上の電圧は、高い保持電圧７２に増加し、コモンライン３に沿った変調器を緩和状態のままにする。

最後に、第５のライン時間６０ｅ中に、コモンライン１上の電圧は高い保持電圧７２にとどまり、コモンライン２上の電圧は低い保持電圧７６にとどまり、コモンライン１および２に沿った変調器を、それらのそれぞれのアドレス指定された状態のままにする。コモンライン３上の電圧は、コモンライン３に沿った変調器をアドレス指定するために、高いアドレス電圧７４に増加する。低いセグメント電圧６４がセグメントライン２および３上に印加されるので、変調器（３，２）および（３，３）は作動するが、セグメントライン１に沿って印加された高いセグメント電圧６２は、変調器（３，１）が緩和位置にとどまることを引き起こす。したがって、第５のライン時間６０ｅの終わりに、３×３ピクセルアレイは、図５Ａに示す状態にあり、他のコモンライン（図示せず）に沿った変調器がアドレス指定されているときに起こり得るセグメント電圧の変動にかかわらず、保持電圧がコモンラインに沿って印加される限り、その状態にとどまることになる。

図５Ｂのタイミング図では、所与の書込みプロシージャ（すなわち、ライン時間６０ａ〜６０ｅ）は、高い保持およびアドレス電圧、または低い保持およびアドレス電圧のいずれかの使用を含むことができる。書込みプロシージャが所与のコモンラインについて完了されると（また、コモン電圧が、作動電圧と同じ極性を有する保持電圧に設定されると）、ピクセル電圧は、所与の安定性ウィンドウ内にとどまり、開放電圧がそのコモンライン上に印加されるまで、緩和ウィンドウを通過しない。さらに、各変調器が、変調器をアドレス指定するより前に書込みプロシージャの一部として開放されるので、開放時間ではなく変調器の作動時間が、ライン時間を決定し得る。詳細には、変調器の開放時間が作動時間よりも大きい実施態様では、開放電圧は、図５Ｂに示すように、単一のライン時間よりも長く印加され得る。いくつかの他の実施態様では、コモンラインまたはセグメントラインに沿って印加される電圧が、異なる色の変調器など、異なる変調器の作動電圧および開放電圧の変動を相殺するように変動し得る。

上記に記載した原理に従って動作する干渉変調器の構造の詳細は大きく異なり得る。たとえば、図６Ａ〜図６Ｅは、可動反射層１４とそれの支持構造とを含む、干渉変調器の異なる実施態様の断面図の例を示している。図６Ａは、金属材料のストリップ、すなわち、可動反射層１４が、基板２０から直角に延在する支持体１８上に堆積される、図１の干渉変調器ディスプレイの部分断面図の一例を示している。図６Ｂでは、各ＩＭＯＤの可動反射層１４は、概して形状が正方形または長方形であり、コーナーにおいてまたはその近くでテザー３２に接して支持体に取り付けられる。図６Ｃでは、可動反射層１４は、概して形状が正方形または長方形であり、フレキシブルな金属を含み得る変形可能層３４から吊るされる。変形可能層３４は、可動反射層１４の外周の周りで基板２０に直接または間接的に接続することがある。これらの接続は、本明細書では支持ポストと呼ばれる。図６Ｃに示す実施態様は、変形可能層３４によって行われる可動反射層１４の機械的機能からのそれの光学的機能の分離から派生する追加の利益を有する。この分離は、可動反射層１４のために使用される構造設計および材料と、変形可能層３４のために使用される構造設計および材料とが、互いとは無関係に最適化されることを可能にする。

図６Ｄは、可動反射層１４が反射副層（reflective sub-layer）１４ａを含む、ＩＭＯＤの別の例を示している。可動反射層１４は、支持ポスト１８などの支持構造上に載る。支持ポスト１８は、たとえば、可動反射層１４が緩和位置にあるとき、可動反射層１４と光学スタック１６との間にギャップ１９が形成されるように、下側静止電極（すなわち、図示のＩＭＯＤにおける光学スタック１６の部分）からの可動反射層１４の分離を可能にする。可動反射層１４は、電極として働くように構成され得る伝導性層１４ｃと、支持層１４ｂとをも含むことができる。この例では、伝導性層１４ｃは、基板２０から遠位にある支持層１４ｂの一方の面に配設され、反射副層１４ａは、基板２０の近位にある支持層１４ｂの他方の面に配設される。いくつかの実施態様では、反射副層１４ａは、伝導性であることがあり、支持層１４ｂと光学スタック１６との間に配設され得る。支持層１４ｂは、誘電材料、たとえば、酸窒化ケイ素（ＳｉＯＮ）または二酸化ケイ素（ＳｉＯ₂）の、１つまたは複数の層を含むことができる。いくつかの実施態様では、支持層１４ｂは、たとえば、ＳｉＯ₂／ＳｉＯＮ／ＳｉＯ₂３層スタックなど、複数の層のスタックであり得る。反射副層１４ａと伝導性層１４ｃのいずれかまたは両方は、たとえば、約０．５％の銅（Ｃｕ）または別の反射金属材料を用いた、アルミニウム（Ａｌ）合金を含むことができる。誘電支持層１４ｂの上および下で伝導性層１４ａ、１４ｃを採用することは、応力のバランスをとり、伝導の向上を与えることができる。いくつかの実施態様では、反射副層１４ａおよび伝導性層１４ｃは、可動反射層１４内の特定の応力プロファイルを達成することなど、様々な設計目的で、異なる材料から形成され得る。

図６Ｄに示すように、いくつかの実施態様はブラックマスク構造２３をも含むことができる。ブラックマスク構造２３は、周辺光または迷光を吸収するために、光学不活性領域において（たとえば、ピクセル間にまたはポスト１８の下に）形成され得る。ブラックマスク構造２３はまた、光がディスプレイの不活性部分から反射されることまたはそれを透過されることを抑止し、それによりコントラスト比を増加させることによって、ディスプレイデバイスの光学的特性を改善することができる。さらに、ブラックマスク構造２３は、伝導性であり、電気的バス層として機能するように構成され得る。いくつかの実施態様では、行電極は、接続された行電極の抵抗を低減するために、ブラックマスク構造２３に接続され得る。ブラックマスク構造２３は、堆積およびパターニング技法を含む様々な方法を使用して形成され得る。ブラックマスク構造２３は１つまたは複数の層を含むことができる。たとえば、いくつかの実施態様では、ブラックマスク構造２３は、光吸収器として働くモリブデンクロム（ＭｏＣｒ）層と、二酸化ケイ素（ＳｉＯ₂）層と、反射体およびバス層として働く、アルミニウム合金とを含み、それぞれ、約３０〜８０Å、５００〜１０００Å、および５００〜６０００Åの範囲内の厚さである。１つまたは複数の層は、たとえば、ＭｏＣｒ層およびＳｉＯ₂層の場合は、カーボンテトラフルオロメタン（ＣＦ₄）および／または酸素（Ｏ₂）、ならびにアルミニウム合金層の場合は、塩素（Ｃｌ₂）および／または三塩化ホウ素（ＢＣｌ₃）を含む、フォトリソグラフィおよびドライエッチングを含む、様々な技法を使用してパターニングされ得る。いくつかの実施態様では、ブラックマスク２３はエタロンまたは干渉スタック構造であり得る。そのような干渉スタックブラックマスク構造２３では、伝導性反射体は、各行または列の光学スタック１６における下側静止電極間で信号を送信するかまたは信号をバスで運ぶために使用され得る。いくつかの実施態様では、スペーサ層３５が、ブラックマスク２３中の伝導性層から吸収層１６ａを概して電気的に絶縁するのに、役立つことができる。

図６Ｅは、可動反射層１４が自立している、ＩＭＯＤの別の例を示している。図６Ｄとは対照的に、図６Ｅの実施態様は支持ポスト１８を含まない。代わりに、可動反射層１４は、複数のロケーションにおいて、下にある光学スタック１６に接触し、可動反射層１４の湾曲は、干渉変調器の両端間の電圧が作動を引き起こすには不十分であるとき、可動反射層１４が図６Ｅの非作動位置に戻るという、十分な支持を与える。複数のいくつかの異なる層を含んでいることがある光学スタック１６は、ここでは明快のために、光吸収体１６ａと誘電体１６ｂとを含む状態で示されている。いくつかの実施態様では、光吸収体１６ａは、固定電極としても、部分反射層としても働き得る。

図６Ａ〜図６Ｅに示す実施態様などの実施態様では、ＩＭＯＤは直視型デバイスとして機能し、直視型デバイスでは、画像が、透明基板２０の正面、すなわち、変調器が配置された面の反対の面から、閲覧される。これらの実施態様では、デバイスの背面部分（すなわち、たとえば、図６Ｃに示す変形可能層３４を含む、可動反射層１４の背後のディスプレイデバイスの任意の部分）は、反射層１４がデバイスのそれらの部分を光学的に遮蔽するので、ディスプレイデバイスの画質に影響を及ぼすことまたは悪影響を及ぼすことなしに、構成され、作用され得る。たとえば、いくつかの実施態様では、バス構造（図示せず）が可動反射層１４の背後に含まれ得、これは、電圧アドレス指定およびそのようなアドレス指定に起因する移動など、変調器の電気機械的特性から変調器の光学的特性を分離する能力を与える。さらに、図６Ａ〜図６Ｅの実施態様は、たとえばパターニングなどの処理を簡略化することができる。

図７は、干渉変調器のための製造プロセス８０を示す流れ図の一例を示しており、図８Ａ〜図８Ｅは、そのような製造プロセス８０の対応する段階の断面概略図の例を示している。いくつかの実施態様では、製造プロセス８０は、図７に示されていない他のブロックに加えて、たとえば、図１および図６に示す一般的なタイプの干渉変調器を製造するために実施され得る。図１、図６および図７を参照すると、プロセス８０はブロック８２において開始し、基板２０上への光学スタック１６の形成を伴う。図８Ａは、基板２０上で形成されたそのような光学スタック１６を示している。基板２０は、ガラスまたはプラスチックなどの透明基板であり得、それは、フレキシブルであるかまたは比較的固く曲がらないことがあり、光学スタック１６の効率的な形成を可能にするために、事前準備プロセス、たとえば、洗浄にかけられていることがある。上記で説明したように、光学スタック１６は、電気伝導性であり、部分的に透明で、部分的に反射性であることがあり、たとえば、透明基板２０上に、所望の特性を有する１つまたは複数の層を堆積させることによって、作製され得る。図８Ａでは、光学スタック１６は、副層１６ａおよび１６ｂを有する多層構造を含むが、いくつかの他の実施態様では、より多いまたはより少ない副層が含まれ得る。いくつかの実施態様では、副層１６ａ、１６ｂのうちの１つは、組み合わせられた導体／吸収体副層１６ａなど、光吸収特性と伝導特性の両方で構成され得る。さらに、副層１６ａ、１６ｂのうちの１つまたは複数は、平行ストリップにパターニングされ得、ディスプレイデバイスにおける行電極を形成し得る。そのようなパターニングは、当技術分野で知られているマスキングおよびエッチングプロセスまたは別の好適なプロセスによって実行され得る。いくつかの実施態様では、副層１６ａ、１６ｂのうちの１つは、１つまたは複数の金属層（たとえば、１つまたは複数の反射層および／または伝導性層）上に堆積された副層１６ｂなど、絶縁層または誘電体層であり得る。さらに、光学スタック１６は、ディスプレイの行を形成する個々の平行ストリップにパターニングされ得る。

プロセス８０はブロック８４において続き、光学スタック１６上への犠牲層２５の形成を伴う。犠牲層２５は、キャビティ１９を形成するために後で（たとえば、ブロック９０において）除去され、したがって、犠牲層２５は、図１に示した得られた干渉変調器１２には示されていない。図８Ｂは、光学スタック１６上で形成された犠牲層２５を含む、部分的に作製されたデバイスを示している。光学スタック１６上での犠牲層２５の形成は、後続の除去後に、所望の設計サイズを有するギャップまたはキャビティ１９（図１および図８Ｅも参照）を与えるように選択された厚さの、モリブデン（Ｍｏ）またはアモルファスシリコン（Ｓｉ）など、フッ化キセノン（ＸｅＦ₂）エッチング可能材料の堆積を含み得る。犠牲材料の堆積は、物理蒸着（ＰＶＤ、たとえば、スパッタリング）、プラズマ強化化学蒸着（ＰＥＣＶＤ）、熱化学蒸着（熱ＣＶＤ）、またはスピンコーティングなど、堆積技法を使用して行われ得る。

プロセス８０はブロック８６において続き、支持構造、たとえば、図１、図６および図８Ｃに示すポスト１８の形成を伴う。ポスト１８の形成は、支持構造開口を形成するために犠牲層２５をパターニングすることと、次いで、ＰＶＤ、ＰＥＣＶＤ、熱ＣＶＤ、またはスピンコーティングなど、堆積方法を使用して、ポスト１８を形成するために開口中に材料（たとえば、ポリマーまたは無機材料、たとえば、酸化ケイ素）を堆積させることとを含み得る。いくつかの実施態様では、犠牲層中に形成された支持構造開口は、ポスト１８の下側端部が図６Ａに示すように基板２０に接触するように、犠牲層２５と光学スタック１６の両方を通って、下にある基板２０まで延在することがある。代替的に、図８Ｃに示すように、犠牲層２５中に形成された開口は、犠牲層２５は通るが、光学スタック１６は通らないで、延在することがある。たとえば、図８Ｅは、光学スタック１６の上側表面（upper surface）と接触している支持ポスト１８の下側端部を示している。ポスト１８、または他の支持構造は、犠牲層２５上に支持構造材料の層を堆積させることと、パターニングして犠牲層２５中の開口から離れて配置された支持構造材料の部分を除去することとによって形成され得る。支持構造は、図８Ｃに示すように開口内に配置され得るが、少なくとも部分的に、犠牲層２５の一部分の上で延在することもある。上述のように、犠牲層２５および／または支持ポスト１８のパターニングは、パターニングおよびエッチングプロセスによって実行され得るが、代替エッチング方法によっても実行され得る。

プロセス８０はブロック８８において続き、図１、図６および図８Ｄに示す可動反射層１４などの可動反射層または膜の形成を伴う。可動反射層１４は、１つまたは複数のパターニング、マスキング、および／またはエッチングステップとともに、１つまたは複数の堆積ステップ、たとえば、反射層（たとえば、アルミニウム、アルミニウム合金）堆積を採用することによって、形成され得る。可動反射層１４は、電気伝導性であり、電気伝導性層（electrically conductive layer）と呼ばれることがある。いくつかの実施態様では、可動反射層１４は、図８Ｄに示すように複数の副層１４ａ、１４ｂ、１４ｃを含み得る。いくつかの実施態様では、副層１４ａ、１４ｃなど、副層のうちの１つまたは複数は、それらの光学的特性のために選択された高反射性副層を含み得、別の副層１４ｂは、それの機械的特性のために選択された機械的副層を含み得る。犠牲層２５は、ブロック８８において形成された部分的に作製された干渉変調器中に依然として存在するので、可動反射層１４は、一般にこの段階では可動でない。犠牲層２５を含んでいる部分的に作製されたＩＭＯＤは、本明細書では「非開放（unreleased）」ＩＭＯＤと呼ばれることもある。図１に関して上記で説明したように、可動反射層１４は、ディスプレイの列を形成する個々の平行ストリップにパターニングされ得る。

プロセス８０はブロック９０において続き、キャビティ、たとえば、図１、図６および図８Ｅに示すキャビティ１９の形成を伴う。キャビティ１９は、（ブロック８４において堆積された）犠牲材料２５をエッチャントにさらすことによって形成され得る。たとえば、モリブデン（Ｍｏ）またはアモルファスシリコン（ｓ−Ｓｉ）などのエッチング可能犠牲材料が、ドライ化学エッチングによって、たとえば、一般に、キャビティ１９を囲む構造に対して選択的に除去される、所望の量の材料を除去するのに有効である期間の間、固体二フッ化キセノン（ＸｅＦ₂）から派生した蒸気などの気体または蒸気エッチャントに犠牲層２５をさらすことによって、除去され得る。他のエッチング方法、たとえば、ウェットエッチングおよび／またはプラズマエッチングも使用され得る。犠牲層２５がブロック９０中に除去されるので、可動反射層１４は、一般に、この段階後に可動となる。犠牲材料２５の除去後に、得られた完全にまたは部分的に作製されたＩＭＯＤは、本明細書では「開放」ＩＭＯＤと呼ばれることがある。

向上された充填率を有する電気機械デバイスが開示される。いくつかの実施態様では、電気機械デバイスは、ピクセルアレイと、各ピクセルの各コーナーにおいて光学スタックの上にアンカーされる機械層とを含む、干渉デバイスであり得る。ビアは、ピクセルのコーナーにおいて静止電極をブラックマスクに電気的に接続するために、アレイのピクセル中に設けられ得る。ビアは、機械層がピクセルの光学不活性エリアにおけるピクセルのコーナーにおいて光学スタックの上にアンカーされるところから、オフセットされ得る。ビアをオフセットすることは、ビアが、機械層を光学スタックの上にアンカーするために使用されたアンカリングホールと重なる設計と比較して、ブラックマスクのエリアを低減することができ、したがって、オフセットビアが、充填率を向上させるためにピクセルアレイにおいて採用され得る。たとえば、ビアをアンカーホールからオフセットすることは、アンカーホールのサイズを低減することができ、それによって、ピクセルコーナーにおけるブラックマスクのエリアが低減されることを可能にする。したがって、ビアをアンカーホールからオフセットすることは、ブラックマスクエリアを低減し、それによって、アレイの総エリアに対するピクセルアレイ中の光学活性エリアの比を増すことによって充填率を向上させることによって、充填率を上げることができる。いくつかの実施態様では、ビアは、ピクセルのいくつか（または、ピクセルの小部分）のみに対して設けられ、それによって、ピクセルアレイの充填率がさらに向上される。たとえば、ビアは、最大ギャップサイズをもつピクセルのコーナーにおいてのみ設けられ得る。

図９は、干渉変調器のための製造プロセス１００を示す流れ図の一例を示す。プロセス１００は、ブロック１０２において開始する。ブロック１０４において、ブラックマスクが基板の上に形成される。基板は、たとえば、ガラスまたはプラスチックを含む透明基板であってよい。ブラックマスクは、基板を通して像を見ることを可能にするガラス、または透明な高分子材料を含めて、様々な材料および／または層を含むことができる。

引き続き図９を参照すると、ブラックマスク構造は、ディスプレイデバイスの光学的特性を向上させるように機械層が屈曲する、ピクセル間の領域、および／またはピクセルコーナーの近くの領域など、光学不活性領域内で周辺光または迷光を吸収するように構成され得る。さらに、ブラックマスク構造は、伝導性であり、電気的バス層として機能するように構成され得る。ブラックマスク構造は、上記で説明したように、複数の層を含み得る。

ブロック１０６において、誘電体層がブラックマスクの上に設けられる。誘電体層は、ブラックマスクの部分を１つまたは複数の後に堆積される層から電気的に絶縁するために使用され得る。誘電体層は、たとえば、二酸化ケイ素（ＳｉＯ₂）、酸窒化ケイ素（ＳｉＯＮ）、および／またはオルトケイ酸テトラエチル（ＴＥＯＳ）を含む、任意の好適な電気絶縁体であり得る。

図９に示すプロセス１００は、ビアがブラックマスクまで誘電体層中に形成されるブロック１０８において継続する。ビアは、たとえば、干渉変調器アレイ中の行のための電気的接続を与えることを助けるために、後に堆積される層がブラックマスクに接触することを可能にすることができる。以下でさらに詳細に説明するように、ビアは、干渉変調器アレイのピクセルごとに含まれる必要はない。むしろ、ビアは、充填率を上げることを助けるために、アレイのピクセルの一部分に対してのみ設けられ得る。

ブロック１１０において、光学スタックが、誘電体層およびビアの上に形成される。光学スタックは、静止電極を含み、ビアの上に設けられた光学スタックの一部分は、静止電極とブラックマスクとの間の電気的接続を作るために使用され得る。

図９に示すプロセス１００は、犠牲層が光学スタックの上に形成されるブロック１１２において継続する。犠牲層は、後で除去されてギャップが形成される。光学スタックの上の犠牲層の形成は、後続の除去後に、所望のサイズを有するギャップを与えるように選択された厚さの中に、モリブデン（Ｍｏ）またはアモルファスシリコン（ａ−Ｓｉ）など、フッソ系エッチング可能（fluorine-etchable）材料の堆積を含み得る。複数の犠牲層が、複数のギャップサイズを達成するように堆積され得る。たとえば、ＩＭＯＤアレイに対して、各ギャップサイズは、異なる反射色を表すことができる。

ブロック１１４において、アンカリングホールが、ビアからオフセットされる犠牲層中に形成される。アンカリングホールは、ピクセルのコーナーの近くの犠牲層の一部分を除去することによって、形成され得る。アンカリングホールは、以下で詳細に説明するように、後に堆積される機械層を支持するためのポストを形成するために、ならびに／または、自立した機械層が光学スタックおよび／もしくは別の層に接触することを可能にするために、使用され得る。ブロック１１４において形成されたアンカリングホールは、ブロック１１０において形成されたビアと整合されない。むしろ、アンカリングホールおよびビアはオフセットされ、それによって、ビアとの整合を考慮するためにアンカリングホールが追加のマージンを含む必要はないので、ビアおよびアンカリングホールが重なる方式と比較して、アンカリングホールがより小さい寸法を有することが可能となる。アンカリングホールのサイズを低減することは、ピクセルコーナーに配設された光学不活性ブラックマスクのエリアが低減されることを可能にするので、アンカリングホールの寸法を低減することは、干渉変調器アレイの充填率を向上させる助けとなり得る。

図９に示すプロセス１００は、機械層の形成に関するブロック１１６において継続する。機械層は、前に説明したように、１つまたは複数のパターニング、マスキング、および／またはエッチングステップとともに、１つまたは複数の堆積ステップを採用することによって、形成され得る。

図９に示すプロセス１００は、キャビティまたはギャップの形成に関するブロック１１８において継続する。ギャップは、ブロック１１２において堆積された犠牲材料などの犠牲材料をエッチャントにさらすことによって形成され得る。たとえば、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）または多結晶シリコン（ｐｏｌｙ−Ｓｉ）またはアモルファスシリコン（ａ−Ｓｉ）など、エッチング可能な犠牲材料は、ドライ化学エッチングによって除去され得る。

犠牲層が除去された後、機械層は、一般に開放され、静止電極と機械層との間の電圧の印加によって、作動位置と緩和位置との間で静電力によって移動され得る。機械層は、ブロック１０４において形成されたブラックマスクの一部分の上の光学スタックに、ピクセルのコーナーにおいてアンカーされ得る。

図９に示すプロセス１００は、ブロック１１９において終了する。この方法の追加の詳細は、以下で説明するようなものであり得る。多くの追加のステップが、図示のシーケンスの前、途中、または後に使用され得るが、明快のために省略されている。

図１０Ａから図１０Ｒは、干渉変調器を製作する方法における様々な段階の断面概略図の例を示す。図１０Ａでは、ブラックマスク構造２３が、基板２０の上に設けられている。基板２０は、上記で説明したように、様々な透明材料を含み得る。１つまたは複数の層が、ブラックマスク構造２３を設ける前に基板上に設けられ得る。たとえば、図１０Ａに示すように、ブラックマスクをパターニングするときにエッチングストップの働きをするために、ブラックマスク構造２３を設ける前に、エッチングストップ層１２２が設けられている。いくつかの実施態様では、エッチングストップ層１２２は、たとえば、約１６０Åなど、約５０〜２５０Åの範囲内の厚さを有する酸化アルミニウム層である。

ブラックマスク構造２３は、コントラスト比を上げることによってディスプレイデバイスの光学的特性を改善するために、光学不活性領域（たとえば、ピクセルの間）内で周辺光または迷光を吸収するように構成され得る。さらに、ブラックマスク構造２３は、伝導性であり、電気的バス層として機能するように構成され得る。

引き続き図１０Ａを参照すると、ブラックマスク構造２３は、１つまたは複数の層を含み得る。いくつかの実施態様では、ブラックマスク構造２３は、光吸収体層２３ａと、誘電体層２３ｂと、バス層２３ｃとを含む。いくつかの実施態様では、ＭｏＣｒ層が光吸収体層２３ａとして働き、ＳｉＯ₂層が誘電体層２３ｂとして働き、アルミニウム合金層がバス層２３ｃとして働き、たとえば、それぞれ約３０〜８０Å、５００〜１０００Å、および５００〜６０００Åの範囲内の厚さをもつ。

図１０Ｂは、成形構造１２６を基板２０の上に設けることを示す。成形構成１２６は、二酸化ケイ素（ＳｉＯ₂）など、緩衝酸化物層を含み得る。成形構造１２６は、たとえば、約５００〜６０００Åの範囲内の厚さを有し得る。成形構造１２６は、バスまたはブラックマスク構造２３間のギャップを埋めることによって、基板全体で比較的平面的な外形を維持する助けとなり得る。しかしながら、成形構造１２６は、後で詳細に説明するように、機械層中にキンクを形成することを助けるために、ブラックマスク構造２３の一部分に重なり得る。具体的には、機械層を含む１つまたは複数の層が、成形構造１２６の上に堆積され、これによって、成形構造１２６の１つまたは複数の幾何学的特徴が実質的に複製され得る。たとえば、図１０Ｂに示すように、成形構造１２６は、ブラックマスク構造２３に重なり、突起部１２９を形成することができ、突起部１２９は、機械層など、後に堆積される共形層中に上方に延びるうねりまたはキンクを生成することができる。

本明細書で説明する様々な電気機械システムデバイスを、成形構造１２６を含むものとして示し、説明するが、本明細書で説明するような機械層を形成する方法は、成形構造１２６のないプロセスに適用可能であり得ることは、当業者には認識されよう。

図１０Ｃは、スペーサまたは誘電体層３５を設けることを示す。誘電体層３５は、たとえば、二酸化ケイ素（ＳｉＯ₂）、酸窒化ケイ素（ＳｉＯＮ）、および／またはオルトケイ酸テトラエチル（ＴＥＯＳ）を含み得る。いくつかの実施態様では、誘電体層３５の厚さは約３０００〜６０００Åの範囲内であるが、しかしながら、誘電体層３５は、所望の光学的特性に応じて様々な厚さを有し得る。以下で図１０Ｅと図１０Ｆとを参照してさらに詳細に説明するように、静止電極をブラックマスク構造２３に電気的に接続するためのビアの形成を可能にするように、誘電体層３５は、ブラックマスク構造２３の上の一部分の上で除去され得る（「上」は、本明細書では、基板２０の反対側のブラックマスク構造２３の側面を指す）。

図１０Ｄは、色増強構造１３４を誘電体層３５の上に設けることを示す。色増強構造１３４は、様々なピクセル構造の上に選択的に設けられ得る。たとえば、複数のギャップ高さを採用する多色干渉変調器の実施態様では、色増強構造１３４は、特定のギャップサイズを有する変調器の上に設けられ得る。いくつかの実施態様では、色増強構造１３４は、たとえば、約１９００Åなど、約１５００Åから約２５００Åの間の範囲にわたる厚さを有する酸窒化ケイ素（ＳｉＯＮ）層である。ＳｉＯＮ層は、たとえば、テトラフルオロメタン（ＣＦ₄）および／または酸素（Ｏ₂）を採用するエッチングプロセスを含む、任意の好適な技法を使用して、パターニングされ得る。

１つまたは複数の層が、色増強構造１３４を設ける前に、誘電体層３５上に設けられ得る。たとえば、図１０Ｄに示すように、エッチングストップ層１３５が、色増強層１３４を設ける前に設けられている。いくつかの実施態様では、エッチングストップ層１３５は、たとえば、約１６０Åなど、約５０〜２５０Åの範囲内の厚さを有する酸化アルミニウム層である。

図１０Ｅは、ビア１３８を誘電体層３５中に形成することを示す。ビア１３８は、以下で詳細に説明するように、後に堆積される層がブラックマスク構造２３に接触することを可能にすることができる。図１０Ｅに示すように、ビアは、ブラックマスク２３の各領域の上に含まれる必要はない。むしろ、ビアは、アレイの充填率を上げるために、干渉変調器内で周期的に配置され得る。

図１０Ｆおよび図１０Ｇは、光学スタック１６を誘電体層３５およびビア１３８の上に形成することを示す。光学スタック１６は、複数の層を含み得る。たとえば、光学スタック１６は、モリブデンクロム（ＭｏＣｒ）などの静止電極層１４０と、二酸化ケイ素（ＳｉＯ₂）などの透明誘電体層１４１と、後続の犠牲層エッチングプロセス中の透明誘電体層１４１、および／または犠牲層除去プロセス中の腐食を保護するための、酸化アルミニウム（ＡｌＯ_X）などのエッチングストップ層１４２とを含み得る。エッチングストップ層１４２は、様々な金属、半導体、および誘電体など、部分的に反射性である様々な材料から形成され得る。部分反射層は、１つまたは複数の副層から形成され得、それらの副層の各々は、単一の材料または材料の組合せから形成され得る。いくつかの実施態様では、たとえば、静止電極１４０を含む光学スタック１６の層の一部または全部は、平行ストリップにパターニングされ、ディスプレイデバイス中に行電極を形成し得る。図１０Ｆおよび図１０Ｇに示すように、光学スタック１６のうちの１つまたは複数の層は、物理的かつ電気的にブラックマスク構造２３と接触することができる。たとえば、ビア１３８は、静止電極１４０がブラックマスク構造２３と電気的に接触することを可能にする。

図１０Ｈから図１０Ｊは、光学スタック１６の上に複数の犠牲層を設けてパターニングすることを示す。以下で論じるように、犠牲層は後で除去されてギャップまたはキャビティを形成する。複数の犠牲層の使用は、多数の共振光学ギャップを有するディスプレイデバイスの形成の助けとなり得る。たとえば、図示のように、第１の犠牲層１４４と、第２の犠牲層１４５と、第３の犠牲層１４６とを選択的に設けることによって、様々なギャップサイズが作成され得る。これによって、第１の犠牲層１４４、第２の犠牲層１４５、および第３の犠牲層１４６の厚さの合計にほぼ等しい第１のギャップサイズ（または「高ギャップ」）と、第２の犠牲層１４５および第３の犠牲層１４６の厚さの合計にほぼ等しい第２のギャップサイズ（または「中ギャップ」）と、第３の犠牲層１４６の厚さにほぼ等しい第３のギャップサイズ（または「低ギャップ」）とを設けることができる。干渉変調器アレイでは、高ギャップは高ギャップピクセルに対応し得、中ギャップは中ギャップピクセルに対応し得、低ギャップは低ギャップピクセルに対応し得る。異なるギャップサイズで構成されるこれらのピクセルの各々は、異なる反射色を生成することができる。したがって、そのようなピクセルを、本明細書では、高ギャップピクセル、中ギャップピクセル、または低ギャップピクセルと呼ぶことがある。

光学スタック１６の上の第１の犠牲層１４４、第２の犠牲層１４５、および第３の犠牲層１４６の形成は、モリブデン（Ｍｏ）またはアモルファスシリコン（ａ−Ｓｉ）の堆積を含み得る。いくつかの実施態様では、第１の犠牲層１４４は、たとえば、約４００Åなど、約２００Åから約１，０００Åの間の範囲にわたる厚さを有するモリブデン（Ｍｏ）層であり、第２の犠牲層１４５は、たとえば、約４００Åなど、約２００Åから約１，０００Åの間の範囲にわたる厚さを有するＭｏ層であり、第３の犠牲層１４６は、たとえば、約１，６００Åなど、約６００Åから約２，０００Åの間の範囲にわたる厚さを有するＭｏ層である。

図１０Ｈから図１０Ｊを、第２の犠牲層１４５が第１の犠牲層１４４の上に設けられ、第３の犠牲層１４６が第１の犠牲層１４４および第２の犠牲層１４５の上に設けられる構成について示すが、他の構成が可能である。たとえば、第１の犠牲層１４４、第２の犠牲層１４５、および第３の犠牲層１４６が重なる必要はなく、より多いまたはより少ない犠牲層が、所望のギャップサイズを設けるために形成され得る。

図１０Ｋは、ピクセル間で犠牲層１４４〜１４６をパターニングすることを示す。犠牲層は、塩素（Ｃｌ₂）および／または酸素（Ｏ₂）などのエッチャントを使用することを含む、様々な方法でパターニングされ得る。ピクセルのコーナーにおいてなど、ピクセル間で除去された犠牲層１４４〜１４６の部分は、アンカーホール１５０を作り出すことができ、アンカーホール１５０は、以下で説明するように、後に堆積される機械層を支持するためのポストを形成するために、および／または、自立した機械層をアンカーすることを助けるために使用され得る。

図示した、部分的に作製された干渉変調器のアンカーホール１５０は、ビア１３８と整合されていない。ビア１３８との整合を考慮するためにアンカーホール１５０が追加のマージンを含む必要はないので、これによって、アンカーホール１５０が、ビア１３８およびアンカーホール１５０が重なってアンカービア（anchor via）を形成する方式と比較して、より小さい幅ｗ₁を有することを可能にすることができる。さらに、ビア１３８とアンカーホール１５０とをオフセットすることによって、アンカーホールおよびビアの不整合に関する、ピクセルにわたる不均一性が回避され得る。

さらに、図１０Ｌに示すように、いくつかの実施態様では、ビア１３８がブラックマスク２３の各領域の上に含まれる必要はない。むしろ、ビアは、アレイのすべてよりも少ないピクセルの上に周期的に設けられ得る。アンカーホール１５０の幅ｗ₁を縮小することによって、および、干渉変調器アレイ中のビア１３８の総数を減らすことによって、ブラックマスク２３の総エリアが低減され、それによって、充填率が向上され得る。

図１０Ｌは、機械層の反射層１４ａと支持層１４ｂとを設けてパターニングすることを示す。反射層１４ａは、たとえば、アルミニウム合金を含む反射性材料であり得る。いくつかの実施態様では、反射層１４ａは、たとえば、約０．５％など、約０．３％から１．０％の範囲内の重量で銅を有する、アルミニウム−銅（ＡｌＣｕ）を含む。反射層１４ａは、たとえば、約３００Åなど、約２００Åから約５００Åの範囲内の厚さなど、任意の好適な厚さであり得る。

支持層１４ｂは、反射防止層の働きをすることによってフォトリソグラフィプロセスを支援するために、および／または、完全に作製された機械層の所望の機械的柔軟性を得ることを助けるために使用され得る。いくつかの実施態様では、支持層１４ｂは、たとえば、約２５０Åなど、約５０Åから約１，０００Åまでの範囲内の厚さを有する酸窒化ケイ素（ＳｉＯＮ）層である。

図１０Ｍは、エッチングストップ層１５４を、支持層１４ｂの上に、アンカーホール１５０の底部に接した透明誘電体層１４１の上に、および、アンカーホール１５０の側壁に接した犠牲層１４４〜１４６の上に設けることを示す。エッチングストップ層１５４は、たとえば、２００Åなど、約１００Åから約３００Åまでの範囲内の厚さを有する、たとえば、酸化アルミニウム（ＡｌＯ_X）層であり得る。エッチングストップ層１５４は、後続のエッチングステップから干渉デバイスの層を保護するために採用され得る。たとえば、以下で説明するように、犠牲層１４４〜１４６が、機械層を開放するために除去されるとき、エッチングストップ層１５４は、犠牲層１４４〜１４６を除去するために使用されるエッチャントから支持層を保護することができる。

図１０Ｎから図１０Ｐは、第１の支持層１６０と、第２の支持層１６１と、第３の支持層１６２とを設けてパターニングすることを示す。第１の支持層１６０、第２の支持層１６１、および第３の支持層１６２は、様々な機能のために使用され得る。たとえば、第１の支持層１６０、第２の支持層１６１、および第３の支持層１６２は、ポストおよび／またはリベットを含む、支持構造を形成するために使用され得る。さらに、第１の支持層１６０、第２の支持層１６１、および第３の支持層１６２は、所望の作動電圧に対応する構造的剛性を達成することを助けるために、および／または、自立した機械層を得ることを助けるために、機械層の全部または一部に組み込まれ得る。

図１０Ｐに示すように、第１の支持層１６０の一部分１６０ａは、高ギャップピクセルおよび中ギャップピクセルのための支持ポストの働きをすることができるが、第１の支持層１６０の一部分１６０ｂは、低ギャップピクセルの機械層に含まれ得る。第１の支持層１６０、第２の支持層１６１、および第３の支持層１６２を採用して、変化するギャップ高さのピクセルにわたって様々な機能を提供することによって、干渉デバイスの設計における柔軟性が向上され得る。いくつかの実施態様では、機械層は、いくつかのピクセルの上では自立することができ、他のピクセルの上では支持ポストまたは他の構造によって支持され得る。

犠牲層１４４〜１４６は、干渉変調器アレイ中に様々なピクセルを形成するために、後で除去され得る。犠牲層の上に形成された機械層の厚さは、アレイの様々なピクセルの上で機械層に第１の支持層１６０と、第２の支持層１６１と、第３の支持層１６２とを選択的に含めることによって、変えることができる。たとえば、第３の支持層１６２は、高ギャップピクセル、中ギャップピクセル、および低ギャップピクセルの上に設けられ得、第２の支持層１６１は、中ギャップピクセルおよび低ギャップピクセルの上に設けられ得、第１の支持層１６０は、低ギャップピクセルの上に設けられ得る。異なるギャップ高さのピクセルにわたって機械層の厚さを変えることによって、機械層の所望の堅さをギャップ高さごとに達成することができ、このことは、カラーディスプレイの適用例では、異なるサイズのエアギャップに対して同じピクセル作動電圧を可能にする助けになり得る。

第１の支持層１６０、第２の支持層１６１、および第３の支持層１６２は、酸窒化ケイ素（ＳｉＯＮ）などの誘電材料によって形成され得る。いくつかの実施態様では、第１の支持層１６０、第２の支持層１６１、および第３の支持層１６２の厚さはそれぞれ、たとえば、約１０００Åなど、約６００Åから約３０００Åの範囲内であり得る。

図１０Ｑは、完成された機械層１４を形成するために、キャップ層１４ｃを設けてパターニングすることを示す。キャップ層１４ｃは、支持層１６０〜１６２の上に共形に設けられ得、反射層１４ａのパターンと同様のパターンを有し得る。反射層１４ａのパターンと同様にキャップ層１４ｃをパターニングすることは、機械層１４における応力のバランスをとる助けとなり得る。機械層１４における応力のバランスをとることによって、以下で説明するように、犠牲層１４４〜１４６の除去時に機械層１４の成形および曲率が制御され得る。さらに、機械層１４における平衡応力は、温度に対する開放された干渉変調器のギャップ高さの感度を下げることができる。

キャップ層１４ｃは、金属材料であってもよく、たとえば、反射層１４ａと同じ材料であり得る。いくつかの実施態様では、キャップ層１４ｃは、たとえば、約０．５％など、約０．３％から１．０％の範囲内の重量で銅を有するアルミニウム−銅（ＡｌＣｕ）を含み、キャップ層１４ｃの厚さは、たとえば、約３００Åなど、約２００Åから約５００Åの範囲内になるように選択される。

上記で説明したように、機械層１４は、干渉変調器アレイの異なるピクセルにわたる様々な層を含み得る。機械層１４の追加の詳細は、以下で説明するようなものであり得る。

図１０Ｒは、第１のギャップまたは高ギャップ１９ａと、第２のギャップまたは中ギャップ１９ｂと、第３のギャップまたは低ギャップ１９ｃとを形成するための、犠牲層１４４〜１４６の除去を示す。第１のギャップ１９ａと、第２のギャップ１９ｂと、第３のギャップ１９ｃとを形成する前に、追加のステップが採用され得る。たとえば、犠牲層開放ホール（sacrificial release holes）が、犠牲層１４４〜１４６を除去することを助けるために、機械層１４に形成され得る。

ギャップ１９ａ〜１９ｃは、上記で説明したように、犠牲層１４４〜１４６をエッチャントにさらすことによって形成され得る。犠牲層は、一般に、ギャップ１９ａ〜１９ｃを取り囲む構造に対して選択的に、材料を除去するのに効果的な時間期間の間、さらされてよい。他の選択的エッチング方法、たとえば、ウェットエッチングおよび／またはプラズマエッチングも使用され得る。

エッチングストップ層１５４は、犠牲層１４４〜１４６を除去するために使用される犠牲層開放化学作用（sacrificial release chemistry）から、第１の支持層１６０を保護することができる。このことは、第１の支持層１６０が、そうでない場合は犠牲層を除去するために使用される開放化学作用によってエッチングされることになる構造材料であることを可能にすることができる。

誘電体保護層１４２は、犠牲層１４４〜１４６を除去するために使用される犠牲層開放化学作用から、誘電体層１４１などの光学スタック１６の層を保護することができる。誘電体保護層１４２を含むことで、開放中の光学スタックへの損傷を低減または防止することを助け、それによって光学的性能を向上させることができる。

第１のギャップ１９ａ、第２のギャップ１９ｂ、および第３のギャップ１９ｃは、異なる色を干渉的に増強するキャビティに対応し得る。たとえば、第１のギャップ１９ａ、第２のギャップ１９ｂ、および第３のギャップ１９ｃは、たとえば、それぞれ青色、赤色、および緑色を干渉的に増強するために選択された高さを有し得る。第１のギャップまたは高ギャップ１９ａは、第１のギャップピクセルまたは高ギャップピクセル１７２ａに関連付けられ得、第２のギャップまたは中ギャップ１９ｂは、第２のギャップピクセルまたは中ギャップピクセル１７２ｂに関連付けられ得、第３のギャップまたは低ギャップ１９ｃは、第３のギャップピクセルまたは低ギャップピクセル１７２ｃに関連付けられ得る。

ほぼ同じ作動電圧が各ギャップサイズに対して機械層をコラプスさせることを可能にするために、機械層１４は、ギャップ１９ａ〜１９ｃの各々の上に、異なる材料、異なる数の層、または異なる厚さを含み得る。したがって、図１０Ｒに示すように、高ギャップ１９ａの上の機械層１４の一部分は、反射層１４ａと、支持層１４ｂと、エッチングストップ層１５４と、第３の支持層１６２と、キャップ層１４ｃとを含み得るが、中ギャップ１９ｂの上の機械層１４の一部分は、第２の支持層１６１をさらに含み得る。同様に、高ギャップ１９ａの上の機械層１４の一部分とは対照的に、低ギャップ１９ｃの上の機械層１４の一部分は、第１の支持層１６０と第２の支持層１６１とをさらに含み得る。

上記で説明したように、第１の支持層１６０、第２の支持層１６１、および第３の支持層１６２は、干渉変調器アレイの異なるピクセルにわたって異なる機能を提供することができる。たとえば、第１の支持層１６０は、高ギャップピクセルおよび中ギャップピクセルの上の機械層１４を支持するために、ならびに、低ギャップピクセルの構造的剛性を増すために使用され得る。さらに、第２の支持層１６１は、高ギャップピクセルの上の機械層１４を支持するために、および、中ギャップピクセルの構造的剛性を増すために使用され得、第３の支持層は、低ギャップピクセル、中ギャップピクセル、および高ギャップピクセルの構造的剛性を増すために使用され得る。したがって、第１の支持層１６０の第１の部分１６０ａは、高ギャップ１９ａおよび中ギャップ１９ｂの上の機械層１４を支持するためのポストの働きをするが、第１の支持層１６０の第２の部分１６０ｂは、低ギャップ１９ｃの上の機械層１４に含まれる。複数の支持層を使用することは、ほぼ同じ作動電圧が各ギャップサイズに対して機械層をコラプスさせることを可能にする。

犠牲層１４４〜１４６の除去後、機械層１４は、立ち上げ高さだけ基板から離されて変位されるようになり得、残留機械的応力など、様々な理由で、この時点で形状または曲率を変え得る。上記で説明したように、キャップ層１４ｃは、開放されたときに機械層における応力のバランスをとる助けとなるように、反射層１４ａとともに使用され得る。したがって、キャップ層１４ｃは、犠牲層１４４〜１４６の除去のときに機械層の立ち上げと曲率とを調整する助けとなるように選択された厚さ、組成、および／または応力を有し得る。さらに、成形構造１２６の上に、および特に図１０Ｂの突起部１２９の上に機械層１４を設けて、キンク１７１が機械層１４に形成される。キンク１７１の幾何学的特徴は、成形構造１２６の厚さを変化させ、それによって機械層１４における応力を制御することによって、制御され得る。立ち上げ高さの制御は、作製および光学的性能の観点から望ましい特定のギャップサイズに必要とされる犠牲層の厚さの選択を可能にすることができる。

上記で説明したように、図１０Ｋのアンカーホール１５０は、ビア１３８と整合されない。したがって、図１０Ｒに示すように、機械層１４は、ビア１３８からオフセットされた点においてブラックマスク２３の上で光学スタック１６にアンカーされる。上記で説明したように、機械層１４をビア１３８からオフセットされた点においてアンカーすることは、ビアが配置される領域と同じ領域内でブラックマスク２３の上に機械層１４がアンカーされる設計と比較して、ブラックマスク２３がより小さくなることを可能にすることができる。たとえば、機械層１４をアンカーするために使用されるアンカリングホールからビア１３８をオフセットすることによって、アンカーホールのサイズは、ビア１３８とのプロセス整合を考慮するために増大されたエリアを有する必要はない。さらに、機械層１４を固定するために使用されるアンカーホールからビア１３８をオフセットすることによって、アンカーホールおよびビアの不整合に関する、ピクセルにわたる不均一性が回避され得る。したがって、ビア１３８をアンカーホールからオフセットすることによって、干渉変調器アレイの充填率が向上され得る。

さらに、図１０Ｒに示すように、ビア１３８が各ピクセルに含まれる必要はない。むしろ、ビアは、アレイのすべてよりも少ないピクセルの上に設けられ得る。たとえば、図１０Ｒに示すように、ビア１３８は、高ギャップピクセル１７２ａのコーナー１２３の近くに含まれている。さらに、ビアは、中ギャップピクセル１７２ｂまたは低ギャップピクセル１７２ｃのコーナーには含まれていない。アレイのすべてよりも少ないピクセルに対してビアを設けることによって、干渉変調器アレイ中のビアの総数を減らすことができ、それによって、次にはブラックマスク２３の総エリアを低減することができる。ブラックマスク２３は光学的に不透明であるので、ブラックマスク２３の総エリアを低減することは、ピクセルアレイの充填率を向上させる。

図１０Ｒに示すように、ブラックマスク２３は、機械層１４を支持するために使用される構造のフットプリントよりも大きいフットプリントを有する。たとえば、第１の支持層１６０の一部分１６０ａは、高ギャップピクセル１７２ａに関連付けられた機械層１４の部分のための支持ポストとして作用し、高ギャップピクセル１７２ａのコーナー１２３におけるブラックマスク２３の幅よりも小さい幅を有する。機械層のアンカリング領域の周りのブラックマスク２３の追加の幅は、作動中に機械層１４の屈曲部分を遮蔽することができる。たとえば、機械層１４が作動されるとき、機械層１４の大部分が平面において整合され得、光学スタック１６と接触していることができるが、（たとえば、ピクセルのエッジに沿った）機械層１４の一部分は、光学スタック１６と接触していないことがあり、したがって、追加のブラックマスクが設けられない場合、望ましくない色を干渉的に生成することがある。作動中に光学スタック１６と接触しない機械層１４の部分は、より大きいギャップ高さを有するピクセルでは増大し得る。たとえば、高ギャップピクセル１７２ａの屈曲領域は、ギャップ１９ａがギャップ１９ｃよりも大きいので、低ギャップピクセル１７２ｃの屈曲領域よりも大きくなり得る。

いくつかの実施態様では、ビア１３８などのビアが、最大ギャップサイズのピクセルの１つまたは複数のコーナーにおいて含まれる。高ギャップピクセルは、作動状態においてより大きい屈曲領域を有することがあり、したがって、中ギャップピクセルおよび低ギャップピクセルと比較して、ピクセルコーナーにおいてより大きい光学不活性エリアを有することがあるので、ビア１３８を最大ギャップサイズのピクセルのコーナーの近くに配置することは、有利になり得る。したがって、いくつかの実施態様では、ブラックマスクは、より大きい屈曲領域を考慮するために、およびビアのための場所を設けるために、高ギャップサブピクセルのコーナーにおいてより大きくなり得る。しかしながら、ビアがアレイの各ピクセルに対して含まれる必要はないので、ブラックマスク２３の総エリアが低減され得、干渉変調器アレイの充填率が向上され得る。

ビア１３８などのビアは、様々な形状とサイズとを有し得る。たとえば、ビアは、円、楕円、八角形、および／または任意の他の好適な形状として成形され得る。ビアのサイズは、プロセスによって変わり得る。いくつかの実施態様では、各ビア１３８は、たとえば、約２．４μｍなど、約１．５μｍから約３．０μｍの範囲内の最大幅を有する。ビアの追加の詳細は、以下で説明するようなものであり得る。

図１１Ａから図１１Ｃは、様々な干渉変調器アレイの平面概略図の例を示す。図１１Ａでは、干渉変調器アレイ１８０を示す。干渉変調器アレイ１８０は、第１のギャップピクセルまたは高ギャップピクセル１７４ａと、第２のギャップピクセルまたは中ギャップピクセル１７４ｂと、第３のギャップピクセルまたは低ギャップピクセル１７４ｃとを含む、異なるギャップサイズの複数のピクセルを含む。高ギャップピクセル１７４ａ、中ギャップピクセル１７４ｂ、および低ギャップピクセル１７４ｃは、図１０Ｒの高ギャップピクセル１７２ａ、中ギャップピクセル１７２ｂ、および低ギャップピクセル１７２ｃと同様であり得る。しかしながら、高ギャップピクセル１７４ａ、中ギャップピクセル１７４ｂ、および低ギャップピクセル１７４ｃは、高ギャップピクセル１７２ａ、中ギャップピクセル１７２ｂ、および低ギャップピクセル１７２ｃと同一である必要はない。

図１１Ａに示すように、電気伝導性ブラックマスクが、高ギャップピクセル１７４ａ、中ギャップピクセル１７４ｂ、および低ギャップピクセル１７４ｃの各コーナーにおいて基板上に配設される。図１１Ａには図示されていないが、誘電体層が、ブラックマスクの上に設けられており、静止電極を含む光学スタックが、誘電体層の上に設けられている。ビア１３８は、光学スタックの静止電極を、ブラックマスク２３の様々な部分に電気的に接触させるために使用される。

機械層１４は、高ギャップピクセル１７４ａ、中ギャップピクセル１７４ｂ、および低ギャップピクセル１７４ｃのギャップ高さを画定するために、光学スタックの上に配置される。機械層１４は、高ピクセル１７４ａ、中ピクセル１７４ｂ、および低ピクセル１７４ｃのコーナーの各々において、ブラックマスク２３の上にアンカーされる。たとえば、高ギャップピクセル１７４ａは、４つのコーナー１２３ａ〜１２３ｄを含み、機械層は、それぞれアンカリングホール１５０ａ、１５０ｂ、１５０ｃ、および１５０ｄにおいて、４つのコーナー１２３ａ、１２３ｂ、１２３ｃ、および１２３ｄの各々において光学スタックの上にアンカーされる。上記で説明したように、機械層１４は、多数の方法でブラックマスクの上にアンカーされ得る。

各ピクセルの各コーナーの周りのブラックマスク２３のエリアは、アレイ１８０の各ピクセルについて同じである必要はない。むしろ、ピクセルコーナーにおけるブラックマスクのエリアは、最大ギャップサイズのピクセルなど、比較的大きいギャップを有するピクセルでは、作動中に増大される機械層屈曲を考慮するために、より大きくなり得る。たとえば、高ギャップピクセル１７４ａのコーナー１２３ａ〜１２３ｄの各々におけるブラックマスクのエリアは、中ギャップピクセル１７４ｂのコーナー１２３ｅにおけるブラックマスクのエリア、および、低ギャップピクセル１７４ｃのコーナー１２３ｆにおけるブラックマスクのエリアよりも大きい。図１１Ａに示すように、高ギャップピクセル１７４ａのコーナー１２３ａにおけるブラックマスクの増大された部分または突出部は、ビア１３８を設けるために使用され得る。

引き続き図１１Ａを参照すると、いくつかの実施態様では、ビア１３８は、中ギャップピクセルに隣接する高ギャップピクセル１７４ａのコーナーに配置される。しかしながら、以下で図１１Ｂと図１１Ｃとを参照して説明するように、ビア１３８は、高ギャップピクセルの他のロケーションに、および／または複数のコーナーに設けられ得る。

アンカリングホールの中心からピクセルの中心までの線に沿ったブラックマスクのエッジまでの距離は、ピクセルのギャップ高さに応じて変化し得る。たとえば、高ギャップピクセルのアンカリングホールの中心までの線に沿ったブラックマスクのエッジからの距離ｄ₁は、約１０μｍから約１２μｍの範囲内であり得るが、低ギャップピクセルまたは中ギャップピクセルのアンカリングホールの中心までの線に沿ったブラックマスクのエッジからの距離ｄ₂は、約７μｍから約９μｍの範囲内であり得る。

引き続き図１１Ａを参照すると、ブラックマスク２３は、ピクセルコーナーに設けられることに加えて、ピクセルエッジに沿ってなど、ピクセルの他の領域に含まれ得る。ピクセルのエッジに沿ったブラックマスク領域はまた、行または列に沿った電気的接続を与えるためにも使用され得、所望の電気的接続性を与えるために、各ピクセルの１つまたは複数のエッジに沿ってブレークを含み得る。たとえば、ブラックマスク２３は、高ギャップピクセル１７４ａと低ギャップピクセル１７４ｃとに接するエッジに沿ってブレークを含む。いくつかの実施態様では、ブレークは、約２μｍから約３μｍの範囲内の長さを有する。

上記で説明したように、干渉デバイスアレイ１８０は、機械層１４を固定するために使用されるアンカリングホールまたは他の構造からオフセットされたビアを含む。たとえば、高ギャップピクセル１７４ａのコーナー１２３ａにおけるビア１３８は、アンカーホール１５０ａからオフセットされる。いくつかの実施態様では、ビアの中心から、機械層が固定される先のアンカリングホールの中心までの距離は、約６μｍから約８μｍの間の範囲にわたる。

ビア１３８とアンカーホールとをオフセットすることは、上から見るとき、ビアおよびアンカーホールが重なってアンカービアを形成する方式と比較して、アンカーホールがより小さいエリアを有することを可能にすることができる。たとえば、アンカーホール１５０ａは、高ギャップピクセル１７４ａのコーナー１２３ａに配設されるビア１３８との整合を考慮するために、追加のマージンを含む必要はない。いくつかの実施態様では、円形のビアと円形のアンカーホールとを採用すると、アンカーホール１５０ａの半径は、約４μｍから約７μｍの範囲内であり、ビア１３８の半径は、約２μｍから約４μｍの範囲内である。

図１１Ａでは、ビアは、各高ギャップピクセルの１つのコーナーに設けられる。たとえば、高ギャップピクセル１７４ａは、第１のコーナー１２３ａにおいてビア１３８を含むが、ビアは、高ギャップピクセル１７４ａの第２のコーナー１２３ｂ、第３のコーナー１２３ｃ、および第４のコーナー１２３ｄにおいて含まれていない。

図１１Ｂは、別の実施態様による干渉変調器アレイ１８２を示す。図１１Ｂの干渉変調器アレイ１８２は、干渉変調器アレイ１８２が各高ギャップピクセルの２つのコーナーにおいてビアを含むことを除いて、図１１Ａの干渉変調器アレイ１８０と同様である。たとえば、高ギャップピクセル１７４ａは、第１のコーナー１２３ａおよび第２のコーナー１２３ｂにおいてビア１３８を含むが、ビアは、高ギャップピクセル１７４ａの第３のコーナー１２３ｃおよび第４のコーナー１２３ｄにおいて含まれていない。

図１１Ｃは、さらに別の実施態様による干渉変調器アレイ１８４を示す。図１１Ｃの干渉変調器アレイ１８４は、干渉変調器アレイ１８４が高ギャップピクセルの４つのコーナーにおいてビアを含むことを除いて、図１１Ａの干渉変調器アレイ１８０と同様である。たとえば、高ギャップピクセル１７４ａは、第１のコーナー１２３ａ、第２のコーナー１２３ｂ、第３のコーナー１２３ｃ、および第４のコーナー１２３ｄにおいてビア１３８を含む。図１１Ａから図１１Ｃに示す構成に加えて、たとえば、１つの高ギャップピクセルにつき３つのビアをもつ構成、高ギャップピクセルと中ギャップピクセルの両方についてビアが含まれる構成、および／または任意の他の好適な構成を含む、ビア１３８の他の構成が可能であることは、当業者には諒解されよう。

図１２は、干渉変調器のための製造プロセス１９０を示す流れ図の一例を示す。プロセス１９０は、ブロック１９１において開始する。ブロック１９２において、ブラックマスクが基板の上に形成される。基板は、たとえば、透明基板であり得、ブラックマスク構造は、電気伝導性であり、光学不活性ピクセル領域内で周辺光または迷光を吸収するように構成され得る。ブラックマスクは、干渉変調器のピクセルのアレイ中の各ピクセルの各コーナーを遮蔽することができる。ブラックマスクの追加の詳細は、上記で説明したようなものであり得る。

ブロック１９３において、誘電体層がブラックマスクの上に設けられる。誘電体層は、ブラックマスクを１つまたは複数の後に堆積される層から電気的に絶縁するために使用され得る。誘電体層は、たとえば、二酸化ケイ素（ＳｉＯ₂）、酸窒化ケイ素（ＳｉＯＮ）、およびオルトケイ酸テトラエチル（ＴＥＯＳ）を含む、任意の好適な電気絶縁体であり得る。誘電体層の追加の詳細は、前に説明したようなものであり得る。

図１２に示すプロセス１９０は、光学スタックが誘電体層の上に形成されるブロック１９４において継続する。上記で説明したように、干渉変調器の光学スタックは、電気伝導性で、部分的に透明でかつ部分的に反射性であり得、干渉変調器デバイスのための静電動作を提供するための静止電極を含み得る。

ブロック１９５において、機械層が光学スタックの上に形成される。機械層を形成することは、犠牲層を設けることと、１つまたは複数の層を犠牲層の上に堆積させることと、犠牲層を除去して、機械層を開放することとを含み得る。

引き続き図１２を参照すると、プロセス１９０は、機械層がアレイの各ピクセルの各コーナーにおいて光学スタックの上にアンカーされるブロック１９６において継続する。たとえば、支持ポストがピクセルのコーナーに形成され得、機械層をピクセルのコーナーにおいて光学スタックの上にアンカーするために使用され得る。しかしながら、機械層は、上記で説明したように、他の方法でアンカーされ得る。

ブロック１９８において、伝導性ビアがアレイのピクセル中に設けられる。伝導性ビアは、誘電体層中にあり、静止電極をブラックマスクに電気的に接続する。ビアは、ピクセルのコーナーに配設され、機械層がピクセルの光学不活性エリアにおいて光学スタックの上にアンカーされるところからオフセットされる。ビアを、機械層がピクセルのコーナーにおいてアンカーされるところに対してオフセットすることは、ビアおよび機械層のアンカリング領域が重なる設計と比較して、ブラックマスクをより小さくすることを可能にすることができる。オフセットビアの追加の詳細は、前に説明したようなものであり得る。この方法は、ブロック１９９において終了する。

図１３Ａは、干渉変調器アレイ２００の平面概略図の一例を示す。図示した干渉デバイスアレイ２００は、第１のギャップピクセルまたは高ギャップピクセル２０２ａと、第２のギャップピクセルまたは中ギャップピクセル２０２ｂと、第３のギャップピクセルまたは低ギャップピクセル２０２ｃと、機械層１４と、ブラックマスク２３と、アンカリングホール１５０と、ビア１３８とを含む。

図の明快さを向上させるために図示されていないが、誘電体層が、ブラックマスク２３の上に設けられており、静止電極を含む光学スタックが、誘電体層の上に設けられている。ビア１３８は、光学スタックの静止電極を、ブラックマスク２３の様々な部分に電気的に接触させるために使用される。

ブラックマスク２３は、各ピクセルのコーナーにおいて、および、ピクセルエッジの部分に沿って配設される。ブラックマスク２３は、行または列に沿った電気的接続を与えるために使用され得、所望の電気的接続性を与えるために、各ピクセルの１つまたは複数のエッジに沿ってブレークを含み得る。たとえば、ブラックマスク２３は、高ギャップピクセル２０２ａと中ギャップピクセル２０２ｂとに接するエッジに沿ってブレークを含む。いくつかの実施態様では、ブレークは、約２μｍから約４μｍの範囲内の長さｄ₃を有する。

図１１Ａから図１１Ｃのピクセルアレイとは対照的に、図１３Ａのピクセルアレイ２００は、ピクセルのエッジに沿って配設されたビアを含む。たとえば、ビア１３８は、中ギャップピクセル２０２ｂに接する高ギャップピクセル２０２ａのエッジに沿った、ブラックマスク２３のチャネル２０４内で、高ギャップピクセル２０２ａ中に配設されている。図１３Ａに示すように、ビアは、この実施態様では、ピクセルコーナーにおいて含まれる必要はない。むしろ、ビア１３８は、ピクセルのエッジに沿って含まれ得、ピクセルの中心に向かう方向にピクセルのエッジからオフセットされ得る。ピクセルコーナーにおいてではなく、このようにしてピクセルのエッジに沿ってビア１３８を設けることは、ピクセルコーナーを遮蔽するために使用されるブラックマスクのエリアを低減することによって、干渉デバイスアレイの充填率を向上させる助けとなり得る。

図１３Ａに示すように、すべてのピクセルエッジがビアを含む必要があるとは限らない。たとえば、図１３Ａに示すように、ビアは、高ギャップピクセル中にのみ設けられてもよい。いくつかの実施態様では、ビアは、中ギャップピクセルに接する高ギャップピクセルのエッジに沿って、高ギャップピクセルに含まれる。

ビア１３８は、ピクセルエッジに沿って通るブラックマスクのチャネル内に配設され得、ビア１３８を含むチャネルの側面は、ビア１３８のフットプリントの周囲のブラックマスクパッチまたは突出部２０３を含み得る。突出部２０３をブラックマスクチャネルに含めることによって、ビア１３８は、プロセスばらつきに対してより頑強になり得る。たとえば、ブラックマスク突出部２０３は、各ビア１３８の周囲のエリアにおけるトポロジーのばらつきを低減し、それによって、ビアの上に共形層を堆積させることに関する製造誤差を低減することができる。図１３Ａに示すように、ビアおよび突出部は、高ギャップピクセル中に配設され得る。高ギャップピクセルは、低ギャップピクセルおよび中ギャップピクセル未満で、反射への寄与が少なくなり得るので、突出部を高ギャップピクセル中に設けることは、中ギャップピクセルおよび／または低ギャップピクセル中に突出部を有する設計と比較して、輝度に与える影響が少なくなり得る。

図１３Ａに示す実施態様など、いくつかの実施態様では、ビア１３８は、高ギャップピクセル２０２ａのピクセルエッジの長さに沿ってほぼ中間に配置される。しかしながら、ビア１３８は、ピクセルのエッジに沿った他のロケーションに設けられ得る。いくつかの実施態様では、ビア１３８は、ピクセルエッジの長さに沿って約１／３から約２／３の間に配置される。

図１３Ｂは、線１３Ｂ−１３Ｂに沿って取られた図１３Ａの干渉変調器アレイの断面概略図の一例を示す。この断面図は、高ギャップピクセル２０２ａと、中ギャップピクセル２０２ｂと、基板２０と、ブラックマスクチャネル２０４と、ブラックマスク突出部２０３と、ビア１３８と、エッチングストップ層１２２と、成形構造１２６と、誘電体層３５と、色増強構造１３４と、エッチングストップ層１３５と、光学スタック１６と、高ギャップ１９ａと、中ギャップ１９ｂと、反射層１４ａと、支持層１４ｂと、エッチングストップ層１５４と、第２の支持層１６１と、第３の支持層１６２と、キャップ層１４ｃとを含む。高ギャップピクセル２０２ａおよび中ギャップピクセル２０２ｂの追加の詳細は、前に説明した詳細と同様であり得る。

いくつかの実施態様では、突出部２０３のエッジから、中ギャップピクセル２０２ｂに隣接する高ギャップピクセル２０２ａのエッジまでのブラックマスクの幅ｄ₄は、約３μｍから約４μｍの範囲内であり、ブラックマスクのエッジから、突出部２０３を有してないブラックマスクの領域内の同じピクセルエッジまでの幅ｄ₅は、約２μｍから約３μｍの範囲内である。突出部２０３は、任意の好適なエリアを有し得る。突出部が円の一部分である、いくつかの実施態様では、突出部の半径は、約３μｍから約５μｍの範囲内である。

ビア１３８のエッジからブラックマスク突出部２０３のエッジまでの距離ｄ₆は、ビア１３８の周囲のエリアにおけるトポロジーのばらつきを低減するように選択され得る。たとえば、ビア１３８は、光学スタック１６からキャップ１４ｃ層までの層など、後に堆積される共形層においてトポロジー変化を引き起こすことがある。距離ｄ₆を増すことによって、トポロジーのばらつきが低減され得る。いくつかの実施態様では、距離ｄ₆は、約２μｍから約３μｍの範囲内にあるように選択される。ビア１３８は、任意の好適な距離だけ、ピクセルの中心に向かう方向にピクセルのエッジからオフセットされ得る。いくつかの実施態様では、ビア１３８の中心から、中ギャップピクセル２０２ｂに接する高ギャップピクセル２０２ａのエッジまでの距離ｄ₇は、約１μｍから約３μｍの範囲内である。

図１４は、干渉変調器のための製造プロセス２１０を示す流れ図の一例を示す。プロセス２１０は、ブロック２１１において開始する。ブロック２１２において、ブラックマスクが基板の上に形成される。基板は、たとえば、透明基板であり得、ブラックマスク構造は、ピクセル間の光学不活性領域など、光学不活性領域内で周辺光または迷光を吸収するように構成され得、電気伝導性であり得る。ブラックマスクは、干渉変調器のピクセルのアレイ中の各ピクセルの各コーナーと少なくとも１つのエッジ領域とを遮蔽することができる。ブラックマスクの追加の詳細は、前に説明したようなものであり得る。

ブロック２１４において、誘電体層がブラックマスクの上に設けられる。誘電体層は、ブラックマスクを１つまたは複数の後に堆積される層から電気的に絶縁するために使用され得る。誘電体層は、たとえば、二酸化ケイ素（ＳｉＯ₂）、酸窒化ケイ素（ＳｉＯＮ）、およびオルトケイ酸テトラエチル（ＴＥＯＳ）を含む、任意の好適な電気絶縁体であり得る。誘電体層の追加の詳細は、前に説明したようなものであり得る。

引き続き図１４を参照すると、プロセス２１０は、光学スタックが誘電体層の上に形成されるブロック２１６において継続する。上記で説明したように、干渉変調器の光学スタックは、電気伝導性で、部分的に透明でかつ部分的に反射性であり得、干渉変調器デバイスのための静電動作を提供するための静止電極を含み得る。

ブロック２１８において、機械層が光学スタックの上に形成される。機械層を形成することは、犠牲層を設けることと、１つまたは複数の層を犠牲層の上に堆積させることと、犠牲層を除去して、機械層を開放することとを含み得る。

図１４に示すプロセス２１０は、機械層がアレイの各ピクセルの各コーナーにおいて光学スタックの上にアンカーされるブロック２２０において継続する。たとえば、支持ポストがピクセルのコーナーに形成され得、機械層をピクセルのコーナーにおいて光学スタックの上にアンカーするために使用され得、および／または、機械層は、上記で説明したように、自立することができる。

ブロック２２２において、ビアがアレイのピクセル中に設けられる。ビアは、誘電体層中に配設され、静止電極をブラックマスクに電気的に接続する。ビアは、ピクセルのエッジに沿って配設され、ピクセルの中心に向かう方向にピクセルのエッジからオフセットされる。いくつかの実施態様では、ビアは、ピクセルのあるコーナーからピクセルの別のコーナーまでのピクセルのエッジに沿って延在する、ブラックマスクのチャネル内に形成され、チャネルの１つの側面は、ビアのフットプリントの周囲の突出部を含む。突出部を、ビアのフットプリントの周囲のブラックマスクチャネルの１つの側面上に含めることによって、ビアは、プロセスばらつきに対してより頑強になり得る。たとえば、突出部は、ビアの周囲のエリアにおけるトポロジーのばらつきを低減し、それによって、ビアの上に共形層を堆積させることに関する製造誤差を低減することができる。突出部は、たとえば、円、六角形、八角形、長方形、または台形の一部分を含む、任意の好適な形状であり得る。いくつかの実施態様では、突出部は、チャネルの両方の側面に含まれ得る。この方法は、ブロック２２３において終了する。

図１５Ａおよび図１５Ｂは、複数の干渉変調器を含むディスプレイデバイス４０を示すシステムブロック図の例を示している。ディスプレイデバイス４０は、たとえば、セルラー電話または携帯電話であり得る。ただし、ディスプレイデバイス４０の同じ構成要素またはディスプレイデバイス４０の軽微な変形も、テレビジョン、電子リーダーおよびポータブルメディアプレーヤなど、様々なタイプのディスプレイデバイスを示す。

ディスプレイデバイス４０は、ハウジング４１と、ディスプレイ３０と、アンテナ４３と、スピーカー４５と、入力デバイス４８と、マイクロフォン４６とを含む。ハウジング４１は、射出成形および真空成形を含む様々な製造プロセスのうちのいずれかから形成され得る。さらに、ハウジング４１は、限定はしないが、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組合せを含む、様々な材料のうちのいずれかから製作され得る。ハウジング４１は、異なる色の、または異なるロゴ、ピクチャ、もしくはシンボルを含んでいる、他の取外し可能な部分と交換され得る、取外し可能な部分（図示せず）を含むことができる。

ディスプレイ３０は、本明細書で説明する、双安定またはアナログディスプレイを含む様々なディスプレイのうちのいずれかであり得る。ディスプレイ３０はまた、プラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ ＬＣＤ、またはＴＦＴ ＬＣＤなど、フラットパネルディスプレイ、あるいはＣＲＴまたは他の管デバイスなど、非フラットパネルディスプレイを含むように構成され得る。さらに、ディスプレイ３０は、本明細書で説明する干渉変調器ディスプレイを含むことができる。

ディスプレイデバイス４０の構成要素は図１５Ｂに概略的に示されている。ディスプレイデバイス４０は、ハウジング４１を含み、それの中に少なくとも部分的に密閉された追加の構成要素を含むことができる。たとえば、ディスプレイデバイス４０は、トランシーバ４７に結合されたアンテナ４３を含むネットワークインターフェース２７を含む。トランシーバ４７はプロセッサ２１に接続され、プロセッサ２１は調整ハードウェア５２に接続される。調整ハードウェア５２は、信号を調整する（たとえば、信号をフィルタ処理する）ように構成され得る。調整ハードウェア５２は、スピーカー４５およびマイクロフォン４６に接続される。プロセッサ２１は、入力デバイス４８およびドライバコントローラ２９にも接続される。ドライバコントローラ２９は、フレームバッファ２８に、およびアレイドライバ２２に結合され、アレイドライバ２２は次にディスプレイアレイ３０に結合される。電源５０が、特定のディスプレイデバイス４０設計に基づいて必要とされるすべての構成要素に電力を与えることができる。

ネットワークインターフェース２７は、ディスプレイデバイス４０がネットワークを介して１つまたは複数のデバイスと通信することができるように、アンテナ４３とトランシーバ４７とを含む。ネットワークインターフェース２７はまた、たとえば、プロセッサ２１のデータ処理要件を軽減するための、何らかの処理能力を有し得る。アンテナ４３は信号を送信および受信することができる。いくつかの実施態様では、アンテナ４３は、ＩＥＥＥ１６．１１（ａ）、（ｂ）、または（ｇ）を含むＩＥＥＥ１６．１１規格、あるいはＩＥＥＥ８０２．１１ａ、ｂ、ｇまたはｎを含むＩＥＥＥ８０２．１１規格に従って、ＲＦ信号を送信および受信する。いくつかの他の実施態様では、アンテナ４３は、ＢＬＵＥＴＯＯＴＨ規格に従ってＲＦ信号を送信および受信する。セルラー電話の場合、アンテナ４３は、３Ｇまたは４Ｇ技術を利用するシステムなどのワイヤレスネットワーク内で通信するために使用される、符号分割多元接続（ＣＤＭＡ）、周波数分割多元接続（ＦＤＭＡ）、時分割多元接続（ＴＤＭＡ）、Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ＧＳＭ（登録商標））、ＧＳＭ／Ｇｅｎｅｒａｌ Ｐａｃｋｅｔ Ｒａｄｉｏ Ｓｅｒｖｉｃｅ（ＧＰＲＳ）、Ｅｎｈａｎｃｅｄ Ｄａｔａ ＧＳＭ Ｅｎｖｉｒｏｎｍｅｎｔ（ＥＤＧＥ）、Ｔｅｒｒｅｓｔｒｉａｌ Ｔｒｕｎｋｅｄ Ｒａｄｉｏ（ＴＥＴＲＡ）、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ（登録商標））、Ｅｖｏｌｕｔｉｏｎ Ｄａｔａ Ｏｐｔｉｍｉｚｅｄ（ＥＶ−ＤＯ）、１ｘＥＶ−ＤＯ、ＥＶ−ＤＯ Ｒｅｖ Ａ、ＥＶ−ＤＯ Ｒｅｖ Ｂ、高速パケットアクセス（ＨＳＰＡ）、高速ダウンリンクパケットアクセス（ＨＳＤＰＡ）、高速アップリンクパケットアクセス（ＨＳＵＰＡ）、発展型高速パケットアクセス（ＨＳＰＡ＋）、Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）、ＡＭＰＳ、または他の知られている信号を受信するように設計される。トランシーバ４７は、アンテナ４３から受信された信号がプロセッサ２１によって受信され、プロセッサ２１によってさらに操作され得るように、その信号を前処理することができる。トランシーバ４７はまた、プロセッサ２１から受信された信号がアンテナ４３を介してディスプレイデバイス４０から送信され得るように、その信号を処理することができる。

いくつかの実施態様では、トランシーバ４７は受信機によって置き換えられ得る。さらに、ネットワークインターフェース２７は、プロセッサ２１に送られるべき画像データを記憶または生成することができる画像ソースによって置き換えられ得る。プロセッサ２１は、ディスプレイデバイス４０の全体的な動作を制御することができる。プロセッサ２１は、ネットワークインターフェース２７または画像ソースから圧縮された画像データなどのデータを受信し、そのデータを生画像データに、または生画像データに容易に処理されるフォーマットに、処理する。プロセッサ２１は、処理されたデータをドライバコントローラ２９に、または記憶のためにフレームバッファ２８に送ることができる。生データは、一般に、画像内の各ロケーションにおける画像特性を識別する情報を指す。たとえば、そのような画像特性は、色、飽和、およびグレースケールレベルを含むことができる。

プロセッサ２１は、ディスプレイデバイス４０の動作を制御するためのマイクロコントローラ、ＣＰＵ、または論理ユニットを含むことができる。調整ハードウェア５２は、スピーカー４５に信号を送信するための、およびマイクロフォン４６から信号を受信するための、増幅器およびフィルタを含み得る。調整ハードウェア５２は、ディスプレイデバイス４０内の個別構成要素であり得、あるいはプロセッサ２１または他の構成要素内に組み込まれ得る。

ドライバコントローラ２９は、プロセッサ２１によって生成された生画像データをプロセッサ２１から直接、またはフレームバッファ２８から取ることができ、アレイドライバ２２への高速送信のために適宜に生画像データを再フォーマットすることができる。いくつかの実施態様では、ドライバコントローラ２９は、生画像データを、ラスタ様フォーマットを有するデータフローに再フォーマットすることができ、その結果、そのデータフローは、ディスプレイアレイ３０にわたって走査するのに好適な時間順序を有する。次いで、ドライバコントローラ２９は、フォーマットされた情報をアレイドライバ２２に送る。ＬＣＤコントローラなどのドライバコントローラ２９は、しばしば、スタンドアロン集積回路（ＩＣ）としてシステムプロセッサ２１に関連付けられるが、そのようなコントローラは多くの方法で実施され得る。たとえば、コントローラは、ハードウェアとしてプロセッサ２１中に埋め込まれるか、ソフトウェアとしてプロセッサ２１中に埋め込まれるか、またはハードウェアにおいてアレイドライバ２２と完全に一体化され得る。

アレイドライバ２２は、ドライバコントローラ２９からフォーマットされた情報を受信することができ、ビデオデータを波形の並列セットに再フォーマットすることができ、波形の並列セットは、ディスプレイのピクセルのｘ−ｙ行列から来る、数百の、および時には数千の（またはより多くの）リード線に毎秒何回も適用される。

いくつかの実施態様では、ドライバコントローラ２９、アレイドライバ２２、およびディスプレイアレイ３０は、本明細書で説明するディスプレイのタイプのうちのいずれにも適している。たとえば、ドライバコントローラ２９は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラ（たとえば、ＩＭＯＤコントローラ）であり得る。さらに、アレイドライバ２２は、従来のドライバまたは双安定ディスプレイドライバ（たとえば、ＩＭＯＤディスプレイドライバ）であり得る。その上、ディスプレイアレイ３０は、従来のディスプレイアレイまたは双安定ディスプレイアレイ（たとえば、ＩＭＯＤのアレイを含むディスプレイ）であり得る。いくつかの実施態様では、ドライバコントローラ２９はアレイドライバ２２と一体化され得る。そのような実施態様は、セルラーフォン、ウォッチおよび他の小面積ディスプレイなどの高集積システムでは一般的である。

いくつかの実施態様では、入力デバイス４８は、たとえば、ユーザがディスプレイデバイス４０の動作を制御することを可能にするように、構成され得る。入力デバイス４８は、ＱＷＥＲＴＹキーボードまたは電話キーパッドなどのキーパッド、ボタン、スイッチ、ロッカー、タッチセンシティブスクリーン、あるいは感圧膜または感熱膜を含むことができる。マイクロフォン４６は、ディスプレイデバイス４０のための入力デバイスとして構成され得る。いくつかの実施態様では、ディスプレイデバイス４０の動作を制御するために、マイクロフォン４６を介したボイスコマンドが使用され得る。

電源５０は、当技術分野でよく知られている様々なエネルギー蓄積デバイスを含むことができる。たとえば、電源５０は、ニッケルカドミウムバッテリーまたはリチウムイオンバッテリーなどの充電式バッテリーであり得る。電源５０はまた、再生可能エネルギー源、キャパシタ、あるいはプラスチック太陽電池または太陽電池塗料を含む太陽電池であり得る。電源５０はまた、壁コンセントから電力を受け取るように構成され得る。

いくつかの実施態様では、制御プログラマビリティがドライバコントローラ２９中に存在し、これは電子ディスプレイシステム中のいくつかの場所に配置され得る。いくつかの他の実施態様では、制御プログラマビリティがアレイドライバ２２中に存在する。上記で説明した最適化は、任意の数のハードウェアおよび／またはソフトウェア構成要素において、ならびに様々な構成において実施され得る。

本明細書で開示する実施態様に関して説明した様々な例示的な論理、論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実施され得る。ハードウェアとソフトウェアの互換性が、概して機能に関して説明され、上記で説明した様々な例示的な構成要素、ブロック、モジュール、回路およびステップにおいて示された。そのような機能がハードウェアで実施されるか、ソフトウェアで実施されるかは、特定の適用例および全体的なシステムに課された設計制約に依存する。

本明細書で開示する態様に関して説明した様々な例示的な論理、論理ブロック、モジュール、および回路を実施するために使用される、ハードウェアおよびデータ処理装置は、汎用シングルチップまたはマルチチッププロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実施または実行され得る。汎用プロセッサは、マイクロプロセッサ、あるいは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサは、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実施することもできる。いくつかの実施態様では、特定のステップおよび方法が、所与の機能に固有である回路によって実行され得る。

１つまたは複数の態様では、説明した機能は、本明細書で開示する構造を含むハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア、およびそれらの上記構造の構造的等価物において、またはそれらの任意の組合せにおいて実施され得る。また、本明細書で説明した主題の実施態様は、１つまたは複数のコンピュータプログラムとして、すなわち、データ処理装置が実行するためにコンピュータ記憶媒体上に符号化された、またはデータ処理装置の動作を制御するための、コンピュータプログラム命令の１つまたは複数のモジュールとして、実施され得る。

本開示で説明した実施態様への様々な修正は当業者には容易に明らかであり得、本明細書で定義した一般原理は、本開示の趣旨または範囲から逸脱することなく他の実施態様に適用され得る。したがって、特許請求の範囲は、本明細書で示した実施態様に限定されるものではなく、本開示と、本明細書で開示する原理および新規の特徴とに一致する、最も広い範囲を与られるべきである。「例示的」という単語は、本明細書ではもっぱら「例、事例、または例示の働きをすること」を意味するために使用される。「例示的」として本明細書で説明するか、または、例として提供するいかなる実施態様も、必ずしも他の実施態様よりも好ましいまたは有利であると解釈されるべきではない。さらに、「上側」および「下側」という用語は、図の説明を簡単にするために時々使用され、適切に配向されたページ上の図の配向に対応する相対位置を示すが、実施されたＩＭＯＤの適切な配向を反映しないことがあることを、当業者は容易に諒解されよう。

また、別個の実施態様に関して本明細書で説明されたいくつかの特徴は、単一の実施態様において組合せで実施され得る。また、逆に、単一の実施態様に関して説明した様々な特徴は、複数の実施態様において別個に、あるいは任意の好適な部分組合せで実施され得る。その上、特徴は、いくつかの組合せで働くものとして上記で説明され、初めにそのように請求されることさえあるが、請求される組合せからの１つまたは複数の特徴は、場合によってはその組合せから削除され得、請求される組合せは、部分組合せ、または部分組合せの変形形態を対象とし得る。

同様に、動作は特定の順序で図面に示されているが、これは、望ましい結果を達成するために、そのような動作が、示される特定の順序でまたは順番に実行されることを、あるいはすべての図示の動作が実行されることを必要とするものとして理解されるべきでない。さらに、図面は、流れ図の形態でもう１つの例示的なプロセスを概略的に示し得る。ただし、図示されていない他の動作が、概略的に示される例示的なプロセスに組み込まれ得る。たとえば、１つまたは複数の追加の動作が、図示の動作のうちのいずれかの前に、後に、同時に、またはそれの間で、実行され得る。いくつかの状況では、マルチタスキングおよび並列処理が有利であり得る。その上、上記で説明した実施態様における様々なシステム構成要素の分離は、すべての実施態様においてそのような分離を必要とするものとして理解されるべきでなく、説明するプログラム構成要素およびシステムは、概して、単一のソフトウェア製品において互いに一体化されるか、または複数のソフトウェア製品にパッケージングされ得ることを理解されたい。さらに、他の実施態様が以下の特許請求の範囲内に入る。場合によっては、特許請求の範囲に記載の行為は、異なる順序で実行され、依然として望ましい結果を達成することができる。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］ ピクセルのアレイを備えるデバイスであって、各ピクセルが、
基板と、
前記基板上に配設され、前記ピクセルの４つのコーナーの各々において、および前記ピクセルの少なくとも１つのエッジ領域に沿って、前記ピクセルの光学不活性部分を遮蔽する、電気伝導性ブラックマスクと、
前記ブラックマスクの上に配設された誘電体層と、
前記誘電体層の上に配設された光学スタックであり、静止電極を含む光学スタックと、
前記光学スタックの上に配置され、機械層と前記光学スタックとの間のキャビティを画定する機械層であり、作動位置と緩和位置との間で前記キャビティを通して可動であり、前記ピクセルの各コーナーにおいて前記光学スタックの上にアンカーされる、機械層とを有し、
前記ピクセルのアレイが、前記静止電極を前記ブラックマスクに電気的に接続する、前記誘電体層中の伝導性ビアを有する第１のピクセルを含み、前記伝導性ビアが、前記第１のピクセルの光学不活性エリアにおける前記第１のピクセルのエッジに沿った位置に配設され、前記伝導性ビアの前記位置が、前記第１のピクセルの中心に向かう方向に前記第１のピクセルの前記エッジからオフセットされて離間する、デバイス。
［Ｃ２］ 前記ピクセルのアレイが、前記第１のピクセルの前記エッジに沿って前記第１のピクセルに隣接する第２のピクセルをさらに含み、前記第２のピクセルが、前記静止電極を前記ブラックマスクに電気的に接続するための、前記誘電体層中のビアを含まない、Ｃ１に記載のデバイス。
［Ｃ３］ 前記第１のピクセルの前記キャビティの高さが、前記第２のピクセルの前記キャビティの高さよりも大きい、Ｃ２に記載のデバイス。
［Ｃ４］ 前記第１のピクセルが高ギャップピクセルであり、前記第２のピクセルが中ギャップピクセルであり、前記ピクセルのアレイが、前記中ギャップピクセルの反対側の前記高ギャップピクセルの側面で前記高ギャップピクセルに隣接する低ギャップピクセルをさらに含み、前記低ギャップピクセルが、前記静止電極を前記ブラックマスクに電気的に接続するための、前記誘電体層中のビアを含まない、Ｃ３に記載のデバイス。
［Ｃ５］ 前記ブラックマスクが、前記第１のピクセルの前記エッジに沿って前記ピクセルのコーナーから前記ビアまで延在するチャネルを含む、Ｃ３に記載のデバイス。
［Ｃ６］ 前記チャネルが、前記ビアのフットプリントの周囲の突出部を含む、Ｃ５に記載のデバイス。
［Ｃ７］ 前記突出部を含む前記ブラックマスクの前記チャネルの一部分が、約３μｍから約４．５μｍの間の範囲にわたる、前記突出部のエッジから前記ピクセルの前記エッジまでの幅を有する、Ｃ６に記載のデバイス。
［Ｃ８］ 前記突出部を含まない前記ブラックマスクの前記第１のチャネルの一部分が、約２μｍから約３μｍの間の範囲にわたる、前記ブラックマスクの前記チャネルのエッジから前記ピクセルの前記エッジまでの幅を有する、Ｃ７に記載のデバイス。
［Ｃ９］ 前記ビアの中心から前記第１のピクセルの前記エッジまでの距離が、約１μｍから約３μｍの間の範囲にわたる、Ｃ３に記載のデバイス。
［Ｃ１０］ 前記ブラックマスクが、光吸収体層と、誘電体層と、伝導性バス層とのうちの少なくとも１つを含む、Ｃ８に記載のデバイス。
［Ｃ１１］ 前記ビアが、前記ブラックマスクの前記伝導性バス層を前記光学スタックの前記静止電極に電気的に接続するための、前記誘電体層中の開口である、Ｃ１０に記載のデバイス。
［Ｃ１２］ バイアス電圧を印加するように構成されたバイアス回路をさらに備え、前記バイアス電圧が印加されるとき、前記機械層の少なくとも一部が前記基板に実質的に平行になる、Ｃ１１に記載のデバイス。
［Ｃ１３］ ディスプレイと、
前記ディスプレイと通信するように構成されるプロセッサであり、画像データを処理するように構成されるプロセッサと、
前記プロセッサと通信するように構成されるメモリデバイスとをさらに備える、Ｃ１に記載のデバイス。
［Ｃ１４］ 前記ディスプレイに少なくとも１つの信号を送るように構成されたドライバ回路と、
前記ドライバ回路に前記画像データの少なくとも一部分を送るように構成されたコントローラとをさらに備える、Ｃ１３に記載のデバイス。
［Ｃ１５］ 前記プロセッサに前記画像データを送るように構成された画像ソースモジュールをさらに備える、Ｃ１４に記載のデバイス。
［Ｃ１６］ 複数のピクセルを有するディスプレイデバイスを形成する方法であって、
電気伝導性ブラックマスクを基板上に堆積させることであり、前記ブラックマスクが、各ピクセルの４つのコーナーの各々において、および各ピクセルの少なくとも１つのエッジ領域に沿って、前記ピクセルの光学不活性部分を遮蔽する、堆積させることと、
誘電体層を前記ブラックマスクの上に堆積させることと、
光学スタックを前記誘電体層の上に堆積させることであり、前記光学スタックが静止電極を含む、堆積させることと、
前記機械層を前記光学スタックの上に堆積させることであり、前記機械層が、前記機械層と前記光学スタックとの間のキャビティを画定する、堆積させることと、
前記機械層を、各ピクセルの各コーナーにおいて前記光学スタックの上にアンカーすることと、
伝導性ビアを前記デバイスの第１のピクセル中に設けることであり、前記ビアが、前記誘電体層中に配設され、前記静止電極を前記ブラックマスクに電気的に接続し、前記ビアが、前記第１のピクセルの光学不活性エリアにおける前記第１のピクセルのエッジに沿った位置に配設され、前記伝導性ビアの前記位置が、前記第１のピクセルの中心に向かう方向に前記第１のピクセルの前記エッジからオフセットされて離間する、設けることとを備える方法。
［Ｃ１７］ 前記機械層を堆積させる前に犠牲層を堆積させることと、前記機械層を堆積させた後、前記犠牲層を除去して、前記キャビティを形成することとをさらに備え、前記犠牲層が、前記キャビティの高さを画定するように選択された厚さを有する、Ｃ１６に記載の方法。
［Ｃ１８］ 前記第１のピクセルの各コーナーにおいて前記犠牲層中にアンカーホールを形成することであり、各アンカーホールが、前記機械層が前記第１のピクセルの各コーナーにおいて前記光学スタックの上にアンカーされるところを画定する、形成することをさらに備える、Ｃ１７に記載の方法。
［Ｃ１９］ 前記機械層を支持するための、各アンカーホール中の支持ポストを形成することをさらに備える、Ｃ１８に記載の方法。
［Ｃ２０］ 前記ブラックマスクを堆積させることが、前記第１のピクセルの前記エッジに沿って前記ピクセルのコーナーから前記ビアまで延在する、前記ブラックマスクのチャネルを堆積させることをさらに含む、Ｃ１６に記載の方法。
［Ｃ２１］ 前記ブラックマスクを堆積させることが、前記ビアのフットプリントの周囲の前記チャネル中の突出部を形成することをさらに含む、Ｃ２０に記載の方法。
［Ｃ２２］ 前記第１のピクセルが高ギャップピクセルであり、前記複数のピクセルが、前記第１のピクセルの前記エッジに沿って前記第１のピクセルに隣接する中ギャップピクセルをさらに含み、前記複数のピクセルが、前記中ギャップピクセルの反対側で前記第１のピクセルに隣接する低ギャップピクセルをさらに含み、前記中ギャップピクセルおよび前記低ギャップピクセルが、前記静止電極を前記ブラックマスクに電気的に接続するための、前記誘電体層中のビアを含まない、Ｃ１６に記載の方法。
［Ｃ２３］ 反射層を、前記キャビティに対向する前記機械層の表面上に形成することであり、前記反射層および前記光学スタックが干渉キャビティを形成する、形成することをさらに備える、Ｃ１６に記載の方法。
［Ｃ２４］ 前記機械層の少なくとも一部分が前記基板に実質的に平行になるように、バイアス電圧を前記光学スタックに印加することをさらに備える、Ｃ２３に記載の方法。
［Ｃ２５］ 複数のピクセルを備える電気機械デバイスであって、各ピクセルが、
基板と、
前記基板上に配設され、前記ピクセルの４つのコーナーの各々において、および前記ピクセルの少なくとも１つのエッジ領域に沿って、前記ピクセルの光学不活性部分を遮蔽する、光を吸収するための手段と、
前記光吸収手段の上に配設された誘電体層と、
前記誘電体層の上に配設された光学スタックであり、静止電極を含む光学スタックと、
機械層と前記光学スタックとの間のキャビティを画定するために、前記光学スタックの上に配置された機械層であり、作動位置と緩和位置との間で前記キャビティを通して可動であり、前記ピクセルの各コーナーにおいて前記光学スタックの上にアンカーされる、機械層とを含み、
前記ピクセルのアレイが、前記静止電極を前記光吸収手段に電気的に接続するための手段を、前記誘電体層中に有する第１のピクセルを含み、前記接続手段が、前記第１のピクセルの光学不活性エリアにおける前記第１のピクセルのエッジに沿った位置に配設され、前記接続手段の前記位置が、前記第１のピクセルの中心に向かう方向に前記第１のピクセルの前記エッジからオフセットされて離間する、電気機械デバイス。
［Ｃ２６］ 前記光吸収手段が、前記第１のピクセルの前記エッジに沿って前記ピクセルのコーナーから前記接続手段まで延在するチャネルを含む、Ｃ２５に記載の電気機械デバイス。
［Ｃ２７］ 前記チャネルが、前記接続手段のフットプリントの周囲の突出部を含む、Ｃ２６に記載の電気機械デバイス。
［Ｃ２８］ 前記第１のピクセルが高ギャップピクセルであり、前記複数のピクセルが、前記第１のピクセルの前記エッジに沿って前記第１のピクセルに隣接する中ギャップピクセルをさらに含み、前記複数のピクセルが、前記中ギャップピクセルの反対側で前記第１のピクセルに隣接する低ギャップピクセルをさらに含み、前記中ギャップピクセルおよび前記低ギャップピクセルが、前記静止電極を前記ブラックマスクに電気的に接続するための、前記誘電体層中の手段を含まない、Ｃ２５に記載の電気機械デバイス。

Claims (28)

1. ピクセルのアレイを備えるデバイスであって、各ピクセルが、
   基板と、
   前記基板上に配設され、前記ピクセルの４つのコーナーの各々において、および前記ピクセルの少なくとも１つのエッジ領域に沿って、前記ピクセルの光学不活性部分を遮蔽する、電気伝導性ブラックマスクと、
   前記ブラックマスクの上に配設された誘電体層と、
   前記誘電体層の上に配設された光学スタックであり、静止電極を含む光学スタックと、
   前記光学スタックの上に配置され、機械層と前記光学スタックとの間のキャビティを画定する機械層であり、作動位置と緩和位置との間で前記キャビティを通して可動であり、前記ピクセルの各コーナーにおいて前記光学スタックの上にアンカーされる、機械層とを有し、
   前記ピクセルのアレイが、前記静止電極を前記ブラックマスクに電気的に接続する、前記誘電体層中の伝導性ビアを有する第１のピクセルを含み、前記伝導性ビアが、前記第１のピクセルの光学不活性エリアにおける前記第１のピクセルのエッジに沿った位置に配設され、前記伝導性ビアの前記位置が、前記第１のピクセルの中心に向かう方向に前記第１のピクセルの前記エッジからオフセットされて離間する、デバイス。
2. 前記ピクセルのアレイが、前記第１のピクセルの前記エッジに沿って前記第１のピクセルに隣接する第２のピクセルをさらに含み、前記第２のピクセルが、前記静止電極を前記ブラックマスクに電気的に接続するための、前記誘電体層中のビアを含まない、請求項１に記載のデバイス。
3. 前記第１のピクセルの前記キャビティの高さが、前記第２のピクセルの前記キャビティの高さよりも大きい、請求項２に記載のデバイス。
4. 前記第１のピクセルが高ギャップピクセルであり、前記第２のピクセルが中ギャップピクセルであり、前記ピクセルのアレイが、前記中ギャップピクセルの反対側の前記高ギャップピクセルの側面で前記高ギャップピクセルに隣接する低ギャップピクセルをさらに含み、前記低ギャップピクセルが、前記静止電極を前記ブラックマスクに電気的に接続するための、前記誘電体層中のビアを含まない、請求項３に記載のデバイス。
5. 前記ブラックマスクが、前記第１のピクセルの前記エッジに沿って前記ピクセルのコーナーから前記ビアまで延在するチャネルを含む、請求項３に記載のデバイス。
6. 前記チャネルが、前記ビアのフットプリントの周囲の突出部を含み、前記突出部の高さは、前記機械層に向かって突出する、請求項５に記載のデバイス。
7. 前記突出部を含む前記ブラックマスクの前記チャネルの一部分が、３μｍから４．５μｍの間の範囲にわたる、前記突出部のエッジから前記ピクセルの前記エッジまでの幅を有する、請求項６に記載のデバイス。
8. 前記突出部を含まない前記ブラックマスクの第１のチャネルの一部分が、２μｍから３μｍの間の範囲にわたる、前記ブラックマスクの前記チャネルのエッジから前記ピクセルの前記エッジまでの幅を有する、請求項７に記載のデバイス。
9. 前記ビアの中心から前記第１のピクセルの前記エッジまでの距離が、１μｍから３μｍの間の範囲にわたる、請求項３に記載のデバイス。
10. 前記ブラックマスクが、光吸収体層と、第２の誘電体層と、伝導性バス層とのうちの少なくとも１つを含む、請求項８に記載のデバイス。
11. 前記ビアが、前記ブラックマスクの前記伝導性バス層を前記光学スタックの前記静止電極に電気的に接続するための、前記誘電体層中の開口である、請求項１０に記載のデバイス。
12. バイアス電圧を印加するように構成されたバイアス回路をさらに備え、前記バイアス電圧が印加されるとき、前記機械層の少なくとも一部が前記基板に実質的に平行になる、請求項１１に記載のデバイス。
13. 前記ピクセルのアレイと通信するように構成されるプロセッサであり、画像データを処理するように構成されるプロセッサと、
    前記プロセッサと通信するように構成されるメモリデバイスと
    をさらに備える、請求項１に記載のデバイス。
14. 前記ピクセルのアレイに少なくとも１つの信号を送るように構成されたドライバ回路と、
    前記ドライバ回路に前記画像データの少なくとも一部分を送るように構成されたコントローラと
    をさらに備える、請求項１３に記載のデバイス。
15. 前記プロセッサに前記画像データを送るように構成された画像ソースモジュールをさらに備える、請求項１４に記載のデバイス。
16. 複数のピクセルを有するディスプレイデバイスを形成する方法であって、
    電気伝導性ブラックマスクを基板上に堆積させることであり、前記ブラックマスクが、各ピクセルの４つのコーナーの各々において、および各ピクセルの少なくとも１つのエッジ領域に沿って、前記ピクセルの光学不活性部分を遮蔽する、
    誘電体層を前記ブラックマスクの上に堆積させることと、
    光学スタックを前記誘電体層の上に堆積させることであり、前記光学スタックが静止電極を含む、
    前記機械層を前記光学スタックの上に堆積させることであり、前記機械層が、前記機械層と前記光学スタックとの間のキャビティを画定する、
    前記機械層を、各ピクセルの各コーナーにおいて前記光学スタックの上にアンカーすることと、
    伝導性ビアを前記デバイスの第１のピクセル中に設けることであり、前記ビアが、前記誘電体層中に配設され、前記静止電極を前記ブラックマスクに電気的に接続し、前記ビアが、前記第１のピクセルの光学不活性エリアにおける前記第１のピクセルのエッジに沿った位置に配設され、前記伝導性ビアの前記位置が、前記第１のピクセルの中心に向かう方向に前記第１のピクセルの前記エッジからオフセットされて離間する、を備える方法。
17. 前記機械層を堆積させる前に犠牲層を堆積させることと、前記機械層を堆積させた後、前記犠牲層を除去して、前記キャビティを形成することとをさらに備え、前記犠牲層が、前記キャビティの高さを画定するように選択された厚さを有する、請求項１６に記載の方法。
18. 前記第１のピクセルの各コーナーにおいて前記犠牲層中にアンカーホールを形成することをさらに備え、各アンカーホールが、前記機械層が前記第１のピクセルの各コーナーにおいて前記光学スタックの上にアンカーされるところを画定する、請求項１７に記載の方法。
19. 前記機械層を支持するための、各アンカーホール中の支持ポストを形成することをさらに備える、請求項１８に記載の方法。
20. 前記ブラックマスクを堆積させることが、前記第１のピクセルの前記エッジに沿って前記ピクセルのコーナーから前記ビアまで延在する、前記ブラックマスクのチャネルを堆積させることをさらに含む、請求項１６に記載の方法。
21. 前記ブラックマスクを堆積させることが、前記ビアのフットプリントの周囲の前記チャネル中の突出部を形成することをさらに含み、前記突出部の高さは、前記機械層に向けて突出する、請求項２０に記載の方法。
22. 前記第１のピクセルが高ギャップピクセルであり、前記複数のピクセルが、前記第１のピクセルの前記エッジに沿って前記第１のピクセルに隣接する中ギャップピクセルをさらに含み、前記複数のピクセルが、前記中ギャップピクセルの反対側で前記第１のピクセルに隣接する低ギャップピクセルをさらに含み、前記中ギャップピクセルおよび前記低ギャップピクセルが、前記静止電極を前記ブラックマスクに電気的に接続するための、前記誘電体層中のビアを含まない、請求項１６に記載の方法。
23. 反射層を、前記キャビティに対向する前記機械層の表面上に形成することをさらに備え、前記反射層および前記光学スタックが干渉キャビティを形成する、請求項１６に記載の方法。
24. 前記機械層の少なくとも一部分が前記基板に実質的に平行になるように、バイアス電圧を前記光学スタックに印加することをさらに備える、請求項２３に記載の方法。
25. 複数のピクセルを備える電気機械デバイスであって、各ピクセルが、
    基板と、
    前記基板上に配設され、前記ピクセルの４つのコーナーの各々において、および前記ピクセルの少なくとも１つのエッジ領域に沿って、前記ピクセルの光学不活性部分を遮蔽する、光を吸収するための手段であって、電気伝送性である、光を吸収するための手段と、
    前記光吸収手段の上に配設された誘電体層と、
    前記誘電体層の上に配設された光学スタックであり、静止電極を含む光学スタックと、
    機械層と前記光学スタックとの間のキャビティを画定するために、前記光学スタックの上に配置された機械層であり、作動位置と緩和位置との間で前記キャビティを通して可動であり、前記ピクセルの各コーナーにおいて前記光学スタックの上にアンカーされる、機械層とを含み、
    前記ピクセルのアレイが、前記静止電極を前記光吸収手段に電気的に接続するための手段を、前記誘電体層中に有する第１のピクセルを含み、前記接続手段が、前記第１のピクセルの光学不活性エリアにおける前記第１のピクセルのエッジに沿った位置に配設され、前記接続手段の前記位置が、前記第１のピクセルの中心に向かう方向に前記第１のピクセルの前記エッジからオフセットされて離間する、電気機械デバイス。
26. 前記光吸収手段が、前記第１のピクセルの前記エッジに沿って前記ピクセルのコーナーから前記接続手段まで延在するチャネルを含む、請求項２５に記載の電気機械デバイス。
27. 前記チャネルが、前記接続手段のフットプリントの周囲の突出部を含み、前記突出部の高さは、前記機械層に向けて突出する、請求項２６に記載の電気機械デバイス。
28. 前記第１のピクセルが高ギャップピクセルであり、前記複数のピクセルが、前記第１のピクセルの前記エッジに沿って前記第１のピクセルに隣接する中ギャップピクセルをさらに含み、前記複数のピクセルが、前記中ギャップピクセルの反対側で前記第１のピクセルに隣接する低ギャップピクセルをさらに含み、前記中ギャップピクセルおよび前記低ギャップピクセルが、前記静止電極を前記光吸収手段に電気的に接続するための、前記誘電体層中の手段を含まない、請求項２５に記載の電気機械デバイス。