JP5792125B2 - 周波数同期回路及び受信器 - Google Patents

Description

本発明は、タイムスタンプを受信する周波数同期回路及び受信器に関する。

従来のＥｔｈｅｒｎｅｔ（登録商標）のネットワークにおいて周波数同期を行う方式として、Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ（ＰＬＬ）を用いた周波数、及びビット同期方式がある。図８は、データ列に周波数同期及び位相同期を行うＰＬＬのブロック図の一例を表す。位相比較器５１では、データ列と分周された内部クロックとの位相比較を行い、内部クロックとの位相誤差を検出して、誤差に比例したパルス幅の誤差信号を出力する。フィルタ５２は、誤差に比例したパルス幅の誤差信号を平坦化し、位相誤差の大きさに比例した振幅の制御信号として出力する。Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ（ＶＣＯ）５３は、入力される制御信号に応じて出力する内部クロックの周波数及び位相を調整する。分周器５４は、出力される内部クロックを、位相比較に適切な周波数にまで分周するなどして、周波数の変更を行う。分周器５４より出力されたクロックは再度位相比較器５１に入力され、位相比較される。これらの一連のループにより内部クロックの周波数、及び位相を入力されるデータ列の周波数及び位相に同期させる。

ＰＬＬでは一連のループに常にデータ列の位相が連続に、かつ周波数が一定で入力されていれば、フィードバックが常に安定に動作し、同期を安定して行うことができる。しかしながらデータ列の周波数が一定にも関わらず、位相に不連続が生じる場合には、位相比較器５１に入力されるデータ列と分周器５４から出力されるクロックの周波数が同期している場合においても、位相比較器５１にて位相のずれを検知し、ＶＣＯ５３に位相同期のための電圧の制御が行われるため、位相の変化が生じ、これに伴い周波数のずれが生じてしまうため、周波数の同期精度が劣化するという課題があった。

データ列の位相に不連続が生じる例として、例えば次々世代のＰＯＮの一つの候補として考えられているＷａｖｅｌｅｎｇｔｈ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ（ＷＤＭ）／Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ（ＴＤＭ）−ＰＯＮがある。

図９にＷＤＭ／ＴＤＭ−ＰＯＮの一形態を示す。局舎にある送受信装置にあたるＯｐｔｉｃａｌ Ｌｉｎｅ Ｔｅｒｍｉｎａｌ（ＯＬＴ）９２に下り信号の送信器にあたるＯｐｔｉｃａｌ Ｓｅｒｖｉｃｅ Ｕｎｉｔ（ＯＳＵ）９５が複数存在し、周回性Ａｒｒａｙｅｄ Ｗａｖｅｇｕｉｄｅ Ｇｒａｔｉｎｇ（ＡＷＧ）９４を用いて波長ごとに分岐し、お客様装置にあたるＯｐｔｉｃａｌ Ｎｅｔｗｏｒｋ Ｕｎｉｔ（ＯＮＵ）９１にデータ信号を伝送する構成である（例えば、参考文献１参照。）。

ＯＬＴ９２からＯＮＵ９１に向けた信号の伝送（以下下り伝送と呼ぶ）においては送信器にあたるＯＳＵ９５が複数存在し、それぞれが別の波長でデータ信号をＯＮＵ９１へと伝送する。この際全ＯＳＵ９５を共通のクロックで動作させるなどの運用により、全てのＯＳＵ９５の動作周波数を同期することができるが、ＯＳＵ９５とＯＮＵ９１間の伝送距離が各ＯＳＵ９５で異なり、また異なる波長で伝送を行うために波長分散の影響もあり、ＯＮＵ９１で受信する各ＯＳＵ９５からのデータ信号の伝搬遅延時間が異なるため、ＯＮＵ９１で受信する各ＯＳＵ９５からのデータ信号の位相は必ずしも一致しない。そのため、ＯＳＵ９５を切り替える場合に、データ列の周波数は一定であるが、位相が不連続となる。そのため、従来のＰＬＬによる周波数同期及びビット同期を行うことができない課題があった。

ここではデータ列の位相に不連続が生じる場合に生じる課題を、ＷＤＭ／ＴＤＭ−ＰＯＮの下り伝送を例として述べたが、この課題は複数の送信器と受信器との間でデータ列を伝送する際、送信器の切り替わりに伴い、一般的に起こりうる課題である。

周波数同期の別手法の一つとして、例えばＰｒｅｃｉｓｉｏｎ Ｔｉｍｅ Ｐｒｏｔｏｃｏｌ（ＰＴＰ）といったタイムスタンプを用いて周波数同期を行う手法がある（例えば、参考文献２参照。）。図１０にＰＴＰにて周波数同期を行う場合のタイムスタンプのやりとりを示す。

マスターノードは、送信した時点でのマスターノードの時刻Ｔ_１，Ｔ_２においてタイムスタンプを打ち、スレーブノードへとそれぞれのタイムスタンプを送る。スレーブノードは、タイムスタンプＴ_１，Ｔ_２を受け取った時点の時刻にて、スレーブノードにてタイムスタンプＴ_１’，Ｔ_２’を打つ。Ｔ_２−Ｔ_１の差と、Ｔ_２’−Ｔ_１’の差が等しくなるように内部クロックの周波数を調整する。

上記の手法は、マスターノードとスレーブノードの間の信号の伝搬遅延時間が常に一定であることを前提とした周波数同期手法であり、マスターノードとスレーブノードの間の遅延時間に変化が生じる場合には、スレーブノードにおいてタイムスタンプを受信する時点の時刻にゆらぎが生じる。

マスターノードにあたる送信器がスレーブノードにあたる受信器との間に複数接続され、送信器の切り替わりが生じる場合には、前述のごとく、送信器ごとに受信器との信号伝播遅延時間が異なる可能性があり、それによって上記周波数同期手法において、同期精度に誤差が生じる可能性がある。

他方、位相の不連続なデータ列に対して、０，１の識別のためのビット同期を行う手法として、従来ＰＯＮの上りデータ列に対して位相同期を行うために用いられてきた、Ｃｌｏｃｋ Ｒｅｃｏｖｅｒｙ（ＣＲ）手法が既にあり、一例としてＧａｔｅｄ Ｏｓｃｉｌｌａｔｏｒがある。

図１１にＧａｔｅｄ Ｏｓｃｉｌｌａｔｏｒの回路ブロック図の一例を示す。ＮＡＮＤ回路では、Ｄａｔａとデータタイムスロット幅Ｔの１／２の位相をずらしたＤａｔａの間でＮＡＮＤをとり、入力されるデータ信号の立ち上がり或いは立下りエッジを検出する。このエッジをリングオシレータに入力することで、データの立ち上がり或いは立下りエッジと位相同期したクロックを生成することができる。

Ｊｕｎ−ｉｃｈｉ Ｋａｎｉ， "Ｅｎａｂｌｉｎｇ Ｔｅｃｈｎｏｌｏｇｉｅｓ ｆｏｒ Ｆｕｔｕｒｅ Ｓｃａｌａｂｌｅ ａｎｄ Ｆｌｅｘｉｂｌｅ ＷＤＭ−ＰＯＮ ａｎｄ ＷＤＭ／ＴＤＭ−ＰＯＮ Ｓｙｓｔｅｍｓ"， ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｅｌｅｃｔｅｄ Ｔｏｐｉｃｓ ｉｎ ｑｕａｎｔｕｍ ｅｌｅｃｔｒｏｎｉｃｓ， ｖｏｌ． １６， ｎｏ． ５， ２０１０． ＩＥＥＥ Ｉｎｓｔｒｕｍｅｎｔａｔｉｏｎ ａｎｄ Ｍｅａｓｕｒｅｍｅｎｔ Ｓｏｃｉｅｔｙ， "ＩＥＥＥ Ｓｔａｎｄａｒｄ ｆｏｒ ａ Ｐｒｅｃｉｓｉｏｎ Ｃｌｏｃｋ Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ Ｐｒｏｔｏｃｏｌ ｆｏｒ Ｎｅｔｗｏｒｋｅｄ Ｍｅａｓｕｒｅｍｅｎｔ ａｎｄ Ｃｏｎｔｒｏｌ Ｓｙｓｔｅｍｓ" ， ＩＥＥＥ Ｓｔｄ １５８８−２００８， ２００８．

ＣＲ手法を用いて、位相が不連続なデータ列に対してビット同期を行うことで、タイムスタンプの値を読み出す手法と、データ列の位相が不連続な場合において、タイムスタンプを用いて周波数同期を行う手法は存在するが、受信器に対して送信器が複数接続され、送信器の切り替わりが生じる場合には、いずれの手法を用いても送信器ごとに受信器との遅延時間が異なる可能性があり、それによって上記のタイムスタンプを用いた周波数同期手法において同期精度に誤差が生じる可能性があり、課題となっていた。

本願発明の周波数同期回路は、外部装置である送信器と接続された受信器が有する周波数同期回路であって、１つ以上の送信器から送信されたデータ信号を識別するためのビット同期機能と、前記送信器から送信されたタイムスタンプの値の読み出し機能と、各タイムスタンプの値及び各タイムスタンプの受信時刻を用いて、前記送信器のクロックと内部クロックとの周波数差を検出する機能と、検出した周波数差をもとに、前記内部クロックの周波数を前記送信器の周波数に同期させる周波数機能と、を有する。

本願発明の周波数同期回路では、タイムスタンプの送信元の判別機能をさらに有し、前記周波数差を検出する機能において、同じ送信器から出力された複数のタイムスタンプに対して、タイムスタンプの値の時間差及び各タイムスタンプの受信時刻の時間差を用いて、前記送信器のクロックと内部クロックとの周波数差を検出してもよい。

本願発明の周波数同期回路では、タイムスタンプの送信元の判別機能をさらに有し、前記周波数差を検出する機能において、異なる送信器から出力された複数のタイムスタンプに対して、タイムスタンプの値の時間差に送信器の差異による伝搬遅延の差を補正し、補正後の時間差及び各タイムスタンプの受信時刻の時間差を用いて、前記送信器のクロックと内部クロックとの周波数差を検出してもよい。

本願発明の周波数同期回路では、前記ビット同期機能は、前記周波数同期機能によって送信器と同期された内部クロックに周波数同期していてもよい。

本願発明の周波数同期回路では、前記周波数同期機能によって送信器と同期された内部クロックを所望の周波数にまで逓倍して前記外部装置に出力してもよい。

本願発明の周波数同期回路では、前記周波数差を検出する機能において、所定間隔で送られてくる複数のタイムスタンプの各々の時間差から継続的に周波数差を検出し、周波数ずれを監視してもよい。

本願発明の周波数同期回路では、前記周波数差を検出する機能において、周波数ずれを検知した場合に内部クロックの周波数を制御し、同期しなおしてもよい。

本願発明の受信器は、外部装置である送信器と接続された受信器であって、受信したデータ信号又はタイムスタンプに対して位相同期を行う位相同期部と、受信したタイムスタンプの送信元を判別する送信元判定部と、送信器から送信された２つのタイムスタンプの時間差を送信器のクロックと受信クロックで測定し、その結果から送信器と受信器の間のクロックの周波数差を検出する周波数差検出部と、受信器のクロックの周波数を制御する周波数同期部と、を有する。

なお、上記各発明は、可能な限り組み合わせることができる。

本発明によれば、複数の送信器と受信器とが接続されているシステムにおいて、送信器の切り替わりにおいて、データ信号の遅延時間に変動が生じた場合においても、周波数同期を行うことができる。

受信器の構成図の一例を示す。 ＤＤＳの構成図の一例を示す。 実施形態１に係る周波数同期方法の一例である。 実施形態２に係る周波数同期方法の第１例である。 実施形態２に係る周波数同期方法の第２例である。 実施形態３に係る周波数同期方法の第１例である。 実施形態３に係る周波数同期方法の第２例である。 ＰＬＬのブロック図の一例を示す。 ＷＤＭ／ＴＤＭ−ＰＯＮの一形態を示す。 ＰＴＰにおける周波数同期に必要なタイムスタンプのやりとりを示す。 Ｇａｔｅｄ Ｏｓｃｉｌｌａｔｏｒのブロック図の一例を示す。

添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施の例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。

本発明に係る周波数同期回路は、Ｎ個（Ｎは自然数）の送信器と受信器の接続において、受信器にてデータ信号或いはタイムスタンプの０，１を識別するために、データ信号に対してビット同期を、データ信号、タイムスタンプが入力されるごとに行い、これによりデータ信号、タイムスタンプの受信を行う。その上で、送信器から送信されたタイムスタンプの値を読み出し、タイムスタンプの送信元を受信器にて判別する。送信器から送信された複数のタイムスタンプの時間差を測定し、その結果から送信器と受信器の間のクロックの周波数差を検出し、周波数同期を行う。

ここでタイムスタンプの送信元が２つ以上存在する場合には、同じ送信元の複数のタイムスタンプに対して時刻差を測定し、その結果から送信器と受信器の間のクロックの周波数差を測定する方法、或いはあらかじめ各送信器と受信器の間の遅延時間を測定しておき、異なる送信元の複数のタイムスタンプに対して時刻差を測定する際、遅延時間の補正を行うことで、送信器と受信器の間のクロックの周波数差を測定する方法を用いてもよい。

図１は本発明を実施するための受信器の回路ブロック図の一例である。
本実施形態に係る受信器１０は、ＤＥＣ１１及び位相同期部２２を備える。ＤＥＣ１１及び位相同期部２２は、送信器（不図示）から送信されたデータ信号を識別するためのビット同期機能として機能する。送信器（不図示）から伝送されたデータ及びタイムスタンプは、位相同期部２２へと入力される。位相同期部２２は、受信したデータ信号又はタイムスタンプに対して位相同期を行う。位相同期部２２は例えばＧａｔｅｄ Ｏｓｃｉｌｌａｔｏｒを用いることができる。

ここで位相同期部２２はデータ列或いはタイムスタンプの位相の不連続が生じた場合に、ある程度の時間経過したのちに、位相の同期を行う。この位相同期にかかる時間は数百ｎｓ程度であることが望ましい。位相同期したクロックを用いて、Ｄ−Ｆｌｉｐ Ｆｌｏｐから構成されるＤｅｃｏｄｅｒ（ＤＥＣ）１１においてデータ列或いはタイムスタンプの０，１の識別を行い、受信が開始される。

本実施形態に係る受信器１０は、データ列を受信するために、一般インターフェース１２及びデータ読み取り部１３を備える。データ列は一般インターフェース１２を介してデータ読み取り部１３に入力される。データ読み取り部１３は、データ列を読み取り、受信器１０の外部へ出力する。

本実施形態に係る受信器１０は、タイムスタンプインターフェース１４と、タイムスタンプ生成部１５と、タイムスタンプ読み取り部１６と、周波数差検出部１７と、ＤＤＳ１８と、を備える。タイムスタンプインターフェース１４及びタイムスタンプ読み取り部１６は、送信器から送信されたタイムスタンプの値の読み出し機能として機能する。タイムスタンプ生成部１５、タイムスタンプ読み取り部１６及び周波数差検出部１７は、周波数差を検出する機能として機能する。ＤＤＳ１８は、内部クロック２０の周波数を送信器の周波数に同期させる周波数同期機能として機能する。

受信器１０は、送信器よりタイムスタンプを２つ受信し、タイムスタンプインターフェース１４を通じて、それらのタイムスタンプ値をタイムスタンプ読み取り部１６にて読み取る。同時に、タイムスタンプ生成部１５がタイムスタンプを受信した時点においてタイムスタンプを生成し、タイムスタンプ読み取り部１６がタイムスタンプ生成部１５の生成したタイムスタンプの読み取りを行う。タイムスタンプ読み取り部１６は、タイムスタンプの送信元を判別し、送信元とタイムスタンプの値の組を周波数差検出部１７へ出力する。

周波数差検出部１７は、送信器より送られた２つのタイムスタンプの差と、タイムスタンプ生成部１５の生成した２つのタイムスタンプの差を算出し、これらの差の差を算出することで、周波数のずれを検出する。

周波数差検出部１７で検出された周波数のずれ値を用いて、Ｄｉｇｉｔａｌ Ｄｉｒｅｃｔ Ｓｙｎｔｈｅｓｉｚｅｒ（ＤＤＳ）１８を制御し、ＤＤＳ１８の出力周波数を送信器のクロックの周波数に同期させる。ここでＤＤＳ１８は図２のような構成であり、周波数差検出部１７から出力周波数を制御するためのデジタル信号を入力することで、分周器１９，２１，２３への出力周波数をデジタル的に制御可能である。

ＤＤＳ１８は、例えば、加算器３１と、位相レジスタ３２と、正弦波テーブル３３と、Ｄ／Ａ変換器３４と、ＬＰＦ３５を備える。加算器３１は、位相レジスタ３２からの位相値に、周波数差検出部１７の検出結果を加算する。位相レジスタ３２は、加算器３１からの出力信号を累積する。正弦波テーブル３３は、位相レジスタ３２からの出力信号に応じた正弦波を出力する。Ｄ／Ａ変換器３４は、正弦波テーブル３３からの正弦波をアナログ信号に変換する。ＬＰＦ３５は、Ｄ／Ａ変換器３４からの出力信号を平坦化する。

ＤＤＳ１８の出力は、受信器１０においてタイムスタンプを生成するために必要となるカウンタ２４の基準クロックとして用いることができる。また同時に位相同期部２２へと入力することで、位相同期部２２にて出力するクロックの周波数をデータ列に同期することができる。またＤＤＳ１８の出力クロックを外部に出力してもよい。ＤＤＳ１８をそれぞれのブロックにおいて基準クロックとして用いる場合に、ＤＤＳ１８の周波数がそのブロックの基準クロックとして望まれる周波数と異なる場合には、分周器１９、２１、２３を用いて周波数を調整して入力することができる。

（実施形態１）
図３は、本実施形態に係る周波数同期方法の一例である。以降タイムスタンプをＴＳと表記する。
本実施形態においては、まずデータ列またはＴＳに対して、位相同期部２２が位相同期を行う。その後位相の不連続が生じた場合、位相同期部２２が逐次位相の同期を行う（Ｓ１０１）。

その後ＴＳを受信するまで待機し（Ｓ１０２）、ＴＳを受信したのち（Ｓ１０３）、タイムスタンプ読み取り部１６がＴＳの値及びＴＳの送信元の読み取りを行う（Ｓ１０４）。この後、ＴＳを受け取った時点での受信器におけるＴＳ値をタイムスタンプ読み取り部１６が読み取る（Ｓ１０５）。

その後ＴＳを過去１回以上受信したかタイムスタンプ読み取り部１６が判定を行い（Ｓ１０６）、受信していれば、過去最近２回受信したＴＳ値の差と上記２つのＴＳを受信した際の受信器におけるＴＳ値の差から周波数差の検出を周波数差検出部１７が行う（Ｓ１０７）。その後得られた周波数差から、ＤＤＳ１８が周波数同期を行う（Ｓ１０８）。

（実施形態２）
図４及び図５は、本実施形態による周波数同期方法の第１例及び第２例である。
これらの方式においては先の実施形態１との違い、複数の送信器からのＴＳを想定し動作する。
異なる送信器から入力されたＴＳは、送受信器の間の伝搬遅延の異なりにより、図３のように単純に差を算出するのみでは、正確な周波数誤差を検出できない。

そこで、図４に示す本実施形態による周波数同期方法の第１例では、前述のステップＳ１０６に代えて同じ送信元のＴＳを過去に受信したか否かをタイムスタンプ読み取り部１６が判定し（Ｓ２０６）、同じ送信元のＴＳを受信している場合には、同じ送信元のＴＳ２つをもとに周波数の同期を行う。同じ送信元のＴＳであれば、伝搬遅延の変化が生じないため、正確な周波数誤差の検出が可能である。

図５に示す本実施形態による周波数同期方法の第２例では、前述のステップＳ１０７に代えて過去最近２回受信したＴＳ値と上記２つのＴＳを受信した際の受信器におけるＴＳ値をもとに、送信器の違いによる伝播遅延の差の補正を行うことで周波数差検出を行う（Ｓ３０７）。異なる送信元のＴＳ２つをもとに周波数同期を行うが、あらかじめ送受信器の間の伝搬遅延を測定しておき、その伝搬遅延の差を補正することで、周波数差の検出を正確に行う。

（実施形態３）
図６及び図７は、本実施形態による周波数同期方法の第１例及び第２例である。
これらの方式においては、周波数の誤差検出及び同期を１回で終わらせず、継続的に行うことがこれまでの例と異なる。これによって長期安定した周波数誤差検出、同期を行うことができる。

例えば、図６に示す本実施形態による周波数同期方法の第１例では、ステップＳ１０７の実行後にステップＳ１０２へ移行し、ステップＳ１０２からステップＳ１０７を繰り返す。

例えば、図７に示す本実施形態による周波数同期方法の第２例では、ステップＳ１０８の実行後にステップＳ１０２へ移行し、ステップＳ１０２からステップＳ１０８を繰り返す。

以上のような方式及び装置を用いることで、受信器に対して送信器が複数接続され、送信器の切り替わりが生じる場合には、送信器ごとに受信器との遅延時間が異なる可能性があり、それによって上記のタイムスタンプを用いた周波数同期手法において、同期精度に誤差が生じる可能性がある場合においても、周波数同期を達成することができる。

本発明は情報通信産業に適用することができる。

１０：受信器
１１：ＤＥＣ
１２：一般インターフェース
１３：データ読み取り部
１４：タイムスタンプインターフェース
１５：タイムスタンプ生成部
１６：タイムスタンプ読み取り部
１７：周波数差検出部
１８：ＤＤＳ
１９、２１、２３：分周器
２０：内部クロック
２２：位相同期部
２４：カウンタ
３１：加算器
３２：位相レジスタ
３３：正弦波テーブル
３４：Ｄ／Ａ変換器
３５：ＬＰＦ
５１：位相比較器
５２：フィルタ
５３：ＶＣＯ
５４：分周器
９１：ＯＮＵ
９２：ＯＬＴ
９３：スプリッタ
９４：周回性ＡＷＧ
９５：ＯＳＵ

Claims (7)

1. 外部装置である送信器と接続された受信器が有する周波数同期回路であって、
   １つ以上の送信器から送信されたデータ信号を識別するためのビット同期機能と、
   前記送信器から送信されたタイムスタンプの値の読み出し機能と、
   各タイムスタンプの値及び各タイムスタンプの受信時刻を用いて、前記送信器のクロックと内部クロックとの周波数差を検出する機能と、
   検出した周波数差をもとに、前記内部クロックの周波数を前記送信器の周波数に同期させる周波数同期機能と、
   前記周波数差を検出する機能において、異なる送信器から出力された複数のタイムスタンプに対して、タイムスタンプの値の時間差に送信器の差異による伝搬遅延の差を補正し、補正後の時間差及び各タイムスタンプの受信時刻の時間差を用いて、前記送信器のクロックと内部クロックとの周波数差を検出するタイムスタンプの送信元の判別機能と、
   を有する周波数同期回路。
2. タイムスタンプの送信元の判別機能をさらに有し、
   前記周波数差を検出する機能において、同じ送信器から出力された複数のタイムスタンプに対して、タイムスタンプの値の時間差及び各タイムスタンプの受信時刻の時間差を用いて、前記送信器のクロックと内部クロックとの周波数差を検出することを特徴とする請求項１に記載の周波数同期回路。
3. 前記ビット同期機能は、前記周波数同期機能によって送信器と同期された内部クロックに周波数同期していることを特徴とする請求項１又は２に記載の周波数同期回路。
4. 前記周波数同期機能によって送信器と同期された内部クロックを所望の周波数にまで逓倍して前記外部装置に出力することを特徴とする請求項１から３のいずれかに記載の周波数同期回路。
5. 前記周波数差を検出する機能において、
   所定間隔で送られてくる複数のタイムスタンプの各々の時間差から継続的に周波数差を検出し、周波数ずれを監視することを特徴とする請求項１から４のいずれかに記載の周波数同期回路。
6. 前記周波数差を検出する機能において、
   周波数ずれを検知した場合に内部クロックの周波数を制御し、同期しなおすことを特徴とする請求項５に記載の周波数同期回路。
7. 外部装置である送信器と接続された受信器であって、
   受信したデータ信号又はタイムスタンプに対して位相同期を行う位相同期部と、
   受信したタイムスタンプの送信元を判別する送信元判定部と、
   送信器から送信された２つのタイムスタンプの時間差を送信器のクロックと受信クロックで測定し、その結果から送信器と受信器の間のクロックの周波数差を検出する周波数差検出部と、
   受信器のクロックの周波数を制御する周波数同期部と、を有し
   前記送信元判定部は、
   前記周波数差検出部において、異なる送信器から出力された複数のタイムスタンプに対して、タイムスタンプの値の時間差に送信器の差異による伝搬遅延の差を補正し、補正後の時間差及び各タイムスタンプの受信時刻の時間差を用いて、前記送信器のクロックと内部クロックとの周波数差を検出する
   ことを特徴とする受信器。

Images