JP5778688B2 - 高耐圧反転型チャージポンプ - Google Patents

Description

本発明は、全体として、反転型チャージポンプに関するものである。本発明は、特に、低電圧ＭＯＳトランジスタデバイスを使用する高耐圧反転型チャージポンプに関するものである。

ＤＣ−ＤＣ変換器は、直流電流（ＤＣ）の電源を、ある電圧レベルから別の電圧レベルに変換する電子回路である。ある種のＤＣ−ＤＣ変換器は、所与の入力ＤＣ電圧源から、より高い電圧又はより低い電圧を生成するために、エネルギー蓄積及びエネルギー伝達素子である複数のコンデンサを備えるチャージポンプを使用する。チャージポンプを用いたＤＣ−ＤＣ変換器は、単一の電源レール（例えば、正電圧を提供するバッテリ）から正電圧及び負電圧を得るために使用される。一般に、負電圧を生成するチャージポンプを「反転型チャージポンプ（inverting charge pumps）」と称する。反転型チャージポンプは、単一の電圧から正電圧及び負電圧の双方を生成する必要があるポータブルＩＣにおいて、いくつかの用途に供される。図１においてそのような一実現例を示す。図１は、反転型チャージポンプ１１０を利用するモバイルハンドセットのオーディオサブシステム１００を示す。

一般にオーディオサブシステム１００は、バッテリ駆動の１つ以上のオーディオ電力増幅器（ＡＰＡ）１０４ａ及び１０４ｂを有する。ＡＰＡ１０４ａ及び１０４ｂの出力コモンモードレベルは、一般に、標準的な外部コネクタとのインタフェースを容易にするために接地（０ボルト）であることが考えられる。ＡＰＡの正のレールは、一般に、バッテリ電圧（Ｖ_bat）から得られた正電圧である。ＡＰＡの負のレール（Ｖ_neg）は、一般に、チャージポンプ１１０を用いたＤＣ−ＤＣ変換器１０２を使用して、バッテリ電圧（Ｖ_bat）から得られた負電圧である。ＡＰＡ１０４ａ及び１０４ｂは、ステレオ／モノラルオーディオ入力１０６を受信し、標準的なコネクタを介してオーディオサブシステム１００（及びモバイルハンドセット）に接続されたスピーカ１０８に供給される出力信号を提供する。ＤＣ−ＤＣ変換器１０２は、一般に、誘導性ＤＣ−ＤＣ変換器と比較して減少した外部構成要素コスト及びエリアによって、Ｖ_batからＶ_negを生成する、容量性チャージポンプを用いた変換器である。

そのような容量性チャージポンプを用いた、１つのＤＣ−ＤＣ変換器２００を、図２に示す。ＤＣ−ＤＣ変換器２００は、バッテリ２０４からの電圧Ｖ_batに対して、より低い中間正電圧を生成する調整器２０２を使用する。調整器２０２は、チャージポンプ２０６の外側のオンチップエリア及びコンデンサＣ_reg２０８を調整する追加のＩＣピンを必要とする。ＩＣにおけるオンチップエリアは非常に高価となり、追加のピン及び追加の外部コンデンサは、非常に大きなエリアとなり、小型移動デバイス及び最近のプリント回路基板（ＰＣＢ）にはコストがかかる。

また、チャージポンプ２０６の出力は、例えばチャージポンプ１０２をトリガするクロック信号をスキップする等の既知の方法によって、又は電流制御による線形調整によって調整される。クロックスキップによる調整の結果、負荷電流における変化に基づいて、チャージポンプ出力の可変周波数スペクトルが得られる。そのような可変周波数スペクトルは、高忠実度のオーディオ・アプリケーションにおいては非常に望ましくない。（非特許文献１において公開されているような）電流モード制御による線形調整は、限られた負荷電流範囲（Ｉ_max／Ｉ_min〜４０）を有する。しかし、高効率のオーディオ・アプリケーションの場合、より高い負荷電流比（例えば、Ｉ_max／Ｉ_min〜１０００）が望ましい。

当技術分野において使用可能な別の解決方法は、高価な高電圧（ＨＶ：High Voltage）処理技術において設計された反転型チャージポンプである。しかし、チャージポンプのみに対してＨＶ処理技術を使用することは、システムオンチップ（ＳｏＣ）環境上での集積に適さない。

Gerhard Thiele, Erich Bayer著, 論文「Current Mode Charge Pump: Topology, Modeling and Control（電流モード・チャージポンプ：テクノロジ、モデリング、及び制御」

開示された本発明の目的は、１つ以上の上述した欠点を排除し、１つ以上のオンチップ・プリドライバを用いて高電圧源から負電圧を生成する、反転型チャージポンプ及び回路を提供することであり、それにより、容量性チャージポンプを用いたＤＣ−ＤＣ変換器において、追加のピン、コンデンサ及び調整器の必要性を除去することである。

本発明の更なる目的は、出力において定周波数スペクトルを含む広い負荷電流範囲にわたる動作をサポートするように、出力電圧調整方式によるチャージポンプを提供することである。

高耐圧反転型チャージポンプの実施形態を開示する。一実施形態において、負電圧を生成するチャージポンプは、直流（ｄｃ）入力電圧を受信する第１の端子を備える。チャージポンプは、フライングコンデンサを接続する第２の端子及び第３の端子を更に備える。更に、チャージポンプは、負電圧を出力として供給する第４の端子を備える。チャージポンプは、充電経路及びダンピング経路を更に備える。充電経路は、第１のスイッチング装置を駆動するための、第１の端子に接続された第１のプリドライバ回路を備える。第１のスイッチング装置は第２の端子に接続される。

第１の電流制限デバイスは、第１のスイッチング装置と接続される。第２のプリドライバ回路は、第１の端子に接続され、第２のスイッチング装置を駆動する。第２のスイッチング装置は、第１のカスコードデバイスを介して第３の端子に接続される。

ダンピング経路は、第１の端子に接続された第３のプリドライバ回路を備え、第３のスイッチング装置を駆動する。第３のスイッチング装置は、第２の端子及び第４の端子に接続される。第２の電流制限デバイスは、負帰還（ネガティブ・フィードバック）制御装置及び第２のカスコードデバイスに直列接続される。第２のカスコードデバイスは、第３の端子に接続されてもよい。また、負帰還制御装置は、第４の端子に接続される。

本発明の更に別の実施形態によれば、高電圧源から負電圧を生成する回路が開示される。本回路は、高電圧源（例えば、ＤＣバッテリ）に接続された１つ以上の高耐圧プリドライバ回路を備える。フライング容量性素子は、１つ以上の低電圧半導体デバイスを介して高電圧源に接続する。１つ以上のプリドライバ回路は、高電圧源から電圧を得るとともに、低電圧半導体デバイスを駆動する。

本回路は、１つ以上の低電圧半導体デバイスを介してフライングコンデンサに接続する出力コンデンサを更に備える。また、負帰還制御装置は、出力コンデンサに接続することで、出力電圧を調整する。

本発明の上述の利点及び特徴、並びに他の利点及び特徴を更に明らかにするために、添付の図面に示される本発明の特定の実施形態を参照して本発明のより具体的な説明を示す。これらの図面は、本発明の典型的な実施形態を示すにすぎず、本発明の範囲を限定するものとして考えられないことが理解される。添付の図面を用いて本発明を更に具体的かつ詳細に示し、説明する。

モバイルハンドセットにおける典型的なオーディオサブシステムを示す図。 既存の反転型チャージポンプを示す回路図。 本発明の一実施形態に係る反転型チャージポンプ回路を示す図。 本発明の一実施形態に係る反転型チャージポンプ回路を示すブロック図。 本発明の例示的な一実施形態に係る反転型チャージポンプを示す詳細な回路図。 本発明の一実施形態の例に係る負帰還制御装置を示す図。 本発明の一実施形態の例に係るダンプマイナス／充電マイナス経路を示す耐ＨＶプリドライバ回路図。 本発明の別の実施形態の例に係る充電プラス経路を示す耐ＨＶプリドライバ回路図。

高耐圧（ＨＶ）調整反転型チャージポンプ回路の実施形態を開示する。既存の反転型チャージポンプは、より低い範囲の出力電流、可変出力電圧周波数スペクトル、並びにオンチップエリア及びオフチップエリアの双方についての望ましくない消費という、固有の制限を有する。以下の説明から明らかとなるように、開示された反転型チャージポンプは、中間電圧調整器（例えば、２０２）を有さずにＤＣバッテリから直接入力電圧を得る。開示された反転型チャージポンプは、追加のコンデンサ（例えば、調整コンデンサＣ_reg２０８）の必要性を更に除去することにより、外部ピン、部品数及びオンチップエリアを最小限に抑える。

図３は、本発明の一実施形態に係る反転型チャージポンプ回路３００を示す。図３に示されるように、回路３００は、バッテリ又はＤＣ電圧源３０４に直接接続された反転型チャージポンプ３０２を備える。反転型チャージポンプ３０２は、高電圧源（ＤＣバッテリ）からの操作を可能にする高電圧回路を備える。当該回路は、高電圧ＤＣ電源の望ましくない影響からの保護をもたらす。また、高速のスイッチング速度を有しかつ小型であり、それにより所与の構成に対してオンチップエリアを最小限に抑える低電圧半導体デバイスを使用して、チャージポンプ３０２は実現される。

バッテリ３０４は、任意の標準的なＤＣ電圧源であり、例えば金属イオン電池、金属ポリ電池、鉛蓄電池、金属イオンポリ電池等であるが、それらに限定されない。なお、バッテリ３０４は、ＭＰ３プレーヤ、移動電話、携帯用無線電話機等のポータブルデバイスにおいて、及びバッテリ電源が正のレール電圧を提供し、反転型チャージポンプが正のレールから負電圧を提供する必要がある他の同様の演算装置において使用されるタイプのものであることが好ましい。

回路３００は、チャージポンプ３０２が必要とする種々の内部電圧（Ｖ_dd、Ｖ_ref、Ｖ_fgnd及びＶ_biasn等）を提供する電圧基準電源３０６を更に備える。内部電圧は、反転型チャージポンプ３０２のブロックのうちの１つ以上を駆動する。なお、チャージポンプ３０２及び電圧基準電源３０６はオンチップ構成要素である。

回路３００は、オンチップ構成要素に加え、オフチップ構成要素を更に備える。例えば、フライングコンデンサ（Ｃ_fly）３０８は、チャージポンプ３０２の２つの端子に接続され、出力コンデンサ（Ｃ_out）３１０は、チャージポンプ３０２の更に別の端子に接続される。

フライングコンデンサ３０８は、制御された方法で、充電期間（charging phase）において予め定義された電圧まで充電され、ダンピング期間（dumping phase）において放電する。放電中のフライングコンデンサ３０８は、ダンピング期間中に出力コンデンサ３１０を充電し、このようにして出力コンデンサの両端間に形成された（developed across）電圧は、出力負電圧になる。

図４は、本発明の一実施形態に係る反転型チャージポンプ４００を示す例示的なブロック図である。反転型チャージポンプ４００は、少なくとも４つの端子４０２、４０４、４０６及び４０８を備える。チャージポンプ４００の第１の端子４０２は、バッテリ３０４から直流（ｄｃ）入力電圧を受信するように構成される。チャージポンプ４００の第２の端子４０４及び第３の端子４０６は、フライングコンデンサ３０８を接続するように構成される。チャージポンプ４００の第４の端子４０８は、出力コンデンサ３１０を接続するように構成される。

上述したように、フライングコンデンサ３０８は、充電期間中に、予め定義された電圧まで充電される。この目的のために、反転型チャージポンプ４００は、フライングコンデンサ３０８を充電するための回路素子を有する充電経路４１０を備える。例えば、充電経路４１０は、第１のスイッチング装置４１４を駆動する第１のプリドライバ回路４１２を備える。第１のプリドライバ回路４１２は、図４に示されるように、反転型チャージポンプ４００をバッテリ３０４に直接接続できるようにする高耐圧回路である。第１のプリドライバ回路４１２の構成要素については、図７及び図８を参照して詳細に説明する。

第１のスイッチング装置４１４は、一端において第２の端子４０４に接続し、他端において第１の電流制限デバイス４１６に接続する。第１の電流制限デバイス４１６は、一端において第１のスイッチング装置４１４に接続し、他端において接地される。

充電経路４１０は、第２のスイッチング装置４２０を駆動する第２のプリドライバ回路４１８を更に備える。第２のスイッチング装置４２０は、一端において第１のカスコードデバイス４２２を介して第３の端子４０６に接続し、他端において第１の端子４０２に接続する。

チャージポンプ４００は、フライングコンデンサ３０８の放電及び出力コンデンサ３１０の充電を容易にするダンピング経路４２４を更に備える。ダンピング経路は、第３のスイッチング装置４２８を駆動する第３のプリドライバ回路４２６を備える。第３のスイッチング装置４２８は、一端において第２の端子４０４に接続し、他端において第４の端子４０８に接続する。

ダンピング経路４２４は、一端において負帰還制御装置４３２及び第２のカスコードデバイス４３４に直列接続し、他端において接地される第２の電流制限デバイス４３０を更に備える。第２のカスコードデバイス４３４は、一端において第３の端子４０６に接続し、他端において負帰還制御装置４３２に接続する。

例示的な一実施形態において、第１のスイッチング装置４１４、第２のスイッチング装置４２０及び第３のスイッチング装置４２８は、それぞれ、第１のプリドライバ回路４１２、第２のプリドライバ回路４１８及び第３のプリドライバ回路４２６によって駆動される１つ以上の金属酸化物半導体（ＭＯＳ）トランジスタを備える。

また、第１のスイッチング装置４１４及び第３のスイッチング装置４２８は、少なくとも１つの高オン抵抗金属酸化物半導体（ＭＯＳ）トランジスタ及び少なくとも１つの低オン抵抗金属酸化物半導体（ＭＯＳ）トランジスタを備える。

本発明の一実施形態に係る反転型チャージポンプ４００は、第１のプリドライバ回路、第２のプリドライバ回路及び第３のプリドライバ回路（４１２、４１８及び４２６）を駆動するためのクロック信号を生成するように構成されたクロック生成器４３６を備える。クロック信号は、充電期間中に充電経路４１０における構成要素が導通（conduct）し、ダンピング期間中にダンピング経路４２４における構成要素が導通するように、提供される。また、生成されたクロック信号のうちの少なくとも１つは、出力負電圧を調整するように構成された負帰還制御装置４３２を駆動する。クロック生成器４３６は、４相信号を生成して反転型チャージポンプ４００の構成要素を駆動することによって、チャージポンプの出力における可変周波数スペクトルを防止する。

更に別の実施形態において、第１のプリドライバ回路、第２のプリドライバ回路及び第３のプリドライバ回路（４１２、４１８及び４２６）は、１つ以上のクロックレベルシフタ及び高電圧保護回路を備える。

また、チャージポンプ４００は、１つ以上の金属酸化物半導体（ＭＯＳ）トランジスタデバイスにバイアス電圧を提供するＢｉａｓｎ生成器４３８を更に備える。第１のカスコードデバイス４２２及び第２のカスコードデバイス４３４は、金属酸化物半導体（ＭＯＳ）トランジスタに相当する。Ｂｉａｓｎ生成器４３８は、チャージポンプ４００に含まれた別個のブロックとして示されているが、別の一実施形態において、バイアス生成器４３８は、単一のモジュールとして電圧基準電源３０６と統合されてもよい。

例示的な一実現例において、負帰還制御装置４３２は、帰還回路（feedback network）、誤差増幅器及び負帰還ループ補償器を備える。負帰還制御装置４３２の構成要素については、図６を参照して詳細に説明している。

図５は、例示的な一実施形態に係る反転型チャージポンプ５００を示す詳細な回路図である。図４のブロック図は図５に対応し、図５に示された回路素子は、図３及び図４に示されたチャージポンプの一例として示されている。本明細書の説明の範囲から逸脱せずに他の構成が可能であることは、当業者により理解されるであろう。

一実施形態によれば、反転型チャージポンプ回路５００は充電経路４１０を備える。当該充電経路によって、フライングコンデンサ３０８を、予め定義された電圧まで充電できる。予め定義された電圧は、反転型チャージポンプの出力において生成される必要のある負電圧の大きさに依存し、一実施形態ではチャージポンプへの高電圧直流（ｄｃ）入力と同一である。出力電圧は、出力コンデンサ３１０の両端間の電圧に相当する。

充電経路４１０は、それぞれＭ_csw1５０２及びＭ_csw2５０４等の２つの金属酸化物半導体（ＭＯＳ）トランジスタデバイス（例えば、ＮＭＯＳトランジスタ）を駆動する第１の高電圧プリドライバ回路４１２を備える。２つのＭＯＳデバイス５０２及び５０４は、図４の第１のスイッチング装置４１４を形成する。
充電経路４１０は、Ｂｉａｓｎ生成器４３８によって駆動される（図４の）第１の電流制限デバイス４１６として実装された電流制限ＭＯＳトランジスタデバイスＭ_c1４１６を更に備える。例示的な一実施形態において、Ｂｉａｓｎ生成器４３８は、電流制限ＭＯＳトランジスタデバイスＭ_c1４１６として実装されうるＮＭＯＳトランジスタに対するバイアス回路に相当する。
充電経路４１０は、図４の第２のスイッチング装置４２０に対応するＭＯＳトランジスタデバイスＭ_p４２０（例えば、ＰＭＯＳトランジスタ）を駆動する第２の高電圧プリドライバ４１８を更に備える。ＭＯＳトランジスタデバイスＭ_p４２０は、一端においてＶ_batに接続され、他端において第１のカスコードデバイス４２２として実装された別のＭＯＳトランジスタデバイスＭ_cascp４２２（例えば、ＰＭＯＳトランジスタ）に接続される。

反転型チャージポンプ回路５００は、出力コンデンサ３１０を充電するために、フライングコンデンサ３０８からの充電のダンピングを容易にするダンピング経路４２４を更に備える。一実施形態によれば、ダンピング経路４２４は、図４の第３のスイッチング装置４２８を形成する２つのＭＯＳトランジスタデバイス（例えば、ＮＭＯＳトランジスタ）Ｍ_dsw1５０６及びＭ_dsw2５０８を駆動する第３の高電圧プリドライバ４２６を備える。ダンピング経路４２４は、図４の第２の電流制限デバイス４３０として実装された電流制限ＭＯＳトランジスタＭ_d1４３０を更に備える。電流制限ＭＯＳトランジスタＭ_d1４３０は、負帰還制御装置４３２から誤差フィードバック信号を導入する電圧調整トランジスタ（例えば、ＰＭＯＳトランジスタ）Ｍ_reg５１０に直列接続する。電圧調整トランジスタＭ_reg５１０は、図４の第２のカスコードデバイス４３４として実装されるカスコードＭＯＳトランジスタデバイス（ＰＭＯＳトランジスタ）４３４に接続する。

反転型チャージポンプ回路５００は、第１のプリドライバ４１２、第２のプリドライバ４１８、第３のプリドライバ４２６及び負帰還制御装置４３２を駆動するために必要なクロック信号を提供するクロック生成器４３６を更に備える。

図５に示されたような高耐圧（ＨＶ）調整反転型チャージポンプ回路５００は、低電圧ＭＯＳトランジスタを利用する。高耐圧プリドライバにより、チャージポンプは、バッテリ又はＨＶ ＤＣ電圧源Ｖ_bat３０４から直接操作される。また、開示された出力電圧調整方式による反転型チャージポンプ５００は、広い負荷電流範囲（例えば、Ｉ_max／Ｉ_min〜１０００）にわたって操作されうる。それぞれ充電経路４１０及びダンピング経路４２４に含まれた２つのピーク電流制限トランジスタ４１６及び４３０は、ボンドワイヤ寄生（Ｚ_bond）が存在する状態で信頼性の高い動作を確保し、更に、充電経路ドライバデバイス及びダンプ経路ドライバデバイスにおけるジュール加熱を制限し、関連する金属が相互接続する。

電流制限トランジスタ４３０は、ダンプ期間誤差フィードバック調整ループの一部を更に形成する。第４の端子４０８が負帰還制御装置４３２に接続され、出力負電圧を調整する場合、ダンプ期間誤差フィードバック調整ループが形成される。ダンプ期間誤差フィードバック調整ループは、広範囲の負荷電流にわたりチャージポンプ出力電圧を調整するようにダンプ期間電流を制御する合成制御素子である調整制御トランジスタＭ_reg５１０とともに、電流制限トランジスタ４３０を直列で利用する。

第１のスイッチング装置５０２、５０４及び第３のスイッチング装置５０６、５０８を形成する２つのＭＯＳトランジスタデバイス（例えば、ＮＭＯＳトランジスタ）は、高オン抵抗スイッチ及び低オン抵抗スイッチの２つの部分に分割される。例えば、ＮＭＯＳトランジスタ５０２及び５０４は、トランジスタ特性の線形領域において動作する場合にＭ：１の比率の抵抗を有する。ＭＯＳトランジスタデバイス５０２及び５０４のゲート端子は、第１のプリドライバ４１２と接続され、ＭＯＳトランジスタデバイス５０６及び５０８のゲート端子は、第３のプリドライバ４２６と接続される。第１のスイッチング装置４１４の金属酸化物半導体（ＭＯＳ）トランジスタ５０２、５０４のソース端子は、充電経路４１０において第２の端子４０４に接続される。また、第３のスイッチング装置４２８の金属酸化物半導体（ＭＯＳ）トランジスタ５０６、５０８のドレイン端子は、ダンピング経路４２４において第２の端子４０４に接続される。

動作：
例示的な一実施形態によれば、反転型チャージポンプ回路５００の充電経路／期間は、それぞれ、第１のプリドライバ４１２及び第２のプリドライバ４１８と関連付けられた「充電マイナス」及び「充電プラス」経路／期間に分割される。同様に、チャージポンプ回路５００のダンピング経路／期間は、それぞれ、負帰還制御装置４３２及び第３のプリドライバ４２６と関連付けられた「ダンププラス」及び「ダンプマイナス」経路／期間に分割される。例示的な実施形態について、プリドライバ出力における所望の電圧レベルを図５に示す。

クロック生成器４３６は、プリドライバブロック（４１２、４１８及び４２６）、並びに負帰還制御装置４３２への入力としてそれぞれ供給される４相クロックを、入力クロックから生成する。図５には、一実施形態に従ってクロック生成器４３６によって生成されたクロック信号及び波形が示されている。その波形において示されるように、クロック生成器４３６は、充電経路とダンピング経路との非オーバラップ時間（ｔ₃−ｔ₄，ｔ₆−ｔ₁）を確保することで、（ｇｎｄ_drv，Ｖ_neg）と（Ｖｂａｔ_drv，ｇｎｄ_drv）との間の直接経路を除去する。

例示的な一実装例において、図５に示されたようなクロック信号ＣＬＫ_chargem及びＣＬＫ_dumpmは、典型的には、クロック信号ＣＬＫ_chargep及びＣＬＫ_dumppと比較してより長い期間にわたって高い（デジタル「１」又は「ｏｎ」）。また、クロック信号ＣＬＫ_chargem及びＣＬＫ_dumpmの期間は、それぞれクロック信号ＣＬＫ_chargep及びＣＬＫ_dumppの前に開始する。実施形態のうちの１つにおいて、クロック信号ＣＬＫ_chargem及びＣＬＫ_dumpmは、クロック信号ＣＬＫ_chargep及びＣＬＫ_dumppがそれぞれ図５に示されたように低くなった後で終了する（又は低くなる）。クロック信号ＣＬＫ_chargem及びクロック信号ＣＬＫ_chargep、並びにクロック信号ＣＬＫ_dumpm及びＣＬＫ_dumppは、異なる時刻において終了するように示されているが、当然ながら、同一の時間において終了してもよい。

クロック信号ＣＬＫ_chargem及びクロック信号ＣＬＫ_chargepは、チャージポンプ５００の充電期間中にそれぞれＭＯＳトランジスタデバイス５０２及び５０４をｏｎにするように耐ＨＶプリドライバを制御する。同様に、クロック信号ＣＬＫ_dumpm及びクロック信号ＣＬＫ_dumppは、チャージポンプ５００のダンピング期間中にそれぞれＭＯＳトランジスタデバイス５０６及び５０８をｏｎにするように耐ＨＶプリドライバを制御する

充電プラス経路：
充電プラス経路は、ゲート酸化膜耐圧（ＧＯＩ）ストレスがないようにそれぞれ［Ｖ_fgnd、Ｖｂａｔ_drv］電圧レベルでｏｎ及びｏｆｆされるＰＭＯＳスイッチデバイスＭ_p４２０を備える。充電プラス経路はＰＭＯＳカスコードデバイスＭ_cascp４２２を更に備え、そのゲートは、Ｍ_cascp４２２のソース端子がＶ_fgnd＋Ｖ_ｔ（Ｍ_cascpの閾値電圧）を決して下回らないことを保証する高電圧保護のために、Ｖ_fgnd（＝Ｖ_bat−Ｖ_dd）にバイアスされている。カスコードデバイスＭ_cascp４２２は、Ｖ_cflypが「０」ボルトになる場合でもスイッチングＭＯＳデバイスＭ_p４２０がＧＯＩストレス及びホットキャリア注入（ＨＣＩ）ストレスから保護されることを保証する。また、Ｍ_cascpは、［０，Ｖ_bat］の範囲にあるＶ_cflypに対して更に保護される。

充電マイナス経路：
充電マイナス経路は、ＮＭＯＳピーク電流制限デバイスである電流制限ＭＯＳトランジスタ「Ｍ_c1」４１６を備え、そのゲートは、ｇｎｄ_drvに対してＶ_biasnにおいてバイアスをかけられる。Ｖ_biasnは、ピーク電流を所望のレベルに制限する「バイアス生成器」４３８において生成された適切なバイアス電圧である。同一のＶ_biasn電圧は、更に「ダンププラス」経路において電流制限トランジスタ「Ｍ_d1」４３０をバイアスするために使用される。ピーク電流制限は、ボンドワイヤ寄生Ｚ_bondが存在する状態で充電経路及びダンプ経路において高周波数電圧のリンギング振幅を最小限にするために実現される。また、ピーク電流を制限することにより、チャージポンプ動作中のドライバにおけるジュール加熱が限度内であることを更に確保する。

スイッチングデバイス５０２、５０４は、Ｍ_csw1：Ｍ_csw2＝１：Ｍの比率に分割される。Ｍは、Ｍ_csw2に対するＭ_csw1のオン抵抗の比率に相当する。２つのスイッチングデバイス５０２、５０４は、それぞれ高オン抵抗スイッチ及び低オン抵抗スイッチとして動作する。従って、ＭＯＳトランジスタ５０２を「弱スイッチ」と呼び、ＭＯＳトランジスタデバイス５０４を「強スイッチ」と呼ぶ。

スイッチングデバイス５０２のバックゲートは、ダンピング期間中にＭ_c1４１６と関連付けられた寄生ＰＮウェル・ダイオードを介して、ｇｎｄ_drvとＶ_negとの間の導電経路を除去するようにＶ_cflymに接続される。非オーバラップ時間間隔から充電期間（ｔ₆〜ｔ₁）に遷移する間、弱スイッチングデバイスＭ_csw1は、ｃｌｋ_chargem相によって時間ｔ₁において最初にｏｎにされるため、Ｖ_negからｇｎｄ_drvへのＶ_cflymの遷移は、ボンドワイヤ寄生Ｚ_bondが存在する状態で高周波数振動、高振幅振動を除去するのに十分低速である。時間ｔ₂において、Ｖ_cflymがｇｎｄ_drvに落ち着いた後、強スイッチングデバイスＭ_csw2は、フライングコンデンサＣ_fly３０８の充電を開始するｃｌｋ_chargep相によってｏｎにされる。

ダンプマイナス経路：
ダンプマイナス経路において、スイッチングデバイス５０６、５０８は、Ｍ_dsw1：Ｍ_dsw2＝１：Ｎの比率に分割される。Ｎは、Ｍ_dsw2に対するＭ_dsw1のオン抵抗の比率を示す。非オーバラップ時間間隔からダンプ期間（ｔ₃〜ｔ₄）に遷移する間、弱スイッチングデバイスＭ_dsw1は、ｃｌｋ_dumpm相によって時間ｔ₄において最初にｏｎにされるため、ｇｎｄ_drvからＶ_negへのＶ_cflymの遷移は、ボンドワイヤ寄生Ｚ_bondが存在する状態で高周波数振動、高振幅振動を除去するのに十分低速である。時間ｔ₅において、Ｖ_cflymがＶ_negに定着した後、強スイッチングデバイスＭ_dsw2は、フライングコンデンサＣ_fly３０８から出力Ｃ_outコンデンサ３１０のへの充電のダンピングを開始するｃｌｋ_ｄｕｍｐ相によってｏｎにされる。

ダンププラス経路：
ダンププラス経路において、Ｖ_negは、ｃｌｋ_dumppダンプ期間において「−Ｖ_ref」に調整するために、Ｖ_refと比較される。負帰還制御装置４３２は、アナログ誤差型デバイスである。ピーク電流制限デバイス「Ｍ_d1」４３０は、ｇｎｄ_drvに対してＶ_biasnにバイアスされたゲートを有する。Ｖ_biasnは、所望のレベル内にピーク電流を制限するための適切な電圧であり、Ｂｉａｓｎ生成器４３８によって生成される。

ダンププラス経路は、ゲート端子に対して調整制御電圧Ｖ_regが供給されるＭＯＳトランジスタデバイスＭ_regを更に備える。Ｍ_d1とともにＭ_regは、ダンプ期間の負帰還制御ループにおいて合成制御素子及び最終段を直列形成する。提案された合成制御素子により、広範囲の負荷電流（例えば、Ｉ_max／Ｉ_min〜１０００）にわたる出力電圧調整が可能になる。そのような大きな比率が可能であるのは、既存の解決方法のように、誤差増幅器出力と電源デバイス（ダンピング経路における回路部品）との間において大きな比率の電流ミラーリング・ブロック等を間接的に操作することなく、制御（電圧）が電源デバイス上で直接的に動作するためである。

カスコードデバイスＭ_cascn４３４は、適切な電圧（Ｖ_dd）にバイアスをされたゲートを有する。Ｖ_cflypがＶ_batレベルの電圧になる場合、Ｍ_cascnは、ＨＣＩ及びＧＯＩストレスからＭ_reg及びＭ_d1を保護するように構成される。

なお、動作中の既存のチャージポンプ（例えば、図２の２０６）は、最新技術の回路素子により形成された充電プラス経路、充電マイナス経路、ダンププラス経路及びダンプマイナス経路を備えうる。また、チャージポンプ２０６は、フライングコンデンサＣ_flyを充電及び放電するための適切なクロック信号を生成するように構成されたクロック生成器を更に備える。しかし、開示されたチャージポンプ３０２は、少なくとも高耐圧プリドライバ回路と、プリドライバ回路及び負帰還制御装置４３２を駆動する４相クロック信号の使用とに起因して、既存の反転型チャージポンプ回路（例えば、２０６）とは異なる。

負帰還制御装置
図６は、負帰還制御装置６００の一実施形態の例を示す。なお、負帰還制御装置６００は、（図４及び図５に示されたような）負帰還制御装置４３２の実施形態のうちの１つである。負帰還制御装置６００は、図６に示されるように、一端がＶ_refに接続され、他端がＶ_negに接続される、抵抗器コンデンサ（ＲＣ）を用いたフィードバック回路６０２を備える。誤差増幅器６０４において、中点電圧を「０」ボルトと比較する。誤差増幅器６０４は、単一利得（ｇｍ₁，Ｒ₁，Ｃ₁）段を備える。誤差増幅器の出力は、調整ＭＯＳトランジスタデバイスＭ_regのゲートを制御する前に単位利得段でバッファリングされる。

負帰還ループ補償器４３２は、ダンプ期間制御ループを安定させて、チャージポンプ５００の過渡的ループダイナミクスが制御されることを保証するために、Ｖ_negノードと誤差増幅器６０４の出力との間で使用される。ｃｌｋ_dumppが「ハイ」ロジックの場合、スイッチｓ１は閉じ、ｓ２は開き、制御ループが有効化される。Ｖ_regノードは、Ｖｎｅｇから「−Ｖ_reg」までの電圧を調整するように制御される。ｃｌｋ_dumppが「ロー」ロジックの場合、スイッチｓ１が開き、ｓ２が閉じ、Ｖ_regが「０」Ｖに接続され、それにより、ダンプ期間制御ループが無効化される。

ダンプマイナス／充電マイナス経路に対する耐ＨＶプリドライバ：
図７は、一実施形態に係るダンプマイナス／充電マイナス経路に対する耐ＨＶプリドライバ７００の一実施形態の例を示す。例示的な一実装例において、プリドライバ４１２及び４２６（充電マイナス及びダンプマイナス）のトポロジは同一であり、高電圧プリドライバ７００は、高電圧プリドライバブロック４１２、４１８、４２６等の一例を示す。なお、トポロジは、種々の回路設計要求に適合するように異なってもよい。高耐圧プリドライバ回路は、１つ以上のレベルシフタ７０２、７０４及び高電圧保護回路７０６を有する。

充電マイナスプリドライバ４１２の場合、Ｖ_ssは、チャージポンプ動作中に、スイッチング波形であるＶ_cflymに接続される。Ｖ_ssは、充電マイナス経路に対して交互にＶ_negかｇｎｄ_drvになる。また、ダンプマイナス経路において、Ｖ_ssはＶ_negに対応する。双方の場合において、それぞれの経路をｏｎ／ｏｆｆにするために、対応するプリドライバの出力は（Ｖ_ss＋Ｖ_dd）／Ｖ_ssに等しい必要がある。出力電圧は、それぞれ、充電マイナス経路及びダンプマイナス経路において対応するＮＭＯＳスイッチングデバイス［Ｍ_csw1，Ｍ_csw2］及び［Ｍ_dsw1，Ｍ_dsw2］をｏｎ／ｏｆｆにする。予歪基準電流（pre-distorted reference current）は、Ｖ_ddが抵抗器「Ｒ」及び直列ＮＭＯＳトランジスタにわたって印加され、ドレイン端子及びゲート端子が共に短くなり、ユニットサイズが「Ｍ」の状態で、生成される。このようにして生成された電流は、「α」だけ増加され、ＨＶ保護ブロックを通過した後にＶｂａｔ_drvレベルに転送される。

ＨＶ保護ブロックを通過した後のＶｂａｔ_drvレベルからのミラー電流は、ドレイン端子及びゲート端子が短くなり、ユニットサイズが「αＭ」及びＭ１の状態で、抵抗器Ｒ／α、直列ＮＭＯＳトランジスタの直列結合を流れる。

ダンプマイナス／充電マイナス経路に対するプリドライバ回路７００において、バイアス電圧Ｖ_s電圧は（Ｖ_ss＋Ｖ_dd）に等しい。高インピーダンス基準電圧であるＶ_sは、ドレイン端子及びゲート端子が共に短くなる状態でＭＯＳトランジスタＭ１を用いて実現されるクラスＢソーシング段によって、バッファリングされる。ＭＯＳトランジスタＭ２のドレインは、ＨＶ保護ブロックを介してＶ_batに接続され、ソース端子は、局所的に示された供給電圧Ｖ_supply（〜Ｖ_ss＋Ｖ_dd）をプリドライバに対して提供する。

コンデンサＣ１は、プリドライバが動作可能であり、かつ、切り替わっている場合に、スイッチング過渡的キックバックを処理するように、Ｍ１、Ｍ２のゲートにおいて、Ｖ_ssについての基準電圧に対して低インピーダンスを提供する。コンデンサＣ２は、Ｖ_supplyにおいて低インピーダンスを提供することで、高周波数スイッチング電流を提供する。２つのレベルシフタは、［Ｖ_dd，０］電圧領域における２つのクロック位相を、［Ｖ_ss＋Ｖ_dd，Ｖ_ss］電圧領域に変換するために使用される。

レベルシフタ７０２及び７０４は、それぞれ充電マイナス経路及びダンプマイナス経路において、電源デバイス［Ｍ_csw1，Ｍ_csw2］及び［Ｍ_dsw1，Ｍ_dsw2］を更に駆動する局所供給電圧Ｖ_supply上で動作する、図７においてバッファとして示された、適切な大きさのプリドライバを駆動するために使用される、レベルシフトクロック信号を提供する。

充電プラス経路に対する耐ＨＶプリドライバ：
図８は、充電プラス経路に対する耐ＨＶプリドライバ８００の一実施形態の例を示す。プリドライバ回路８００に示されるように、ＰＭＯＳスイッチデバイスＭ_p４２０をｏｎ／ｏｆｆにするために、Ｐ_gateが（Ｖ_fgnd／Ｖ_bat）間を変動するようにする。Ｖ_fgnd＝（Ｖ_bat−Ｖ_dd）は、Ｂｉａｓｎ生成器４３８によって内部で生成されたバイアス電圧である。

予歪基準電流は、Ｖ_ddが抵抗器「Ｒ」及び直列ＮＭＯＳトランジスタにわたって印加され、ドレイン端子及びゲート端子が共に短くなり、ユニットサイズが「Ｍ」の状態で、生成される。生成された電流は「α」だけ増加される。ミラー電流は、ドレイン端子及びゲート端子が共に短くなり、ユニットサイズがＶｂａｔ_drvに接続された「αＭ」及びＭ１の状態で、抵抗器Ｒ／α、直列ＮＭＯＳトランジスタの直列結合を流される。

提案されたバイアスＶ_s電圧は、Ｖｂａｔ_drv−Ｖ_ddである。この高インピーダンス基準電圧は、ドレイン端子及びゲート端子が共に短くなった状態のＭ１と、ｇｎｄ_drvに接続されたドレイン、及び局所的に示された供給電圧Ｖ_supply（〜Ｖｂａｔ_drv−Ｖ_dd）をプリドライバに対して提供するソース端子を有するＭ２とによって実現された、クラスＢシンキング段によってバッファリングされる。クラスＢシンキング段の２つのブランチは、Ｖｂａｔ_drvとｇｎｄ_drvとの間で直接動作するために保護される。

また、充電プラス経路に対する耐ＨＶプリドライバ８００は、プリドライバが動作可能であり、かつ、切り替わっている場合に、スイッチング過渡的キックバックを処理するように、Ｍ１及びＭ２のゲートにおいて基準電圧に対して低インピーダンスを提供するコンデンサＣ１を備える。コンデンサＣ２は、Ｖ_supplyにおいて低インピーダンスを提供することで、高周波数スイッチング電流を提供する。

レベルシフタ（例えば、８０２）は、［Ｖ_dd，０］電圧領域におけるクロック位相ｃｌｋ_chargepを［Ｖｂａｔ_drv，Ｖ_fgnd］電圧領域に変換するために使用される。レベルシフトクロック信号は、充電プラス経路において、電源デバイスＭ_pのＰ_gateを更に駆動する局所供給電圧Ｖ_supply上で動作する、図８においてインバータとして示された、適切な大きさのプリドライバを駆動するために使用される。

当然ながら、以下の特許請求の範囲の主題は、種々の例及び本発明の原理を記述するために使用された文言に限定されず、その範囲から逸脱することなく特許請求の範囲を実施するため変形例が考えられうる。むしろ、本発明の実施形態は、本発明の構造的な均等物及び機能的な均等物の双方を包含する。

本明細書では、本発明のある特定の好適な実施形態、並びに同様のものを実施するある特定の好適な方法及び回路について説明しかつ例示したが、当然ながら、本発明は、それらに限定されず、以下の特許請求の範囲の範囲内で種々に具体化されかつ実施されることは明らかである。

Claims (11)

1. 負電圧を生成する反転型チャージポンプであって、
   直流入力電圧を受信する第１の端子と、
   フライングコンデンサを接続する第２の端子及び第３の端子と、
   出力として前記負電圧を供給する第４の端子と、
   充電経路であって、
   前記第１の端子に接続されており、前記第２の端子に接続された第１のスイッチング装置を駆動する第１のプリドライバ回路と、
   前記第１のスイッチング装置と接続され、当該第１のスイッチング装置のピーク電流を制限する第１の電流制限金属酸化物半導体（ＭＯＳ）トランジスタデバイスと、
   前記第１の端子に接続されており、第１のカスコードデバイスを介して前記第３の端子に接続された第２のスイッチング装置を駆動する第２のプリドライバ回路と
   を備える、前記充電経路と、
   ダンピング経路であって、
   前記第１の端子に接続されており、前記第２の端子及び前記第４の端子に接続された第３のスイッチング装置を駆動する第３のプリドライバ回路と、
   負帰還制御装置と、前記第３の端子に接続された第２のカスコードデバイスとに対して直列に接続され、当該負帰還制御装置のピーク電流を制限する第２の電流制限金属酸化物半導体（ＭＯＳ）トランジスタデバイスと、
   前記第４の端子に接続され、出力の前記負電圧を調整する前記負帰還制御装置と
   を備える、前記ダンピング経路と
   を備えることを特徴とする反転型チャージポンプ。
2. 前記第１、第２及び第３のスイッチング装置は、１つ以上の金属酸化物半導体（ＭＯＳ）トランジスタを備えることを特徴とする請求項１に記載の反転型チャージポンプ。
3. 前記第１のスイッチング装置及び前記第３のスイッチング装置の前記１つ以上のＭＯＳトランジスタは、少なくとも１つの高オン抵抗金属酸化物半導体（ＭＯＳ）トランジスタと、少なくとも１つの低オン抵抗金属酸化物半導体（ＭＯＳ）トランジスタとを備えることを特徴とする請求項２に記載の反転型チャージポンプ。
4. 前記第１のスイッチング装置に含まれる前記金属酸化物半導体（ＭＯＳ）トランジスタのソース端子は、前記反転型チャージポンプの前記第２の端子に接続されていることを特徴とする請求項２に記載の反転型チャージポンプ。
5. 前記第３のスイッチング装置に含まれる前記金属酸化物半導体（ＭＯＳ）トランジスタのドレイン端子は、前記反転型チャージポンプの前記第２の端子に接続されていることを特徴とする請求項２に記載の反転型チャージポンプ。
6. 単一の入力クロック信号から４相クロック信号を生成するクロック生成器を更に備えることを特徴とする請求項１に記載の反転型チャージポンプ。
7. 前記４相クロック信号は、前記第１、第２及び第３のプリドライバ回路と、前記負帰還制御装置とをそれぞれ駆動することを特徴とする請求項６に記載の反転型チャージポンプ。
8. バイアス電圧を、前記１つ以上の金属酸化物半導体（ＭＯＳ）トランジスタに供給するバイアス生成器ブロックを更に備えることを特徴とする請求項２に記載の反転型チャージポンプ。
9. 前記負帰還制御装置は、帰還ネットワーク、誤差増幅器、及び負帰還ループ補償器を備えることを特徴とする請求項１に記載の反転型チャージポンプ。
10. 前記第１、第２及び第３のプリドライバ回路は、１つ以上のクロックレベルシフタと、高電圧保護回路とを備えることを特徴とする請求項１に記載の反転型チャージポンプ。
11. 前記第１及び第２のカスコードデバイスは、金属酸化物半導体（ＭＯＳ）トランジスタに対応していることを特徴とする請求項１に記載の反転型チャージポンプ。

Images