JP5776688B2 - 情報処理装置及びタスク切り替え方法 - Google Patents
情報処理装置及びタスク切り替え方法 Download PDFInfo
- Publication number
- JP5776688B2 JP5776688B2 JP2012512625A JP2012512625A JP5776688B2 JP 5776688 B2 JP5776688 B2 JP 5776688B2 JP 2012512625 A JP2012512625 A JP 2012512625A JP 2012512625 A JP2012512625 A JP 2012512625A JP 5776688 B2 JP5776688 B2 JP 5776688B2
- Authority
- JP
- Japan
- Prior art keywords
- task
- coprocessor
- save
- processor core
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 109
- 230000010365 information processing Effects 0.000 title claims description 22
- 230000004044 response Effects 0.000 claims description 24
- 238000004260 weight control Methods 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims 1
- 230000015654 memory Effects 0.000 description 53
- 238000010586 diagram Methods 0.000 description 10
- 230000001133 acceleration Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Description
タスク切り替え制御部302は、複数のコプロセッサ311〜31nのうち少なくとも1つによって演算されるタスクを、第1のタスクから第2のタスクに切り替える場合に、そのコプロセッサに退避・復元要求信号を出力する。退避・復元要求信号は、演算記憶部に格納された演算内容の退避・復元を要求する信号である。
演算部321〜32nのそれぞれは、プロセッサコア301からの要求に応じて演算を行う。
演算記憶部331〜33nのそれぞれは、演算部321〜32nのそれぞれの演算内容を格納する。
退避・復元部341〜34nのそれぞれは、退避・復元要求信号に応じて、演算記憶部331〜33nのそれぞれに格納された第1のタスクに関する演算内容の退避記憶部351〜35nのそれぞれへの退避、及び、退避記憶部351〜35nのそれぞれに格納された第2のタスクに関する演算内容の演算記憶部331〜33nのそれぞれへの復元、のうち少なくとも1つを実行する。つまり、退避・復元部341〜34nのそれぞれは、複数のコプロセッサ311〜31nのそれぞれに対応する。
退避記憶部351〜35nのそれぞれは、演算記憶部331〜33nのそれぞれから退避した演算内容を格納する。つまり、退避記憶部351〜35nのそれぞれは、複数のコプロセッサ311〜31nのそれぞれに対応する。
タスク切り替え制御部302は、複数のコプロセッサ311〜31nのうち少なくとも1つによって演算されるタスクを、第1のタスクから第2のタスクに切り替える場合に、そのコプロセッサに含まれる退避・復元部に退避・復元要求信号を出力する。ここで、コプロセッサ311に含まれる退避・復元部341に退避・復元要求信号が出力されたものとする。退避・復元部341は、退避・復元要求信号に応じて、演算記憶部331に格納された第1のタスクに関する演算内容の退避記憶部351への退避、及び、退避記憶部351に格納された第2のタスクに関する演算内容の演算記憶部331への復元、のうち少なくとも1つを実行する。
図2に本発明の実施の形態にかかるタスク切り替え高速化回路の構成を示すブロック図である。
タスク切り替え高速化回路10は、プロセッサコア101、コプロセッサ102、103、104、データメモリ112〜114を有する。
コプロセッサ102〜104は、プロセッサコア101からの要求に応じて、タスクの演算を実行する。
さらに、タスク切り替え制御回路105は、ウェイト制御回路107に対して、コプロセッサ102〜104のそれぞれがタスク切り替え中か否かを示すコプロセッサ状態信号を出力する。タスク切り替え制御回路105は、タスク切り替え制御部302として機能する。
コプロセッサ演算器110は、実行するタスクの演算を行う。コプロセッサ演算器110は、タスクの演算内容を演算レジスタ111に格納する。コプロセッサ演算器110は、演算部321〜32nとして機能する。
演算レジスタ111は、コプロセッサ演算器110によって、タスクの演算内容となるデータが格納される。演算レジスタ111は、演算記憶部33n〜33nとして機能する。
プロセッサコア制御回路120は、プロセッサコア101及びコプロセッサ102〜104において実行するタスクを管理する。プロセッサコア制御回路120は、タスク切り替え要求信号によって、タスク切り替え制御回路105に対してコプロセッサ102〜104におけるタスクの切り替えを要求する。プロセッサコア制御回路120は、演算制御信号によって、コプロセッサ102〜104に対してタスクの演算を要求する。
コプロセッサ状態レジスタ152は、コプロセッサ102〜104がタスク切り替え中であるか否かを示す情報が格納される。
タスク番号記憶レジスタ161は、切り替え前のタスクのタスク番号を示す情報が格納される。
次に、本発明のタスク切り替え高速化回路10の動作について、図2のブロック図を用いて説明する。
個々のコプロセッサ102〜104内に存在する演算レジスタデータ退避・復元回路106は、タスク切り替え制御回路105から演算レジスタデータ退避・復元要求信号、および、切り替え先タスク番号信号を受け取る。演算レジスタデータ退避・復元回路106は、所属するコプロセッサがタスク切り替え前に使用されていたら、演算レジスタ111のデータを切り替え前のタスク番号に対応するデータメモリ112のメモリ領域に退避する。また、演算レジスタデータ退避・復元回路106は、所属するコプロセッサがタスク切り替え後に使用されるなら、切り替え後のタスク番号に対応する演算レジスタ111のデータを復元する。切り替え前のタスク番号は、演算レジスタデータ退避・復元回路106内に存在するタスク番号記憶レジスタ161から読み出す。
退避・復元処理が終了したら、演算レジスタデータ退避・復元回路106は、タスク切り替え制御回路105に演算レジスタ退避・復元終了信号を出力する。
演算レジスタデータ退避・復元回路106から演算レジスタ退避・復元終了信号が出力されると、タスク切り替え制御回路105は、コプロセッサ状態レジスタ152に格納される値のうち、演算レジスタ退避・復元終了信号を出力したコプロセッサに対応する値をクリアする。
タスク切り替え制御回路105は、コプロセッサ102〜104におけるタスク切り替え処理が終了したときに、使用中コプロセッサ記憶レジスタ151の値を更新する。
例えば、この図4のように、タスク1からタスク2に切り替えるとき、まず、プロセッサコア201は、プロセッサコア201における演算レジスタのデータ退避・復元処理を行う(S210)。具体的には、プロセッサコア201は、自身が有する演算レジスタに格納されたタスク1の演算内容をデータメモリ205に退避する。そして、プロセッサコア201は、データメモリ205に格納されたタスク2の演算内容を自身が有する演算レジスタに復元する。
最後に、プロセッサコア201は、コプロセッサ204における演算レジスタのデータの退避・復元処理を行う(S213)。ここでも、ステップS211及びS212と同様に、プロセッサコア201が演算内容の退避・復元処理を行う。
次に、タスク2からタスク3に切り換える場合、ステップS210〜S213と同様に、プロセッサコア201が演算レジスタのデータの退避・復元処理を行う(S221〜S224)。次に、プロセッサコア201及びコプロセッサ202〜204は、タスク3を実行する処理を開始する(S230)。
プロセッサコア101及びコプロセッサ102〜104において実行するタスクを、タスク1からタスク2に切り替える(S110)。具体的には、プロセッサコア制御回路120は、タスク切り替え要求信号をタスク切り替え制御回路105に出力する。また、プロセッサコア制御回路120は、タスク2のタスク番号を示す切り替え先タスク番号信号をタスク切り替え制御回路105に出力する。また、プロセッサコア制御回路120は、自身が有する演算レジスタ(図示せず)に格納されたタスク1の演算内容をデータメモリ205に退避し、データメモリ205に格納されたタスク2の演算内容を自身が有する演算レジスタに復元する(S111)。
また、タスク切り替え制御回路105は、コプロセッサ状態レジスタ152に格納される情報のうち、退避処理又は復元処理を要求するコプロセッサ102〜104に対応する値を、タスク切り替え中であることを示す値に更新する。
プロセッサコア制御回路120は、タスク2の演算内容を退避し、タスク3の演算内容を復元する(S131)。
また、タスク切り替え制御回路105は、コプロセッサ状態レジスタ152に格納される情報のうち、退避処理又は復元処理を要求するコプロセッサ103、104に対応する値を、タスク切り替え中であることを示す値に更新する。
また、タスク切り替え制御回路105は、退避処理の実行を要求する演算レジスタデータ退避・復元要求信号をコプロセッサ103に出力する。これによって、コプロセッサ103の演算レジスタデータ退避・復元回路は、退避処理を実行する(S133)。なお、ここでの退避処理は、上述したように、バックグラウンドで実行する。演算レジスタデータ退避・復元回路は、退避処理が終了した場合、演算レジスタデータ退避・復元終了信号をタスク切り替え制御回路105に出力する。
プロセッサコア制御回路120は、タスク2の演算内容を退避し、タスク1の演算内容を復元する(S151)。
また、タスク切り替え制御回路105は、コプロセッサ状態レジスタ152に格納される情報のうち、退避処理又は復元処理を要求するコプロセッサ102〜104に対応する値を、タスク切り替え中であることを示す値に更新する。
そのため、タスク切り替え制御回路105は、演算レジスタデータ退避・復元要求信号をコプロセッサ102に出力しないようにしてもよい。この場合、タスク切り替え制御回路105は、コプロセッサ状態レジスタ152に格納される情報のうち、コプロセッサ102に対応する値は更新しない。
プロセッサコア制御回路120は、タスク1の演算内容を退避し、タスク3の演算内容を復元する(S171)。
また、タスク切り替え制御回路105は、コプロセッサ状態レジスタ152に格納される情報のうち、退避処理又は復元処理を要求するコプロセッサ102〜104に対応する値を、タスク切り替え中であることを示す値に更新する。
もし、1つのタスクのみでしか使用されていないコプロセッサがあるときは、演算レジスタに格納されたデータの退避、復元処理を全て省略するようにしてもよい。
また、使用中コプロセッサ記憶レジスタ151に格納された情報に基づいて、切り替え前の第1のタスクの演算を行うコプロセッサに対応する演算レジスタデータ退避・復元回路のみに演算内容の退避を要求する演算レジスタデータ退避・復元要求信号を出力するようにしている。
また、演算レジスタデータ退避・復元回路106に、切り替え前のタスクを示す情報を格納するタスク番号記憶レジスタ161を有するようにしている。そして、演算レジスタデータ退避・復元回路106は、タスク番号記憶レジスタ161に格納された情報が示すタスクと、タスク切り替え制御回路105から出力された切り替え先タスク番号信号が示すタスクとが同じ場合に、演算内容の退避及び復元のうち少なくとも1つを実行しないようにしてもよい。
図6に本発明のタスク切り替え高速化回路10に用いられるタスク切り替え制御回路105の実施例を示す。この例では、3個のコプロセッサ102〜104に対応したタスク切り替え制御回路105の例を示している。
演算レジスタデータ退避・復元回路106は、タスク番号記憶レジスタ601、比較器602、レジスタ退避・復元制御回路603、レジスタアドレス生成回路604及びデータメモリアドレス生成回路605を有する。
比較器602は、タスク切り替え制御回路105から出力された切り替え先タスク番号信号が示すタスク番号と、タスク番号記憶レジスタ601から出力された信号が示すタスク番号とを比較する。比較器602は、もし、タスク番号が一致すれば、"1"を示す信号を出力し、タスク番号が一致しない場合は、"0"を示す信号を出力する。比較器602から出力された信号は、AND回路621、622及びOR回路631に入力される。なお、AND回路621、622には、比較器602から出力された信号が反転されて入力される。
ウェイト制御回路107は、デコーダ701、セレクタ702〜704、AND回路711〜716及びOR回路721を有する。
また、各回路105、106、107、120において入出力される信号の値が"0"又は"1"となるとして例示しているものがあるが、この値に限られない。
また、本発明は、携帯電話やAV機器に用いられる信号処理LSIにも適用することができる。
30 情報処理装置
101、201、301 プロセッサコア
102、103、104、202、203、204、311、312、31n コプロセッサ
105 タスク切り替え制御回路
106 演算レジスタデータ退避・復元回路
107 ウェイト制御回路
108 タスク毎使用コプロセッサ対応情報テーブル
109 コプロセッサ演算制御回路
110 コプロセッサ演算器
111 演算レジスタ
112、113、114、205、206、207、208 データメモリ
120 プロセッサコア制御回路
151 使用中コプロセッサ記憶レジスタ
152 コプロセッサ状態レジスタ
161 タスク番号記憶レジスタ
209 命令メモリ
210 バスコントローラ
302 タスク切り替え制御部
321、322、32n 演算部
331、332、33n 演算記憶部
341、342、34n 退避・復元部
351、352、35n 退避記憶部
501、502、503 使用中コプロセッサ記憶レジスタ
504、505、506 コプロセッサ状態レジスタ
601 タスク番号記憶レジスタ
602 比較器
603 レジスタ退避、復元制御回路
604 レジスタアドレス生成回路
605 データメモリアドレス生成回路
701 デコーダ回路
702、703、704 セレクタ
Claims (8)
- プロセッサコアと、
前記プロセッサコアからの要求に応じて演算を行う演算手段と、前記演算手段の演算内容を格納する演算記憶手段と、を有する複数のコプロセッサと、
前記複数のコプロセッサのそれぞれに対応し、前記演算記憶手段から退避した演算内容を格納する複数の退避記憶手段と、
前記プロセッサコアと前記複数のコプロセッサの少なくとも1つとにより演算されるタスクを、第1のタスクから第2のタスクに切り替える場合に、前記演算内容の退避または復元を要すると判定されたコプロセッサに対して、退避・復元要求信号を出力するタスク切替制御手段と、
前記複数のコプロセッサのそれぞれに対応した複数の退避・復元手段と、
前記プロセッサコアから前記コプロセッサに対する前記演算の要求を監視するウェイト制御手段と、を備え、
前記タスク切替制御手段は、前記演算内容の退避または復元を要すると判定されたコプロセッサに対応する前記退避・復元手段に前記退避・復元要求信号を出力し、
前記退避・復元要求信号は、前記退避・復元手段に対して、前記演算記憶手段に格納された第1のタスクに関する演算内容の前記退避記憶手段への退避、及び、前記退避記憶手段に格納された第2のタスクに関する演算内容の前記演算記憶手段への復元、のうち少なくとも1つを実行することを要求するためのものであり、
前記ウェイト制御手段は、前記複数の退避・復元手段の全てにおける前記退避及び前記復元の少なくとも1つが終了する前に、前記プロセッサコアの処理が開始され、前記退避及び前記復元の少なくとも1つが終了していない退避・復元手段に対応するコプロセッサに対して前記演算が要求されるときには、前記プロセッサコアの処理を停止し、
前記ウェイト制御手段は、前記演算が要求されるコプロセッサに対応する前記退避・復元手段における、前記退避が終了していない状態ではなく、かつ、前記復元が終了していない状態ではなくなったときに、前記プロセッサコアの処理を再開する、
情報処理装置。 - 前記退避・復元手段は、切り替え前のタスクを示すタスク情報を格納するタスク情報記憶手段を有し、
前記タスク切替制御手段は、前記退避・復元要求信号とともに、前記第2のタスクを示すタスク情報を前記退避・復元手段に出力し、
前記退避・復元手段は、前記タスク切替制御手段から出力されたタスク情報と、前記タスク情報記憶手段に格納されたタスク情報とが同じ場合に、前記演算内容の退避及び復元を実行しないようにするものであり、
前記退避・復元手段は、対応するコプロセッサにおいて実行するタスクが切り替わり、演算内容の演算記憶手段への復元が行われる場合に、前記タスク切替制御手段から出力されたタスク情報を前記タスク情報記憶手段に格納する請求項1に記載の情報処理装置。 - 前記退避・復元要求信号は、切り替え前のタスクの演算内容の退避を要求する退避要求信号と、切り替え先のタスクの演算内容の復元を要求する復元要求信号と、を含み、
前記タスク切替制御手段は、前記複数の退避・復元手段のうち、前記第2のタスクの演算を行うコプロセッサに対応する退避・復元手段のみに前記第2のタスクの演算内容の復元を要求する復元要求信号を出力する請求項1又は2に記載の情報処理装置。 - 前記タスク切替制御手段は、切り替え前のタスクの演算を行うコプロセッサを示すコプロセッサ情報を格納するコプロセッサ情報記憶手段を有し、
前記タスク切替制御手段は、前記コプロセッサ情報に基づいて、前記複数の退避・復元手段のうち、前記第1のタスクの演算を行うコプロセッサに対応する退避・復元手段のみに前記退避要求信号を出力し、前記第2のタスクの演算を行うコプロセッサを示すコプロセッサ情報を前記コプロセッサ情報記憶手段に格納する請求項3に記載の情報処理装置。 - 前記情報処理装置は、前記タスクと、当該タスクの演算を行うコプロセッサとを対応付けた対応情報を格納する対応情報記憶手段をさらに備え、
前記プロセッサコアは、前記複数のコプロセッサにおいて演算するタスクを管理するプロセッサコア制御手段を有し、
前記プロセッサコア制御手段は、前記第1のタスクから第2のタスクに切り替える場合に、前記第2のタスクを示すタスク情報を前記タスク切替制御手段に出力し、
前記タスク切替制御手段は、前記対応情報に基づいて、前記プロセッサコア制御手段から出力されたタスク情報が示す第2のタスクの演算を行うコプロセッサを特定し、特定したコプロセッサに対応する退避・復元手段に前記復元要求信号を出力するとともに、特定したコプロセッサを示すコプロセッサ情報を前記コプロセッサ情報記憶手段に格納する請求項4に記載の情報処理装置。 - 前記プロセッサコアは、前記複数のコプロセッサにおいて演算するタスクを管理するプロセッサコア制御手段を有し、
前記タスク切替制御手段は、前記複数の退避・復元手段のうち、前記第2のタスクの演算を行うコプロセッサに対応する退避・復元手段における演算内容の復元が終了した場合に、前記第1のタスクから第2のタスクへの切り替えの終了を通知するタスク切り替え終了信号を前記プロセッサコア制御手段に出力し、
前記プロセッサコア制御手段は、前記タスク切り替え終了信号に応じて、前記第2のタスクの演算を前記コプロセッサに要求する請求項1乃至4のいずれか1項に記載の情報処理装置。 - 前記プロセッサコアは、前記タスク切替制御手段を有し、
前記コプロセッサは、前記退避・復元手段を有する請求項1乃至6のいずれか1項に記載の情報処理装置。 - プロセッサコアと、前記プロセッサコアからの要求に応じてタスクの演算を行う複数のコプロセッサの少なくとも1つとにより演算されるタスクを、第1のタスクから第2のタスクに切り替える場合に、前記タスクの演算内容の退避または復元を要すると判定されたコプロセッサに対して、前記プロセッサコアが退避・復元要求信号を出力するステップであって、前記退避・復元要求信号は、前記コプロセッサに対して、前記第1のタスクに関する演算内容の退避、及び、前記第2のタスクに関する演算内容の復元、のうち少なくとも1つを実行することを要求するためのものである、退避・復元要求信号を出力するステップと、
前記複数のコプロセッサの全てにおける前記退避及び前記復元の少なくとも1つが終了する前に、前記プロセッサコアの処理が開始され、前記退避及び前記復元の少なくとも1つが終了していないコプロセッサに対して前記演算が要求されるときには、前記プロセッサコアの処理を停止するステップと、
前記演算が要求されるコプロセッサにおいて、前記退避が終了していない状態ではなく、かつ、前記復元が終了していない状態ではなくなったときに、前記プロセッサコアの処理を再開するステップと、
を備えたタスク切り替え方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012512625A JP5776688B2 (ja) | 2010-04-30 | 2011-01-21 | 情報処理装置及びタスク切り替え方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010104880 | 2010-04-30 | ||
JP2010104880 | 2010-04-30 | ||
JP2012512625A JP5776688B2 (ja) | 2010-04-30 | 2011-01-21 | 情報処理装置及びタスク切り替え方法 |
PCT/JP2011/000328 WO2011135759A1 (ja) | 2010-04-30 | 2011-01-21 | 情報処理装置及びタスク切り替え方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011135759A1 JPWO2011135759A1 (ja) | 2013-07-18 |
JP5776688B2 true JP5776688B2 (ja) | 2015-09-09 |
Family
ID=44861088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012512625A Expired - Fee Related JP5776688B2 (ja) | 2010-04-30 | 2011-01-21 | 情報処理装置及びタスク切り替え方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9043806B2 (ja) |
EP (1) | EP2565786A4 (ja) |
JP (1) | JP5776688B2 (ja) |
WO (1) | WO2011135759A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9083845B2 (en) * | 2010-12-23 | 2015-07-14 | Samsung Electronics Co., Ltd. | Global arming method for image processing pipeline |
US10203958B2 (en) * | 2013-07-15 | 2019-02-12 | Texas Instruments Incorporated | Streaming engine with stream metadata saving for context switching |
US9898330B2 (en) * | 2013-11-11 | 2018-02-20 | Intel Corporation | Compacted context state management |
JP2016015475A (ja) * | 2014-06-13 | 2016-01-28 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
JP6281442B2 (ja) * | 2014-08-14 | 2018-02-21 | 富士通株式会社 | 割り当て制御プログラム、割り当て制御方法及び割り当て制御装置 |
JP2016091076A (ja) * | 2014-10-30 | 2016-05-23 | 日本電気株式会社 | 情報処理装置 |
US11449452B2 (en) | 2015-05-21 | 2022-09-20 | Goldman Sachs & Co. LLC | General-purpose parallel computing architecture |
CN107636638B (zh) * | 2015-05-21 | 2021-10-26 | 高盛有限责任公司 | 通用并行计算架构 |
EP3607454A4 (en) * | 2017-04-06 | 2021-03-31 | Goldman Sachs & Co. LLC | PARALLEL MULTIPURPOSE COMPUTER ARCHITECTURE |
JP7259380B2 (ja) * | 2019-02-12 | 2023-04-18 | 日本電気株式会社 | 情報処理実行制御装置、情報処理実行制御システム、情報処理実行制御方法、及び、情報処理実行制御プログラム |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62221732A (ja) * | 1986-03-24 | 1987-09-29 | Nec Corp | 情報処理装置 |
JPH0495137A (ja) * | 1990-08-07 | 1992-03-27 | Nec Corp | オペレーティングシステムのコンテキスト切替方式 |
JP2003512671A (ja) * | 1999-10-20 | 2003-04-02 | ソニー エレクトロニクス インク | 並列コンテキスト切換を用いてアイソクロノス処理をサポートする方法 |
JP2004252983A (ja) * | 2003-02-18 | 2004-09-09 | Microsoft Corp | コプロセッサの性能を強化するシステムおよび方法 |
JP2004272894A (ja) * | 2003-02-18 | 2004-09-30 | Microsoft Corp | グラフィックス処理ユニットのマルチスレッド式カーネル |
JP2006092219A (ja) * | 2004-09-22 | 2006-04-06 | Sony Computer Entertainment Inc | グラフィックプロセッサ、制御用プロセッサおよび情報処理装置 |
WO2008114415A1 (ja) * | 2007-03-20 | 2008-09-25 | Fujitsu Limited | マルチプロセッシングシステム |
JP2008310693A (ja) * | 2007-06-15 | 2008-12-25 | Panasonic Corp | 情報処理装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0451329A (ja) | 1990-06-19 | 1992-02-19 | Nec Corp | コンテキスト切替装置 |
JPH064305A (ja) | 1992-06-22 | 1994-01-14 | Nec Corp | プロセッサのレジスタ入替え判別回路 |
US7389508B2 (en) * | 2003-09-25 | 2008-06-17 | International Business Machines Corporation | System and method for grouping processors and assigning shared memory space to a group in heterogeneous computer environment |
JP4244028B2 (ja) | 2004-09-22 | 2009-03-25 | 株式会社ソニー・コンピュータエンタテインメント | グラフィックプロセッサ、制御用プロセッサおよび情報処理装置 |
JP2008152470A (ja) * | 2006-12-15 | 2008-07-03 | Hitachi Ltd | データ処理システム及び半導体集積回路 |
KR101375836B1 (ko) * | 2007-06-26 | 2014-04-01 | 삼성전자주식회사 | 멀티코어 프로세서 상에서 연관된 작업들을 수행하는 방법및 장치 |
US8589943B2 (en) * | 2007-08-15 | 2013-11-19 | Sony Computer Entertainment Inc. | Multi-threaded processing with reduced context switching |
-
2011
- 2011-01-21 WO PCT/JP2011/000328 patent/WO2011135759A1/ja active Application Filing
- 2011-01-21 US US13/578,917 patent/US9043806B2/en not_active Expired - Fee Related
- 2011-01-21 JP JP2012512625A patent/JP5776688B2/ja not_active Expired - Fee Related
- 2011-01-21 EP EP11774550.5A patent/EP2565786A4/en not_active Withdrawn
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62221732A (ja) * | 1986-03-24 | 1987-09-29 | Nec Corp | 情報処理装置 |
JPH0495137A (ja) * | 1990-08-07 | 1992-03-27 | Nec Corp | オペレーティングシステムのコンテキスト切替方式 |
JP2003512671A (ja) * | 1999-10-20 | 2003-04-02 | ソニー エレクトロニクス インク | 並列コンテキスト切換を用いてアイソクロノス処理をサポートする方法 |
JP2004252983A (ja) * | 2003-02-18 | 2004-09-09 | Microsoft Corp | コプロセッサの性能を強化するシステムおよび方法 |
JP2004272894A (ja) * | 2003-02-18 | 2004-09-30 | Microsoft Corp | グラフィックス処理ユニットのマルチスレッド式カーネル |
JP2006092219A (ja) * | 2004-09-22 | 2006-04-06 | Sony Computer Entertainment Inc | グラフィックプロセッサ、制御用プロセッサおよび情報処理装置 |
WO2008114415A1 (ja) * | 2007-03-20 | 2008-09-25 | Fujitsu Limited | マルチプロセッシングシステム |
JP2008310693A (ja) * | 2007-06-15 | 2008-12-25 | Panasonic Corp | 情報処理装置 |
Also Published As
Publication number | Publication date |
---|---|
EP2565786A4 (en) | 2017-07-26 |
WO2011135759A1 (ja) | 2011-11-03 |
CN102870095A (zh) | 2013-01-09 |
US9043806B2 (en) | 2015-05-26 |
JPWO2011135759A1 (ja) | 2013-07-18 |
EP2565786A1 (en) | 2013-03-06 |
US20130036426A1 (en) | 2013-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5776688B2 (ja) | 情報処理装置及びタスク切り替え方法 | |
JP7313381B2 (ja) | ハードウェアアクセラレーションのためのハードウェアリソースの埋込みスケジューリング | |
JP5323828B2 (ja) | 仮想計算機制御装置、仮想計算機制御プログラム及び仮想計算機制御回路 | |
KR102466984B1 (ko) | 중앙 프로세싱 유닛(cpu)과 보조 프로세서 사이의 개선된 함수 콜백 메커니즘 | |
KR100681199B1 (ko) | 코어스 그레인 어레이에서의 인터럽트 처리 방법 및 장치 | |
JP2011118743A (ja) | ベクトル型計算機及びベクトル型計算機の命令制御方法 | |
KR101693662B1 (ko) | 하드웨어 컨텍스트 복구 흐름 동안에 프로그램가능한 소프트웨어 컨텍스트 상태 실행을 지원하기 위한 방법 및 장치 | |
JP5994679B2 (ja) | 処理装置、及び処理装置の制御方法 | |
US9164799B2 (en) | Multiprocessor system | |
JP2017037370A (ja) | 計算機、プロセス制御方法およびプロセス制御プログラム | |
JP2012238306A (ja) | ルーティングのための方法及び装置 | |
US10095542B2 (en) | Cooperative thread array granularity context switch during trap handling | |
US10289418B2 (en) | Cooperative thread array granularity context switch during trap handling | |
JP7470685B2 (ja) | 集積回路中の算出ユニットをプログラムおよび制御すること | |
JP2008165746A (ja) | アクセラレータ、情報処理装置及び情報処理方法 | |
JP2016189049A (ja) | 半導体装置及びその制御方法 | |
JP6368452B2 (ja) | 非同期のデバイスによって実行されるタスクのスケジューリングの向上 | |
JP2011070290A (ja) | データプロセッサ | |
US10489218B2 (en) | Suppression of speculative accesses to shared memory locations at a processor | |
JP6726136B2 (ja) | データアクセス装置及びアクセスエラーの通知方法 | |
JP5998998B2 (ja) | 演算処理装置、情報処理装置、及び演算処理装置の制御方法 | |
US8065445B1 (en) | On-demand switching between hardware and software implementations of a peripheral device | |
JP5949330B2 (ja) | 情報処理装置、情報処理方法 | |
JP2008046697A (ja) | データ処理ユニット、およびこれを使用したデータ処理装置 | |
JP2005259051A (ja) | プロセッシングユニットおよびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5776688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |