JP5775946B2 - 半導体プロセスセンサおよび半導体プロセスを特徴付ける方法 - Google Patents

Description

関連出願の相互参照
本願は、米国特許法第１１９条（ｅ）に基づき、２００９年７月２８日に出願され「プロセス、電圧、および温度センサ」と題された米国仮出願第６１／２２９，０５６号の優先権を主張し、この出願全体を本明細書に引用により援用する。

発明の背景
１．発明の分野
本発明は、概して半導体装置に関し、より特定的には半導体装置の動作パラメータをモニタすることが可能なセンサに関する。

２．関連技術の説明
半導体装置の性能は、この装置が使用される条件によって変化し得る。たとえば、半導体装置の立上がり時間、立下がり時間、ゲイン、帯域幅、線形性、周波数応答等といった性能の特徴は、典型的には、この装置が使用される電源電圧レベルおよびこの装置の温度によって変化するであろう。しかしながら、たとえ同一種類の２つの装置を同一の製造機器を用いて製造し同一条件で動作させたとしても、一方の装置の性能が他方の装置の性能と異なる場合がある。このような性能上の相違が生じる典型的な原因は、同一の製造機器およびプロセス工程を用いて装置を形成したとしても、個々の装置を形成するプロセスにおいてわずかな相違が生じる可能性がある点にある。このような個々の装置を形成するプロセスにおける相違は典型的に、異なる半導体ウェハ上に形成される装置間、または異なるウェハ上に異なる時に（すなわち異なるロットで）形成される装置間においてより顕著であるが、同一ウェハ上に形成される装置間でも相違が生じる可能性がある（たとえば第１の装置がウェハの端に位置し他方の装置が中央により近い場所に位置する場合）。このような個々の装置を形成するプロセスにおけるわずかな相違のために、装置の性能が装置によって異なる可能性がある。

多くの応用例では、このような装置を形成するプロセスにおけるわずかなばらつきおよびその結果生じる性能の相違は、ほとんど問題にはならないかもしれない、またはその装置が使用される電子回路または機器の設計によって許容することができる。しかしながら、応用例によっては、このような同一種類の装置間の性能の相違が、その装置が使用される電子回路または機器の動作に影響を与える可能性がある。

発明の概要
出願人は、ある種の半導体装置が、温度、電源電圧レベル、およびその装置が形成されたプロセスの影響を受けることを認識していた。これらの影響を受けることは、設計および製造が同一である半導体装置がばらつきのない性能を発揮することが望ましい場合には問題となり得る。そこで、出願人は、装置が動作する電圧レベルおよび温度を検知するとともに装置が製造されたプロセスを示すパラメータを検知することによりこの装置の性能を特徴付けることができるセンサを開発した。次にこの情報を用いて装置を補償することにより、装置間に性能の相違があっても、装置が動作する温度または電源電圧に相違があっても、またはこれらがすべて異なっていても、設計および製造が同一の異なる装置の間で、よりばらつきのない性能が、確実に発揮されるようにすることができる。

本発明のある局面に従い、集積回路が提供される。この集積回路は、プロセスセンサと、温度センサと、電圧センサとを備える。プロセスセンサは、集積回路が形成される半導体プロセスを示すプロセスパラメータを検知し検知されたプロセスパラメータに基づいて半導体プロセスの特徴をプロセスセンサの出力に与えるように構成される。温度センサは、集積回路の温度の表示を温度センサの出力に与えるように構成される。電圧センサは、集積回路の電源電圧レベルの表示を電圧センサの出力に与えるように構成される。プロセスセンサの出力は、温度センサおよび電圧センサのうち少なくとも一方に電気的に結合されて、半導体プロセスの特徴に応じて温度の表示および電源電圧レベルの表示のうち少なくとも一方を補償する。

ある実施の形態に従うと、プロセスセンサの出力は、温度センサおよび電圧センサ双方に電気的に結合されて、半導体プロセスの特徴に応じて温度の表示および電源電圧レベルの表示双方を補償する。

別の実施の形態に従うと、プロセスセンサは、プロセスセンサに電源が投入されるたびに半導体プロセスの特徴を与える。さらに別の実施の形態では、温度センサは、集積回路の温度の表示を温度センサの出力に動的に与えるように構成され、電圧センサは、集積回路の電源電圧レベルの表示を電圧センサの出力に動的に与えるように構成される。

別の実施の形態に従うと、集積回路は、同一の半導体プロセス製造工程を用いてプロセスセンサ、温度センサ、および電圧センサと共通に形成された、関連付けられた半導体装置を含む。ある実施の形態に従うと、この関連付けられた半導体装置はプログラム可能である。さらに別の実施の形態では、この関連付けられた半導体装置は、プロセスセンサによって与えられた半導体プロセスの特徴、温度センサによって与えられた温度の表示、および電圧センサによって与えられた電源電圧レベルの表示に応じて補償される。

別の実施の形態に従うと、集積回路はアルゴリズミックステートマシンをさらに備える。アルゴリズミックステートマシンは、プロセスセンサの出力、温度センサの出力、電圧センサの出力、および関連付けられた半導体装置のプログラマブル入力に電気的に結合される。アルゴリズミックステートマシンは、プロセスセンサによって与えられた半導体プロセスの特徴、温度センサによって与えられた温度の表示、および電圧センサによって与えられた電源電圧レベルの表示に応じて、上記関連付けられた半導体装置を補償するように構成される。さらに別の実施の形態では、関連付けられた半導体装置は、プログラマブルゲインアンプを含み、アルゴリズミックステートマシンは、プログラマブルゲインアンプのゲインおよび周波数応答のうち少なくとも一方を示す動作設定を受ける入力を含む。アルゴリズミックステートマシンは、プロセスセンサによって与えられた半導体プロセスの特徴、温度センサによって与えられた温度の表示、および電圧センサによって与えられた電源電圧レベルの表示に応じて、動作設定に従い、プログラマブルゲインアンプを補償するように構成される。

別の実施の形態に従うと、上記集積回路は、プロセスセンサの出力、温度センサの出力、電圧センサの出力、および関連付けられた半導体装置のプログラマブル入力に電気的に結合された少なくとも１つのインターフェイスをさらに備える。インターフェイスは、プロセスセンサによって与えられた半導体プロセスの特徴、温度センサによって与えられた温度の表示、および電圧センサによって与えられた電源電圧レベルの表示を外部装置に与えるととともに外部装置から補償された動作設定を受けて上記関連付けられた半導体装置のプログラマブル入力に与えるように構成される。

別の実施の形態に従うと、上記関連付けられた半導体装置は出力信号を与える出力を有する。上記集積回路はさらに、プロセスセンサの出力、温度のセンサの出力、および電圧センサの出力に電気的に結合された少なくとも１つのインターフェイスを備える。少なくとも１つのインターフェイスは、プロセスセンサによって与えられた半導体プロセスの特徴、温度センサによって与えられた温度の表示、および電圧センサによって与えられた電源電圧レベルの表示を外部装置に与えて、この外部装置に、半導体プロセスの特徴、温度の表示、および電源電圧レベルの表示に基づいて関連付けられた半導体装置の出力信号を補償させるように構成される。

本発明の別の局面に従い、半導体プロセスに従って形成される半導体装置をモニタする方法が提供される。この方法は、半導体装置が形成される半導体プロセスを示すプロセスパラメータを検知するステップと、検知されたプロセスパラメータに基づいて半導体プロセスを特徴付けるステップとを含む。この方法はさらに、半導体装置の温度を検知するステップと、半導体装置に与えられている電源電圧レベルを検知するステップと、半導体装置の検知された温度および半導体装置に与えられている検知された電源電圧レベルのうち少なくとも一方を、特徴付けるステップに応じて、補償するステップとを含む。

ある実施の形態に従うと、補償するステップは、半導体装置の検知された温度および半導体装置に与えられている検知された電源電圧レベル双方を、特徴付けるステップに応じて、補償するステップを含む。別の実施の形態に従うと、プロセスパラメータを検知するステップ、温度を検知するステップ、半導体装置に与えられている電源電圧レベルを検知するステップ、ならびに半導体装置の検知された温度および半導体装置に与えられている検知された電源電圧レベル双方を補償するステップは、特徴付けるステップに応じて動的に実行される。

別の実施の形態に従うと、半導体プロセスを特徴付けるステップは、半導体プロセスを、高速、標準、および低速のうち１つとして特徴付けるステップを含む。

別の実施の形態に従うと、半導体装置はプログラム可能な半導体装置であり、上記方法はさらに、補償された検知された温度、補償された検知された電源電圧レベル、および特徴付けられた半導体プロセスに応じて、半導体装置の少なくとも１つのプログラム可能なパラメータを調整するステップを含む。さらに別の実施の形態では、上記調整するステップは、プログラム可能な半導体装置に対する動作設定を受けるステップと、補償された検知された温度、補償された検知された電源電圧レベル、および特徴付けられた半導体プロセスを用いて上記動作設定に指標を付けて、補償された動作設定を求めるステップと、補償された動作設定をプログラム可能な半導体装置に与えて、少なくとも１つのプログラム可能なパラメータを調整するステップとを含む。さらに別の実施の形態では、上記受けるステップ、指標を付けるステップ、および与えるステップは、プログラム可能な半導体装置と同一の集積回路上で実行される。これに代わる実施の形態では、上記受けるステップおよび指標を付けるステップは、プログラム可能な半導体装置と異なる集積回路上にあるプロセッサによって実行される。

本発明の別の局面に従い、半導体プロセスセンサが提供され、半導体プロセスセンサは、この半導体プロセスセンサが形成された半導体プロセスを特徴付ける。半導体プロセスセンサは、一定基準電圧源と、プロセス検知抵抗器と、定電流源と、アナログデジタル変換器とを備える。一定基準電圧源は、一定基準電圧信号を与える出力を有する。プロセス検知抵抗器は、一定基準電圧源の出力に電気的に結合された第１の端子と検知された電圧信号を与える第２の端子とを有し、プロセス検知抵抗器は、半導体プロセスセンサを形成するのに使用される半導体プロセスにおける少なくとも１つのばらつきに依存する抵抗を有する。定電流源は、プロセス検知抵抗器の第２の端子に電気的に結合される。アナログデジタル変換器は、プロセス検知抵抗器の第２の端子に結合され半導体プロセスセンサが形成された半導体プロセスを特徴付ける少なくとも１つの出力信号を与える。

ある実施の形態に従うと、プロセスセンサは、一定基準電圧源の出力に電気的に結合された入力と、出力とを有する分圧器をさらに備える。分圧器は、分圧器の入力と分圧器の出力との間に直列接続された複数の抵抗器を含む。アナログデジタル変換器はさらに分圧器に結合され、分圧器は少なくとも１つの電圧を基準電圧信号としてアナログデジタル変換器に与える。この実施の形態のさらなる局面において、分圧器の抵抗器は各々、実質的に同一の高さ、幅、および長さを有し、プロセス検知抵抗器は高さおよび幅を有する。プロセス検知抵抗器の高さは分圧器の抵抗器各々の高さとほぼ同一であり、プロセス検知抵抗器の幅は分圧器の抵抗器各々の幅よりも実質的に小さい。

別の実施の形態に従うと、プロセスセンサは、一定基準電圧源の出力に電気的に結合された入力と、出力とを有する分圧器をさらに備える。分圧器は、複数の異なる基準電圧信号を与える。アナログデジタル変換器は少なくとも１つの比較器を含み、比較器は、分圧器に電気的に結合され複数の異なる基準電圧信号のうち第１の基準電圧信号を受ける第１の入力と、分圧器に電気的に結合され複数の異なる電圧信号のうち第２の基準電圧信号を受ける第２の入力と、プロセス検知センサの第２の端子に電気的に結合され検知された電圧信号を受ける第３の入力とを有する。この少なくとも１つの比較器は、検知された電圧信号を第１および第２の電圧基準信号と比較し少なくとも１つの比較器出力信号を与えるように構成され、この少なくとも１つの比較器出力信号は、半導体プロセスセンサが形成された半導体プロセスを特徴付ける少なくとも１つの出力信号である。

この実施の形態のさらなる局面に従うと、分圧器は分圧器の入力と出力との間に電気的に接続された複数の直列抵抗器を含む。複数の直列抵抗器は、第１の抵抗器と、第２の抵抗器と、第３の抵抗器と、第４の抵抗器とを含む。第１の抵抗器は第１の端子と第２の端子とを有し、第１の抵抗器の第１の端子は分圧器の入力およびプロセス検知抵抗器の第１の端子に電気的に結合され、第１の抵抗器の第２の端子は少なくとも１つの比較器の第１の入力に電気的に結合される。第２の抵抗器は第１の端子と第２の端子とを有し、第２の抵抗器の第１の端子は第１の抵抗器の第２の端子に電気的に結合される。第３の抵抗器は第１の端子と第２の端子とを有し、第３の抵抗器の第１の端子は第２の抵抗器の第２の端子に電気的に結合され、第３の抵抗器の第２の端子は少なくとも１つの比較器の第２の入力に電気的に結合される。第４の抵抗器は第１の端子と第２の端子とを有し、第４の抵抗器の第１の端子は第３の抵抗器の第２の端子に電気的に結合され、第４の抵抗器の第２の端子は分圧器の出力に電気的に結合される。この実施の形態のさらなる局面において、第２の抵抗器の第２の端子は一定基準電圧源の入力に電気的に結合される。

別の実施の形態に従うと、少なくとも１つの比較器は第１の比較器と第２の比較器とを含む。第１の比較器は、第１の基準電圧信号を受ける第１の入力と検知された電圧信号を受ける第２の入力とを有する。第１の比較器は、検知された電圧信号を第１の基準電圧信号と比較し、検知された電圧信号が第１の基準電圧信号よりも大きいことに応じて第１の比較器出力信号を与え、検知された電圧信号が第１の基準電圧信号よりも小さいことに応じて第２の比較器出力信号を与えるように構成される。第２の比較器は第２の基準電圧信号を受ける第１の入力と検知された電圧信号を受ける第２の入力とを有する。第２の比較器は、検知された電圧信号を第２の基準電圧信号と比較し、検知された電圧信号が第２の基準電圧信号よりも大きいことに応じて第３の比較器出力信号を与え、検知された電圧信号が第２の基準電圧信号よりも小さいことに応じて第４の比較器出力を与えるように構成される。

別の実施の形態に従うと、半導体プロセスセンサはさらに符号器を備える。符号器は、第１の比較器出力信号を受ける第１の入力と、第２の比較器出力信号を受ける第２の入力と、第３の比較器出力信号を受ける第３の入力と、第４の比較器出力信号を受ける第４の入力とを有する。符号器は、検知された電圧信号が第１の基準電圧信号よりも大きいことに応じて第１の出力信号をアサートし、検知された電圧信号が第１の基準電圧信号よりも小さく第２の基準電圧信号よりも大きいことに応じて第２の出力信号をアサートし、検知された電圧信号が第２の基準信号よりも小さいことに応じて第３の出力信号をアサートするように構成される。この実施の形態のさらなる局面に従うと、半導体プロセスは符号器による第１の出力信号のアサートに応じて高速であると特徴付けられ、半導体プロセスは符号器による第２の出力信号のアサートに応じて標準であると特徴付けられ、半導体プロセスは符号器による第３の出力信号のアサートに応じて低速であると特徴付けられる。

本発明の別の局面に従い、半導体プロセスセンサが形成される半導体プロセスを特徴付ける方法が提供される。この方法は、実質的に一定の基準電圧を分圧器とプロセス検知抵抗器とに与えるステップと、分圧器において、実質的に一定の基準電圧に基づいて複数の異なる基準電圧を生成するステップと、実質的に一定の基準電圧に基づいてプロセス検知抵抗器の検知された電圧降下を求めるステップとを含み、プロセス検知抵抗器の抵抗は半導体プロセスセンサを形成するのに使用される半導体プロセスにおける少なくとも１つのばらつきに依存する。この方法はさらに、複数の異なる基準電圧を検知された電圧と比較するステップと、比較するステップに基づき、半導体プロセスセンサが形成された半導体プロセスを特徴付けるステップとを含む。

ある実施の形態に従うと、生成するステップは、第１の基準電圧と第２の基準電圧とを生成するステップを含み、比較するステップは、検知された電圧を第１の基準電圧および第２の基準電圧と比較するステップを含む。さらなる実施の形態では、特徴付けるステップは、検知された電圧が第１の基準電圧よりも大きいことに応じて半導体プロセスを高速であると特徴付けるステップと、検知された電圧が第１の基準電圧よりも小さく第２の基準電圧よりも大きいことに応じて半導体プロセスを標準であると特徴付けるステップと、検知された電圧が第２の基準電圧よりも小さいことに応じて半導体プロセスを低速であると特徴付けるステップとを含む。さらに他の実施の形態では、この方法はさらに、半導体プロセスが高速であると特徴付けられたことに応じて第１の出力信号をアサートし、半導体プロセスが標準であると特徴付けられたことに応じて第２の出力信号をアサートし、半導体プロセスが低速であると特徴付けられたことに応じて第３の出力信号をアサートすることを含む。

添付の図面は正しい縮尺で描くことを意図したものではない。これら図面では、さまざまな図に示されている同一またはほぼ同一の構成要素は各々同様の番号で示されている。明確にするために、すべての構成要素にすべての図面において参照符号が付されているわけではない。

本発明のある実施の形態に従うプロセス、電圧および温度（ＰＶＴ）センサのブロック図である。 図１のＰＶＴセンサにおいて有用な例示としてのプロセスセンサのブロック図である。 図２のプロセスセンサのより詳細な模式図である。 図１のＰＶＴセンサにおいて有用な温度センサのブロック図である。 図４の温度センサの一部のより詳細な模式図である。 図１のＰＶＴセンサにおいて有用な電圧センサのブロック図である。 図５の電圧センサの一部のより詳細な模式図である。 図１のプロセス、電圧および温度センサの動作の例示としての方法のフロー図である。 本発明のある実施の形態に従うオンチップのルックアップテーブル／ステートマシンを有する例示としてのプログラマブルゲインアンプのブロック図である。 図７のプログラマブルゲインアンプにおける増幅器または減衰器の簡略化した模式図である。 本発明のある実施の形態に従うルックアップテーブルの一部を示す。 図６のプログラマブルゲインアンプの動作の例示としての方法のフローチャートである。 本発明の別の実施の形態に従うオフチップのファームウェアルックアップテーブルおよびバスインターフェイスを有する例示としてのプログラマブルゲインアンプのブロック図である。 本発明の別の実施の形態に従うオフチップのファームウェアルックアップテーブルを有するプログラマブルゲインアンプのブロック図である。 図１１および図１２のプログラマブルゲインアンプの動作の方法のフローチャートである。

詳細な説明
この発明の応用例は、以下の説明に記載されるまたは図面に示される構成要素の構造および配置の詳細事項に限定されない。本発明は、他の実施の形態が可能であり、かつさまざまなやり方で実施または実行できる。また、本明細書で使用される表現および用語は説明を目的としたものであり限定と見なされるべきではない。「含む」、「備える」または「有する」、「含有する」、「伴う」およびこれらの変形の本明細書における使用は、以下で挙げる事項、その均等物およびさらに他の事項を包含することを意味する。

半導体装置の多くの応用例において、半導体装置がばらつきのない出力信号を与えることは有益である。たとえば、ケーブルテレビ（ＣＡＴＶ）システムでは、上流のプログラマブルゲインアンプ（ＰＧＡ）が（ＤＣゲイン、ゲイン帯域幅、ゲイン平坦性、周波数補償、線形性等といった性能上の特徴という点で）ばらつきのない出力信号を与えて維持することは、下流の構成要素が確実に適切または効率的に動作するようにするには、望ましいであろう。このような応用例では、設計および製造が同一の異なる装置にばらつきのない出力信号を与えることがさらに望ましいであろう。個々の装置をテストして性能の特徴を求めた後に分類し、エンドユーザに対し性能の特徴が同様である別々の装置を提供してもよいが、このようなテストおよび分類は一般的に装置のコストを上昇させる。さらに、このようなテストは装置が使用される環境の相違に対応していないため、装置が動作する電源電圧レベルおよび／または温度の相違が原因で、ある装置の性能が別の装置の性能と異なる可能性もある。

本発明の実施の形態はプロセス（Process）、電圧（Voltage）および温度（Temperature）（ＰＶＴ）センサに関し、ＰＶＴセンサは、ＰＶＴセンサが製造されたプロセスを示すプロセスパラメータ、ＰＶＴセンサが動作する電源電圧レベル、およびＰＶＴが動作する温度を検知するように構成される。このＰＶＴセンサが、関連付けられた装置と同じ集積回路上に実装されかつこの関連付けられた装置と同じプロセス工程によって形成されることにより、ＰＶＴセンサが検知したパラメータが、関連付けられた装置のパラメータを正確に反映することが好ましい。しかしながら、ＰＶＴセンサと、関連付けられた装置が、別々の集積回路上に実装されてもよい。ＰＶＴセンサと、関連付けられた装置が、別々の集積回路上に実装される場合であっても、ＰＶＴセンサを用いて、関連付けられた装置のパラメータを正確に反映するパラメータを検知してもよい。たとえば、ＰＶＴセンサが関連付けられた装置の近傍に配置されるかまたは関連付けられた装置と共通の基板上に設けられ各々への電源電圧が同一の電源から供給される場合、ＰＶＴセンサが検知した電圧および温度パラメータは、関連付けられた装置のパラメータを正確に反映するであろう。

ＰＶＴセンサおよび関連付けられた装置が同一の集積回路上に形成され同一のプロセス工程によって形成される実施の形態に従うと、関連付けられた装置が製造されたプロセスを示す検知されたプロセスパラメータを用いて、関連付けられた装置の性能を質的に特徴付け、関連付けられた装置の性能、関連付けられた装置の検知された動作電源電圧レベル、および関連付けられた装置の検知された動作温度に関する出力信号が与えられる。設計および製造が同一である異なるチップ間で性能の相違があっても、装置が動作する条件に相違があっても、これら出力信号を使用して、関連付けられた装置を構成することにより、関連付けられた装置を補償してよりばらつきのない出力を与えればよい。ある実施の形態では、関連付けられた装置の少なくとも一部がプログラム可能でありこの部分を出力信号に応じてプログラムすることによって関連付けられた装置を補償し一貫した出力を与える。別の実施の形態では、関連付けられた装置の下流の装置を出力信号に応じて構成することにより、関連付けられた装置の性能の相違を補償する。

図１を参照して、本発明の実施の形態に従い、ＰＶＴセンサ１０２を含む、関連付けられた半導体装置（図示せず）に（たとえば物理的に、電気的に、または物理的かつ電気的に）結合されるように構成された回路１００のブロック図が示される。ＰＶＴセンサ１０２は電圧基準回路１０４に結合される。以下でより詳細に説明するように、電圧基準回路１０４は、一般的なロードロップアウト（Low-Dropout）（ＬＤＯ）レギュレータ１０８に結合されたバンドギャップ電圧基準源１０６を含む。ＰＶＴセンサ１０２は、温度センサ１１２と、電圧センサ１１４と、プロセスセンサ１１６と、バイアス回路１０３とを含む。プロセスセンサ１１６は、バイアス回路１０３の出力１１１に結合された入力１２６ａおよび電圧基準回路１０４の出力１１０に結合された入力１２６ｂを含む複数の入力を有する。温度センサ１１２は、バイアス回路１０３の出力１１１に結合された入力１１８ａ、電圧基準回路１０４の出力１１０に結合された入力１１８ｂ、およびプロセスセンサ１１６の出力１２８に結合された入力１１８ｃを含む複数の入力を有する。電圧センサ１１４は、バイアス回路１０３の出力１１１に結合された入力１２２ａ、電圧基準回路１０４の出力１１０に結合された入力１２２ｂ、およびプロセスセンサ１１６の出力１２８に結合された入力１２２ｃを含む複数の入力を有する。図１に示されるように、バイアス回路１０３はＰＶＴセンサ１０２の中に含まれているが、別の実施の形態ではバイアス回路１０３がＰＶＴセンサ１０２の中に含まれていなくてもよい。

電圧基準回路１０４は、安定した複数の基準電圧を、温度センサ１１２、電圧センサ１１４およびプロセスセンサ１１６に与える。従来のバンドギャップ基準１０６は、電圧基準回路１０４からの出力が温度およびたとえば３．３ボルトという電源電圧に対して安定なものとなるように、従来のＬＤＯ電圧レギュレータ１０８の基準として動作する。バイアス回路１０３は、電圧基準回路１０４に応じて、安定した複数のバイアス電流および電圧を温度センサ１１２、電圧センサ１１４およびプロセスセンサ１１６に与える。電圧基準回路およびバイアス回路１０３はＰＶＴセンサ１０２と一体化されていてもＰＶＴセンサとは別のものであってもよいことが理解される。簡潔にするために、バイアス回路１０３とセンサ１１２−１１６との間の接続の詳細の一部は以降の図面では示されていない。

以下で図２および図３と関連付けてより詳細に説明するように、プロセスセンサ１１６は、ＰＶＴセンサ（および関連付けられた、共通に形成された半導体装置）が製造されたプロセスを示すプロセスパラメータを検知するとともにこのプロセスの特徴を出力１２８に与えるように構成される。ある実施の形態では、このプロセスの特徴は、プロセスの「速度」を示す３つの値のうち１つを有する３ビットの数値、すなわち、たとえばトランジスタのゲイン、ポリシリコンの導電性、注入量など、所与の製造プロセスの標準設計性能値に対する、トランジスタおよびその他の共通に形成された装置の相対的な性能である。たとえば、プロセス速度が標準と比較して遅いと判断された場合（本明細書では「低速」プロセスと呼ぶ）、第１ビットがハイに設定され、他の２つのビットがローに設定される。プロセス速度が標準であると判断された場合（本明細書では「標準」プロセスと呼ぶ）、第２ビットがハイに設定され他の２つのビットがローに設定される。プロセス速度が速いと判断された場合（本明細書では「高速」プロセスと呼ぶ）、第３ビットがハイに設定され他の２つのビットがローに設定される。他の実施の形態では、プロセスの特徴が、任意の数のビットまたは値を含み得ること、異なるやり方で符号化し得ること、および、速度以外のプロセスパラメータ、たとえばキャパシタンスを示し得ることが、わかるはずである。

以下で図４および図４Ａと関連付けてより詳細に説明するように、温度センサ１１２は、ＰＶＴセンサ（および関連付けられた、共通に形成された半導体装置）のダイ温度を検知しＰＶＴセンサおよび関連付けられた半導体装置のダイ温度の表示を出力１２０に与えるように構成される。ある実施の形態では、温度の表示は−４０℃から８５℃の温度範囲を表わす５つのビットを含む。この５つのビット（０００００から１１１１１）は、ＰＶＴセンサ（および関連付けられた、共通に形成された半導体装置）のダイ温度の表示が機能し得る温度範囲の３２の異なる下位区分を表わす。ダイ温度の表示が、任意の数のビットを含み得ること、任意の温度範囲を表わし得ること、および任意の数のより小さい（またはより大きい）区分にさらに分割し得ることがわかるはずである。たとえば、別の実施の形態では、温度の表示は−２０℃から６５℃の温度範囲を表わす６つのビットを含み得る。この６つのビット（００００００から１１１１１１）は、温度範囲の６４の異なる下位区分を表わし得る。この下位区分は均一にすることができるが均一でなくてもよいことがわかるはずである。

以下で図５および図５Ａと関連付けてより詳細に説明するように、電圧センサ１１４は、ＰＶＴセンサ（および関連付けられた、共通に形成された半導体装置）の電源（図示せず）の電圧を検知し電源電圧レベルの表示を出力１２４に与えるように構成される。ある実施の形態では、電源電圧レベルの表示は４．５ボルトから５．５ボルトの電圧範囲を表わす４つのビットを含む。この４つのビット（００００から１１１１）は、ＰＶＴセンサ（および関連付けられた、共通に形成された半導体装置）の電源電圧レベルの表示が機能する電圧範囲の１６の異なる下位区分を表わす。電源電圧レベルの表示が、任意の数のビットを含み得ること、任意の電圧範囲を表わし得ること、および任意の数のより小さい（またはより大きい）均一であるまたは均一でない区分にさらに分割し得ることがわかるはずである。たとえば、別の実施の形態では、電源電圧レベルの表示は４．７ボルトから５．２ボルトの電圧範囲を表わす３つのビットを含み得る。この３つのビット（０００から１１１）は、電圧範囲の８つの異なる下位区分を表わし得る。

次に、本発明のある実施の形態に従うプロセスセンサ１１６のさらなる詳細事項について図２を参照しながら説明する。プロセスセンサ２００は、電圧基準回路１０４（図１）に相当する一定基準電圧源２０２と、一定基準電圧源２０２に結合されたプロセスセンサ素子２０４と、プロセスセンサ素子２０４に結合された符号器２０６と、符号器２０６に結合された任意のデジタルバッファ２０８とを含み、デジタルバッファ２０８の出力はプロセスセンサ２００の出力２１０を形成する。

一定基準電圧源２０２は一定の基準電圧信号をプロセスセンサ素子２０４に与える。ある実施の形態では、一定基準電圧源２０２は図１の電圧基準回路１０４によって与えられるが、一定電圧源２０２が別の安定化させた電圧基準源であってもよいことが理解されるはずである。プロセスセンサ素子２０４は、センサ素子（および関連付けられた、共通に形成された半導体装置）が製造されたプロセスを示す１つ以上のパラメータを検知し、このプロセスを特徴付け、この特徴を示すデジタル信号を出力する。以下で説明する実施の形態では、プロセスセンサ素子２０４は、速度を、３つのレベルすなわち低速、標準、高速のうちの１つとして特徴付ける。

ＰＶＴセンサおよび関連付けられた共通に形成された半導体装置の速度が、これら装置が製造されたプロセスによって異なり得ることがわかるはずである。たとえば、９０ｎｍＣＭＯＳ製造プロセスにおいて、この製造プロセスにばらつきがあると、一般的に、このプロセスを用いて作られた装置の中に、設計標準値よりも性能が良い（たとえば高速）ものと、設計標準値よりも性能が劣る（たとえば低速）ものが生じることになる。性能にこのような相違が生じる原因は、一般的に、フィーチャ（トランジスタ）のサイズ、ドーパント量のばらつき、さらには下にあるウェハの向きおよびこのウェハ内のドーパントのばらつきといった、１つ以上のプロセスパラメータのばらつきである。さらに、このようなプロセスパラメータのばらつきが及ぼす影響が、装置のある素子（たとえばＰＭＯＳトランジスタ）に対して、装置の他の素子（たとえばＮＭＯＳトランジスタ）よりも多少大きい可能性がある。このため、潜在的なプロセスのばらつきに応じて、速度を３つのレベルよりも少ないまたは多いレベルに分割するようにプロセスセンサ素子２０４を設計してもよいことがわかるはずである。たとえば、ある種のトランジスタ（たとえばＰＭＯＳトランジスタ）の動作が別の種類のトランジスタ（たとえばＮＭＯＳトランジスタ）の動作と異なる場合、その性能はトランジスタの種類に特有のものであり高速／高速、高速／標準、高速／低速、低速／高速といったように特徴付けることができる。以下で図３に関してより詳細に説明するように、ある実施の形態ではプロセスセンサ素子２０４はポリシリコン抵抗器の抵抗のばらつきに基づくプロセス測定出力（高速、標準、低速）を与えるが、他のプロセス検知方法および他の出力特徴が可能である。

符号器２０６は、プロセスセンサ素子２０４からの信号をデジタル信号に符号化する。この例では、デジタル信号の３つのビットのうち１つのみが特定のタイミングでアサートされる。デジタルバッファ２０８はこのデジタル信号を出力２１０に与える。たとえば、ある実施の形態では、プロセス速度が低速であると判断された場合、第１ビットがハイに設定され他の２つのビットがローに設定される。プロセス速度が標準であると判断された場合、第２ビットがハイに設定され他の２つのビットがローに設定される。プロセス速度が高速であると判断された場合、第３ビットがハイに設定され他の２つのビットがローに設定される。他の実施の形態では潜在的なプロセスのばらつきに応じてプロセスの特徴が任意の数のビットを含み得ることおよび符号化の方法が異なり得ることがわかるはずである。

図３は、本発明のある実施の形態に従う図２のプロセスセンサ２００のより詳細な実施の形態の例を示す。プロセスセンサ３００は、一定基準電圧源２０２と、分圧器３１１と、プロセス検知抵抗器Ｒｓ３０４と、プロセス検知トランジスタ３０７と、複数の比較器３０６と、符号器３１２と、バッファされた複数の出力３１４、３１６、３１８とを含む。一定基準電圧源２０２（これは図１の電圧基準回路１０４でもよい）の出力に結合された入力３０２は、この出力から安定化された電圧を受け分圧器３１１を駆動する。プロセス検知抵抗器Ｒｓ３０４およびプロセス検知トランジスタ３０７は分圧器３１１に結合される。複数の比較器３０６は、分圧器３１１、プロセス検知抵抗器Ｒｓ３０４、およびプロセス検知トランジスタ３０７に結合される。符号器３１２は比較器３０６および複数の出力３１４、３１６、３１８に結合される。

示されている例では、プロセス検知抵抗器Ｒｓ３０４は定電圧を入力３０２から分圧器３１１を介して受ける。プロセス検知トランジスタ３０７のゲートは、一定のバイアス電圧をバイアス電圧源１０３（図３では示されないが図１に示される）から受け、定電流源として動作する。以下でより詳細に説明するように、プロセス検知抵抗器Ｒｓ３０４の抵抗は、分圧器３１１の抵抗器と比較して、プロセスセンサ３００を製造するのに使用された製造プロセスのばらつきの影響を受け易い。このため、プロセス検知抵抗器Ｒｓ３０４によって生成される電圧Ｖｓ３０５は、プロセスセンサ素子を製造するのに使用されたプロセスに依存する。比較器３０６は、分圧器３１１からの電圧Ｖ１ ３０８およびＶ２ ３１０を、電圧Ｖｓ３０５とともにモニタし、プロセスセンサ素子を製造するのに使用されたプロセスを特徴付けるデジタル信号を与える。プロセスセンサ素子を製造するために使用されたプロセスは、電圧Ｖｓ３０５がＶ１ ３０８よりも大きいのか、Ｖ１ ３０８とＶ２ ３１０との間なのか、またはＶ２ ３１０よりも小さいのかに応じて特徴付けられる。ある実施の形態では、プロセスの特徴は、プロセスセンサ素子を形成するのに使用されたプロセスの速度、したがって、関連付けられた半導体装置を形成するのに使用されたプロセスの速度を示す。この速度は、電圧Ｖｓ３０５が電圧Ｖ２ ３１０未満のときは低速であると特徴付けられ、電圧Ｖｓ３０５が電圧Ｖ１ ３０８と電圧Ｖ２ ３１０との間にあるときは標準であると特徴付けられ、電圧Ｖｓ３０５がＶ１ ３０８よりも大きいときは高速であると特徴付けられる。符号器３１２はこのデジタル信号を比較器３０６から受け、上記のように、低速ビット３１４、標準ビット３１６、および高速ビット３１８を含む、センサ素子（および関連付けられた、共通に形成された半導体装置）を形成するのに使用されたプロセスの速度を示す３ビットの信号を生成する。他の実施の形態ではプロセスの特徴が任意の数のビットを含み得ることおよび符号化の方法が異なり得ることがわかるはずである。また、速度を特徴付ける方法が異なっていてもよく、たとえばリング発振器またはクロックを用いるものであってもよいこともわかるはずである。

集積回路の抵抗器の抵抗が、この抵抗器を作るのに使用された材料の抵抗およびこの抵抗器の物理的寸法に関連することは周知である。さらに、抵抗器の抵抗は、抵抗器の断面積（高さ×幅）に対する抵抗器の長さの比率に比例する。プロセス検知抵抗器Ｒｓ３０４の抵抗の違いは、装置の速度を直接評価しないものの、装置の全体的な性能の強力な指標である。分圧器の抵抗器と比較して抵抗器３０４がプロセスのばらつきの影響をより大きく受けるようにするために、プロセス検知抵抗器Ｒｓ３０４の断面積は、分圧器３１１の抵抗器の断面積よりも大幅に小さい。この例では、プロセス検知抵抗器Ｒｓ３０４および分圧器３１１の抵抗器は、従来のポリシリコン抵抗器であり、これら抵抗器すべての高さは実質的に同一である。分圧器３１１のすべての抵抗器およびプロセス検知抵抗器Ｒｓ３０４の抵抗はほぼ同一（たとえばプロセス検知抵抗器Ｒｓ３０４の場合は約２５Ｋオームであり分圧器３１１の抵抗器の場合は約２７Ｋオーム）であり、分圧器３１１の抵抗器の幅はプロセス検知抵抗器Ｒｓ３０４の幅の約２倍であり、分圧器３１１の抵抗器各々の長さはプロセス検知抵抗器Ｒｓ３０４の長さの約２倍よりも少し大きい。抵抗器の断面が２：１以外（たとえば３：１）でもよく抵抗器の高さが互いに異なっていてもよく分圧器の抵抗器の抵抗とプロセス検知抵抗器Ｒｓ３０４の抵抗が互いに異なっていてもよいことが、理解されるはずである。さらに、抵抗のばらつき以外の技術を用いて（たとえばリング発振器の周波数）プロセスのばらつきを検知し得ることが理解されるはずである。

プロセスセンサ３００が、電源電圧レベルの変化および温度変化の影響を実質的に受けないことがわかるはずである。これは、一定基準電圧源２０２が安定した基準電圧を与えるからであり、比較器３０６が与えるプロセスの特徴の性質のためでもある。比較器は、電圧Ｖｓ３０５と電圧Ｖ１ ３０８およびＶ２ ３１０との間の関係をモニタする（たとえば、Ｖｓ３０５が、Ｖ１ ３０８よりも大きいのか、Ｖ１ ３０８とＶ２ ３１０との間なのか、またはＶ２ ３１０よりも小さいのか）。したがって、温度変化の影響がどのようなものであってもこの温度変化は電圧Ｖ１、Ｖ２およびＶ３に対して実質的に等しく影響するであろうため、Ｖｓ３０５とＶ１ ３０８およびＶ２ ３１０との関係は実質的に変わらないであろう。このため、プロセスセンサ３００は、電源電圧レベルおよび温度のばらつきの影響を受けないままである。

次に、本発明のある実施の形態に従う図１の温度センサ１１２のさらなる詳細事項について図４を参照しながら説明する。温度センサ４００は、プロセス誘起エラー訂正回路４０２と、温度センサ素子４０４と、バッファ４０６と、一定基準電圧源４０８と、アナログデジタル（Ａ／Ｄ）変換器４１０と、温度計−２進コード変換器４１２と、任意のデジタルバッファ４１４とを含み、デジタルバッファ４１４の出力は温度センサ４００の出力４１６を形成する。温度センサ素子４０４はプロセス誘起エラー訂正回路４０２に結合される。バッファ４０６は温度センサ素子４０４に結合される。アナログデジタル変換器４１０はバッファ４０６および一定基準電圧源４０８に結合される。温度計−２進コード変換器４１２はアナログデジタル変換器４１０に結合される。デジタルバッファ４１４は温度計−２進コード変換器４１２に結合される。

プロセス誘起エラー訂正回路４０２は、プロセスセンサ３００（図３）から３ビットのプロセス特徴データを受け、温度センサに対するプロセスのばらつきの影響を減じるために、プロセス特徴データに応じて温度センサ素子４０４を少なくとも部分的に補償するように動作する。以下でより詳細に説明するように、温度センサ素子４０４は、温度センサの、したがって関連付けられた半導体装置の、ダイ温度を検出し、このダイの温度を示す電圧信号をバッファ４０６に与える。バッファ４０６は、温度センサ素子４０４をアナログデジタル変換器４１０に対してバッファすることによりアナログデジタル変換器４１０の負荷が温度センサ素子４０４に影響を与えないようにするように構成される。ある実施の形態ではバッファ４０６は温度センサ４００の任意の構成要素である。電圧基準回路１０４（図１）といった一定基準電圧源４０８は、一定の基準電圧信号をアナログデジタル変換器４１０に与える。これに代えて、一定基準電圧源４０８が図１のＬＤＯレギュレータ１０８とは別のＬＤＯレギュレータを含んでいてもよい。アナログデジタル変換器４１０は、バッファ４０６からの電圧信号を一定の基準電圧信号と比較し、この比較に基づいて、ダイ温度を示す温度計−符号化デジタル信号を、温度計−２進コード変換器４１２に与える。従来の温度計−２進コード変換器４１２は、温度計−符号化デジタル信号を、ビット数がより少ない２進符号化デジタル信号に変換する。最後に、デジタルバッファ４１４は、関連付けられた半導体装置のダイ温度を示す２進符号化デジタル信号を、出力４１６に与える。上記のように、ダイ温度のデジタル表示は５ビットである。

次に、本発明のある実施の形態に従うプロセス誘起エラー訂正回路４０２および温度センサ素子４０４のさらなる詳細事項について図４Ａを参照しながら説明する。プロセス誘起エラー訂正回路４０２は、論理回路４０２Ａと、複数のスイッチ４１０Ａ、４１２Ａと、複数の抵抗器４１４Ａ、４１６Ａとを含む。論理回路４０２Ａはプロセスセンサ３００（図３）からの複数の出力３１４、３１６、３１８に結合される。複数のスイッチ４１０Ａ、４１２Ａは各々論理回路４０２Ａの出力によって制御される。複数の抵抗器４１４Ａ、４１６Ａは各々複数のスイッチ４１０Ａ、４１２Ａの出力に結合される。

温度センサ素子４０４は、温度安定性の温度検知抵抗器４０８Ａと、温度依存性の電流源トランジスタ４２０とを含む。温度検知抵抗器４０８Ａは、プロセス誘起エラー訂正回路４０２の複数の温度安定性の抵抗器４１４Ａ、４１６Ａに直列接続される。

論理回路４０２Ａは、プロセスセンサ３００（図３）から３ビットのプロセス特徴を受ける。プロセスセンサから受けたプロセス特徴に応じて、論理回路４０２Ａは複数のスイッチ４１０Ａ、４１２Ａを動作させる。個々のスイッチ４１０Ａ、４１２Ａをオンまたはオフにすることにより、個々の抵抗器４１４Ａ、４１６Ａは通電するかまたはバイパスされる。その結果、抵抗器４１４Ａ、４１６Ａを流れる電流、ひいては温度検知抵抗器４０８Ａを流れる電流を調整することにより、温度センサ素子４０４を製造するのに使用されたプロセスにおけるばらつきを少なくとも部分的に補償し得る。たとえば、ある実施の形態では、上記のように低速プロセスを示すプロセス特徴に応じて、論理回路４０２Ａは、スイッチ４１０Ａをオンにしスイッチ４１２Ａをオフにするように動作する。その結果、抵抗器４１４Ａおよび４１６Ａがバイパスされて温度検知抵抗器４０８Ａを流れる電流が調整されることにより、低速プロセスが少なくとも部分的に補償される。別の例では、上記のように高速プロセスを示すプロセス特徴に応じて、論理回路４０２Ａは、スイッチ４１０Ａおよびスイッチ４１２Ａ双方をオフにするように動作する。その結果、抵抗器４１４Ａおよび４１６Ａがともに通電して温度検知抵抗器４０８Ａを流れる電流が調整されることにより、高速プロセスが少なくとも部分的に補償される。このように、温度センサ素子４０４は、センサ素子を製造するのに使用されたプロセスにおけるばらつきの影響を比較的受けない状態を保つ。論理回路４０２Ａ、複数のスイッチ４１０Ａ、４１２Ａ、および抵抗器４１４Ａ、４１６Ａを異なる方法で構成してセンサ素子４０４の所望の補償を行なってもよいことがわかるはずである。

アナログデジタル変換器４１０（図４）によってデジタル化される電圧信号を生成するために、温度依存性の電流源トランジスタ４２０は、バンドギャップ回路１０６（図１）に結合されて絶対温度に比例する（ＰＴＡＴ）電流を温度検知抵抗器４０８Ａに与える。温度およびその結果として生じる温度検知抵抗器４０８Ａの抵抗に応じて、トランジスタ４２０からの定電流は、電圧信号を、検知抵抗器４０８Ａに、およびもし通電すれば抵抗器４１４Ａ、４１６Ａに生成する。したがって、温度センサ素子４０４がノード４１８Ａに生成した電圧信号は温度とともに変化する。

次に、本発明の実施の形態に従う電圧センサ１１４（図１）のさらなる詳細事項について図５を参照しながら説明する。電圧センサ５００は、プロセス誘起エラー訂正回路５０２と、電圧センサ素子５０４と、バッファ５０６と、一定基準電圧源５０８と、アナログデジタル変換器５１０と、温度計−２進コード変換器５１２と、任意のデジタルバッファ５１４とを含み、デジタルバッファ５１４の出力は電圧センサ５００の出力５１６を形成する。電圧センサ素子５０４はプロセス誘起エラー訂正回路５０２の出力に結合される。バッファ５０６は電圧センサ素子５０４の出力に結合される。アナログデジタル変換器５１０はバッファ５０６の出力および一定基準電圧源５０８に結合される。温度計−２進コード変換器５１２はアナログデジタル変換器５１０の出力に結合される。デジタルバッファ５１４は温度計−２進コード変換器５１２の出力に結合される。

プロセス誘起エラー訂正回路５０２は、プロセスセンサ３００（図３）から３ビットのプロセス特徴を受け、電圧センサに対するプロセスのばらつきの影響を減じるために、プロセス特徴に応じて電圧センサ素子５０４を補償するように動作する。以下でより詳細に説明するように、電圧センサ素子５０４は、電圧センサ、および関連付けられた共通に形成された半導体装置（図示せず）に印加された電源電圧レベルを検出し、電源電圧レベルを示す電圧信号をバッファ５０６に与える。バッファ５０６は、電圧センサ素子５０４をアナログデジタル変換器５１０に対してバッファすることによりアナログデジタル変換器５１０の負荷が電圧センサ素子５０４に影響を与えないようにするように構成される。ある実施の形態ではバッファ５０６は電圧センサ５００の任意の構成要素である。電圧基準回路１０４（図１）といった一定基準電圧源５０８は、一定の基準電圧信号をアナログデジタル変換器５１０に与える。これに代えて、一定基準電圧源５０８が電圧基準回路１０４のＬＤＯレギュレータとは別のＬＤＯレギュレータを含んでいてもよい。アナログデジタル変換器５１０は、電圧信号を一定の基準電圧信号と比較し、この比較に応じて、電源電圧レベルを示す温度計−符号化デジタル信号を、温度計−２進コード変換器５１２に与える。温度計−２進コード変換器５１２は、温度計−符号化デジタル信号を、ビット数がより少ない２進符号化デジタル信号に変換する。最後に、デジタルバッファ５１４は、関連付けられた半導体装置の電源電圧レベルを示す２進符号化デジタル信号を、出力５１６に与える。上記のように、電源電圧レベルの表示は４ビットを含み得る。

次に、本発明のある実施の形態に従うプロセス誘起エラー訂正回路５０２および電圧センサ素子５０４のさらなる詳細事項について図５Ａを参照しながら説明する。プロセス誘起エラー訂正回路５０２は、第１の複数のスイッチ５１２Ａ、５１４Ａ、５１６Ａと、第２の複数のスイッチ５０６Ａ、５０８Ａ、５１０Ａとを含む。第１の複数のスイッチ５１２Ａ、５１４Ａ、５１６Ａは各々電圧基準回路１０４の出力１１０に結合される。個々のスイッチ５０６Ａ、５０８Ａ、５１０Ａは各々プロセスセンサ３００（図３）からの３つの出力３１４、３１６、３１８のうち１つに結合される。たとえば、ある実施の形態では、第１のスイッチ５０６Ａはプロセスセンサ３００の低速ビット３１４に結合され、第２のスイッチ５０８Ａはプロセスセンサ３００の標準ビット３１６に結合され、第３のスイッチ５０８Ａはプロセスセンサ３００の高速ビット３１８に結合される。第１の複数のスイッチ５１２Ａ、５１４Ａ、５１６Ａはまた、第２の複数のスイッチ５０６Ａ、５０８Ａ、５１０Ａに結合されて３つの回路脚部を形成する。たとえば、第１の回路脚部はスイッチ５１２Ａおよび５０６Ａを含み得るものであり、第２の回路脚部はスイッチ５１４Ａおよび５０８Ａを含み得るものであり、第３の回路脚部はスイッチ５１６Ａおよび５１０Ａを含み得るものである。電圧センサ素子５０４は、第１の複数のスイッチ５１２Ａ、５１４Ａ、５１６Ａ各々に結合された抵抗器５１８Ａと、ノード５２０Ａとを含む。

電圧基準回路１０４（図１）の出力１１０は、安定した基準電圧を第１の複数のスイッチ５１２Ａ、５１４Ａ、５１６Ａ各々に与える。第２の複数のスイッチ５０６Ａ、５０８Ａ、５１０Ａは、プロセス誘起エラー訂正回路５０２の３つの脚部を動作させ電圧センサ素子を製造するのに使用されたプロセスにおけるばらつきについて電圧センサ素子５０４を補償するように、制御される。しかしながら、ある実施の形態では任意のある時点において３つの脚部のうち１つのみが通電するようにしてもよい。たとえば、ある実施の形態では、低速プロセスを示すプロセス特徴に応じ、低速ビット３１４が第１のスイッチ５０６Ａをオンにし標準ビット３１６が第２のスイッチ５０８Ａをオフにし高速ビット３１８が第３のスイッチ５１０Ａをオフにすることによって、第１の脚部が通電する。別の例では、高速プロセスを示すプロセス特徴に応じ、低速ビット３１４が第１のスイッチ５０６Ａをオフにし標準ビット３１６が第２のスイッチ５０８Ａをオフにし高速ビット３１８が第３のスイッチ５１０Ａをオンにすることによって、第３の脚部が通電する。最後の例では、標準プロセスを示すプロセス特徴に応じ、低速ビット３１４が第１のスイッチ５０６Ａをオフにし標準ビット３１６が第２のスイッチ５０８Ａをオンにし高速ビット３１８が第３のスイッチ５１０Ａをオフにすることによって、第２の脚部が通電する。

電圧センサ素子５０４を流れる電流は、どの脚部が通電するかによって変化する。ある実施の形態では、通電した脚部を流れる電流、したがって電圧センサ素子５０４を流れる電流は、通電した脚部内の装置のパラメータに依存し得る。ある実施の形態では、通電した脚部を流れる電流は、通電した脚部内のスイッチの大きさの特徴に依存するため、通電した脚部を流れる電流は、通電した脚部内のスイッチの、長さに対する幅の比率に比例する。

一例として、ある実施の形態では、第２の複数のスイッチ５０６Ａ、５０８Ａ、５１０Ａのスイッチ各々は実質的に同一のサイズパラメータ（たとえば長さが０．６μｍで幅が１０μｍで３つのゲートフィンガを含む）のに対し、第１の複数のスイッチ５１２Ａ、５１４Ａ、５１６Ａのスイッチは各々異なるサイズパラメータを有する。たとえば、第１、第２、および第３のスイッチ５１２Ａ、５１４Ａ、および５１６Ａは各々４つのゲートフィンガを含み長さが２μｍであるが、第１のスイッチ５１２Ａの幅は４．８μｍ、第２のスイッチ５１４Ａの幅は５μｍ、第３のスイッチ５１６Ａの幅は５．２μｍである。したがって、第１の複数のスイッチ５１２Ａ、５１４Ａ、５１６Ａ各々のドレイン電流は、その長さに対する幅の比率に比例するので、脚部各々を流れる電流も異なるであろう。このように、プロセスの特徴に応じて３つの脚部のうち１つを通電させて、電圧センサ素子５０４の電流を調整することにより、電圧センサ素子を製造するのに使用されたプロセスにおけるどのようなばらつきも補償できる。スイッチの動作およびサイズパラメータを異なるやり方で構成してもよいことがわかるはずである。

図５Ａに示されるように、電圧センサ素子５０４は、温度安定性抵抗器５１８Ａと直列接続されたトランジスタ５２２Ａを含む。トランジスタ５２２Ａは本質的に飽和したスイッチとして動作し、３つの回路脚部のうちいずれが通電したかに応じて、抵抗器５１８Ａを流れる電流は変化するであろう。抵抗器５１８Ａの抵抗およびプロセス誘起エラー訂正回路５０２によって供給される電流によって決まる抵抗器５１８Ａの電圧降下は、電源電圧Ｖccをオフセットして、電源電圧レベルを示すプロセス補償電圧信号をノード５２０Ａに生成する。このように、低速プロセス特徴に応じて、第１の回路脚部（スイッチ５１２Ａおよび５０６Ａを含む）が通電し、抵抗器５１８Ａの電圧降下が小さくなり、ノード５２０Ａで与えられる電圧信号は、第３の回路脚部（スイッチ５１６Ａおよび５１０Ａを含む）が高速プロセス特徴に基づいて通電するときと比較して小さくオフセットされる。ノード５２０Ａで生成されたプロセス補償電圧信号はバッファ５０６（図５）に与えられる。このように、電圧センサ素子５０４は、センサ素子を製造するのに使用されたプロセスにおけるばらつきおよび温度のばらつきの影響を実質的に受けない状態を保つ。

図６は、本発明のある実施の形態に従うＰＶＴセンサの動作の方法のフローチャートを示す。この方法はブロック６０２で始まる。ブロック６０４で、本発明のある実施の形態に従い共通に形成され関連付けられたＰＶＴセンサを含む半導体装置に電源が投入される。電源が投入されると、ブロック６０６で、ＰＶＴセンサは、ＰＶＴセンサのプロセスセンサ素子、したがって、関連付けられた半導体装置が、製造されたプロセスを、特徴付ける。上記のように、本発明のある実施の形態では、ＰＶＴセンサがプロセスセンサ素子（および関連付けられた、共通に形成された半導体装置）の速度を特徴付けてもよい。プロセスが特徴付けられると、ＰＶＴセンサは、ＰＶＴセンサ（および関連付けられた半導体装置）が製造されたプロセスを示すプロセス制御信号を、ＰＶＴセンサの出力に与える。ブロック６０８で、ＰＶＴセンサは、プロセス制御信号に応じて電圧センサを補償し、電源電圧レベルを求める。電源電圧レベルが求められると、ＰＶＴセンサは、ＰＶＴセンサおよび関連付けられた半導体装置の電源電圧レベルを示す電圧制御信号を与える。ブロック６１０で、ＰＶＴセンサは、プロセスの特徴に応じて温度センサを補償し、ＰＶＴセンサおよび関連付けられた半導体装置のダイ温度を求める。ダイ温度が求められると、温度センサは、ＰＶＴセンサおよび関連付けられた半導体装置のダイ温度を示す温度制御信号を与える。ある実施の形態に従うと、ブロック６０６、６０８および６１０を繰返して、連続して動的に、ＰＶＴセンサおよび関連付けられた半導体装置が製造されたプロセスを特徴付け、ＰＶＴセンサおよび関連付けられた半導体装置の電源電圧レベルを検知し、ＰＶＴセンサおよび関連付けられた半導体装置のダイ温度を検知してもよい。ブロック６０８および６１０を実行する順序が異なっていてもよいことがわかるはずである。また、プロセスを動的に特徴付けて、関連付けられた半導体装置の寿命の中でのプロセス特徴のばらつき（装置の年数を原因とする）に対応してもよいことがわかるはずである。ある実施の形態では、関連付けられた半導体装置に電源が投入されるたびにプロセスの特徴付けを行なう。

本発明のある実施の形態に従うと、ＰＶＴセンサは、検知されたプロセス、電源電圧レベルおよびダイ温度レベルに基づいて関連付けられた半導体装置を構成するのに使用し得る制御信号を与えることにより、よりばらつきのない出力信号を与える。上記のように、ばらつきのない出力信号から多大な利益を享受し得る半導体装置の一例は、ＣＡＴＶシステムの上流のＰＧＡである。

図７は、本発明に従う一体化されたＰＶＴセンサを含む半導体装置７００のブロック図である。示されているように、この半導体装置は、本発明のある実施の形態に従うＰＧＡ７０１とＰＶＴセンサ７０２とを含む。ＰＧＡ７０１は、２段増幅器７１４と、２段減衰器７１２と、ドライバ７１６ａ、７１６ｂと、スイッチ７１８とを含む。ドライバ７１６ａは増幅器７１４の出力に結合される。ドライバ７１６ｂは減衰器７１２の出力に結合される。スイッチ７１８はドライバ７１６ａ、７１６ｂ双方の出力に結合される。

半導体装置７００はまた、バンドギャップ電圧基準回路７１０と、ＬＤＯレギュレータ７０８と、少なくとも１つのバイアス回路７０６と、少なくとも１つバイアスコントローラ７０４と、オンチップのルックアップテーブル／ステートマシン７２０と、シリアルペリフェラルインターフェイス（Serial Peripheral Interface）（ＳＰＩ）７２２とを含む。ＬＤＯレギュレータ７０８はバンドギャップ電圧基準回路７１０の出力に結合される。上記少なくとも１つのバイアス回路７０６は、ＬＤＯレギュレータ７０８の出力と増幅器７１４の入力と減衰器７１２の入力とに結合される。上記少なくとも１つのバイアスコントローラ７０４は、上記少なくとも１つのバイアス回路７０６の入力に結合される。オンチップのルックアップテーブル／ステートマシン７２０は、増幅器７１４のゲイン入力と減衰器７１２のゲイン入力とＰＶＴセンサ７０２の出力とに結合され、シリアルペリフェラルインターフェイス（ＳＰＩ）７２２は、オンチップのルックアップテーブル／ステートマシン７２０に結合される。

上記のように、バンドギャップ電圧基準回路７１０およびＬＤＯレギュレータ７０８は、一定の基準電圧を上記少なくとも１つのバイアス回路７０６およびＰＶＴセンサ７０２（接続は示されていない）に与える。また上記のように、ＰＶＴセンサ７０２は、ＰＶＴセンサ（および関連付けられた、共通に形成された半導体装置）を製造するのに使用されたプロセスを特徴付け、関連付けられた半導体装置の電源電圧レベルを検知し、関連付けられた半導体装置のダイ温度を検知し、対応する制御信号を与える。

この制御信号は、制御信号に応じて上記少なくとも１つのバイアス回路７０６を制御するように構成された上記少なくとも１つのバイアスコントローラ７０４に与えられる。ある実施の形態では、ＰＶＴセンサ７０２によって与えられる制御信号はオンチップのルックアップテーブル／ステートマシン７２０にも与えられる。

ＰＧＡ７００のゲインおよび周波数応答を、増幅器７１４、減衰器７１２、ドライバ７１６、上記少なくとも１つのバイアス回路７０６、およびスイッチ７１８によって制御してもよい。ある例では、増幅器のＤＣゲインは−１から３２ｄＢであり、減衰器のＤＣゲインは−２から−２７ｄＢである。

図８は、増幅器７１２／減衰器７１４の第１または第２段８００およびバイアス回路８０６の、ある実施の形態を示す。増幅器／減衰器の各段８００は、選択可能な縮退抵抗器８０４および選択可能な周波数補償キャパシタ８０２を有する、エミッタ共通増幅器／減衰器である。ある実施の形態では、第１段のゲインステップは非常に小さく０．１ｄＢであるが第２段のゲインステップは１ｄＢである。増幅器／減衰器を３つ以上または２つ未満の段で構成しゲインステップを異なるやり方で定めてもよいことがわかるはずである。バイアス回路８０６は複数の選択可能な電流源を含む。

図７および図８を参照して、ＰＶＴセンサ７０２によって与えられた制御信号に応じて、バイアスコントローラ７０４は、バイアス回路８０６の複数の選択可能な電流源を動作させて所望のバイアス電流を増幅器／減衰器段８００に与える。ある実施の形態では、一度に１つの電流源のみが選択されてもよい。

ルックアップテーブル／ステートマシン７２０は、ＰＶＴセンサ７０２から制御信号を受けそれに加えてＰＧＡの所望のＤＣゲインを含む信号も受けてもよい。ある実施の形態では、所望のＤＣゲインはＳＰＩ７２２を通してルックアップテーブル／ステートマシンに入力される。しかしながら、所望のＤＣゲインを他の方法（たとえば並列入力）を通してルックアップテーブル／ステートマシンに伝えてもよいことがわかるはずである。

ＰＶＴセンサ７０２から与えられた制御信号およびルックアップテーブル／ステートマシン７２０に与えられた所望のＤＣゲインに応じて、オンチップのルックアップテーブル／ステートマシン７２０は、増幅器７１４および減衰器７１２のＤＣゲインおよび周波数応答を制御する。ルックアップテーブル／ステートマシン７２０は、選択可能な縮退抵抗器８０４、選択可能な周波数補償キャパシタ８０２、およびスイッチ７１８を制御して、ＰＧＡ７００の出力における所望のＤＣゲインを調整する。本発明のある実施の形態では、ルックアップテーブル／ステートマシン７２０は、ＰＶＴセンサおよび所望のゲイン入力に応じて増幅器７１４、減衰器７１２およびスイッチ７１８の動作を制御可能なアルゴリズミックステートマシン（Algorithmic State Machine）（ＡＳＭ）を含む。

ルックアップテーブル／ステートマシンのオンチップのルックアップテーブルの一部の実施の形態は、図９からわかるであろう。オンチップのルックアップテーブル９００は、ＤＣゲインレベル指標９０２と、温度センサ入力レベル指標９０４と、プロセスセンサ入力レベル指標９０６とを含む。オンチップのルックアップテーブル９００は、電圧センサ入力レベル指標（図示せず）も含んでいてもよい。図９に示された表はオンチップのルックアップテーブル／ステートマシンの例示としての入力および出力を示すことがわかるはずである。ルックアップテーブルに入力された所望のＤＣゲインおよびＰＶＴ制御信号に応じて、ルックアップテーブル９００は、所望のＤＣゲインを生成するには第１段および第２段のどの抵抗器をスイッチ可能に設定すべきか識別し、ルックアップテーブル／ステートマシンのステートマシンは、識別された抵抗器を設定するように動作する。たとえば、図９を参照して、ＰＶＴからの温度センサ制御信号が１０００１でＰＶＴからのプロセス特徴が０１０で所望のゲインが１１１０１１の場合、オンチップのルックアップテーブル／ステートマシンは、制御信号および所望のゲインを対応する指標にマッピングし、第１段の抵抗器１２および第２段の抵抗器１７に対応するスイッチを閉じて所望の１１１０１１ゲインを維持するように動作する。ＰＶＴセンサの出力およびＰＧＡの所望の周波数応答に従って選択可能な周波数補償キャパシタ８０２のうちいずれを選択するかを決定するための指標を同じようにして与えてもよい。

図１０は、本発明のある実施の形態に従うオンチップのルックアップテーブル／ステートマシンおよびＰＶＴセンサを用いるＰＧＡの動作の方法のフローチャートを示す。この方法はブロック１００２で始まる。ブロック１００４で、オンチップのルックアップテーブル／ステートマシンはユーザによって与えられた所望のＤＣゲインを受ける。ブロック１００６で、オンチップのルックアップテーブル／ステートマシンはＰＶＴセンサからセンサデータを受ける。ブロック１００８で、オンチップのルックアップテーブル／ステートマシンは上記のようにＰＶＴセンサからのセンサデータおよび所望のＤＣゲインに応じてＰＧＡを構成して所望のＤＣゲインをＰＧＡの出力で生成する。ブロック１０１０で、ＰＧＡのいずれかのパラメータ（所望のゲイン、プロセス特徴、ダイ温度および／または電源電圧など）が変化したか否か判断する。どのパラメータも変化していないと判断された場合、ブロック１０１０が繰返される。少なくとも１つのＰＧＡパラメータが変化したと判断された場合、ブロック１０１２で、ルックアップテーブル／ステートマシンは上記のようにＰＧＡの構成を修正して所望のＤＣゲインを維持する。ブロック１０１２でＰＧＡが修正された後、ブロック１０１０が繰返される。ＰＧＡの周波数応答の修正を同じようにして行なってもよいことがわかるはずである。

図１１は、本発明の別の実施の形態に従うＰＧＡ１１０１およびＰＶＴセンサ１１０６を含む半導体装置１１００を示す。図１１に示されるＰＧＡ１１０１は、図７に示されるＰＧＡ７０１に、ルックアップテーブル／ステートマシンが一体化されていることを除いて匹敵する。図７のＰＧＡ７０１と異なり、ＰＧＡ１１０１にはオンチップのルックアップテーブル／ステートマシンは含まれない。その代わりに、ＰＧＡ１１０１は、ファームウェアルックアップテーブル１１０４をダウンロードしたオフチップのマイクロプロセッサ１００２と通信する。ファームウェアルックアップテーブル１１０４は、図９を参照して先に説明したように、制御信号および所望のゲイン指標を含み得る。ある例では、ファームウェアルックアップテーブルは、（たとえばＣ＋＋で記載された）ＰＧＡの回路記述によってプログラムされ、所望のゲイン設定およびＰＶＴセンサの出力を受け、これに基づいて補償されたゲイン設定をＰＧＡに戻す。上記回路記述が保存されたルックアップテーブルを、他の任意のプログラム言語で記載してもよいことがわかるはずである。別の例では、ファームウェアルックアップテーブルは、マイクロプロセッサのＳＲＡＭ、ＥＥＰＲＯＭまたはフラッシュメモリのうち１つに保存されるが、このファームウェアルックアップテーブルが任意の種類のコンピュータメモリに保存されてもよいことがわかるはずである。マイクロプロセッサ１１０２は、ＰＧＡ１１０１と同じプリント回路基板（ＰＣＢ（図示せず））に設けられてもよい。

マイクロプロセッサ１１０２は、ＰＧＡ１１０１のゲインおよび周波数応答を制御するようにプログラムされる。ＰＶＴセンサ１１０６は、ＰＶＴセンサ（および関連付けられた半導体装置）を製造するのに使用されたプロセスを特徴付け、関連付けられた半導体装置の電源電圧レベルを検知し、関連付けられた半導体装置のダイ温度を検知し、対応するＰ、Ｖ、Ｔセンサ信号をバス１１１２を通してマイクロプロセッサ１００２に与える。マイクロプロセッサ１１０２は、Ｐ、Ｖ、Ｔセンサ信号をＰＶＴセンサ１１０６から受け、センサ信号およびユーザによって与えられた所望のゲインを、ダウンロードされたファームウェアルックアップテーブル１１０４の対応する指標にマッピングして、補償されたゲイン信号をＰＧＡ１１０１に与えて、検知されたパラメータを補償する。ある実施の形態では、補償されたゲイン信号は、ＳＰＩ １１０８を介してＰＧＡ１１０１に送信され、上記のように増幅器１１１１および減衰器１１１０の動作を制御するように構成される。ファームウェアルックアップテーブルを別のマイクロプロセッサ１１０２に保存することにより、ＰＧＡ１１０１のダイ面積を縮小してもよく、ファームウェアルックアップテーブル１１０４をファームウェアルックアップテーブルの更新されたバージョンをダウンロードすることによって容易に更新してもよい。

図１２は、本発明の別の実施の形態に従うＰＧＡ１２０２およびＰＶＴセンサ１２０６を含む半導体装置１２００を示す。図１２のＰＧＡ１２０２は、図１１のＰＧＡ１１０１に、ＰＶＴセンサ１２０６とマイクロプロセッサ１２０８との間の接続の構成を除いて、匹敵する。図１１のＰＧＡ１１０１と異なり、図１２のＰＧＡ１２０２は、ＰＶＴセンサ１２０６をマイクロプロセッサ１２０８に接続する別のバスを含まない。その代わりに、ＰＶＴセンサ１２０６は、Ｐ、Ｖ、Ｔセンサ信号をＳＰＩ １２１０に与え、ＳＰＩ １２１０は、ＰＶＴセンサ１２０６からのセンサ信号をマイクロプロセッサ１２０８に伝える。

マイクロプロセッサ１２０８は、ＰＧＡ１２０２のゲインおよび周波数応答を制御するようにプログラムされる。ＰＶＴセンサ１２０６は、ＰＶＴセンサ（および関連付けられた半導体装置）を製造するのに使用されたプロセスを特徴付け、関連付けられた半導体装置の電源電圧レベルを検知し、関連付けられた半導体装置のダイ温度を検知し、対応するＰ、Ｖ、Ｔセンサ信号をＳＰＩ １２１０に与える。マイクロプロセッサ１２０８は、ＳＰＩ １２１０からのＰ、Ｖ、Ｔセンサ信号を受け、センサ信号およびユーザから与えられた所望のゲインをダウンロードされたファームウェアルックアップテーブル１２１２における対応する指標にマッピングして、補償されたゲイン信号をＰＧＡ１２０２に与えて、検知されたパラメータを補償する。ある実施の形態では、補償されたゲイン信号はＰＧＡ１２００にＳＰＩ １２１０を介して送信され、上記のように増幅器１２１４および減衰器１２１６の動作を制御するように構成される。ＳＰＩ １２１０を利用してＰＶＴセンサ１２０６およびマイクロプロセッサ１２０８のインターフェイスとする際に、縮小されたＰＣＢ面積または簡素化されたＰＣＢルーティング方法を用いてもよい。ＰＶＴセンサ１２０６とマイクロプロセッサ１２０８との間の接続は図７または図１１のものと異なってはいるものの、制御信号および所望のゲイン指標のフォーマットは図９を参照して述べたものと同一でもよいことがわかるはずである。

図１３は、本発明のある実施の形態に従うオフチップのファームウェアルックアップテーブルおよびＰＶＴセンサを用いるＰＧＡの動作の方法のフローチャートを示す。この方法はブロック１３０２で始まる。ブロック１３０４で、オフチップのファームウェアルックアップテーブルはユーザによって与えられる所望のＤＣゲインを受ける。ブロック１３０６で、オフチップのファームウェアルックアップテーブルはセンサデータをＰＶＴセンサから受ける。ブロック１３０８で、マイクロプロセッサは、上記のようにＰＶＴセンサからのセンサデータおよびユーザから与えられた所望のＤＣゲインに応じてＰＧＡを構成して、所望のＤＣゲインをＰＧＡの出力で生成する。ブロック１３１０で、ＰＧＡのいずれかのパラメータ（所望のゲイン、プロセス特徴、ダイ温度または電源電圧など）が変化したか否か判断する。変化したパラメータがないと判断された場合、ブロック１３１０が繰返される。これに代えて、少なくとも１つのＰＧＡパラメータが変化したと判断された場合、ブロック１３１２で、マイクロプロセッサはファームウェアルックアップテーブルにおける対応する修正を探す。ファームウェアルックアップテーブルにおいて発見された対応する修正に応じて、ブロック１３１４で、マイクロプロセッサはＰＧＡ１２０２を、補償されたゲイン設定をＰＧＡに与えることによって構成して、上記のように変化したパラメータを打ち消し所望のゲインを維持する。ＰＧＡの周波数応答の修正を同じように行なってもよいことがわかるはずである。

本発明のＰＶＴセンサについてＣＡＴＶシステムのＰＧＡと関連付けて説明してきたが、ＰＶＴセンサを、温度、電圧またはプロセスのばらつきの影響を受け易く安定した出力が望まれる任意の装置とともに使用してもよいことがわかるはずである。たとえば、ＰＶＴセンサをデジタル論理回路とともに使用して、入力または出力バッファインピーダンスを調整してもよく、または、一体化された発振器の安定性を改善し一体化された回路発振器の性能の均一性を発振器のチップ毎に改善してもよい。

本発明に従い、影響を受け易い半導体装置に関連する、ばらつき等の欠点は、装置が動作する電圧レベルおよび温度を検知し装置が製造されたプロセスを示すパラメータを検知して装置の性能を特徴付け、かつ、装置を補償するのに使用し得るセンサ信号を与えることにより、よりばらつきのない性能を確実なものにすることができるセンサを与えることによって減じられる。

上記のように、本発明の実施の形態は、関連付けられた共通に形成された装置が製造されたプロセスを示すプロセスパラメータと、関連付けられた装置が動作する電源電圧レベルと、関連付けられた装置が動作する温度とを検知するように構成されたプロセス、電圧、および温度（ＰＶＴ）センサに向けられている。ある実施の形態では、ＰＶＴセンサを関連付けられた装置と同じ集積回路上に実装し同じプロセス工程によって形成することによってＰＶＴセンサが検知したパラメータが関連付けられた装置のパラメータを正確に反映するようにしてもよいことが、わかるはずである。しかしながら、別の実施の形態では、ＰＶＴセンサと、関連付けられた装置を、比較的近接した場所にある（たとえば同一基板に装着される）別々の集積回路上に実装してもよい。ＰＶＴセンサが、関連付けられた装置とは別の集積回路上に実装されるが、これらが物理的に近い場所にあり（たとえば同一基板上にある）、かつ電力が同一電源から供給される場合、ＰＶＴセンサを用いて、関連付けられた半導体装置の温度および電源電圧を正確に反映するプロセス補償温度信号および電源電圧信号を与えてもよい。

ある実施の形態に従い、ＰＶＴセンサおよび関連付けられた共通に形成された半導体装置が製造されたプロセスを示す検知されたプロセスパラメータを用いて、関連付けられた装置の性能を質的に特徴付け、ＰＶＴセンサおよび関連付けられた装置の性能、ＰＶＴセンサおよび関連付けられた装置の検知された動作電源電圧レベル、ならびにＰＶＴセンサおよび関連付けられた装置の検知された動作温度を示す出力信号を与える。これら出力信号を用いて、関連付けられた装置を構成することにより、関連付けられた装置を補償して、設計および製造が同一の異なるチップ間の性能の相違に関わらずかつ装置が動作する条件の相違に関わらず、よりばらつきのない出力を与えてもよい。ある実施の形態では、関連付けられた装置の少なくとも一部がプログラム可能でありこの部分を出力信号に応じてプログラムして関連付けられた装置を補償してばらつきのない出力を与える。別の実施の形態では、関連付けられた装置よりも、動作上、下流にある装置を、出力信号に応じて構成して、関連付けられた装置における性能の相違を補償することができる。

本発明の少なくとも１つの実施の形態のいくつかの局面について説明してきたが、さまざまな変更、修正、および改良に当業者が容易に想到するであろうことがわかるはずである。このような変更、修正および改良は、この開示の一部であることが意図されているとともに本発明の範囲に含まれることが意図されている。よって上記説明および図面は例示に過ぎない。

１００ 回路、１０２ ＰＶＴセンサ、１０３ バイアス回路、１０４ 電圧基準回路、１０６ バンドギャップ電圧基準源、１０８ ＬＤＯ電圧レギュレータ、１１２ 温度センサ、１１４ 電圧センサ、１１６ プロセスセンサ。

Claims (11)

1. 半導体プロセスセンサであって、前記半導体プロセスセンサは、前記半導体プロセスセンサが形成された半導体プロセスを特徴付け、
   一定基準電圧信号を与える出力を有する一定基準電圧源と、
   前記一定基準電圧源の出力に電気的に結合された第１の端子と検知された電圧信号を与える第２の端子とを有するプロセス検知抵抗器とを備え、前記プロセス検知抵抗器は、前記半導体プロセスセンサを形成するのに使用される半導体プロセスにおける少なくとも１つのばらつきに依存する抵抗を有し、
   前記プロセス検知抵抗器の第２の端子に電気的に結合された定電流源と、
   前記プロセス検知抵抗器の第２の端子に結合され前記半導体プロセスセンサが形成された半導体プロセスを特徴付ける少なくとも１つの出力信号を与えるアナログデジタル変換器とを備える、半導体プロセスセンサ。
2. 前記一定基準電圧源の出力に電気的に結合された入力と、出力とを有する分圧器をさらに備え、前記分圧器は、前記分圧器の入力と前記分圧器の出力との間に直列接続された複数の抵抗器を含み、
   前記分圧器はさらに前記アナログデジタル変換器に結合され、前記分圧器は少なくとも１つの電圧を基準電圧信号として前記アナログデジタル変換器に与える、請求項１に記載の半導体プロセスセンサ。
3. 前記分圧器の抵抗器は各々、同一の高さ、幅、および長さを有し、前記プロセス検知抵抗器は高さおよび幅を有し、前記プロセス検知抵抗器の高さは前記分圧器の抵抗器各々の高さと同一であり、前記プロセス検知抵抗器の幅は前記分圧器の抵抗器各々の幅よりも小さい、請求項２に記載の半導体プロセスセンサ。
4. 前記アナログデジタル変換器は少なくとも１つの比較器を含み、前記比較器は、前記分圧器に電気的に結合され第１の基準電圧信号を受ける第１の入力と、前記分圧器に電気的に結合され第２の基準電圧信号を受ける第２の入力と、前記プロセス検知抵抗器の第２の端子に電気的に結合され検知された電圧信号を受ける第３の入力とを有し、前記少なくとも１つの比較器は、前記検知された電圧信号を前記第１および第２の電圧基準信号と比較し少なくとも１つの比較器出力信号を与えるように構成され、前記少なくとも１つの比較器出力信号は、前記半導体プロセスセンサが形成された半導体プロセスを特徴付ける前記少なくとも１つの出力信号である、請求項２に記載の半導体プロセスセンサ。
5. 前記分圧器は前記分圧器の入力と出力との間に電気的に接続された複数の直列抵抗器を含み、前記複数の直列抵抗器は、
   第１の端子および第２の端子を有する第１の抵抗器を含み、前記第１の抵抗器の第１の端子は前記分圧器の入力および前記プロセス検知抵抗器の第１の端子に電気的に結合され、前記第１の抵抗器の第２の端子は前記少なくとも１つの比較器の第１の入力に電気的に結合され、
   第１の端子および第２の端子を有する第２の抵抗器を含み、前記第２の抵抗器の第１の端子は前記第１の抵抗器の第２の端子に電気的に結合され、
   第１の端子および第２の端子を有する第３の抵抗器を含み、前記第３の抵抗器の第１の端子は前記第２の抵抗器の第２の端子に電気的に結合され、前記第３の抵抗器の第２の端子は前記少なくとも１つの比較器の第２の入力に電気的に結合され、
   第１の端子および第２の端子を有する第４の抵抗器を含み、前記第４の抵抗器の第１の端子は前記第３の抵抗器の第２の端子に電気的に結合され、前記第４の抵抗器の第２の端子は前記分圧器の出力に電気的に結合される、請求項４に記載の半導体プロセスセンサ。
6. 前記第２の抵抗器の第２の端子は前記一定基準電圧源の入力に電気的に結合される、請求項５に記載の半導体プロセスセンサ。
7. 前記少なくとも１つの比較器は、
   前記第１の基準電圧信号を受ける第１の入力と前記検知された電圧信号を受ける第２の入力とを有する第１の比較器を含み、前記第１の比較器は、前記検知された電圧信号を前記第１の基準電圧信号と比較し、前記検知された電圧信号が前記第１の基準電圧信号よりも大きいことに応じて第１の比較器出力信号を与え、前記検知された電圧信号が前記第１の基準電圧信号よりも小さいことに応じて第２の比較器出力信号を与えるように構成され、
   前記第２の基準電圧信号を受ける第１の入力と前記検知された電圧信号を受ける第２の入力とを有する第２の比較器を含み、前記第２の比較器は、前記検知された電圧信号を前記第２の基準電圧信号と比較し、前記検知された電圧信号が前記第２の基準電圧信号よりも大きいことに応じて第３の比較器出力信号を与え、前記検知された電圧信号が前記第２の基準電圧信号よりも小さいことに応じて第４の比較器出力信号を与えるように構成される、請求項５または６に記載の半導体プロセスセンサ。
8. 前記第１の比較器出力信号を受ける第１の入力と、前記第２の比較器出力信号を受ける第２の入力と、前記第３の比較器出力信号を受ける第３の入力と、前記第４の比較器出力信号を受ける第４の入力とを有する符号器をさらに備え、前記符号器は、前記検知された電圧信号が前記第１の基準電圧信号よりも大きいことに応じて第１の出力信号をアサートし、前記検知された電圧信号が前記第１の基準電圧信号よりも小さく前記第２の基準電圧信号よりも大きいことに応じて第２の出力信号をアサートし、前記検知された電圧信号が前記第２の基準電圧信号よりも小さいことに応じて第３の出力信号をアサートするように構成される、請求項７に記載の半導体プロセスセンサ。
9. 半導体プロセスセンサが形成される半導体プロセスを特徴付ける方法であって、
   一定の基準電圧を分圧器とプロセス検知抵抗器とに与えるステップと、
   前記分圧器において、前記一定の基準電圧に基づいて複数の異なる基準電圧を生成するステップと、
   前記一定の基準電圧に基づいて前記プロセス検知抵抗器の検知された電圧降下を求めるステップとを含み、前記プロセス検知抵抗器の抵抗は前記半導体プロセスセンサを形成するのに使用される半導体プロセスにおける少なくとも１つのばらつきに依存し、
   前記複数の異なる基準電圧を前記検知された電圧と比較するステップと、
   前記比較するステップに基づき、前記半導体プロセスセンサが形成された半導体プロセスを特徴付けるステップとを含む、方法。
10. 前記生成するステップは、第１の基準電圧と第２の基準電圧とを生成するステップを含み、前記比較するステップは、前記検知された電圧を前記第１の基準電圧および前記第２の基準電圧と比較するステップを含む、請求項９に記載の方法。
11. 前記特徴付けるステップは、
    前記検知された電圧が前記第１の基準電圧よりも大きいことに応じて前記半導体プロセスを高速であると特徴付けるステップと、
    前記検知された電圧が前記第１の基準電圧よりも小さく前記第２の基準電圧よりも大きいことに応じて前記半導体プロセスを標準であると特徴付けるステップと、
    前記検知された電圧が前記第２の基準電圧よりも小さいことに応じて前記半導体プロセスを低速であると特徴付けるステップとを含む、請求項１０に記載の方法。