[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5775060B2 - セラミック基板及びその製造方法 - Google Patents

セラミック基板及びその製造方法 Download PDF

Info

Publication number
JP5775060B2
JP5775060B2 JP2012277276A JP2012277276A JP5775060B2 JP 5775060 B2 JP5775060 B2 JP 5775060B2 JP 2012277276 A JP2012277276 A JP 2012277276A JP 2012277276 A JP2012277276 A JP 2012277276A JP 5775060 B2 JP5775060 B2 JP 5775060B2
Authority
JP
Japan
Prior art keywords
layer
ceramic substrate
terminal portion
adhesion
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012277276A
Other languages
English (en)
Other versions
JP2014120738A (ja
Inventor
大塚 祐磨
祐磨 大塚
敦士 内田
敦士 内田
一範 福永
一範 福永
光平 吉村
光平 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2012277276A priority Critical patent/JP5775060B2/ja
Priority to US14/133,238 priority patent/US9338897B2/en
Priority to CN201310705989.1A priority patent/CN103889146B/zh
Publication of JP2014120738A publication Critical patent/JP2014120738A/ja
Application granted granted Critical
Publication of JP5775060B2 publication Critical patent/JP5775060B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09181Notches in edge pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09545Plated through-holes or blind vias without lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/1338Chemical vapour deposition
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377Protective layers
    • H05K2203/1394Covering open PTHs, e.g. by dry film resist or by metal disc
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146By vapour deposition
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Led Device Packages (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、発光ダイオード等の部品を搭載するために用いるセラミック基板及びその製造方法に関するものである。
従来、発光素子の一種として、発光ダイオード(Light emission diode:以下LEDとも記す)がよく知られている。近年においては、高輝度青色発光ダイオードが実用化された結果、赤色、緑色及び青色のLEDを組み合わせて高輝度の白色光が得られるようになった。そのため、これら3色のLEDを電球や自動車のヘッドライトとして使用するための開発が進められている。LEDは電力消費量が少ないという利点を有するため、ヘッドライトにLEDを使用すればバッテリーの負荷を減らすことが可能である。そのほか、LEDは長寿命という利点も有するため、蛍光灯や電球などといった照明器具への適用も検討されている。上記のような用途でLEDを使用する場合、LEDの利点を最大限引き出すためには、LEDを搭載するためのパッケージ自体の性能がよいことも重要なファクターとなる。その点、セラミックパッケージは、例えばオーガニックパッケージと比較して耐久性、耐熱性、耐食性、放熱性に優れることから、LEDの搭載に好適であると考えられている。
このセラミックパッケージを構成するセラミック基板では、絶縁体部分に例えばアルミナを主成分としたセラミック材料が使用され、導体部分にアルミナと同時焼成可能な金属(例えば、タングステンやモリブデン)が使用されている。さらに、セラミック基板の主面には、LEDと接続するための接続端子部が形成される。接続端子部は、銅からなる銅層と、その銅層を被覆するための被覆金属層(例えば、ニッケル層及び金層)とを従来周知の手法(スパッタリングやめっきなどの手法)によって順次積層することで形成されている。また、接続端子部を構成する銅層は、セラミック層との密着性に劣る。従って、接続端子部の密着性を図るために、チタンからなる密着層が銅層の下地層として形成されている(例えば、特許文献1等参照)。
特開2010−223849号公報
ところが、セラミック基板の接続端子部にLEDをはんだ接続してセラミックパッケージを構成しそのパッケージを高温、高湿の環境下(例えば、温度85℃、湿度85%)で使用すると、はんだのフラックス成分(活性成分)によって、接続端子部における銅層とチタンの密着層との界面で腐食が発生してしまう。このため、接続端子部においてオープン不良が発生する。また、LED以外にICチップなど他の部品を接続端子部にはんだ接続したセラミックパッケージでも、高温、高湿の環境下で使用する場合には、同様に腐食によるオープン不良が問題となる。
本発明は上記の課題に鑑みてなされたものであり、その目的は、接続端子部における腐食を防止することができ、接続信頼性に優れたセラミック基板を提供することにある。また、別の目的は、前記セラミック基板を製造するのに好適なセラミック基板の製造方法を提供することにある。
そして上記課題を解決するための手段(手段1)としては、主面を有するセラミック基板本体と、前記セラミック基板本体の主面上に設けられ、はんだを介して他の部品に接続される接続端子部とを備え、前記接続端子部が、銅層と、前記銅層の表面を覆うように設けられる被覆金属層とを含んで構成され、前記セラミック基板本体と前記接続端子部との間に、チタンまたはクロムからなる密着層が設けられたセラミック基板であって、前記接続端子部における前記銅層と前記密着層との間に設けられ、チタンとタングステンとの合金、ニッケルとクロムとの合金、タングステン、パラジウム及びモリブデンのうちのいずれかからなる中間層をさらに備え、前記密着層及び前記中間層は、前記銅層の側面よりも基板平面方向に引っ込んでいるとともに、前記セラミック基板本体の主面上にはメタライズ金属層が設けられ、前記メタライズ金属層は、前記密着層をエッチングするエッチング液から保護する保護層で被覆され、その保護層上に前記密着層が形成されていることを特徴とするセラミック基板がある。
手段1に記載の発明によると、セラミック基板本体と接続端子部の間にチタン(Ti)またはクロム(Cr)からなる密着層が設けられているので、セラミック基板本体と接続端子部との密着強度を十分に確保することができる。さらに、本発明では、接続端子部の銅層と密着層との間に中間層が設けられており、それら密着層及び中間層は、銅層の側面よりも基板平面方向に引っ込んでいるため、接続端子部に他の部品をはんだ接続する場合、はんだのフラックス成分が中間層と銅層との界面に接触し易くなる。本発明のセラミック基板では、中間層がチタン(Ti)とタングステン(W)との合金、ニッケル(Ni)とクロム(Cr)との合金、タングステン(W)、パラジウム(Pd)及びモリブデン(Mo)のうちのいずれかから形成されている。中間層を構成するこれらの金属は、はんだ中のフラックス成分に対する耐腐食性がチタン(Ti)よりも優れた金属である。ここで、接続端子部を構成する銅は、密着層を構成するチタンと比較して電位が高いため、従来技術のように銅層と密着層とを接触させるとその界面で密着層の腐食が促進され易くなる。さらに、銅は密着層における不動体(酸化層)の形成を阻害し易いと考えられている。これに対して、本発明では、接続端子部の銅層と密着層との間に中間層が形成されるため、銅層と密着層との電位差が緩和されるとともに、密着層の不動体が確実に形成される。従って、接続端子部に他の部品をはんだ接続する場合、従来技術のようなフラックス成分による腐食を抑制することができる。この結果、接続端子部におけるオープン不良が回避され、セラミック基板の接続信頼性を向上させることができる。ここで被覆金属層は、少なくともニッケルを含むものであってもよく、さらには、ニッケルと金、またはニッケルとパラジウムと金からなるものであってもよい。
本発明では、セラミック基板本体の主面上にはメタライズ金属層が設けられ、メタライズ金属層は、密着層をエッチングするエッチング液から保護する保護層で被覆され、その保護層上に密着層が形成されている。また、保護層で被覆されたメタライズ金属層の一部が接続端子部の投影領域からはみ出た状態で設けられていてもよい。
セラミック基板の製造時において、密着層は、例えばスパッタリング及びエッチングの工程を経ることにより、接続端子部の下地層として形成される。ここで、メタライズ金属層の一部が接続端子部の投影領域からはみ出た状態で設けられる場合、接続端子部からはみ出て露出している部分の密着層はエッチングによって除去されることで、銅層とセラミック基板本体との間に密着層が形成されることとなる。この場合、密着層の形成に先立ち、メタライズ金属層を保護層で被覆しておくと、密着層のエッチング液によってメタライズ金属層が腐食されるといった問題を回避することができ、セラミック基板の接続信頼性を確保することができる。
セラミック基板本体の側面に、メタライズ金属からなる端面スルーホール導体を備え、端面スルーホール導体の表面が保護層にて被覆されていてもよい。このようにしても、密着層のエッチング液によって端面スルーホール導体のメタライズ金属が腐食してしまうといった問題を回避することができるため、セラミック基板の接続信頼性が向上する。
また、セラミック基板本体の主面上には、メタライズ金属層からなり、接続端子部と端面スルーホール導体とを接続する配線導体部が設けられ、配線導体部の表面も保護層にて被覆されていてもよい。このようにしても、密着層のエッチング液によって配線導体部のメタライズ金属層が腐食してしまうといった問題を回避することができるため、セラミック基板の接続信頼性が向上する。
密着層及び中間層が銅層の側面よりも引っ込むことで銅層とセラミック基板本体との間に形成される隙間には、被覆金属層が入り込むようにして形成されていてもよい。この場合、銅層の表面を被覆金属層によって確実に被覆することができる。また、密着層及び中間層の外面は、セラミック基板の製造時に酸化されるため、被覆金属層によって被覆されることはない。従って、中間層と銅層との界面が腐食され易い状態となるが、本発明ではその界面でのフラックス成分による腐食が抑制されるため、セラミック基板の接続信頼性を確保することができる。
密着層及び中間層は、0.05μm以上0.5μm以下の厚さで形成される。このように密着層及び中間層を適度な厚さで形成すると、セラミック基板本体と密着層との密着性や、中間層と接続端子部の銅層との密着性を十分に確保することができる。
また、メタライズ金属層を被覆する保護層は、0.8μm以上2.5μm以下の厚さで形成される。ここで、保護層を0.8μmよりも薄くすると、エッチング液に対するメタライズ金属層の保護が不十分となる。また、保護層を2.5μmよりも厚くすると、シンタリング等にて保護層が膨張して接続端子部が剥離し易くなってしまう。従って、0.8μm以上2.5μm以下の厚さで保護層を形成すると、上記問題を回避することができ、セラミック基板の接続信頼性を確保することができる。
保護層の具体例としては、ニッケルめっき層や金めっき層などを挙げることができる。ニッケルめっき層や金めっき層は、メタライズ金属層との密着性を十分に確保することができ、かつ密着層のエッチングでは除去されないため、メタライズ金属層を確実に保護することができる。また、保護層としてニッケルめっき層を形成する場合、金めっき層と比較して材料コストを抑えることができ、セラミック基板の製造コストを低減することができる。
セラミック基板本体が、セラミック材料からなる複数のセラミック絶縁層と、メタライズ金属層からなる複数の導体層とを積層して多層化した構造を有し、セラミック絶縁層にはメタライズ金属からなるビア導体が形成され、ビア導体が接続端子部に電気的に接続されていてもよい。このようにすると、セラミック基板において、配線パターンの高集積化が可能となり、複数種類の部品を搭載することができる。
セラミック絶縁層としては、アルミナ、窒化アルミニウム、窒化ホウ素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用される。セラミック絶縁層のセラミック材料としてアルミナを用いる場合、高温、高湿の環境下における製品信頼性の優れたセラミック基板を製造することができる。
また、メタライズ金属層やビア導体は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によってメタライズ金属層、ビア導体及びセラミック絶縁層を形成する場合、導体ペースト中の金属粉末は、セラミック絶縁層の焼成温度よりも高融点である必要がある。例えば、セラミック絶縁層がいわゆる高温焼成セラミック(例えばアルミナ等)からなる場合には、導体ペーストの金属粉末として、ニッケル(Ni)、タングステン(W)、モリブデン(Mo)、マンガン(Mn)等やそれらの合金が選択可能である。
接続端子部にはんだ接続される部品としては、例えばLED、抵抗、コンデンサ、インダクタ、半導体集積回路素子などの電子部品を挙げることができる。ここで、接続端子部にLEDを接続したセラミック基板は、屋外の照明装置や車両用ヘッドライトなどの照明装置に使用される。この場合、高温、高湿の環境下で長期に使用されるため、従来技術のように密着層と接続端子部との界面で腐食が進行すると、その部分での強度が低下してオープン不良(端子剥がれ)等の原因となる。これに対し、本発明のセラミック基板では、高温、高湿の環境下であっても、接続端子部と密着層との間に中間層を介在させることで腐食の進行を防止できるため、製品信頼性を長期間にわたって確保することができる。
また、上記課題を解決するための別の手段(手段2)としては、手段1に記載のセラミック基板の製造方法であって、前記セラミック基板本体と前記メタライズ金属層とを形成する焼成工程と、前記セラミック基板本体の主面側にて露出する前記メタライズ金属層に、ニッケルめっきを施すことで前記保護層を形成する保護層形成工程と、前記保護層の表面と前記セラミック基板本体の主面とに前記密着層を形成する密着層形成工程と、前記密着層の表面に前記中間層を形成する中間層形成工程と、銅めっきを行い、前記中間層の表面に前記接続端子部の銅層を形成する銅層形成工程と、エッチング液による前記メタライズ金属層の腐食を前記保護層によって保護しつつ、前記セラミック基板本体の主面側にて露出する前記中間層と前記密着層とをエッチングにて段階的に除去するか、または前記中間層及び前記密着層を同時に除去するエッチング工程と、ニッケルと金のめっきまたはニッケルとパラジウムと金のめっきを順次行い、前記銅層の表面に前記被覆金属層を形成する被覆金属層形成工程とを含むことを特徴とするセラミック基板の製造方法がある。
従って、手段2に記載の発明によると、密着層形成工程により密着層を形成する前に、保護層形成工程を行い、セラミック基板本体の主面側にて露出するメタライズ金属層に対してニッケルめっきを施すことで保護層が形成される。なお、この保護層形成工程では、保護層に対してシンタリングを行い、メタライズ金属層と保護層との密着強度を高めるようにしてもよい。その後、密着層形成工程、中間層形成工程及び銅層形成工程が順次行われることで、メタライズ金属層上に保護層を介して密着層、中間層及び銅層が形成される。そして、エッチング工程において密着層及び中間層のエッチングを行い、密着層及び中間層においてセラミック基板本体の主面側にて露出している部分が除去される結果、セラミック基板本体の主面と銅層との間に密着層及び中間層が残る。このとき、セラミック基板本体の主面と銅層との間に介在する密着層及び中間層の外面の一部がエッチングにより除去されるため、密着層及び中間層は、銅層の側面よりも基板平面方向に引っ込んだ状態となる。またこのエッチング工程では、メタライズ金属層の表面が保護層によって保護されているため、エッチング液によるメタライズ金属層の腐食が回避される。その後、被覆金属層形成工程において、銅層の表面に被覆金属層が形成されることで、銅層及び被覆金属層からなる接続端子部が形成される。
このように、本発明のセラミック基板では、接続端子部の銅層と密着層との間に中間層が形成される。この中間層は、チタン(Ti)とタングステン(W)との合金、ニッケル(Ni)とクロム(Cr)との合金、タングステン(W)、パラジウム(Pd)及びモリブデン(Mo)のうちのいずれかから形成され、フラックス成分に対する耐腐食性がチタン(Ti)よりも優れている。このため、接続端子部に他の部品をはんだ接続する場合、従来技術のようなフラックス成分による腐食を抑制することができる。この結果、接続端子部におけるオープン不良が回避され、セラミック基板の接続信頼性を向上させることができる。
本実施の形態におけるセラミック基板を示す概略断面図。 表面側端子部を示す拡大断面図。 基板裏面側から見た裏面側子部の平面図。 貫通穴の形成工程を示す説明図。 ビア導体及びキャスタレーションの形成工程を示す説明図。 導体層及び配線導体部の形成工程を示す説明図。 セラミック基板本体の焼成工程を示す説明図。 保護層形成工程を示す説明図。 密着層形成工程を示す説明図。 中間層形成工程を示す説明図。 めっきレジストの形成工程を示す説明図。 銅層形成工程を示す説明図。 めっきレジストの剥離工程を示す説明図。 中間層のエッチング工程を示す説明図。 密着層のエッチング工程を示す説明図。 被覆金属層形成工程を示す説明図。
以下、本発明をセラミック基板に具体化した一実施の形態を図面に基づき詳細に説明する。
図1に示されるように、本実施の形態のセラミック基板10は、基板表面11及び基板裏面12からなる主面を有する矩形平板状のセラミック基板本体13を備え、基板表面11側にLED15が搭載される。セラミック基板本体13は、セラミック材料からなる2層のセラミック絶縁層21,22と、メタライズ金属層からなる導体層23とを積層して多層化した構造を有している。セラミック絶縁層21,22は、セラミック材料としてのアルミナからなる焼結体である。また、導体層23は、例えばタングステン、モリブデン、又はこれらの合金層からなる。
セラミック基板本体13において、各セラミック絶縁層21,22には厚さ方向に貫通するビア穴25が形成されており、そのビア穴25内にはビア導体26が形成されている。ビア導体26は、タングステン、モリブデン、又はこれらの合金層のメタライズ金属からなる。
セラミック基板本体13において、基板表面11側には、LED15(他の部品)と接続される2つの表面側端子部31(接続端子部)が設けられている。表面側端子部31は、ビア導体26の直上となる位置、つまり、ビア導体26の上端の表面上に設けられており、ビア導体26と電気的に接続されている。なお、表面側端子部31の幅は、ビア導体26の直径よりも大きく、ビア導体26の上端を完全に覆うかたちで表面側端子部31が形成されている。
セラミック基板本体13の基板裏面12側には、図示しない外部基板(他の部品)と接続される2つの裏面側端子部32(接続端子部)が設けられている。裏面側端子部32の一方(図1では右側の端子部)は、ビア導体26の下端の表面上に設けられており、そのビア導体26と電気的に接続されている。裏面側端子部32の他方(図1では左側の端子部)は、ビア導体26ではなく、基板裏面12上に設けられた配線導体部34(導体層)に接続されている。配線導体部34は、導体層23と同様にタングステン、モリブデン、又はこれらの合金層のメタライズ金属層からなる。
また、セラミック基板本体13の側面16に、断面半円形の凹部36が形成されており、その凹部36の表面にキャスタレーション37(端面スルーホール導体)が設けられている。キャスタレーション37は、ビア導体26と同様にタングステン、モリブデン、又はこれらの合金層のメタライズ金属からなる。キャスタレーション37は、基板裏面12上の配線導体部34に接続されるとともに、セラミック絶縁層21,22間に設けられた導体層23に接続されている。さらに、セラミック絶縁層21,22間の導体層23は、ビア導体26を介して表面側端子部31に接続されている。
図1及び図2に示されるように、表面側端子部31は、銅層41と銅層41の表面を覆うように設けられた被覆金属層42とからなる。なお、表面側端子部31を構成する銅層41は銅めっき層からなり、被覆金属層42はニッケルめっき層と金めっき層とからなる。また、セラミック基板本体13と表面側端子部31との間には、チタンからなる密着層43が設けられている。密着層43は、セラミック基板本体13(セラミック絶縁層21,22)との密着性に優れた金属層であり、チタン以外にクロムにて形成されるものでもよい。密着層43は、厚さが0.05μm以上0.5μm以下であり、スパッタリングやCVD等の従来公知の手法で形成される。
さらに、本実施の形態では、表面側端子部31における銅層41と密着層43との間には、モリブデンからなる中間層44が設けられている。中間層44は、銅層41との電位差が密着層43よりも小さい金属層であり、モリブデン以外に、チタンとタングステンとの合金、ニッケルとクロムとの合金、タングステン、及びパラジウムのいずれかにて形成されるものでもよい。中間層44は、厚さが0.05μm以上0.5μm以下であり、スパッタリングやCVD等の従来公知の手法で形成される。
本実施の形態の密着層43及び中間層44は、表面側端子部31における銅層41の側面41aよりも基板平面方向に引っ込んでいる。そして、密着層43及び中間層44が銅層41の側面41aよりも引っ込むことで銅層41と基板表面11との間に形成される隙間には、被覆金属層42が入り込むようにして形成されている。密着層43及び中間層44の外面は、酸化しているため、被覆金属層42によって被覆されていない。さらに、本実施の形態では、密着層43とビア導体26のメタライズ金属との間には、ニッケルめっき層45が設けられている。ニッケルめっき層45は0.8μm以上2.5μm以下の厚さで形成されている。
セラミック基板本体13の基板裏面12に設けられている裏面側端子部32も、表面側端子部31と同様の層構造を有している。すなわち、裏面側端子部32は、銅層41と銅層41の表面を覆うように設けられた被覆金属層42とからなる。また、セラミック基板本体13と裏面側端子部32との間には、チタンからなる密着層43が設けられ、裏面側端子部32における銅層41と密着層43との間には、モリブデンからなる中間層44が設けられている。密着層43及び中間層44は、裏面側端子部32における銅層41の側面41aよりも基板平面方向に引っ込んでいる。そして、密着層43及び中間層44が銅層41の側面41aよりも引っ込むことで銅層41と基板裏面12との間に形成される隙間には、被覆金属層42が入り込むようにして形成されている。密着層43及び中間層44の外面は、酸化しているため、被覆金属層42によって被覆されていない。さらに、密着層43とビア導体26のメタライズ金属との間には、ニッケルめっき層45が設けられている。
セラミック基板本体13の基板裏面12において、配線導体部34のメタライズ金属層の表面は、密着層43をエッチングするエッチング液から保護する保護層としてのニッケルめっき層45によって被覆されている。本実施の形態では、ニッケルめっき層45で被覆された配線導体部34(メタライズ金属層)の一部が裏面側端子部32の投影領域R1からはみ出た状態で設けられている(図3参照)。なお、図3において、裏面側端子部32の外形線の内側領域が裏面側端子部32の投影領域R1となる。また、図1に示されるように、配線導体部34に接続される裏面側端子部32でも、配線導体部34のメタライズ金属層と密着層43との間にニッケルめっき層45が設けられている。
セラミック基板本体13において、その側面16に形成されたキャスタレーション37のメタライズ金属の表面もニッケルめっき層45(保護層)で被覆されている。さらに、配線導体部34において裏面側端子部32から露出している表面、及びキャスタレーション37の表面は、被覆金属層42(ニッケルのめっき層と金のめっき層)によって被覆されている。
次に、本実施の形態におけるセラミック基板10の製造方法を説明する。なお、本実施の形態のセラミック基板10は、多数個取りの手法で製造される。
先ず、セラミック材料としてのアルミナ粉末、有機バインダ、溶剤、可塑剤等を混合してスラリーを作製する。そしてこのスラリーを従来周知の手法(例えばドクターブレード法やカレンダーロール法)によりシート状に成形して、セラミックグリーンシートを2枚作製する。
そして、パンチング(打ち抜き)加工を行い、各セラミックグリーンシート51,52の複数箇所に、それらセラミックグリーンシート51,52の厚さ方向に貫通する貫通穴53,54を形成する(図4参照)。なお、パンチング加工以外に、レーザ穴あけ加工などの他の手法によって貫通穴53,54を形成してもよい。
セラミックグリーンシート51,52において、貫通穴53は、ビア導体26を形成するための穴部であり、貫通穴54は、キャスタレーション37を形成するための穴部である。つまり、セラミック焼成後には、貫通穴53がビア穴25となり、貫通穴54の一部が凹部36となる。
そして、貫通穴53,54内にそれぞれ導体部を形成する。より具体的にいうと、まず従来周知のペースト印刷装置を用いて、貫通穴53内にタングステンやモリブデンを含む導電性ペーストを充填し、ビア導体26となる未焼成ビア導体部55を形成する(図5参照)。即ち、貫通穴を完全に導電性ペーストで満たすようにして未焼成ビア導体部55を形成する。次いで、キャスタレーション印刷を行って、貫通穴54の内周面にタングステンやモリブデンを含む導電性ペーストを付着させ、キャスタレーション37となる未焼成キャスタレーション用導体部56を形成する(図5参照)。従って、貫通穴54内は完全に導電性ペーストで満たされていなくてもよく、未焼成キャスタレーション用導体部56の中心部は空洞状になっている。なお、上記のように未焼成ビア導体部55の形成後にキャスタレーション印刷を行ってもよいほか、キャスタレーション印刷後に未焼成ビア導体部55の形成を行ってもよい。
そして次に、スクリーン印刷法によって、各セラミックグリーンシート51,52の上に未焼成導体部57を形成する(図6参照)。なおここでは、各セラミックグリーンシート51,52における表面上(図6では下面上)に、マスク(図示略)を用いて導電性ペーストを印刷することで、未焼成導体部57をパターン形成する。これらの未焼成導体部57は、後に導体層23、及び配線導体部34となるべき部分である。この後、所定の温度に加熱して、各セラミックグリーンシート51,52に形成した未焼成の各導体部55,56,57を乾燥させる。
そして、各セラミックグリーンシート51,52を積層し、従来周知のラミネート装置を用いて厚さ方向に所定の荷重を加えることにより、これらを圧着、一体化して未焼成セラミック積層体を形成する。
その後、未焼成セラミック積層体をアルミナが焼結しうる所定の温度(例えば1500℃〜1800℃程度の温度)に加熱する焼成工程を行う。この焼成工程を経ると、各セラミックグリーンシート51,52が焼結して各セラミック絶縁層21,22が一体化したセラミック基板本体60が得られる(図7参照)。またこのとき、導電性ペーストの焼結によって、導体層23及び配線導体部34のメタライズ金属層と、ビア導体26及びスルーホール導体37Aのメタライズ金属とがそれぞれ形成される。
次に、保護層形成工程において、電解ニッケルめっきを行う。この結果、セラミック基板本体60において、配線導体部34のメタライズ金属層の表面や、ビア導体26及びスルーホール導体37Aのメタライズ金属の表面に、0.8μm以上2.5μm以下の厚さのニッケルめっき層45を形成する(図8参照)。その後、セラミック基板本体60を850℃程度の温度に加熱して、ニッケルめっき層45のシンタリングを行う。
次に、図9に示されるように、チタンのスパッタリングを行い、ニッケルめっき層45の表面とセラミック基板本体60の基板表面11及び基板裏面12とに、0.05μm以上0.5μm以下の厚さの密着層43を形成する(密着層形成工程)。また、図10に示されるように、モリブデンのスパッタリングを行い、セラミック基板本体60の基板表面11及び基板裏面12における密着層43の表面に、0.05μm以上0.5μm以下の厚さの中間層44を形成する(中間層形成工程)。さらに、銅のスパッタリングを行って中間層44の表面に銅スパッタ層(図示略)を形成する。
その後、銅層形成工程を行う。具体的には、セラミック基板本体60の基板表面11上及び基板裏面12上に、感光性を付与しためっきレジスト材を設け、そのめっきレジスト材上に、所定のマスクパターンが形成された露光用マスクを配置する。そして、露光用マスクを介してめっきレジスト材を露光し、露光しためっきレジスト材を現像してめっきレジスト61を形成する(図11参照)。次いで、電解銅めっきを行って、中間層44の表面に各表面側端子部31及び裏面側端子部32の銅層41を形成する(図12参照)。
その後、整面研磨を行って、めっきレジスト61の表面とともに銅層41の端面を削り、各銅層41の高さを所定の高さ(例えば、100μm程度)に整える。そして、剥離液に接触させることにより、基板表面11上及び基板裏面12上のめっきレジスト61を剥離する(図13参照)。その後、銅のエッチングを行い、基板表面11及び基板裏面12にて露出している銅スパッタ層(図示略)を除去する。さらに、中間層44及び密着層43のエッチングを行う(エッチング工程)。本実施の形態では、図14に示されるように、モリブデンのエッチングを行い、基板表面11及び基板裏面12にて露出している中間層44を除去する。次いで、図15に示されるように、チタンのエッチングを行い、基板表面11及び基板裏面12にて露出している密着層43を除去する。このとき、配線導体部34のメタライズ金属層及びスルーホール導体37Aのメタライズ金属の表面に形成されているニッケルめっき層45は、密着層43のエッチング液に対する保護層として機能する。このため、エッチング液による配線導体部34のメタライズ金属層の腐食やスルーホール導体37Aのメタライズ金属の腐食が回避される。
また、密着層43及び中間層44のエッチング工程では、セラミック基板本体60の主面(基板表面11及び基板裏面12)と銅層41との間に介在する密着層43及び中間層44の外面の一部がエッチングにより除去される。このため、密着層43及び中間層44は、銅層41の側面41aよりも基板平面方向に引っ込んだ状態となる。
次に、セラミック基板本体を500℃の温度に加熱する熱処理を施す。この熱処理によって、ニッケルめっき層45と密着層43との密着性、密着層43と中間層44との密着性、及び中間層44と銅層41との密着性が高められる。
次に、図16に示されるように、被覆金属層形成工程を行う。この被覆金属層形成工程では、各表面側端子部31及び裏面側端子部32の銅層41、配線導体部34のメタライズ金属層及びスルーホール導体37Aのメタライズ金属の表面に対して、ニッケルと金のめっき(具体的には、電解ニッケルめっき及び電解金めっき)を順次行い、それら表面に被覆金属層42を形成する。
以上の工程を経て得られるセラミック基板本体60は、製品領域を平面方向に沿って縦横に複数配列した構造の多数個取り用の基板である。そして、分割工程を行い多数個取り用の基板本体60を分割することにより、図1に示すセラミック基板10が複数同時に得られる。またこの分割工程において、スルーホール導体37Aのある位置(図16では一点鎖線で示す位置)においてセラミック基板本体60を分割することにより、側面16にて露出するキャスタレーション37(端面スルーホール導体)が形成される。
本発明者らは、上記の製造方法で製造したセラミック基板10について、製品信頼性の評価試験を行った。具体的には、高温(85℃の温度)、高湿(85%の湿度)の環境下での電気抵抗変化率、及び接続端子部(表面側端子部31)の密着性を評価し、それらの評価結果を表1及び表2に示している。
ここでは、密着層43及び中間層44の形成材料を変更して実施例1〜実施例10のセラミック基板10を作製し、それぞれについて評価試験を行っている。実施例1〜実施例5では、チタン(Ti)のスパッタリングにより密着層43を形成し、実施例6〜実施例10では、クロム(Cr)のスパッタリングにより密着層43を形成している。また、実施例1及び実施例6では、チタン(Ti)とタングステン(W)との合金のスパッタリングにより中間層44を形成し、実施例2及び実施例7では、ニッケル(Ni)とクロム(Cr)との合金のスパッタリングにより中間層44を形成している。さらに、実施例3及び実施例8では、タングステン(W)のスパッタリングにより中間層44を形成し、実施例4及び実施例9では、パラジウム(Pd)のスパッタリングにより中間層44を形成し、実施例5及び実施例10では、モリブデン(Mo)のスパッタリングにより中間層44を形成している。また、チタン(Ti)のスパッタリングで密着層のみを形成し、中間層を形成しない従来例1のセラミック基板についても評価試験を行った。
電気抵抗変化率の評価試験では、樹脂製回路基板(PCB)に、セラミック基板10の裏面側端子部32をはんだを介して表面実装する。また、セラミック基板10の各表面側端子部31については、銅線等を用いて導通(ショート)させる。さらに、樹脂製回路基板において、裏面側端子部32に配線パターンを介して繋がる接続端子に、銅線を接続する。
その後、樹脂製回路基板に実装されたセラミック基板10を環境試験機(高温高湿試験機:エスペック社製 PL−1KP)に投入するとともに、樹脂製回路基板に接続された銅線を試験機外部に引き出す。そして、試験機外に引き出された銅線に4端子測定機(日置電機社製 3227mΩHitester)を接続し、その測定機によってセラミック基板10の抵抗値を測定する。またここでは、環境試験機の稼動後、高温高湿試験の処理時間が500時間、750時間、1000時間となったタイミングでセラミック基板10の抵抗値を測定し、抵抗変化率を求めている。なお、抵抗変化率は、試験開始前の初期抵抗値からの変化率であり、以下の計算式によって算出している。
抵抗変化率(%)=100×(測定値−初期抵抗値)/初期抵抗値
Figure 0005775060
表1に示されるように、密着層をチタンで形成した従来例1のセラミック基板では、高温高湿試験の処理時間が750時間となると、抵抗値が高まり、抵抗変化率が50%となった。さらに、高温高湿試験の処理時間が1000時間の場合では、抵抗変化率が100%(オープン不良)となった。これに対して、実施例1〜実施例10のセラミック基板10では、1000時間の高温高湿試験を行っても、抵抗変化率は0%であり電気的な特性の悪化は確認されなかった。
接続端子部の密着性の評価試験では、セラミック基板10の表面側端子部31にフラックス材(例えば、千住金属工業社製 ES−1061SP−2)を塗布した後、セラミック基板10を上記環境試験機に投入する。そして、高温、高湿の環境下において所定時間(500時間、750時間、1000時間、1500時間)の経過後、セラミック基板10を環境試験機から取り出し、シェア試験による破壊モードを確認する。なお、シェア試験は、シェアテスター(シェア測定器:アークテック社製 ダイシェアテスター Dage4000 SERIES)を用いて表面側端子部31の破壊を行い、その破壊面の解析を行った。破壊モードとしては、表面側端子部31における銅層41と中間層44との界面、または中間層44と密着層43との界面での破壊(界面破壊)と、セラミック絶縁層21内側のセラミック部分での破壊(基板破壊)とに区分し、各セラミック基板10での試験結果を表2に示している。
Figure 0005775060
表2に示されるように、従来例1では、500時間の高温高湿試験を行った場合、銅層41と密着層43との密着性が低下し、銅層41と密着層43との界面で破壊が起きた。一方、実施例1〜実施例10では、500時間の高温高湿試験を行った場合では、界面破壊が起こることはなく、銅層41、中間層44及び密着層43の密着性が向上されていることが確認された。特に、モリブデンで中間層44を形成した実施例5、実施例10の場合では、1500時間の高温高湿試験を行っても、界面破壊が起きることはなく、各層の密着性がもっとも高くなることが確認された。
従って、本実施の形態によれば以下の効果を得ることができる。
(1)本実施の形態のセラミック基板10では、表面側端子部31及び裏面側端子部32における銅層41と密着層43との間に中間層44が設けられている。この中間層44は、チタン(Ti)とタングステン(W)との合金、ニッケル(Ni)とクロム(Cr)との合金、タングステン(W)、パラジウム(Pd)及びモリブデン(Mo)のうちのいずれかから形成され、はんだ中のフラックス成分に対する耐腐食性がチタン(Ti)よりも優れている。また、中間層44を設けることで、銅層41と密着層43との電位差が緩和される。従って、表面側端子部31にLED15をはんだ接続する場合や、裏面側端子部32に外部基板をはんだ接続する場合、各端子部31,32において、従来技術のようなフラックス成分による腐食を抑制することができる。この結果、各端子部31,32におけるオープン不良が回避され、セラミック基板10の接続信頼性を向上させることができる。
(2)本実施の形態のセラミック基板10では、配線導体部34のメタライズ金属層がニッケルめっき層45で被覆されている。また、ニッケルめっき層45で被覆された配線導体部34(メタライズ金属層)の一部が裏面側端子部32の投影領域R1からはみ出た状態で設けられている。さらに、キャスタレーション37のメタライズ金属もニッケルめっき層45で被覆されている。このニッケルめっき層45は、密着層43のエッチング液に対する保護層として機能する。このため、エッチング液による配線導体部34のメタライズ金属層の腐食やキャスタレーション37のメタライズ金属の腐食が回避され、セラミック基板10の接続信頼性を確保することができる。
(3)本実施の形態のセラミック基板10では、密着層43及び中間層44が銅層41の側面41aよりも引っ込むことで銅層41とセラミック基板本体13との間に形成される隙間には、被覆金属層42が入り込むようにして形成されている。この場合、銅層41の表面を被覆金属層42によって確実に被覆することができる。
(4)本実施の形態のセラミック基板10では、密着層43及び中間層44は、0.05μm以上0.5μm以下の厚さで形成されている。このように密着層43及び中間層44を適度な厚さで形成することで、密着層43、中間層44及び銅層41の各層の密着性を十分に確保することができる。また、ニッケルめっき層45は、0.8μm以上2.5μm以下の厚さで形成される。このニッケルめっき層45を形成することにより、密着層43のエッチング液に対して配線導体部34のメタライズ金属層やキャスタレーション37のメタライズ金属を確実に保護することができ、セラミック基板10の接続信頼性を確保することができる。
(5)本実施の形態のセラミック基板10には、表面側端子部31にはんだを介してLED15が表面実装される。このセラミック基板10は、高温、高湿の環境下で長期間にわたって使用されるが、表面側端子部31における腐食の進行を防止できるため、製品信頼性を確保することができる。
なお、本発明の実施の形態は以下のように変更してもよい。
・上記実施の形態では、エッチング工程において密着層43と中間層44とのエッチングを別々に行い、中間層44と密着層43とをエッチングにて段階的に除去していたが、これに限定されるものではない。例えば、密着層43をチタンで形成し、中間層44をチタンとモリブデンとの合金で形成する場合や、密着層43をクロムで形成し、中間層44をニッケルとクロムとの合金で形成する場合などでは、共通のエッチング液で密着層43及び中間層44のエッチングが可能となる。この場合、1回のエッチングによって中間層44及び密着層43を同時に除去してもよい。
・上記実施の形態のセラミック基板10において、LED15以外のチップ部品を搭載可能に設けてもよい。例えば、セラミック基板10において、上側に配置するセラミック絶縁層21に貫通穴を形成し、その貫通穴の底部を下側に配置するセラミック絶縁層22によって塞ぐ形でキャビティ(収容凹部)を形成する。そして、そのキャビティに耐サージチップ(サージ電圧保護用のチップ部品)などのチップを収容するようにセラミック基板10を構成してもよい。またこのセラミック基板10では、キャビティの底部に耐サージチップを実装するための接続端子部を形成し、さらにその接続端子部とLED搭載用の接続端子部とを接続するための配線パターンやビア導体を各セラミック絶縁層21,22に形成する。このセラミック基板10において、耐サージチップを搭載する接続端子部もLED搭載用の接続端子部と同じ密着層43及び中間層44を有する層構造とすることで、接続信頼性を高めることができる。
・上記実施の形態のセラミック基板10は、基板本体13の側面16にキャスタレーション37が設けられていたが、キャスタレーション37が設けられていないセラミック基板に本発明を適用してもよい。また、セラミック基板10は、2層のセラミック絶縁層21,22によって構成されていたが、3層以上のセラミック絶縁層によって構成される多層配線基板であってもよい。
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。
(1)手段1において、前記セラミック基板本体の主面上には、メタライズ金属層からなり、前記接続端子部と端面スルーホール導体とを接続する配線導体部が設けられ、前記メタライズ金属層は、前記密着層をエッチングするエッチング液から保護する保護層で被覆されていることを特徴とするセラミック基板。
(2)手段1において、前記密着層及び前記中間層が前記銅層の側面よりも引っ込むことで前記銅層と前記セラミック基板本体との間に形成される隙間には、前記被覆金属層が入り込むようにして形成されていることを特徴とするセラミック基板。
(3)手段1において、前記密着層及び前記中間層の外面は、前記被覆金属層によって被覆されていないことを特徴とするセラミック基板。
(4)手段1において、前記密着層及び前記中間層の厚さが0.05μm以上0.5μm以下であることを特徴とするセラミック基板。
(5)手段1において、前記セラミック基板本体の主面上にはメタライズ金属層が設けられ、前記メタライズ金属層は、前記密着層をエッチングするエッチング液から保護する保護層で被覆され、前記保護層の厚さが0.8μm以上2.5μm以下であることを特徴とするセラミック基板。
(6)技術的思想(5)において、前記保護層がニッケルめっき層であることを特徴とするセラミック基板。
(7)手段1において、前記セラミック基板本体の主面上にはメタライズ金属層が設けられ、前記メタライズ金属層はモリブデンを含んで構成され、前記中間層はモリブデンからなることを特徴とするセラミック基板。
(8)手段1において、前記接続端子部に、前記他の部品としてのLEDが接続されることを特徴とするセラミック基板。
(9)手段1において、前記セラミック基板本体が、セラミック材料からなる複数のセラミック絶縁層と、メタライズ金属層からなる複数の導体層とを積層して多層化した構造を有し、前記セラミック絶縁層にはメタライズ金属からなるビア導体が形成され、前記ビア導体が前記接続端子部に電気的に接続されていることを特徴とするセラミック基板。
(10)技術的思想(9)において、前記セラミック材料がアルミナであることを特徴とするセラミック基板。
10…セラミック基板
11…主面としての基板表面
12…主面としての基板裏面
13…セラミック基板本体
15…部品としてのLED
16…セラミック基板本体の側面
31…接続端子部としての表面側端子部
32…接続端子部としての裏面側端子部
34…メタライズ金属層からなる配線導体部
37…端面スルーホール導体としてのキャスタレーション
41…銅層
42…被覆金属層
43…密着層
44…中間層
45…保護層としてのニッケルめっき層

Claims (6)

  1. 主面を有するセラミック基板本体と、前記セラミック基板本体の主面上に設けられ、はんだを介して他の部品に接続される接続端子部とを備え、前記接続端子部が、銅層と、前記銅層の表面を覆うように設けられる被覆金属層とを含んで構成され、前記セラミック基板本体と前記接続端子部との間に、チタンまたはクロムからなる密着層が設けられたセラミック基板であって、
    前記接続端子部における前記銅層と前記密着層との間に設けられ、チタンとタングステンとの合金、ニッケルとクロムとの合金、タングステン、パラジウム及びモリブデンのうちのいずれかからなる中間層をさらに備え、
    前記密着層及び前記中間層は、前記銅層の側面よりも基板平面方向に引っ込んでいるとともに、
    前記セラミック基板本体の主面上にはメタライズ金属層が設けられ、前記メタライズ金属層は、前記密着層をエッチングするエッチング液から保護する保護層で被覆され、その保護層上に前記密着層が形成されている
    ことを特徴とするセラミック基板。
  2. 前記保護層で被覆された前記メタライズ金属層の一部が前記接続端子部の投影領域からはみ出た状態で設けられていることを特徴とする請求項に記載のセラミック基板。
  3. 前記セラミック基板本体の側面に、メタライズ金属からなる端面スルーホール導体を備え、前記端面スルーホール導体の表面が前記保護層にて被覆されていることを特徴とする請求項1または2に記載のセラミック基板。
  4. 前記被覆金属層は、少なくともニッケルを含むことを特徴とする請求項1乃至のいずれか1項に記載のセラミック基板。
  5. 前記被覆金属層は、ニッケルと金、またはニッケルとパラジウムと金からなることを特徴とする請求項1乃至のいずれか1項に記載のセラミック基板。
  6. 請求項1乃至5のいずれか1項に記載のセラミック基板の製造方法であって、
    前記セラミック基板本体と前記メタライズ金属層とを形成する焼成工程と、
    前記セラミック基板本体の主面側にて露出する前記メタライズ金属層に、ニッケルめっきを施すことで前記保護層を形成する保護層形成工程と、
    前記保護層の表面と前記セラミック基板本体の主面とに前記密着層を形成する密着層形成工程と、
    前記密着層の表面に前記中間層を形成する中間層形成工程と、
    銅めっきを行い、前記中間層の表面に前記接続端子部の銅層を形成する銅層形成工程と、
    エッチング液による前記メタライズ金属層の腐食を前記保護層によって保護しつつ、前記セラミック基板本体の主面側にて露出する前記中間層と前記密着層とをエッチングにて段階的に除去するか、または前記中間層及び前記密着層を同時に除去するエッチング工程と、
    ニッケルと金のめっきまたはニッケルとパラジウムと金のめっきを順次行い、前記銅層の表面に前記被覆金属層を形成する被覆金属層形成工程と
    を含むことを特徴とするセラミック基板の製造方法。
JP2012277276A 2012-12-19 2012-12-19 セラミック基板及びその製造方法 Active JP5775060B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012277276A JP5775060B2 (ja) 2012-12-19 2012-12-19 セラミック基板及びその製造方法
US14/133,238 US9338897B2 (en) 2012-12-19 2013-12-18 Ceramic substrate, and method of manufacturing the same
CN201310705989.1A CN103889146B (zh) 2012-12-19 2013-12-19 陶瓷基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012277276A JP5775060B2 (ja) 2012-12-19 2012-12-19 セラミック基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014120738A JP2014120738A (ja) 2014-06-30
JP5775060B2 true JP5775060B2 (ja) 2015-09-09

Family

ID=50929631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012277276A Active JP5775060B2 (ja) 2012-12-19 2012-12-19 セラミック基板及びその製造方法

Country Status (3)

Country Link
US (1) US9338897B2 (ja)
JP (1) JP5775060B2 (ja)
CN (1) CN103889146B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5778654B2 (ja) * 2012-12-19 2015-09-16 日本特殊陶業株式会社 セラミック基板及びその製造方法
DE102015108345A1 (de) * 2015-05-27 2016-12-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
CN105263254A (zh) * 2015-08-28 2016-01-20 北大方正集团有限公司 一种印刷电路板及其加工方法
KR102681713B1 (ko) * 2016-08-10 2024-07-05 주식회사 아모센스 고주파 기판과 그 제조 방법
JP2018120999A (ja) * 2017-01-27 2018-08-02 日本特殊陶業株式会社 配線基板
DE102019113308A1 (de) * 2019-05-20 2020-11-26 Rogers Germany Gmbh Verfahren zur Herstellung eines Metall-Keramik-Substrats und Metall-Keramik- Substrat, hergestellt mit einem solchen Verfahren
CN211295145U (zh) * 2019-11-12 2020-08-18 深圳市绎立锐光科技开发有限公司 陶瓷基板及led光源

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08134212A (ja) * 1994-11-14 1996-05-28 Hitachi Ltd 配線構造体とその製造法
US6258703B1 (en) * 1999-07-21 2001-07-10 International Business Machines Corporation Reflow of low melt solder tip C4's
JP2003023239A (ja) * 2001-07-05 2003-01-24 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
CN101409997A (zh) * 2007-10-12 2009-04-15 台达电子工业股份有限公司 共烧陶瓷模块
JP2010223849A (ja) 2009-03-25 2010-10-07 Kyocera Corp プローブカード用配線基板およびこれを用いたプローブカード
KR101051583B1 (ko) * 2009-06-03 2011-07-29 삼성전기주식회사 다층 세라믹 기판 및 그 제조방법
JP5585426B2 (ja) * 2010-12-07 2014-09-10 Tdk株式会社 配線板、電子部品内蔵基板、配線板の製造方法及び電子部品内蔵基板の製造方法

Also Published As

Publication number Publication date
CN103889146B (zh) 2017-04-12
JP2014120738A (ja) 2014-06-30
CN103889146A (zh) 2014-06-25
US20140166346A1 (en) 2014-06-19
US9338897B2 (en) 2016-05-10

Similar Documents

Publication Publication Date Title
JP5778654B2 (ja) セラミック基板及びその製造方法
JP5775060B2 (ja) セラミック基板及びその製造方法
JP5093840B2 (ja) 発光素子実装用多層配線基板とその製造方法
WO2016092956A1 (ja) 発光装置用基板及び発光装置用基板の製造方法
JP2007281400A (ja) 表面実装型セラミック電子部品
US20140196934A1 (en) Wiring substrate and electronic device
JP4926789B2 (ja) 発光素子実装用多層配線基板とその製造方法
JPWO2013132965A1 (ja) 電子部品
JP5707710B2 (ja) 積層型チップ部品
CN104412722A (zh) 布线基板、电子装置以及发光装置
JP2010021386A (ja) セラミック部品の製造方法
JP2006060147A (ja) セラミック電子部品及びコンデンサ
US20120267674A1 (en) Mounting substrate, light emitting body, and method for manufacturing mounting substrate
TWI636716B (zh) 在陶瓷基材上製造多平面鍍金屬層的方法
JP6068157B2 (ja) 多数個取り配線基板
JP2013098404A (ja) セラミック基板と、そのセラミック基板を用いた電子部品モジュール
JP2006100422A (ja) 積層コンデンサ及びその製造方法
JP4463046B2 (ja) セラミック電子部品及びコンデンサ
JP2015146383A (ja) 配線基板、電子装置および電子モジュール
JP2012049187A (ja) セラミック多層基板およびその製造方法
JP2006041225A (ja) セラミック配線板の製造方法
JP2013143411A (ja) セラミック基板と、及びセラミック基板を用いた電子部品モジュール
CN105376933A (zh) 陶瓷基印刷电路板及其制作方法、led模组及其制作方法
CN205232570U (zh) 陶瓷基印刷电路板及led模组
JP2011052265A (ja) 配線基板及びこれを用いた発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150120

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150122

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150702

R150 Certificate of patent or registration of utility model

Ref document number: 5775060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250