JP5774855B2 - パッケージ及びその製造方法 - Google Patents

Description

本発明は電子部品のパッケージに関し、とくに、少なくとも一方に電子部品を搭載した基板同士をシール部で接合して電子部品を気密封止して成るパッケージ及びその製造方法に関する。

従来、チップ化された半導体装置、つまり半導体チップは、ワイヤボンドタイプのケーシングに収容されることにより気密封止されている。半導体チップにはケーシングに接続するための端子としての電極パッドが設けられ、半導体チップの電極パッドとケーシングに設けられている端子が金線や銅線からなるボンディングワイヤにより電気的に接続される。これにより、ケーシングの端子からなる配線がケーシングの外にある複数のピンに取り出され、これらのピンがプリント基板等の配線に接続されて、一定の機能を有する回路が形成されている。このような実装技術では、ボンディングワイヤやその両端における端子周辺の配線が必要となり、比較的大きなサイズのパッケージとなってしまい、高密度な実装が難しかった。

そこで、ボンディングワイヤを用いないで半導体チップ自体をケーシングの一部として利用する、所謂ウエハレベルパッケージ（Wafer Level Package、ＷＬＰとも呼ばれている。）が、小型化で高密度な実装が実現できる技術として普及してきており、携帯電話端末に搭載される大規模集積回路（ＬＳＩ）の実装技術として既に用いられている。

ウエハレベルパッケージのように、半導体チップ自体をケーシングの一部として用いる接合技術、つまり、ウエハレベルの接合技術は、ワイヤボンディング及びコストの高いケーシングが不要なため、低価格で大量生産ができる。このため、近年、マイクロマシン（Micro Electro Mechanical System、以下、ＭＥＭＳと呼ぶ。）でも採用されている技術である。

ウエハレベルの接合技術は、近時、高輝度の発光ダイオード（ＬＥＤ）、マイクロ流路デバイス、ＭＥＭＳ等のデバイス製造にも利用されている。特に、最近では、世界的な潮流として、ＭＥＭＳ技術とＬＳＩ技術との融合が検討されている。

４００℃以下の低温プロセスを用いることで、ケーシングの気密封止と、ケーシングと半導体チップとの電気的接続を、１回の接合プロセスで実現可能とする技術は、世界中で活発な研究開発が行われている。気密封止のためにシール材としてＡｕ-Ｓｎ等の共晶合金を用いて、基板同士を機械的に接合すると共に、且つ、半導体チップの金属パッドと外部端子との電気的な接続を同時にできる接合手法は、実用化技術として特に求められている。従来、気密封止と電気的な接続の両者を同時に満足できる接合法は、金属拡散接合と共晶合金を用いた接合等があるが、密封性能、歩留まり、接合強度等のさらなる向上のための研究が数多く行われて来た。

しかしながら、これらの従来の技術では、気密封止のために高い精度が要求され、ウエハレベルパッケージでは、基板同士の接合表面の粗さについて未だ満足いくレベルに達しておらず、半導体チップの表面への微粒子の付着や大面積ウエハによる基板の反りが原因となって、基板同士の接合面に隙間が生じることで、接合失敗に至ることが多い。最近、高真空チャンバーでプラズマ表面処理を行うことにより高い歩留まりで接合が可能となったが、高価で特殊な設備が必要となるため普及が難しく、限られた研究機関でしか使用できていない。

ところで、近年、金属ガラスの実用化研究が、日本国内のみならず世界中で活発に行われている。金属ガラスは新しい材料であり、非晶質、つまりアモルファス合金で、ガラス転移点を示す。つまり、金属ガラスは、ガラス転移温度と結晶化温度の間に存在する過冷却液体領域で、粘性流動特性を呈しガラスのように塑性変形を示す。金属ガラスは、結晶質金属にはない超高強度、高弾性伸び、低ヤング率、高耐食性といった種々の優れた特性を有している。

そして、金属ガラス同士を接合する場合、棒状や塊状のバルク状態での接合が報告されており、押圧のような動的な摩擦接合手法等が用いられている（特許文献１〜３参照）。

特開平５−１３１２７９号公報 特開平１１−３３７４６号公報 特開２０１０−１３１６３１号公報

従来のウエハレベルパッケージにおいて、共晶金属等を用いた接合技術では、上記したように、気密封止のために半導体集積回路が形成された半導体チップと例えばこの半導体チップと接合される基板チップ同士との接合表面の粗さについて高い精度が要求されているにも拘らず、半導体チップの表面への微粒子の付着や大面積ウエハによる基板の反り等が原因となって、気密封止の歩留りが低下していた。

金属ガラスを用いた接合も一部が特許文献１〜３に報告されているが、大きな構造物を押圧等の動的な摩擦接合手法等で接合することしか試みられておらず、半導体素子やＭＥＭＳのパッケージやケーシング等の微細構造の接合には未だ適用されていない。

本発明は上記課題に鑑み、金属ガラス薄膜を用いて、接合面の凹凸、微粒子汚染、基板の反り等を許容し、互いに接合する基板同士の接合面の凹凸や微粒子の汚染或いは基板の反り等が存在していても、基板同士を接合することが可能な電子部品のパッケージを提供することを第１の目的とし、電子部品のパッケージの製造方法を提供することを第２の目的としている。

本発明者らは、基板同士を接合するに当たって、金属ガラス薄膜をシール材として用いることによって従来の金属材料ではできなかった基板同士の接合が可能となることを見出し、本発明を完成させるに至った。

上記目的を達成するため、本発明の電子部品のパッケージは、第１の基板と第２の基板を有し、第１の基板及び第２の基板の少なくとも一方に電子部品を搭載すると共に、電子部品を内包するように第１の基板と第２の基板とをシール部を介して接合して成る電子部品のパッケージにおいて、シール部が金属ガラス薄膜で成ることを特徴とする。
本発明の別の電子部品のパッケージは、第１の基板と第２の基板を有し、第１の基板及び第２の基板の少なくとも一方に電子部品を搭載すると共に、電子部品を内包するように第１の基板と第２の基板とをシール部を介して接合して成る電子部品のパッケージにおいて、シール部が、第１の基板に形成された第１の接合部と第２の基板に形成された第２の接合部とで構成されると共に、接合部同士が互いに接合されて成り、第１の接合部及び第２の接合部の少なくとも一方が金属ガラス薄膜で成ることを特徴とする。

上記構成において、第１の基板及び第２の基板の少なくとも一方には、外部回路と接続するための端子が設けられており、端子により電子部品が外部回路と接続されてもよい。
第１の基板に、第１の接合部に接続される貫通配線部が設けられ、電子部品を搭載している第２の基板に、電子部品と第２の接合部とを接続する配線を備え、電子部品が配線及び貫通配線部を経由して外部回路と接続されてもよい。
第１の基板には、好ましくは、ＬＳＩとＬＳＩに接続されかつ第１の接合部の外側に延びる端子とが設けられている。
第１の基板及び第２の基板は、好ましくは半導体基板からなる。
第２の基板にＭＥＭＳが形成され、ＭＥＭＳを収容する空隙が第１の基板のＭＥＭＳと対向する側に設けられてもよい。
第１の基板及び第２の基板は、好ましくは熱膨張率が同一の範囲と評価される材料からなる。
金属ガラス薄膜は、好ましくは、Ｚｒ基、Ｔｉ基、Ｐｄ基、Ｐｔ基及びＡｕ基の何れかの金属ガラスで成る。

上記目的を達成するため、本発明の電子部品のパッケージの製造方法は、第１の基板及び第２の基板の少なくとも一方に電子部品を搭載し、第１の基板と第２の基板とを接合して電子部品を封止するに当たり、第１の基板と第２の基板の少なくとも一方の、電子部品を取り囲む領域に金属ガラス薄膜を形成する工程と、第１の基板と第２の基板とを電子部品を内包するようにして対向させて位置合わせし、第１の基板と第２の基板とを圧接しながら金属ガラスの過冷却液体領域まで加熱して保持する工程と、を含み、金属ガラス薄膜で第１の基板及び第２の基板を接合することにより電子部品を封止することを特徴とするものである。

上記構成において、金属ガラス薄膜の形成工程では、好ましくは、第１の基板と第２の基板の何れにも金属ガラス薄膜を形成する。
第１の基板と第２の基板とを圧接する前に、好ましくは、金属ガラス薄膜の還元処理又はプラズマ処理を行って金属ガラス薄膜の表面を洗浄する。
還元処理は、好ましくは、蟻酸雰囲気中又は原子状水素雰囲気中に金属ガラス薄膜が形成された第１の基板及び／又は第２の基板を配置することで行う。
金属ガラス薄膜の形成工程は、好ましくは、スパッタリング法、パルスレーザーデポジション法、蒸着法及びめっき法の何れかで行う。

本発明の電子部品のパッケージによれば、第１の基板と第２の基板同士を接合して少なくとも何れか一方の基板に搭載した電子部品を気密封止するシール部が金属ガラス薄膜で形成されている。金属ガラス薄膜は通常の金属材料では発現しない過冷却温度領域において、塑性変形する。よって、第１の基板や第２の基板に凹凸や反りがあっても、また基板の接合面が微粒子により汚染されていたとしても、金属ガラス薄膜により両者を強固に密着して接合することができ、基板とシール部により電子部品を気密封止することが可能となる。また、金属ガラス薄膜は導電材料であるので、シール部は第１及び第２の基板との間の電気的な接続も果たしている。

本発明の電子部品のパッケージの製造方法によれば、第１の基板及び第２の基板の少なくとも一方の電子部品を取り囲む領域に金属ガラス薄膜を形成し、第１の基板と第２の基板とを電子部品を内包するように対向させて第１の基板と第２の基板とを圧接しながら金属ガラスの過冷却液体領域まで加熱することで、金属ガラス薄膜が電子部品を内包して第１の基板と第２の基板とが接合する。よって、簡単な工程でしかも第１の基板と第２の基板に凹凸や反りがあっても、或いは基板の接合面が微粒子により汚染されていても、第１の基板と第２の基板とを強固に接合することができ、基板とシール部により電子部品を気密封止することが可能となる。また、金属ガラス薄膜は導電材料であるので、シール部は第１及び第２の基板との間の電気的な接続も気密封止と同時に実現可能である。

本発明の第１の実施形態に係る電子部品のパッケージの構造を示す断面図である。 図１に示す電子部品のパッケージの製造方法の工程図である。 本発明の第２の実施形態に係るパッケージの構造を示す断面図である。 本発明の第２の実施形態に係るパッケージの製造方法を順次に示す概略断面図である。 本発明の第３の実施形態に係るパッケージの構造を示す断面図である。 本発明の第３の実施形態に係るパッケージの製造方法を順次に示す概略断面図である。 本発明の第４の実施形態に係るパッケージの構造を示す断面図である。 本発明の第４の実施形態に係るパッケージの製造方法を順次に示す概略断面図である。 本発明の第４の実施形態に係るパッケージの変形例の構造を示す断面図である。 金属ガラス薄膜の還元処理又はプラズマ処理を用いた接合工程を順次に示す斜視図である。 走査型超音波顕微鏡像を示す図であり、（Ａ）は実施例１の試料、（Ｂ）は実施例２の試料を示している。 図１１（Ａ）に示した実施例１の試料における暗点の断面におけるＳＥＭ像であり、（Ａ）と（Ｂ）はそれぞれＳｉの異なる拡散の様子を示している。 図１２（Ａ）に示した実施例１の試料の断面をＸ線によって元素分析した結果を示す図である。 図１１（Ｂ）に示した実施例２の試料の均一な領域の断面のＳＥＭ像であり、それぞれ、（Ａ）は低倍率像、（Ｂ）は高倍率像を示している。 図１４に示した実施例２の試料の断面をＸ線によって元素分析した結果を示す図である。

以下、図面を参照して本発明の幾つかの実施形態について詳細に説明する。
〔第１の実施形態〕
図１は、本発明の第１の実施形態に係る電子部品のパッケージ１の構造を示す断面図である。本発明の第１の実施形態に係る電子部品のパッケージ１は、第１の基板２と第２の基板４を有し、第１の基板２及び第２の基板４の少なくとも一方に電子部品８，４Ａを搭載すると共に、電子部品８，４Ａを内包するように第１の基板２と第２の基板４とをシール部６を介して接合して成っており、シール部６が金属ガラス薄膜で成るものである。図１では、第１の基板２に電子部品８としてのＬＳＩがＳｉ基板などの半導体基板上に形成されている場合を示しており、ＬＳＩの配線層８ＡとＳｉＯ_２などの絶縁膜９を示している。第２の基板４に点線で示すように電子部品４ＡとしてＭＥＭＳが形成されていてもよい。シール部６の厚さは、電子部品８，４Ａを内包できる厚さに設定すればよく、特に電子部品４ＡとしてＭＥＭＳを内包する場合には、ＭＥＭＳとなる振動子や片持ち梁等の動作に支障がないような厚さに設定されている。

本発明の第１の実施形態によれば、第１の基板２、第２の基板４の少なくとも一方に電子部品８，４Ａを搭載し、その電子部品８，４Ａの外周を囲むように設けられたシール部６が金属ガラス薄膜で成っている。仮に、第１の基板２及び第２の基板４のシール部６における接合面に凹凸や反りがあったとしても、或いは図示しない微粒子による汚染があっても、金属ガラス薄膜により第１の基板２及び第２の基板４が接合しており、第１及び第２の基板２，４とシール部６により電子部品８，４Ａが気密封止されている。これは、金属ガラス薄膜には一般的な金属とは異なって、過冷却温度領域においてガラス遷移が発現するので、塑性変形が生じるからである。

第１の基板２は例えばＳｉ（シリコン）基板などの半導体基板であり、半導体基板上にＬＳＩなどの集積回路が形成されている。第２の基板４は例えば第１の基板２の材質と同様、Ｓｉ基板などの半導体基板であり、ＭＥＭＳが搭載されている。シール部６をなす金属ガラス薄膜としては、Ｚｒ基、Ｔｉ基、Ｐｄ基、Ｐｔ基及びＡｕ基の何れかの金属ガラスで成っている。

次に、図１に示す電子部品のパッケージ１の製造方法について説明する。
図２は図１に示す電子部品のパッケージ１の製造方法の工程図である。図では、第１の基板２に電子部品８を搭載し、第１の基板２と第２の基板４とを接合して電子部品を封止する場合について示しているが、第２の基板４に電子部品４Ａを搭載して第１の基板２と第２の基板４とを接合して電子部品４Ａを封止する場合についても同様である。

先ず、第１の基板２と第２の基板４の少なくとも一方の、電子部品８，４Ａを取り囲む領域に金属ガラス薄膜３を形成する。図２（Ａ）に示すように、第１の基板２に電子部品８としてＬＳＩが形成されているとする。この第１の基板２で電子部品８を取り囲む領域に金属ガラス薄膜３を形成する。ＬＳＩ８を形成する一部として、絶縁膜９、配線層８Ａのみを図示している。一方、図２（Ｂ）に示すように、電子部品８を覆う第２の基板４を準備する。

次に、第１の基板２と第２の基板４とを電子部品８を内包するようにして対向させて位置合わせし、第１の基板２と第２の基板４とを圧接しながら金属ガラス薄膜３の過冷却液体領域まで加熱して保持する。図２（Ｃ）に示すように、電子部品８を搭載しかつ金属ガラス薄膜３が形成されている第１の基板２を試料ステージ１１に載置する。そして、第１の基板２と第２の基板４とで電子部品８を内包するようにして、第２の基板４を第１の基板２に対向させて位置合わせし、第２の基板４上に加圧ツール１２を載せる。加圧ツール１２により、矢印で示すように第１の基板２と第２の基板４とを圧接しつつ金属ガラス薄膜３の過冷却液体領域（ΔＴｘ）まで加熱し、加圧ツール１２で所定の圧力を所定の時間印加する。

これにより、過冷却液体領域まで昇温することで、金属ガラス薄膜３が低粘性のガラス状態となり、かつ、加圧ツール１２で押圧されることにより、例えば金属ガラス薄膜３を形成していない側の基板、図示の場合には第２の基板４の凹凸に低粘性のガラス状態の金属ガラスが入り込んで埋め込まれ、また、第１の基板２と第２の基板４とが昇温により反って対向面が平行でない場合であっても第１の基板２と第２の基板４との接合面に沿って延び、さらに、第１の基板２と第２の基板４との対向面が微小粒子により汚染されていても、微小粒子による凹凸が金属ガラス３により埋め込まれ、第１の基板２と第２の基板４とが接合する。金属ガラス薄膜３が電子部品８の外周を取り囲むように形成されていることで、この金属ガラス薄膜３がシール部６となって、第２の基板４とシール部６とにより電子部品８を気密封止する。なお、所定時間加圧することでシール部６が形成されると、第１の基板２及び第２の基板４が冷却される。

以上のように、金属ガラス薄膜３で第１の基板２及び第２の基板４を接合することにより電子部品８を封止する。なお、第１の基板２に金属ガラス薄膜を形成せず第２の基板４に電子部品８を取り囲むように、つまり第１の基板２と第２の基板４とを接合したときに電子部品８を取り囲むことができる領域に第２の基板４に金属ガラス薄膜３を形成しておき、第１の基板２と第２の基板４とを電子部品８を内包するようにして対向させて位置合わせしてもよい。第２の基板４に電子部品４Ａが形成されている場合も同様に電子部品４Ａを封止することができることについては、これ以上説明を要しないであろう。

〔第２の実施形態〕
図３は本発明の第２の実施形態に係る電子部品のパッケージ１Ａの構造を示す断面図である。第２の実施形態に係る電子部品のパッケージ１Ａは、シール部６が第１の基板２に形成された第１の接合部３Ａと第２の基板４に形成された第２の接合部５Ａとで構成され、かつ、接合部３Ａ，５Ａ同士が互いに接合されて成っており、第１の接合部３Ａ及び第２の接合部５Ａの少なくとも一方が金属ガラス薄膜で成っている。第１の接合部３Ａ、第２の接合部５Ａの何れも金属ガラス薄膜で成っていてもよい。

第１の基板２は、例えばＳｉ基板からなり、このＳｉ基板の外周側に第１の接合部３Ａが配設されている。第１の基板２は、例えばＳｉ基板上にＣＭＯＳ集積回路が形成された基板である。

第２の基板４は、例えばＳｉ基板からなり、このＳｉ基板の第１の基板２に対向する面４Ａの外周側に第２の接合部５Ａが配設されている。第２の基板４は、例えばＳｉ基板上に、ＬＳＩ（大規模集積）回路、ＣＭＳＬＳＩ（相補型大規模集積）回路、ＭＥＭＳ、空隙７等が形成された基板である。第２の基板４として空隙７等を設ける場合には、基板材料は半導体に限らず、金属基板、ガラス基板やセラミック基板のような無機物からなる基板を用いてもよい。このように、第１の基板２及び第２の基板４の少なくとも一方の基板に電子部品８が搭載される。本発明において、電子部品８は、半導体集積回路、ＭＥＭＳからなる各種電子部品等を含む。

第１の接合部３Ａ及び／又は第２の接合部５Ａには、後述するように金属ガラス薄膜が被覆されている。金属ガラス薄膜は、金（Ａｕ）、ジルコニウム（Ｚｒ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、チタン（Ｔｉ）の何れか含む金属ガラスからなる。

金属ガラスは２種以上の金属からなり、ガラス遷移を示し、過冷却液体領域（ΔＴｘ）を有する非晶質合金であり、金属ガラス合金とも呼ばれている。結晶化開始温度（Ｔｘ）とガラス遷移温度（Ｔｇ）との温度間隔ΔＴｘ（＝Ｔｘ−Ｔｇ）は、過冷却液体領域（ΔＴｘ）と呼ばれている。広い過冷却液体領域（ΔＴｘ）及び大きな換算ガラス化温度（Ｔｇ／Ｔ_１）を有する金属ガラス合金は、結晶化に対する高い安定性を示して、大きな非晶質形成能を有することが知られている。Ｔ_１は、金属ガラスの液相線温度である。非晶質形成能は、ガラス形成能（ＧＦＡ）とも呼ばれている。金属ガラス合金は、従来の非晶質合金のように薄帯、ファイバー、微粉末に限らず、金型鋳造法により直径又は厚さがｍｍオーダーのバルク状非晶質合金材を作製することが可能である。

ここで、過冷却液体領域（ΔＴｘ）とは結晶化に対する抵抗力、すなわち非晶質の安定性及び加工性を示すもので、例えば０．３Ｋ／秒の加熱速度で示差走査熱量分析（ＤＳＣ：Differential Scanning Calorimetry）を行うことで得られるガラス遷移温度Ｔｇと結晶化温度Ｔｘの差で定義される値である。

本発明のシール部６に用いる金属ガラス薄膜は、スパッタリング法を用いてＳｉ基板等に形成することができる。本発明の金属ガラス薄膜に用いる金属ガラスは、ガラス形成能が高く、Ｔｇが従来のパッケージのシールに使用される半田や合金等と同等又はさらに低い温度となる材料を使用することができる。金属ガラス薄膜は以下の（１）〜（５）に示す要因を考慮して材料を選択すればよい。金属ガラス薄膜は、スパッタリング法以外の方法として、パルスレーザーデポジション法（ＰＬＤ）、蒸着法又はめっき法を用いることができる。蒸着法は、金属ガラスの各成分を蒸着源とした多源蒸着法を使用することができる。
（１）金属ガラスと第１の基板２及び第２の基板４との密着性がよいこと、または基板に被覆された密着層を介して金属ガラスと基板との密着性がよいこと。
（２）過冷却液体領域（ΔＴｘ）が従来の接合材料と同等の温度となること。
（３）安定なプロセス温度範囲となること。つまり、過冷却液体領域（ΔＴｘ）が大きいこと。
（４）ガラス形成能が高い材料組成を有していること。
（５）スパッタ等による金属ガラス薄膜の堆積を制御し易い成分からなること。

このような金属ガラス合金としては、Ｔｇが３２２〜４０２℃のＺｒを含む金属ガラス合金が挙げられる。Ｚｒを主成分とする金属ガラス合金をＺｒ基金属ガラス合金と呼ぶ。Ｚｒ基金属ガラス合金の組成は、例えばＺｒ_{６３.３３}Ｔｉ_８．８９Ｃｕ_{１５．４５}Ｎｉ_{１２.３３}である。Ｔｇが６６〜１４７℃のＡｕ基金属ガラス合金の組成は、例えばＡｕ_４９Ａｇ_５．５Ｐｄ_２．３Ｃｕ_２６．９Ｓｉ_１６．３である。Ｔｇが２５９〜３７９℃のＰｄ基金属ガラス合金の組成は、例えばＰｄ₈₁Ｓｉ_１９である。Ｔｇが２０８〜２３５℃のＰｔ基金属ガラス合金の組成は、例えばＰｔ_４５Ｃｕ_３５Ｐ_２０である。

本発明の第２の実施形態に係るパッケージ１Ａは、第１の基板２及び第２の基板４の少なくとも一方、図示の場合には第１の基板２に外部回路と接続するための電極パッドや端子２Ａを有している。パッケージ１Ａでは、第１及び第２の基板２，４の少なくとも一方に搭載したＬＳＩ等の電子部品８がシール部６を介してシール部６の内部に封止される。

図３に示す電子部品のパッケージ１Ａの製造方法について説明する。
図４は図３に示す電子部品のパッケージ１Ａの製造方法の工程図である。図では、第１の基板２に電子部品８を搭載し、第１の基板２と第２の基板４とを接合して電子部品を封止する場合について示しているが、第２の基板４に電子部品４Ａを搭載して第１の基板２と第２の基板４とを接合して電子部品４Ａを封止する場合についても同様である。
先ず、第１の基板２と第２の基板４の少なくとも一方の、電子部品８，４Ａを取り囲む領域に金属ガラス薄膜３を形成する。図４（Ａ）に示すように、第１の基板２に電子部品８としてＬＳＩが形成されているとする。この第１の基板２で電子部品８を取り囲む領域に金属ガラス薄膜３を形成する。ＬＳＩ８を形成する一部として、絶縁膜９、配線層２Ｂ，８Ａのみを図示している。
次に、図４（Ｂ）に示すように、電子部品８を覆う第２の基板４を準備して、第１の基板２に形成した金属ガラス薄膜３と対向する面において、電子部品８を取り囲む領域に金属ガラス薄膜５を形成する。

続いて、第１の基板２と第２の基板４とを電子部品８を内包するようにして対向させて位置合わせし、第１の基板２と第２の基板４とを圧接しながら金属ガラス薄膜３，５の過冷却液体領域まで加熱して保持する。
次に、図４（Ｃ）に示すように、電子部品８を搭載しかつ金属ガラス薄膜３が形成されている第１の基板２を試料ステージ１１に載置する。そして第１の基板２と第２の基板４とで電子部品８を内包するように、第２の基板４を第１の基板２に対向させて位置合わせし、第２の基板４上に加圧ツール１２を載せる。加圧ツール１４により矢印で示すように第１の基板２と第２の基板４とを圧接しつつ金属ガラス薄膜３，５の過冷却液体領域（ΔＴｘ）まで加熱し、加圧ツール１２で所定の圧力を所定の時間印加する。

これにより、過冷却液体領域まで昇温することで、金属ガラス薄膜３，５が低粘性のガラス状態となり、かつ、加圧ツール１２で押圧されることにより、第２の基板４の凹凸に低粘性のガラス状態の金属ガラスが入り込んで埋め込まれる。また、第１の基板２と第２の基板４とが昇温により反って対向面が平行でない場合であっても、第１の基板２と第２の基板４との接合面に沿って延び、さらに、第１の基板２と第２の基板４との対向面が微小粒子により汚染されていても、微小粒子による凹凸が金属ガラスにより埋め込まれ、第１の基板２と第２の基板４とが接合する。金属ガラス薄膜３，５が電子部品８の外周を取り囲むように形成されていることで、この金属ガラス薄膜３，５がシール部６となって第１の基板２と第２の基板４とシール部６とにより電子部品８を気密封止する。なお、所定時間加圧することでシール部６が形成されると、第１の基板２及び第２の基板４が冷却される。

図４を参照して説明した金属ガラス薄膜３，５を形成する際、第１の基板２と第２の基板４の何れにも金属ガラス薄膜３，５を形成すれば、第１の実施形態と同様、電子部品のパッケージ１Ａを製造することができる。

本発明の第１の実施形態に係るパッケージ１，１Ａの製造方法の変形例について説明する。
本発明の第１の実施形態に係るパッケージ１，１Ａの製造方法の変形例は、図２（Ｃ）及び４（Ｃ）に示すボンディング工程の前に、金属ガラス薄膜３，５の処理工程を追加する製造方法である。この金属ガラス薄膜３，５の処理工程は、ボンディング工程の前処理工程となる。この前処理工程は、金属ガラス薄膜３，５の表面に形成される金属酸化物の除去又は減少を行う工程であり、還元処理又はプラズマ処理をする工程である。このような還元処理工程は、水素ガス又は水素ガスを発生させる雰囲気で処理すればよい。このような前処理工程としては、ＬＳＩのＣｕ配線の処理に用いられる蟻酸処理が挙げられる。Ｗ等のホットフィラメントによって発生した原子状水素を用いた還元処理でもよい。このようなプラズマ処理工程は、Ａｒ等を励起したプラズマで処理すればよい。つまり、このような前処理工程としては、金属接合を行う前のプラズマ活性化処理が挙げられる。前処理工程によって、金属ガラス薄膜３，５の表面が清浄になる。

本発明のパッケージ１，１Ａによれば、一般の金属材料では発現しない金属ガラス薄膜３，５の過冷却液体領域で接合するので、金属ガラス薄膜３，５の粘性流動特性により塑性変形によってシール部６を形成することができる。このため、従来のパッケージで障害となった基板の凹凸、反り、微粒子汚染等が無視できる。このため、実用化に要求される気密封止と電気的接続を低温で同時に実現可能である。金属ガラス３，５は、材料の機械的な特性から例えば高強度や耐食性に優れているので、高信頼性のシール部６が実現できる。

本発明のパッケージ１，１Ａの製造方法によれば、金属ガラス薄膜３，５を例えばスパッタリング法で堆積し、従来のボンディング装置で基板同士を接合できるので、簡単な工程で、パッケージ１の気密封止と電気的接続が可能になる。

（第３の実施形態）
図５は、本発明の第３の実施形態に係るパッケージ１０の構造を示す断面図である。図５に示すように、本発明の第３の実施形態に係るパッケージ１０は第１の基板１４と、第１の基板１４に設けた第１の接合部１５Ａと、ＭＥＭＳ２１が形成された第２の基板１６と、第２の基板１６に設けた第２の接合部１７Ａと、第１の接合部１５Ａ及び第２の接合部１７Ａとが接合されたシール部１８とを含んで構成されている。

第１の基板１４は例えばＳｉ基板であり、ＣＭＯＳＬＳＩ等が形成されている。第２の基板１６と対向する第１の基板１４の最上層が、図示しないＳｉＯ_２等の絶縁層から形成されている。絶縁層には第１の接合部１５が形成される凹状の領域を形成してもよい。

ＭＥＭＳ２１が形成された第２の基板１６は、Ｓｉ基板又はＳＯＩ基板から構成されている。第２の基板１６には、ＭＥＭＳ２１となる振動子や片持ち梁等が形成されている。振動子や片持ち梁等の作用に影響がないように、余分なＳｉ基板がエッチングによって除去されて、空隙１６Ａが形成されている。シール部１８の厚さは、ＭＥＭＳ２１となる振動子や片持ち梁等の動作に支障がないような厚さに設定すればよい。

第２の基板１６において、第１の基板１４に設けた第１の接合部１５Ａと接合される領域には、第２の接合部１７Ａが形成されている。第２の接合部１７には凸状の領域が形成されていてもよい。

第１の接合部１５Ａ及び／又は第２の接合部１７Ａには、後述する金属ガラス薄膜が被覆されており、本発明の第３の実施形態に係るパッケージ１Ａと同様に、シール部１８が形成されている。金属ガラス薄膜は、第１の接合部１５Ａと第２の接合部１７Ａと両方に形成されていてもよい。シール部１８には、外部回路と接続するための電極パッドや端子１９を設けてもよい。

図６は、本発明の第３の実施形態に係るパッケージ１０の製造方法を順次に示す概略断面図である。
図６（Ａ）において、先ず、第１のＳｉ基板１４にＣＭＯＳからなるＬＳＩを形成し、第１の接合部１５Ａとなる領域に金属ガラス薄膜１５を形成する。第１のＳｉ基板１４の最上層には図示しないＳｉＯ_２等の絶縁膜が形成され、この絶縁層には、ＬＳＩの配線層が形成されている。

次に、図６（Ｂ）に示すように、第２のＳｉ基板１６を用意して、ＭＥＭＳ２１を形成した後、第２の接合部１７Ａとなる領域に金属ガラス薄膜１７を形成する。

続いて、図６（Ｃ）に示すように、第１のＳｉ基板１４と第２のＳｉ基板１６とを重ね合わせて、図４（Ｃ）で説明したボンディング工程を行う。これにより、第１の接合部１５Ａと第２の接合部１７Ａに形成された金属ガラス薄膜１５，１７が低粘性のガラス状態となり、かつ、加圧ツール１２で押圧されるので、金属ガラス薄膜１５，１７が第１の接合部１５Ａと第２の接合部１７Ａに存在する凹凸に埋め込まれる。さらに、微粒子汚染や基板の反り等も低粘性の金属ガラス薄膜１５，１７によって緩和される。所定時間加圧されシール部１８が形成された後で、第１のＳｉ基板１４及び第２のＳｉ基板１６が冷却される。これにより、本発明のパッケージ１０をシールすることができる。

本発明のパッケージ１０によれば、第１のＳｉ基板１４に形成するＣＭＯＳＬＳＩ８と、ＭＥＭＳ２１が形成された第２の基板１６とをそれぞれ単独に作製し、金属ガラス薄膜１５，１７を用いたシール部１８で接合することができる。

（第４の実施形態）
図７は、本発明の第４の実施形態に係るパッケージ３０の構造を示す断面図である。図７に示すように、本発明の第４の実施形態に係るパッケージ３０は、第１の基板３２と、第１の基板３２に設けた第１の接合部３３Ａと、第２の基板３４と、第２の基板３４に形成されたＭＥＭＳ３４Ａと、第２の基板３４に設けた第２の接合部３５Ａと、第１の接合部３３Ａ及び第２の接合部３５Ａを接合するシール部３６とを含んで構成されている。

第１の基板３２は、Ｓｉ基板とほぼ同じか又は異なる熱膨張率の材料から成る基板である。つまり、第１の基板３２は、Ｓｉ基板と熱膨張率が同一の範囲と評価される材料からなる。第１の基板３２としては、セラミック基板、ガラス基板等を使用することができる。第１の基板３２はカバー基板とも呼ばれている。特に、低熱膨張率の低温焼成セラミック基板（Low Temperature Cofired Ceramics、以下、ＬＴＣＣ基板と呼ぶ。）を用いることができる。Ｓｉ基板とほぼ同じ熱膨張率を有するガラス基板は、例えばパイレックス（登録商標）ガラスが好適である。第１の基板３２において、第２の基板３４に設けた第２の接合部３５Ａと接合される領域には、貫通配線部３２Ａが形成されている。貫通配線部３２Ａの第２の接合部３５Ａと接合される領域が第１の接合部３３Ａである。貫通配線部３２Ａの最上部は、外部回路と接続するための電極パッドや端子となる。

第１の基板３２には、受動部品として、インダクタ、抵抗、コンデンサ等を内蔵することも可能である。例えば、ＬＴＣＣ基板からなる第１の基板３２は、この基板の内部に内蔵された縦配線、横配線、それらに接続されたインダクタ等の受動部品と、から構成されてもよい。

ＭＥＭＳ３４Ａが形成された第２の基板３４は、例えばＳｉやＳＯＩ基板から構成されている。第２の基板３４に形成されるＭＥＭＳ３４Ａは、スイッチ、ジャイロ用センサ、加速度センサ、リレー等である。

本発明の第４の実施形態に係るパッケージ３０の製造方法について説明する。
図８は、本発明の第４の実施形態に係るパッケージ３０の製造方法を順次に示す概略断面図である。
図８（Ａ）に示すように、第１の基板３２を、例えばＬＴＣＣ基板やガラス基板等を用いて形成し、貫通配線部３２Ａと共に第１の接合部となる金属ガラス薄膜３３を形成する。
図８（Ｂ）において、ＭＥＭＳ３３Ａを第２の基板３４となるＳｉ基板に形成する。Ｓｉ基板としてはＳＯＩ基板を使用してもよい。次に第３の接合部となる金属ガラス薄膜３５を形成する。
続いて、図８（Ｃ）に示すように第１のＳｉ基板３２と第２の基板３４とを重ね合わせて、図４（Ｃ）で説明したボンディング工程を行う。これにより、第１の接合部３３Ａと第２の接合部３５Ａに形成された金属ガラス薄膜３３，３５が低粘性のガラス状態となり、かつ、加圧ツール１２で押圧されるので、金属ガラス薄膜３３，３５が第１の接合部３３Ａと第２の接合部３５Ａで接合されてシール部３６が形成される。さらに、微粒子汚染や基板の反り等も低粘性の金属ガラス薄膜３３，３５によって緩和される。所定時間加圧されシール部３６が形成された後で、第１の基板３２及び第２の基板３４が冷却される。これにより、本発明のパッケージ３０をシールすることができる。
金属ガラス薄膜３３，３５は、第１の接合部３３Ａ又は第２の接合部３５Ａの何れか、又は第１の接合部３３Ａと第２の接合部３５Ａの両方に形成されていてもよい。

本発明のパッケージ３０によれば、第１の基板３２となるＬＴＣＣ基板やガラス基板等と第２のＳｉ基板３４に形成するＭＥＭＳ３４Ａと、をそれぞれ単独に作製し、金属ガラス薄膜３３，３５を用いたシール部３６で接合することができる。

（第４の実施形態の変形例）
図９は、本発明の第４の実施形態に係るパッケージの変形例３０Ａの構造を示す断面図である。
図９に示すように、本発明の第４の実施形態に係るパッケージ３０Ａは、第１の基板３２が貫通配線部３２Ａを有していない点が図５のパッケージ３０と異なっている。このパッケージ３０Ａでは、第２の基板３４の最外周に設けた電極３４Ｂを外部回路と接続するための端子とする。他の構成は、図７に示したパッケージ３０と同じであるので詳細な説明は省略する。

以下に示す実施例により本発明をさらに詳細に説明する。
第１の基板２及び第２の基板４としてＳｉ基板を使用して、これらの各基板をそれぞれ第１の接合部３、第２の接合部５としてパッケージ１の接合部となる領域の実施例を作製した。
図１０は、実施例１の接合工程を順次に示す斜視図である。
最初に、図１０（Ａ）に示すように、第１のＳｉ基板２及び第２のＳｉ基板４に厚さが１μｍのＺｒ基金属ガラス薄膜３，５をＤＣスパッタリング装置を用いて堆積した。第１及び第２のＳｉ基板２，４の大きさは５ｍｍ×５ｍｍである。ＤＣスパッタリング装置のターゲットとしては、Ｚｒ_５５Ｃｕ_３０Ａｌ_１０Ｎｉ_５を使用した。Ｚｒ_５５Ｃｕ_３０Ａｌ_１０Ｎｉ_５のＴｇは４００℃、Ｔｘは４９０℃であり、過冷却液体領域（ΔＴｘ＝Ｔｘ−Ｔｇ）は９０℃である。形成した膜の評価には、Ｘ線回折（ＸＲＤ）装置、透過型電子顕微鏡、示差走査熱量分析（ＤＳＣ）等を用いた。
次に、図１０（Ｂ）に示すように、ボンディング工程の前に金属酸化物を除去するために前処理として蟻酸処理を行った。蟻酸処理は、２５０℃で蟻酸の圧力を２ｋＰａとして、３０秒間処理した。
引き続き、図１０（Ｃ）に示すように、第１の基板２及び第２の基板４の両面を４７５℃迄に加熱して、金属ガラス薄膜３，５を過冷却状態として、ボンディングツールに１５ＭＰａの圧力を、１５分間印加してボンディングを行った。実施例１では、第１の基板及び第２の基板２，４は強固に接合された。表１は、ボンディング条件とボンディング結果とを示すものである。

第１の基板２及び第２の基板４に堆積するＺｒ基金属ガラス薄膜３，５の厚さを２μｍとした以外は実施例１と同様にして、実施例２の試料を作製した。実施例２の試料も、実施例と同様に第１の基板２及び第２の基板４は強固に接合された。

（比較例１）
第１の基板及び第２の基板に堆積するＺｒ基金属ガラス薄膜３，５の厚さを１μｍとし、蟻酸処理を行わないでボンディングを行った。この比較例１の場合には、第１の基板及び第２の基板との接合ができなかった。

実施例１及び２と比較例１の結果から、蟻酸を用いた前処理は酸化物の除去に効果があり、その結果、実施例１及び２では、ボンディングが良好にされることが判明した。

実施例１及び２の試料の断面等を、走査型超音波顕微鏡（ＳＡＭ：Scanning Acoustic Microscope）や走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）で観察した。

図１１は、走査型超音波顕微鏡像を示す図であり、（Ａ）は実施例１の試料、（Ｂ）は実施例２の試料を示している。
図１１（Ａ）の試料には暗点が形成されており、図１１（Ｂ）の試料は平坦であることが判明した。

図１２は、図１１（Ａ）に示した実施例１の試料における暗点の断面におけるＳＥＭ像であり、（Ａ）と（Ｂ）はそれぞれＳｉの異なる拡散の様子を示している。（Ａ）は低倍率像、（Ｂ）は高倍率像を示している。
図１２から明らかなように、基板間に挟まれている金属ガラス薄膜３，５の界面においてＳｉの拡散が起きていたことが分かる。

図１３は、図１２（Ａ）に示した実施例１の試料の断面をＸ線によって元素分析した結果を示す図である。Ｘ線検知器は半導体検知器を用いたエネルギー分散型検知器である。
図１３から明らかなように、金属ガラス薄膜３，５中には非常に多くのＳｉが拡散し、再結晶化していることが分かる。

さらに、表２の分析結果から、図１２（Ｂ）の〔ii〕で示す金属ガラス薄膜３，５のＳｉ基板側のＳｉの原子％（ａｔ％）は、図１２（Ｂ）の〔ｉ〕で示すボンディングされている領域のＳｉの原子％（ａｔ％）よりも大きいことが判明した。

図１４は、図１１（Ｂ）に示した実施例２の試料の均一な領域の断面のＳＥＭ像であり、それぞれ、（Ａ）は低倍率像、（Ｂ）は高倍率像を示している。
図１４から明らかなように、孔の無い接合界面は、金属ガラス薄膜３，５によって強固な接合が形成されていることが判明した。

図１５は、図１４に示した実施例２の試料の断面をＸ線によって元素分析した結果を示す図である。図では、Ｓｉ、Ｏ、Ｃｕ、Ａｌ、Ｚｒ、Ｎｉの分布、即ちマップを示している。図１５から明らかなように、接合界面の２０ｎｍをＸ線分析した結果、図のＯ及びＣｕのマップにおいて矢印で示す箇所では、極く僅かにＯが多く、Ｃｕが乏しい箇所が生じていることが判明した（表２参照）。

本発明は上記実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。外部回路との電気的接続のためにパッケージに設ける端子は、第１及び第２の基板の何れに設けてもよく、パッケージの用途に応じて適宜に設計すればよい。

１、１０、３０、３０Ａ：パッケージ
２、１４：第１の基板
２Ａ：端子
２Ｂ:配線層
３、５、１５、１７、３３、３５：金属ガラス薄膜
３Ａ、１５Ａ、３３Ａ：第１の接合部
４、１６：第２の基板
５Ａ、１７Ａ、３５Ａ：第２の接合部
６、１８、３６：シール部
７：空隙
８：電子部品
８Ａ:配線層
９：絶縁膜
１２：加圧ツール
１６Ａ:空隙
１９：端子
２１：ＭＥＭＳ
３２：第１の基板
３２Ａ：貫通配線部
３２Ｂ：端子３４：第２の基板
３４Ａ：ＭＥＭＳ

Claims (15)

1. 第１の基板と第２の基板を有し、該第１の基板及び第２の基板の少なくとも一方に電子部品を搭載すると共に、該電子部品を内包するように第１の基板と第２の基板とをシール部を介して接合して成る電子部品のパッケージにおいて、
   上記シール部が金属ガラス合金で成り、
   上記第２の基板にＭＥＭＳが形成され、該ＭＥＭＳを収容する空隙が上記第１の基板の上記ＭＥＭＳと対向する側に設けられていることを特徴とする、電子部品のパッケージ。
2. 前記シール部が、前記第１の基板に形成された第１の接合部と前記第２の基板に形成された第２の接合部とで構成されると共に、該接合部同士が互いに接合されて成り、
   前記第１の接合部及び前記第２の接合部の少なくとも一方が金属ガラス合金で成ることを特徴とする、請求項１に記載の電子部品のパッケージ。
3. 第１の基板と第２の基板を有し、該第１の基板及び第２の基板の少なくとも一方に電子部品を搭載すると共に、該電子部品を内包するように第１の基板と第２の基板とをシール部を介して接合して成る電子部品のパッケージにおいて、
   上記シール部が、上記第１の基板に形成された第１の接合部と上記第２の基板に形成された第２の接合部とで構成されると共に、該接合部同士が互いに接合されて成り、
   上記第１の接合部及び上記第２の接合部の少なくとも一方が金属ガラス合金で成り、
   上記第２の基板にＭＥＭＳが形成され、該ＭＥＭＳを収容する空隙が上記第１の基板の上記ＭＥＭＳと対向する側に設けられていることを特徴とする、電子部品のパッケージ。
4. 前記第１の基板及び前記第２の基板は半導体基板からなることを特徴とする、請求項１〜３の何れかに記載の電子部品のパッケージ。
5. 前記第１の基板及び前記第２の基板は、熱膨張率が同一の範囲と評価される材料からなることを特徴とする、請求項１〜３の何れかに記載の電子部品のパッケージ。
6. 前記金属ガラス合金は、Ｚｒ基、Ｔｉ基、Ｐｄ基、Ｐｔ基及びＡｕ基の何れかの金属ガラスで成ることを特徴とする、請求項１〜３の何れかに記載の電子部品のパッケージ。
7. 前記第１の基板は、セラミック基板、低温焼成セラミック基板及びガラス基板の何れかであることを特徴とする、請求項１〜３の何れかに記載の電子部品のパッケージ。
8. 外部回路と接続するための電極又は端子が、前記第１の基板及び前記第２の基板の少なくとも一方に設けられていることを特徴とする、請求項１〜３の何れかに記載の電子部品のパッケージ。
9. 外部回路と接続するための端子が、前記シール部に設けられていることを特徴とする、請求項１〜３の何れかに記載の電子部品のパッケージ。
10. ＬＳＩが、前記第１の基板に形成されていることを特徴とする、請求項１〜３の何れかの何れかに記載の電子部品のパッケージ。
11. 第１の基板及び第２の基板の少なくとも一方に電子部品を搭載し、上記第１の基板と上記第２の基板とを接合して電子部品を封止するに当たり、
    上記第２の基板にＭＥＭＳを形成し、該ＭＥＭＳを収容する空隙を上記第１の基板の上記ＭＥＭＳと対向する側に設ける工程と、
    上記第１の基板と上記第２の基板の少なくとも一方の、上記電子部品を取り囲む領域に金属ガラス薄膜を形成する工程と、
    上記第１の基板と上記第２の基板とを上記電子部品を内包するようにして対向させて位置合わせし、上記第１の基板と上記第２の基板とを圧接しながら上記金属ガラスの過冷却液体領域まで加熱して保持する工程と、
    を含み、上記金属ガラス薄膜で上記第１の基板及び上記第２の基板を接合することにより上記電子部品を封止することを特徴とする、電子部品のパッケージの製造方法。
12. 第１の基板及び第２の基板の少なくとも一方に電子部品を搭載し、上記第１の基板と上記第２の基板とを接合して電子部品を封止するに当たり、
    上記第１の基板と上記第２の基板の少なくとも一方の、上記電子部品を取り囲む領域に金属ガラス薄膜を形成する工程と、
    上記第１の基板と上記第２の基板とを圧接する前に、上記金属ガラス薄膜の還元処理又はプラズマ処理を行って該金属ガラス薄膜の表面を洗浄する工程と、
    上記第１の基板と上記第２の基板とを上記電子部品を内包するようにして対向させて位置合わせし、上記第１の基板と上記第２の基板とを圧接しながら上記金属ガラスの過冷却液体領域まで加熱して保持する工程と、
    を含み、上記金属ガラス薄膜で上記第１の基板及び上記第２の基板を接合することにより上記電子部品を封止することを特徴とする、電子部品のパッケージの製造方法。
13. 前記金属ガラス薄膜の形成工程では、前記第１の基板と前記第２の基板の何れにも前記金属ガラス薄膜を形成することを特徴とする、請求項１１又は１２に記載の電子部品のパッケージの製造方法。
14. 前記還元処理は、蟻酸雰囲気中又は原子状水素雰囲気中に前記金属ガラス薄膜が形成された第１の基板及び／又は前記第２の基板を配置することで行うことを特徴とする、請求項１２に記載の電子部品のパッケージの製造方法。
15. 前記金属ガラス薄膜の形成工程は、スパッタリング法、パルスレーザーデポジション法、蒸着法及びめっき法の何れかで行うことを特徴とする、請求項１１〜１４の何れかに記載の電子部品のパッケージの製造方法。