JP5762755B2

JP5762755B2 - 発光素子の駆動回路およびそれを用いた発光装置

Info

Publication number: JP5762755B2
Application number: JP2011005504A
Authority: JP
Inventors: 弘基菊池; 昌男米丸; 崇大木
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2010-01-18
Filing date: 2011-01-14
Publication date: 2015-08-12
Anticipated expiration: 2031-01-14
Also published as: JP2011172213A; US8653754B2; US20120025737A1

Description

本発明は、カレントミラー回路、あるいは電流駆動回路に関する。

半導体集積回路において、ある経路に流れる電流をコピーする目的でカレントミラー回路が利用される。図１は、一般的なカスコード型のカレントミラー回路の構成を示す回路図である。

カレントミラー回路２００は、入力端子Ｐ１を通過する入力電流Ｉｉｎをコピーして出力電流Ｉｏｕｔを発生し、それを出力端子Ｐ２から出力する。カレントミラー回路２００は、ＰチャンネルＭＯＳＦＥＴである第１トランジスタＭ１〜第４トランジスタＭ４と、抵抗Ｒ１を備える。第１トランジスタＭ１、第２トランジスタＭ２および抵抗Ｒ１は、入力電流Ｉｉｎの経路上に、言い換えれば電源端子Ｐ３と入力端子Ｐ１の間に順に直列に接続される。第３トランジスタＭ３および第４トランジスタＭ４は、出力電流Ｉｏｕｔの経路上に、言い換えれば電源端子Ｐ３と出力端子Ｐ２の間に順に直列に設けられる。第２トランジスタＭ２と第４トランジスタＭ４のゲートは、入力端子Ｐ１に共通に接続される。また第１トランジスタＭ１と第３トランジスタＭ３のゲートは、第２トランジスタＭ２のドレインに共通に接続される。

図１のカレントミラー回路２００において、出力電流Ｉｏｕｔと入力電流Ｉｉｎとの間に正確な比例関係が成り立つためには、第１トランジスタＭ１のドレインソース間電圧Ｖｄｓ_Ｍ１と第３トランジスタＭ３のドレインソース間電圧Ｖｄｓ_Ｍ３が成立する必要がある。

第１トランジスタＭ１、第２トランジスタＭ２、第４トランジスタＭ４それぞれのゲートソース間電圧をＶｔｈ１、Ｖｔｈ２、Ｖｔｈ４と記す。このとき、第１トランジスタＭ１と第３トランジスタＭ３のゲート電圧Ｖ_Ａは、式（１）で与えられる。
Ｖ_Ａ＝Ｖｃｃ−Ｖｔｈ１ …（１）
また第２トランジスタＭ２と第４トランジスタＭ４のゲート電圧Ｖ_Ｂは、式（２）で与えられる。
Ｖ_Ｂ＝Ｖｃｃ−Ｖｔｈ１−ΔＶ …（２）
ただし、ΔＶ＝Ｒ１×Ｉｉｎである。

そうすると、第１トランジスタＭ１のドレイン電圧Ｖ_Ｃおよび第３トランジスタＭ３のドレイン電圧Ｖ_Ｄはそれぞれ、式（３）、（４）で与えられることになる。
Ｖ_Ｃ＝Ｖ_Ｂ＋Ｖｔｈ３＝Ｖｃｃ−Ｖｔｈ１＋Ｖｔｈ３−ΔＶ …（３）
Ｖ_Ｄ＝Ｖ_Ｂ＋Ｖｔｈ４＝Ｖｃｃ−Ｖｔｈ１＋Ｖｔｈ４−ΔＶ …（４）

すべてのトランジスタＭ１〜Ｍ４のゲートソース間電圧Ｖｔｈ１〜Ｖｔｈ４が等しいとき、第１トランジスタＭ１のドレイン電圧Ｖ_Ｃと第３トランジスタＭ３のドレイン電圧Ｖ_Ｄは等しく（Ｖｃｃ−ΔＶ）となる。つまり、第１トランジスタＭ１のドレインソース間電圧Ｖｄｓ_Ｍ１と第３トランジスタＭ３のドレインソース間電圧Ｖｄｓ_Ｍ３は、ΔＶと等しくなり、入力電流Ｉｉｎを所定のミラー比に応じてコピーすることができる。

しかしながら、入力電流Ｉｉｎが小さくなると、抵抗Ｒ１の電圧降下ΔＶ、すなわち第１トランジスタＭ１および第３トランジスタＭ３のドレインソース間電圧が小さくなり、ミラー比が設計値から外れ、正確な出力電流Ｉｏｕｔを生成できなくなる。

反対に入力電流Ｉｉｎが大きくなると抵抗Ｒ１の電圧降下ΔＶが大きくなり、入力端子Ｐ１の電位Ｖ_Ｂが低下する。その結果、入力電流Ｉｉｎを生成する電流源２０２の両端間の電圧が小さくなり、電流源２０２は本来生成すべき入力電流Ｉｉｎを生成することができなくなる。

本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、広いレンジの入力電流Ｉｉｎをコピーすることが可能なカレントミラー回路の提供にある。

１．本発明のある態様は、入力端子に流れる入力電流をコピーし、出力端子から出力電流を出力するカレントミラー回路に関する。カレントミラー回路は、固定電圧が印加される固定電圧端子と入力端子との間に順に直列に設けられた第１トランジスタ、第２トランジスタおよびダイオードと、固定電圧端子と出力端子との間に順に直列に設けられた第３トランジスタおよび第４トランジスタと、を備える。第１トランジスタのゲートおよび第３トランジスタのゲートは、第２トランジスタのドレインと接続される。第２トランジスタのゲートおよび第４トランジスタのゲートは、入力端子に接続される。

この態様によると、第１トランジスタおよび第３トランジスタのドレインソース間電圧は、入力電流の大小にかかわらず、ともにダイオードの順方向電圧Ｖ_Ｆと等しくなる。その結果、幅広いレンジの入力電流Ｉｉｎを高い精度でコピーすることができる。

２．本発明の別の態様は、駆動対象の発光素子に供給すべき駆動電流を生成するための電流駆動回路に関する。この電流駆動回路は、単一の半導体チップに集積化されたＩＣであり、外部からの外部基準電圧を受けるための基準電圧入力端子と、外付けの外部抵抗を接続するための抵抗接続用端子と、発光素子を接続するための出力端子と、内部基準電圧を生成する基準電圧生成部と、その一端が抵抗接続用端子に接続されたトランジスタと、演算増幅器と、を備える。演算増幅器は、第１、第２非反転入力端子とひとつの反転入力端子を有し、第１、第２非反転入力端子に入力された電圧のうち低い方の電圧と、反転入力端子に入力された電圧との誤差に応じた電圧を出力端子から出力する。演算増幅器の出力端子は、トランジスタの制御端子と接続され、その第１非反転入力端子に内部基準電圧が入力され、その第２非反転入力端子に外部基準電圧が入力され、その反転入力端子が抵抗接続用端子に接続される。この電流駆動回路は、抵抗接続用端子と接地端子の間に外部抵抗が接続された状態において、トランジスタに流れる電流に応じた駆動電流を出力端子から出力する。

この態様によると、基準電圧入力端子に外部基準電圧を入力しない場合、すなわち基準電圧入力端子をハイインピーダンスとしたとき、もしくは内部基準電圧より高い電圧を入力した場合には、内部基準電圧で定まる駆動電流が生成される。基準電圧入力端子に、ある外部基準電圧を入力した場合には、その外部基準電圧に応じた駆動電流を生成することができる。つまり駆動電流の値を、電子機器の設計者（ユーザ）が柔軟に切りかえることが可能となる。

本発明の別の態様もまた、電流駆動回路である。この電流駆動回路は、単一の半導体チップに集積化されたＩＣであり、基準電圧を生成する基準電圧源と、基準電圧源の出力端子と固定電圧端子の間に直列に設けられた第１抵抗、第２抵抗と、第１抵抗と第２抵抗の接続点と接続され、外部からの外部基準電圧を受けるための基準電圧入力端子と、外付けの外部抵抗を接続するための抵抗接続用端子と、発光素子を接続するための出力端子と、その一端が抵抗接続用端子に接続されたトランジスタと、その出力端子がトランジスタの制御端子と接続され、その非反転入力端子が第１抵抗と第２抵抗の接続点と接続され、その反転入力端子が抵抗接続用端子に接続された演算増幅器と、を備える。この電流駆動回路は、抵抗接続用端子と接地端子の間に外部抵抗が接続された状態において、トランジスタに流れる電流に応じた駆動電流を出力端子から出力する。

この態様によると、基準電圧入力端子に外部基準電圧を入力しない場合、すなわち基準電圧入力端子をハイインピーダンスとしたときには、内部基準電圧で定まる駆動電流が生成される。基準電圧入力端子に、ある外部基準電圧を入力した場合には、その外部基準電圧に応じた駆動電流を生成することができる。つまり、駆動電流の値を、ユーザが柔軟に切りかえることが可能となる。

ある態様の電流駆動回路は、トランジスタに流れる電流を折り返すカレントミラー回路と、カレントミラー回路の出力電流の経路上に設けられた第３抵抗と、第３抵抗の両端間に生ずる中間電圧を駆動電流に変換し、出力端子から出力する電圧電流変換回路と、をさらに備えてもよい。

ある態様の電流駆動回路において、トランジスタの他端は出力端子と直接接続されており、トランジスタに流れる電流を、駆動電流として出力してもよい。

本発明のさらに別の態様は、発光装置である。この装置は、発光素子と、発光素子に駆動電流を供給する上述のいずれかの態様の電流駆動回路と、電流駆動回路の抵抗接続用端子と接地端子の間に設けられた外部抵抗と、を備える。

なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明のある態様のカレントミラー回路によれば、広いレンジの入力電流をコピーすることができる。

一般的なカスコード型のカレントミラー回路の構成を示す回路図である。第１の実施の形態に係るカレントミラー回路の構成を示す回路図である。図３（ａ）は、図２のカレントミラー回路の入出力特性を、図３（ｂ）は、図１のカレントミラー回路の入出力特性を示す図である。図４（ａ）は、図２のカレントミラー回路を用いたＬＥＤドライバを、図４（ｂ）は図２のカレントミラー回路を用いた発振器の構成を示す回路図である。変形例に係るカレントミラー回路の構成を示す回路図である。基本的なＬＥＤ用の電流駆動回路の一部を示す回路図である。図７は、第２の実施の形態に係る電流駆動回路を備える発光装置の構成を示す回路図である。図８は、第３の実施の形態に係る電流駆動回路を備える発光装置の構成を示す回路図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

（第１の実施の形態）
図２は、第１の実施の形態に係るカレントミラー回路１００の構成を示す回路図である。カレントミラー回路１００は、入力端子Ｐ１に流れる入力電流Ｉｉｎをコピーし、出力端子Ｐ２から出力電流Ｉｏｕｔを出力する。
Ｉｏｕｔ＝Ｋ×Ｉｉｎ
ここでＫはカレントミラー回路１００のミラー比である。

カレントミラー回路１００はカスコード型であり、第１トランジスタＭ１〜第４トランジスタＭ４およびダイオードＤ１を備える。電源端子Ｐ３には固定電圧である電源電圧Ｖｃｃが印加される。第１トランジスタＭ１〜第４トランジスタＭ４は、同一導電型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、図２ではＰチャンネルＭＯＳＦＥＴである。

第１トランジスタＭ１、第２トランジスタＭ２およびダイオードＤ１は、電源端子Ｐ３と入力端子Ｐ１との間に順に直列に接続される。ダイオードＤ１は、そのカソードが入力端子Ｐ１側、そのアノードが第２トランジスタＭ２のドレイン側となる向きで配置される。第３トランジスタＭ３および第４トランジスタＭ４は、電源端子Ｐ３と出力端子Ｐ２との間に順に設けられる。

第１トランジスタＭ１のゲートと第３トランジスタＭ３のゲートは互いに接続されており、さらに第２トランジスタＭ２のドレイン（ダイオードＤ１のアノード）と接続される。また第２トランジスタＭ２のゲートと第４トランジスタＭ４のゲートは互いに接続されており、さらに入力端子Ｐ１（ダイオードＤ１のカソード）と接続される。

以上がカレントミラー回路１００の構成である。続いてその動作を説明する。図２のカレントミラー回路１００においては、図１のカレントミラー回路２００におけるΔＶをＶ_Ｆに置き換えた以下の関係式が成り立つ。
Ｖ_Ａ＝Ｖｃｃ−Ｖｔｈ１ …（１）
Ｖ_Ｂ＝Ｖｃｃ−Ｖｔｈ１−Ｖ_Ｆ …（２）
Ｖ_Ｃ＝Ｖ_Ｂ＋Ｖｔｈ３＝Ｖｃｃ−Ｖｔｈ１＋Ｖｔｈ３−Ｖ_Ｆ …（３）
Ｖ_Ｄ＝Ｖ_Ｂ＋Ｖｔｈ４＝Ｖｃｃ−Ｖｔｈ１＋Ｖｔｈ４−Ｖ_Ｆ …（４）

図３（ａ）は、図２のカレントミラー回路１００の入出力特性を、図３（ｂ）は、図１のカレントミラー回路２００の入出力特性を示す。図３（ａ）、（ｂ）は、横軸が入力電流Ｉｉｎを、縦軸が出力電流Ｉｏｕｔを示す両対数グラフである。

図２のカレントミラー回路１００の利点を、入力電流Ｉｉｎが小さい領域（I）と、入力電流Ｉｏｕｔが大きい領域（II）それぞれについて、図１のカレントミラー回路２００と対比しながら説明する。

１．小電流領域（I）
上述したように図１のカレントミラー回路２００では、入力電流Ｉｉｎが小さな領域では、抵抗Ｒ１の電圧降下ΔＶすなわち第１トランジスタＭ１および第３トランジスタＭ３のドレインソース間電圧Ｖｄｓが小さくなり過ぎ、ミラー比が設計値から外れてしまう。その結果、図３（ｂ）に示すように、入力電流Ｉｉｎと出力電流Ｉｏｕｔの間に比例関係が成り立たなくなる。

これに対して図２のカレントミラー回路１００では、Ｖｔｈ１＝Ｖｔｈ２＝Ｖｔｈ３＝Ｖｔｈ４が成り立つとき、第１トランジスタＭ１のドレインソース間電圧Ｖｄｓ_Ｍ１および第３トランジスタＭ３のドレインソース間電圧Ｖｄｓ_Ｍ３は、等しくＶ_Ｆとなる。ここでダイオードＤ１の順方向電圧Ｖ_Ｆは、それに流れる入力電流Ｉｉｎの値によらずに、ほぼ一定値に保たれるから、入力電流Ｉｉｎが変化しても、第１トランジスタＭ１および第２トランジスタＭ２のドレインソース間電圧Ｖｄｓはほぼ等しく一定に保たれる。その結果、入力電流Ｉｉｎが小さな領域（I）においても、入力電流Ｉｉｎを所定のミラー比Ｋで正確にコピーすることができる。

２．大電流領域（II）
入力電流Ｉｉｎを生成する電流源１０２（２０２）は、その両端間の電圧が、所定のしきい値電圧（最低動作電圧Ｖｓ）より大きいときに、入力電流Ｉｉｎを生成することができるものとする。そうすると、図１のカレントミラー回路２００は、
Ｖｃｃ−Ｖｔｈ１−Ｉｉｎ×Ｒ１＞Ｖｓ
が成り立つ範囲でのみ正常に機能する。入力電流Ｉｉｎが大きくなりすぎると、この関係が満たされなくなり、正常に機能しなくなる。

これに対して、図２のカレントミラー回路１００は、
Ｖｃｃ−Ｖｔｈ１−Ｖ_Ｆ＞Ｖｓ
が成り立つ範囲で正常に機能する。典型的なダイオードの順方向電圧Ｖ_Ｆは、０．７Ｖ程度であり、入力電流Ｉｉｎには依存しない。したがって、正確にコピーすることが可能な入力電流Ｉｉｎの最大値は、図１のカレントミラー回路２００よりも大きくなる。

このように、図２のカレントミラー回路１００によれば、入力電流Ｉｉｎが大きな領域および小さな領域において発生する図１のカレントミラー回路２００のデメリットを解消し、幅広い入力電流Ｉｉｎを正確にコピーすることができる。

最後に、図２のカレントミラー回路のアプリケーションの例を説明する。図４（ａ）は、図２のカレントミラー回路１００を用いたＬＥＤドライバ、図４（ｂ）はカレントミラー回路１００を用いた発振器の構成を示す回路図である。

図４（ａ）のＬＥＤドライバ３００は、ＬＥＤ端子に接続されたＬＥＤ２に対して基準電圧Ｖｒｅｆに応じた駆動電流Ｉ_ＤＲＶを供給し、ＬＥＤ２を基準電圧Ｖｒｅｆに応じた輝度で発光させる。

ＬＥＤドライバ３００は、第１電流源１０２ａ、第２電流源１０２ｂ、抵抗Ｒ３、カレントミラー回路１００を備える。第１電流源１０２は、基準電圧Ｖｒｅｆに比例した入力電流Ｉｉｎを生成する。カレントミラー回路１００は、第１電流源１０２ａが発生した入力電流Ｉｉｎをコピーし、出力電流Ｉｏｕｔを生成する。抵抗Ｒ３は、カレントミラー回路１００の出力電流Ｉｏｕｔの経路上に設けられ、その一端の電位が固定されている。第２電流源１０２ｂは、抵抗Ｒ３に生ずる電圧降下Ｖｘ（＝Ｒ３×Ｉｏｕｔ）に応じた駆動電流Ｉ_ＤＲＶを発生し、駆動対象のＬＥＤ２に供給する。

たとえば第１電流源１０２ａは、演算増幅器２０ａ、トランジスタ２２ａ、抵抗Ｒ２ａを備える。基準電圧Ｖｒｅｆは演算増幅器２０ａの非反転入力端子に入力される。演算増幅器２０ａの出力端子は、ＮチャンネルＭＯＳＦＥＴであるトランジスタ２２ａのゲートと接続される。抵抗Ｒ２ａは、接地端子とトランジスタ２２ａのソースの間に設けられる。トランジスタ２２ａと抵抗Ｒ２ａの接続点は、演算増幅器２０ａの反転入力端子と接続される。この第１電流源１０２ａは、
Ｉｉｎ＝Ｖｒｅｆ／Ｒ２ａ
で与えられる入力電流Ｉｉｎを生成する。

第２電流源１０２ｂは第１電流源１０２ａと同様に構成され、
Ｉ_ＤＲＶ＝Ｖｘ／Ｒ２ｂ
で与えられる駆動電流Ｉ_ＤＲＶを生成する。なお、第１電流源１０２ａ、第２電流源１０２ｂの構成は、図４（ａ）のそれには限定されず、その他の構成であってもよい。

図４（ａ）のＬＥＤドライバ３００によれば、基準電圧Ｖｒｅｆを変化させることにより、駆動電流Ｉ_ＤＲＶを変化させることができる。図２のカレントミラー回路１００を用いることにより、ＬＥＤドライバ３００は、幅広いレンジの駆動電流Ｉ_ＤＲＶを生成することができる。

図４（ｂ）の発振器４００は、電流源１０２ｃ、カレントミラー回路１００、キャパシタＣ１、放電回路１０６を備える。電流源１０２ｃは、基準電圧Ｖｒｅｆに応じた電流Ｉｉｎを生成する。キャパシタＣ１の一端の電位は固定されている。カレントミラー回路１００は、電流源１０２ｃが生成した電流Ｉｉｎをコピーし、その出力電流ＩｏｕｔによってキャパシタＣ１を充電する。放電回路１０６は、放電電流ＩｄｉｓによってキャパシタＣ１を放電する。発振器４００は、カレントミラー回路１００による充電と、放電回路１０６による放電を交互に繰り返すことにより、周期信号Ｖｏｓｃを発生する。

図４（ｂ）の発振器４００において、周期信号Ｖｏｓｃの周波数は、キャパシタＣ１に対する充電電流、すなわちカレントミラー回路１００の出力電流Ｉｏｕｔによって変化する。図４（ｂ）の発振器４００では、カレントミラー回路１００の入力電流Ｉｉｎを広い範囲で変化させることができるため、周期信号Ｖｏｓｃの周波数も広い範囲で変化させることができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

図５は、変形例に係るカレントミラー回路１００ａの構成を示す回路図である。図５のカレントミラー回路１００ａは、図２のカレントミラー回路１００を天地反転した構成となっている。具体的には、図２ではＰチャンネルＭＯＳＦＥＴであった第１トランジスタＭ１〜第４トランジスタＭ４が、図５ではＮチャンネルＭＯＳＦＥＴに置換されており、図２では電源端子Ｐ３であった固定電圧端子が、図５では接地端子Ｐ４に置き換わっている。その他は、図２のカレントミラー回路１００と同様である。

図５のカレントミラー回路１００ａによれば、図２のカレントミラー回路１００と同様に、幅広いレンジの入力電流Ｉｉｎを正確にコピーすることができる。

図５のカレントミラー回路１００ａも、図４（ａ）、（ｂ）に示すＬＥＤドライバ３００や発振器４００に利用することができ、あるいはその他のアプリケーションに利用することができる。

（第２、第３の実施の形態）
液晶パネルのバックライトや携帯電話端末の着信表示のための光源として、発光ダイオード（ＬＥＤ）が利用される。ＬＥＤを所望の輝度で発光させるためには、電流駆動回路によって、ＬＥＤに対し輝度に応じた駆動電流を供給する必要がある。

図６は、基本的なＬＥＤ用の電流駆動回路の一部を示す回路図である。電流駆動回路６００は、駆動ＩＣ６０２と、外付け抵抗Ｒ１１を備える。駆動ＩＣ６０２は、たとえば抵抗Ｒ２１、Ｒ２２、演算増幅器ＯＡ１１、トランジスタＭ１１を備えて一体に集積化されている。駆動ＩＣ６０２には、抵抗Ｒ１１を外付けするための端子Ｐ１が設けられる。

基準電圧Ｖｒｅｆは、図示しないバンドギャップリファレンス回路などによって生成される。抵抗Ｒ２１、Ｒ２２は、基準電圧Ｖｒｅｆを分圧する。分圧された基準電圧Ｖｒｅｆ１は、演算増幅器ＯＡ１１の非反転入力端子に印加される。トランジスタＭ１１の制御端子（ゲート）には、演算増幅器ＯＡ１１の出力電圧が印加される。トランジスタＭ１１の一端（ソース）と接地端子の間には、抵抗Ｒ１１が外付けされる。

この電流駆動回路６００において、トランジスタＭ１１と抵抗Ｒ１１の接続点Ｎ１の電位Ｖ_Ｎ１は、基準電圧Ｖｒｅｆ１と等しくなるように帰還がかかる。その結果、トランジスタＭ１１および抵抗Ｒ１１を含む経路には、
Ｉ_Ｍ１＝Ｖｒｅｆ１／Ｒ１１
で与えられる電流Ｉ_Ｍ１が流れる。電流駆動回路６００は、電流Ｉ_Ｍ１に比例した駆動電流Ｉ_ＬＥＤを、駆動対象であるＬＥＤ（不図示）に供給する。

アプリケーションによっては、ＬＥＤの輝度を外部から調光したい場合がある。この方法としては、駆動電流Ｉ_ＬＥＤをスイッチングし、そのデューティ比に応じて輝度を変化させるＰＷＭ調光と、駆動電流Ｉ_ＬＥＤの電流値（振幅）を変化させるアナログ調光が存在する。

従来の駆動ＩＣ６０２では、基準電圧Ｖｒｅｆ１が一定である。したがってアナログ調光のために駆動電流Ｉ_ＬＥＤを切りかえるには、端子Ｐ１に接続される抵抗のインピーダンスを切りかえばよい。図６には、端子Ｐ１に接続される抵抗の合成インピーダンスを切りかえるために、抵抗Ｒ１２およびスイッチＳＷ１１を設ける場合が示されている。

しかしこの方式では、生成可能な電流Ｉ_Ｍ１の値が、抵抗Ｒ１１、Ｒ１２の組み合わせによって制限されるため、所望の電流を作りにくいという問題がある。また、外付けの部品点数が多くなるというデメリットがある。

以下では、このような問題を解決するための技術について説明する。

図７は、第２の実施の形態に係る電流駆動回路５００を備える発光装置２の構成を示す回路図である。電流駆動回路５００は、駆動ＩＣ５０２および外部抵抗Ｒ１１を備える。駆動ＩＣ５０２は、ひとつの半導体チップ、あるいはひとつの半導体モジュール上に一体集積化されている。

駆動ＩＣ５０２には、抵抗接続用端子Ｐ１、発光装置２、ＬＥＤ端子Ｐ３が設けられる。ＬＥＤ端子Ｐ３には、駆動対象のＬＥＤ４のカソードが接続される。抵抗接続用端子Ｐ１と接地端子の間には、外部抵抗Ｒ１１が接続される。基準電圧入力端子Ｐ２には、外部からの外部基準電圧Ｖｒｅｆ２が入力される。

駆動ＩＣ５０２は、基準電圧生成部１０、演算増幅器ＯＡ１、トランジスタＭ２１および電流増幅回路４２０を備える。

基準電圧生成部１０は、内部基準電圧Ｖｒｅｆ１を生成する。たとえば基準電圧生成部１０は、バンドギャップリファレンス回路（基準電圧源）１２、抵抗Ｒ２１、Ｒ２２を含む。バンドギャップリファレンス回路１２は、基準電圧Ｖｒｅｆを生成する。抵抗Ｒ２１、Ｒ２２は、基準電圧Ｖｒｅｆを分圧し、内部基準電圧Ｖｒｅｆ２を生成する。

トランジスタＭ２１は、ＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、その一端（ソース）は抵抗接続用端子Ｐ１と接続される。演算増幅器ＯＡ１は、第１、第２非反転入力端子とひとつの反転入力端子を有する。演算増幅器ＯＡ１は、第１、第２非反転入力端子に入力された電圧のうち低い方の電圧と反転入力端子に入力された電圧との誤差に応じた電圧を、その出力端子から出力する。演算増幅器ＯＡ１の出力端子は、トランジスタＭ２１の制御端子（ゲート）と接続され、その第１非反転入力端子には、内部基準電圧Ｖｒｅｆ１が入力される。また、その第２非反転入力端子には外部基準電圧Ｖｒｅｆ２が入力される。演算増幅器ＯＡ１の反転入力端子は、抵抗接続用端子Ｐ１に接続され、トランジスタＭ２１と外部抵抗Ｒ１１の接続点Ｎ１の電位Ｖ_Ｎ１が入力される。

電流増幅回路４２０は、トランジスタＭ２１に流れる電流Ｉ_Ｍ１を増幅して駆動電流Ｉ_ＬＥＤを生成し、ＬＥＤ端子（出力端子）Ｐ３から出力する。電流増幅回路４２０は、カレントミラー回路ＣＭ１１、変換抵抗Ｒ１３、電圧電流変換回路４２２を備える。カレントミラー回路ＣＭ１１は、トランジスタＭ２１に流れる電流Ｉ_Ｍ１をミラー比Ｋでコピーし、折り返す。変換抵抗Ｒ１３は、カレントミラー回路ＣＭ１１の出力電流（Ｉ_Ｍ１×Ｋ）の経路上に設けられ、その一端の電位が固定されている。変換抵抗Ｒ１３の両端間には、電流（Ｉ_Ｍ１×Ｋ）に比例する電圧降下（以下、中間電圧という）Ｖｍが発生する。
Ｖｍ＝Ｉ_Ｍ１×Ｋ×Ｒ１３

電圧電流変換回路４２２は、中間電圧Ｖｍを駆動電流Ｉ_ＬＥＤに変換し、ＬＥＤ端子Ｐ３から出力する。電圧電流変換回路４２２は、演算増幅器ＯＡ２、トランジスタＭ２２、抵抗Ｒ１４を含む。電圧電流変換回路４２２の構成および動作は、演算増幅器ＯＡ１、トランジスタＭ２１、外部抵抗Ｒ１１と同様である。

電圧電流変換回路４２２により生成される駆動電流Ｉ_ＬＥＤは、以下の式で与えられる。
Ｉ_ＬＥＤ＝（Ｉ_Ｍ１×Ｋ）×Ｒ１３／Ｒ１４

ここで変換抵抗Ｒ１３と抵抗Ｒ１４は、ペアリングして形成される。それらの抵抗値の比（Ｒ１３／Ｒ１４）は、プロセスばらつきによらず、ほぼ一定に保たれる。しかしながらミラー比Ｋおよび電流Ｉ_Ｍ１の値は、半導体ばらつきによって変動し、駆動電流Ｉ_ＬＥＤの精度を悪化させる。あるいは演算増幅器のオフセット電圧によっても、駆動電流Ｉ_ＬＥＤはばらつくことになる。

そこで電流増幅回路４２０には、リペア回路４２４ａ、４２４ｂが設けられる。リペア回路４２４ａ、４２４ｂはそれぞれ、トランジスタＭ２１に流れる電流に比例したリペア電流Ｉｃ１、Ｉｃ２を生成する。リペア回路４２４ａ、４２４ｂは、それぞれのミラー比Ｋ１、Ｋ２が切りかえ可能なカレントミラー回路を用いて構成される。
Ｉｃ１＝Ｋ１×Ｉ_Ｍ１
Ｉｃ２＝Ｋ２×Ｉ_Ｍ１

リペア回路４２４ａ、４２４ｂによって、変換抵抗Ｒ１３に流れる電流は、
Ｉ_Ｍ１’＝Ｉ_Ｍ１×（Ｋ＋Ｋ１−Ｋ２）
に補正される。つまり、リペア回路４２４ａ、４２４ｂによってカレントミラー回路ＣＭ１１のミラー比Ｋのばらつきや演算増幅器のオフセット電圧をキャンセルすることができる。

以上が電流駆動回路５００の構成である。続いてその動作を説明する。電流駆動回路５００は、抵抗接続用端子Ｐ１と接地端子の間に外部抵抗Ｒ１１が接続された状態において、トランジスタＭ２１に流れる電流Ｉ_Ｍ１に応じた駆動電流Ｉ_ＬＥＤをＬＥＤ端子Ｐ３から出力する。

電流駆動回路５００は、以下の２つの動作モードで動作する。

（第１モード）
基準電圧入力端子Ｐ２に対して、外部基準電圧Ｖｒｅｆ２が入力されない場合（基準電圧入力端子Ｐ２がハイインピーダンスのとき）、あるいは内部基準電圧Ｖｒｅｆ１より高い電圧が印加される場合、トランジスタＭ２１と外部抵抗Ｒ１１の接続点Ｎ１（抵抗接続用端子Ｐ１）の電位Ｖ_Ｎ１は、内部基準電圧Ｖｒｅｆ１と等しくなるように帰還がかかる。このときトランジスタＭ２１に流れる電流Ｉ_Ｍ１は、
Ｉ_Ｍ１＝Ｖｒｅｆ１／Ｒ１１
で与えられる。

（第２モード：外部調光モード）
基準電圧入力端子Ｐ２に対して、内部基準電圧Ｖｒｅｆ１より低い基準電圧Ｖｒｅｆ２が与えられると、トランジスタＭ２１と外部抵抗Ｒ１１の接続点Ｎ１（抵抗接続用端子Ｐ１）の電位Ｖ_Ｎ１は、外部基準電圧Ｖｒｅｆ２と等しくなるように帰還がかかる。このときトランジスタＭ２１に流れる電流Ｉ_Ｍ１は、
Ｉ_Ｍ１＝Ｖｒｅｆ２／Ｒ１１
で与えられ、外部から与えた基準電圧Ｖｒｅｆ２に比例した駆動電流Ｉ_ＬＥＤを得ることができる。

つまり、電流駆動回路５００ａによれば、トランジスタＭ２１に流れる電流Ｉ_Ｍ１および駆動電流Ｉ_ＬＥＤを外部から柔軟に設定することができ、アナログ調光が実現できる。この際、図６のように、付加的な外付けのスイッチや抵抗が不要となるため、回路面積、コストの増加も抑えることができる。

（第３の実施の形態）
図８は、第３の実施の形態に係る電流駆動回路５００ａを備える発光装置２ａの構成を示す回路図である。電流駆動回路５００ａは、駆動ＩＣ５０２ａおよび外部抵抗Ｒ１１を備える。駆動ＩＣ５０２ａは、ひとつの半導体チップ、あるいはひとつの半導体モジュール上に一体集積化されている。

駆動ＩＣ５０２ａには、図７の駆動ＩＣ５０２と同様に、抵抗接続用端子Ｐ１、基準電圧入力端子Ｐ２、ＬＥＤ端子Ｐ３が設けられる。

駆動ＩＣ５０２は、バンドギャップリファレンス回路１２、第１抵抗Ｒ２１、第２抵抗Ｒ２２、演算増幅器ＯＡ３を備える。
バンドギャップリファレンス回路１２は、基準電圧Ｖｒｅｆを生成する。第１抵抗Ｒ２１、第２抵抗Ｒ２２は、バンドギャップリファレンス回路１２の出力端子と接地端子の間に直列に設けられる。基準電圧入力端子Ｐ２は、第１抵抗Ｒ２１と第２抵抗Ｒ２２の接続点Ｎ２と接続されている。

演算増幅器ＯＡ３の出力端子は、トランジスタＭ２１の制御端子と接続され、その非反転入力端子は、第１抵抗Ｒ２１と第２抵抗Ｒ２２の接続点Ｎ２と接続され、その反転入力端子は、抵抗接続用端子Ｐ１に接続される。

以上が駆動ＩＣ５０２ａの構成である。続いてその動作を説明する。抵抗接続用端子Ｐ１と接地端子の間に外部抵抗Ｒ１１が接続された状態において、駆動ＩＣ５０２ａはトランジスタＭ２１に流れる電流Ｉ_Ｍ１に応じた駆動電流Ｉ_ＬＥＤを出力端子Ｐ３から出力する。

電流駆動回路５００ａは、以下の２つの動作モードで動作する。

（第１モード）
基準電圧入力端子Ｐ２に対して、外部基準電圧Ｖｒｅｆ２が入力されない場合（基準電圧入力端子Ｐ２がハイインピーダンスのとき）、演算増幅器ＯＡ３の非反転入力端子に入力される電圧Ｖ_Ｎ２は、
Ｖ_Ｎ２＝Ｖｒｅｆ×（Ｒ２２／（Ｒ２１＋Ｒ２２））＝Ｖｒｅｆ１
で与えられる。このとき、トランジスタＭ２１と外部抵抗Ｒ１１の接続点Ｎ１（抵抗接続用端子Ｐ１）の電位Ｖ_Ｎ１は、内部基準電圧Ｖｒｅｆ１と等しくなるように帰還がかかり、トランジスタＭ２１に流れる電流Ｉ_Ｍ１は、
Ｉ_Ｍ１＝Ｖｒｅｆ１／Ｒ１１
で与えられる。

（第２モード：外部調光モード）
基準電圧入力端子Ｐ２に対して、外部基準電圧Ｖｒｅｆ２が与えられると、演算増幅器ＯＡ３の非反転入力端子に入力される電圧Ｖ_Ｎ２は、外部基準電圧Ｖｒｅｆ２と等しくなる。
Ｖ_Ｎ２＝Ｖｒｅｆ２
このとき、トランジスタＭ２１と外部抵抗Ｒ１１の接続点Ｎ１（抵抗接続用端子Ｐ１）の電位Ｖ_Ｎ１は、外部基準電圧Ｖｒｅｆ２と等しくなるように帰還がかかり、トランジスタＭ２１に流れる電流Ｉ_Ｍ１は、
Ｉ_Ｍ１＝Ｖｒｅｆ２／Ｒ１１
で与えられる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。

たとえば図７の電流駆動回路５００と同様に、図８の電流駆動回路５００ａに電流増幅回路４２０を設けてもよい。反対に、図７の電流駆動回路５００から、電流増幅回路４２０を省略してもよい。

実施の形態では、発光素子であるＬＥＤを駆動する場合を説明したが、実施の形態に係る電流駆動回路は、その他のデバイスを駆動する用途にも利用することができる。

第１の実施の形態に係るカレントミラー回路１００は、第２、第３の実施の形態に使用されるカレントミラー回路としても好適に利用できる。

上述のいずれの実施の形態においても、ＭＯＳＦＥＴはバイポーラトランジスタと置換可能である。

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００…カレントミラー回路、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、Ｍ３…第３トランジスタ、Ｍ４…第４トランジスタ、Ｒ１…抵抗、Ｄ１…ダイオード、Ｐ１…入力端子、Ｐ２…出力端子、Ｐ３…電源端子、Ｐ４…接地端子、５００…電流駆動回路、２…発光装置、４…ＬＥＤ、５０２…駆動ＩＣ、Ｒ１１…外部抵抗、Ｒ２１…第１抵抗、Ｒ２２…第２抵抗、Ｒ１３…変換抵抗、１０…基準電圧生成部、１２…バンドギャップリファレンス回路、ＯＡ１…演算増幅器、Ｍ２１…トランジスタ、４２０…電流増幅回路、ＣＭ１１…カレントミラー回路、４２２…電圧電流変換回路、Ｒ１４…抵抗、ＯＡ３…演算増幅器。

Claims

基準電圧に応じた入力電流を生成する第１電流源と、
その入力端子が前記第１電流源と接続され、前記第１電流源が発生した前記入力電流をコピーし、その出力端子から出力電流を出力するカレントミラー回路と、
前記カレントミラー回路の出力電流の経路上に設けられた変換抵抗と、
前記変換抵抗の両端間に生ずる中間電圧に応じた駆動電流を発生し、駆動対象の発光素子に供給する第２電流源と、
を備え、
前記カレントミラー回路は、
固定電圧が印加される固定電圧端子と前記カレントミラー回路の前記入力端子との間に順に直列に設けられた第１トランジスタ、第２トランジスタおよびダイオードと、
前記固定電圧端子と前記カレントミラー回路の前記出力端子との間に順に直列に設けられた第３トランジスタおよび第４トランジスタと、
を備え、前記第１トランジスタのゲートおよび前記第３トランジスタのゲートを、前記第２トランジスタのドレインと接続するとともに、前記第２トランジスタのゲートおよび前記第４トランジスタのゲートを前記カレントミラー回路の前記入力端子に接続して構成され、
前記第１電流源は、
外部からの外部基準電圧を受けるための基準電圧入力端子と、
外付けの外部抵抗を接続するための抵抗接続用端子と、
内部基準電圧を生成する基準電圧生成部と、
その一端が前記抵抗接続用端子に接続された第５トランジスタと、
第１、第２非反転入力端子とひとつの反転入力端子を有し、その第１非反転入力端子に前記内部基準電圧が入力され、その第２非反転入力端子が前記基準電圧入力端子と接続され、その反転入力端子が前記抵抗接続用端子に接続され、前記第１、第２非反転入力端子に入力された電圧のうち低い方の電圧と、前記反転入力端子に入力された電圧との誤差に応じた電圧を前記第５トランジスタの制御端子に出力する第１演算増幅器と、
を備え、前記抵抗接続用端子と接地端子の間に前記外部抵抗が接続された状態において、前記第５トランジスタに流れる電流を前記入力電流として前記カレントミラー回路に出力することを特徴とする発光素子の駆動回路。
基準電圧に応じた入力電流を生成する第１電流源と、
その入力端子が前記第１電流源と接続され、前記第１電流源が発生した前記入力電流をコピーし、その出力端子から出力電流を出力するカレントミラー回路と、
前記カレントミラー回路の出力電流の経路上に設けられた変換抵抗と、
前記変換抵抗の両端間に生ずる中間電圧に応じた駆動電流を発生し、駆動対象の発光素子に供給する第２電流源と、
を備え、
前記カレントミラー回路は、
固定電圧が印加される固定電圧端子と前記カレントミラー回路の前記入力端子との間に順に直列に設けられた第１トランジスタ、第２トランジスタおよびダイオードと、
前記固定電圧端子と前記カレントミラー回路の前記出力端子との間に順に直列に設けられた第３トランジスタおよび第４トランジスタと、
を備え、前記第１トランジスタのゲートおよび前記第３トランジスタのゲートを、前記第２トランジスタのドレインと接続するとともに、前記第２トランジスタのゲートおよび前記第４トランジスタのゲートを前記カレントミラー回路の前記入力端子に接続して構成され、
前記第１電流源は、
外部からの外部基準電圧を受けるための基準電圧入力端子と、
外付けの外部抵抗を接続するための抵抗接続用端子と、
内部基準電圧を生成する基準電圧生成部と、
その一端が前記抵抗接続用端子に接続された第５トランジスタと、
非反転入力端子に前記内部基準電圧を受け、反転入力端子が前記抵抗接続用端子と接続され、前記非反転入力端子の電圧と前記反転入力端子の電圧の誤差に応じた電圧を、前記第５トランジスタの制御端子に出力する第１演算増幅器と、
を備え、前記抵抗接続用端子と接地端子の間に前記外部抵抗が接続された状態において、前記第５トランジスタに流れる電流を前記入力電流として前記カレントミラー回路に出力するものであり、
前記基準電圧生成部は、
基準電圧を生成する基準電圧源と、
前記基準電圧源の出力端子と前記基準電圧入力端子の間に設けられた第１抵抗と、
前記基準電圧入力端子と接地の間に設けられた第２抵抗と、
を含み、前記第１抵抗と前記第２抵抗の接続点に生ずる電圧が、前記内部基準電圧であることを特徴とする発光素子の駆動回路。
前記変換抵抗と接続され、前記第５トランジスタに流れる電流に比例する第１のリペア電流を前記変換抵抗に流し込む第１リペア回路をさらに備えることを特徴とする請求項１または２に記載の駆動回路。
前記変換抵抗と接続され、前記第５トランジスタに流れる電流に比例する第２のリペア電流を、前記変換抵抗と別の経路に引き込む第２リペア回路をさらに備えることを特徴とする請求項１から３のいずれかに記載の駆動回路。
前記第２電流源は、
前記第２電流源の出力端子と接地の間に順に直列に接続される第６トランジスタおよび第３抵抗と、
その非反転入力端子に前記中間電圧を受け、その反転入力端子が前記第６トランジスタと前記第３抵抗の接続点と接続され、前記非反転入力端子の電圧と前記反転入力端子の電圧の誤差に応じた電圧を、前記第６トランジスタの制御端子に出力する第２演算増幅器と、
を含み、前記第６トランジスタに流れる電流が前記駆動電流であることを特徴とする請求項１から４のいずれかに記載の駆動回路。
前記変換抵抗と前記第３抵抗は同一半導体チップ上にペアリングして形成されることを特徴とする請求項５に記載の駆動回路。
発光素子と、
前記発光素子に駆動電流を供給する請求項１から６のいずれかに記載の駆動回路と、
前記駆動回路の前記抵抗接続用端子と接地端子の間に設けられた外部抵抗と、
を備えることを特徴とする発光装置。