[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5741809B2 - 接合用ペースト、および半導体素子と基板の接合方法 - Google Patents

接合用ペースト、および半導体素子と基板の接合方法 Download PDF

Info

Publication number
JP5741809B2
JP5741809B2 JP2011035348A JP2011035348A JP5741809B2 JP 5741809 B2 JP5741809 B2 JP 5741809B2 JP 2011035348 A JP2011035348 A JP 2011035348A JP 2011035348 A JP2011035348 A JP 2011035348A JP 5741809 B2 JP5741809 B2 JP 5741809B2
Authority
JP
Japan
Prior art keywords
substrate
bonding
bonding paste
semiconductor element
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011035348A
Other languages
English (en)
Other versions
JP2012174480A (ja
Inventor
芳昌 林
芳昌 林
芙弓 馬渡
芙弓 馬渡
大志 松浦
大志 松浦
山崎　和彦
和彦 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2011035348A priority Critical patent/JP5741809B2/ja
Priority to CN201210026270.0A priority patent/CN102642094B/zh
Priority to TW101104192A priority patent/TWI566874B/zh
Priority to KR1020120016950A priority patent/KR101749357B1/ko
Publication of JP2012174480A publication Critical patent/JP2012174480A/ja
Application granted granted Critical
Publication of JP5741809B2 publication Critical patent/JP5741809B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K31/00—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups
    • B23K31/02—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups relating to soldering or welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Die Bonding (AREA)
  • Powder Metallurgy (AREA)
  • Conductive Materials (AREA)

Description

本発明は、接合用ペースト、およびこの接合用ペーストを用いる半導体素子と基板の接合方法に関し、特に、長時間加熱が好ましくない半導体素子、例えば、ＬＥＤ素子の接合に適している。
近年、ＬＥＤの輝度を高くするために、ＬＥＤに求められる出力が高くなっている。このＬＥＤの高出力化に伴う熱発生の対策として、一般に、ＬＥＤ素子と基板との接合には、金属拡散接合でかつ融点が約２８０℃と高いＳｎ：２０質量％を含有するＡｕ−Ｓｎ共晶合金（以下、「Ａｕ２０Ｓｎ」という）はんだペーストが用いられている（特許文献１、特許文献２）。また、サーミスタ、または熱電素子もしくはペルチェ素子用半導体と基板との接合、ＳＡＷデバイスや水晶振動子等のパッケージの蓋封止等に、Ａｕ２０Ｓｎはんだペーストが用いられている。
このＡｕ２０Ｓｎはんだペーストを用いる場合には、リフロー炉等で加熱する場合に、融点の２８０℃に対して３００〜３１０℃まで温度を上げることが求められる。ここで、ＬＥＤ素子には耐熱温度が３３０℃前後のものがあり、ＬＥＤ素子の接合のために、３００〜３１０℃まで温度を上げることは、ＬＥＤ素子への熱的ダメージの観点から好ましいとはいえない。さらに、ＬＥＤ素子、Ａｕ−Ｓｎ合金はんだ、基板間の熱膨張係数の差による応力が大きくなってしまう、フラックス残渣が増加し、より注意深い洗浄工程が必要になるという問題がある。また、サーミスタ、または熱電素子またはペルチェ素子と基板との接合、ＳＡＷデバイスや水晶振動子等のパッケージの蓋封止等に、Ａｕ２０Ｓｎはんだペーストを用いる場合にも、熱膨張係数の差による応力が大きくなってしまう、フラックス残渣が増加し、より注意深い洗浄工程が必要になるという問題が共通する。なお、サーミスタの基板への接合にＡｕ２０Ｓｎはんだペーストを用いる場合には、サーミスタの抵抗値が変化してしまうという問題もある。したがって、Ａｕ２０Ｓｎはんだペーストより融点または液相線温度が低温の接合材料が求められている。
特開２００７−６７１４５号公報 特開２００７−６１８５７号公報
本発明は、上記問題を解決するために、Ａｕ−Ｓｎ合金はんだより低温で接合可能な接合用ペースト、およびこの接合用ペーストを用いる半導体素子と基板の接合方法を提供することを課題とする。
本発明は、以下に示す構成によって上記課題を解決した接合用ペースト、およびこの接合用ペーストを用いる半導体素子と基板の接合方法に関する。
〔１〕（Ａ）平均粒子径が１００ｎｍ以下の金属ナノ粒子と、（Ｂ）沸点が５０〜１００℃の溶剤と、（Ｃ）沸点が１５０〜２００℃の溶剤を含有し、（Ｂ）成分と（Ｃ）成分の合計１００質量部に対して、（Ｂ）成分を１０〜３０質量部含有することを特徴とする、接合用ペースト。
〔２〕（Ａ）成分の粒径の変動係数が５０〜６５％である、上記〔１〕記載の接合用ペースト。
〔３〕被接合体が、半導体素子と基板である、上記〔１〕または〔２〕記載の接合用ペースト。
〔４〕半導体素子が、ＬＥＤ素子である、上記〔３〕記載の接合用ペースト。
〔５〕基板上に、上記〔３〕または〔４〕記載の接合用ペーストを塗布し、乾燥した後、接合用ペースト上に半導体素子を載置し、加熱することを特徴とする、半導体素子と基板の接合方法。
本発明〔１〕によれば、２００℃程度の低温で接合可能であり、接合部ボイドの発生が抑制され、かつ塗布性の良い接合用ペーストを提供することができる。したがって、高温で、長時間加熱することが好ましくない、ＬＥＤ素子等の半導体素子と基板との接合に非常に有用である。
また、本発明〔５〕によれば、２００℃程度の低温で、接合部のボイドの発生が抑制された半導体素子と基板の接合体を得ることが可能である。
本発明の半導体素子と基板の接合方法を説明する断面の模式図である。
以下、本発明を実施形態に基づいて具体的に説明する。なお、％は特に示さない限り、また数値固有の場合を除いて質量％である。
〔接合用ペースト〕
本発明の接合用ペーストは、（Ａ）平均粒子径が１００ｎｍ以下の金属ナノ粒子と、（Ｂ）沸点が５０〜１００℃の溶剤と、（Ｃ）沸点が１５０〜２００℃の溶剤を含有し、（Ｂ）成分と（Ｃ）成分の合計１００質量部に対して、（Ｂ）成分を１０〜３０質量部含有することを特徴とする。
《（Ａ）成分》
（Ａ）成分は、平均粒子径が１００ｎｍ以下の金属ナノ粒子である。金属としては、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、Ｎｉ、Ｃｕ、Ｓｎ、Ｉｎ、Ｚｎ、Ｆｅ、Ｃｒ、Ｍｎ等が挙げられ、低温での焼結性、製造の容易性などの観点から、Ａｇ、Ａｕ等が好ましく、さらにコスト面からＡｇがより好ましい。
金属ナノ粒子の平均粒径は、低温焼結性、分散性、パッキング性の観点から、１００ｎｍ以下であり、金属ナノ粒子の安定性、製造の容易さの観点から、２０ｎｍ以上が好ましい。平均粒径が１００ｎｍより大きいと、パッキング性が悪くなり、平均粒径が小さすぎると、金属ナノ粒子焼結体の強度が低くなるおそれがある。ここで、平均粒径は、透過型電子顕微鏡（ＴＥＭ）観察により測定する。具体的には、後述する。金属ナノ粒子の形状は、球状、ロッド状であると、低温焼結性、分散性、パッキング性の観点から好ましい。
また、（Ａ）成分は、粒径の変動係数（ＣＶ値、単位：％）が５０〜６５％であると、好ましい。粒径のばらつきが大きい、すなわちＣＶ値が大きくなると、接合用ペーストの接合強度が低下し、粒径のばらつきが小さい、すなわちＣＶ値が小さくても、接合用ペーストの接合強度が低下する。以下、粒径の変動係数の測定方法を説明する。まず、金属ナノ粒子を、ＴＥＭにより約５０万倍程度の倍率で撮影する。次いで、得られた画像から、金属ナノ粒子２００個について、一次粒子径を測定し、この一次粒子径の平均値を平均粒径とする。次に、変動係数を、上記２００個の粒子の一次粒子径から、式：〔（標準偏差）／（平均粒径）×１００〕により求める。
また、（Ａ）成分は、金属ナノ粒子が保護剤で化学修飾されていると、金属ナノ粒子の安定性、分散性の観点から好ましく、保護剤は、有機分子主鎖の炭素骨格が炭素数１〜３であると、低温で分解し、金属ナノ粒子が低温焼結可能となり、より好ましい。
《（Ｂ）成分》
（Ｂ）成分は、接合用ペーストに塗布時の流動性を付与する。（Ｂ）成分は、沸点が５０〜１００℃であるので、塗布時には接合用ペースト中に残存して流動性を付与し、乾燥後には揮発して接合用ペーストの流動性を抑え、接合用ペーストのにじみを防止することができる。また、乾燥後に揮発することにより、半導体素子と基板間のボイド発生を抑制し、ボンディング性を向上させる。また、（Ｂ）成分は、２０℃での蒸気圧が１０ｈＰａ以上であると、乾燥後の揮発を容易にするため、好ましい。
（Ｂ）成分としては、アセトン（沸点：５６℃、蒸気圧(２０℃)：２３３ｈＰａ）、メチルエチルケトン（沸点：８０℃、蒸気圧(２０℃) ：１０５ｈＰａ）、イソプロピルアルコール（沸点：８２℃、蒸気圧(２０℃) ：４３ｈＰａ）、酢酸エチル（沸点：７７℃、蒸気圧(２０℃) ：９７ｈＰａ等が挙げられる。
《（Ｃ）成分》
（Ｃ）成分は、接合用ペーストに塗布時の流動性と、乾燥後の粘着性を付与する。（Ｃ）成分は、沸点が１５０〜２００℃であるので、接合用ペーストを乾燥した後にも接合用ペースト中に残存し、かつ接合ペースト中の金属ナノ粒子が焼結する際には揮発し、残渣等にならず、半導体素子と基板間のボイド発生を抑制する。また、（Ｃ）成分は、２０℃での蒸気圧が１０ｈＰａ未満であると、乾燥後の揮発が抑制されるため、好ましい。
（Ｃ）成分としては、２−ブトキシエタノール（ブチルセルソルブ（沸点：１７０℃、蒸気圧(２０℃) ０．８ｈＰａ）、メチルメトキシブタノール（沸点：１７４℃、蒸気圧(２０℃) ：０．６７ｈＰａ）、シクロヘキサノン（沸点：１５６℃、蒸気圧(２０℃) ：４．７ｈＰａ）、酢酸２−エトキシエチル（セルソルブアセテート、沸点：１５６℃、蒸気圧(２０℃) ：１．６ｈＰａ）、メトキシ酢酸（メトキシアセテート、沸点：１７０℃、蒸気圧(２０℃) ：１．８ｈＰａ）、ジアセトンアルコール（沸点：１６８℃蒸気圧(２０℃) ：１ｈＰａ等が挙げられる。
（Ａ）成分は、金属ナノ粒子焼結体の電気伝導率、熱伝導率の観点から、金属ナノ粒子：１００質量部に対して、Ａｇを７５質量部以上含むと、好ましく、８５質量部以上含むと、より好ましい。
また、（Ａ）成分は、接合用ペースト：１００質量部に対して、６０〜９５質量部であると好ましく、７０〜９０質量部であると、より好ましい。（Ａ）成分が少ないと、金属ナノ粒子焼結体の強度の不足に伴う半導体素子と基板間の接合強度の低下、金属ナノ粒子焼結体の電気伝導率の低下が発生するおそれがあり、（Ａ）成分が多いと、接合用ペーストの塗布性（印刷性）の低下が発生するおそれがある。
（Ｂ）成分は、接合用ペーストの塗布性（印刷性）の観点から、（Ｂ）成分と（Ｃ）成分の合計１００質量部に対して、１０〜３０質量部含有する。
また、接合用ペーストは、本発明の目的を損なわない範囲で、消泡剤、揺変剤、平滑材、レオロジー調整剤等の添加剤を含有させることができる。
本発明の接合用ペーストは、低温で接合可能であり、接合部ボイドの発生が抑制され、かつ塗布性が良いので、被接合体が、半導体素子と基板である場合に好ましく、半導体素子が、長時間加熱が好ましくないＬＥＤ素子であると、特に好ましい。
〔半導体素子と基板の接合方法〕
本発明の半導体素子と基板の接合方法は、基板上に、上記接合用ペーストを塗布し、乾燥した後、接合用ペースト上に半導体素子を載置し、加熱することを特徴とする。
図１に、本発明の半導体素子と基板の接合方法を説明する断面の模式図を示す。まず、図１（Ａ）のように、基板１を準備する。次に、図１（Ｂ）のように、基板１上に、接合用ペースト２を塗布し、乾燥する。その後、図１（Ｃ）のように、接合用ペースト２上に、半導体素子３を搭載する。最後に、加熱することにより、図１（Ｄ）に示すように、焼結後の接合用ペースト２０、すなわち接合用ペーストが、金属ナノ粒子の焼結体になり、半導体素子３と基板１が接合される。
半導体素子としては、ＬＥＤ素子、サーミスタ、熱電素子、ペルチェ素子用半導体等が挙げられる。
基板は、特に限定されないが、基板としては、ガラス、セラミックスもしくは高分子材料からなる基板のいずれか、またはガラス、セラミックス、高分子材料、およびシリコンからなる群より選ばれた２種類以上の積層体を使用することができる。高分子基板としては、ポリイミドやＰＥＴ（ポリエチレンテレフタレート）等の有機ポリマーにより形成された基板が挙げられる。
（Ａ）成分の金属ナノ粒子の製造方法の例を、銀ナノ粒子の場合について説明する。まず、硝酸銀を脱イオン水等の水に溶解して金属塩水溶液を調製する。一方、クエン酸ナトリウムを、脱イオン水等の水に溶解させて得られた濃度１０〜４０質量％のクエン酸ナトリウム水溶液に、窒素ガス等の不活性ガスの気流中で、粒状又は粉状の硫酸第一鉄を直接加えて溶解させ、クエン酸イオンと第一鉄イオンを３：２のモル比で含有する還元剤水溶液を調製する。次に、不活性ガス気流中で還元剤水溶液を撹拌しながら、この還元剤水溶液に金属塩水溶液を滴下して混合する。ここで、金属塩水溶液の添加量は還元剤水溶液の量の１／１０以下になるように、各溶液の濃度を調整することで、室温の金属塩水溶液を滴下しても反応温度が３０〜６０℃に保持されるようにすることが好ましい。また、両水溶液の混合比は、還元剤として加えられる第一鉄イオンの当量が、金属イオンの当量の３倍となるように調整する。すなわち、（金属塩水溶液中の金属イオンのモル数）×（金属イオンの価数）＝３×（還元剤水溶液中の第一鉄イオンのモル数）となるように調整する。金属塩水溶液の滴下が終了した後、混合液の撹拌を更に１０〜３００分間続けて、金属コロイドからなる分散液を調製する。この分散液を室温で放置し、沈降した金属ナノ粒子の凝集物をデカンテーションや遠心分離法等により分離した後、この分離物に脱イオン水等の水を加えて分散体とし、限外ろ過により脱塩処理し、さらに、続いて水と相溶する有機溶剤で置換洗浄して、金属（銀）の含有量を２．５〜５０質量％にする。その後、遠心分離機を用いこの遠心分離機の遠心力を調整して粗粒子を分離することにより、金属ナノ粒子が一次粒径：２０〜１００ｎｍの範囲内の金属ナノ粒子を、変動係数が５０〜６５％になるように調製する。なお、クエン酸ナトリウムを、リンゴ酸ナトリウム、グリコール酸ナトリウムに置き換えることにより、銀ナノ粒子を化学修飾する保護剤の有機分子主鎖の炭素骨格の炭素数を、３から２、１とすることができる。
銀ナノ粒子以外の金属ナノ粒子を構成する金属として、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、Ｎｉ、Ｃｕ、Ｓｎ、Ｉｎ、Ｚｎ、Ｆｅ、Ｃｒ、Ｍｎを使用する場合には、金属塩水溶液を調製するときに用いた硝酸銀を、塩化金酸、塩化白金酸、硝酸パラジウム、三塩化ルテニウム、塩化ニッケル、硝酸第一銅、二塩化錫、硝酸インジウム、塩化亜鉛、硫酸鉄、硫酸クロム又は硫酸マンガンに替えること以外は、上記と同様にして分散体を調製することができる。
接合用ペーストは、所望の成分を、常法により、ペイントシェーカー、ボールミル、サンドミル、セントリミル、三本ロール等によって混合し、（Ｂ）成分および（Ｃ）成分中に、（Ａ）成分を分散させ、製造することができる。無論、通常の攪拌操作によって製造こともできる。
接合用ペーストの塗布は、スプレーコーティング法、ディスペンサーコーティング法、スピンコーティング法、ナイフコーティング法、スリットコーティング法、インクジェットコーティング法、スクリーン印刷法、オフセット印刷法、またはダイコーティング法のいずれかであることが好ましいが、これに限られるものではなく、あらゆる方法を利用できる。
スプレーコーティング法は、接合用ペーストを圧縮エアにより霧状にして基板に塗布する、または分散体自体を加圧し霧状にして基板に塗布する方法であり、ディスペンサーコーティング法は、例えば、接合用ペーストを注射器に入れ、この注射器のピストンを押すことにより注射器先端の微細ノズルから分散体を吐出させて、基板に塗布する方法である。スピンコーティング法は、接合用ペーストを回転している基板上に滴下し、この滴下した接合用ペーストを、その遠心力により基板周縁に拡げる方法であり、ナイフコーティング法は、ナイフの先端と所定の隙間をあけた基板を水平方向に移動可能に設け、このナイフより上流側の基板上に接合用ペーストを供給して、基板を下流側に向って水平移動させる方法である。スリットコーティング法は、接合用ペーストを狭いスリットから流出させて基板上に塗布する方法であり、インクジェットコーティング法は、市販のインクジェットプリンタのインクカートリッジに接合用ペーストを充填し、基板上にインクジェット印刷する方法である。スクリーン印刷法は、パターン指示材として紗を用い、その上に作られた版画像を通して接合用ペーストを基板に転移させる方法である。オフセット印刷法は、版に付けた接合用ペーストを、直接基板に付着させず、版から一度ゴムシートに転写させ、ゴムシートから改めて基板に転移させる、接合用ペーストの撥水性を利用した塗布方法である。ダイコーティング法は、ダイ内に供給された接合用ペーストを、マニホールドで分配させてスリットより薄膜上に押し出し、走行する基板の表面を塗工する方法である。ダイコーティング法には、スロットコート方式やスライドコート方式、カーテンコート方式がある。
次に、接合用ペーストを塗布した基板を、自然乾燥、または乾燥機等を用いて乾燥させ、接合用ペースト塗膜を形成する。
この次の接合用ペースト塗膜上に半導体素子を載置する方法は、当業者に公知の方法でよく、マウンター等を使用することができる。
最後に、半導体素子を搭載した接合用ペースト塗膜を有する基板を、大気中または窒素やアルゴンなどの不活性ガス雰囲気中で、１８０〜２８０℃、好ましくは１８０〜２３０℃の温度で、５〜６０分間、好ましくは１５〜４０分間保持して焼成する。ここで、金属ナノ粒子がＡｇの場合には、銀ナノ粒子表面の活性化に伴う焼結性向上、保護剤の揮発性または分解性の観点から、大気中が好ましい。
接合用ペースト塗膜を有する基板の焼成温度を１８０〜２８０℃が好ましいのは、１８０℃未満では、金属ナノ粒子の焼結が十分に起こらないからである。また、２８０℃を越えると、低温プロセスという生産上のメリットを生かせない、すなわち、製造コストが増大し、生産性が低下してしまう。また、特にＬＥＤ素子等は、比較的熱に弱く、焼成工程によって熱的ダメージを受けるからである。
接合用ペースト塗膜を有する基板の焼成時間を３〜６０分間とするのが好ましいのは、焼成時間が下限値未満では、金属ナノ粒子の焼結が十分に起こらないからである。焼成時間が上限値を越えると、必要以上に製造コストが増大して生産性が低下してしまい、また、ＬＥＤ素子等が熱的ダメージを受けるおそれが生じるためである。
以上により、半導体素子と基板の接合体を得ることができる。このように、本発明の半導体素子と基板の製造方法は、２００℃程度の低温で接合可能であり、接合部ボイドの発生が抑制され、かつ塗布性の良い接合用ペーストを提供することができる。したがって、高温で、長時間加熱することが好ましくない、ＬＥＤ素子等の半導体素子と基板との接合に非常に有用である。また、ＳＡＷデバイスや水晶振動子等のパッケージの蓋封止等にも有用である。
以下に、実施例により、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
所望の銀ナノ粒子は、以下のようにして製造した。先ず、硝酸銀を脱イオン水に溶解して金属塩水溶液を調製した。一方、クエン酸ナトリウムを脱イオン水に溶解させて得られた濃度２０％のクエン酸ナトリウム水溶液に、窒素ガスの気流中で粒状の硫酸第一鉄を直接加えて溶解させ、クエン酸イオンと第一鉄イオンを３：２のモル比で含有する還元剤水溶液を調製した。次に、窒素ガス気流中で還元剤水溶液を撹拌しながら、この還元剤水溶液に、金属塩水溶液を滴下して混合した。ここで、金属塩水溶液の添加量は還元剤水溶液の量の５％になるように、各溶液の濃度を調整することで、室温の金属塩水溶液を滴下しても反応温度が３０〜６０℃に保持されるようにした。また、両水溶液の混合比は、還元剤として加えられる第１鉄イオンの当量が、金属イオンの当量の３倍となるように調整した。即ち、（金属塩水溶液中の金属イオンのモル数）×（金属イオンの価数）＝３×（還元剤水溶液中の第１鉄イオンのモル数）となるように調整した。金属塩水溶液の滴下が終了した後、混合液の撹拌を更に２４０分間続けて、金属コロイドからなる分散液を調製した。この分散液を室温で放置し、沈降した金属ナノ粒子の凝集物をデカンテーションや遠心分離法等により分離した後、この分離物に脱イオン水を加えて分散体とし、限外ろ過により脱塩処理し、更に引き続いて水と相溶する有機溶剤で置換洗浄して、金属（銀）の含有量を３０質量％にした。その後、遠心分離機を用いこの遠心分離機の遠心力を調整して粗粒子を分離することにより、一次粒径：２０〜１００ｎｍの銀ナノ粒子の変動係数が、５０〜６５％になるように調製した。また、遠心分離器の遠心力を変更して、変動係数（ＣＶ値、単位：％）が５０％未満の銀ナノ粒子と、変動係数が６５％を超える銀ナノ粒子を調製した。
このようにして得られた銀ナノ粒子を軟膏瓶に秤量し、（Ｃ）成分を加えミキサーなどで混ぜた後、（Ｂ）成分を加えて再びミキサーなどで混ぜて、１００ｇの接合用ペーストを得た。この時、銀ナノ粒子：８０質量部に対し、（Ｂ）と（Ｃ）の総成分量が２０質量部になるように調整した。表１、表２に、実施例１〜１８、比較例１〜１８の配合を示す。
このようにして得られた接合用ペースト：２．８ｇを、スクリーン印刷機で、長さ：２０ｍｍ、幅：２０ｍｍ、厚さ：０．５ｍｍで、表面にＮｉ／ＡｕめっきをしたＳｉ製基板のAuめっき面に塗布した。印刷性は、目視によりにじみ・かすれなどを確認し、にじみ及びかすれがないものを「○」、にじみ又はかすみがあるものを「×」とした。表１、表２に、印刷性の結果を示す。
長さ：５ｍｍ、幅：５ｍｍ、厚さ：５ｍｍのサファイア基板を素子として用意した。Ｓｉ製基板に塗布された接合用ペースト上に、素子を載置し、大気中、２００℃で２０分間焼成した。得られた接合体のボンディング性を目視により評価した。形状が安定している場合を「○」、形状が欠けている場合を「×」とした。表１、表２に、ボンディング性の結果を示す。
剪断強度の測定は、デイジ・ジャパン株式会社製ボンドテスター（型番：シリーズ４０００）を用いた。接合体を、基板を下にして水平に固定し、素子をシェアツールで横から水平に押して、素子を基板の接合面が破断されたときの強度を測定した。表１、表２に、剪断強度の結果を示す。表１、表２の剪断強度の欄の（ａ）、（ｂ）、（ｃ）は、それぞれ（Ａ）成分の金属ナノ粒子の粒径の変動係数が異なっており、（ａ）は４９％以下の場合であり、（ｂ）は５０〜６５％の場合であり、（ｃ）は６６％以上の場合である。実施例の行に記載されている（ａ）および（ｃ）は、参考例である。
表１からわかるように、実施例１〜１８の全てで、印刷性およびボンディング性が良好で、剪断強度が高かった。特に、（Ａ）成分の金属ナノ粒子の粒径の変動係数が５０〜６５％である（ｂ）の剪断強度が、３９〜４４ＭＰａと非常に高かった。これに対して、（Ｂ）成分を含まない比較例１、３、５、７、９、１１、１３、１５、１７では、ボンディング性が悪く、剪断強度も２０Ｍｐａ未満の結果が多かった。また、（Ｂ）成分と（Ｃ）成分の合計１００質量部に対して、（Ｂ）成分を５０質量部含有する比較例２は、印刷性が悪く、接合強度も実施例より低かった。
以上のように、本発明の接合用ペーストは、低温で接合可能であり、接合部ボイドの発生が抑制され、かつ塗布性の良い接合用ペーストを提供することができる。したがって、高温で、長時間加熱することが好ましくない、ＬＥＤ素子等の半導体素子と基板との接合に非常に有用である。
１ 基板
２ 接合用ペースト
２０ 焼結後の接合用ペースト
３ 半導体素子

Claims (4)

  1. （Ａ）クエン酸、リンゴ酸またはグリコール酸で化学修飾された平均粒子径が２０ｎｍ以上１００ｎｍ以下で、粒径の変動係数が５０〜６５％である金属ナノ粒子と、（Ｂ）沸点が５０〜１００℃の溶剤と、（Ｃ）沸点が１５０〜２００℃の溶剤を含有し、（Ｂ）成分と（Ｃ）成分の合計１００質量部に対して、（Ｂ）成分を１０〜３０質量部含有することを特徴とする、接合用ペースト。
  2. 被接合体が、半導体素子と基板である、請求項１記載の接合用ペースト。
  3. 半導体素子が、ＬＥＤ素子である、請求項２記載の接合用ペースト。
  4. 基板上に、請求項２または３記載の接合用ペーストを塗布し、乾燥した後、接合用ペースト上に半導体素子を載置し、加熱することを特徴とする、半導体素子と基板の接合方法。
JP2011035348A 2011-02-22 2011-02-22 接合用ペースト、および半導体素子と基板の接合方法 Active JP5741809B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011035348A JP5741809B2 (ja) 2011-02-22 2011-02-22 接合用ペースト、および半導体素子と基板の接合方法
CN201210026270.0A CN102642094B (zh) 2011-02-22 2012-02-07 接合用浆料及半导体元件与基板的接合方法
TW101104192A TWI566874B (zh) 2011-02-22 2012-02-09 接合用糊、半導體元件與基板之接合方法
KR1020120016950A KR101749357B1 (ko) 2011-02-22 2012-02-20 접합용 페이스트, 및 반도체 소자와 기판의 접합 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011035348A JP5741809B2 (ja) 2011-02-22 2011-02-22 接合用ペースト、および半導体素子と基板の接合方法

Publications (2)

Publication Number Publication Date
JP2012174480A JP2012174480A (ja) 2012-09-10
JP5741809B2 true JP5741809B2 (ja) 2015-07-01

Family

ID=46655309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011035348A Active JP5741809B2 (ja) 2011-02-22 2011-02-22 接合用ペースト、および半導体素子と基板の接合方法

Country Status (4)

Country Link
JP (1) JP5741809B2 (ja)
KR (1) KR101749357B1 (ja)
CN (1) CN102642094B (ja)
TW (1) TWI566874B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5815309B2 (ja) * 2011-07-05 2015-11-17 旭化成イーマテリアルズ株式会社 アルカリ可溶性重合体、それを含む感光性樹脂組成物、及びその用途
JP5943136B1 (ja) * 2015-12-28 2016-06-29 千住金属工業株式会社 フラックスコートボール、はんだ継手およびフラックスコートボールの製造方法
WO2019142633A1 (ja) * 2018-01-22 2019-07-25 バンドー化学株式会社 接合用組成物
JP7120096B2 (ja) * 2018-03-28 2022-08-17 三菱マテリアル株式会社 銀多孔質焼結膜および接合体の製造方法
JP6956765B2 (ja) * 2019-08-07 2021-11-02 Ｊｘ金属株式会社 銅粉ペーストを用いた接合方法
JP6956766B2 (ja) * 2019-08-07 2021-11-02 Ｊｘ金属株式会社 銅粉ペーストを用いた接合方法
CN110783013B (zh) * 2019-11-06 2021-06-15 英利能源（中国）有限公司 一种太阳能电池电极浆料和电池片及其组件的制备方法
CN113321526B (zh) * 2021-05-28 2023-04-14 深圳顺络电子股份有限公司 牺牲浆料制备材料和其制备方法以及气体传感器制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57185316A (en) * 1981-05-11 1982-11-15 Sumitomo Metal Mining Co Ltd Electrically conductive resin paste
EP0239901B1 (en) * 1986-03-31 1992-11-11 Tatsuta Electric Wire & Cable Co., Ltd Conductive copper paste composition
JP3851767B2 (ja) * 2000-10-16 2006-11-29 ソニーケミカル＆インフォメーションデバイス株式会社 接着フィルム、及び接着フィルムの製造方法
EP1339073B1 (en) * 2000-10-25 2011-09-21 Harima Chemicals, Inc. Electroconductive metal paste and method for production thereof
EP1666175B1 (en) * 2003-09-12 2019-05-15 SIJTechnology, Inc. Metal nano particle liquid dispersion capable of being sprayed in fine particle form and being applied in laminated state
JP2007109825A (ja) * 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
JP2008004651A (ja) * 2006-06-21 2008-01-10 Hitachi Ltd 異方性微粒子を用いた接合材料
JP5164239B2 (ja) * 2006-09-26 2013-03-21 Ｄｏｗａエレクトロニクス株式会社 銀粒子粉末、その分散液および銀焼成膜の製造法
US8555491B2 (en) * 2007-07-19 2013-10-15 Alpha Metals, Inc. Methods of attaching a die to a substrate
JP2009091515A (ja) * 2007-10-11 2009-04-30 Ricoh Co Ltd ペーストの製造方法、及びペースト
KR20110084398A (ko) * 2008-11-14 2011-07-22 아사히 가라스 가부시키가이샤 봉착 재료층 부착 유리 부재의 제조 방법과 전자 디바이스의 제조 방법
KR20110050561A (ko) * 2008-12-17 2011-05-13 히다치 가세고교 가부시끼가이샤 다이본딩용 수지 페이스트, 반도체 장치의 제조방법 및 반도체 장치
JP5688895B2 (ja) * 2008-12-26 2015-03-25 Ｄｏｗａエレクトロニクス株式会社 微小銀粒子粉末と該粉末を使用した銀ペースト
JP5273588B2 (ja) * 2009-01-08 2013-08-28 三菱マテリアル株式会社 Ａｕコロイド塗布材
JP4778078B2 (ja) * 2009-02-06 2011-09-21 信越化学工業株式会社 接着剤組成物、接着用シート、ダイシング・ダイアタッチフィルム及び半導体装置
JP5417900B2 (ja) * 2009-03-02 2014-02-19 三菱マテリアル株式会社 導電性塗膜の形成方法
JP5611537B2 (ja) * 2009-04-28 2014-10-22 日立化成株式会社 導電性接合材料、それを用いた接合方法、並びにそれによって接合された半導体装置

Also Published As

Publication number Publication date
CN102642094A (zh) 2012-08-22
TWI566874B (zh) 2017-01-21
CN102642094B (zh) 2015-09-02
KR101749357B1 (ko) 2017-06-20
TW201244866A (en) 2012-11-16
KR20120096429A (ko) 2012-08-30
JP2012174480A (ja) 2012-09-10

Similar Documents

Publication Publication Date Title
JP5741809B2 (ja) 接合用ペースト、および半導体素子と基板の接合方法
KR101709302B1 (ko) 저온 소결성 접합재 및 상기 접합재를 이용한 접합 방법
WO2017033911A1 (ja) 低温焼結性に優れる金属ペースト及び該金属ペーストの製造方法
JP5824201B2 (ja) 接合材およびそれを用いた接合方法
TWI635051B (zh) 銀-鉍粉末、導電性糊及導電膜
KR101664991B1 (ko) 접합재 및 이것을 이용한 접합방법
WO2017007011A1 (ja) 金属微粒子含有組成物
WO2006126499A1 (ja) 導電性ペーストおよびそれを用いた配線基板
JP2011240406A (ja) 接合材およびそれを用いた接合方法
JPWO2013108408A1 (ja) 接合材およびそれを用いた接合方法
TW201249943A (en) Bonding material and bonded object produced using same
KR20160021648A (ko) 무연 솔더 합금 조성물 및 무연 솔더 합금의 제조 방법
JP2007194122A (ja) 導電性ペーストおよびそれを用いた配線基板
JP6032110B2 (ja) 金属ナノ粒子材料、それを含有する接合材料、およびそれを用いた半導体装置
KR101522117B1 (ko) 반도체소자 접합용 귀금속 페이스트
US10821558B2 (en) Bonding material and bonding method using same
JP5923698B2 (ja) 貴金属ペーストを用いた半導体デバイスの製造方法
JP2017535024A (ja) 銅含有導電性ペースト、及び銅含有導電性ペーストから作製された電極
JP6564024B2 (ja) 銅電極を有する太陽電池を製造する方法
TW200949861A (en) Conductive paste composition
JP6231003B2 (ja) 導電性材料およびプロセス
JP6626572B2 (ja) 金属接合材料及びその製造方法、並びにそれを使用した金属接合体の製造方法
TW201936818A (zh) 接合用組成物
JP6677231B2 (ja) 電子部品の接合方法および接合体の製造方法
JP6938125B2 (ja) 接合体およびその製造方法、並びに半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150414

R150 Certificate of patent or registration of utility model

Ref document number: 5741809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150