JP5631334B2 - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP5631334B2 JP5631334B2 JP2011545931A JP2011545931A JP5631334B2 JP 5631334 B2 JP5631334 B2 JP 5631334B2 JP 2011545931 A JP2011545931 A JP 2011545931A JP 2011545931 A JP2011545931 A JP 2011545931A JP 5631334 B2 JP5631334 B2 JP 5631334B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- processor
- memory
- trusted memory
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims description 25
- 230000015654 memory Effects 0.000 claims description 576
- 238000000034 method Methods 0.000 claims description 147
- 238000003860 storage Methods 0.000 claims description 62
- 238000012545 processing Methods 0.000 description 142
- 230000008569 process Effects 0.000 description 106
- 238000010586 diagram Methods 0.000 description 59
- 238000007726 management method Methods 0.000 description 35
- 238000013523 data management Methods 0.000 description 34
- 230000006870 function Effects 0.000 description 24
- 238000009826 distribution Methods 0.000 description 20
- 238000011161 development Methods 0.000 description 18
- 238000012795 verification Methods 0.000 description 18
- 238000004590 computer program Methods 0.000 description 11
- 230000007246 mechanism Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000013478 data encryption standard Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
Description
<アプリ配信システム100の構成>
図1は、本発明の実施の形態1におけるアプリ配信システム100の構成図である。
図2は、本発明の実施の形態1における機器110、111のソフトウェア構成図である。
通常環境1000のソフトウェアは、汎用オペレーティングシステム(以下、「汎用OS」という)1001と、ダウンロード制御アプリ1007と、アプリA1008と、アプリB1009とを含む。汎用OS1001は、カーネル1002と、不揮発性メモリ管理部1003と、デバドラA1005と、デバドラB1006とを含む。不揮発性メモリ管理部1003は、保護データ管理部1004を含む。
保護環境1100のソフトウェアは、セキュアオペレーティングシステム(以下、「セキュアOS」という)1101と、セキュアブート部1102と、メモリ設定部1103と、暗復号処理部1104とを含む。
図3は、本発明の実施の形態1における機器110、111のハードウェア構成図である。
以下、本発明の実施の形態1におけるシステムLSI1200の各構成要素の詳細について説明する。
図5は、本発明の実施の形態1におけるアプリ配信サーバ120の構成図である。
図6は、本発明の実施の形態1における開発装置130の構成図である。
図7は、本発明の実施の形態1におけるパッケージ生成部3000の構成図である。
図8は、本発明の実施の形態1におけるダウンロードパッケージ3111の構成図である。
機器110、111は、汎用OS1001または保護環境1100で動作するソフトウェアが改ざんされていないかを、機器起動時に検証する。
機器110、111は、アプリA1008またはアプリB1009が使用する保護データを暗号化した状態で不揮発性記憶装置1230に格納している。
以下、本発明の実施の形態1におけるアプリA1008の保護データ読み込み処理を、図10のフローチャートを用いて説明する。
以下、本発明の実施の形態1における暗号化された保護データの復号処理(図10のS1016)を、図11のフローチャートを用いて説明する。
以下、本発明の実施の形態1におけるアプリA1008の保護データ書き込み処理を、図12のフローチャートを用いて説明する。
以下、本発明の実施の形態1における保護データの暗号化処理(図12のS1044)を、図13のフローチャートを用いて説明する。
図14は、本発明の実施の形態1におけるトラステッドメモリ制御部1203の構成図である。
図15は、本発明の実施の形態1におけるアクセス判定部1300の構成図である。
図16は、本発明の実施の形態1における領域判定部1301の構成図である。
図18は、本発明の実施の形態1におけるモード判定部1302の構成図である。
図19は、本発明の実施の形態1におけるプログラム・領域対応判定部1303の構成図である。
以下、本発明の実施の形態1におけるアクセス判定部1300のアクセス判定処理を、図21のフローチャートを用いて説明する。
以下、本発明の実施の形態1における領域判定部1301の判定処理(図21のS1103)を、図22のフローチャートを用いて説明する。
以下、プログラム・領域対応判定部1303の判定処理(図21のS1105)を、図23のフローチャートを用いて説明する。
以下、本発明の実施の形態1におけるメモリ設定部1103の設定値の生成処理(図11のS1021)を、図24のフローチャートを用いて説明する。
以下、本発明の実施の形態1におけるメモリ設定部1103の設定解除依頼処理を、図25のフローチャートを用いて説明する。
本発明の実施の形態2は、本発明の実施の形態1のトラステッドメモリ制御部1203に対して、トラステッドメモリ領域1240へのアクセス判定を、領域判定部1301とモード判定部1302と、プログラム・領域対応判定部1303との3つの判定部で判定するのではなく、モード判定部1302とプログラム・領域判定部1304の2つの判定部で判定する構成とする。
図26は、本発明の実施の形態2のトラステッドメモリ制御部1203の構成図である。
アクセス判定部1300は、本発明の実施の形態1と同じ構成となり、アクセス制御部1310と、有効フラグ保持部1311と、判定部1312と、設定部1313とを含む。
図27は、本発明の実施の形態2のプログラム・領域判定部1304の構成図である。
以下、本発明の実施の形態2におけるアクセス判定部1300のアクセス判定処理を、図29のフローチャートを用いて説明する。本発明の実施の形態1と同じ構成要素については同じ符号を付す。
以下、本発明の実施の形態2におけるプログラム・領域判定部1304の判定処理(図29のS1203)を、図30のフローチャートを用いて説明する。
本発明の実施の形態3は、本発明の実施の形態1の機器110、111のハードウェア構成において、トラステッドメモリの領域を汎用OS1001またはアプリA1008等を格納するメモリと同じメモリ1250上に設けるのではなく、トラステッドメモリ専用のメモリを利用する構成とする。また、トラステッドメモリ1270は、特権モードで動作するプログラム(汎用OS1001)からアクセス不可能なメモリとし、複数の領域を設定することができない場合について説明する。
図31は、本発明の実施の形態3における機器110、111のハードウェア構成図である。図31において、図3と同じ構成要素については同じ符号を用い、説明を省略する。
以下、本発明の実施の形態3の保護データの管理方法を、本発明の実施の形態1における保護データの管理方法の説明図(図10から図13)を用いて、説明する。なお、本発明の実施の形態1と同じ処理については説明を省略し、図10から図13のうち、本発明の実施の形態1と異なる処理の部分のみを説明する。
図32は、本発明の実施の形態3におけるトラステッドメモリ制御部1203の構成図である。
図33は、本発明の実施の形態3におけるアクセス判定部1300の構成図である。
図34は、本発明の実施の形態3における領域判定部1301の構成図である。
以下、本発明の実施の形態3のアクセス判定部1300のアクセス判定処理を、本発明の実施の形態1におけるアクセス判定部1300のアクセス判定処理の説明図(図21)を用いて、説明する。なお、本発明の実施の形態1と同じ処理については説明を省略し、図21のうち、本発明の実施の形態1と異なる処理の部分のみを説明する。
以下、本発明の実施の形態3の領域判定部1301の判定処理を、本発明の実施の形態1における領域判定部1301の判定処理の説明図(図22)を用いて、説明する。なお、本発明の実施の形態1と同じ処理については説明を省略し、図22のうち、本発明の実施の形態1と異なる処理の部分のみを説明する。
本発明の実施の形態1のアクセス判定部1300は、モード判定部1302の判定結果を用いてアクセス許可または不許可の判定を行うとしたが、本発明の実施の形態4では、アプリとデバドラの間でデータの送受信が必要な場合は、モード判定部1302の判定結果を用いずに、アクセス許可または不許可の判定を行う。
以下、本発明の実施の形態4におけるアクセス判定部1300のアクセス判定処理を、本発明の実施の形態1におけるアクセス判定部1300のアクセス判定処理の説明図(図21)と図37を用いて、説明する。なお、本発明の実施の形態1と同じ処理については説明を省略し、図21のうち、本発明の実施の形態1と異なるステップS1107の処理のみを説明する。
110、111 機器
120 アプリ配信サーバ
130 開発装置
1000 通常のソフトウェア実行環境(通常環境)
1001、1221 汎用オペレーティングシステム(汎用OS)
1002 カーネル
1003 不揮発性メモリ管理部
1004 保護データ管理部
1005 デバドラA
1006 デバドラB
1007、1222 ダウンロード制御アプリ
1008、1223 アプリA
1009、1224 アプリB
1100 安全なソフトウェア実行環境(保護環境)
1101、1210 セキュアオペレーティングシステム(セキュアOS)
1102、1211 セキュアブート部
1103、1212 メモリ設定部
1104、1213 暗復号処理部
1200 システムLSI
1201 CPU
1202 IPL(Initial Program Loader)
1203 トラステッドメモリ制御部
1204 実行環境切替部
1205 内部保護メモリ
1206 不揮発性保護メモリ
1220 通常メモリ領域
1225 ダウンロード制御アプリ用のデータ
1226 アプリA用のデータ
1227 アプリB用のデータ
1230 不揮発性記憶装置
1231 アプリA用の暗号化された保護データ
1232 アプリB用の暗号化された保護データ
1240 トラステッドメモリ領域
1241 アプリA用の保護データ
1242 アプリB用の保護データ
1250 メモリ
1260 通常メモリ
1270 トラステッドメモリ
1300 アクセス判定部
1301 領域判定部
1302 モード判定部
1303 プログラム・領域対応判定部
1304 プログラム・領域判定部
1310 アクセス制御部
1311 有効フラグ保持部
1312 判定部
1313 設定部
1314 デバドラアクセス許可アプリIDリスト保持部
1320 判定部
1321 アドレス取得部
1322 アドレス保持部
1323 設定部
1324 領域番号通知部
1330 判定部
1331 CPUモード取得部
1340 判定部
1341 アプリID取得部
1342 領域番号取得部
1343 アプリID・領域対応保持部
1344 設定部
1350 判定部
1351 アプリID取得部
1352 アドレス取得部
1353 アプリID・アドレス保持部
1354 設定部
2000 アプリ保持部
2001 アプリ受信処理部
2002 アプリ送信処理部
3000 パッケージ生成部
3001 設定ファイル生成部
3002 鍵ペア保持部
3003 鍵ペア生成部
3004 デバッグ処理部
3005 アップロード処理部
3100 コンパイラ
3101 リンカ
3102 パッケージ生成ツール
3110 プログラムソースコード
3111 ダウンロードパッケージ
3112 秘密鍵
3113、3206 公開鍵証明書
3114、3204 設定ファイル
3202 アプリ
3203 デバドラ
3205 アプリ署名リスト
Claims (8)
- 動作モードとして、特権モードと非特権モードとを有するプロセッサと、
前記プロセッサが前記非特権モードの時に前記プロセッサ上で実行されるプログラムが利用する保護データを記憶しているトラステッドメモリと、
前記トラステッドメモリへのアクセスを制御するトラステッドメモリ制御部と
を備え、
前記トラステッドメモリ制御部は、
前記プロセッサが前記トラステッドメモリへアクセスした時に、
前記プロセッサの動作モードを判定し、
前記プロセッサの動作モードが特権モードである場合に、前記プロセッサによる前記トラステッドメモリへのアクセスを禁止し、
前記情報処理装置は、さらに、
各々がプログラム識別子を有する少なくとも1以上のプログラムを記憶している通常メモリと、
前記トラステッドメモリへのアクセスを許可するプログラムのプログラム識別子である判定用プログラム識別子を記憶している判定用識別子格納部と
を備え、
前記トラステッドメモリ制御部は、さらに、
前記プロセッサ上で実行されている前記1以上のプログラムが前記トラステッドメモリへアクセスした時に、
前記プロセッサの動作モードの判定と、
前記トラステッドメモリへアクセスした前記プログラムのプログラム識別子と前記判定用識別子格納部に記憶されている前記判定用プログラム識別子とが一致するか否かの判定とを行い、
前記プロセッサの動作モードが特権モードであるか、または、前記プログラム識別子と前記判定用プログラム識別子が一致しない場合に、前記プロセッサによる前記トラステッドメモリへのアクセスを許可せず、
前記情報処理装置は、さらに、
前記通常メモリに記憶しているプログラムがアクセス不可能な内部保護メモリを備え、
前記トラステッドメモリ制御部は、さらに、
前記プロセッサが前記トラステッドメモリへアクセスしたか否かを判定する領域判定部を備え、
前記領域判定部は、
前記トラステッドメモリの領域を示す領域情報を記憶している領域情報格納部を有し、
前記プロセッサが前記トラステッドメモリもしくは前記通常メモリにアクセスした時に、
前記領域情報格納部に記憶されている前記領域情報を用いて前記トラステッドメモリへのアクセスであるか否かを判定し、
前記領域情報は、前記内部保護メモリに記憶されている設定プログラムのみによって設定される
情報処理装置。 - 動作モードとして、特権モードと非特権モードとを有するプロセッサと、
前記プロセッサが前記非特権モードの時に前記プロセッサ上で実行されるプログラムが利用する保護データを記憶しているトラステッドメモリと、
前記トラステッドメモリへのアクセスを制御するトラステッドメモリ制御部と
を備え、
前記トラステッドメモリ制御部は、
前記プロセッサが前記トラステッドメモリへアクセスした時に、
前記プロセッサの動作モードを判定し、
前記プロセッサの動作モードが特権モードである場合に、前記プロセッサによる前記トラステッドメモリへのアクセスを禁止し、
前記情報処理装置は、さらに、
各々がプログラム識別子を有する少なくとも1以上のプログラムを記憶している通常メモリと、
前記トラステッドメモリへのアクセスを許可するプログラムのプログラム識別子である判定用プログラム識別子を記憶している判定用識別子格納部と
を備え、
前記トラステッドメモリ制御部は、さらに、
前記プロセッサ上で実行されている前記1以上のプログラムが前記トラステッドメモリへアクセスした時に、
前記プロセッサの動作モードの判定と、
前記トラステッドメモリへアクセスした前記プログラムのプログラム識別子と前記判定用識別子格納部に記憶されている前記判定用プログラム識別子とが一致するか否かの判定とを行い、
前記プロセッサの動作モードが特権モードであるか、または、前記プログラム識別子と前記判定用プログラム識別子が一致しない場合に、前記プロセッサによる前記トラステッドメモリへのアクセスを許可せず、
前記通常メモリは、さらに、
前記プロセッサの動作モードが特権モードの時に動作し、プログラム識別子を持たない特権モードプログラムと、
前記プロセッサの動作モードが非特権モードの時に動作し、プログラム識別子を持つ非特権モードプログラムとを記憶しており、
前記トラステッドメモリ制御部は、さらに、
前記特権モードプログラムによる前記トラステッドメモリへのアクセスを許可する前記非特権モードプログラムの前記プログラム識別子のリストであるプログラムリストを格納しており、
前記プロセッサ上で実行されている前記非特権モードプログラムが呼び出した前記特権モードプログラムが前記トラステッドメモリへアクセスした時に、
前記特権モードプログラムを呼び出した前記非特権モードプログラムの前記プログラム識別子が前記プログラムリストに含まれる場合には、前記特権モードプログラムに前記トラステッドメモリへのアクセスを許可する
情報処理装置。 - 情報処理装置で動作するメモリアクセス制御方法であって、
前記情報処理装置は、
動作モードとして、特権モードと非特権モードとを有するプロセッサと、
前記プロセッサが前記非特権モードの時に前記プロセッサ上で実行されるプログラムが利用する保護データを記憶しているトラステッドメモリと、
前記トラステッドメモリへのアクセスを制御するトラステッドメモリ制御部と
を備え、
前記メモリアクセス制御方法は、
前記プロセッサが前記トラステッドメモリへアクセスした時に、前記トラステッドメモリ制御部が、前記プロセッサの動作モードを判定し、
前記プロセッサの動作モードが特権モードである場合に、前記トラステッドメモリ制御部が、前記プロセッサによる前記トラステッドメモリへのアクセスを禁止し、
前記情報処理装置は、さらに、
各々がプログラム識別子を有する少なくとも1以上のプログラムを記憶している通常メモリと、
前記トラステッドメモリへのアクセスを許可するプログラムのプログラム識別子である判定用プログラム識別子を記憶している判定用識別子格納部と
を備え、
前記トラステッドメモリ制御方法は、さらに、
前記プロセッサ上で実行されている前記1以上のプログラムが前記トラステッドメモリへアクセスした時に、
前記トラステッドメモリ制御部が、
前記プロセッサの動作モードの判定と、
前記トラステッドメモリへアクセスした前記プログラムのプログラム識別子と前記判定用識別子格納部に記憶されている前記判定用プログラム識別子とが一致するか否かの判定とを行い、
前記プロセッサの動作モードが特権モードであるか、または、前記プログラム識別子と前記判定用プログラム識別子が一致しない場合に、前記プロセッサによる前記トラステッドメモリへのアクセスを許可せず、
前記情報処理装置は、さらに、
前記通常メモリに記憶しているプログラムがアクセス不可能な内部保護メモリを備え、
前記トラステッドメモリ制御部は、さらに、
前記プロセッサが前記トラステッドメモリへアクセスしたか否かを判定する領域判定部を備え、
前記領域判定部は、
前記トラステッドメモリの領域を示す領域情報を記憶している領域情報格納部を有し、
前記トラステッドメモリ制御方法では、
前記プロセッサが前記トラステッドメモリもしくは前記通常メモリにアクセスした時に、
前記トラステッドメモリ制御部が、前記領域情報格納部に記憶されている前記領域情報を用いて前記トラステッドメモリへのアクセスであるか否かを判定し、
前記領域情報は、前記内部保護メモリに記憶されている設定プログラムのみによって設定される
メモリアクセス制御方法。 - 情報処理装置で動作するメモリアクセス制御方法であって、
前記情報処理装置は、
動作モードとして、特権モードと非特権モードとを有するプロセッサと、
前記プロセッサが前記非特権モードの時に前記プロセッサ上で実行されるプログラムが利用する保護データを記憶しているトラステッドメモリと、
前記トラステッドメモリへのアクセスを制御するトラステッドメモリ制御部と
を備え、
前記メモリアクセス制御方法は、
前記プロセッサが前記トラステッドメモリへアクセスした時に、前記トラステッドメモリ制御部が、前記プロセッサの動作モードを判定し、
前記プロセッサの動作モードが特権モードである場合に、前記トラステッドメモリ制御部が、前記プロセッサによる前記トラステッドメモリへのアクセスを禁止し、
前記情報処理装置は、さらに、
各々がプログラム識別子を有する少なくとも1以上のプログラムを記憶している通常メモリと、
前記トラステッドメモリへのアクセスを許可するプログラムのプログラム識別子である判定用プログラム識別子を記憶している判定用識別子格納部と
を備え、
前記トラステッドメモリ制御方法は、さらに、
前記プロセッサ上で実行されている前記1以上のプログラムが前記トラステッドメモリへアクセスした時に、
前記トラステッドメモリ制御部が、
前記プロセッサの動作モードの判定と、
前記トラステッドメモリへアクセスした前記プログラムのプログラム識別子と前記判定用識別子格納部に記憶されている前記判定用プログラム識別子とが一致するか否かの判定とを行い、
前記プロセッサの動作モードが特権モードであるか、または、前記プログラム識別子と前記判定用プログラム識別子が一致しない場合に、前記プロセッサによる前記トラステッドメモリへのアクセスを許可せず、
前記通常メモリは、さらに、
前記プロセッサの動作モードが特権モードの時に動作し、プログラム識別子を持たない特権モードプログラムと、
前記プロセッサの動作モードが非特権モードの時に動作し、プログラム識別子を持つ非特権モードプログラムとを記憶しており、
前記トラステッドメモリ制御部は、さらに、
前記特権モードプログラムによる前記トラステッドメモリへのアクセスを許可する前記非特権モードプログラムの前記プログラム識別子のリストであるプログラムリストを格納しており、
前記トラステッドメモリ制御方法は、
前記プロセッサ上で実行されている前記非特権モードプログラムが呼び出した前記特権モードプログラムが前記トラステッドメモリへアクセスした時に、
前記トラステッドメモリ制御部が、前記特権モードプログラムを呼び出した前記非特権モードプログラムの前記プログラム識別子が前記プログラムリストに含まれる場合には、前記特権モードプログラムに前記トラステッドメモリへのアクセスを許可する
メモリアクセス制御方法。 - メモリアクセスを制御するためのプログラムであって、
コンピュータのプロセッサは、動作モードとして、特権モードと非特権モードとを有し、
コンピュータのメモリは、前記プロセッサが前記非特権モードの時にアクセスする保護データを記憶しているトラステッドメモリ領域を有し、
前記プロセッサが前記トラステッドメモリ領域へアクセスした時に、前記プロセッサが、前記プロセッサの動作モードを判定するステップと、
前記プロセッサの動作モードが特権モードである場合に、前記プロセッサが、前記プロセッサによる前記トラステッドメモリ領域へのアクセスを禁止するステップと、
をコンピュータに実行させ、
前記コンピュータのメモリは、さらに、
各々がプログラム識別子を有する少なくとも1以上のプログラムを記憶している通常メモリ領域と、
前記トラステッドメモリへのアクセスを許可するプログラムのプログラム識別子である判定用プログラム識別子を記憶している判定用識別子格納部と
を備え、
前記プログラムは、さらに、
前記プロセッサ上で実行されている前記1以上のプログラムが前記トラステッドメモリへアクセスした時に、
前記プロセッサの動作モードの判定ステップと、
前記トラステッドメモリ領域へアクセスした前記プログラムのプログラム識別子と前記判定用識別子格納部に記憶されている前記判定用プログラム識別子とが一致するか否かの判定ステップとをコンピュータに実行させ、
前記プロセッサの動作モードが特権モードであるか、または、前記プログラム識別子と前記判定用プログラム識別子が一致しない場合に、前記プロセッサによる前記トラステッドメモリ領域へのアクセスを許可せず、
コンピュータのメモリは、さらに、
前記通常メモリ領域に記憶しているプログラムがアクセス不可能な内部保護メモリ領域と、
前記プロセッサが前記トラステッドメモリへアクセスしたか否かを判定する領域判定部とを備え、
前記領域判定部は、
前記トラステッドメモリの領域を示す領域情報を記憶している領域情報格納部を有し、
前記プログラムは、
前記プロセッサが前記トラステッドメモリもしくは前記通常メモリにアクセスした時に、
前記領域情報格納部に記憶されている前記領域情報を用いて前記トラステッドメモリ領域へのアクセスであるか否かを判定するステップを含み、
前記領域情報は、前記内部保護メモリに記憶されている設定プログラムのみによって設定される
プログラム。 - メモリアクセスを制御するためのプログラムであって、
コンピュータのプロセッサは、動作モードとして、特権モードと非特権モードとを有し、
コンピュータのメモリは、前記プロセッサが前記非特権モードの時にアクセスする保護データを記憶しているトラステッドメモリ領域を有し、
前記プロセッサが前記トラステッドメモリ領域へアクセスした時に、前記プロセッサが、前記プロセッサの動作モードを判定するステップと、
前記プロセッサの動作モードが特権モードである場合に、前記プロセッサが、前記プロセッサによる前記トラステッドメモリ領域へのアクセスを禁止するステップと
をコンピュータに実行させ、
前記コンピュータのメモリは、さらに、
各々がプログラム識別子を有する少なくとも1以上のプログラムを記憶している通常メモリ領域と、
前記トラステッドメモリへのアクセスを許可するプログラムのプログラム識別子である判定用プログラム識別子を記憶している判定用識別子格納部と
を備え、
前記プログラムは、さらに、
前記プロセッサ上で実行されている前記1以上のプログラムが前記トラステッドメモリへアクセスした時に、
前記プロセッサの動作モードの判定ステップと、
前記トラステッドメモリへアクセスした前記プログラムのプログラム識別子と前記判定用識別子格納部に記憶されている前記判定用プログラム識別子とが一致するか否かの判定ステップとをコンピュータに実行させ、
前記プロセッサの動作モードが特権モードであるか、または、前記プログラム識別子と前記判定用プログラム識別子が一致しない場合に、前記プロセッサによる前記トラステッドメモリへのアクセスを許可せず、
前記通常メモリ領域は、さらに、
前記プロセッサの動作モードが特権モードの時に動作し、プログラム識別子を持たない特権モードプログラムと、
前記プロセッサの動作モードが非特権モードの時に動作し、プログラム識別子を持つ非特権モードプログラムとを記憶しており、
前記プログラムは、さらに、
前記特権モードプログラムによる前記トラステッドメモリへのアクセスを許可する前記非特権モードプログラムの前記プログラム識別子のリストであるプログラムリストを格納しており、
前記プロセッサ上で実行されている前記非特権モードプログラムが呼び出した前記特権モードプログラムが前記トラステッドメモリへアクセスした時に、
前記特権モードプログラムを呼び出した前記非特権モードプログラムの前記プログラム識別子が前記プログラムリストに含まれる場合には、前記特権モードプログラムに前記トラステッドメモリへのアクセスを許可する
プログラム。 - 動作モードとして、特権モードと非特権モードとを有するプロセッサと、
前記プロセッサが前記非特権モードの時に前記プロセッサ上で実行されるプログラムが利用する保護データを記憶しているトラステッドメモリへのアクセスを制御するトラステッドメモリ制御部と
を備え、
前記トラステッドメモリ制御部は、
前記プロセッサが前記トラステッドメモリへアクセスした時に、
前記プロセッサの動作モードを判定し、
前記プロセッサの動作モードが特権モードである場合に、前記プロセッサによる前記トラステッドメモリへのアクセスを禁止し、
前記情報処理装置は、さらに、
各々がプログラム識別子を有する少なくとも1以上のプログラムを記憶している通常メモリと、
前記トラステッドメモリへのアクセスを許可するプログラムのプログラム識別子である判定用プログラム識別子を記憶している判定用識別子格納部と
を備え、
前記トラステッドメモリ制御部は、さらに、
前記プロセッサ上で実行されている前記1以上のプログラムが前記トラステッドメモリへアクセスした時に、
前記プロセッサの動作モードの判定と、
前記トラステッドメモリへアクセスした前記プログラムのプログラム識別子と前記判定用識別子格納部に記憶されている前記判定用プログラム識別子とが一致するか否かの判定とを行い、
前記プロセッサの動作モードが特権モードであるか、または、前記プログラム識別子と前記判定用プログラム識別子が一致しない場合に、前記プロセッサによる前記トラステッドメモリへのアクセスを許可せず、
前記情報処理装置は、さらに、
前記通常メモリに記憶しているプログラムがアクセス不可能な内部保護メモリを備え、
前記トラステッドメモリ制御部は、さらに、
前記プロセッサが前記トラステッドメモリへアクセスしたか否かを判定する領域判定部を備え、
前記領域判定部は、
前記トラステッドメモリの領域を示す領域情報を記憶している領域情報格納部を有し、
前記プロセッサが前記トラステッドメモリもしくは前記通常メモリにアクセスした時に、
前記領域情報格納部に記憶されている前記領域情報を用いて前記トラステッドメモリへのアクセスであるか否かを判定し、
前記領域情報は、前記内部保護メモリに記憶されている設定プログラムのみによって設定される
集積回路。 - 動作モードとして、特権モードと非特権モードとを有するプロセッサと、
前記プロセッサが前記非特権モードの時に前記プロセッサ上で実行されるプログラムが利用する保護データを記憶しているトラステッドメモリへのアクセスを制御するトラステッドメモリ制御部と
を備え、
前記トラステッドメモリ制御部は、
前記プロセッサが前記トラステッドメモリへアクセスした時に、
前記プロセッサの動作モードを判定し、
前記プロセッサの動作モードが特権モードである場合に、前記プロセッサによる前記トラステッドメモリへのアクセスを禁止し、
前記情報処理装置は、さらに、
各々がプログラム識別子を有する少なくとも1以上のプログラムを記憶している通常メモリと、
前記トラステッドメモリへのアクセスを許可するプログラムのプログラム識別子である判定用プログラム識別子を記憶している判定用識別子格納部と
を備え、
前記トラステッドメモリ制御部は、さらに、
前記プロセッサ上で実行されている前記1以上のプログラムが前記トラステッドメモリへアクセスした時に、
前記プロセッサの動作モードの判定と、
前記トラステッドメモリへアクセスした前記プログラムのプログラム識別子と前記判定用識別子格納部に記憶されている前記判定用プログラム識別子とが一致するか否かの判定とを行い、
前記プロセッサの動作モードが特権モードであるか、または、前記プログラム識別子と前記判定用プログラム識別子が一致しない場合に、前記プロセッサによる前記トラステッドメモリへのアクセスを許可せず、
前記通常メモリは、さらに、
前記プロセッサの動作モードが特権モードの時に動作し、プログラム識別子を持たない特権モードプログラムと、
前記プロセッサの動作モードが非特権モードの時に動作し、プログラム識別子を持つ非特権モードプログラムとを記憶しており、
前記トラステッドメモリ制御部は、さらに、
前記特権モードプログラムによる前記トラステッドメモリへのアクセスを許可する前記非特権モードプログラムの前記プログラム識別子のリストであるプログラムリストを格納しており、
前記プロセッサ上で実行されている前記非特権モードプログラムが呼び出した前記特権モードプログラムが前記トラステッドメモリへアクセスした時に、
前記特権モードプログラムを呼び出した前記非特権モードプログラムの前記プログラム識別子が前記プログラムリストに含まれる場合には、前記特権モードプログラムに前記トラステッドメモリへのアクセスを許可する
集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011545931A JP5631334B2 (ja) | 2009-12-14 | 2010-10-29 | 情報処理装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009283423 | 2009-12-14 | ||
JP2009283423 | 2009-12-14 | ||
PCT/JP2010/006396 WO2011074168A1 (ja) | 2009-12-14 | 2010-10-29 | 情報処理装置 |
JP2011545931A JP5631334B2 (ja) | 2009-12-14 | 2010-10-29 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011074168A1 JPWO2011074168A1 (ja) | 2013-04-25 |
JP5631334B2 true JP5631334B2 (ja) | 2014-11-26 |
Family
ID=44166943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011545931A Expired - Fee Related JP5631334B2 (ja) | 2009-12-14 | 2010-10-29 | 情報処理装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20110289294A1 (ja) |
EP (1) | EP2515239B1 (ja) |
JP (1) | JP5631334B2 (ja) |
WO (1) | WO2011074168A1 (ja) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8635607B2 (en) * | 2011-08-30 | 2014-01-21 | Microsoft Corporation | Cloud-based build service |
US9489541B2 (en) * | 2011-09-09 | 2016-11-08 | Nvidia Corporation | Content protection via online servers and code execution in a secure operating system |
FR2981174B1 (fr) * | 2011-10-06 | 2013-12-20 | Thales Sa | Procede de creation dynamique d'un environnement d'execution d'une application pour securiser ladite application, produit programme d'ordinateur et appareil informatique associes |
US9177121B2 (en) | 2012-04-27 | 2015-11-03 | Nvidia Corporation | Code protection using online authentication and encrypted code execution |
US8910307B2 (en) | 2012-05-10 | 2014-12-09 | Qualcomm Incorporated | Hardware enforced output security settings |
GB2513727B (en) * | 2012-06-27 | 2015-06-24 | Nordic Semiconductor Asa | Memory protection |
DE102012016539A1 (de) * | 2012-08-17 | 2014-05-15 | Elektrobit Automotive Gmbh | Konfigurationstechnik für ein Steuergerät mit miteinander kommunizierenden Anwendungen |
US9304945B2 (en) * | 2013-01-24 | 2016-04-05 | Raytheon Company | Synchronizing parallel applications in an asymmetric multi-processing system |
US9817728B2 (en) * | 2013-02-01 | 2017-11-14 | Symbolic Io Corporation | Fast system state cloning |
US9628108B2 (en) | 2013-02-01 | 2017-04-18 | Symbolic Io Corporation | Method and apparatus for dense hyper IO digital retention |
US9304703B1 (en) | 2015-04-15 | 2016-04-05 | Symbolic Io Corporation | Method and apparatus for dense hyper IO digital retention |
US10133636B2 (en) | 2013-03-12 | 2018-11-20 | Formulus Black Corporation | Data storage and retrieval mediation system and methods for using same |
US8931108B2 (en) * | 2013-02-18 | 2015-01-06 | Qualcomm Incorporated | Hardware enforced content protection for graphics processing units |
US9407642B2 (en) * | 2013-03-13 | 2016-08-02 | Samsung Electronics Co., Ltd. | Application access control method and electronic apparatus implementing the same |
JP6381187B2 (ja) * | 2013-08-09 | 2018-08-29 | キヤノン株式会社 | 情報処理装置、情報処理方法、及びプログラム |
US9135472B2 (en) * | 2013-10-31 | 2015-09-15 | Square, Inc. | Systems and methods for secure processing with embedded cryptographic unit |
US10070315B2 (en) | 2013-11-26 | 2018-09-04 | At&T Intellectual Property I, L.P. | Security management on a mobile device |
US9372635B2 (en) * | 2014-06-03 | 2016-06-21 | Ati Technologies Ulc | Methods and apparatus for dividing secondary storage |
US9710624B2 (en) | 2014-11-20 | 2017-07-18 | International Business Machines Corporation | Implementing extent granularity authorization initialization processing in CAPI adapters |
US9600428B2 (en) | 2014-11-20 | 2017-03-21 | International Business Machines Corporation | Implementing extent granularity authorization command flow processing in CAPI adapters |
US9697370B2 (en) | 2014-11-20 | 2017-07-04 | International Business Machines Corporation | Implementing and processing extent granularity authorization mechanism in CAPI adapters |
US9600642B2 (en) | 2014-11-20 | 2017-03-21 | International Business Machines Corporation | Implementing extent granularity authorization processing in CAPI adapters |
US20160149909A1 (en) | 2014-11-20 | 2016-05-26 | International Business Machines Corporation | Implementing block device extent granularity authorization model processing in capi adapters |
US9582659B2 (en) | 2014-11-20 | 2017-02-28 | International Business Machines Corporation | Implementing extent granularity authorization and deauthorization processing in CAPI adapters |
US9659170B2 (en) * | 2015-01-02 | 2017-05-23 | Senteon LLC | Securing data on untrusted devices |
WO2016141061A1 (en) * | 2015-03-03 | 2016-09-09 | AVG Netherlands B.V. | Method and system for offline scanning of computing devices |
US9589105B2 (en) * | 2015-03-25 | 2017-03-07 | International Business Machines Corporation | Securing protected health information based on software designation |
US10061514B2 (en) | 2015-04-15 | 2018-08-28 | Formulus Black Corporation | Method and apparatus for dense hyper IO digital retention |
GB2539428B (en) | 2015-06-16 | 2020-09-09 | Advanced Risc Mach Ltd | Data processing apparatus and method with ownership table |
GB2539433B8 (en) * | 2015-06-16 | 2018-02-21 | Advanced Risc Mach Ltd | Protected exception handling |
GB2539429B (en) | 2015-06-16 | 2017-09-06 | Advanced Risc Mach Ltd | Address translation |
GB2539435B8 (en) | 2015-06-16 | 2018-02-21 | Advanced Risc Mach Ltd | Data processing memory access control, in which an owning process for a region of memory is specified independently of privilege level |
US9767320B2 (en) | 2015-08-07 | 2017-09-19 | Qualcomm Incorporated | Hardware enforced content protection for graphics processing units |
US10102391B2 (en) | 2015-08-07 | 2018-10-16 | Qualcomm Incorporated | Hardware enforced content protection for graphics processing units |
US11829506B2 (en) | 2016-04-14 | 2023-11-28 | Tis Inc. | System and method for generation, storage, administration and use of one or more digital secrets in association with a portable electronic device |
US10410202B1 (en) | 2016-12-31 | 2019-09-10 | Square, Inc. | Expedited booting with brownout monitoring |
US10410189B2 (en) | 2017-09-30 | 2019-09-10 | Square, Inc. | Scanning system with direct access to memory |
US10572186B2 (en) | 2017-12-18 | 2020-02-25 | Formulus Black Corporation | Random access memory (RAM)-based computer systems, devices, and methods |
CN109005029B (zh) * | 2018-06-25 | 2019-08-16 | 北京迪曼森科技有限公司 | 可信应用标识的生成方法和系统、应用方法和应用端设备 |
EP3611642B1 (en) * | 2018-08-17 | 2020-08-12 | Omron Corporation | Method for operating an industrial pc device and industrial pc device |
US11443051B2 (en) | 2018-12-20 | 2022-09-13 | Advanced Micro Devices, Inc. | Secure computer vision processing |
US10725853B2 (en) | 2019-01-02 | 2020-07-28 | Formulus Black Corporation | Systems and methods for memory failure prevention, management, and mitigation |
JP7131498B2 (ja) * | 2019-07-09 | 2022-09-06 | 株式会社デンソー | 演算装置およびデータ送信方法 |
US11783095B2 (en) * | 2021-06-21 | 2023-10-10 | Crowdstrike, Inc. | System and method for managing secure files in memory |
WO2024034001A1 (ja) * | 2022-08-09 | 2024-02-15 | 三菱電機株式会社 | 情報処理装置、情報処理方法、構成装置、及び構成方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5297283A (en) * | 1989-06-29 | 1994-03-22 | Digital Equipment Corporation | Object transferring system and method in an object based computer operating system |
US5870467A (en) * | 1994-09-16 | 1999-02-09 | Kabushiki Kaisha Toshiba | Method and apparatus for data input/output management suitable for protection of electronic writing data |
JP2002073196A (ja) * | 2000-09-05 | 2002-03-12 | Dainippon Printing Co Ltd | 共有アクセス管理機能を備えた携帯可能な情報処理装置 |
JP2005173939A (ja) * | 2003-12-10 | 2005-06-30 | Ntt Docomo Inc | 電子機器、受信装置およびプログラム |
JP2006350782A (ja) * | 2005-06-17 | 2006-12-28 | Fujitsu Ltd | プロセッサ及びシステム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6745307B2 (en) * | 2001-10-31 | 2004-06-01 | Hewlett-Packard Development Company, L.P. | Method and system for privilege-level-access to memory within a computer |
US7490214B2 (en) * | 2006-06-12 | 2009-02-10 | Sun Microsystems, Inc. | Relocating data from a source page to a target page by marking transaction table entries valid or invalid based on mappings to virtual pages in kernel virtual memory address space |
KR100874948B1 (ko) * | 2007-06-18 | 2008-12-19 | 한국전자통신연구원 | 권한 수준 위반 프로세스 관리 장치 및 방법 |
US8393008B2 (en) * | 2008-05-21 | 2013-03-05 | Microsoft Corporation | Hardware-based output protection of multiple video streams |
-
2010
- 2010-10-29 JP JP2011545931A patent/JP5631334B2/ja not_active Expired - Fee Related
- 2010-10-29 US US13/147,208 patent/US20110289294A1/en not_active Abandoned
- 2010-10-29 EP EP10837206.1A patent/EP2515239B1/en not_active Not-in-force
- 2010-10-29 WO PCT/JP2010/006396 patent/WO2011074168A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5297283A (en) * | 1989-06-29 | 1994-03-22 | Digital Equipment Corporation | Object transferring system and method in an object based computer operating system |
US5870467A (en) * | 1994-09-16 | 1999-02-09 | Kabushiki Kaisha Toshiba | Method and apparatus for data input/output management suitable for protection of electronic writing data |
JP2002073196A (ja) * | 2000-09-05 | 2002-03-12 | Dainippon Printing Co Ltd | 共有アクセス管理機能を備えた携帯可能な情報処理装置 |
JP2005173939A (ja) * | 2003-12-10 | 2005-06-30 | Ntt Docomo Inc | 電子機器、受信装置およびプログラム |
JP2006350782A (ja) * | 2005-06-17 | 2006-12-28 | Fujitsu Ltd | プロセッサ及びシステム |
Also Published As
Publication number | Publication date |
---|---|
EP2515239B1 (en) | 2017-03-29 |
WO2011074168A1 (ja) | 2011-06-23 |
EP2515239A1 (en) | 2012-10-24 |
EP2515239A4 (en) | 2013-10-09 |
JPWO2011074168A1 (ja) | 2013-04-25 |
US20110289294A1 (en) | 2011-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5631334B2 (ja) | 情報処理装置 | |
JP5879527B2 (ja) | 情報処理装置および情報処理方法 | |
JP5821034B2 (ja) | 情報処理装置、仮想マシン生成方法及びアプリ配信システム | |
JP5828081B2 (ja) | 情報処理装置、情報処理方法、及びプログラム配信システム | |
JP5457362B2 (ja) | 情報処理装置、情報処理方法、情報処理プログラム及び集積回路 | |
US8555089B2 (en) | Program execution apparatus, control method, control program, and integrated circuit | |
CN101894224B (zh) | 保护客户端平台上的内容 | |
CN103221961B (zh) | 包括用于保护多用户敏感代码和数据的架构的方法和装置 | |
CN107851162B (zh) | 用于对安全i/o的密码引擎进行安全编程的技术 | |
CN109800050B (zh) | 一种虚拟机的内存管理方法、装置、相关设备及系统 | |
KR101504857B1 (ko) | 보안 시스템에서 랜덤하게 할당된 메모리 범위로 jit를 지원하는 시스템 및 방법 | |
JP5980050B2 (ja) | 情報処理装置 | |
US20160275019A1 (en) | Method and apparatus for protecting dynamic libraries | |
US8522015B2 (en) | Authentication of binaries in memory with proxy code execution | |
CN105320895B (zh) | 用于联机加密处理的高性能自主硬件引擎 | |
US9256756B2 (en) | Method of encryption and decryption for shared library in open operating system | |
JP5211716B2 (ja) | ファイルアクセス制御方法、ファイルアクセス制御プログラム、およびファイルアクセス制御装置 | |
US8458491B1 (en) | Cryptographically scrubbable storage device | |
JP4664055B2 (ja) | プログラム分割装置、プログラム実行装置、プログラム分割方法及びプログラム実行方法 | |
Brož et al. | Practical cryptographic data integrity protection with full disk encryption | |
JP7077872B2 (ja) | 情報処理装置、情報処理方法、およびプログラム | |
JP2013008397A (ja) | 制御プログラム、方法および機器 | |
CN111291389B (zh) | 一种计算机核心程序全生命周期的保护方法及系统 | |
WO2023089668A1 (ja) | 秘密計算実行環境を作成する方法、装置、およびプログラム | |
KR20240114206A (ko) | 데이터 격리를 위한 전자 장치 및 그 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140701 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141007 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5631334 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |