本発明の請求項1記載の双方向スイッチの駆動装置は、ブリッジ回路に配置して単相あるいは三相インバータを構成する双方向スイッチと、この双方向スイッチを駆動する駆動回路とを備え、前記双方向スイッチは、チャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成した第1のオーミック電極及び第2のオーミック電極と、前記第1のオーミック電極と前記第2のオーミック電極との間に前記第1のオーミック電極側から順に形成した、第1のp型半導体層及び第2のp型半導体層と、前記第1のp型半導体層の上に形成した第1のゲート電極と、前記第2のp型半導体層の上に形成した第2のゲート電極とを備えた基板と、前記第1のオーミック電極に接続したドレイン端子と、前記第2のオーミック電極に接続したソース端子と、前記第1のゲート電極に接続した第一ゲート端子と、前記第2のゲート電極に接続した第二ゲート端子とで構成し、かつ、前記第一ゲート端子とドレイン端子間にのみにゲート駆動信号を入力すると、前記ドレイン端子から前記ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モードと、前記第二ゲート端子と前記ソース端子間にのみにゲート駆動信号を入力すると、前記ドレイン端子から前記ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モードと、前記第一ゲート端子とドレイン端子間および前記第二ゲート端子と前記ソース端子間にゲート駆動信号を入力して前記ドレイン端子から前記ソース端子間に順方向ダイオードおよび逆方向ダイオードのいずれも介さない双方向に導通する第三モードと、前記第一ゲート端子とドレイン端子間および前記第二ゲート端子と前記ソース端子間のいずれにもゲート駆動信号を加えないで順逆双方向の電流を遮断する第四モードとを有し、前記駆動装置は、前記双方向スイッチのうちの第1の双方向スイッチに順方向電流を流している状態から、切り替えによって前記順方向電流を遮断し、前記単相あるいは三相インバータの負荷電流を還流電流として第2の双方向スイッチに流す場合において、前記第1の双方向スイッチを第三モードから第三モード、第一モード、第四モードの順で
移行させ、前記第2の双方向スイッチを第四モードから第一モード、第一モード、第三モードの順で前記第1の双方向スイッチの駆動状態に同期させて移行させる同期制御手段を備えたものである。これにより、前記同期制御手段は、前記単相あるいは三相インバータにおいて、接続された誘導負荷から還流電流を第2の双方向スイッチに流す場合に前記第三モードで通電するように前記第一ゲート端子、および第二ゲート端子に制御信号を送り、第2の双方向スイッチを駆動させるので、還流ダイオードを双方向スイッチと並列接続する必要がなく、還流ダイオードのVfによる損失を無くすことができ、低損失な電力変換回路を実現することを可能とした双方向スイッチの駆動装置を提供する。
また、インバータの出力側に誘導性の負荷が接続された場合に、直列に接続された双方向スイッチが同時に同通して上下アーム短絡となる状態を防止するとともに、還流電流の経路を意図的に確保することができるので、素子の破壊等を防止することができる。
また、同期制御手段は、第1、第2の双方向スイッチを切り替えるステップを所定の時間間隔で行う遅延手段を設けたことを特徴とするものである。これにより、ターンオン、オフ時の過渡期おける意図しないスイッチング動作の組合せを避けることができるので、過渡期における上下アーム短絡の防止をすることができ、素子の破壊等を防止することができる。
また、遅延手段にて設定する遅延時間は、遅延手段にて設定する遅延時間は、少なくとも双方向スイッチのモード間の移行時間よりも長い時間であることを特徴とするものである。これにより、単相または三相インバータを構成する双方向スイッチの個体差による応答時間の影響を排除して、過渡期における意図しないスイッチング動作の組合せを防止することができるので、上下アーム短絡を防止することができる。
また、電力変換装置について、同期制御手段を用いた双方向スイッチの駆動回路を使用したものである。これにより、同期制御手段によって損失が低減されるので、変換効率が良く、省エネ効果もある電力変換装置を得ることができる。
また、モータ駆動装置について、同期制御手段を用いた双方向スイッチの駆動回路を使用したものである。これにより、同期制御手段によって損失が低減されるので、変換効率が良く、省エネ効果もあるモータ駆動装置を得ることができる。
また、空気調和機について、同期制御手段を用いた双方向スイッチの駆動回路を使用したものである。これにより、同期制御手段によって損失が低減されるので、変換効率が良く、省エネ効果もある空気調和機を得ることができる。
(実施の形態1)
双方向スイッチ1について、図1を参照しながら構成について説明する。図1に示すように、双方向スイッチ1は、第一ゲート端子2と第二ゲート端子3とドレイン端子4とソース端子5により構成されている。双方向スイッチ1は、シリコン(Si)からなる基板6の上に厚さが10nm窒化アルミニウム(AlN)と厚さが10nmの窒化ガリウム(GaN)とが交互に積層されてなる厚さが1μmのバッファ層7が形成され、その上に半導体層積層体8が形成されている。半導体層積層体8は、第1の半導体層とこの第1の半導体層と比べてバンドギャップが大きい第2の半導体層とが基板側から順次積層されている。第1の半導体層は、厚さが2μmのGaN(アンドープの窒化ガリウム)層9であり、第2の半導体層は、厚さが20nmのn型のAlGaN(窒化アルミニウムガリウム)層10である。GaN層9のAlGaN層10とのヘテロ界面近傍には、自発分極及びピエゾ分極による電荷が生じる。これにより、シートキャリア濃度が1×1013cm―2以上で且つ移動度が1000cm2V/sec以上の2次元電子ガス(2DEG)層であ
るチャネル領域が生成されている。つまり、半導体層積層体8は、2次元電子ガス(2DEG)層であるチャネル領域を有し、基板の上に形成されている。半導体層積層体8の上には、互いに間隔をおいて第1のオーミック電極11Aと第2のオーミック電極11Bとが形成されている。第1のオーミック電極11A及び第2のオーミック電極11Bは、チタン(Ti)とアルミニウム(Al)とが積層されており、チャネル領域とオーミック接合を形成している。また、コンタクト抵抗を低減するために、AlGaN層10の一部を除去すると共にGaN層9を40nm程度掘り下げて、第1のオーミック電極11A及び第2のオーミック電極11BがAlGaN層10とGaN層9との界面に接するように形成した例を示している。なお、第1のオーミック電極11A及び第2のオーミック電極11Bは、AlGaN層10の上に形成してもよい。n型のAlGaN層10の上における第1のオーミック電極11Aと第2のオーミック電極11Bとの間の領域には、第1のp型半導体層12A及び第2のp型半導体層12Bが互いに間隔をおいて選択的に形成されている。第1のp型半導体層12Aの上には第1のゲート電極13Aが形成され、第2のp型半導体層12Bの上には第2のゲート電極13Bが形成されている。第1のゲート電極13A及び第2のゲート電極13Bは、それぞれパラジウム(Pd)と金(Au)とが積層されており、第1のp型半導体層12A及び第2のp型半導体層12Bとオーミック接触している。AlGaN層10及び第1のp型半導体層12A及び第2のp型半導体層12Bを覆うように窒化シリコン(SiN)からなる保護膜14が形成されている。保護膜14を形成することで、いわゆる電流コラプスの原因となる欠陥を保障し、電流コラプスを改善することが可能となる。第1のp型半導体層12A及び第2のp型半導体層12Bは、それぞれ厚さが300nmで、マグネシウム(Mg)がドープされたp型のGaNからなる。第1のp型半導体層12A及び第2のp型半導体層12Bと、AlGaN層10とによりPN接合がそれぞれ形成される。これにより、第1のオーミック電極11Aと第1のゲート電極13Aとの間の電圧が例えば0Vでは、第1のp型GaN層からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができ、同様に、第2のオーミック電極11Bと第2のゲート電極13Bとの間の電圧が例えば0V以下のときには、第2のp型GaN層からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができ、いわゆるノーマリーオフ動作をする半導体素子を実現している。第1のオーミック電極11Aの電位をV1、第1のゲート電極13Aの電位をV2、第2のゲート電極13Bの電位をV3、第2のオーミック電極11Bの電位をV4とする。この場合において、V2がV1より1.5V以上高ければ、第1のp型半導体層12Aからチャネル領域中に広がる空乏層が縮小するため、チャネル領域に電流を流すことができる。同様にV3がV4より1.5V以上高ければ、第2のp型半導体層12Bからチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができる。つまり、第1のゲート電極13Aのいわゆる閾値電圧及び第2のゲート電極13Bのいわゆる閾値電圧は共に1.5Vである。以下においては、第1のゲート電極13Aの下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第1のゲート電極13Aの閾値電圧を第1の閾値電圧とし、第2のゲート電極13Bの下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第2のゲート電極13Bの閾値電圧を第2の閾値電圧とする。また、第1のp型半導体層12Aと第2のp型半導体層12Bとの間の距離は、第1のオーミック電極11A及び第2のオーミック電極11Bに印加される最大電圧に耐えられるように構成する。
つまり、双方向スイッチ1は、チャネル領域を有する半導体層積層体8と、この半導体層積層体8の上に互いに間隔をおいて形成した第1のオーミック電極11A及び第2のオーミック電極11Bと、第1のオーミック電極11Aと前記第2のオーミック電極11Bとの間に前記第1のオーミック電極11A側から順に形成した第1のp型半導体層12A及び第2のp型半導体層12Bと、第1のp型半導体層12Aの上に形成した第1のゲート電極13Aと、第2のp型半導体層12Bの上に形成した第2のゲート電極13Bとを
備えた基板と、前記第1のオーミック電極11Aに接続したドレイン端子4と、前記第2のオーミック電極11Bに接続したソース端子5と、前記第1のゲート電極13Aに接続した第一ゲート端子2と、前記第2のゲート電極13Bに接続した第二ゲート端子3とで構成される。
次に、双方向スイッチ1の動作について説明する。説明のため、第1のオーミック電極11Aの電位を0Vとし、第一ゲート端子2に印加する電圧をVg1、第二ゲート端子3に印加する電圧をVg2、第2のオーミック電極11Bと第1のオーミック電極11Aとの間の電圧をVs2s1、第2のオーミック電極11Bと第1のオーミック電極11Aとの間に流れる電流をIs2s1とする。
V4がV1よりも高い場合、例えば、V4が+100Vで、V1が0Vの場合において、第一ゲート端子2と第二ゲート端子3の入力電圧であるVg1及びVg2をそれぞれ第1の閾値電圧及び第2の閾値電圧以下の電圧、例えば0Vとする。これにより、第1のp型半導体層12Aから広がる空乏層が、チャネル領域中を第2のp型GaN層の方向へ向けて広がるため、チャネルに流れる電流を遮断することができる。従って、V4が正の高電圧であっても、第2のオーミック電極11Bから第1のオーミック電極11Aへ流れる電流を遮断する遮断状態を実現できる。一方、V4がV1よりも低い場合、例えばV4が−100Vで、V1が0Vの場合においても、第2のp型半導体層12Bから広がる空乏層が、チャネル領域中を第1のp型半導体層12Aの方向へ向けて広がり、チャネルに流れる電流を遮断することができる。このため、第2のオーミック電極11Bに負の高電圧が印加されている場合においても、第1のオーミック電極11Aから第2のオーミック電極11Bへ流れる電流を遮断することができる。すなわち、双方向スイッチ1の双方向の電流を遮断することが可能となる。
以上のような構造及び動作において、耐圧を確保するためのチャネル領域を第1のゲート電極13Aと第2のゲート電極13Bとが共有する。この素子は、1素子分のチャネル領域の面積で双方向スイッチ1が実現可能であり、双方向スイッチ1全体を考えると、2つのダイオードと2つのノーマリーオフ型のAlGaN/GaN−HFETとを用いた場合と比べてチップ面積をより少なくすることができ、双方向スイッチ1の低コスト化及び小型化が可能となる。
次に、第一ゲート端子2、第二ゲート端子3の入力電圧であるVg1及びVg2が、それぞれ第1の閾値電圧及び第2の閾値電圧よりも高い電圧、例えば5Vの場合には、第1のゲート電極13A及び第2のゲート電極13Bに印加される電圧は、共に閾値電圧よりも高くなる。従って、第1のp型半導体層12A及び第2のp型半導体層12Bからチャネル領域に空乏層が広がらないため、チャネル領域は第1のゲート電極13Aの下側においても、第2のゲート電極13Bの下側においてもピンチオフされない。その結果、第1のオーミック電極11Aと第2のオーミック電極11Bとの間に双方向に電流が流れる導通状態を実現できる。
次に、Vg1を第1の閾値電圧よりも高い電圧とし、Vg2を第2の閾値電圧以下とした場合の動作について説明する。第一ゲート端子2、第二ゲート端子3を備えた双方向スイッチ1を等価回路で表すと図2(a)に示すように第1のトランジスタ15と第2のトランジスタ16とが直列に接続された回路とみなすことができる。この場合、第1のトランジスタ15のソース(S)が第1のオーミック電極11A、第1のトランジスタ15のゲート(G)が第1のゲート電極13Aに対応し、第2のトランジスタ16のソース(S)が第2のオーミック電極11B、第2のトランジスタ16のゲート(G)が第2のゲート電極13Bに対応する。このような回路において、例えば、Vg1を5V、Vg2を0Vとした場合、Vg2が0Vであるということは第2のトランジスタ16のゲートとソー
スが短絡されている状態と等しいため、双方向スイッチ1は図2(b)に示すような回路とみなすことができる。
さらに、図2(b)に示す第2のトランジスタ16のソース(S)をA端子、ドレイン(D)をB端子、ゲート(G)をC端子として説明を行う。図に示すB端子の電位がA端子の電位よりも高い場合には、A端子がソースでB端子がドレインであるトランジスタとみなすことができ、このような場合、C端子(ゲート)とA端子(ソース)との間の電圧は0Vであり、閾値電圧以下のため、B端子(ドレイン)からA端子(ソース)に電流は流れない。一方、A端子の電位がB端子の電位よりも高い場合には、B端子がソースでA端子がドレインのトランジスタとみなすことができる。このような場合、C端子(ゲート)とA端子(ドレイン)との電位が同じであるため、A端子の電位がB端子を基準として閾値電圧以下の場合にはA端子(ドレイン)からB端子(ソース)へ電流を通電しない。A端子の電位がB端子を基準として閾値電圧以上となると、ゲートにB端子(ソース)を基準として閾値電圧以上の電圧が印加され、A端子(ドレイン)からB端子(ソース)へ電流を流すことができる。つまり、トランジスタのゲートとソースとを短絡させた場合、ドレインがカソードでソースがアノードのダイオードとして機能し、その順方向立上り電圧はトランジスタの閾値電圧となる。そのため、図2(a)に示す第2のトランジスタ16の部分は、ダイオードとみなすことができ、図2(c)に示すような等価回路となる。図2(c)に示す等価回路において、双方向スイッチ1のドレイン端子4の電位がソース端子5の電位よりも高い場合、第1のトランジスタ15の第一ゲート端子2に5Vが印加されている場合には、第1のトランジスタ15はオン状態であり、S2からS1へ電流を流すことが可能となる。ただし、ダイオードの順方向立上り電圧によるオン電圧が発生する。また、双方向スイッチ1のS1の電位がS2の電位よりも高い場合、その電圧は第2のトランジスタ16からなるダイオードが担い、双方向スイッチ1のS1からS2へ流れる電流を阻止する。つまり、第一ゲート端子2に閾値電圧以上の電圧を与え、第二ゲート端子3に閾値電圧以下の電圧を与えることにより、いわゆる双方向素子をオンした状態とドレイン側にダイオードのカソード側を直列接続した動作が可能なスイッチが実現できる。
図3は、双方向スイッチ1のVs2s1とIs2s1との関係であり、図3(a)は、Vg1とVg2とを同時に変化させた場合を示し、図3(b)はVg2を第2の閾値電圧以下の0Vとし、Vg1を変化させた場合を示し、図3(c)はVg1を第1の閾値電圧以下の0VとしてVg2を変化させた場合を示している。なお、図3において横軸であるS2−S1間電圧(Vs2s1)は、第1のオーミック電極11Aを基準とした電圧であり、縦軸であるS2−S1間電流(Is2s1)は第2のオーミック電極11Bから第1のオーミック電極11Aへ流れる電流を正としている。図3(a)に示すように、Vg1及びVg2が0Vの場合及び1Vの場合には、Vs2s1が正の場合にも負の場合にもIs2s1は流れず、双方向スイッチ1は遮断状態となる。また、Vg1とVg2とが共に閾値電圧よりも高くなると、Vs2s1に応じてIs2s1が双方向に流れる導通状態となる。一方、図3(b)に示すように、Vg2を第2の閾値電圧以下の0Vとし、Vg1を第1の閾値電圧以下の0Vとした場合には、Is2s1は双方向に遮断される。しかし、Vg1を第1の閾値電圧以上の2V〜5Vとした場合には、Vs2s1が1.5V未満の場合にはIs2s1が流れないが、Vs2s1が1.5V以上になるとIs2s1が流れる。つまり、第2のオーミック電極11Bから第1のオーミック電極11Aにのみに電流が流れ、第1のオーミック電極11Aから第2のオーミック電極11Bには電流が流れない逆阻止状態となる。また、Vg1を0Vとし、Vg2を変化させた場合には図3(c)に示すように、第1のオーミック電極11Aから第2のオーミック電極11Bにのみに電流が流れ、第2のオーミック電極11Bから第1のオーミック電極11Aには電流が流れない逆阻止状態となる。
以上より、双方向スイッチ1は、そのゲートバイアス条件により、双方向の電流を遮断・通電する機能を有すると共に、ダイオード動作も可能であり、そのダイオードの電流が通電する方向も切り換えることができる。
以上、説明したように双方向スイッチ1の第一ゲート端子2と第二ゲート端子3のオンあるいはオフ条件に応じて、図4示す4つの動作モードで動作することができる。つまり、双方向スイッチ1は、前記第一ゲート端子2とドレイン端子4間のみにゲート駆動信号を入力する(簡略化して言うと、第一ゲート端子2のみをオンする)と、前記ドレイン端子4から前記ソース端子5間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モードと、前記第二ゲート端子3と前記ソース端子5間のみにゲート駆動信号を入力する(簡略化して言うと、第二ゲート端子3のみをオンする)と、前記ドレイン端子4から前記ソース端子5間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モードと、前記第一ゲート端子2とドレイン端子4間および前記第二ゲート端子3と前記ソース端子5間にゲート駆動信号を入力(簡略化して言うと、第一ゲート端子2および前記第二ゲート端子3をオンする信号を入力)して前記ドレイン端子4から前記ソース端子5間に順方向ダイオードおよび逆方向ダイオードのいずれも介さない双方向に導通する動作する第三モードと、前記第一ゲート端子2とドレイン端子4間および前記第二ゲート端子3と前記ソース端子5間のいずれにもゲート駆動信号を加えないで(簡略化して言うと、第一ゲート端子2および前記第二ゲート端子3をオフして)順逆双方向の電流を遮断する第四モードとを有するものである。
本構造はJFETに類似しているが、キャリア注入を意図的に行うという点で、ゲート電界によりチャネル領域内のキャリア変調を行うJFETとは全く異なった動作原理により動作する。具体的には、ゲート電圧が3VまではJFETとして動作するが、pn接合のビルトインポテンシャルを超える3V以上のゲート電圧が印加された場合には、ゲートに正孔が注入され、前述したメカニズムにより電流が増加し、大電流且つ低オン抵抗の動作が可能となる。
また、双方向スイッチ1は、第1のゲート電極13Aがp型の導電性を有する第1のp型半導体層12Aの上に形成され、第2のゲート電極13Bがp型の導電性を有する第2のp型半導体層12Bの上に形成されている。このため、第1の半導体層と第2の半導体層との界面領域に生成されるチャネル領域に対して、第1のゲート電極13A及び第2のゲート電極13Bから順方向のバイアスを印加することにより、チャネル領域内に正孔を注入することができる。窒化物半導体においては正孔の移動度は、電子の移動度よりもはるかに低いため、チャネル領域に注入された正孔は電流を流す担体としてほとんど寄与しない。このため、第1のゲート電極13A及び第2のゲート電極13Bから注入された正孔は同量の電子をチャネル領域内に発生させるので、チャネル領域内に電子を発生させる効果が高くなり、ドナーイオンのような機能を発揮する。つまり、チャネル領域内においてキャリア濃度の変調を行うことが可能となるため、動作電流が大きいノーマリーオフ型の窒化物半導体層双方向スイッチを実現することが可能となる。
次に双方向スイッチ1を使用した電力変換装置としてインバータ装置である三相用のインバータ装置17について、図5を参照しながら説明する。図5に示すように、三相用のインバータ装置17は、双方向スイッチ1を二個直列に接続したハーフブリッジ回路18a、18b、18cを並列に備え、第一ゲート端子2a〜2f、第二ゲート端子3a〜3fの12ゲートをPWM変調する同期制御手段19が備えられており、前記同期制御手段19は、駆動装置20に備えられている。ここで、双方向スイッチ1a、1c、1eを上アーム、双方向スイッチ1b、1d、1fを下アームとする。三相用のインバータ装置17の出力としてハーフブリッジ回路18a、18b、18cの中間接続点には、例えばブ
ラシレスDCモータが誘導負荷19aとして接続されている。ここでは、三相用のインバータ装置としたが、直列回路を2対備えた構成として、単相負荷を接続してもよい。
次に、双方向スイッチ1a〜1fの変調パターンは、各端子共にPWM制御を行なう方法や、上アームである双方向スイッチ1b、1d、1fを出力の電気角120度毎に常時オンとし、下アームである双方向スイッチ1a、1c、1eのみPWM制御を行なう方法などがあるが、その方法そのものは本発明の前提となるものであるが、一般に行われるものであるので、詳細な説明は省略する。
次に双方向スイッチ1のゲート駆動を行う前記同期制御手段19について図6を参照しながら説明する。図6に示すように、前記駆動装置20は、ゲート駆動回路19b、19cを介して、第一ゲート端子2、第二ゲート端子3に接続されている。前記同期制御手段19の構成は、図8に示す三相インバータに接続された誘導負荷19aに流れる還流電流を第三モードで双方向スイッチ1へ流すものである。すなわち、前記負荷からの還流電流が流れるタイミングに応じて、双方向スイッチ1を第四モードから第一モードを経由させて第三モードで通電するものである。そして、図4に示した4つの動作モードに対応させて、前記第一ゲート端子2、および第二ゲート端子3を駆動させるものである。
つまり、同期制御手段19は、第1の双方向スイッチに順方向電流を流している状態から、切り替えによって前記順方向電流を遮断し、前記単相あるいは三相インバータの負荷電流を還流電流として第2の双方向スイッチに流す場合において、前記第2の双方向スイッチを第三モードで通電させるようにこの第2の双方向スイッチの第一ゲート端子、および第二ゲート端子を第1の双方向スイッチの駆動状態に同期させて駆動させるものである。
ここでインバータの双方向スイッチ1a〜1fを120度通電で同期制御手段19を備えた場合についてのタイミングチャートを図7に示す。例えば、双方向スイッチ1aがスイッチング動作を行い、誘導負荷19aに順方向電流を流し込むタイミング21では、図8に示すように双方向スイッチ1aをPWM駆動し、双方向スイッチ1dを導通状態にして負荷に電流を流している。この場合、双方向スイッチ1aを導通状態と遮断状態の間を行き来させることになる。双方向スイッチ1aを遮断状態にすると誘導負荷19aに還流電流を流す流路を確保することが必要である。この場合双方向スイッチ1aは遮断された状態で、双方向スイッチ1bに逆方向の電流を流すことになる。すなわち図9に示すように誘導負荷19aに流し込む電流は、双方向スイッチ1bを通して、流すこととなる。このときの本実施の形態のように双方向スイッチを使用した場合、前記双方向スイッチ1bのモードを制御することで還流電流を流しても損失を少なくすることができる。
つまり、還流電流は通常スイッチング素子に逆並列に接続されたダイオードを通して流すために損失となるが双方向スイッチ1bを第三モードに切り替えることで、還流電流は逆並列ダイオードを流れないために損失を少なくすることができる。しかし、双方向スイッチ1bは、双方向スイッチ1aの動作に同期させて切り替えなければ、上アームと下アームの上下短絡が発生したり、双方向スイッチ1aと双方向スイッチ1bのスイッチング動作のばらつきにより不用意に負荷電流を遮断してしまったり、モード変化の際に過渡的に発生する第一モードや第二モードで発生するダイオードに電流を流してしまい損失の増加を招くことがある。
そこで、本実施の形態のように同期制御手段19を備え、所定のシーケンスに基づき双方向スイッチ1aと双方向スイッチ1bを切り替えることが重要である。以下その切り替えのシーケンスを説明する。
図10は、図7で示したインバータ装置17におけるハーフブリッジ回路18aの上下に直列接続された二つの双方向スイッチ1a、1bの同期動作について説明するためのオン・オフテーブルである。
以下、このオン・オフテーブルを参照して出力した場合の電力変換装置としてのインバータ装置17について、図8を参照しながら説明する。図8では、双方向スイッチ1a〜1fにて主回路を構成している。双方向スイッチ1a〜1fは、それぞれ第一ゲート端子2a〜2f、第二ゲート端子3a〜3fに対して、図7のような12個の同期制御信号を駆動装置20から出力することで、図10のオン・オフテーブルを参照した4つのモードを遷移する。
すなわち、図10の組合せ(1)は、上アームがスイッチング動作を行い、例えば、ハーフブリッジ回路18aから負荷に電流を流し込むタイミング21において、双方向スイッチ1aは第三モードの双方向に通電している状態で、双方向スイッチ1bは第四モードの双方向に遮断の状態であり、インバータ装置17に流れる電流はすでに説明したように、図8のような流路になり、順方向電流が双方向スイッチ1aを介して誘導負荷19aに流れ、双方向スイッチ1dを通って電源へ帰還する回路が形成されている。次にタイミング21において双方向スイッチ1aがオフし第四モードの双方向に遮断の状態で双方向スイッチ1bがオンし第三モードの双方向に通電している状態となると、インバータ装置17に流れる電流は図9のような流路になり、還流電流が双方向スイッチ1bの第三モードを介して負荷に流れている状態に切り替わる。
このように図7のタイミング21においてインバータ装置17に流れる電流の流路を双方向スイッチ1aから双方向スイッチ1bに切り替える場合に、図10のオン・オフテーブルにおいて、組合せ(1)、組合せ(2)、組合せ(3)、組合せ(4)の順番に駆動させることによって、上下アームの短絡がなく貫通電流が流れず、かつ負荷に流れる電流が不連続になることなく素子、回路等の破壊を防止し、最も損失が少ない双方向スイッチ1a、1bの駆動をすることができる。
そこで、駆動装置20は、第四モードにある第2の双方向スイッチの第一ゲート端子、および第二ゲート端子の状態を第三モードにある第1の双方向スイッチの駆動状態に同期させる同期制御手段19を備えている。この同期制御手段19には、すでに図10を用いて説明した組合せ(1)から(4)の4つのステップとこれらを順番に実行させるシーケンスが備えられている。
つまり、前記4つのステップを順番に遷移させることで、第1の双方向スイッチ(双方向スイッチ1a)に順方向電流を流している状態から、切り替えによって前記順方向電流を遮断し、前記単相あるいは三相インバータの負荷電流を還流電流として第2の双方向スイッチ(双方向スイッチ1b)に流す場合において、前記第2の双方向スイッチ(双方向スイッチ1b)を第三モードで通電させるようにこの第2の双方向スイッチ(双方向スイッチ1b)の第一ゲート端子(2a)、および第二ゲート端子(3a)の状態を第1の双方向スイッチ(双方向スイッチ1a)の駆動状態に同期させるものである。
また、同期制御手段19は、第2の双方向スイッチ(双方向スイッチ1b)を第四モードから第三モードへ移行させて通電する場合に、第1の双方向スイッチ(双方向スイッチ1a)と第2の双方向スイッチ(双方向スイッチ1b)を切り替える所定のステップを実行するシーケンスを有するもので以下のステップおよびシーケンスを含むものである。
つまり、組合せ(1)から組合せ(2)、組合せ(3)を経由して組合せ(4)へ移行させるステップは、第2の双方向スイッチ(双方向スイッチ1b)を第四モードから第三
モードへ移行させて通電する場合に、第1の双方向スイッチ(双方向スイッチ1a)および第2の双方向スイッチ(双方向スイッチ1b)を第一モードへ経由させるステップである。
また、第1の双方向スイッチ(双方向スイッチ1a)と第2の双方向スイッチ(双方向スイッチ1b)を第一モードに切り替える場合に第1の双方向スイッチ(双方向スイッチ1a)を第一モードに切り替える(ステップ組合せ(3))と第2の双方向スイッチ(双方向スイッチ1b)を第一モードに切り替えるステップ(組合せ(2))を備え、第2の双方向スイッチ(双方向スイッチ1b)を第1の双方向スイッチ(双方向スイッチ1a)よりも先に切り替えるシーケンスを備えたものである。
また、同期制御手段19は、組合せ(3)、(4)を順番に実行することで、第1の双方向スイッチ(双方向スイッチ1a)が第一モードに切り替わった後に、第2の双方向スイッチ(双方向スイッチ1b)を第三モードへ切り替えるものである。
さらに、同期制御手段19は、前記第1の双方向スイッチ、第2の双方向スイッチを切り替えるステップを所定の時間間隔で行う遅延手段19dを設けたものであり、この遅延手段19dにて設定する所定の時間間隔は、双方向スイッチ素子の応答時間よりも長い時間としたものである。
以下同期制御手段19の作用による動作について図8、9、10を用いて説明する。
まず、図10の組合せ(1)では、前記第1の双方向スイッチとしての双方向スイッチ1aは、第三モードの双方向に通電する状態で、前記第2の双方向スイッチとしての双方向スイッチ1bは、第四モードの双方向に遮断の状態である。つまり双方向スイッチ1aと双方向スイッチ1bのゲート駆動信号は、図11の組み合わせ(1)に示すものである。すなわち、第一ゲート端子2aと第二ゲート端子3aは共にON、第一ゲート端子2bと第二ゲート端子3bは共にOFFとしている。この組合せ(1)の状態では、意図する電流の通流方向は、双方向スイッチ1aのドレイン端子4からソース端子5への方向であり、双方向スイッチ1bが遮断状態にあるので、電流の流路は図8のような双方向スイッチ1aを通ってインバータ装置17の誘導負荷19aに流れ込み、双方向スイッチ1dを通って電源へ帰還する回路が形成されている状態である。
次に組合せ(2)に移行させると、双方向スイッチ1aは、第三モードの双方向に通電する状態で、双方向スイッチ1bは、第一モードの双方向デバイスと逆方向ダイオードが直列接続された状態であるので、電流の方向は組合せ(1)の場合と同じで電流の流路は図8のままである。つまり双方向スイッチ1aと双方向スイッチ1bのゲート駆動信号は、図11の組み合わせ(2)に示すものである。すなわち、上アームの第一ゲート端子2aと第二ゲート端子3aと下アームの第一ゲート端子2bはON、第二ゲート端子3bはOFFとしている。しかし、この組合せ(2)の状態をあらかじめ作ることによって、図7のタイミング21で双方向スイッチ1aがもし順方向に遮断された状態(たとえば組合せ(3)、(4))となっても双方向スイッチ1bのソース端子5からドレイン端子4の方向へ逆方向ダイオードを介して還流電流を流すための経路を確保でき、誘導負荷19aに供給する電流が不連続とならないように制御できる。つまり、双方向スイッチ1bのモード推移が双方向スイッチ1a遮断へのモード推移に対して遅れると電流が不連続となる。これを避けるために組合せ(2)を実施する。また、双方向スイッチに逆方向ダイオードがあることから上下アームの短絡状態を避けることができるためこの組合せ(2)の状態は必須である。
またもし、この組合せを意図的に経由せずに組合せ(1)から組合せ(4)に移行させ
ようとすると、各ゲート回路や応答性のばらつき等によりスイッチングのタイミングにズレが生じ、同時に4ゲートが切り替わることはないため、例えば組合せ(1)に状態から一番初めに双方向スイッチ1bの第二ゲート端子3bがオンしてしまうタイミング発生すると上下短絡を起こし、貫通電流が流れ素子等の破壊に至る。また、組合せ(1)の状態から一番初めに双方向スイッチ1aの第二ゲート端子3aがオフするタイミングが少しでも発生すると順方向電流、還流電流共に遮断されてしまうため負荷に電流を流し込めなくなり、誘導負荷19aのインダクタンスのエネルギーの逃げ場がなくなってサージ電圧が発生し、素子や周辺回路等の破壊に至る。このような事を避けるためにも組合せ(1)の次には組合せ(2)を意図的に作る必要がある。
また、次に組合せ(3)に移行すると、双方向スイッチ1aは、第一モードの双方向デバイスと逆方向ダイオードが直列接続された状態で、双方向スイッチ1bも第一モードの双方向デバイスと逆方向ダイオードが直列接続された状態であるため双方向スイッチ1aのドレイン端子4からソース端子5の方向への電流は遮断され、双方向スイッチ1bのソース端子5からドレイン端子4の方向へ逆方向ダイオードを介して還流電流が流れる状態となる。つまり双方向スイッチ1aと双方向スイッチ1bのゲート駆動信号は、図11の組み合わせ(3)に示すものである。すなわち、上アームの第一ゲート端子2aはONで第二ゲート端子3aはOFF、下アームの第一ゲート端子2bはONで第二ゲート端子3bはOFFとしている。この組合せ(3)の状態は、電流の流路は図9のようなインバータ装置17の誘導負荷19aに、双方向スイッチ1bの第一モードを経由して還流電流が流れる状態である。この状態だと逆方向ダイオードを介して電流が流れるため損失が第三モードで電流を流すよりも多くなってしまうが、上下短絡を防止し素子の破壊等なくスイッチングを行うためには、組合せ(3)の状態が一瞬でも必要である。
もし、この組合せを意図的に作らず組合せ(2)から組合せ(4)に移行させようとすると、各ゲート回路や応答性のばらつき等によりスイッチングのタイミングにズレが生じ、同時に4ゲートが切り替わることがないため、例えば組合せ(2)の状態から一番初めに双方向スイッチ1bの第二ゲート端子3bがオンしてしまうタイミングが少しでも発生すると上下短絡を起こし、貫通電流が流れ素子等の破壊に至る。または、双方向スイッチの第一ゲート端子2aがオフすると電流は順方向に流れているが順方向ダイオードを介して電流が負荷に流れることになるためダイオードでの損失が発生した状態となり、順方向電流を遮断するためには結局双方向スイッチ1aの第二ゲート端子3aをオフする必要があるため、無駄な損失が発生してしまうだけである。このような、上下アーム短絡を防止し、低損失でゲート駆動するためには組合せ(2)の次には組合せ(3)を意図的に作る必要がある。
また、次に組合せ(4)に移行すると、双方向スイッチ1aは、第四モードの双方向に遮断の状態で、双方向スイッチ1bは、第三モードの双方向に通電する状態であるので、双方向スイッチ1bのソース端子5からドレイン端子4の方向へ還流電流が流れる状態である。つまり双方向スイッチ1aと双方向スイッチ1bのゲート駆動信号は、図11の組み合わせ(4)に示すものである。すなわち、上アームの第一ゲート端子2aと第二ゲート端子3aはOFF、下アームの第一ゲート端子2bと第二ゲート端子3bはONとしている。この組合せ(4)の状態では、電流の流路は図9のような前記インバータ装置17の誘導負荷19aに、双方向スイッチ1bの第三モードで還流電流が流れる状態であるので、組合せ(3)の状態よりも損失が少ない状態で通流することができる。また、双方向スイッチ1aを第四モードにすることによって第一ゲート端子2aを駆動させる電力が必要ないため、より低損失な状態で負荷に還流電流を流すことができる。この場合、双方向スイッチ1aの第一ゲート端子2aと双方向スイッチ1bの第一ゲート端子2bを同時に駆動させることになるが、先述のように各ゲート回路や応答性のばらつき等によりスイッチングにズレが生じたとしても電流の流路や損失に影響することはないため、この二つの
ゲートに関しては同時に駆動させても良い。
以上のように、同期制御手段19のシーケンスによって、組合せ(1)、組合せ(2)、組合せ(3)、組合せ(4)、の順番に双方向スイッチ1a、1bを動作させることによって、上アームより順方向電流を負荷に供給している状態から上下アーム短絡することなく、また負荷へ供給される電流が不連続になることなく、下アームより還流電流を負荷に供給する状態に最も損失が少ない状態でかつスムーズに移行することができる。また逆の動作、すなわち下アームより還流電流を負荷に供給している状態から、上アームより順方向電流を負荷に供給する状態へ移行する双方向スイッチ1a、1bの動作の組合せは、組合せ(4)、組合せ(3)、組合せ(2)、組合せ(1)の順番で、上アームより順方向電流を負荷に供給する状態から下アームより還流電流を負荷に供給している状態に移行する組合せの逆の動作をすることになる。逆の動作もこの組合せの順番で動作させると上下アーム短絡することなく、また負荷へ供給される電流が不連続になることなく、最も損失が少なくスムーズに移行することができる。このような前記同期制御手段19を備えることによって低損失で効率の良い前記インバータ装置17を得ることができる。
ここで、通常の単方向素子の場合だと、還流電流は素子と並列接続された、例えば還流ダイオードを通って電流が流れるため、図7のタイミング21では、下アームには何も信号は出力されておらず常にOFF状態である。しかし、本実施の形態の双方向スイッチ1a〜1fでインバータが構成される場合は、前記同期制御手段19を備えることによって、双方向スイッチ1bは、還流電流を第三モードの双方向に通電できる状態で流すことができるので、ゲート駆動回路での消費も最小限に抑え、かつ還流電流による損失を低減することができ、変換効率の良いインバータ装置17を得ることができる双方向スイッチ1a〜1fの駆動装置を提供できる。
また、この前記同期制御手段19では、双方向スイッチ1は、第四モードから第三モードに移行する際に、第一モードを介して移行し、第三モードから第四モードに移行する際も第一モードに移行して上下短絡を防止し、還流電流の経路を確保する形を取っている。
また、前記同期制御手段19は、上下に配した双方向スイッチが同時に第三モードとならないように組合せ(1)から(4)を用意して、それぞれのステップを順番に実行するシーケンスを備え、さらに遅延手段19dにより、先述の前記同期制御手段19の各組合せが移行するステップ間にソフトウェアにて所定の時間間隔を設けることによって簡単な回路構成で遅延時間を持つことができ、組合せが移行している過渡期において意図しないスイッチング動作を防止することができ、前記同期制御手段19は上下アーム短絡なく低損失な状態で動作させることができる。例えば、双方向スイッチのスイッチング動作が極端に早い場合を想定すると、ONからOFFまたはOFFからONに切り替わる時にリンギングが発生し電圧が跳ね上がるといった現象が起こる。このような現象が発生すると過電圧によって素子破壊が発生したり、スイッチングを行うことでノイズ発生の原因となってしまうためこのような現象を避けるために意図的にスイッチングスピードを遅らせる場合がある。そのような場合では、たとえマイクロコンピュータから図11のような波形を双方向スイッチに出力したとしても実際のスイッチングスピードに遅れが生じているため回路等のばらつきによって双方向スイッチが意図しない動作をしてしまい、上下アーム短絡や電流不連続が発生してしまうタイミングが生じてしまう可能性がある。その防止策として、遅延手段19dを設けて図10のような組合せの順番で上下の双方向スイッチが動作するようにする必要がある。
また、前記同期制御手段19において遅延手段25にて設定する遅延時間は、少なくとも双方向スイッチの第三モードへの移行時間あるいは第三モードから他のモードへの移行時間よりも長い時間と設定しており、例えば第三モードに移行する時間が100nsとす
ると先述の各組合せの移行する間に設けたデットタイムを少なくとも100ns以上と設定することにより、過渡期における意図しないスイッチング動作を防止することができる。
また、前記同期制御手段19を用いた本実施の形態に記載の双方向スイッチのゲート駆動装置を使用することによって、電力変換損失の少ない高効率な例えばインバータのような電力変換器を得ることができ、消費電力の少なくても同じ出力ができる電力変換装置を得ることができる。
また、前記同期制御手段19を用いた本実施の形態に記載の双方向スイッチのゲート駆動装置を使用することによって、例えば電力変換損失の少ない高効率なインバータ回路が搭載されることになり、消費電力が少なく省エネ効果のあるモータ駆動装置を得ることができる。
また、前記同期制御手段19を用いた本実施の形態に記載の双方向スイッチのゲート駆動装置を使用することによって、電力変換損失の少ない高効率なインバータ回路の搭載された空気調和機として、消費電力が少なく省エネ効果のある例えばレンジフードのようなものを得ることができる。
(実施の形態2)
以下、実施の形態2について、図12を参照しながら双方向スイッチ1の同期制御手段19について説明する。
なお、実施の形態1と同一機能を有するものは、同一符号を付して詳細な説明は省略する。
実施の形態1のように双方向スイッチ1を用いることで、一般的なインバータを単方向のスイッチング素子で120度通電制御した場合における課題を解決することができる。すなわち、図12に示すインバータ装置は、一般的な三相インバータを単方向のスイッチング素子で120度通電制御するための信号を変更することなくそのまま使用し、図13で示すモータ位置検出信号Hu、Hv、Hwと単方向のスイッチング素子を120度通電制御する信号を論理回路22に入力することで実施の形態1で示した図7の双方向スイッチ1a〜1fを120度通電で同期制御手段19を備えた場合のゲート駆動信号を生成し、双方向スイッチ1a〜1fを駆動させることができる。
そこで、本実施の形態では、120度通電制御用のタイミングを用いて同期制御手段19を備えた場合について説明する。この場合、図12に示すインバータ装置において、駆動装置20は、単方向スイッチング素子を用いた場合の120度通電制御用のタイミング(図13に示す上アームのゲート駆動信号1ag、1bg、1cg、1dg、1eg、1fg)のスイッチング信号をもとに実施の形態1の双方向スイッチ1を用いた場合のゲート信号を生成することで回路を簡略化することができる。すなわち、三相インバータの一相の上アームを駆動する一つの信号(例えばゲート駆動信号1ag)を基本にして、図13に示す誘導負荷19aに順方向電流を流すタイミング23における双方向スイッチ1の上下アーム分の4つの同期制御信号を生成し、上アームに関しては生成した2つの信号をそのまま出力(第一ゲート駆動信号2ag、第二ゲート駆動信号3ag)とし、下アームに関しては生成した2つの同期制御信号と120度通電するためゲート駆動信号1bgを組み合わせた信号(第一ゲート駆動信号2bg、第二ゲート駆動信号3bg)を生成するものである。実際には、3相分を用意すればよい(つまりゲート駆動信号1cg、1dgおよび1eg、1fgからもそれぞれ4つの第一ゲート駆動信号2cg、2dg、第二ゲート駆動信号3cg、3dgおよび第一ゲート駆動信号2eg、2fg、第二ゲート駆動
信号3eg、3fgを生成すればよい)。そこで、本実施の形態の論理回路が有益となる。
つまり、U相の第一ゲート駆動信号2ag、2bg、第二ゲート駆動信号3ag、3bgは、図14に示すようにU相とV相に対応するモータ位置検出信号HuとHvと、これらモータ位置検出信号Huとモータ位置検出信号Hvから生成されるU相の上下アームのゲート駆動信号1ag、1bgを入力信号として論理回路22によって生成される。
この論理回路22はモータ位置検出信号Hu、Hvの二つの信号からハーフブリッジ回路18aにおける上アームのON区間、すなわちタイミング23の区間を検出するブロック24aと、図11に示すような上アームのゲート駆動信号1agを基準に上下アームの4つの同期制御信号を生成するブロック24bと120度通電常時オンするための下アームのゲート駆動信号1bgとブロック24bで生成された下アームのゲート駆動信号 の同期制御信号とを組み合わせるブロック24cとで構成されている。本実施の形態で図11のような4つの同期制御信号はブロック24a、ブロック24bで生成されるため以下に詳細を記載する。
まず、ブロック24aは、モータ位置検出信号Huの信号がHighであり、かつモータ位置検出信号Hvの信号がLowである区間、すなわち図13に示すタイミング23の120度区間のみON信号が出力されるように構成されている。
次に、ブロック24bは、120度通電制御用のゲート駆動信号1agがONからOFFに切り替わってからある一定時間t1だけ遅延した後にONからOFFに切り替わり、さらにゲート駆動信号1agがOFFからONに切り替わるとほぼ同時にOFFからONに切り替わる第一ゲート駆動信号2agと、ゲート駆動信号1agがONからOFF、OFFからONに切り替わるときに一定時間t2だけ遅延した後にONからOFF、OFFからONに切り替わる第二ゲート駆動信号3agと、ゲート駆動信号1agがONからOFFに切り替わるとほぼ同時にOFFからONに切り替わり、さらにゲート駆動信号1agがOFFからONに切り替わってから一定時間t1だけ遅延した後にONからOFFに切り替わる第一ゲート駆動信号2bgと、ゲート駆動信号1agがONからOFFに切り替わってから一定時間t1だけ遅延した後にOFFからONに切り替わり、さらにゲート駆動信号1agがOFFからONに切り替わるとほぼ同時にONからOFFに切り替わる第二ゲート駆動信号3bgの4つの信号を生成するように構成されている。ここで一定時間t1と一定時間t2の関係は、0<一定時間t2<一定時間t1という関係である。
すなわち、ブロック24aで生成された信号によりタイミング23の120度区間でのみブロック24bで生成した4つの同期制御信号が出力されるようになっており、ブロック24bで作成される4つの信号のスイッチングの順番は、第一ゲート駆動信号2agを基準とすると、この第一ゲート駆動信号2agがONからOFFに切り替わる場合は、まず第一ゲート駆動信号2agがONからOFFに切り替わるタイミングから一定時間t1だけ早く第一ゲート駆動信号2bgがOFFからONに切り替わり、第一ゲート駆動信号2bgが切り替わってから一定時間t2だけ遅延した後に第二ゲート駆動信号3agがONからOFFに切り替わる。その後一定時間t2<一定時間t1であるので第一ゲート駆動信号2bgが切り替わってから一定時間t1経過すると第一ゲート駆動信号2agがONからOFFに切り替わり、それとほぼ同時に第二ゲート駆動信号3bgがOFFからONに切り替わる。
次に第一ゲート駆動信号2agがOFFからONになる場合は、まず第二ゲート駆動信号3bgがほぼ同時にONからOFFに切り替わり、その後第一ゲート駆動信号2agが切り替わってから一定時間t2だけ遅延した後に第二ゲート駆動信号3agがOFFから
ONに切り替わり、さらにその後、一定時間t2<一定時間t1であるので第一ゲート駆動信号2agが切り替わってから一定時間t1経過すると第一ゲート駆動信号2bgがONからOFFに切り替わる。このような順番でスイッチングする4つの第一ゲート駆動信号2ag、2bg、第二ゲート駆動信号3ag、3bgが出力されるようにブロック24bは構成されている。
ここで、図11を見ると元のゲート駆動信号1agがオンして順方向に電流を流すタイミングと本実施の形態で作成した第二ゲート駆動信号3agの信号がオンするタイミング(本実施の形態では第二ゲート駆動信号3agがオンすると順方向に電流を流す)にズレが生じているが、このズレは数百nsであり、120度通電区間が数ms〜数十msであるのに対して極微少であるので特に位相がずれるといった問題等は発生しないようになっている。
このような論理回路を組み、駆動装置20と双方向スイッチ1a、1bの各ゲートの間に接続することでハーフブリッジ回路18aの上下に直列接続された二つの双方向スイッチ1a、1bを同期動作させるために4つのゲート駆動信号を出力する構成となっている。
以上のような構成とした場合に、例えば上記のような4つの信号を出力する論理回路を図14のようにブロック24aをNOT回路26aとAND回路27aで、ブロック24bを遅延手段25とNOT回路26b〜26eとAND回路27b〜27fとOR回路28a、28bとで、ブロック24cをOR回路28c、28dとで構成することができる。この論理回路の動作については図10に示すオン・オフテーブルを参照して以下に詳細を説明する。
まず、図13のタイミング23において駆動装置20からON信号が出力され、論理回路22に入力されている状態を説明する。この状態では、論理回路22の出力は、双方向スイッチ1aの第一ゲート端子2a、第二ゲート端子3aには共にON信号が入力され、双方向スイッチ1bの第一ゲート端子2b、第二ゲート端子3bは共にOFF信号が入力されているので、誘導負荷19aに順方向電流を流し込んでいる状態である。つまり、この状態は図11の組合せ(1)の状態であることがわかる。
次ぎに、組合せ(1)の状態からタイミング23において駆動装置20からにOFF信号が出力された場合について以下に説明する。OFF信号が論理回路22に入力されるとゲート駆動信号1agとしてOFF信号が出力されていることになるため、NOT回路26aを通して信号は反転し、AND回路27aからON信号が出力され、その信号はNOT回路26b、OR回路28b、AND回路27fに入力される。そしてOR回路28bには、ON信号が入力され、そのままOR回路28cにもON信号が入力されるので、OR回路28cの出力もON信号が出力されることになり、双方向スイッチ1bの第一ゲート端子2bはONとなる。AND回路27fにもON信号が入力されるがこの瞬間では、AND回路27cの出力はOFF信号のままなので、AND回路27fの出力はOFF信号となり、OR回路28dの出力もOFFとなり双方向スイッチの第二ゲート端子3bはOFFのままである。同様に双方向スイッチ1aの第一ゲート端子2a、第二ゲート端子3aもこの瞬間ではONのままである。すなわち、この状態は、図10における組合せ(2)の状態で、電流方向は組合せ(1)と同様に順方向電流であることがわかる。ここで、ブロック24aのNOT回路26eとAND回路27eは、モータ位置検出信号Hu、Hvからタイミング23の時のみON信号が出力されるように構成されており、これをAND回路27a〜27dに入力することで、タイミング23の時のみ双方向スイッチ1a、1bにPWM駆動信号が出力されるように構成されている。以下、AND回路27a〜27dは同様の処理のため説明を省略する。
また、ブロック24cのOR回路28c、28dは下アームをタイミング23とは別のタイミングで120度常時ONするゲート駆動信号1bgとブロック24bで生成されたタイミング23における下アームの同期制御信号(OR回路28bとAND回路27fの出力)との論理和(OR)を取る構成となっているため、タイミング23においてブロック24bで生成された下アームの同期制御信号は、OR回路28bとAND回路27fの出力がそのまま双方向スイッチ1bの駆動信号となる。そのため以下では、OR回路28c、28dの動作は省略する。
また、次に上記の組合せ(2)の状態になると同時にNOT回路26bにON信号が入力され、反転したOFF信号がAND回路27bに入力されることになる。AND回路27bから出力されたOFF信号は、NOT回路26c、双方向スイッチ1aの第二ゲート端子3aに入力される。これによって双方向スイッチ1aの第二ゲート端子3aはOFFとなる。この時、双方向スイッチ1a、1bの第一ゲート端子2a、2bは共にON、双方向スイッチ1bの第二ゲート端子3bはOFFである。すなわち、この瞬間では図10において組合せ(3)の状態で、上アームが遮断されたので還流電流が誘導負荷19aに流れていることになる。ここで、AND回路27bの出力に遅延時間を設けるために例えば、図14に示すように遅延手段25としてCR回路を設ける。ロジック回路での遅延時間はあるが、その遅延時間は微少な時間であるため、組合せ(2)の状態を確実に作ってから組合せ(3)に移行するようにする必要がある。そうしなければ、実施の形態(1)で述べたように電流不連続となってしまう時間が発生する可能性があるため、このようにCR回路を接続し遅延時間を作成し、組合せ(2)に移行した後に組合せ(3)となるように構成する必要がある。
また、次に上記の組合せ(3)となると同時にNOT回路26cにOFF信号が入力され反転したON信号がAND回路27cに入力される。AND回路27cから出力されたON信号は、NOT回路26d、OR回路28b、AND回路27fに入力される。この時、OR回路28bには先述のように、すでにAND回路27aからON信号が入力されているためOR回路28bの出力はON信号であり、双方向スイッチ1bの第一ゲート端子2bはONのままである。この時、AND回路27fは、先述のようにAND回路27aからON信号が入力されているためAND回路27cからON信号が入力されたこの時点で出力がOFF信号からON信号に切り替わり、双方向スイッチ1bの第二ゲート端子3bがONとなる。そして、NOT回路26dに入力された信号は、反転しOFF信号となりAND回路27dに入力され、OR回路28aに入力される。これ以前ではOR回路28aにはAND回路27dからはON信号が入力されていたが、この時初めてOR回路28aにOFF信号が入力されることになり、もう一方の入力はもともとOFF信号であるため、OR回路28aからOFF信号が出力され、双方向スイッチ1aの第一ゲート端子2aがOFFとなる。すなわち、この瞬間に図10において組合せ(4)の状態で、双方向スイッチ1bが第三モードで双方向に通電状態で還流電流を流すことができる。ここで、AND回路27cの出力に遅延時間を設けるために先述と同様にCR回路を設ける。組合せ(3)になると上アームから流れている電流が遮断されることになるが、上アームがターンオフするために遅延時間が発生する。この過渡状態で双方向スイッチを駆動させるための信号を出力しても意図しないスイッチング動作となり、上下短絡等の事象が発生する可能性がある。これを防止するためにもCR回路を設けて意図的に遅延時間を作り、組合せ(3)になって上アームが確実にターンオフしてから組合せ(4)に移行させるようにする必要がある。このようにCR回路を作成し、遅延時間を設けることで上下短絡なく確実に双方向スイッチ1a、1bを駆動する構成となっている。
このように構成することで、上アームより順方向電流を負荷に供給している状態から下アームより還流電流を負荷に供給する状態になる場合は、図13のタイミング23におけ
る上アームのゲート駆動信号1agがオフするタイミングの信号が入力された場合に同期して、図10のオン・オフテーブルにおいて組合せ(1)から順番に組合せ(2)、組合せ(3)、組合せ(4)と移行するようにハーフブリッジ回路18aの双方向スイッチ1a、1bの各4ゲート(2a、3a、2b、3b)に信号が出力されるようになっている。
また、次に逆の動作である組合せ(4)の状態から駆動装置20よりタイミング23におけるON信号が論理回路22に入力された場合について以下に説明する。ON信号が論理回路22に入力されると1aにON信号が出力されていることになるため、OR回路28aとNOT回路26aにON信号が入力される。OR回路28aには、組合せ(4)の際は二つのゲート共にOFF信号が入力されているため、この時にON信号がOR回路28aに入力されるとOR回路28aからはON信号が出力され、双方向スイッチ1aの第一ゲート端子2aがONになる。そして、NOT回路26aに入力されたON信号は、反転しOFF信号となりAND回路27aに入力される。AND回路27aから出力されたOFF信号は、NOT回路26b、OR回路28b、AND回路27fに入力される。OR回路28bには、もう一つのゲートからON信号が入力されているため出力はON信号が出力されることになり、双方向スイッチ1bの第一ゲート端子2bはONである。AND回路27fにOFF信号が入力されると、AND回路27cの出力はOFF信号となるため、双方向スイッチの第二ゲート端子3bはOFFとなる。ここで、双方向スイッチ1aの第一ゲート端子2a、第二ゲート端子3aはこの瞬間ではONのままである。すなわち、この状態は、図10における組合せ(3)の状態で、電流方向は逆方向ダイオードを介した還流電流が誘導負荷19aに流れていることになる。
また、次に上記の組合せ(3)の状態になると同時にNOT回路26bにOFF信号が入力され、反転したON信号がAND回路27bに入力されることになる。AND回路27bから出力されたON信号は、NOT回路26c、双方向スイッチ1aの第二ゲート端子3aに入力される。これによって双方向スイッチ1aの第二ゲート端子3aはONとなる。この時、双方向スイッチ1a、1bの第一ゲート端子は共にON、双方向スイッチ1bの第二ゲート端子3bはOFFである。すなわち、この瞬間では図10において組合せ(2)の状態で、上アームが第三モードの双方向に通電状態となったので順方向電流が誘導負荷19aに流れていることになることになる。ここで、先述のように図14のようなCR回路を設けたことによって遅延時間が発生し、組合せ(3)の状態を確実に作ってから組合せ(2)に移行するように構成されている。遅延時間を設けることによって、実施の形態(1)で述べたように上下短絡となってしまう時間が発生する可能性があるため、このようにCR回路を接続し遅延時間を作成し、組合せ(3)に移行した後に組合せ(2)となるように構成する必要がある。
また、次に上記の組合せ(2)となると同時にNOT回路26cにON信号が入力され反転したOFF信号がAND回路27cに入力される。AND回路27cから出力されたOFF信号は、NOT回路26d、OR回路28b、AND回路27fに入力される。この時、OR回路28bには先述のように、すでにAND回路27aからOFF信号が入力されているので、AND回路27cからOFF信号が入力されるとOR回路28bの出力はOFF信号となり、双方向スイッチ1bの第一ゲート端子2bはOFFになる。この時、AND回路27fは、先述のようにAND回路27aからOFF信号が入力されているためAND回路27cからOFF信号が入力されても、双方向スイッチ1bの第二ゲート端子3bがOFFのままである。そして、NOT回路26dに入力された信号は、反転しON信号となりAND回路27dに入力され、OR回路28aに入力される。しかし、すでにOR回路28aには、ON信号が入力されているため、OR回路28aの出力はON信号のままで、双方向スイッチ1aの第一ゲート端子2aはONである。すなわち、この瞬間に図10において組合せ(1)の状態で、電流方向は、組合せ(2)と同様である。
ここで、AND回路27cの出力に遅延時間を設けるためにCR回路を設けたことによって、上アームがターンオンする際の遅延時間における過渡状態で双方向スイッチを駆動させて意図しないスイッチング動作を防止し、上下短絡等の事象が発生しないようにすることができる。そのためCR回路を設けて意図的に遅延時間を作り、組合せ(2)になって上アームが確実にターンオンしてから組合せ(1)に移行させるようにする必要がある。このようにCR回路を作成し、遅延時間を設けることで上下短絡なく確実に双方向スイッチ1a、1bを駆動する構成となっている。
以上のように、逆の動作の下アームより還流電流を誘導負荷19aに供給する状態から上アームより順方向電流を負荷に供給している状態になる場合は、タイミング23における上アームのゲート駆動信号1agがオンするタイミングの信号が論理回路22に入力された場合に同期して、組合せ(4)、組合せ(3)、組合せ(2)、組合せ(1)と移行する信号を出力するように構成されている。
以上のような論理回路22を駆動装置20と双方向スイッチ1a〜1fの第一ゲート端子2a〜2f、および第二ゲート端子3a〜3fの間に備えることによって、一般的な三相インバータの場合は双方向スイッチが6素子必要となることから、12個のゲート信号を出力する必要があるが、同期制御手段19は、論理回路22で6個のゲート信号と3個の位置検出信号から12個のゲート信号を作り、6個のゲート信号入力のままで双方向スイッチ1a〜1fの12個のゲート駆動をするので、回路の特別な変更等なく簡単な回路構成、かつ高機能なマイクロコンピュータが必要なく安価で変換効率の良い双方向スイッチ1の駆動方法を提供できる。
なお、論理回路を図14のような回路としたが、スイッチングの順番が図11のような順番で切り替えることができる構成のものであれば別の回路であってもよい。また、遅延手段25はここではCR回路で構成し遅延時間を作成したが、他の回路で遅延時間を作成し遅延手段としてもよい。