[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5621273B2 - 薄膜トランジスタ構造体およびその製造方法、ならびに電子機器 - Google Patents

薄膜トランジスタ構造体およびその製造方法、ならびに電子機器 Download PDF

Info

Publication number
JP5621273B2
JP5621273B2 JP2010037284A JP2010037284A JP5621273B2 JP 5621273 B2 JP5621273 B2 JP 5621273B2 JP 2010037284 A JP2010037284 A JP 2010037284A JP 2010037284 A JP2010037284 A JP 2010037284A JP 5621273 B2 JP5621273 B2 JP 5621273B2
Authority
JP
Japan
Prior art keywords
insulating layer
electrode
layer
sub
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010037284A
Other languages
English (en)
Other versions
JP2011176008A (ja
Inventor
巖 八木
巖 八木
秀樹 小野
秀樹 小野
真理 佐々木
真理 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010037284A priority Critical patent/JP5621273B2/ja
Priority to US13/028,604 priority patent/US8445912B2/en
Priority to DE102011004195A priority patent/DE102011004195A1/de
Priority to CN2011100403846A priority patent/CN102163624A/zh
Publication of JP2011176008A publication Critical patent/JP2011176008A/ja
Priority to US13/869,351 priority patent/US8642364B2/en
Application granted granted Critical
Publication of JP5621273B2 publication Critical patent/JP5621273B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、ゲート電極、ソース電極、ドレイン電極およびそれらに接続された配線と共に半導体層を備えた薄膜トランジスタ構造体およびその製造方法、ならびに薄膜トランジスタ構造体を備えた電子機器に関する。
近年、液晶ディスプレイ（ＬＣＤ）などの表示装置に代表される多くの電子機器に、アクティブマトリクス駆動方式が導入されており、その駆動方式では、スイッチング（画素選択）用の素子として薄膜トランジスタ（ＴＦＴ）が用いられている。
中でも、最近では、チャネル層として有機半導体層を用いたＴＦＴが注目されており、有機ＴＦＴと呼ばれている。有機ＴＦＴでは、チャネル層を塗布形成できるため、低コスト化を図ることができる。また、蒸着法などよりも低い温度でチャネル層を形成できるため、低耐熱性かつフレキシブルなプラスチックフィルムなどに有機ＴＦＴを実装できる。
ＴＦＴは、ＴＦＴ構造体の一部として電子機器に用いられており、そのＴＦＴ構造体は、ＴＦＴと共にそれに接続された配線を備えている。ＴＦＴは、チャネル層と共に、ゲート電極、ゲート絶縁層、ソース電極およびドレイン電極などを含んでいる。配線は、ゲート電極、ソース電極およびドレイン電極にそれぞれ接続されたゲート電極用配線、ソース電極用配線およびドレイン電極用配線を含んでいる。
ＴＦＴ構造体を用いた電子機器の性能を確保するためには、ゲート電圧印加用のゲート電極と信号電圧印加用のソース電極およびドレイン電極とのショート（電極間ショート）を防止する必要がある。電極間ショートが生じると、重大な動作欠陥を招くからである。電極間ショートの発生原因としては、ゲート絶縁層の内部に生じるピンホールまたはその内部に混入した異物などが挙げられる。
そこで、電極間ショートを防止するために、さまざまな検討がなされている。具体的には、ゲート電極とソース電極およびドレイン電極とが重なる領域において、それ以外の領域よりもゲート絶縁層の厚さを大きくしている（例えば、特許文献１参照。）。
特開２００２−０９４０７１号公報
近年、電子機器の小型化（高集積化）または高性能化が進む中、その性能を確保および維持するためには、電極間ショートだけでなく、ゲート電極用配線とソース電極用配線およびドレイン電極用配線とのショート（配線間ショート）を防止することも重要である。
そこで、配線間ショートを防止するために、電極間ショートを防止した場合と同様に、ゲート電極用配線とソース電極用配線およびドレイン電極用配線とが重なる領域において、それ以外の領域よりもゲート絶縁層の厚さを大きくすることが考えられる。この他、追加のゲート絶縁層を形成して、ゲート絶縁層の総厚を増加させることも考えられる。
しかしながら、ゲート絶縁層の厚さを大きくすると、ＴＦＴ構造体の性能（ＴＦＴの変調特性など）が低下してしまう。また、追加のゲート絶縁層を形成すると、ＴＦＴ構造体の製造工程数が増加してしまう。
本発明はかかる問題点に鑑みてなされたもので、その目的は、高性能で容易に製造可能な薄膜トランジスタ構造体およびその製造方法、ならびに電子機器を提供することにある。
本発明の薄膜トランジスタ構造体は、第１電極と、第１電極とは異なる階層において互いに離間された第２および第３電極と、第１、第２および第３電極にそれぞれ接続された第１、第２および第３配線と、第１電極と第２および第３電極との間において、層間絶縁層を介して第１電極に対向配置された主積層体と、第１および第２配線が重なる位置におけるそれらの配線の間、ならびに、第１および第３配線が重なる位置におけるそれらの配線の間のうちの少なくとも一方において、層間絶縁層を介して第１配線に対向配置された副積層体とを備えたものである。主積層体および副積層体のそれぞれは、層間絶縁層に近い側に位置する絶縁層と、層間絶縁層から遠い側に位置する半導体層とを含む。絶縁層および半導体層は、有機絶縁材料および有機半導体材料を含む溶液を用いて形成された膜が相分離したものである。また、本発明の電子機器は、上記した本発明の薄膜トランジスタ構造体を備えたものである。
また、本発明のトランジスタ構造体の製造方法は、第１電極およびそれに接続された第１配線を形成する工程と、第１電極および第１配線とは異なる階層に、互いに離間された第２および第３電極、ならびにそれらに接続された第２および第３配線を形成する工程と、第１電極および第１配線を覆うように層間絶縁層を形成する工程と、第１電極と第２および第３電極との間における層間絶縁層の上に、第１電極に対向配置されるように主積層体を形成する工程と、第１および第２配線が重なる位置におけるそれらの配線の間、ならびに、第１および第３配線が重なる位置におけるそれらの配線の間のうちの少なくとも一方において、層間絶縁層の上に、第１配線に対向配置されるように副積層体を形成する工程とを含むものである。主積層体および副積層体のそれぞれを、層間絶縁層に近い側に位置する絶縁層と、層間絶縁層から遠い側に位置する半導体層とを含むように形成する。有機絶縁材料および有機半導体材料を含む溶液を用いて膜を形成すると共にその膜を相分離させて、絶縁層および半導体層を形成する。
本発明の薄膜トランジスタ構造体およびその製造方法によれば、第１電極と第２および第３電極との間に、主積層体が形成されていると共に、第１および第２配線が重なる位置におけるそれらの配線の間ならびに第１および第３配線が重なる位置におけるそれらの配線の間のうちの少なくとも一方に、副積層体が形成されている。主積層体および副積層体のそれぞれは、層間絶縁層に近い側の絶縁層と層間絶縁層から遠い側の半導体層とを含んでおり、その絶縁層および半導体層は、有機絶縁材料および有機半導体材料を含む溶液を用いて形成された膜が相分離したものである。この場合には、第１配線と第２および第３配線との間における実質的な絶縁層の厚さが増加するため、配線間ショートが生じにくくなる。また、主積層体と同一の工程において副積層体が形成されれば、その副積層体を形成するために工程数が増加しない。さらに、相分離を利用して半導体層と同一の工程において絶縁層が形成されるため、その絶縁層を形成するために工程数が増加しない。よって、製造工程数が増加せずに配線間ショートが効果的に防止されるため、高性能なＴＦＴ構造体を容易に製造できる。また、本発明の薄膜トランジスタ構造体およびその製造方法を用いた電子機器によれば、高性能な電子機器を容易に製造できる。
本発明の一実施形態における薄膜トランジスタ構造体の構成を表す平面図である。 図１に示した薄膜トランジスタ構造体のＡ−Ａ線およびＢ−Ｂ線に沿った断面図である。 薄膜トランジスタ構造体の製造方法を説明するための断面図である。 図３に続く工程を説明するための断面図である。 図４に続く工程を説明するための断面図である。 比較例の薄膜トランジスタ構造体の構成を表す平面図である。 図６に示した薄膜トランジスタ構造体のＡ−Ａ線およびＢ−Ｂ線に沿った断面図である。 薄膜トランジスタ構造体の構成に関する変形例を表す平面図である。 図８に示した薄膜トランジスタ構造体のＡ−Ａ線およびＢ−Ｂ線に沿った断面図である。 薄膜トランジスタの適用例である液晶表示装置の主要部の構成を表す断面図である。 図１０に示した液晶表示装置の回路構成を表す図である。 薄膜トランジスタの適用例である有機ＥＬ表示装置の主要部の構成を表す断面図である。 図１２に示した有機ＥＬ表示装置の回路構成を表す図である。 薄膜トランジスタの適用例である電子ペーパー表示装置の主要部の構成を表す断面図である。
以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、説明する順序は、下記の通りである。

１．薄膜トランジスタ構造体（ＴＦＴ構造体）およびその製造方法
２．ＴＦＴ構造体の適用例（電子機器）
２−１．液晶表示装置
２−２．有機ＥＬ表示装置
２−３．電子ペーパー表示装置
＜１．ＴＦＴ構造体およびその製造方法＞
［ＴＦＴ構造体の構成］
図１は本発明の一実施形態におけるＴＦＴ構造体の平面構成、図２は図１に示したＴＦＴ構造体のＡ−Ａ線およびＢ−Ｂ線に沿った断面構成をそれぞれ表している。
ＴＦＴ構造体は、例えば、基体１の上に、ゲート電極２およびゲート電極用配線３と、ゲート絶縁層４と、主積層体５および副積層体６と、ソース電極７、ソース電極用配線８、ドレイン電極９およびドレイン電極用配線１０とがこの順に積層されたものである。ゲート電極用配線３、ソース電極用配線８およびドレイン電極用配線１０は、それぞれゲート電極２、ソース電極７およびドレイン電極９に接続されている。
なお、図１では、ゲート電極２およびゲート電極用配線３に濃い網掛け、ソース電極７、ソース電極用配線８、ドレイン電極９およびドレイン電極用配線１０に淡い網掛けをそれぞれ付している。また、ゲート絶縁層４の図示を省略している。
基体１は、例えば、ガラス、プラスチック材料または金属材料などの基板でもよいし、プラスチック材料または金属材料などのフィルムでもよいし、紙（一般紙）でもよい。プラスチック材料は、例えば、ポリエーテルサルフォン（ＰＥＳ）、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）またはポリエチルエーテルケトン（ＰＥＥＫ）などである。金属材料は、例えば、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）またはステンレスなどである。なお、基体１の表面には、例えば、密着性を確保するためのバッファ層またはガス放出を防止するためのガスバリア層などの各種層が設けられていてもよい。
ゲート電極２（第１電極）は、基体１の上に形成されていると共に、例えば、金属材料、無機導電性材料、有機導電性材料または炭素材料のいずれか１種類または２種類以上により形成されている。金属材料は、例えば、アルミニウム、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）またはそれらを含む合金などである。無機導電性材料は、例えば、酸化インジウム（Ｉｎ2 Ｏ3 ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）または酸化亜鉛（ＺｎＯ）などである。有機導電性材料は、例えば、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）またはポリスチレンスルホン酸（ＰＳＳ）などである。炭素材料は、例えば、グラファイトなどである。なお、ゲート電極２は、上記した各種材料の層が２層以上積層されたものでもよく、そのように積層されていてもよいことは、ゲート電極用配線３、ゲート絶縁層４、ソース電極７、ソース電極用配線８、ドレイン電極９およびドレイン電極用配線１０についても同様である。
ゲート電極用配線３（第１配線）は、例えば、ゲート電極２と同様の材料により形成されている。ここでは、ゲート電極用配線３は、例えば、図１中の横方向に延在している。
ゲート絶縁層４（層間絶縁層）は、ゲート電極２およびゲート電極用配線３を覆っていると共に、例えば、無機絶縁性材料または有機絶縁性材料のいずれか１種類または２種類以上により形成されている。無機絶縁性材料は、例えば、酸化ケイ素（ＳｉＯx ）、窒化ケイ素（ＳｉＮx ）、酸化アルミニウム（Ａｌ2 Ｏ3 ）、酸化チタン（ＴｉＯ2 ）、酸化ハフニウム（ＨｆＯx ）またはチタン酸バリウム（ＢａＴｉＯ3 ）などである。有機絶縁性材料は、例えば、ポリビニルフェノール（ＰＶＰ）、ポリイミド、ポリメタクリル酸アクリレート、感光性ポリイミド、感光性ノボラック樹脂またはポリパラキシリレンなどである。
主積層体５は、ゲート絶縁層４の上に形成されていると共に、ゲート電極２とソース電極７およびドレイン電極９との間においてゲート電極２と対向するように配置されている。この主積層体５は、例えば、副積層体６と同一の積層構造を有している。ここでは、主積層体５は、例えば、後述する副積層体６（絶縁層６Ｘおよび半導体層６Ｙ）と同様に、絶縁層５Ｘおよび半導体層５Ｙを含む積層構造を有している。この半導体層５Ｙは、いわゆるチャネル層である。絶縁層５Ｘおよび半導体層５Ｙに関する詳細は、それぞれ絶縁層６Ｘおよび半導体層６Ｙと同様である。
副積層体６は、ゲート絶縁層４の上に形成されていると共に、ゲート電極用配線３とソース電極用配線８とが重なる位置において、それらの間にゲート電極配線３と対向するように配置されている。
なお、ここでは具体的に図示していないが、副積層体６は、ゲート電極用配線３とドレイン電極用配線１０とが重なる位置に形成されていてもよい。この場合におけるゲート電極用配線３、ゲート絶縁層４およびドレイン電極用配線１０と副積層体６との位置関係は、ゲート電極用配線３、ゲート絶縁層４およびソース電極用配線８と副積層体６との位置関係と同様である。
もちろん、副積層体６は、ゲート電極用配線３とソース電極用配線８とが重なる位置およびゲート電極用配線３とドレイン電極用配線１０とが重なる位置の双方に形成されていてもよいし、いずれか一方だけに形成されていてもよい。
この副積層体６は、絶縁層６Ｘおよび半導体層６Ｙを含む積層構造を有している。ここでは、副積層体６は、例えば、絶縁層６Ｘの上に半導体層６Ｙが形成された２層構造を有しており、その絶縁層６Ｘは、ゲート絶縁層４に隣接している。
絶縁層６Ｘの形成材料（絶縁材料）は、有機材料または無機材料のいずれでもよい。半導体層６Ｙの形成材料（半導体材料）についても、同様である。なお、絶縁層６Ｘ（絶縁材料）および半導体層６Ｙ（半導体材料）は、それぞれ可溶性でもよいし、不溶性でもよい。
絶縁層６Ｘおよび半導体層６Ｙは、例えば、それぞれの形成材料（絶縁材料および半導体材料）を含む溶液を用いて形成された膜が相分離したものである。すなわち、副積層体６の形成工程では、溶液中に分散または溶解されていた絶縁材料および半導体材料が膜中で分離する。この結果、絶縁材料により膜中の下方に形成された層が絶縁層６Ｘになると共に、半導体材料により膜中の上方に形成された層が半導体層６Ｙになる。
絶縁材料としては、以下の材料が挙げられる。無機材料は、例えば、シリコンメトキサイドなどである。このシリコンメトキサイドは、焼成されると絶縁体（酸化ケイ素）になる。有機材料は、例えば、ポリアルファメチルスチレンなどである。なお、絶縁材料は、光架橋（例えば紫外線架橋）または熱架橋などする架橋材料でもよい。
半導体材料としては、以下の材料が挙げられる。無機材料は、例えば、ジンクメトキサイドなどである。このジンクメトキサイドは、焼成されると半導体（酸化亜鉛）になる。有機材料は、例えば、ポリチオフェンの他、１つまたは２つ以上のトリイソプロピルシリルエチニル（ＴＩＰＳ）が導入されたペンタセン（以下、「ＴＩＰＳペンタセン」という。）などである。
なお、副積層体６は、例えば、主積層体層５と同一の工程において並列的に形成されたものであり、それと同一階層に位置している。ただし、副積層体６は、主積層体５から離間（分離）されている。上記した「階層」とは、基体１の上にゲート絶縁層４などの一連の層が積層されている（一連の層により階層構造が形成されている）場合における各層レベル（高さ）を意味する。このため、「同一階層に位置している」とは、階層構造中において副積層体６が主積層体５と同じ高さ（階層）に位置していることを意味する。
ソース電極７（第２電極）およびドレイン電極９（第３電極）は、ゲート絶縁層４の上に互いに離間されると共に主積層体５（半導体層５Ｙ）に接続されるように形成されており、例えば、上記したゲート電極２と同様の材料により形成されている。ここでは、ソース電極７およびドレイン電極９は、例えば、主積層体５の上側に重なるように接続されており、半導体層５Ｙにオーミック接触していることが好ましい。
ソース電極用配線８（第２配線）およびドレイン電極配線１０（第３配線）は、例えば、それぞれソース電極７およびドレイン電極９と同様の材料により形成されている。ここでは、ソース電極用配線８およびドレイン電極用配線１０は、例えば、図１中の縦方向に延在しており、配線の引き回しなどの理由により、途中でゲート電極用配線３と交差している。
このＴＦＴ構造体は、ＴＦＴ１１を備えており、そのＴＦＴ１１は、ゲート電極２、ゲート絶縁層４、主積層体５、ソース電極７およびドレイン電極９を含んでいる。ここで説明するＴＦＴ１１は、ゲート電極２が主積層体５の下側に位置していると共にソース電極７およびドレイン電極９が主積層体５の上側に重なっているボトムゲート・トップコンタクト型である。
なお、ＴＦＴ構造体は、必要に応じて、キャパシタ（保持容量）１２を備えていてもよい。このキャパシタ１２は、例えば、ゲート電極用配線３、ゲート絶縁層４およびドレイン電極用配線１０を含んでおり、ゲート絶縁層４とドレイン電極用配線１０との間に副積層体６を有していてもよい。また、ＴＦＴ構造体がゲート電極用配線３、ソース電極用配線８およびドレイン電極用配線１０の他に何らかの配線を備えている場合には、その配線とゲート電極用配線３等との間にゲート絶縁層４および副積層体６が設けられていてもよい。
［ＴＦＴ構造体の製造方法］
図３〜図５は、ＴＦＴ構造体の製造方法を説明するためのものであり、図２に対応する断面構成を示している。なお、ＴＦＴ構造体の構成要素の形成材料については既に説明したので、それらの説明を以下では随時省略する。
ＴＦＴ構造体を製造する場合には、最初に、図３に示したように、基体１の上に、ゲート電極２およびゲート電極用配線３を形成する。この場合には、例えば、基体１を覆うように金属材料層を形成したのち、その金属材料層の上にレジストパターンなどのマスク（図示せず）を形成する。続いて、マスクを用いて金属材料層をエッチングしたのち、アッシング法またはエッチング法などを用いてマスクを除去する。金属材料層の形成方法は、例えば、真空成膜法、塗布法または鍍金法などである。真空成膜法は、例えば、真空蒸着法、フラッシュ蒸着法、スパッタリング法、物理的気相成長法（ＰＶＤ）、化学的気相成長法（ＣＶＤ）、パルスレーザ堆積法（ＰＬＤ）またはアーク放電法などである。塗布法は、例えば、スピンコート法、スリットコート法、バーコート法またはスプレーコート法などである。鍍金法は、例えば、電解鍍金法または無電解鍍金法などである。レジストパターンを形成する場合には、例えば、フォトレジストを塗布してフォトレジスト膜を形成したのち、フォトリソグラフィ法、レーザ描画法、電子線描画法またはＸ線描画法などを用いてフォトレジスト膜をパターニングする。ただし、レジスト転写法などを用いてレジストパターンを形成してもよい。金属材料層のエッチング方法は、例えば、ドライエッチング法、またはエッチャント溶液を用いたウェットエチング法であり、そのドライエッチング法は、例えば、イオンミリングまたは反応性イオンエッチング（ＲＩＥ）などである。マスクを除去するためのエッチング方法も、同様である。なお、ゲート電極２等の形成方法は、例えば、インクジェット法、スクリーン印刷法、グラビア印刷法またはグラビアオフセット印刷法などの印刷法でもよい。また、レーザアブレーション法、マスク蒸着法またはレーザ転写法などを用いて、マスクとしてレジストパターンの代わりに金属パターンを形成してもよい。もちろん、ゲート電極２等を形成するために、金属材料層の代わりに無機導電性材料層、有機導電性材料層または炭素材料層などを形成してもよい。
続いて、ゲート電極２およびゲート電極用配線３を覆うようにゲート絶縁層４を形成する。このゲート絶縁層４の形成手順は、例えば、その形成材料により異なる。無機絶縁性材料を用いる場合の形成手順は、例えば、塗布法がゾル・ゲル法などでもよいことを除き、ゲート電極２等を形成した場合と同様である。有機絶縁性材料を用いる場合の形成手順は、例えば、フォトリソグラフィ法などを用いて感光性材料をパターニングしてもよいことを除き、ゲート電極２を形成した場合と同様である。
続いて、有機溶剤などの溶媒に絶縁材料および半導体材料を分散または溶解させた溶液（混合溶液）を調製する。この場合には、例えば、後工程において相分離を利用して主積層体５および副積層体６を形成できるように、絶縁材料および半導体材料の種類、ならびにそれらの組み合わせおよび組成（混合比率）などを決定する。一例を挙げると、絶縁材料としてポリアルファメチルスチレン、半導体材料としてＴＩＰＳペンタセンを用いる場合には、溶媒としてトルエン、キシレン、メシチレンまたはテトラリンなどを用いる。
続いて、ゲート絶縁層４の表面に混合溶液を塗布すると共に加熱（焼成）して混合層１３を形成する。この場合には、例えば、ゲート絶縁層４を覆うように混合層１３を形成したのち、マスクを用いて混合層１３をエッチングする。マスクの形成方法および混合層１３のエッチング方法は、例えば、ゲート電極２を形成した場合と同様である。
この焼成により、混合層１３中において相分離が生じるため、絶縁材料および半導体材料が熱的に分離する。この場合の焼成温度は、絶縁材料および半導体材料の種類および組成などの条件に応じて任意に設定可能である。これにより、混合層１３中において絶縁材料が下方に移動して膜化すると共に半導体材料が上方に移動して膜化するため、図４に示したように、１回（同一）の工程において同一の積層構造を有する主積層体５および副積層体６が形成される。詳細には、ゲート電極２と対向する領域に主積層体５（絶縁層５Ｘおよび半導体層５Ｙ）が形成されると共に、ゲート電極用配線３と対向する領域に副積層体６（絶縁層６Ｘおよび半導体層６Ｙ）が形成される。なお、相分離は、焼成時に初めて生じてもよいが、混合溶液の塗布時から既に生じていて焼成時に完了してもよい。
上記した相分離を利用した多層膜の形成方法に関する詳細は、T.Ohe 等によりApplied Physics Letters において報告されている（T.Ohe et al.,Applied Physics Letters 93,p.053303,2008 ）。
続いて、図５に示したように、主積層体５、副積層体６およびそれらの周辺のゲート絶縁層４を覆うように電極層１４を形成する。この電極層１４は、ソース電極７、ソース電極用配線８、ドレイン電極９およびドレイン電極用配線１０を形成するための準備層であり、その形成材料としては、ソース電極７等と同様の材料を用いる。電極層１４の形成方法は、例えば、ゲート電極２を形成した場合と同様であり、特に、主積層体５および副積層体６にダメージを与えにくい方法が好ましい。
最後に、電極層１４を選択的にエッチングして、図２に示したように、ソース電極７、ソース電極用配線８、ドレイン電極９およびドレイン電極用配線１０を形成する。この場合には、ゲート電極２およびゲート電極用配線３を形成した場合と同様の手順を用いる。具体的には、電極層１４の上にレジストパターンなどを形成したのち、それをマスクとして電極層１４をエッチングする。特に、電極層１４のエッチング方法は、例えば、主積層体５および副積層体６にダメージを与えにくいウェットエッチング法などが好ましい。これにより、ＴＦＴ構造体が完成する。
［ＴＦＴ構造体およびその製造方法に関する作用および効果］
上記したＴＦＴ構造体およびその製造方法によれば、ゲート電極配線３とソース電極用配線８とが重なる位置において、ゲート絶縁層４とソース電極用配線８との間に副積層体６が形成されている。この副積層体６は、絶縁層６Ｘおよび半導体層６Ｙを含む積層構造を有している。よって、以下の理由により、高性能なＴＦＴ構造体を容易に製造できる。
図６および図７は、比較例のＴＦＴ構造体の構成を表しており、それぞれ図１および図２に対応している。この比較例のＴＦＴ構造体は、主積層体５に代えて半導体層１５を備えていると共に副積層体６を備えていないことを除き、本実施形態のＴＦＴ構造体と同様の構成を有している。半導体層１５は、チャネル層に用いられる一般的な半導体材料により形成されている。
比較例のＴＦＴ構造体では、図６および図７に示したように、ゲート電極用配線３とソース電極用配線８との間にゲート絶縁層４しか形成されていない。この場合には、ゲート絶縁層４の内部に生じたピンホールなどに起因して、配線間ショート（ゲート電極用配線３とソース電極用配線８とのショート）が生じやすくなる。特に、スパッタリング法などの真空成膜法によりゲート絶縁層４が形成されている場合には、その内部にピンホールが生じやすいため、配線間ショートが生じる可能性も高くなる。
これに対して、本実施形態のＴＦＴ構造体では、図１および図２に示したように、ゲート電極用配線３とソース電極用配線８との間に副積層体６（絶縁層６Ｘ）が形成されている。この場合には、絶縁層６Ｘが形成されていない場合よりも、ゲート電極用配線３とソース電極用配線８との間における実質的な絶縁層の厚さが増加するため、配線間ショートが生じにくくなる。
また、副積層体６は、ＴＦＴ１１の主要部分である主積層体５と同一の工程において形成される。これにより、副積層体６を形成するために工程数が増加しない。しかも、主積層体５および副積層体６は、混合溶液を用いた相分離を利用して形成される。これにより、ＴＦＴ１１の主要部分である半導体層５Ｙと同一の工程において絶縁層５Ｘが形成されるため、その絶縁層５Ｘを形成するために工程数が増加することもない。
加えて、絶縁層６Ｘを含む副積層体６は、絶縁材料および半導体材料を含む混合溶液を用いて形成される。これにより、副積層体６の形成工程において混合溶液がゲート絶縁層４に浸透するため、そのゲート絶縁層４の内部に生じているピンホールが埋められる。この場合には、副積層体６では絶縁層６Ｘが下層になる（ゲート絶縁層４に隣接する）ことから明らかなように、混合溶液中の絶縁材料が優先的にゲート絶縁層４に浸透するため、その絶縁材料によりピンホールが埋められる。このため、混合溶液がゲート絶縁層４に浸透しても、そのゲート絶縁層４の絶縁性は確保される。
これらのことから、本実施形態では、副積層体６を形成したことにより、製造工程数が増加せずに配線間ショートが効果的に防止されるため、高性能なＴＦＴ構造体を容易に製造できるのである。
上記したゲート電極用配線３、副積層体６およびソース電極用配線８に関する作用および効果は、ゲート電極２、主積層体５、ソース電極７およびドレイン電極９についても同様に得られる。主積層体５は、副積層体６と同様の積層構造（絶縁層５Ｘおよび半導体層５Ｙ）を有しているからである。よって、電極間ショート（ゲート電極２とソース電極７およびドレイン電極９とのショート）も効果的に防止されるため、より高性能なＴＦＴ構造体を製造できる。
ここで、ＴＦＴ１１では、ゲート絶縁層４と半導体層５Ｙとの間に絶縁層５Ｘが挿入されるため、ゲート電極２と半導体層５Ｙとの間に設けられる実質的な絶縁層の厚さは、絶縁層５Ｘを形成しない場合よりも増加することになる。このため、ＴＦＴ１１の性能低下が懸念されるところである。しかしながら、絶縁層５Ｘの厚さはゲート絶縁層４の厚さよりも遙かに薄いため、ＴＦＴ１１の性能（移動度およびオンオフ比など）が大幅に低下することはない。それどころか、上記したように、絶縁層５Ｘが形成される場合には、ゲート絶縁層４に浸透した絶縁材料によりピンホールが埋められるため、電極間ショートが生じる可能性は著しく低下する。しかも、絶縁材料の浸透によりゲート絶縁層４の絶縁性が向上するため、絶縁層５Ｘの厚さは薄くて済む。これらのことから、絶縁層５Ｘを形成しても、ＴＦＴ１１の性能が極端に低下することはなく、むしろ電極間ショートが生じる可能性は大幅に低くなるため、ＴＦＴ１１の性能を安定化させることができる。
なお、副積層体６の層数は、２層に限らずに３層以上でもよい。この場合における具体的な層構造（絶縁層６Ｘおよび半導体層６Ｙの数、ならびにそれらの積層順など）は、任意に設定可能である。このことは、主積層体５についても同様である。ただし、トップコンタクト型のＴＦＴ１１では、ソース電極７およびドレイン電極９と接続させるために、少なくとも半導体層６Ｙが最上層になる必要がある。
また、ＴＦＴ１１は、図８および図９に示したように、ゲート電極２が主積層体１５の上側に位置していると共にソース電極７およびドレイン電極９が主積層体１５の下側に重なっているトップゲート・ボトムコンタクト型でもよい。
この場合のＴＦＴ構造体は、例えば、基体１の上に、ソース電極７、ソース電極用配線８、ドレイン電極９およびドレイン電極用配線１０と、主積層体１５および副積層体１６と、ゲート絶縁層４と、ゲート電極２およびゲート電極用配線３とがこの順に積層されたものである。主積層体１５および副積層体１６は、積層順が異なることを除き、それぞれ主積層体５および副積層体６と同様の構成を有している。具体的には、主積層体１５は、例えば、半導体層１５Ｙの上に絶縁層１５Ｘが形成された２層構造を有しており、その絶縁層１５Ｘは、ゲート絶縁層４に隣接している。また、副積層体１６は、半導体層１６Ｙの上に絶縁層１６Ｘが形成された２層構造を有しており、その絶縁層１６Ｘは、ゲート絶縁層４に隣接している。
このようなＴＦＴ構造体を製造するためには、基体１の上に積層する順番を変更することを除き、ボトムゲート・トップコンタクト型と同様の手順を経ればよい。特に、主積層体１５および副積層体１６を形成する場合には、相分離を利用して下方に半導体層１５Ｙ，１６Ｙが形成されると共に上方に絶縁層１５Ｘ，１６Ｘが形成されるように、半導体材料および絶縁材料の種類および組成などを決定すればよい。この場合においても、製造工程数が増加せずに配線間ショートおよび電極間ショートが効果的に防止されるため、高性能なＴＦＴ構造体を容易に製造できる。
なお、副積層体１６の層数は、上記した副積層体６と同様に、２層に限らずに３層以上でもよい。この場合の具体的な層構造は、ソース電極７およびドレイン電極９と接続させるために少なくともに半導体層１６Ｙが最下層になれば、任意に設定可能である。一例を挙げると、半導体材料としてＴＩＰＳペンタセン、絶縁材料としてポリアルファメチルスチレン、溶媒としてトルエン、キシレン、メシチレンまたはテトラリンを用いて混合溶液を調製すれば、半導体層１６Ｙ、絶縁層１６Ｘおよび半導体層１６Ｙがこの順に積層された３層構造を有する副積層体１６を形成できる。このことは、主積層体１５についても同様である。
＜２．ＴＦＴ構造体の適用例（電子機器）＞
次に、上記したＴＦＴ構造体の適用例について説明する。ＴＦＴ構造体は、例えば、以下で順に説明するように、いくつかの電子機器に適用可能である。
＜２−１．液晶表示装置＞
ＴＦＴ構造体は、例えば、液晶表示装置に適用される。図１０および図１１は、それぞれ液晶表示装置の主要部の断面構成および回路構成を表している。なお、以下で説明する装置構成（図１０）および回路構成（図１１）はあくまで一例であり、それらの構成は適宜変更可能である。
ここで説明する液晶表示装置は、例えば、ＴＦＴ構造体を用いたアクティブマトリクス駆動方式の透過型液晶ディスプレイであり、そのＴＦＴ構造体は、スイッチング用の素子として用いられる。この液晶表示装置は、図１０に示したように、駆動基板２０と対向基板３０との間に液晶層４１が封入されたものである。
駆動基板２０は、例えば、支持基板２１の一面にＴＦＴ構造体２２、平坦化絶縁層２３および画素電極２４がこの順に形成されていると共に、複数のＴＦＴ構造体２２および画素電極２４がマトリクス状に配置されたものである。ただし、１画素内に含まれるＴＦＴ構造体２２の数は、１つでもよいし、２つ以上でもよい。図１０および図１１では、例えば、１画素内に１つのＴＦＴ構造体２２が含まれる場合を示している。
支持基板２１は、例えば、ガラスまたはプラスチック材料などの透過性材料により形成されており、ＴＦＴ構造体２２は、上記したＴＦＴ構造体と同様の構成を有している。プラスチック材料の種類は、例えば、有機ＴＦＴについて説明した場合と同様であり、そのことは、以下で説明する場合においても同様である。平坦化絶縁層２３は、例えば、ポリイミドなどの絶縁性樹脂材料により形成されており、画素電極２４は、例えば、ＩＴＯなどの透過性導電性材料により形成されている。なお、画素電極２４は、平坦化絶縁層２３に設けられたコンタクトホール（図示せず）を通じてＴＦＴ構造体２２に接続されている。
対向基板３０は、例えば、支持基板３１の一面に対向電極３２が全面形成されたものである。支持基板３１は、例えば、ガラスまたはプラスチック材料などの透過性材料により形成されており、対向電極３２は、例えば、ＩＴＯなどの透過性導電性材料により形成されている。
駆動基板２０および対向基板３０は、液晶層４１を挟んで画素電極２４と対向電極３２とが対向するように配置されていると共に、シール材４０により貼り合わされている。液晶層４１に含まれる液晶分子の種類は、任意に選択可能である。
この他、液晶表示装置は、例えば、位相差板、偏光板、配向膜およびバックライトユニットなどの他の構成要素（いずれも図示せず）を備えていてもよい。
液晶表示装置を駆動させるための回路は、例えば、図１１に示したように、ＴＦＴ構造体２２（ＴＦＴ１１およびキャパシタ１２）および液晶表示素子４４（画素電極２４、対向電極３２および液晶層４１を含む素子部）を含んでいる。この回路では、行方向に複数の信号線４２が配列されていると共に列方向に複数の走査線４３が配列されており、それらが交差する位置にＴＦＴ構造体２２および液晶表示素子４４が配置されている。ＴＦＴ１１におけるソース電極、ゲート電極およびドレイン電極の接続先は、図１１に示した態様に限らず、任意に変更可能である。信号線４２および走査線４３は、それぞれ図示しない信号線駆動回路（データドライバ）および走査線駆動回路（走査ドライバ）に接続されている。
この液晶表示装置では、ＴＦＴ構造体２２のＴＦＴ１１により液晶表示素子４４が選択され、その画素電極２４と対向電極３２との間に電界が印加されると、その電界強度に応じて液晶層４１（液晶分子）の配向状態が変化する。これにより、液晶分子の配向状態に応じて光の透過量（透過率）が制御されるため、階調画像が表示される。
この液晶表示装置によれば、ＴＦＴ構造体２２が上記したＴＦＴ構造体と同様の構成を有しているので、高性能な液晶表示装置を容易に製造できる。なお、液晶表示装置は、透過型に限らずに反射型でもよい。
＜２−２．有機ＥＬ表示装置＞
有機ＴＦＴは、例えば、有機ＥＬ表示装置に適用される。図１２および図１３は、それぞれ有機ＥＬ表示装置の主要部の断面構成および回路構成を表している。なお、以下で説明する装置構成（図１２）および回路構成（図１３）はあくまで一例であり、それらの構成は適宜変更可能である。
ここで説明する有機ＥＬ表示装置は、例えば、ＴＦＴ構造体をスイッチング用の素子として用いたアクティブマトリクス駆動方式の有機ＥＬディスプレイである。この有機ＥＬ表示装置は、熱硬化型樹脂などの接着層７０を介して駆動基板５０と対向基板６０とが貼り合わされたものであり、例えば、対向基板６０を経由して光を放出するトップエミッション型である。
駆動基板５０は、例えば、支持基板５１の一面に、ＴＦＴ構造体５２、保護層５３、平坦化絶縁層５４、画素分離絶縁層５５、画素電極５６、有機層５７、対向電極５８および保護層５９がこの順に形成されたものである。複数のＴＦＴ構造体５２、画素電極５６および有機層５７は、マトリクス状に配置されている。ただし、１画素内に含まれるＴＦＴ構造体５２の数は、１つでもよいし、２つ以上でもよい。図１２および図１３では、例えば、１画素内に２つのＴＦＴ構造体５２（選択用ＴＦＴ構造体５２Ａおよび駆動用ＴＦＴ構造体５２Ｂ）が含まれる場合を示している。
支持基板５１は、例えば、ガラスまたはプラスチック材料などにより形成されている。トップエミッション型では対向基板６０から光が取り出されるため、支持基板５１は、透過性材料または非透過性材料のいずれにより形成されていてもよい。ＴＦＴ構造体５２は、上記したＴＦＴ構造体と同様の構成を有しており、保護層５３は、例えば、ポリビニルアルコール（ＰＶＡ）またはポリパラキシリレンなどの高分子材料により形成されている。平坦化絶縁層５４および画素分離絶縁層５５は、例えば、ポリイミドなどの絶縁性樹脂材料により形成されている。この画素分離絶縁層５５は、例えば、形成工程を簡略化すると共に所望の形状に形成可能にするために、光パターニングまたはリフローなどにより成形可能な感光性樹脂材料により形成されていることが好ましい。なお、保護層５３により十分な平坦性が得られていれば、平坦化絶縁層５４は省略されてもよい。
画素電極５６は、例えば、アルミニウム、銀、チタンまたはクロムなどの反射性材料により形成されており、対向電極５８は、例えば、ＩＴＯまたはＩＺＯなどの透過性導電性材料により形成されている。ただし、カルシウム（Ｃａ）などの透過性の金属材料またはその合金や、ＰＥＤＯＴなどの透過性の有機導電性材料により形成されていてもよい。有機層５７は、赤色、緑色または青色などの光を発生させる発光層を含んでおり、必要に応じて正孔輸送層および電子輸送層などを含む積層構造を有していてもよい。発光層の形成材料は、発生させる光の色に応じて任意に選択可能である。画素電極５６および有機層５７は、画素分離絶縁層５５により分離されながらマトリクス状に配置されているのに対して、対向電極５８は、有機層５７を介して画素電極５６に対向しながら連続的に延在している。保護層５９は、例えば、窒化ケイ素（ＳｉＮ）などの光透過性誘電材料により形成されている。なお、画素電極５６は、保護層５３および平坦化絶縁層５４に設けられたコンタクトホール（図示せず）を通じてＴＦＴ構造体５２に接続されている。
対向基板６０は、例えば、支持基板６１の一面にカラーフィルタ６２が設けられたものである。支持基板６１は、例えば、ガラスまたはブラスチック材料などの透過性材料により形成されており、カラーフィルタ６２は、有機層５７において発生した光の色に対応する複数の色領域を有している。ただし、カラーフィルタ６２はなくてもよい。
有機ＥＬ表示装置を駆動させるための回路は、例えば、図１３に示したように、ＴＦＴ構造体５２（選択用ＴＦＴ構造体５２Ａおよび駆動用ＴＦＴ構造体５２Ｂ）および有機ＥＬ表示素子７３（画素電極５６、有機層５７および対向電極５８を含む素子部）を含んでいる。この回路では、複数の信号線７１および走査線７２が交差する位置に、ＴＦＴ構造体５２および有機ＥＬ表示素子７３が配置されている。選択用ＴＦＴ構造体５２Ａおよび駆動用ＴＦＴ構造体５２ＢのＴＦＴ１１におけるソース電極、ゲート電極およびドレイン電極の接続先は、図１３に示した態様に限らず、任意に変更可能である。
この有機ＥＬ表示装置では、例えば、選択用ＴＦＴ構造体５２のＴＦＴ１１により有機ＥＬ表示素子７３が選択されると、その有機ＥＬ表示素子７３が駆動用ＴＦＴ構造体５２ＢのＴＦＴ１１により駆動される。これにより、画素電極５６と対向電極５８との間に電界が印加されると、有機層５７において光が発生する。この場合には、例えば、隣り合う３つの有機ＥＬ表示素子７３において、それぞれ赤色、緑色または青色の光が発生する。これらの光の合成光が対向基板６０を経由して外部へ放出されるため、階調画像が表示される。
この有機ＥＬ表示装置によれば、ＴＦＴ構造体５２が上記したＴＦＴ構造体と同様の構成を有しているので、高性能な有機ＥＬ表示装置を容易に製造できる。
なお、有機ＥＬ表示装置は、トップエミッション型に限らず、駆動基板５０を経由して光を放出するボトムエミッション型でもよいし、駆動基板５０および対向基板６０の双方を経由して光を放出するデュアルエミッション型でもよい。この場合には、画素電極５６および対向電極５８のうち、光が放出される側の電極が透過性材料により形成され、光が放出されない側の電極が反射性材料により形成されることになる。
＜２−３．電子ペーパー表示装置＞
ＴＦＴ構造体は、例えば、電子ペーパー表示装置に適用される。図１４は、電子ペーパー表示装置の断面構成を表している。なお、以下で説明する装置構成（図１４）および図１１を参照して説明する回路構成はあくまで一例であり、それらの構成は適宜変更可能である。
ここで説明する電子ペーパー表示装置は、例えば、ＴＦＴ構造体をスイッチング用の素子として用いたアクティブマトリクス駆動方式の電子ペーパーディスプレイである。この電子ペーパー表示装置は、例えば、駆動基板８０と複数の電気泳動素子９３を含む対向基板９０とが接着層１００を介して貼り合わされたものである。
駆動基板８０は、例えば、支持基板８１の一面にＴＦＴ構造体８２、保護層８３、平坦化絶縁層８４および画素電極８５がこの順に形成されていると共に、複数のＴＦＴ構造体８２および画素電極８５がマトリクス状に配置されたものである。支持基板８１は、例えば、ガラスまたはプラスチック材料などにより形成されており、ＴＦＴ構造体８２は、上記したＴＦＴ構造体と同様の構成を有している。保護層８３および平坦化絶縁層８４は、例えば、ポリイミドなどの絶縁性樹脂材料により形成されており、画素電極８５は、例えば、銀などの金属材料により形成されている。なお、画素電極８５は、保護層８３および平坦化絶縁層８４に設けられたコンタクトホール（図示せず）を通じてＴＦＴ構造体８２に接続されている。また、保護層８３により十分な平坦性が得られていれば、平坦化絶縁層８４は省略されてもよい。
対向基板９０は、例えば、支持基板９１の一面に対向電極９２、および複数の電気泳動素子９３を含む層がこの順に積層されていると共に、その対向電極９２が全面形成されたものである。支持基板９１は、例えば、ガラスまたはプラスチック材料などの透過性材料により形成されており、対向電極９２は、例えば、ＩＴＯなどの透過性導電性材料により形成されている。電気泳動素子９３は、例えば、絶縁性液体中に荷電粒子が分散され、それらがマイクロカプセル中に封入されたものである。荷電粒子は、例えば、グラファイト微粒子などである黒粒子と、酸化チタン微粒子などである白粒子とを含んでいる。
電子ペーパー表示装置を駆動させるための回路は、例えば、図１１に示した液晶表示装置の回路と同様の構成を有している。電子ペーパー表示装置の回路は、ＴＦＴ構造体２２および液晶表示素子４４の代わりに、それぞれＴＦＴ構造体８２および電子ペーパー表示素子（画素電極８５、対向電極９２および電気泳動素子９３を含む素子部）を含んでいる。
この電子ペーパー表示装置では、ＴＦＴ構造体８２のＴＦＴ１１により電子ペーパー表示素子が選択され、その画素電極８５と対向電極９２との間に電界が印加されると、その電界に応じて電気泳動素子９３中の黒粒子または白粒子が対向電極９２に引き寄せられる。これにより、黒粒子および白粒子によりコントラストが表現されるため、階調画像が表示される。
この電子ペーパー表示装置によれば、ＴＦＴ構造体８２が上記したＴＦＴ構造体と同様の構成を有しているので、高性能な電子ペーパー表示装置を容易に製造できる。
以上、実施形態を挙げて本発明を説明したが、本発明は実施形態で説明した態様に限定されず、種々の変形が可能である。例えば、本発明の薄膜トランジスタ構造体におけるＴＦＴの構造は、ボトムゲート・トップコンタクト型またはトップゲート・ボトムコンタクト型に限らず、トップゲート・トップコンタクト型またはボトムゲート・ボトムコンタクト型でもよい。これらの場合においても、同様の効果を得ることができる。
また、例えば、本発明の薄膜トランジスタ構造体が適用される電子機器は、液晶表示装置、有機ＥＬ表示装置または電子ペーパー表示装置に限らず、他の表示装置でもよい。このような他の表示装置としては、例えば、ＭＥＭＳ（Micro Electro Mechanical Systems）表示部（ＭＥＭＳ型ディスプレイ）などが挙げられる。
さらに、例えば、本発明の薄膜トランジスタ構造体は、表示装置以外の他の電子機器に適用されてもよい。このような電子機器としては、例えば、センサマトリクス、メモリセンサ、ＲＦＩＤタグ（Radio Frequency Identification）またはセンサアレイなどが挙げられる。
１…基体、２…ゲート電極、３…ゲート電極用配線、４…ゲート絶縁層、５，１５…主積層体、５Ｘ，６Ｘ，１５Ｘ，１６Ｘ…絶縁層、５Ｙ，６Ｙ，１５Ｙ，１６Ｙ…半導体層、６，１６…副積層体、７…ソース電極、８…ソース電極用配線、９…ドレイン電極、１０…ドレイン電極用配線、１１…ＴＦＴ、１２…キャパシタ。

Claims (6)

  1. 第１電極と、
    前記第１電極とは異なる階層において互いに離間された第２および第３電極と、
    前記第１、第２および第３電極にそれぞれ接続された第１、第２および第３配線と、
    前記第１電極と前記第２および第３電極との間において、層間絶縁層を介して前記第１電極に対向配置された主積層体と、
    前記第１および第２配線が重なる位置におけるそれらの配線の間、ならびに、前記第１および第３配線が重なる位置におけるそれらの配線の間のうちの少なくとも一方において、前記層間絶縁層を介して前記第１配線に対向配置された副積層体と
    を備え、
    前記主積層体および前記副積層体のそれぞれは、前記層間絶縁層に近い側に位置する絶縁層と、前記層間絶縁層から遠い側に位置する半導体層とを含み、
    前記絶縁層および前記半導体層は、有機絶縁材料および有機半導体材料を含む溶液を用いて形成された膜が相分離したものである、
    薄膜トランジスタ構造体。
  2. 前記副積層体は前記主積層体と同一の階層に位置している、
    請求項１記載の薄膜トランジスタ構造体。
  3. 第１電極およびそれに接続された第１配線を形成する工程と、
    前記第１電極および前記第１配線とは異なる階層に、互いに離間された第２および第３電極、ならびにそれらに接続された第２および第３配線を形成する工程と、
    前記第１電極および前記第１配線を覆うように層間絶縁層を形成する工程と、
    前記第１電極と前記第２および第３電極との間における前記層間絶縁層の上に、前記第１電極に対向配置されるように主積層体を形成する工程と、
    前記第１および第２配線が重なる位置におけるそれらの配線の間、ならびに、前記第１および第３配線が重なる位置におけるそれらの配線の間のうちの少なくとも一方において、前記層間絶縁層の上に、前記第１配線に対向配置されるように副積層体を形成する工程と
    を含み、
    前記主積層体および前記副積層体のそれぞれを、前記層間絶縁層に近い側に位置する絶縁層と、前記層間絶縁層から遠い側に位置する半導体層とを含むように形成し、
    有機絶縁材料および有機半導体材料を含む溶液を用いて膜を形成すると共にその膜を相分離させて、前記絶縁層および前記半導体層を形成する、
    薄膜トランジスタ構造体の製造方法。
  4. 前記膜を加熱して相分離させる、
    請求項３記載の薄膜トランジスタ構造体の製造方法。
  5. 前記主積層体と同一工程において前記副積層体を形成する、
    請求項３記載の薄膜トランジスタ構造体の製造方法。
  6. 薄膜トランジスタを備え、
    その薄膜トランジスタは、
    第１電極と、
    前記第１電極とは異なる階層において互いに離間された第２および第３電極と、
    前記第１、第２および第３電極にそれぞれ接続された第１、第２および第３配線と、
    前記第１電極と前記第２および第３電極との間において、層間絶縁層を介して前記第１電極に対向配置された主積層体と、
    前記第１および第２配線が重なる位置におけるそれらの配線の間、ならびに、前記第１および第３配線が重なる位置におけるそれらの配線の間のうちの少なくとも一方において、前記層間絶縁層を介して前記第１配線に対向配置された副積層体と
    を含み、
    前記主積層体および前記副積層体のそれぞれは、前記層間絶縁層に近い側に位置する絶縁層と、前記層間絶縁層から遠い側に位置する半導体層とを含み、
    前記絶縁層および前記半導体層は、有機絶縁材料および有機半導体材料を含む溶液を用いて形成された膜が相分離したものである、
    電子機器。
JP2010037284A 2010-02-23 2010-02-23 薄膜トランジスタ構造体およびその製造方法、ならびに電子機器 Expired - Fee Related JP5621273B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010037284A JP5621273B2 (ja) 2010-02-23 2010-02-23 薄膜トランジスタ構造体およびその製造方法、ならびに電子機器
US13/028,604 US8445912B2 (en) 2010-02-23 2011-02-16 Thin film transistor structure, method of manufacturing the same, and electronic device
DE102011004195A DE102011004195A1 (de) 2010-02-23 2011-02-16 Dünnfilm-Transistoraufbau, Verfahren zu dessen Herstellung, und elektronische Einrichtung
CN2011100403846A CN102163624A (zh) 2010-02-23 2011-02-16 薄膜晶体管结构及其制造方法以及电子装置
US13/869,351 US8642364B2 (en) 2010-02-23 2013-04-24 Thin film transistor structure, method of manufacturing the same, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010037284A JP5621273B2 (ja) 2010-02-23 2010-02-23 薄膜トランジスタ構造体およびその製造方法、ならびに電子機器

Publications (2)

Publication Number Publication Date
JP2011176008A JP2011176008A (ja) 2011-09-08
JP5621273B2 true JP5621273B2 (ja) 2014-11-12

Family

ID=44356961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010037284A Expired - Fee Related JP5621273B2 (ja) 2010-02-23 2010-02-23 薄膜トランジスタ構造体およびその製造方法、ならびに電子機器

Country Status (4)

Country Link
US (2) US8445912B2 (ja)
JP (1) JP5621273B2 (ja)
CN (1) CN102163624A (ja)
DE (1) DE102011004195A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
USD794050S1 (en) * 2014-08-19 2017-08-08 Fujifilm Corporation Display screen for digital camera with transitional graphical user interface
US11353759B2 (en) * 2018-09-17 2022-06-07 Nuclera Nucleics Ltd. Backplanes with hexagonal and triangular electrodes
JP6958603B2 (ja) * 2019-11-07 2021-11-02 凸版印刷株式会社 薄膜トランジスタ
CN111710684A (zh) * 2020-06-10 2020-09-25 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN115917759A (zh) * 2020-07-07 2023-04-04 凸版印刷株式会社 薄膜晶体管、薄膜晶体管阵列以及薄膜晶体管的制造方法
WO2022193239A1 (zh) * 2021-03-18 2022-09-22 京东方科技集团股份有限公司 电子纸及其制作方法、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185521A (ja) * 1988-01-19 1989-07-25 Toshiba Corp 表示装置用基板
JP3029319B2 (ja) * 1991-05-23 2000-04-04 株式会社東芝 液晶表示装置
JPH05341313A (ja) * 1992-06-05 1993-12-24 Toshiba Corp アクティブマトリクス型液晶表示素子
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2002094071A (ja) 2000-09-18 2002-03-29 Canon Inc 半導体装置及び層間絶縁層形成方法
JP2005243822A (ja) * 2004-02-25 2005-09-08 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
KR101148163B1 (ko) * 2005-07-21 2012-05-23 삼성전자주식회사 어레이 기판 및 이를 갖는 표시장치
KR100695013B1 (ko) * 2005-07-25 2007-03-16 삼성전자주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR101187205B1 (ko) * 2006-06-09 2012-10-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5636626B2 (ja) * 2007-12-27 2014-12-10 ソニー株式会社 半導体薄膜の形成方法および薄膜半導体装置の製造方法
JP2010037284A (ja) 2008-08-06 2010-02-18 Sanyo Chem Ind Ltd アミジニウムヘキサフルオロリン酸塩の製造方法
US7863694B2 (en) * 2008-10-14 2011-01-04 Xerox Corporation Organic thin film transistors

Also Published As

Publication number Publication date
DE102011004195A1 (de) 2011-08-25
US8642364B2 (en) 2014-02-04
US20130237020A1 (en) 2013-09-12
US20110204375A1 (en) 2011-08-25
JP2011176008A (ja) 2011-09-08
US8445912B2 (en) 2013-05-21
CN102163624A (zh) 2011-08-24

Similar Documents

Publication Publication Date Title
JP5621273B2 (ja) 薄膜トランジスタ構造体およびその製造方法、ならびに電子機器
JP5286826B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
WO2011037102A1 (ja) アクティブマトリクス基板及びその製造方法並びに画像表示装置
JP2008159935A (ja) フレキシブルｔｆｔ基板及びその製造方法とフレキシブルディスプレイ
JP5835221B2 (ja) 薄膜トランジスタ及びその製造方法、並びに画像表示装置
JP2007298627A (ja) 表示装置およびその製造方法
US20130062608A1 (en) Thin-film transistor and electronic unit
JP2011100831A (ja) 半導体装置及び半導体装置を用いた表示装置
JP2008076823A (ja) 表示装置
US8652875B2 (en) Method of manufacturing a thin-film transistor
CN109643659B (zh) 有机薄膜晶体管及其制造方法以及图像显示装置
JP2007193267A (ja) 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
JP5124976B2 (ja) 表示装置およびその製造方法
JP5884306B2 (ja) 薄膜トランジスタおよびその製造方法、ならびに電子機器
JP2013201201A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
JPWO2019078267A1 (ja) 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置
JP6064356B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6123413B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2014067981A (ja) 薄膜トランジスタアレイおよび画像表示装置
WO2016208414A1 (ja) 素子基板および素子基板の製造方法ならびに表示装置
JP2018182114A (ja) 薄膜トランジスタアレイ、その製造方法、及び画像表示装置
JP2013033886A (ja) 薄膜トランジスタおよびその製造方法、電子機器
JP2011165947A (ja) 薄膜トランジスタおよび電子機器
JP2009048980A (ja) 電気光学装置、および電気光学装置の製造方法
KR20170122360A (ko) 유기 발광 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140908

R151 Written notification of patent or utility model registration

Ref document number: 5621273

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees