[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5615936B2 - パネルベースのリードフレームパッケージング方法及び装置 - Google Patents

パネルベースのリードフレームパッケージング方法及び装置 Download PDF

Info

Publication number
JP5615936B2
JP5615936B2 JP2012544534A JP2012544534A JP5615936B2 JP 5615936 B2 JP5615936 B2 JP 5615936B2 JP 2012544534 A JP2012544534 A JP 2012544534A JP 2012544534 A JP2012544534 A JP 2012544534A JP 5615936 B2 JP5615936 B2 JP 5615936B2
Authority
JP
Japan
Prior art keywords
lead
chip
conductive
recess
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012544534A
Other languages
English (en)
Other versions
JP2013513969A (ja
Inventor
チェン ルン ツァイ
チェン ルン ツァイ
ロン−チン ワン
ロン−チン ワン
ツェ−ピン リン
ツェ−ピン リン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of JP2013513969A publication Critical patent/JP2013513969A/ja
Application granted granted Critical
Publication of JP5615936B2 publication Critical patent/JP5615936B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、リードフレームを使用してパネル上に半導体チップをパッケージングする方法に関する。本発明は、このような方法により作製される、特にパッケージオンパッケージの積層化が可能なデバイスにも関する。
当業では、リードフレームを使用して半導体チップをパッケージングすることが周知である。図１に、リードフレームを使用してパッケージングした半導体チップの断面図を示す。図２０には、従来技術のリードフレーム２０の平面図を示す。パッケージングしたチップ１０は、中央凹部１４と複数の離間したリード１２を有するリードフレーム２０を備える。集積回路チップ２２は、頂面２４及び底面２６を有し、頂面２４は、集積回路チップ２４内の様々な回路素子に電気的に接続する複数のボンディングパッドを有する。チップ２２は凹部１４内に位置し、チップ２２の底面２６が、導体ペーストを介して凹部１４上に載り、凹部１４に電気的に接続されるようになる。凹部１４は、導電材料で形成される。複数のボンディングワイヤ３０により、チップ２２の頂面上のボンディングパッドの一部が、リード１２の一部の頂部側に接続される。リード１２の各々は、頂部側とは逆の底部側３２も有し、これらは、システムアプリケーションのプリント基板（ＰＣＢ）上にある様々な電気パッドに接続される。凹部１４は、プリント基板のリード１２の底部側３２と同じ側にある、通常は接地される電気接点にも接続される。
従来技術の方法では、まず予備成形したリードフレーム２０の凹部１４上にチップ２２を配置する。チップ２２は、以降のステップにおいてチップ２２が動かないようにするために、凹部１４に接着剤で取り付けることができる。ワイヤボンティングマシンにより、チップ２２のボンディングパッドの一部をリード１２の一部の頂部側に接着する。全てのワイヤをこのようにして接着し終えると、成形箱に樹脂を注入し、チップ２２、ワイヤ３０、及びリード１２の頂部側を封入して絶縁する。その後、この構造を単一化すなわち切断し、個々のパッケージングしたチップを使用して、パッケージングしたチップ１０をプリント基板ＰＣＢ上に半田付けすることなどの周知の技術により、他のパッケージングした半導体素子に接続することができる。この場合、リード１２の底部側３２と凹部１４の底面をＰＣＢに半田付けすることができる。従って、図１に示すような従来技術のパッケージングした半導体チップは、プリント基板に接続するための電気的接続部を、パッケージングしたチップの片面にしか有していない。
図２には、別の従来技術のパッケージングした半導体チップ４０を形成する別の方法における最初のステップを示しており、この方法は、図１に示して説明した方法と非常に類似する。この方法は、頂部側と底部側を有する銅合金４２の厚板から開始する。頂部側及び底部側の両方にフォトレジスト４４を塗布し、これらの両側にマスキングステップを行う。フォトレジスト４４のマスキングしていない部分を除去した後、スズなどの半田付け可能材料４６をスパッタリングして除去部分に充填する。これに伴う構造を図２ｂに示す。
次に、フォトレジスト４４を除去して、銅合金４２上に半田付け可能材料４６を残す。これに伴う構造を図２ｃに示す。半田付け可能材料４６をマスクとして、銅合金４２の頂部側に銅のウェットエッチングを行う。このエッチングにより、中央凹部５０を形成する。これに伴う構造を図２ｄに示す。
凹空洞５０内に、ボンディングパッドを外方向へ向けてチップ２２を配置する。次に、チップ２２のボンディングパッド及び頂部側の半田付け可能ポスト４６にワイヤを接着する。次に、チップ２２の頂部側及びエッチングした銅合金の底部側に絶縁体封入材料を加える。その後、これに伴う構造を単一化すなわち切断し、この結果を図２ｆに示す。
図１に示す方法と図２（ａ〜ｆ）に示す方法の相違点の１つは、図１の方法では予備成形したリードフレーム２０を使用する点である。これに対し、図２（ａ〜ｆ）に示す方法では、銅合金の厚板をエッチングしてリードフレームを形成する。しかしながら、これらの方法では、いずれもチップ２２のボンディングパッドをワイヤボンディングによってリードフレームのポストの頂部側に電気的に接続する。この結果、得られるパッケージングした構造を互いにＰＯＰ（パッケージオンパッケージ）構成で、すなわちパッケージングしたチップを別のパッケージングしたチップに積み重ねて電気的に接続することができない。
最後に、当業では、半導体チップのボンディングパッドへの電気的接続部として機能する、スパッタリング又はメッキによってパターニングした導体を含むチップのパネルベースのパッケージングも周知である。例えば、米国特許第７，２２４，０６１号、第７，５１４，７６７号、及び第７，５５７，４３７号を参照されたい。
米国特許第７，２２４，０６１号明細書 米国特許第７，５１４，７６７号明細書 米国特許第７，５５７，４３７号明細書
従って、本発明では、集積回路チップのパッケージング方法が、平面を有する第１の基板上に、各々が頂面及び底面を有する複数の集積回路チップを配置するステップを含む。頂面は、チップに電気的に接続するための複数のボンディングパッドを有する。複数のチップを、頂面が第１の基板の平面と接触した状態で配置する。チップの各々の底面には、導電性接着剤を塗布する。複数のチップ上には、各々が中央凹部と複数の導電リードとを有する複数の予備成形したリードフレームを配置する。各リードは、頂部側及び底部側を有し、中央凹部は、導電性接続によって複数のリードに接続される。中央凹部は頂部及び底部を有し、底部は、複数のリードの底部側と実質的に同一平面上に存在する。リードフレームの中央凹部を、複数のチップの導電性接着剤の裏面上に配置し、凹部の頂部を、各リードの頂部側が第１の基板の平面に接するまで導電性接着剤に接触させる。その後、第１の基板を除去する。複数のチップを含む複数のリードフレームを、平面を有する第２の基板上に、各リードの底部側及び凹部の底部が第２の基板の平面に接する状態で配置する。チップの頂面及びリードの頂部側上に導電層を堆積させ、複数のチップの１つのボンディングパッドの一部と、この１つのチップに関連する導電リードの一部との間の電気的接続部を形成するようにパターニングする。各リードフレームの接続を、その隣接するリードフレームから切断し、リードを前記凹部から切断する。リードの底部側及び中央凹部を露出させてパッケージ端子を形成する。
上述の方法によって作成されるパッケージングしたチップも開示する。
従来技術の方法でパッケージングした、リードフレームを含むパッケージングしたチップの断面図である。 別の従来技術の方法の断面図である。 別の従来技術の方法の断面図である。 別の従来技術の方法の断面図である。 別の従来技術の方法の断面図である。 別の従来技術の方法の断面図である。 別の従来技術の方法の断面図である。 本発明の方法における最初のステップの断面図である。 本発明の方法における次のステップの断面図である。 本発明の方法における次のステップの断面図である。 本発明の方法における次のステップの断面図である。 本発明の方法における次のステップの断面図である。 本発明の方法における次のステップの断面図である。 本発明の方法における次のステップの断面図である。 本発明の方法における次のステップの断面図である。 本発明の方法における次のステップの断面図である。 本発明の方法における次のステップの断面図である。 本発明の方法における次のステップの断面図である。 本発明の方法における次のステップの断面図である。 本発明の方法における次のステップの断面図である。 本発明の方法における次のステップの断面図である。 本発明の方法における次のステップの断面図である。 本発明のパッケージングしたチップを積み重ねる１つの方法の断面図である。 本発明のパッケージングしたチップを積み重ねる別の方法の断面図である。 従来技術の予備成形したリードフレームの頂面図である。 本発明の方法で使用するための、本発明の予備成形したリードフレームの頂面図である。 本発明の方法を使用して本発明の予備成形したリードフレームとともにパッケージングした、パッケージ内にインダクタを組み込んだチップの頂面図である。
図３に、本発明の方法における最初のステップの断面図を示す。この方法は、第１の基板６０から開始する。第１の基板６０は、ガラス、又は剛性を有するいずれの材料であってもよい。第１の基板６０は、頂面６２及びこれに対向する底面６４を有する。頂面６２には、複数のマーク６６をマーキングする。マーク６６は、集積回路チップ７０のボンディングパッド７２が配置される場所に対応する。これに伴う構造を図３に示す。
第１の基板６０の頂面６２にＰＥＴ層６８を施す。ＰＥＴ６８の材料は、両面接着膜とすることができる。これにより、ＰＥＴ層６８が第１の基板６０に付着する。次に、このＰＥＴ層６８に、Ｄｏｗ Ｃｏｒｎｉｎｇ社から市販されているＱ２−７４０６などの印刷接着層６９を加える。この接着層６９がＰＥＴ層６８に付着する。また、これにより（次のステップで説明する）チップ７０がＰＥＴ層６８に付着できるようになる。ＰＥＴ層６８及び接着層６９を使用するのは、強力な接着層によりチップ７０をＰＥＴ層６８に付着させてチップ７０の表面とＰＥＴ層６８の間に空隙が生じるのを確実に防ぐためである。同時に、付着性の低いＰＥＴ層６８を使用するのは、以降の処理においてこのＰＥＴ層６８を第１の基板６０から容易に取り外せるようにするためである。これに伴う構造を図４に示す。
次に、層６９上に複数の集積回路チップ７０を配置する。集積回路チップ７０の各々は、ボンディングパッド７２を有し、個々のチップ７０は、そのボンディングパッド７２をマーク６６と位置合わせした状態で配置される。これは、従来周知のチップ配置ツールによって行われる。チップ７０の各々は、表面７４及び裏面７６を有する。ボンディングパッド７２は、表面７４上に配置される。第１の基板６０上の層６８上にある層６９上にチップ７０を配置した後、チップ７０の各々の裏面７６に導電性銀ペースト７８を塗布する。これに伴う構造を図６に示す。
次に、図６に示す構造に、予備成形したリードフレーム８０を取り付ける。後程さらに詳細に説明する予備成形したリードフレーム８０は、中央凹部１４及び複数の離間したリード１２を有する。離間したリード１２の各々は、底部側８２及び頂部側８４を有する。凹空洞１４の各々は、頂部及び底部を有し、凹空洞１４の底部は、リード１２の底部側８２と実質的に同一平面上に存在する。各々が導電性銀ペースト７８を含むチップ７０がリードフレーム８０の凹空洞１４内に位置して凹空洞１４の頂部に接するようにリードフレーム８０を取り付ける。その後、リードフレーム８０を下方へ押圧し、すなわちリード１２の頂部側８４が層６９を圧迫するまでリードフレーム８０を導電性銀ペースト７８に押し付ける。これに伴う構造を図７に示す。
図７に示す構造上に絶縁体９０を加える。使用できる絶縁体９０の例としては、Ｘ−３５、ＴＣ−２７又はＥＦ−３４２Ｘ、又はその他のエポキシ樹脂及び化合物が挙げられる。これらの材料は全て、一般に熱伝導性が高く、比較的容易に流れるので、液体又はペーストの形で適用できるという特性を有する。絶縁体９０は、焼き付け又は拡散を含むあらゆる手段によって、図７後の形成された構造上に適用することができる。絶縁体９０は、凹部１４内、チップ７０と隣接するリード１２との間にさえも入り込むようにあらゆる場所に加えられる。これに伴う構造を図８に示す。
次に、第１のガラス基板６０を除去する。ＰＥＴ層６８は、第１のガラス基板６０にごく軽くしか接着されていないので、第１のガラス基板６０を容易に「はがす」ことができる。これに伴う構造を図９に示す。
次に、従来の手段により層６８及び６９を除去する。最後に、リード１２の底部側８２を含むリードフレーム８０の表面を平坦化して余分な絶縁体９０を除去する。この余分な絶縁体９０は、リードフレーム８０の表面に対してリード１２の底部側８２が露出されるまで紙やすり（又は他のいずれかの研磨材）を使用することを含むいずれかの研削工程などの平担化工程によって除去される。これに伴う構造を図１０に示す。
次に、この構造をガラスなどの第２の基板９２上に、リード１２の底部側８２を含むリードフレーム８０の表面が基板９２と接する状態で装着又は配置する。この構造は、Ｄｏｗ Ｃｏｒｎｉｎｇ社から市販されているＱ２−７４０６などの接着剤の層を使用して第２の基板９２上に配置することができる。第２の基板９２は、以降の処理のための剛直な機械的支持のみを提供する。これに伴う構造を図１１に示す。
ＳＩＮＲ、ＰＩ、ＰＢＯ又はその他のようなＳＩＮＲ（感光性誘電体材料）の層９４を加える。層９４はフォトレジストに類似し、リード１２の頂部側８４及びボンディングパッド７２を含む表面上に加えられる。層９４は、ボンディングパッド７２の一部とリード１２の一部の頂部側８４の一部との間の所望の接続部を露出するようにパターニングされる。これに伴う構造を図１２に示す。
次に、フォトレジスト層９４上に導電層９６を堆積させる。導電層９４は、フォトレジストパターンが露出している箇所に、ボンディングパッド７２の一部とリード１２の一部の頂部側８４の一部との間の電気的接続部を形成する。ボンディングパッド７２の一部とリード１２の一部の頂部側８４の一部との間の電気的接続部を形成する過程において、導電層９４を、インダクタ２００を形成するようにパターニングすることができる。これを図２２に示す。従って、本発明の方法及びパッケージの重要な利点の１つは、コンデンサを組み込んだ同じパッケージ内に、インダクタ２００（又は抵抗器）などの受動回路素子を集積回路チップ７０のパッケージングの一部としてチップ７０とともに形成してパッケージングできる点である。これに伴う構造を図１３に示す。
次に、図１３の形成された構造に第２の絶縁体９８を加え、特に導電層９６を覆うようにする。これに伴う構造を図１４に示す。第２の絶縁体９８は、別の感光性誘電体材料のＳｉＮＲ層とすることができる。層９８を堆積させた後、層９８内に開口部を形成して導電層９４の一部を露出させる。
次に、これらの第２の絶縁体９８の開口部内にＵＢＭ（アンダーバンプメタライゼーション）１００を堆積させる。ＵＢＭ１００は、以降のステップで形成される半田ボール１０２のための反応障壁層を形成して、導電層９４の露出部分に電気的に接続する。次に、ＵＢＭ層１００上の第２の絶縁体９８の同じ開口部内に半田ボール１０２を入れ込む。ボール１０２は、従来の配置ツール又は焼き付け法によって配置することができる。これに伴う構造を図１５に示す。
その後、第２のガラス基板９２を除去する。さらに、ＰＥＴ接着剤層も除去する。次に、底部側８２をクリーニングする。これに伴う構造を図１６に示す。
次に、図１６の構造をスズ張り溶液に浸漬する。スズは、露出された銅リードフレームにしか付着せず、絶縁体９０には付着しない。具体的には、スズは、各リード１２の底部側８２、及び凹空洞１４の底部に付着する。これに伴う構造を図１７に示す。
本発明の集積回路チップのパッケージング方法及びその構造には多くの利点がある。まず、本発明の方法及びデバイスでは、抵抗器及びインダクタ及びコンデンサなどの集積化受動素子を含むパッケージングした集積回路チップをチップとともに直接パッケージングすることができる。さらに、本発明の方法及びデバイスでは、Ｐ−Ｏ−Ｐ（パッケージオンパッケージ）デバイスを実現することができる。図１８を参照すると、本発明のデバイスを使用するＰ−Ｏ−Ｐ実施形態の第１の実施形態を示している。第１のパッケージングした集積回路チップ１５０ａは、ボンディングパッド７２ａに電気的に接続された半田付け可能ボール１５４ａを含む第１の面１５２ａを有する。第１の面１５２ａに対向する第２の面１６０ａは、リード１２ａの底部側８２ａへの導電性接点を有する。第２のパッケージングした集積回路チップ１５０ｂは、ボンディングパッド７２ｂに電気的に接続された半田付け可能ボール１５４ｂを含む第１の面１５２ｂを有する。第１の面１５２ｂに対向する第２の面１６０ｂは、リード１２ｂの底部側８２ｂへの導電性接点を有する。この第１及び第２のパッケージ１５０ａ及び１５０ｂを、面１５２ａと１５２ｂが互いに向き合い、半田付け可能ボール１５４ａと１５４ｂが互いに接触するように配置する。このようにして、２つのパッケージ１５０ａ及び１５０ｂを互いに半田付けするとともに、さらにリード８２ａ及び８２ｂの底部を通じて電気的接触を実現することができる。
図１９を参照すると、本発明のデバイスを使用するＰ−Ｏ−Ｐ実施形態の第２の実施形態を示している。第１のパッケージングした集積回路チップ１５０ａは、ボンディングパッド７２ａに電気的に接続された半田付け可能ボール１５４ａを含む第１の面１５２ａを有する。第１の面１５２ａに対向する第２の面１６０ａは、リード１２ａの底部側８２ａへの導電性接点を有する。第２のパッケージングした集積回路チップ１５０ｂは、ボンディングパッド７２ｂに電気的に接続された半田付け可能ボール１５４ｂを含む第１の面１５２ｂを有する。第１の面１５２ｂに対向する第２の面１６０ｂは、リード１２ｂの底部側８２ｂへの導電性接点を有する。この第１及び第２のパッケージ１５０ａ及び１５０ｂを、面１５２ａと１６０ｂが互いに向き合い、半田付け可能ボール１５４ａがパッケージ１５０ｂの底部側８２ｂに接触するように配置する。このようにして、２つのパッケージ１５０ａ及び１５０ｂを互いに半田付けするとともに、さらにリード８２ａの底部及び半田付け可能ボール１５４ｂを通じて電気的接触を実現することができる。
図２１を参照すると、本発明の方法及び装置で使用するための、本発明のリードフレーム８０の頂面図を示している。リードフレーム８０は、本発明の方法で使用する場合、凹部１４を備える。凹部１４は、接続部材１２０によってリードフレーム８０の残りに接続される。リードフレーム８０は、複数のリード１２（ａ〜ｆ）及び凹部１４に電気的に接続された別のリード１２ｇも備える。６つのリード１２しか示していないが、本発明では、あらゆる数のリード１２を含むリードフレーム８０を使用できると理解されよう。リードフレーム８０を単一化、すなわち線１２２に沿って切断した場合、リード１２（ｇ）が凹部１４に電気的に接続されることを除き、リード１２（ａ〜ｆ）は全て互いに電気的に絶縁される。このようにして、凹部１４又はリード１２（ｇ）の頂部側のいずれかに電気的に接続することにより、凹部１４への電気的接続を行うことができる。このようにして、パッケージングしたチップのいずれの側からもチップ２０の底部への接続を行うことができる。
以上の説明より、本発明の方法が、集積回路チップをパッケージングするためのコンパクトな手段を提供し、これによりコンパクトな集積回路チップが作製されることが分かるであろう。

Claims (13)

  1. 導電性の中央凹部と、各々が頂部及び底部を有する複数の導電リードとを有し、前記複数のリードが前記中央凹部から離間されて絶縁され、前記中央凹部が、頂部側と、前記複数のリードの底部と実質的に同一平面上にある底部側とを有する予備成形した導電性のリードフレームと、
    頂面及びこれに対向する底面を有する集積回路チップと、
    を備え、前記頂面が、前記チップに電気的に接続するための複数のボンディングパッドを有するとともに、前記チップが、該チップの前記底面が前記凹部の前記頂部側に電気的に接触した状態で前記中央凹部内に配置され、
    前記チップの頂面上及び前記リードの頂部上に堆積され、前記チップの前記ボンディングパッドの一部を前記導電リードの一部に電気的に接続するようにパターニングされた導電層と、
    前記導電層を覆う絶縁体と、
    をさらに備えることを特徴とするパッケージングした半導体チップ。
  2. 前記予備成形したリードフレームが、前記複数のリードの頂部と実質的に同一平面上にある頂部と、前記複数のリードの底部及び前記凹部の底部側と実質的に同一平面上にある底部とを有する、前記凹部に電気的に接続された接地リードをさらに備える、
    ことを特徴とする請求項１に記載のパッケージングした半導体チップ。
  3. 前記チップの頂面が、前記複数のリードの頂部と実質的に同一平面上にある、
    ことを特徴とする請求項１に記載のパッケージングした半導体チップ。
  4. 各リードの底部に取り付けられた半田付け材料の導電性バンプをさらに備える、
    ことを特徴とする請求項３に記載のパッケージングした半導体チップ。
  5. 各リードの頂部に取り付けられた半田付け材料の導電性バンプをさらに備える、
    ことを特徴とする請求項４に記載のパッケージングした半導体チップ。
  6. 前記チップの前記ボンディングパッドの一部を前記導電リードの一部に接続する、前記導電層内に形成された受動電気回路素子をさらに備える、
    ことを特徴とする請求項１に記載のパッケージングした半導体チップ。
  7. 集積回路チップのパッケージング方法であって、
    ａ）各々が頂面及び底面を有する複数の集積回路チップを、平面を有する第１の基板上に、前記頂面が前記第１の基板の前記平面に接触した状態で配置するステップを含み、前記頂面が、前記チップに電気的に接続するための複数のボンディングパッドを有し、
    ｂ）前記チップの各々の底面に導電性接着剤を塗布するステップと、
    ｃ）前記複数のチップ上に複数の接続された導電性のリードフレームを配置するステップと、
    をさらに含み、各リードフレームが、各々が頂部側及び底部側を有する複数の導電リードと、該複数のリードに接続によって接続された導電性の中央凹部とを有し、前記中央凹部が、頂部と、前記複数のリードの底部側と実質的に同一平面上にある底部とを有し、前記リードフレームの前記中央凹部が、前記複数のチップの前記導電性接着剤上に配置され、各リードの前記頂部側が前記第１の基板の前記平面に接するまで前記凹部の前記頂部が前記導電性接着剤に接触し、
    ｄ）前記第１の基板を除去するステップと、
    ｅ）前記複数のチップを含む前記複数のリードフレームを、平面を有する第２の基板上に、各リードの前記底部側及び前記凹部の前記底部が前記第２の基板の前記平面に接する状態で配置するステップと、
    ｆ）前記チップの前記頂面及び前記リードの前記頂部側上に導電層を堆積させるステップと、
    ｇ）前記導電層を、前記複数のチップの１つの前記ボンディングパッドの一部を前記１つのチップに関連する導電リードの一部に電気的に接続するようにパターニングするステップと、
    ｈ）各リードフレームの前記接続の各々を隣接するリードフレームから切断し、前記リードを前記凹部から切断するステップと、
    をさらに含むことを特徴とする方法。
  8. ステップｃ）の後に形成される構造を絶縁体で満たして、各チップとその関連するリードフレームの隣接するリードとの間の空間を満たすステップをさらに含む、
    ことを特徴とする請求項７に記載の方法。
  9. ステップｄ）の後に形成される構造を平坦化して、各リードの前記底部側及び前記凹部の前記底部上のあらゆる絶縁体を除去するステップをさらに含む、
    ことを特徴とする請求項８に記載の方法。
  10. 前記堆積ステップが、前記チップの前記頂面上及び前記リードの前記頂部側上に、及び各チップとその関連するリードフレームの隣接するリードとの間の前記絶縁体を覆って導電層を堆積させる、
    ことを特徴とする請求項８に記載の方法。
  11. 前記導電層が、前記複数のチップの１つの前記ボンディングパッドの一部を前記１つのチップに関連する導電リードの一部に接続する受動回路素子を形成するようにパターニングされる、
    ことを特徴とする請求項１０に記載の方法。
  12. 各リードの底部側に半田付け材料の導電性バンプを取り付けるステップをさらに含む、ことを特徴とする請求項１０に記載の方法。
  13. 各リードの頂部側に半田付け材料の導電性バンプを取り付けるステップをさらに含む、ことを特徴とする請求項１２に記載の方法。
JP2012544534A 2009-12-15 2010-11-17 パネルベースのリードフレームパッケージング方法及び装置 Active JP5615936B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/638,827 2009-12-15
US12/638,827 US8435837B2 (en) 2009-12-15 2009-12-15 Panel based lead frame packaging method and device
PCT/US2010/057026 WO2011075263A1 (en) 2009-12-15 2010-11-17 Panel based lead frame packaging method and device

Publications (2)

Publication Number Publication Date
JP2013513969A JP2013513969A (ja) 2013-04-22
JP5615936B2 true JP5615936B2 (ja) 2014-10-29

Family

ID=44141988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012544534A Active JP5615936B2 (ja) 2009-12-15 2010-11-17 パネルベースのリードフレームパッケージング方法及び装置

Country Status (7)

Country Link
US (1) US8435837B2 (ja)
EP (1) EP2513968B1 (ja)
JP (1) JP5615936B2 (ja)
KR (1) KR101377176B1 (ja)
CN (1) CN102652358B (ja)
TW (1) TWI435428B (ja)
WO (1) WO2011075263A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8435837B2 (en) * 2009-12-15 2013-05-07 Silicon Storage Technology, Inc. Panel based lead frame packaging method and device
US8716873B2 (en) 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR102384863B1 (ko) 2015-09-09 2022-04-08 삼성전자주식회사 반도체 칩 패키지 및 이의 제조 방법
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10186467B2 (en) * 2016-07-15 2019-01-22 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
JP6851239B2 (ja) 2017-03-29 2021-03-31 エイブリック株式会社 樹脂封止型半導体装置およびその製造方法
US10818635B2 (en) * 2018-04-23 2020-10-27 Deca Technologies Inc. Fully molded semiconductor package for power devices and method of making the same
CN109065520A (zh) * 2018-06-26 2018-12-21 深圳信炜生物识别科技有限公司 一种芯片封装结构、芯片功能模组及电子设备
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
DE102019103281B4 (de) * 2019-02-11 2023-03-16 Infineon Technologies Ag Verfahren zum bilden eines die-gehäuses
US10991621B2 (en) * 2019-08-05 2021-04-27 Texas Instruments Incorporated Semiconductor die singulation

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
US6441495B1 (en) * 1997-10-06 2002-08-27 Rohm Co., Ltd. Semiconductor device of stacked chips
KR100246366B1 (ko) * 1997-12-04 2000-03-15 김영환 에리어 어레이형 반도체 패키지 및 그 제조방법
JP2000077563A (ja) * 1998-08-31 2000-03-14 Sharp Corp 半導体装置およびその製造方法
US6084297A (en) * 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
EP1990833A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP3609684B2 (ja) * 2000-03-28 2005-01-12 三洋電機株式会社 半導体装置およびその製造方法
US6576494B1 (en) * 2000-06-28 2003-06-10 Micron Technology, Inc. Recessed encapsulated microelectronic devices and methods for formation
DE10213296B9 (de) * 2002-03-25 2007-04-19 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6784544B1 (en) * 2002-06-25 2004-08-31 Micron Technology, Inc. Semiconductor component having conductors with wire bondable metalization layers
US7459781B2 (en) 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
US7514767B2 (en) 2003-12-03 2009-04-07 Advanced Chip Engineering Technology Inc. Fan out type wafer level package structure and method of the same
US7061106B2 (en) * 2004-04-28 2006-06-13 Advanced Chip Engineering Technology Inc. Structure of image sensor module and a method for manufacturing of wafer level package
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
US7224061B2 (en) 2004-08-16 2007-05-29 Advanced Chip Engineering Technology Inc. Package structure
JP5011115B2 (ja) * 2004-10-18 2012-08-29 スタッツ・チップパック・インコーポレイテッド マルチチップリードフレーム半導体パッケージ
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
CN100576524C (zh) * 2005-01-20 2009-12-30 英飞凌科技股份公司 引线框架、半导体封装及其制造方法
US7598600B2 (en) * 2005-03-30 2009-10-06 Stats Chippac Ltd. Stackable power semiconductor package system
TWI287275B (en) * 2005-07-19 2007-09-21 Siliconware Precision Industries Co Ltd Semiconductor package without chip carrier and fabrication method thereof
JP5164362B2 (ja) * 2005-11-02 2013-03-21 キヤノン株式会社 半導体内臓基板およびその製造方法
US7426117B2 (en) * 2005-12-21 2008-09-16 Xerox Corporation Chip on a board
CN101601133B (zh) * 2006-10-27 2011-08-10 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法
US20080122074A1 (en) * 2006-11-28 2008-05-29 Silicon Storage Tech., Inc. Multi-chip electronic circuit module and a method of manufacturing
US7906838B2 (en) * 2007-07-23 2011-03-15 Headway Technologies, Inc. Electronic component package and method of manufacturing same
US7838395B2 (en) * 2007-12-06 2010-11-23 Stats Chippac, Ltd. Semiconductor wafer level interconnect package utilizing conductive ring and pad for separate voltage supplies and method of making the same
US8084299B2 (en) * 2008-02-01 2011-12-27 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package
US8115285B2 (en) * 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US9059074B2 (en) * 2008-03-26 2015-06-16 Stats Chippac Ltd. Integrated circuit package system with planar interconnect
US8415789B2 (en) * 2008-05-09 2013-04-09 Kyushu Institute Of Technology Three-dimensionally integrated semicondutor device and method for manufacturing the same
TW200947650A (en) * 2008-05-14 2009-11-16 Harvatek Corp Semiconductor chip package structure for achieving negative face electrical connection without using a wire-bonding process
US8435837B2 (en) * 2009-12-15 2013-05-07 Silicon Storage Technology, Inc. Panel based lead frame packaging method and device
US8349658B2 (en) * 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe

Also Published As

Publication number Publication date
JP2013513969A (ja) 2013-04-22
TWI435428B (zh) 2014-04-21
KR101377176B1 (ko) 2014-03-25
US8435837B2 (en) 2013-05-07
WO2011075263A1 (en) 2011-06-23
EP2513968A4 (en) 2015-04-01
CN102652358B (zh) 2016-03-16
KR20120095449A (ko) 2012-08-28
CN102652358A (zh) 2012-08-29
EP2513968A1 (en) 2012-10-24
US20110140254A1 (en) 2011-06-16
TW201126678A (en) 2011-08-01
EP2513968B1 (en) 2016-03-16

Similar Documents

Publication Publication Date Title
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
US7479413B2 (en) Method for fabricating semiconductor package with circuit side polymer layer
KR101614960B1 (ko) 반도체 다이 어셈블리 및 반도체 다이 준비 방법
US6706547B2 (en) Method of manufacturing a circuit device with trenches in a conductive foil
TWI527175B (zh) 半導體封裝件、基板及其製造方法
US8916421B2 (en) Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
US8163601B2 (en) Chip-exposed semiconductor device and its packaging method
EP1085561A1 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
JP2008016729A (ja) 両面電極構造の半導体装置の製造方法
US8211754B2 (en) Semiconductor device and manufacturing method thereof
CN102194717A (zh) 半导体器件和在半导体管芯周围形成绝缘层的方法
JP2004071898A (ja) 回路装置およびその製造方法
US8176628B1 (en) Protruding post substrate package structure and method
CN203351587U (zh) 半导体器件
US9508684B2 (en) Resin-encapsulated semiconductor device and method of manufacturing the same
KR100752665B1 (ko) 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법
CN107452635B (zh) 半导体装置封装和其制造方法
KR100388287B1 (ko) 웨이퍼의 백그라인딩 방법과 이를 이용한 반도체패키지 및 그 제조방법
US20080179727A1 (en) Semiconductor packages having immunity against void due to adhesive material and methods of fabricating the same
JP2004071900A (ja) 回路装置
JP2004327748A (ja) 半導体装置及びその製造方法
JP2003031734A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140811

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140910

R150 Certificate of patent or registration of utility model

Ref document number: 5615936

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250