[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5657878B2 - Method for manufacturing transistor - Google Patents

Method for manufacturing transistor Download PDF

Info

Publication number
JP5657878B2
JP5657878B2 JP2009265407A JP2009265407A JP5657878B2 JP 5657878 B2 JP5657878 B2 JP 5657878B2 JP 2009265407 A JP2009265407 A JP 2009265407A JP 2009265407 A JP2009265407 A JP 2009265407A JP 5657878 B2 JP5657878 B2 JP 5657878B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor film
metal
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009265407A
Other languages
Japanese (ja)
Other versions
JP2011109032A5 (en
JP2011109032A (en
Inventor
宮永 昭治
昭治 宮永
坂田 淳一郎
淳一郎 坂田
坂倉 真之
真之 坂倉
高橋 正弘
正弘 高橋
英幸 岸田
英幸 岸田
山崎 舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009265407A priority Critical patent/JP5657878B2/en
Publication of JP2011109032A publication Critical patent/JP2011109032A/en
Publication of JP2011109032A5 publication Critical patent/JP2011109032A5/en
Application granted granted Critical
Publication of JP5657878B2 publication Critical patent/JP5657878B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

技術分野は、酸化物半導体を用いた薄膜トランジスタに関する。   The technical field relates to a thin film transistor using an oxide semiconductor.

近年、ポリシリコンにより得られる高い移動度およびアモルファスシリコンにより得られる均一な素子特性を兼ね備えた新たな半導体材料として、酸化物半導体が注目されている。例えば、酸化タングステン、酸化スズ、酸化インジウム、酸化亜鉛などが半導体特性を示す金属酸化物としてあげられる。   In recent years, an oxide semiconductor has attracted attention as a new semiconductor material that combines high mobility obtained from polysilicon and uniform element characteristics obtained from amorphous silicon. For example, tungsten oxide, tin oxide, indium oxide, zinc oxide, and the like can be given as metal oxides exhibiting semiconductor characteristics.

特許文献1および2では、半導体特性を示す金属酸化物をチャネル形成領域に用いる薄膜トランジスタが提案されている。   Patent Documents 1 and 2 propose a thin film transistor using a metal oxide exhibiting semiconductor characteristics in a channel formation region.

特開2007−123861号公報JP 2007-123861 A 特開2007−96055号公報JP 2007-96055 A

電気特性の良好な、酸化物半導体を用いた薄膜トランジスタを提供することを課題とする。   It is an object to provide a thin film transistor using an oxide semiconductor with favorable electrical characteristics.

本発明の一態様は、基板上に形成されたゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート電極およびゲート絶縁膜上の酸化物半導体膜と、酸化物半導体膜上の金属膜と、を有し、酸化物半導体膜は、金属膜との界面に、酸化物半導体膜の他の領域より金属濃度が高い領域(高金属濃度領域)を有することを特徴とする薄膜トランジスタである。   One embodiment of the present invention includes a gate electrode formed over a substrate, a gate insulating film over the gate electrode, an oxide semiconductor film over the gate electrode and the gate insulating film, a metal film over the oxide semiconductor film, The oxide semiconductor film is a thin film transistor including a region (high metal concentration region) having a metal concentration higher than that of another region of the oxide semiconductor film at an interface with the metal film.

高金属濃度領域には、酸化物半導体膜に含まれる金属が、結晶粒あるいは微結晶として存在していてもよい。   In the high metal concentration region, the metal contained in the oxide semiconductor film may exist as crystal grains or microcrystals.

本発明の一態様は、基板上に形成されたゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート電極およびゲート絶縁膜上のインジウム、ガリウムおよび亜鉛を含む酸化物半導体膜と、酸化物半導体膜上のチタン膜と、を有し、酸化物半導体膜は、チタン膜との界面に、酸化物半導体膜の他の領域よりインジウムの濃度が高い領域を有することを特徴とする薄膜トランジスタである。   One embodiment of the present invention includes a gate electrode formed over a substrate, a gate insulating film over the gate electrode, an oxide semiconductor film containing indium, gallium, and zinc over the gate electrode and the gate insulating film, and an oxide semiconductor. The oxide semiconductor film is a thin film transistor including a region having a higher indium concentration than other regions of the oxide semiconductor film at an interface with the titanium film.

酸化物半導体膜の他の領域よりインジウムの濃度が高い領域には、インジウムが結晶粒あるいは微結晶として存在していてもよい。   Indium may exist as crystal grains or microcrystals in a region where the concentration of indium is higher than that of other regions of the oxide semiconductor film.

電気特性の良好な、酸化物半導体を用いた薄膜トランジスタを提供することができる。   A thin film transistor using an oxide semiconductor with favorable electrical characteristics can be provided.

酸化物半導体を用いた薄膜トランジスタの断面模式図Cross-sectional schematic diagram of thin film transistor using oxide semiconductor 図1に示す薄膜トランジスタにおけるソース電極−ドレイン電極間のエネルギーバンド図Energy band diagram between source electrode and drain electrode in the thin film transistor shown in FIG. IGZO中における、金属と酸素の結晶構造を示す図Diagram showing the crystal structure of metal and oxygen in IGZO タングステン膜と酸化物半導体膜の界面近傍における、金属原子と酸素原子の構造モデルを示す図Diagram showing the structural model of metal atoms and oxygen atoms in the vicinity of the interface between the tungsten film and the oxide semiconductor film モリブデン膜と酸化物半導体膜の界面近傍における、金属原子と酸素原子の構造モデルを示す図Diagram showing the structural model of metal atoms and oxygen atoms in the vicinity of the interface between the molybdenum film and the oxide semiconductor film チタン膜と酸化物半導体膜の界面近傍における、金属原子と酸素原子の構造モデルを示す図Diagram showing the structural model of metal atoms and oxygen atoms in the vicinity of the interface between the titanium film and the oxide semiconductor film (A)試料1のC−V特性を示すグラフ、(B)試料1のVgと(1/C)との関係を示すグラフ(A) Graph showing CV characteristics of sample 1 (B) Graph showing relationship between Vg of sample 1 and (1 / C) 2 (A)試料2のC−V特性を示すグラフ、(B)試料2のVgと(1/C)との関係を示すグラフ(A) Graph showing CV characteristics of sample 2 (B) Graph showing relationship between Vg of sample 2 and (1 / C) 2 図1に示す薄膜トランジスタを適用した電子機器の例を示す図FIG. 5 is a diagram illustrating an example of an electronic device to which the thin film transistor illustrated in FIG. 1 is applied.

以下、開示される発明の実施の形態について、図面を用いて説明する。ただし、発明は以下の説明に限定されず、その発明の趣旨およびその範囲から逸脱することなく、その態様および詳細をさまざまに変更し得ることは当業者であれば容易に理解される。したがって、発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。   Hereinafter, embodiments of the disclosed invention will be described with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below.

(実施の形態1)
図1(A)は、酸化物半導体を用いた薄膜トランジスタの断面模式図である。この薄膜トランジスタは、基板10,ゲート電極20,ゲート絶縁膜30,酸化物半導体膜40,酸化物半導体膜40の他の領域より金属濃度が高い領域50(以下「高金属濃度領域50」と記す),金属膜70および絶縁膜80で構成されている。
(Embodiment 1)
FIG. 1A is a schematic cross-sectional view of a thin film transistor using an oxide semiconductor. In this thin film transistor, the substrate 50, the gate electrode 20, the gate insulating film 30, the oxide semiconductor film 40, and the region 50 having a higher metal concentration than the other regions of the oxide semiconductor film 40 (hereinafter referred to as “high metal concentration region 50”). , A metal film 70 and an insulating film 80.

図1(A)に示す薄膜トランジスタは、チャネルエッチ構造のボトムゲート型である。ただし、薄膜トランジスタの構造はこれに限定されるものでなく、任意のトップゲート構造、ボトムゲート構造などを用いることができる。   The thin film transistor illustrated in FIG. 1A is a bottom-gate type with a channel etch structure. However, the structure of the thin film transistor is not limited to this, and an arbitrary top gate structure, bottom gate structure, or the like can be used.

基板10は、ガラス基板が適切である。後の加熱処理の温度が高い場合には、ガラス基板のなかでも、歪点が730℃以上のものを用いるとよい。また、耐熱性を考えると、ホウ酸(B)より、酸化バリウム(BaO)を多く含むガラス基板が好適である。 The substrate 10 is suitably a glass substrate. When the temperature of the subsequent heat treatment is high, a glass substrate having a strain point of 730 ° C. or higher is preferably used. In view of heat resistance, a glass substrate containing more barium oxide (BaO) than boric acid (B 2 O 3 ) is preferable.

ガラス基板以外にも、セラミック基板、石英ガラス基板、石英基板、サファイア基板などの絶縁体でなる基板を、基板10として用いてもよい。他にも、結晶化ガラスなどを、基板10として用いることができる。   In addition to the glass substrate, a substrate made of an insulator such as a ceramic substrate, a quartz glass substrate, a quartz substrate, or a sapphire substrate may be used as the substrate 10. In addition, crystallized glass or the like can be used as the substrate 10.

また、下地膜となる絶縁膜を、基板10とゲート電極20との間に設けてもよい。下地膜は、基板10からの不純物元素の拡散を防止する機能を有する。なお、下地膜は、窒化珪素、酸化珪素、窒化酸化珪素あるいは酸化窒化珪素から選ばれた一または複数の膜により形成することができる。   Further, an insulating film serving as a base film may be provided between the substrate 10 and the gate electrode 20. The base film has a function of preventing diffusion of impurity elements from the substrate 10. Note that the base film can be formed using one or more films selected from silicon nitride, silicon oxide, silicon nitride oxide, and silicon oxynitride.

ゲート電極20としては、金属導電膜を用いることができる。金属導電膜の材料としては、アルミニウム(Al),クロム(Cr),銅(Cu),タンタル(Ta),チタン(Ti),モリブデン(Mo)あるいはタングステン(W)から選ばれた元素、またはこれらの元素を成分とする合金などを用いることができる。例えば、チタン膜−アルミニウム膜−チタン膜の3層構造あるいはモリブデン膜−アルミニウム膜−モリブデン膜の3層構造などを用いることができる。なお、金属導電膜は3層構造に限られず、単層、または2層構造、あるいは4層以上の積層構造を用いてもよい。   As the gate electrode 20, a metal conductive film can be used. As a material of the metal conductive film, an element selected from aluminum (Al), chromium (Cr), copper (Cu), tantalum (Ta), titanium (Ti), molybdenum (Mo) or tungsten (W), or these An alloy containing any of these elements as a component can be used. For example, a three-layer structure of titanium film-aluminum film-titanium film or a three-layer structure of molybdenum film-aluminum film-molybdenum film can be used. Note that the metal conductive film is not limited to a three-layer structure, and a single layer, a two-layer structure, or a stacked structure of four or more layers may be used.

酸化物半導体膜40としては、四元系金属酸化物であるIn−Sn−Ga−Zn−O膜や、三元系金属酸化物であるIn−Ga−Zn−O膜,In−Sn−Zn−O膜,In−Al−Zn−O膜,Sn−Ga−Zn−O膜,Al−Ga−Zn−O膜,Sn−Al−Zn−O系や、二元系金属酸化物であるIn−Zn−O膜,Sn−Zn−O膜,Al−Zn−O膜,Zn−Mg−O膜,Sn−Mg−O膜,In−Mg−O膜や、In−O膜,Sn−O膜,Zn−O膜などを用いることができる。また、上記酸化物半導体膜それぞれは、酸化シリコン(SiO)を含んでもよい。 Examples of the oxide semiconductor film 40 include an In—Sn—Ga—Zn—O film that is a quaternary metal oxide, an In—Ga—Zn—O film that is a ternary metal oxide, and In—Sn—Zn. -O film, In-Al-Zn-O film, Sn-Ga-Zn-O film, Al-Ga-Zn-O film, Sn-Al-Zn-O system, and In, which is a binary metal oxide -Zn-O film, Sn-Zn-O film, Al-Zn-O film, Zn-Mg-O film, Sn-Mg-O film, In-Mg-O film, In-O film, Sn-O film A film, a Zn—O film, or the like can be used. Each of the oxide semiconductor films may include silicon oxide (SiO 2 ).

また、酸化物半導体膜40としては、InMO(ZnO)(m>0)で表記される構造の酸化物半導体膜を用いることもできる。ここで、Mは、ガリウム(Ga),アルミニウム(Al),マンガン(Mn)およびコバルト(Co)から選ばれた一または複数の金属元素を示す。Mに該当する例として、ガリウム単体、ガリウムおよびアルミニウム、ガリウムおよびマンガンあるいはガリウムおよびコバルト、などがあげられる。 As the oxide semiconductor film 40, an oxide semiconductor film having a structure represented by InMO 3 (ZnO) m (m> 0) can also be used. Here, M represents one or more metal elements selected from gallium (Ga), aluminum (Al), manganese (Mn), and cobalt (Co). Examples corresponding to M include gallium alone, gallium and aluminum, gallium and manganese, gallium and cobalt, and the like.

なお、InMO(ZnO)(m>0)で表記される構造の酸化物半導体膜のうち、Mとしてガリウム(Ga)を含む構造の酸化物半導体を、In−Ga−Zn−O系酸化物半導体とも記す。 Note that among oxide semiconductor films having a structure represented by InMO 3 (ZnO) m (m> 0), an oxide semiconductor having a structure containing gallium (Ga) as M is converted into an In—Ga—Zn—O-based oxide. Also referred to as a physical semiconductor.

酸化物半導体膜40は、ドナーの原因と考えられる水素、水分、水酸基または水酸化物(水素化合物ともいう)などの不純物を意図的に排除したのち、これらの不純物の排除工程において同時に減少してしまう酸素を供給することで、高純度化および電気的にi型(真性)化されている。薄膜トランジスタの電気的特性の変動を抑制するためである。   The oxide semiconductor film 40 intentionally excludes impurities such as hydrogen, moisture, hydroxyl groups, or hydroxides (also referred to as hydrogen compounds) that are considered to be a cause of the donor, and then decreases at the same time in the step of removing these impurities. By supplying such oxygen, it is highly purified and electrically i-type (intrinsic). This is for suppressing variation in electrical characteristics of the thin film transistor.

酸化物半導体膜40中の水素が少ないほど、酸化物半導体膜40はi型に近づく。したがって、酸化物半導体膜40に含まれる水素は、5×1019/cm以下、好ましくは5×1018/cm以下、より好ましくは5×1017/cm以下、または5×1016/cm未満とするとよい。当該水素濃度は、二次イオン質量分析法(SIMS;Secondary Ion Mass Spectrometry)により測定できる。 The smaller the hydrogen in the oxide semiconductor film 40 is, the closer the oxide semiconductor film 40 is to i-type. Therefore, hydrogen contained in the oxide semiconductor film 40 is 5 × 10 19 / cm 3 or less, preferably 5 × 10 18 / cm 3 or less, more preferably 5 × 10 17 / cm 3 or less, or 5 × 10 16. / Cm 3 or less. The hydrogen concentration can be measured by secondary ion mass spectrometry (SIMS).

酸化物半導体膜40に含まれる水素を極力除去することで、酸化物半導体膜40中のキャリア密度は、5×1014/cm未満、好ましくは5×1012/cm以下、より好ましくは5×1010/cm以下となる。当該キャリア密度は、CV(容量および電圧)測定により、測定できる。 By removing hydrogen contained in the oxide semiconductor film 40 as much as possible, the carrier density in the oxide semiconductor film 40 is less than 5 × 10 14 / cm 3 , preferably 5 × 10 12 / cm 3 or less, more preferably 5 × 10 10 / cm 3 or less. The carrier density can be measured by CV (capacity and voltage) measurement.

また、酸化物半導体は、ワイドギャップ半導体である。例えば、シリコンのバンドギャップは1.12eVであるのに対して、In−Ga−Zn−O系酸化物半導体のバンドギャップは3.15eVであることからも、明らかである。   The oxide semiconductor is a wide gap semiconductor. For example, the band gap of silicon is 1.12 eV, whereas the band gap of an In—Ga—Zn—O-based oxide semiconductor is 3.15 eV.

ワイドギャップ半導体である酸化物半導体は、少数キャリア密度が低く、また、少数キャリアが誘起されにくい。そのため、酸化物半導体膜40を用いた薄膜トランジスタにおいては、トンネル電流が発生し難く、ひいては、オフ電流が流れ難いといえる。したがって、酸化物半導体膜40を用いた薄膜トランジスタのチャネル幅1μmあたりのオフ電流として、100aA/μm以下、好ましくは10aA/μm以下、より好ましくは1aA/μm以下を実現できる。   An oxide semiconductor that is a wide gap semiconductor has a low minority carrier density and is less likely to induce minority carriers. Therefore, in the thin film transistor using the oxide semiconductor film 40, it can be said that a tunnel current hardly occurs, and that an off current hardly flows. Therefore, an off current per channel width of 1 μm of the thin film transistor using the oxide semiconductor film 40 can be 100 aA / μm or less, preferably 10 aA / μm or less, more preferably 1 aA / μm or less.

また、ワイドギャップ半導体である酸化物半導体膜40を用いた薄膜トランジスタにおいては、衝突イオン化ならびにアバランシェ降伏が起きにくい。したがって、酸化物半導体膜40を用いた薄膜トランジスタは、ホットキャリア劣化への耐性があるといえる。ホットキャリア劣化の主な要因は、アバランシェ降伏によってキャリアが増大し、高速に加速されたキャリアがゲート絶縁膜へ注入されることにあるためである。   Further, in the thin film transistor using the oxide semiconductor film 40 which is a wide gap semiconductor, collision ionization and avalanche breakdown hardly occur. Therefore, it can be said that the thin film transistor using the oxide semiconductor film 40 has resistance to hot carrier deterioration. The main cause of hot carrier deterioration is that carriers are increased by avalanche breakdown and carriers accelerated at a high speed are injected into the gate insulating film.

金属膜70は、ソース電極またはドレイン電極として用いられる。金属膜70としては、アルミニウム(Al),クロム(Cr),銅(Cu),タンタル(Ta),チタン(Ti),モリブデン(Mo)あるいはタングステン(W)などの金属材料、またはこれらの金属材料を成分とする合金材料を用いることができる。また、金属膜70は、アルミニウム(Al),銅(Cu)などの金属膜の一方または双方に、クロム(Cr),タンタル(Ta),チタン(Ti),モリブデン(Mo)またはタングステン(W)などの高融点金属膜を積層させた構成としてもよい。なお、シリコン(Si),チタン(Ti),タンタル(Ta),タングステン(W),モリブデン(Mo),クロム(Cr),ネオジム(Nd),スカンジウム(Sc)またはイットリウム(Y)など、アルミニウム膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているアルミニウム材料を用いることで、耐熱性にすぐれた金属膜70を得ることができる。   The metal film 70 is used as a source electrode or a drain electrode. As the metal film 70, a metal material such as aluminum (Al), chromium (Cr), copper (Cu), tantalum (Ta), titanium (Ti), molybdenum (Mo) or tungsten (W), or these metal materials An alloy material containing as a component can be used. Further, the metal film 70 is formed of chromium (Cr), tantalum (Ta), titanium (Ti), molybdenum (Mo) or tungsten (W) on one or both of metal films such as aluminum (Al) and copper (Cu). Alternatively, a structure in which a refractory metal film such as the above is laminated may be used. Note that an aluminum film such as silicon (Si), titanium (Ti), tantalum (Ta), tungsten (W), molybdenum (Mo), chromium (Cr), neodymium (Nd), scandium (Sc), or yttrium (Y). By using an aluminum material to which an element for preventing generation of hillocks and whiskers is added, a metal film 70 having excellent heat resistance can be obtained.

図1(B)は、図1(A)における領域100を拡大した断面模式図である。   FIG. 1B is a schematic cross-sectional view in which the region 100 in FIG.

図1(B)に示すように、高金属濃度領域50には、酸化物半導体膜40に含まれる金属が、結晶粒あるいは微結晶として存在していてもよい。   As shown in FIG. 1B, the metal contained in the oxide semiconductor film 40 may exist as crystal grains or microcrystals in the high metal concentration region 50.

図2は、図1に示す構成の薄膜トランジスタにおける、ソース電極−ドレイン電極間のエネルギーバンド図(模式図)である。この図は、ソース電極−ドレイン電極間の電位差がゼロである場合に該当する。   FIG. 2 is an energy band diagram (schematic diagram) between a source electrode and a drain electrode in the thin film transistor having the configuration shown in FIG. This figure corresponds to the case where the potential difference between the source electrode and the drain electrode is zero.

このエネルギーバンド図において、金属は縮退しているため、伝導帯とフェルミ準位とは一致している。なお、高金属濃度領域50は金属として扱っている。また、不純物を極力除去することにより、酸化物半導体膜40は高純度化および電気的にi型(真性)化している。その結果、フェルミ準位(E)は真性フェルミ準位(E)と同程度とすることができる。 In this energy band diagram, since the metal is degenerated, the conduction band and the Fermi level coincide. The high metal concentration region 50 is treated as a metal. Further, by removing impurities as much as possible, the oxide semiconductor film 40 is highly purified and electrically i-type (intrinsic). As a result, the Fermi level (E f ) can be approximately the same as the intrinsic Fermi level (E i ).

このエネルギーバンド図より、酸化物半導体膜40と高金属濃度領域50との界面には障壁が存在しておらず、良好なコンタクトが得られていることがわかる。   From this energy band diagram, it can be seen that there is no barrier at the interface between the oxide semiconductor film 40 and the high metal concentration region 50 and a good contact is obtained.

(実施の形態2)
図1に示す構成の薄膜トランジスタの作成工程について説明する。
(Embodiment 2)
A manufacturing process of the thin film transistor having the structure shown in FIG. 1 will be described.

まず、絶縁表面を有する基板10上に導電膜を形成した後、第1のフォトリソグラフィ工程によりゲート電極20を形成する。   First, after a conductive film is formed over the substrate 10 having an insulating surface, the gate electrode 20 is formed by a first photolithography process.

第1のフォトリソグラフィ工程に用いるレジストマスクは、インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると、フォトマスクを使用しないため、製造コストを低減できる。   The resist mask used for the first photolithography process may be formed by an inkjet method. When the resist mask is formed by an ink-jet method, a manufacturing cost can be reduced because a photomask is not used.

次いで、ゲート電極20上にゲート絶縁膜30を形成する。   Next, a gate insulating film 30 is formed on the gate electrode 20.

ゲート絶縁膜30は、プラズマCVD法またはスパッタリング法などの方法により成膜する。ゲート絶縁膜30としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウムまたは酸化ハフニウムなどの膜が好適である。   The gate insulating film 30 is formed by a method such as a plasma CVD method or a sputtering method. As the gate insulating film 30, a film such as silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, aluminum oxide, aluminum nitride, aluminum oxynitride, aluminum nitride oxide, or hafnium oxide is preferable.

酸化物半導体膜40と接するゲート絶縁膜30は、緻密で絶縁耐性が高い膜であることが望まれる。そのため、特に、μ波(2.45GHz)を用いた高密度プラズマCVD法により、ゲート絶縁膜30を成膜することが適している。   The gate insulating film 30 in contact with the oxide semiconductor film 40 is desirably a dense film having high insulation resistance. Therefore, it is particularly suitable to form the gate insulating film 30 by a high-density plasma CVD method using μ waves (2.45 GHz).

このようにして得られた緻密で絶縁耐性が高い膜であるゲート絶縁膜30と、不純物を極力除去してi型に近づけた酸化物半導体膜40との界面特性は良好となる。   The interface characteristics between the gate insulating film 30 which is a dense film having high insulation resistance obtained in this way and the oxide semiconductor film 40 which is made to be nearly i-type by removing impurities as much as possible are good.

仮に、酸化物半導体膜40と、ゲート絶縁膜30との界面特性が不良であるとすると、ゲートバイアス・熱ストレス試験(BT試験:85℃,2×10V/cm,12時間)において、不純物と酸化物半導体の主成分との結合手が切断され、生成された不対結合手により、しきい値電圧のドリフトが誘発される結果となる。 If the interface characteristics between the oxide semiconductor film 40 and the gate insulating film 30 are poor, in the gate bias / thermal stress test (BT test: 85 ° C., 2 × 10 6 V / cm, 12 hours), As a result, the bond between the impurity and the main component of the oxide semiconductor is cut, and the generated unpaired bond causes a threshold voltage drift.

ゲート絶縁膜30は、窒化物絶縁膜と、酸化物絶縁膜との積層構造としてもよい。例えば、第1のゲート絶縁膜としてスパッタリング法により膜厚50nm以上200nm以下の窒化シリコン膜(SiN(y>0))を形成した後、第1のゲート絶縁膜上に第2のゲート絶縁膜として膜厚5nm以上300nm以下の酸化シリコン膜(SiO(x>0))を形成することによって、積層構造のゲート絶縁膜30とすることができる。ゲート絶縁膜30の膜厚は、薄膜トランジスタに要求される特性によって適宜設定すればよく、350nmないし400nm程度でもよい。 The gate insulating film 30 may have a stacked structure of a nitride insulating film and an oxide insulating film. For example, after a silicon nitride film (SiN y (y> 0)) having a thickness of 50 nm to 200 nm is formed as the first gate insulating film by a sputtering method, the second gate insulating film is formed on the first gate insulating film. By forming a silicon oxide film (SiO x (x> 0)) having a thickness of 5 nm to 300 nm, the gate insulating film 30 having a stacked structure can be obtained. The thickness of the gate insulating film 30 may be set as appropriate depending on the characteristics required for the thin film transistor, and may be about 350 nm to 400 nm.

好ましくは、ゲート絶縁膜30成膜の前処理として、スパッタリング装置の予備加熱室において、ゲート電極20が形成された基板10を予備加熱することによって、基板10に吸着した水素ならびに水分などの不純物を脱離および排気するとよい。その後形成されるゲート絶縁膜30および酸化物半導体膜40に、水素ならびに水分などの不純物が極力含まれないようにするためである。また、ゲート絶縁膜30までが形成された基板10を予備加熱してもよい。   Preferably, as a pretreatment for forming the gate insulating film 30, impurities such as hydrogen and moisture adsorbed on the substrate 10 are preliminarily heated in the preheating chamber of the sputtering apparatus by preheating the substrate 10 on which the gate electrode 20 is formed. Desorption and evacuation are recommended. This is for preventing the gate insulating film 30 and the oxide semiconductor film 40 formed thereafter from containing impurities such as hydrogen and moisture as much as possible. Further, the substrate 10 on which the gate insulating film 30 is formed may be preheated.

予備加熱の温度としては、100℃以上400℃以下が適切である。150℃以上300℃以下であれば、さらに好適である。また、予備加熱室における排気手段は、クライオポンプが適切である。   The preheating temperature is suitably 100 ° C. or higher and 400 ° C. or lower. If it is 150 degreeC or more and 300 degrees C or less, it is still more suitable. In addition, a cryopump is appropriate as the exhaust means in the preheating chamber.

次いで、ゲート絶縁膜30上に、酸化物半導体膜40を形成する。酸化物半導体膜40は、膜厚2nm以上200nm以下が適切である。   Next, the oxide semiconductor film 40 is formed over the gate insulating film 30. An appropriate thickness of the oxide semiconductor film 40 is 2 nm to 200 nm.

酸化物半導体膜40は、スパッタリング法により成膜する。スパッタリング法は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガスおよび酸素の混合雰囲気下において行う。   The oxide semiconductor film 40 is formed by a sputtering method. The sputtering method is performed in a rare gas (typically argon) atmosphere, an oxygen atmosphere, or a mixed atmosphere of a rare gas and oxygen.

スパッタリング法による酸化物半導体膜40の成膜に用いるターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、組成比がそれぞれ、In:Ga:ZnO=1:1:1[mol%]、In:Ga:Zn=1:1:0.5[atom%]、In:Ga:Zn=1:1:1[atom%]またはIn:Ga:Zn=1:1:2[atom%])であるインジウム(In)、ガリウム(Ga)および亜鉛(Zn)を含む酸化物半導体ターゲットを用いることもできる。また、当該酸化物半導体ターゲットの充填率は、90%以上100%以下が適切である。95%以上99.9%以下であれば、さらに好適である。充填率の高い酸化物半導体ターゲットを用いるほど、より緻密な酸化物半導体膜を成膜できるためである。 As a target used for forming the oxide semiconductor film 40 by a sputtering method, a metal oxide target containing zinc oxide as a main component can be used. The composition ratios were In 2 O 3 : Ga 2 O 3 : ZnO = 1: 1: 1 [mol%], In: Ga: Zn = 1: 1: 0.5 [atom%], and In: Ga. : Zn = 1: 1: 1 [atom%] or In: Ga: Zn = 1: 1: 2 [atom%]), an oxide semiconductor containing indium (In), gallium (Ga), and zinc (Zn) A target can also be used. In addition, the filling rate of the oxide semiconductor target is appropriately 90% to 100%. If it is 95% or more and 99.9% or less, it is more preferable. This is because a denser oxide semiconductor film can be formed as an oxide semiconductor target with a higher filling rate is used.

酸化物半導体膜40成膜前に、減圧状態の処理室内に基板10を保持し、基板10を室温ないし400℃未満の温度に加熱する。それから、処理室内の残留水分を除去しつつ、水素および水分が除去されたスパッタガスを導入しながら、基板10とターゲットとの間に電圧を印加することによって、基板10上に酸化物半導体膜40を成膜する。   Prior to the formation of the oxide semiconductor film 40, the substrate 10 is held in a processing chamber in a reduced pressure state, and the substrate 10 is heated to a temperature of room temperature to less than 400 ° C. Then, a voltage is applied between the substrate 10 and the target while introducing a sputtering gas from which hydrogen and moisture have been removed while removing residual moisture in the processing chamber, whereby the oxide semiconductor film 40 is formed on the substrate 10. Is deposited.

処理室内の残留水分を除去する排気手段には、吸着型の真空ポンプを用いることが適切である。例として、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどがあげられる。また、排気手段として、ターボポンプにコールドトラップを加えたものを用いることもできる。処理室内より、水(HO)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等を排気することにより、当該処理室において成膜した酸化物半導体膜40に含まれる不純物の濃度を低減できる。また、クライオポンプにより処理室内に残留する水分を除去しつつスパッタ成膜を行うことにより、酸化物半導体膜40を成膜する際の基板10の温度を、室温ないし400℃未満とすることができる。 It is appropriate to use an adsorption-type vacuum pump as an evacuation unit for removing moisture remaining in the processing chamber. Examples include a cryopump, an ion pump, and a titanium sublimation pump. Moreover, what added the cold trap to the turbo pump can also be used as an exhaust means. Impurities contained in the oxide semiconductor film 40 formed in the treatment chamber by exhausting a compound containing hydrogen atoms (more preferably a compound containing carbon atoms) such as water (H 2 O) from the treatment chamber. The concentration of can be reduced. Further, by performing sputtering film formation while removing moisture remaining in the processing chamber with a cryopump, the temperature of the substrate 10 in forming the oxide semiconductor film 40 can be set to room temperature to less than 400 ° C. .

なお、酸化物半導体膜40をスパッタリング法により成膜する前に、逆スパッタによって、ゲート絶縁膜30の表面に付着しているゴミを除去するとよい。逆スパッタとは、ターゲット側に電圧を印加せずに、基板側にRF電源を用いて電圧を印加することにより生じる反応性プラズマによって、基板表面を洗浄する方法である。なお、逆スパッタは、アルゴン雰囲気中で行う。また、アルゴンにかえて、窒素、ヘリウムあるいは酸素などを用いてもよい。   Note that dust attached to the surface of the gate insulating film 30 is preferably removed by reverse sputtering before the oxide semiconductor film 40 is formed by a sputtering method. Reverse sputtering is a method of cleaning the substrate surface with reactive plasma generated by applying a voltage to the substrate side using an RF power source without applying a voltage to the target side. Note that reverse sputtering is performed in an argon atmosphere. Further, nitrogen, helium, oxygen, or the like may be used instead of argon.

酸化物半導体膜40成膜後、酸化物半導体膜40の脱水化または脱水素化を行う。脱水化または脱水素化のための加熱処理の温度は、400℃以上750℃以下が適切であり、特に425℃以上であることが好適である。なお、加熱処理時間は、当該加熱処理の温度が425℃以上であれば1時間以下でよいが、425℃以下であれば加熱処理時間は1時間よりも長くするべきである。   After the oxide semiconductor film 40 is formed, the oxide semiconductor film 40 is dehydrated or dehydrogenated. The temperature of the heat treatment for dehydration or dehydrogenation is suitably 400 ° C. or higher and 750 ° C. or lower, and particularly preferably 425 ° C. or higher. Note that the heat treatment time may be 1 hour or less if the temperature of the heat treatment is 425 ° C. or more, but if the temperature is 425 ° C. or less, the heat treatment time should be longer than 1 hour.

例えば、加熱処理装置の一つである電気炉に、酸化物半導体膜40が形成された基板10を導入し、窒素雰囲気下において加熱処理を行う。その後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素(NO)ガスまたは超乾燥エア(露点が−40℃以下、好ましくは−60℃以下で、窒素と酸素が4対1の割合で混合された気体)を導入して冷却を行う。酸素ガスまたはNOガスには、水、水素などが含まれないことが望まれる。また、酸素ガスまたはNOガスの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上、(すなわち酸素ガスまたはNOガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが適切である。 For example, the substrate 10 over which the oxide semiconductor film 40 is formed is introduced into an electric furnace which is one of heat treatment apparatuses, and heat treatment is performed in a nitrogen atmosphere. Thereafter, high purity oxygen gas, high purity dinitrogen monoxide (N 2 O) gas or ultra-dry air (with a dew point of −40 ° C. or lower, preferably −60 ° C. or lower, and 4 pairs of nitrogen and oxygen in the same furnace) The gas mixed at a ratio of 1) is introduced for cooling. It is desirable that oxygen gas or N 2 O gas does not contain water, hydrogen, or the like. Further, the purity of oxygen gas or N 2 O gas is 6N (99.9999%) or more, preferably 7N (99.9999999%) or more (that is, the impurity concentration in oxygen gas or N 2 O gas is 1 ppm or less, It is preferable to set it to 0.1 ppm or less.

なお、加熱処理装置は電気炉に限られず、例えば、GRTA(Gas Rapid Thermal Anneal)装置、LRTA(Lamp Rapid Thermal Anneal)装置などのRTA(Rapid Thermal Anneal)装置を用いることができる。   Note that the heat treatment apparatus is not limited to an electric furnace, and for example, a rapid thermal annealing (RTA) apparatus such as a GRTA (Gas Rapid Thermal Anneal) apparatus or an LRTA (Lamp Rapid Thermal Anneal) apparatus can be used.

また、酸化物半導体膜40の脱水化または脱水素化のための加熱処理は、島状に加工する前後を問わず、酸化物半導体膜40に対して行うことができる。   Further, the heat treatment for dehydration or dehydrogenation of the oxide semiconductor film 40 can be performed on the oxide semiconductor film 40 before and after being processed into an island shape.

以上の工程を経て、酸化物半導体膜40全体を酸素過剰な状態とすることによって、酸化物半導体膜40全体を高抵抗化、すなわちI型化させる。   Through the above steps, the entire oxide semiconductor film 40 is brought into an oxygen-excess state, whereby the resistance of the entire oxide semiconductor film 40 is increased, that is, it is made i-type.

次いで、ゲート絶縁膜30および酸化物半導体膜40上に、金属膜70を形成する。金属膜70は、スパッタリング法や真空蒸着法などで成膜すればよい。また、金属膜70は、単層構造であってもよいし、2層以上の積層構造であってもよい。   Next, a metal film 70 is formed over the gate insulating film 30 and the oxide semiconductor film 40. The metal film 70 may be formed by a sputtering method, a vacuum evaporation method, or the like. Further, the metal film 70 may have a single layer structure or a laminated structure of two or more layers.

その後、第3のフォトリソグラフィ工程により、金属膜70上にレジストマスクを形成し、選択的にエッチングを行ってソース電極およびドレイン電極を形成した後、レジストマスクを除去する。   Thereafter, a resist mask is formed over the metal film 70 by a third photolithography process, and selective etching is performed to form a source electrode and a drain electrode, and then the resist mask is removed.

薄膜トランジスタのチャネル長Lは、酸化物半導体膜40上で隣り合うソース電極の下端部と、ドレイン電極の下端部との間隔幅によって決定される。すなわち、第3のフォトリソグラフィ工程におけるレジストマスク形成時の露光の程度によって、薄膜トランジスタのチャネル長Lが決定されるといえる。第3のフォトリソグラフィ工程におけるレジストマスク形成時の露光には、紫外線、KrFレーザ光ならびにArFレーザ光を用いることができる。また、チャネル長Lを25nm未満とする場合には、数nmないし数10nmの極めて波長が短い超紫外線(Extreme Ultraviolet)を用いて露光すればよい。超紫外線による露光は、解像度が高く焦点深度も大きいためである。したがって、薄膜トランジスタのチャネル長Lは、露光に用いる光の種類によって、10nm以上1000nm以下とすることが可能である。   The channel length L of the thin film transistor is determined by the interval width between the lower end portion of the source electrode adjacent to the lower end portion of the drain electrode on the oxide semiconductor film 40. That is, it can be said that the channel length L of the thin film transistor is determined by the degree of exposure at the time of forming the resist mask in the third photolithography process. Ultraviolet light, KrF laser light, and ArF laser light can be used for light exposure for forming the resist mask in the third photolithography process. When the channel length L is less than 25 nm, exposure may be performed using extreme ultraviolet (Extreme Ultraviolet) having a very short wavelength of several nanometers to several tens of nanometers. This is because the exposure with extreme ultraviolet rays has a high resolution and a large depth of focus. Therefore, the channel length L of the thin film transistor can be 10 nm or more and 1000 nm or less depending on the type of light used for exposure.

なお、金属膜70をエッチングする際に、酸化物半導体膜40を除去しないようにするため、金属膜70の材料および酸化物半導体膜40の材料ならびにエッチング条件を適宜調節する必要がある。   Note that when the metal film 70 is etched, the material of the metal film 70, the material of the oxide semiconductor film 40, and etching conditions must be adjusted as appropriate so that the oxide semiconductor film 40 is not removed.

一例として、金属膜70としてチタン膜を用い、かつ、酸化物半導体膜40としてIn−Ga−Zn−O系酸化物半導体を用いた場合には、エッチャントとして過水アンモニア水(アンモニア、水および過酸化水素水の混合液)を用いるとよい。   As an example, in the case where a titanium film is used as the metal film 70 and an In—Ga—Zn—O-based oxide semiconductor is used as the oxide semiconductor film 40, a hydrogen peroxide solution (ammonia, water, and hydrogen peroxide) is used as an etchant. It is preferable to use a mixed solution of hydrogen oxide water.

なお、第3のフォトリソグラフィ工程において、酸化物半導体膜40の一部のみがエッチングされることによって、溝部(凹部)を有する酸化物半導体膜40となることがあり得る。また、ソース電極およびドレイン電極を形成するためのレジストマスクは、インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると、フォトマスクを使用しないため、製造コストを低減できる。   Note that in the third photolithography step, only part of the oxide semiconductor film 40 is etched, whereby the oxide semiconductor film 40 having a groove (a depressed portion) can be formed. Further, the resist mask for forming the source electrode and the drain electrode may be formed by an inkjet method. When the resist mask is formed by an ink-jet method, a manufacturing cost can be reduced because a photomask is not used.

ソース電極およびドレイン電極を形成後、一酸化二窒素(NO)、窒素(N)またはアルゴン(Ar)などのガスを用いたプラズマ処理によって、露出している酸化物半導体膜40の表面に付着した吸着水などを除去してもよい。当該プラズマ処理には、酸素およびアルゴンの混合ガスを用いることもできる。 The surface of the exposed oxide semiconductor film 40 is formed by plasma treatment using a gas such as dinitrogen monoxide (N 2 O), nitrogen (N 2 ), or argon (Ar) after forming the source electrode and the drain electrode. You may remove the adsorbed water etc. which adhered to. In the plasma treatment, a mixed gas of oxygen and argon can be used.

プラズマ処理を行った場合は、そのまま大気に触れることなく、酸化物半導体膜40の一部に接する、絶縁膜80を形成する。図1に示す薄膜トランジスタでは、酸化物半導体膜40が、金属膜70と重ならない領域において、酸化物半導体膜40と絶縁膜80とが接するように形成されている。   In the case where plasma treatment is performed, the insulating film 80 that is in contact with part of the oxide semiconductor film 40 is formed without being exposed to the air as it is. In the thin film transistor illustrated in FIG. 1, the oxide semiconductor film 40 is formed so that the oxide semiconductor film 40 and the insulating film 80 are in contact with each other in a region that does not overlap with the metal film 70.

絶縁膜80の一例として、酸化物半導体膜40および金属膜70が形成された基板10を、室温ないし100℃未満の温度に加熱した後、水素および水分が除去された高純度酸素を含むスパッタガスを導入し、シリコン半導体のターゲットを用いて成膜した、欠陥を含む酸化シリコン膜があげられる。   As an example of the insulating film 80, the substrate 10 on which the oxide semiconductor film 40 and the metal film 70 are formed is heated to a temperature of room temperature to less than 100 ° C., and then a sputtering gas containing high-purity oxygen from which hydrogen and moisture are removed. And a silicon oxide film having defects formed by using a silicon semiconductor target.

絶縁膜80は、処理室内の残留水分を除去しつつ成膜することが適している。酸化物半導体膜40および絶縁膜80に水素、水酸基または水分が含まれないようにするためである。   The insulating film 80 is suitably formed while removing residual moisture in the processing chamber. This is for preventing hydrogen, a hydroxyl group, or moisture from being contained in the oxide semiconductor film 40 and the insulating film 80.

処理室内の残留水分を除去する排気手段には、吸着型の真空ポンプを用いることが適切である。例として、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどがあげられる。また、排気手段として、ターボポンプにコールドトラップを加えたものを用いることもできる。処理室内より、水素原子や、水(HO)など水素原子を含む化合物等を排気することにより、当該処理室において成膜した絶縁膜80に含まれる不純物の濃度を低減できる。 It is appropriate to use an adsorption-type vacuum pump as an evacuation unit for removing moisture remaining in the processing chamber. Examples include a cryopump, an ion pump, and a titanium sublimation pump. Moreover, what added the cold trap to the turbo pump can also be used as an exhaust means. By exhausting hydrogen atoms, compounds containing hydrogen atoms such as water (H 2 O), or the like from the treatment chamber, the concentration of impurities contained in the insulating film 80 formed in the treatment chamber can be reduced.

なお、絶縁膜80としては、酸化シリコン膜の他に、酸化窒化シリコン膜、酸化アルミニウム膜または酸化窒化アルミニウム膜などを用いることもできる。   Note that as the insulating film 80, a silicon oxynitride film, an aluminum oxide film, an aluminum oxynitride film, or the like can be used in addition to the silicon oxide film.

絶縁膜80の成膜後に、不活性ガス雰囲気下または窒素ガス雰囲気下において、100℃ないし400℃、好ましくは150℃以上350℃未満の加熱処理を行ってもよい。加熱処理を行うと、酸化物半導体膜40中に含まれる水素、水分、水酸基または水素化物などの不純物が、欠陥を含む絶縁膜80中に拡散する。その結果、酸化物半導体膜40中に含まれる不純物を、より低減させることができる。   After the insulating film 80 is formed, heat treatment may be performed at 100 ° C. to 400 ° C., preferably 150 ° C. to less than 350 ° C. in an inert gas atmosphere or a nitrogen gas atmosphere. When heat treatment is performed, impurities such as hydrogen, moisture, a hydroxyl group, or hydride contained in the oxide semiconductor film 40 diffuse into the insulating film 80 including defects. As a result, impurities contained in the oxide semiconductor film 40 can be further reduced.

また、当該加熱処理によって、酸化物半導体膜40と金属膜70との界面に、高金属濃度領域50が形成される。   Further, a high metal concentration region 50 is formed at the interface between the oxide semiconductor film 40 and the metal film 70 by the heat treatment.

なお、高金属濃度領域50は、金属膜70の形成前に、スパッタリング法などを用いて酸化物半導体膜40上に形成してもよい。   Note that the high metal concentration region 50 may be formed over the oxide semiconductor film 40 by a sputtering method or the like before the metal film 70 is formed.

以上の工程により、図1に示す構成の薄膜トランジスタを形成することができる。   Through the above steps, the thin film transistor having the structure illustrated in FIG. 1 can be formed.

(実施の形態3)
図1に示す構成の薄膜トランジスタの、酸化物半導体膜40と金属膜70との界面において、高金属濃度領域50が形成される現象について、計算科学により検証した結果を示す。
(Embodiment 3)
The result of having verified by the computational science about the phenomenon in which the high metal concentration area | region 50 is formed in the interface of the oxide semiconductor film 40 and the metal film 70 of the thin-film transistor of the structure shown in FIG.

以下の計算において、酸化物半導体膜40は、In−Ga−Zn−O系酸化物半導体からなる膜である場合を考える。また、金属膜70は、タングステン(W)膜、モリブデン(Mo)膜、チタン(Ti)膜のいずれかである場合を考える。   In the following calculation, the case where the oxide semiconductor film 40 is a film formed of an In—Ga—Zn—O-based oxide semiconductor is considered. Further, consider the case where the metal film 70 is any one of a tungsten (W) film, a molybdenum (Mo) film, and a titanium (Ti) film.

[高金属濃度領域50が形成される現象について]
最初に、In−Ga−Zn−O系酸化物半導体を構成しているインジウム、ガリウム、亜鉛それぞれの酸化物が、酸素欠損状態を形成するために必要なエネルギー(欠損形成エネルギーEdef)を計算する。
[Phenomenon in which the high metal concentration region 50 is formed]
First, energy (defect formation energy E def ) necessary for each of the oxides of indium, gallium, and zinc constituting the In—Ga—Zn—O-based oxide semiconductor to form an oxygen-deficient state is calculated. To do.

欠損形成エネルギーEdefは、次の式(1)で定義される。 The defect formation energy E def is defined by the following equation (1).


ただし、E(An−1)は酸素欠損のある酸化物An−1のエネルギー、E(O)は酸素分子のエネルギーの半分、E(A)は酸素欠損のある酸化物Aのエネルギーである。また、Aは、インジウム単独、ガリウム単独、亜鉛単独、インジウムとガリウムと亜鉛、のいずれかがあてはまる。

However, E (A m O n-1 ) is the energy of oxide A m O n-1 having oxygen vacancies, E (O) is half of the energy of oxygen molecules, and E (A m O n ) is oxygen deficient. it is the energy of a oxide a m O n. A is any one of indium alone, gallium alone, zinc alone, indium, gallium and zinc.

また、欠損濃度nと、欠損形成エネルギーEdefとの関係は、近似的に次の式(2)で表される。 Further, the relationship between the defect concentration n and the defect formation energy E def is approximately expressed by the following equation (2).


ただし、Nは欠損が形成されていない状態における酸素位置の数、kはボルツマン定数、Tは絶対温度である。

Here, N is the number of oxygen positions in a state where no defect is formed, k B is the Boltzmann constant, and T is the absolute temperature.

式(2)より、欠損形成エネルギーEdefが大きくなると、酸素欠損の濃度n、すなわち酸素の欠損量は小さくなることが分かる。 From the equation (2), it can be seen that as the deficiency formation energy E def increases, the oxygen deficiency concentration n, that is, the amount of oxygen deficiency decreases.

欠損形成エネルギーEdefの計算には、密度汎関数法のプログラムであるCASTEPを用いる。密度汎関数の方法として平面波基底擬ポテンシャル法を用い、汎関数はGGAPBEを用いる。カットオフエネルギーは、500eVを用いる。k点は、IGZOについては3×3×1、Inについては2×2×2、Gaについては2×3×2、ZnOについては4×4×1のグリッドを用いる。 CASTEP which is a program of the density functional method is used for calculation of the defect formation energy E def . A plane wave basis pseudopotential method is used as the density functional method, and GGAPBE is used as the functional. The cut-off energy is 500 eV. k points, for IGZO 3 × 3 × 1, In 2 O 3 using a grid of 4 × 4 × 1 for the 2 × 3 × 2, ZnO for 2 × 2 × 2, Ga 2 O 3 is about.

結晶構造は、IGZO結晶については対称性R−3(国際番号:148)の構造についてa軸、b軸にそれぞれ2倍した84原子の構造に対して、Ga、Znをエネルギーが最小になるように配置した構造を用いる。Inについては80原子のbixbyite構造を、Gaについては80原子のβ−Gallia構造を、ZnOについては80原子のウルツ構造を用いる。 The crystal structure is such that for IGZO crystals, the energy of Ga and Zn is minimized with respect to the structure of 84 atoms doubled respectively on the a-axis and b-axis for the structure of symmetry R-3 (international number: 148). The structure arranged in is used. For In 2 O 3 , an 80-atom binary structure is used, for Ga 2 O 3 , an 80-atom β-Gallia structure is used, and for ZnO, an 80-atom wurtzite structure is used.

表1は、式(1)において、Aがそれぞれ、インジウム単独、ガリウム単独、亜鉛単独、インジウムとガリウムと亜鉛の場合とした、欠損形成エネルギーEdefの値を示した表である。 Table 1 is a table showing the values of the defect formation energy E def in the case where A is indium alone, gallium alone, zinc alone, indium, gallium and zinc in formula (1).

IGZO(Model1)の欠損形成エネルギーEdefは、Aがインジウムとガリウムと亜鉛の場合に、IGZO結晶中において、インジウム3つと亜鉛1つに隣接する酸素(図3(A)参照)についての値である。 The defect formation energy E def of IGZO (Model 1) is a value for oxygen adjacent to three indium and one zinc (see FIG. 3A) in the IGZO crystal when A is indium, gallium, and zinc. is there.

IGZO(Model2)の欠損形成エネルギーEdefは、Aがインジウムとガリウムと亜鉛の場合に、IGZO結晶中において、インジウム3つとガリウム1つに隣接する酸素(図3(B)参照)についての値である。 The defect formation energy E def of IGZO (Model 2) is a value for oxygen adjacent to three indium and one gallium in the IGZO crystal when A is indium, gallium, and zinc (see FIG. 3B). is there.

IGZO(Model3)の欠損形成エネルギーEdefは、Aがインジウムとガリウムと亜鉛の場合に、IGZO結晶中において、亜鉛2つとガリウム2つに隣接する酸素(図3(C)参照)についての値である。 The defect formation energy E def of IGZO (Model 3) is a value for oxygen adjacent to two zincs and two galliums in the IGZO crystal when A is indium, gallium, and zinc (see FIG. 3C). is there.

欠損形成エネルギーEdefの値が大きいほど、酸素欠損状態を形成するために高いエネルギーが必要である。つまり、欠損形成エネルギーEdefの値が大きいほど、酸素との結合が強い傾向にあることを意味する。換言すれば、表1より、欠損形成エネルギーEdefの値が最も小さいインジウムが、最も酸素との結合が弱いといえる。 The larger the value of deficiency formation energy E def , the higher the energy required to form the oxygen deficiency state. That is, the larger the value of the defect formation energy E def, the stronger the bond with oxygen. In other words, from Table 1, it can be said that indium having the smallest value of the defect formation energy E def has the weakest bond with oxygen.

In−Ga−Zn−O系酸化物半導体における酸素欠損状態は、ソース電極またはドレイン電極として用いられている金属膜70が、酸化物半導体膜40から酸素を引き抜くために起こると考えられる。こうして酸素欠損状態となった酸化物半導体膜40の一部が、高金属濃度領域50となる。この高金属濃度領域50の有無により、酸化物半導体膜40のキャリア密度は少なくとも2桁異なる。酸化物半導体膜40から酸素が引き抜かれることによって、酸化物半導体膜40がn化するためである。なお、n化とは、多数キャリアである電子が増加することを意味する。   The oxygen deficiency state in the In—Ga—Zn—O-based oxide semiconductor is considered to occur because the metal film 70 used as the source electrode or the drain electrode extracts oxygen from the oxide semiconductor film 40. A part of the oxide semiconductor film 40 thus in an oxygen deficient state becomes a high metal concentration region 50. Depending on the presence or absence of the high metal concentration region 50, the carrier density of the oxide semiconductor film 40 differs by at least two orders of magnitude. This is because oxygen is extracted from the oxide semiconductor film 40 so that the oxide semiconductor film 40 becomes n. In addition, n-ization means that the electron which is a majority carrier increases.

[酸化物半導体膜40中のキャリア密度について]
次に、金属膜70による酸化物半導体膜40からの酸素の引き抜きについて、実際に素子を作製し、評価する。具体的には、酸素引き抜きの効果を有する金属膜を酸化物半導体膜に積層形成する場合と、酸素引き抜きの効果を有さない金属膜を酸化物半導体膜に積層形成する場合の、酸化物半導体膜40中のキャリア密度を計算し、結果を比較する。
[Carrier density in oxide semiconductor film 40]
Next, an element is actually fabricated and evaluated for the extraction of oxygen from the oxide semiconductor film 40 by the metal film 70. Specifically, an oxide semiconductor in which a metal film having an oxygen extracting effect is stacked on an oxide semiconductor film and in a case where a metal film having no oxygen extracting effect is stacked on an oxide semiconductor film The carrier density in the film 40 is calculated and the results are compared.

酸化物半導体膜中のキャリア密度は、酸化物半導体膜を用いたMOSキャパシタを作製し、当該MOSキャパシタのCV測定の結果(CV特性)を評価することで求めることが可能である。   The carrier density in the oxide semiconductor film can be obtained by fabricating a MOS capacitor using the oxide semiconductor film and evaluating the CV measurement result (CV characteristics) of the MOS capacitor.

キャリア密度の測定は、次の(1)−(3)の手順で行う。(1)MOSキャパシタのゲート電圧Vgと、容量Cとの関係をプロットしたC−V特性を取得する。(2)当該C−V特性からゲート電圧Vgと、(1/C)との関係を表すグラフを取得し、当該グラフにおいて弱反転領域での(1/C)の微分値を求める。(3)得られた微分値を、キャリア密度Nを表す以下の式(3)に代入する。 The carrier density is measured by the following procedures (1) to (3). (1) A CV characteristic in which the relationship between the gate voltage Vg of the MOS capacitor and the capacitance C is plotted is acquired. (2) A graph representing the relationship between the gate voltage Vg and (1 / C) 2 is acquired from the C-V characteristic, and a differential value of (1 / C) 2 in the weak inversion region is obtained in the graph. (3) the resulting derivative value is substituted into the following expression for the carrier density N d (3).


ただし、eは電気素量、εは真空の誘電率、εは酸化物半導体の誘電率である。

Here, e is the elementary charge, ε 0 is the dielectric constant of vacuum, and ε is the relative dielectric constant of the oxide semiconductor.

測定に係る試料として、酸素引き抜きの効果を有する金属膜を用いたMOSキャパシタ(以下、「試料1」と記す)と、酸素引き抜きの効果を有さない金属膜を用いたMOSキャパシタ(以下、「試料2」と記す)とを用意する。なお、酸素引き抜きの効果を有する金属膜として、チタン膜を適用した。また、酸素引き抜きの効果を有さない金属膜として、チタン膜の表面(酸化物半導体膜側)に窒化チタン膜を有する膜を適用した。   As a sample for measurement, a MOS capacitor using a metal film having an oxygen extraction effect (hereinafter referred to as “sample 1”) and a MOS capacitor using a metal film having no oxygen extraction effect (hereinafter referred to as “sample”). Prepared as “Sample 2”). Note that a titanium film was applied as a metal film having an oxygen extracting effect. Further, a film having a titanium nitride film on the surface (on the oxide semiconductor film side) of the titanium film was applied as a metal film having no oxygen extraction effect.

試料の詳細は、次の通りである。
試料1:
ガラス基板上に400nmの厚さのチタン膜を有し、チタン膜上にIn−Ga−Zn−O系の酸化物半導体(a−IGZO)を用いた2μmの厚さの酸化物半導体膜を有し、酸化物半導体膜上に300nmの厚さの酸窒化珪素膜を有し、酸窒化珪素膜上に300nmの銀膜を有する。
試料2:
ガラス基板上にチタン膜を300nmの厚さのチタン膜を有し、チタン膜上に100nmの厚さの窒化チタン膜を有し、窒化チタン膜上にIn−Ga−Zn−O系の酸化物半導体(a−IGZO)を用いた2μmの厚さの酸化物半導体膜を有し、酸化物半導体膜上に300nmの厚さの酸窒化珪素膜を有し、酸窒化珪素膜上に300nmの銀膜を有する。
The details of the sample are as follows.
Sample 1:
A titanium film with a thickness of 400 nm is formed over a glass substrate, and an oxide semiconductor film with a thickness of 2 μm using an In—Ga—Zn—O-based oxide semiconductor (a-IGZO) is formed over the titanium film. Then, a silicon oxynitride film with a thickness of 300 nm is formed over the oxide semiconductor film, and a silver film with a thickness of 300 nm is formed over the silicon oxynitride film.
Sample 2:
A titanium film having a titanium film with a thickness of 300 nm on a glass substrate, a titanium nitride film with a thickness of 100 nm on the titanium film, and an In—Ga—Zn—O-based oxide on the titanium nitride film It has an oxide semiconductor film with a thickness of 2 μm using a semiconductor (a-IGZO), a silicon oxynitride film with a thickness of 300 nm on the oxide semiconductor film, and a silver with a thickness of 300 nm on the silicon oxynitride film Has a membrane.

なお、試料1および試料2において、酸化物半導体膜は、インジウム(In),ガリウム(Ga)および亜鉛(Zn)を含む酸化物半導体ターゲット(In:Ga:Zn=1:1:0.5[atom%])を用いたスパッタリング法により形成した。また、酸化物半導体膜の形成雰囲気は、アルゴン(Ar)と酸素(O)との混合雰囲気(Ar:O=30(sccm):15(sccm))とした。 Note that in Samples 1 and 2, the oxide semiconductor film is an oxide semiconductor target containing indium (In), gallium (Ga), and zinc (Zn) (In: Ga: Zn = 1: 1: 0.5 [ atom%]). The atmosphere for forming the oxide semiconductor film was a mixed atmosphere of argon (Ar) and oxygen (O 2 ) (Ar: O 2 = 30 (sccm): 15 (sccm)).

図7(A)は、試料1のC−V特性を示している。また、図7(B)は、試料1のVgと、(1/C)との関係を示している。図7(B)の弱反転領域における(1/C)の微分値を、式(3)に代入すると、酸化物半導体膜中のキャリア密度1.8×1012/cmが得られる。 FIG. 7A shows the CV characteristics of Sample 1. FIG. FIG. 7B shows the relationship between Vg of Sample 1 and (1 / C) 2 . When the differential value of (1 / C) 2 in the weak inversion region in FIG. 7B is substituted into Expression (3), a carrier density of 1.8 × 10 12 / cm 3 in the oxide semiconductor film is obtained.

図8(A)は、試料2のC−V特性を示している。また、図8(B)は、試料2のVgと、(1/C)との関係を示している。図8(B)の弱反転領域における(1/C)の微分値を、式(3)に代入すると、酸化物半導体膜中のキャリア密度6.0×1010/cmが得られる。 FIG. 8A shows the CV characteristics of Sample 2. FIG. 8B shows the relationship between Vg of Sample 2 and (1 / C) 2 . When the differential value of (1 / C) 2 in the weak inversion region in FIG. 8B is substituted into Expression (3), a carrier density of 6.0 × 10 10 / cm 3 in the oxide semiconductor film is obtained.

以上の結果より、酸素引き抜きの効果を有する金属膜を用いたMOSキャパシタ(試料1)と、酸素引き抜きの効果を有さない金属膜を用いたMOSキャパシタ(試料2)では、酸化物半導体膜中のキャリア密度が少なくとも2桁異なることがわかる。これより、金属膜によって酸化物半導体膜から酸素が引き抜かれ、酸化物半導体膜における酸素欠損が増加した結果、金属膜近傍の酸化物半導体膜がn化したことが示唆される。   From the above results, in the MOS capacitor using the metal film having the effect of extracting oxygen (sample 1) and the MOS capacitor using the metal film having no effect of extracting oxygen (sample 2), It can be seen that the carrier density of each is at least two orders of magnitude different. This suggests that oxygen is extracted from the oxide semiconductor film by the metal film and oxygen vacancies in the oxide semiconductor film are increased, so that the oxide semiconductor film in the vicinity of the metal film is n-type.

(実施の形態4)
図1に示す構成の薄膜トランジスタは、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機、太陽電池などがあげられる。
(Embodiment 4)
The thin film transistor having the structure illustrated in FIG. 1 can be applied to a variety of electronic devices (including game machines). Examples of the electronic device include a television device (also referred to as a television or a television receiver), a monitor for a computer, a digital camera, a digital video camera, a digital photo frame, a mobile phone (also referred to as a mobile phone or a mobile phone device). ), Portable game machines, portable information terminals, sound reproduction devices, large game machines such as pachinko machines, solar cells, and the like.

図9(A)は、図1に示す構成の薄膜トランジスタを適用した携帯電話機の一例を示している。この携帯電話機は、筐体120に組み込まれた表示部121を備えている。   FIG. 9A illustrates an example of a mobile phone to which the thin film transistor having the structure illustrated in FIG. 1 is applied. This mobile phone includes a display unit 121 incorporated in a housing 120.

この携帯電話機は、表示部121を指などで触れることで、情報の入力ができる。また、電話を掛ける、あるいはメールを打つなどの操作も、表示部121を指などで触れることにより行うことができる。   This mobile phone can input information by touching the display unit 121 with a finger or the like. In addition, operations such as making a call or typing a mail can be performed by touching the display unit 121 with a finger or the like.

例えば、表示部121における画素のスイッチング素子として、図1に示す構成の薄膜トランジスタを複数配置することで、この携帯電話機の性能を高めることができる。   For example, by arranging a plurality of thin film transistors having the structure shown in FIG. 1 as switching elements of pixels in the display portion 121, the performance of this mobile phone can be improved.

図9(B)は、図1に示す構成の薄膜トランジスタを適用したテレビジョン装置の一例を示している。このテレビジョン装置は、筐体130に表示部131が組み込まれている。   FIG. 9B illustrates an example of a television device to which the thin film transistor having the structure illustrated in FIG. 1 is applied. In this television apparatus, a display portion 131 is incorporated in a housing 130.

例えば、表示部131における画素のスイッチング素子として、図1に示す構成の薄膜トランジスタを複数配置することで、このテレビジョン装置の性能を高めることができる。   For example, by arranging a plurality of thin film transistors having the structure shown in FIG. 1 as switching elements of pixels in the display portion 131, the performance of the television device can be improved.

以上のように、図1に示す構成の薄膜トランジスタは、さまざまな電子機器の表示パネルに配置することで、その電子機器の性能を高めることができる。   As described above, the thin film transistor having the structure illustrated in FIG. 1 can be provided on display panels of various electronic devices, whereby the performance of the electronic device can be improved.

10 基板
20 ゲート電極
30 ゲート絶縁膜
40 酸化物半導体膜
50 高金属濃度領域
70 金属膜
DESCRIPTION OF SYMBOLS 10 Substrate 20 Gate electrode 30 Gate insulating film 40 Oxide semiconductor film 50 High metal concentration region 70 Metal film

Claims (2)

基板上に、インジウム、ガリウムおよび亜鉛を含む酸化物半導体膜を形成し、
前記酸化物半導体膜に、窒素を含む雰囲気下で第1の加熱を行い、
前記第1の加熱後、前記酸化物半導体膜を、酸素を含む雰囲気下で冷却し、
前記冷却後、前記酸化物半導体膜上に接してチタン膜を形成し、
前記チタン膜をエッチングして、前記酸化物半導体膜上に、ソース電極として機能する第1のチタン膜、及びドレイン電極として機能する第2のチタン膜を形成し、
前記酸化物半導体膜上、前記第1のチタン膜上、及び前記第2のチタン膜上に接する絶縁膜を形成し、
前記絶縁膜は、前記第1のチタン膜及び前記第2のチタン膜と重ならない領域において、前記酸化物半導体膜と接する領域を有し、
前記絶縁膜形成後、不活性ガス雰囲気下または窒素ガス雰囲気下において第2の加熱を行い、
前記酸化物半導体膜はチャネルとして機能する部分を有し、
前記酸化物半導体膜と前記第1のチタン膜との界面及び前記酸化物半導体膜と前記第2のチタン膜との界面において、インジウムの結晶粒あるいは微結晶が存在することを特徴とするトランジスタの作製方法。
On a substrate, forming an oxide semi-conductor film containing indium, gallium, and zinc,
The oxide semiconductor film is first heated in an atmosphere containing nitrogen,
After the first heating, the oxide semiconductor film is cooled in an atmosphere containing oxygen,
After the cooling, a titanium film is formed on and in contact with the oxide semiconductor film,
Etching the titanium film to form a first titanium film functioning as a source electrode and a second titanium film functioning as a drain electrode on the oxide semiconductor film,
Forming an insulating film in contact with the oxide semiconductor film, the first titanium film, and the second titanium film;
The insulating film has a region in contact with the oxide semiconductor film in a region that does not overlap the first titanium film and the second titanium film,
After the insulating film is formed, second heating is performed in an inert gas atmosphere or a nitrogen gas atmosphere,
The oxide semiconductor film has a portion functioning as a channel;
An indium crystal grain or a microcrystal is present at an interface between the oxide semiconductor film and the first titanium film and an interface between the oxide semiconductor film and the second titanium film. Manufacturing method.
請求項1において、
前記インジウムの結晶粒あるいは微結晶は、前記第2の加熱により形成されることを特徴とするトランジスタの作製方法。
In claim 1,
The method for manufacturing a transistor, wherein the indium crystal grains or microcrystals are formed by the second heating.
JP2009265407A 2009-11-20 2009-11-20 Method for manufacturing transistor Expired - Fee Related JP5657878B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009265407A JP5657878B2 (en) 2009-11-20 2009-11-20 Method for manufacturing transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009265407A JP5657878B2 (en) 2009-11-20 2009-11-20 Method for manufacturing transistor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014240431A Division JP2015062250A (en) 2014-11-27 2014-11-27 Transistor

Publications (3)

Publication Number Publication Date
JP2011109032A JP2011109032A (en) 2011-06-02
JP2011109032A5 JP2011109032A5 (en) 2013-01-10
JP5657878B2 true JP5657878B2 (en) 2015-01-21

Family

ID=44232166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009265407A Expired - Fee Related JP5657878B2 (en) 2009-11-20 2009-11-20 Method for manufacturing transistor

Country Status (1)

Country Link
JP (1) JP5657878B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5666616B2 (en) * 2010-10-25 2015-02-12 株式会社日立製作所 Manufacturing method of oxide semiconductor device
JP5890251B2 (en) * 2011-06-08 2016-03-22 株式会社半導体エネルギー研究所 Communication method
WO2013065600A1 (en) * 2011-11-02 2013-05-10 シャープ株式会社 Thin-film transistor, method for manufacturing same, and display device
KR101868069B1 (en) * 2011-11-18 2018-06-15 엘지디스플레이 주식회사 Oxide thin film transistor and method for manufacturing the same
JP6063757B2 (en) * 2012-02-03 2017-01-18 株式会社半導体エネルギー研究所 Transistor and semiconductor device
WO2016056452A1 (en) * 2014-10-08 2016-04-14 シャープ株式会社 Semiconductor device and method for manufacturing same
CN111710609A (en) * 2020-06-24 2020-09-25 中国科学院微电子研究所 Doping method of indium gallium zinc oxide thin film transistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560502B2 (en) * 2005-09-06 2010-10-13 キヤノン株式会社 Field effect transistor
JP5116290B2 (en) * 2006-11-21 2013-01-09 キヤノン株式会社 Thin film transistor manufacturing method
JP5465825B2 (en) * 2007-03-26 2014-04-09 出光興産株式会社 Semiconductor device, semiconductor device manufacturing method, and display device
WO2009034953A1 (en) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. Thin film transistor
JP5213421B2 (en) * 2007-12-04 2013-06-19 キヤノン株式会社 Oxide semiconductor thin film transistor
JP2009231664A (en) * 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd Field-effect transistor, and manufacturing method thereof

Also Published As

Publication number Publication date
JP2011109032A (en) 2011-06-02

Similar Documents

Publication Publication Date Title
JP5608520B2 (en) Method for manufacturing transistor
TWI497611B (en) Semiconductor device and method for manufacturing the same
JP5657878B2 (en) Method for manufacturing transistor
JP6611866B2 (en) Semiconductor device
TW201138111A (en) Semiconductor device and manufacturing method thereof
JP2016058744A (en) Electronic device
JP5927316B2 (en) Method for manufacturing semiconductor device
JP5612299B2 (en) Method for manufacturing transistor
JP6046794B2 (en) Method for manufacturing transistor
JP2015062250A (en) Transistor
JP5940124B2 (en) Method for manufacturing transistor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141127

R150 Certificate of patent or registration of utility model

Ref document number: 5657878

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees