JP5654847B2 - Optical module - Google Patents
Optical module Download PDFInfo
- Publication number
- JP5654847B2 JP5654847B2 JP2010256645A JP2010256645A JP5654847B2 JP 5654847 B2 JP5654847 B2 JP 5654847B2 JP 2010256645 A JP2010256645 A JP 2010256645A JP 2010256645 A JP2010256645 A JP 2010256645A JP 5654847 B2 JP5654847 B2 JP 5654847B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- optical
- signal wiring
- optical module
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
Description
本発明は、光信号を送信あるいは受信する光モジュールに関する。 The present invention relates to an optical module that transmits or receives an optical signal.
図10に示す光モジュール50は、発光(送信)側光モジュール50Aと受光(受信)側光モジュール50Bの各第1基板51の表面に形成された溝内に設けられた内部導波路52と、この溝の先端部に形成された光路変換用のミラー部53とが設けられている。また、各第1基板51の表面に実装され、ミラー部53を介して内部導波路52のコア部に光信号を発光し、若しくはミラー部53を介して内部導波路52のコア部からの光信号を受光する発光素子(光素子)54Aと受光素子(光素子)54Bとが設けられている。さらに、発光素子54Aと受光素子54Bの各内部導波路52のコア部と光学的に結合される外部導波路(光ファイバー)55が設けられている(特許文献1参照)。なお、特許文献1では、外部導波路として、樹脂光導波路を薄型化したフレキシブルなフィルム状のものを用いている。
An
この特許文献1では、各第1基板51の表面に、発光素子54Aの発光面と受光素子54Bの受光面を実装面として、それぞれバンプでフリップチップ実装している。
In this
また、各第1基板51は、別の第2基板(インタポーザ基板)56の表面にそれぞれ設置されている。この各第2基板56の表面には、発光素子54Aに電気信号を送信するためのIC回路が形成されたIC基板57Aと、受光素子54Bからの電気信号を受信するためのIC回路が形成されたIC基板57Bがそれぞれ実装されている。なお、59は、各IC基板57A,57Bを他の回路装置に電気的に接続するためのコネクタである。
Each
図11に詳細に示すように、各第1基板51の発光素子54Aと受光素子54Bの各信号配線60sとグランド配線60g,60gはメタル配線(銅や金スパッタによるパターニング回路)で形成されている。また、メタル配線である各信号配線60sとグランド配線60g,60gは、各第2基板6のIC基板57A,57Bにワイヤーボンディング58でそれぞれ電気的に接続されている。
As shown in detail in FIG. 11, the
なお、絶縁膜を介して信号線とシールド線とを設ける配線基板は提案されている(特許文献2参照)。 A wiring board in which a signal line and a shield line are provided via an insulating film has been proposed (see Patent Document 2).
ところで、特許文献1のような光モジュールにおいて、発光素子54A(受光素子54B)と第1基板51の表面(上面)に形成されたメタル配線60s,60gとのインピーダンス整合がとれないため、高周波回路の伝送特性が劣化する。ここで、第1基板51の誘電率および厚さが一定の場合、信号配線とグランド配線の幅および間隔を変えてインピーダンスを制御することができる。
By the way, in the optical module as in
しかしながら、第1基板51としてシリコン基板(シリコンベンチ)を用いた場合、配線幅は、ワイヤーボンディング58の間隔、発光素子54Aと受光素子54Bのメタルパッドの間隔で制限される。したがって、最適なインピーダンスになるように、配線幅/間隔を設定することが難しいという問題があった。
However, when a silicon substrate (silicon bench) is used as the
本発明は、前記問題を解消するためになされたもので、信号メタル配線とグランド面との距離を調整することで、インピーダンスを最適にコントロールすることができる光モジュールを提供することを目的とするものである。 The present invention has been made to solve the above problems, and an object thereof is to provide an optical module capable of optimally controlling impedance by adjusting the distance between a signal metal wiring and a ground plane. Is.
前記課題を解決するために、本発明は、シリコン基板の表面に形成された光路用溝と、この光路用溝の先端部に形成された光路変換用のミラー部と、前記光路用溝の後端部付近に位置する外部導波路と、前記ミラー部と対向するように前記シリコン基板の表面に実装され、ミラー部を介して外部導波路に光信号を発光し、若しくはミラー部を介して外部導波路からの光信号を受光する光素子とを備えた光モジュールにおいて、前記光素子の信号配線はメタル配線で構成され、前記シリコン基板の表面に形成された下向き凹部と、前記下向き凹部の内面と前記基板の表面とに跨って形成されたグランド面と、前記下向き凹部内の前記グランド面を覆うように前記下向き凹部に充填された樹脂部と、前記グランド面の略真上に位置して、前記樹脂部の表面に形成された前記信号配線とでなり、前記下向き凹部の深さを変えて、前記信号配線と前記グランド面との距離を調整することを特徴とする光モジュールを提供するものである。 In order to solve the above-described problems, the present invention provides an optical path groove formed on the surface of a silicon substrate, an optical path conversion mirror formed at the tip of the optical path groove, and an optical path groove An external waveguide located near the edge and mounted on the surface of the silicon substrate so as to face the mirror, and emits an optical signal to the external waveguide via the mirror, or externally via the mirror An optical module including an optical element that receives an optical signal from a waveguide, wherein the signal wiring of the optical element is formed of a metal wiring, a downward recess formed on the surface of the silicon substrate, and an inner surface of the downward recess And a ground surface formed across the surface of the substrate, a resin portion filled in the downward concave portion so as to cover the ground surface in the downward concave portion, and positioned substantially directly above the ground surface , The resin The result in the signal wiring formed on the surface of, by changing the depth of the downwardly concave portion, there is provided an optical module, characterized in that adjusting the distance between the signal line and the ground plane.
前記シリコン基板はグランドに接地され、前記下向き凹部のグランド面は前記シリコン基板を介してグランドに接地されている構成とすることができる。 The silicon substrate may be grounded, and the ground surface of the downward recess may be grounded via the silicon substrate.
前記各凹部はエッチングにより形成されている構成とすることができる。 Each of the recesses may be formed by etching.
本発明によれば、光素子の信号配線にグランド面が所定の距離を隔てるように配置したから、信号配線とグランド面との距離を調整することで、インピーダンスを最適にコントロールすることができる。
また、シリコン基板の下向き凹部の内面にグランド面を形成し、このグランド面を覆うように下向き凹部に充填した樹脂部の表面に光素子の信号配線を形成する。したがって、下向き凹部の深さを変えて、信号配線とグランド面との距離を調整することで、インピーダンスを最適にコントロールすることができる。また、シリコン基板に、エッチング工程で、光路用溝と同時に下向き凹部を形成することが可能であるから、最小限の工程でインピーダンスをコントロールすることができる。
According to the present invention, since the ground plane is arranged at a predetermined distance from the signal wiring of the optical element, the impedance can be optimally controlled by adjusting the distance between the signal wiring and the ground plane.
In addition, a ground surface is formed on the inner surface of the downward concave portion of the silicon substrate, and a signal wiring of the optical element is formed on the surface of the resin portion filled in the downward concave portion so as to cover the ground surface. Therefore, the impedance can be optimally controlled by changing the depth of the downward recess and adjusting the distance between the signal wiring and the ground plane. Further, since it is possible to form a downward recess simultaneously with the optical path groove in the silicon substrate by an etching process, the impedance can be controlled with a minimum number of processes.
以下、本発明を実施するための形態について、図面を参照しながら詳細に説明する。図1は本発明に係る光モジュールの概略側面図である。図2は図1の発光側の光モジュールの第1基板1であり、(a)は側面断面図、(b)は(a)のI−I線断面図、(c)は(a)のII−II線断面図である。図3は第1基板1であり、(a)は斜視図、(b)は内部導波路16を形成した斜視図である。図4は第1基板1であり、(a)は発光素子12aを実装した斜視図、(b)は光ファイバー2を挿入した斜視図である。図5(a)は押さえブロック24を固定した斜視図、図5(b)は光ファイバー2の斜視図である。
Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings. FIG. 1 is a schematic side view of an optical module according to the present invention. 2 is a
図1において、光モジュールは、発光側光モジュール40Aと受光側光モジュール40Bと、発光側と受光側の光モジュール40A,40Bを光学的に結合する光ファイバー2とを備えている。
In FIG. 1, the optical module includes a light emitting side
第1基板1は、実装時の熱の影響や使用環境による応力の影響を避けるために、剛性が必要である。また、光伝送の場合は、発光素子から受光素子までの光結合効率が必要になるので、光素子を高精度に実装することや使用中の位置変動を極力抑制する必要がある。このため、第1基板1として、本実施形態ではシリコン(Si)基板が採用されている。
The
特にシリコン基板であれば、シリコンの結晶方位を利用して表面に高精度のエッチング溝加工が可能〔この溝を利用して高精度なミラー部15(後述)、溝内に内部導波路16(後述)を形成する。〕となる。また、シリコン基板は、平坦性も良好である。 In particular, in the case of a silicon substrate, it is possible to process a highly accurate etching groove on the surface by utilizing the crystal orientation of silicon [a highly accurate mirror portion 15 (described later) using this groove, and an internal waveguide 16 ( (To be described later). ]. In addition, the silicon substrate has good flatness.
第1基板1は、それよりもサイズが大きい第2基板(インタポーザ基板)6の表面(上面)にそれぞれ設置されている。各第2基板6の裏面(下面)には、他の回路装置に電気的に接続するためのコネクタ7がそれぞれ取付けられている。
The
第1基板1の表面(上面)には、電気信号を光信号に変換する発光素子12aが発光面を下向きとしてバンプ12c(図2参照)でフリップチップ実装されている。また、第2基板6の表面には、この発光素子12aに電気信号を送信するためのIC回路が形成されたIC基板(信号処理部)4aが実装されている。
On the surface (upper surface) of the
発光素子12aとして、本実施形態では、半導体レーザである面発光レーザ〔VCSEL(Vertical Cavity Surface Emitting Laser)〕が採用されている。この発光素子12aはLED等でもよい。
In the present embodiment, a surface emitting laser (VCSEL (Vertical Cavity Surface Emitting Laser)) that is a semiconductor laser is employed as the
IC基板4aは、前記VCSELを駆動させるドライバICであり、発光素子12aの近傍に配設されている。そして、後で説明するが、図11の場合と同様に(括弧内の符号を参照)、第1基板1(51)の発光素子12a(54A)の信号配線(60s)とグランド配線(60g,60g)はメタル配線(銅や金スパッタによるパターニング回路)で形成されている。また、メタル配線である信号配線(60s)とグランド配線(60g,60g)は、第2基板6(56)のIC基板4a(57A)にワイヤーボンディング(58)で電気的に接続されている。
The
第1基板1の表面には、図3(a)に示すように、略台形状の第1溝(導波路形成用溝)1aと、第1溝1aよりも深い略V字形状の第2溝1bが前後方向に連なって形成されている。なお、第1溝1aは、第2溝1bよりも浅い略V字形状の溝であってもよい。
On the surface of the
第1溝1aの先端部には、発光素子12aの真下となる位置に、光路を90度屈曲させるための光路変換用のミラー部15が形成されている。
At the tip of the
第1基板1の第1溝1a内には、図3(b)に示すように、第1基板1の発光素子12aと光学的に結合する内部導波路16が設けられている。この内部導波路16は、ミラー部15から第2溝1bの方向に延在していて、第1溝1aの後端部1dと面一となっている。
As shown in FIG. 3B, an
内部導波路16は、光が伝播する屈折率の高い断面略正方形状のコア部17と、それよりも屈折率の低いクラッド部18とから構成されている。図2(c)のように、コア部17の左右の両面は、クラッド部18で覆われている。なお、第1溝1aが第2溝1bよりも浅い略V字形状の溝である場合には、コア部17は、断面略正方形状でなく、略V字形状の溝に沿った断面略五角形状に形成する。また、第1溝1a内に、内部導波路16を必ずしも設ける必要はなく、この場合には、第1溝1aは光路用溝となる。
The
図4(a)のように、内部導波路16が設けられた第1基板1の表面の所定位置には、発光素子12aが実装され、この発光素子12aとコア部17との間の空間には、図2(a)のように、光学透明樹脂13が充填されている。
As shown in FIG. 4A, a
図1に戻って、受光側光モジュール40Bについて説明する。この受光側光モジュール40Bの第1基板1の基本的な構成は、発光側光モジュール40Aの第1基板1と同様に構成されている。ただし、受光側光モジュール40Bの第1基板1の表面(上面)に、光信号を電気信号に変換する受光素子12bが受光面を下向きとしてバンプでフリップチップ実装されている。また、第2基板6の表面に、この受光素子12bに電気信号を送信するためのIC回路が形成されたIC基板(信号処理部)4bが実装されている点で、発光側光モジュール40Aの第1基板1と異なる。この受光素子12bとしては、PD(Photo Diode)が採用されており、IC基板4bは、電流・電圧の変換を行うTIA(Trans−impedance Amplifier)などの素子である。
Returning to FIG. 1, the light-receiving side
次に、光ファイバー2を説明する。光ファイバー2は、図1および図5に示すように、発光側光モジュール40Aのコア部17と、受光側光モジュール40Bのコア部17とを光学的に結合可能なファイバーコア部21を内部に有している。そして、このファイバーコア部21の外周を包囲するファイバークラッド部22と、このファイバークラッド部22の外周を被覆する被覆部23とで構成されるコードタイプである。このファイバーコア部21とファイバークラッド部22と被覆部23は円形状である。
Next, the
光ファイバー2は、図1のように、第1基板1の第2溝1bの手前付近で被覆部23が剥がされて、ファイバークラッド部22が露出されている。
As shown in FIG. 1, the
そして、図2(a)(c)および図4(b)のように、第1基板1の第2溝1bに光ファイバー2のファイバークラッド部22を設置して、第1溝1aとの境部分の立ち上がり傾斜部でファイバークラッド部22の位置決めをする。このときに、第1基板1の内部導波路16のコア部17と光ファイバー2のファイバーコア部21の光軸が一致した位置決め状態で光学的に結合されるようになる。
Then, as shown in FIGS. 2A, 2C, and 4B, the fiber clad
第1基板1の内部導波路16のコア部17の端面と光ファイバー2のファイバーコア部21の端面との間の隙間は、200μm以下となる。一般的には、光結合効率が100%となる、隙間0が好ましいが、本構成においては、第1基板1の溝幅と光ファイバークラッド部26の外径サイズの制約上、隙間は60μmから100μmとなる。
The gap between the end face of the
第1基板1の表面の位置において、図2(a)および図5のように、光ファイバー2のファイバークラッド部22の上部には押えブロック24が配置され、この押えブロック24と第2溝1bとの間の空間には、接着剤14が充填されている。
At the position of the surface of the
このように、光ファイバー2のファイバークラッド部22の先端側は、押えブロック24で第2溝1bに押え付けられた状態で、押えブロック24とともに第1基板1に接着剤14で接着固定されるようになる。
As described above, the front end side of the fiber clad
図6は、第1実施形態の発光側光モジュール40A−1(受光側光モジュール40Bでも同様。)であり、(a)は平面図、(b)は(a)のIII−III線断面図である。
6A and 6B are the light-emitting side
第1基板1の表面には、発光素子12aの部分から第1基板1の端部1fに亘って下向き台形状の凹部1eが形成されている。そして、この下向き凹部1eの内面と第1基板1の表面に跨って、グランド面(前記グランド配線に相当)30gが形成されている。
On the surface of the
また、下向き凹部1e内のグランド面30gを覆うように、下向き凹部1e内に絶縁性樹脂が充填された樹脂部31が形成されている。そして、発光素子12aのメタル配線である信号配線30sは、下向き凹部1eの底部に位置するグランド面30gの略真上に位置するように、樹脂部31の表面に形成されている。これにより、信号配線30sにグランド面30gが所定の距離Lを隔てるように配置されることになる。
Further, a
第1実施形態の発光側光モジュール40A−1であれば、第1基板(シリコン基板)1の下向き凹部1eの内面にグランド面30gを形成する。また、このグランド面30gを覆うように下向き凹部1eに充填した樹脂部31の表面に発光素子12aの信号配線30sを形成する。
In the light emitting side
したがって、下向き凹部1eの深さを変えて、信号配線30sとグランド面30gとの距離Lを調整することで、インピーダンスを最適にコントロールすることができる。また、第1基板(シリコン基板)1に、エッチング工程で、第1溝(光路用溝)1aと同時に下向き凹部1eを形成することが可能であるから、最小限の工程でインピーダンスをコントロールすることができる。
Therefore, the impedance can be optimally controlled by adjusting the distance L between the
なお、図6(b)に示したように、第1基板(シリコン基板)1をグランドに接地し、下向き凹部1eのグランド面30gを第1基板1を介してグランドに接地することもできる。これによれば、シリコン基板に安価な低抵抗基板を使用できるので、低コスト化が図れるようになる。
As shown in FIG. 6B, the first substrate (silicon substrate) 1 can be grounded, and the ground surface 30 g of the
図7は、第2実施形態の発光側光モジュール40A−2であり、(a)は平面図、(b)は(a)のIV−IV線断面図である。
7A and 7B show the light-emitting side
第1基板1の裏面には、発光素子12aの部分から第1基板1の端部1fに亘って上向き台形状の凹部1gが形成されている。そして、この上向き凹部1gの底内面に、グランド面(前記グランド配線に相当)30gが形成されている。
On the back surface of the
そして、発光素子12aのメタル配線である信号配線30sは、上向き凹部1gの底部に位置するグランド面30gの略真上に位置するように、第1基板1の表面に形成されている。これにより、信号配線30sにグランド面30gが所定の距離Lを隔てるように配置されることになる。
The
第2実施形態の発光側光モジュール40A−2であれば、第1基板1の上向き凹部1gの底内面にグランド面30gを形成し、第1基板1板の表面に発光素子12aの信号配線30sを形成する。したがって、上向き凹部1gの深さを変えて、信号配線30sとグランド面30gとの距離Lを調整することで、インピーダンスを最適にコントロールすることができる。
In the light emitting side
第1,2実施形態において、各凹部1e,1gをエッチングにより形成すれば、各凹部1e,1gの深さは、エッチングで容易に調整できるから、信号配線30sとグランド面30gとの距離Lを高精度に調整することができる。
In the first and second embodiments, if the
図8は、第3実施形態の発光側光モジュール40A−3であり、(a)は平面図、(b)は(a)のV−V線断面図である。
8A and 8B show the light-emitting side
第1基板1の表面には信号配線30sが形成されている。また、信号配線30sの表面には絶縁体32が配置されている。そして、信号配線30sの略真上に位置して、絶縁体32の表面全体にグランド面30gが形成されている。
A
第3実施形態の発光側光モジュール40A−3であれば、第1基板1の表面に信号配線30sを形成し、信号配線30sの表面に配置した絶縁体32の表面にグランド面30gを形成する。したがって、絶縁体32の厚みを変えて、信号配線30sとグランド面30gとの距離Lを調整することで、インピーダンスを最適にコントロールすることができる。
In the light emitting side
また、外部導波路が光ファイバー2である場合、この光ファイバー2を押さえる押さえ板24として用いるガラス基板あるいは樹脂基板を延長すれば、絶縁体32として利用(兼用)することができるから、低コスト化が図れるようになる。
Further, when the external waveguide is the
図9は、第4実施形態の発光側光モジュール40A−4であり、(a)は平面図、(b)は(a)のIV−IV線断面図である。
9A and 9B show the light-emitting side
第1基板1の表面には信号配線30sが形成されている。また、グランドに接地されて、信号配線30sの略真上に絶縁層33を介して位置するシールドカバー34が配置されている。このシールドカバー34は、略逆U字状に形成されて、発光素子12aの部分から第1基板1の端部1fに亘って延在する。そして、両側部34bが第1基板1の両側端部1hに嵌まり合うとともに、上端部34bがグランド面30gとして、信号配線30sの略真上に位置するようになる。
A
第4実施形態の発光側光モジュール40A−4であれば、第1基板1の表面に信号配線30sを形成し、グランドに接地したシールドカバー34の上端部34aをグランド面30gとして、信号配線30sの略真上に絶縁層33を介して位置させる。したがって、絶縁層33の厚みを変えて(換言すれば、シールドカバー34の高さを変えて)、信号配線30sと、グランド面30gであるシールドカバー34の上端部34aとの距離Lを調整することで、インピーダンスを最適にコントロールすることができる。また、シールドカバー34とインピーダンスコントロール用のグランド面30gを兼用できるので、低コスト化が図れるようになる。
In the light emitting side
また、絶縁層33は空気層であるから、絶縁用部材を用いることなく、距離Lの調整が簡単に行えるようになる。 Further, since the insulating layer 33 is an air layer, the distance L can be easily adjusted without using an insulating member.
以上のように、本発明に係る光モジュールは、シリコン基板の表面に形成された光路用溝と、この光路用溝の先端部に形成された光路変換用のミラー部と、前記光路用溝の後端部付近に位置する外部導波路のコア部と、前記ミラー部と対向するように前記シリコン基板の表面に実装され、ミラー部を介してコア部に光信号を発光し、若しくはミラー部を介してコア部からの光信号を受光する光素子とを備えた光モジュールにおいて、前記光素子の信号配線はメタル配線で構成され、前記信号配線にグランド面が所定の距離を隔てるように配置されていることを特徴とするものである。 As described above, the optical module according to the present invention includes the optical path groove formed on the surface of the silicon substrate, the optical path conversion mirror formed at the tip of the optical path groove, and the optical path groove. Mounted on the surface of the silicon substrate so as to face the mirror part and the core part of the external waveguide located near the rear end part, and emits an optical signal to the core part via the mirror part, or And an optical module that receives an optical signal from the core portion, the signal wiring of the optical element is composed of a metal wiring, and the ground plane is arranged at a predetermined distance from the signal wiring. It is characterized by that.
これによれば、光素子の信号配線にグランド面が所定の距離を隔てるように配置したから、信号配線とグランド面との距離を調整することで、インピーダンスを最適にコントロールすることができる。 According to this, since the ground plane is arranged at a predetermined distance from the signal wiring of the optical element, the impedance can be optimally controlled by adjusting the distance between the signal wiring and the ground plane.
また、前記シリコン基板の表面に形成された下向き凹部と、前記下向き凹部の内面に形成されたグランド面と、前記グランド面を覆うように前記下向き凹部に充填された樹脂部と、前記グランド面の略真上に位置して、前記樹脂部の表面に形成された前記信号配線とでなる構成とすることができる。 A downward recess formed on the surface of the silicon substrate; a ground surface formed on an inner surface of the downward recess; a resin portion filled in the downward recess so as to cover the ground surface; and It can be set as the structure which consists of the said signal wiring formed in the surface of the said resin part located substantially right above.
これによれば、シリコン基板の下向き凹部の内面にグランド面を形成し、このグランド面を覆うように下向き凹部に充填した樹脂部の表面に光素子の信号配線を形成する。したがって、下向き凹部の深さを変えて、信号配線とグランド面との距離を調整することで、インピーダンスを最適にコントロールすることができる。また、シリコン基板に、エッチング工程で、光路用溝と同時に下向き凹部を形成することが可能であるから、最小限の工程でインピーダンスをコントロールすることができる。 According to this, the ground surface is formed on the inner surface of the downward recess of the silicon substrate, and the signal wiring of the optical element is formed on the surface of the resin portion filled in the downward recess so as to cover the ground surface. Therefore, the impedance can be optimally controlled by changing the depth of the downward recess and adjusting the distance between the signal wiring and the ground plane. Further, since it is possible to form a downward recess simultaneously with the optical path groove in the silicon substrate by an etching process, the impedance can be controlled with a minimum number of processes.
また、前記シリコン基板はグランドに接地され、前記下向き凹部のグランド面は前記シリコン基板を介してグランドに接地されている構成とすることができる。 The silicon substrate may be grounded, and the ground surface of the downward recess may be grounded via the silicon substrate.
これによれば、シリコン基板に安価な低抵抗基板を使用できるので、低コスト化が図れるようになる。 According to this, since an inexpensive low-resistance substrate can be used for the silicon substrate, the cost can be reduced.
また、前記シリコン基板の裏面に形成された上向き凹部と、前記上向き凹部の内面に形成されたグランド面と、前記グランド面の略真上に位置して、前記シリコン基板の表面に形成された前記信号配線とでなる構成とすることができる。 Further, the upward concave portion formed on the back surface of the silicon substrate, the ground surface formed on the inner surface of the upward concave portion, and the surface formed on the surface of the silicon substrate, located substantially directly above the ground surface. The signal wiring can be configured.
これによれば、シリコン基板の上向き凹部の内面にグランド面を形成し、シリコン基板の表面に光素子の信号配線を形成する。したがって、上向き凹部の深さを変えて、信号配線とグランド面との距離を調整することで、インピーダンスを最適にコントロールすることができる。 According to this, the ground surface is formed on the inner surface of the upward concave portion of the silicon substrate, and the signal wiring of the optical element is formed on the surface of the silicon substrate. Therefore, the impedance can be optimally controlled by changing the depth of the upward concave portion and adjusting the distance between the signal wiring and the ground plane.
また、前記各凹部はエッチングにより形成されている構成とすることができる。 Moreover, each said recessed part can be set as the structure currently formed by the etching.
これによれば、各凹部の深さは、エッチングで容易に調整できるから、信号配線とグランド面との距離を高精度に調整することができる。 According to this, since the depth of each concave portion can be easily adjusted by etching, the distance between the signal wiring and the ground plane can be adjusted with high accuracy.
また、前記シリコン基板の表面に形成された前記信号配線と、前記信号配線の表面に配置された絶縁体と、前記信号配線の略真上に位置して、前記絶縁体の表面に形成されたグランド面とでなる構成とすることができる。 In addition, the signal wiring formed on the surface of the silicon substrate, the insulator disposed on the surface of the signal wiring, and formed on the surface of the insulator, located almost directly above the signal wiring. It can be configured by a ground plane.
これによれば、シリコン基板の表面に信号配線を形成し、信号配線の表面に配置した絶縁体の表面にグランド面を形成する。したがって、絶縁体の厚みを変えて、信号配線とグランド面との距離を調整することで、インピーダンスを最適にコントロールすることができる。 According to this, the signal wiring is formed on the surface of the silicon substrate, and the ground surface is formed on the surface of the insulator disposed on the surface of the signal wiring. Therefore, the impedance can be optimally controlled by changing the thickness of the insulator and adjusting the distance between the signal wiring and the ground plane.
また、前記絶縁体は、ガラス基板あるいは樹脂基板である構成とすることができる。 The insulator may be a glass substrate or a resin substrate.
これによれば、外部導波路が光ファイバーである場合、この光ファイバーを押さえる押さえ板として用いるガラス基板あるいは樹脂基板を利用することができるから、低コスト化が図れるようになる。 According to this, when the external waveguide is an optical fiber, a glass substrate or a resin substrate used as a pressing plate for pressing the optical fiber can be used, so that the cost can be reduced.
また、前記シリコン基板の表面に形成された前記信号配線と、グランドに接地されて、前記信号配線の略真上に絶縁層を介して位置するシールドカバーとでなる構成とすることができる。 Further, the signal wiring formed on the surface of the silicon substrate and a shield cover that is grounded to the ground and is positioned directly above the signal wiring through an insulating layer may be used.
これによれば、シリコン基板の表面に信号配線を形成し、グランドに接地したシールドカバーを信号配線の略真上に絶縁層を介して位置させる。したがって、絶縁層の厚みを変えて、信号配線とグランド面であるシールドカバーとの距離を調整することで、インピーダンスを最適にコントロールすることができる。また、シールドカバーとインピーダンスコントロール用のグランド面を兼用できるので、低コスト化が図れるようになる。 According to this, the signal wiring is formed on the surface of the silicon substrate, and the shield cover grounded to the ground is positioned substantially directly above the signal wiring through the insulating layer. Therefore, the impedance can be optimally controlled by changing the thickness of the insulating layer and adjusting the distance between the signal wiring and the shield cover which is the ground plane. In addition, since the shield cover and the ground plane for impedance control can be used together, the cost can be reduced.
また、前記絶縁層は、空気層である構成とすることができる。 The insulating layer may be an air layer.
これによれば、絶縁層が空気層であれば、絶縁用部材を用いることなく、距離の調整が簡単に行えるようになる。 According to this, if the insulating layer is an air layer, the distance can be easily adjusted without using an insulating member.
1 第1基板(シリコン基板)
1a 第1溝(光路用溝)
1e 下向き凹部
1g 上向き凹部
2 光ファイバー
12a 発光素子(光素子)
15 ミラー部
16 内部導波路
21 ファイバーコア部
24 押さえブロック(ガラス基板あるいは樹脂基板)
30a 信号配線(メタル配線)
30g グランド面(グランド配線)
31 樹脂部
32 絶縁体(ガラス基板あるいは樹脂基板)
33 絶縁層
34 シールドカバー
L 距離
1 First substrate (silicon substrate)
1a 1st groove (groove for optical path)
1e Downward concave part 1g Upward
15
30a Signal wiring (metal wiring)
30g Ground plane (Ground wiring)
31
33 Insulating
Claims (3)
前記光素子の信号配線はメタル配線で構成され、
前記シリコン基板の表面に形成された下向き凹部と、前記下向き凹部の内面と前記基板の表面とに跨って形成されたグランド面と、前記下向き凹部内の前記グランド面を覆うように前記下向き凹部に充填された樹脂部と、前記グランド面の略真上に位置して、前記樹脂部の表面に形成された前記信号配線とでなり、
前記下向き凹部の深さを変えて、前記信号配線と前記グランド面との距離を調整することを特徴とする光モジュール。 An optical path groove formed on the surface of the silicon substrate, an optical path conversion mirror formed at the tip of the optical path groove, an external waveguide located near the rear end of the optical path groove, and An optical element mounted on the surface of the silicon substrate so as to face the mirror part, and emitting an optical signal to the external waveguide via the mirror part or receiving an optical signal from the external waveguide via the mirror part; In an optical module with
The signal wiring of the optical element is composed of metal wiring,
A downward recess formed on the surface of the silicon substrate, a ground surface formed across the inner surface of the downward recess and the surface of the substrate, and the downward recess so as to cover the ground surface in the downward recess The filled resin part and the signal wiring formed on the surface of the resin part, located substantially directly above the ground surface,
An optical module , wherein the distance between the signal wiring and the ground plane is adjusted by changing the depth of the downward recess .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010256645A JP5654847B2 (en) | 2010-11-17 | 2010-11-17 | Optical module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010256645A JP5654847B2 (en) | 2010-11-17 | 2010-11-17 | Optical module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012108289A JP2012108289A (en) | 2012-06-07 |
JP5654847B2 true JP5654847B2 (en) | 2015-01-14 |
Family
ID=46493979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010256645A Expired - Fee Related JP5654847B2 (en) | 2010-11-17 | 2010-11-17 | Optical module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5654847B2 (en) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3204355B2 (en) * | 1993-08-09 | 2001-09-04 | 日本電信電話株式会社 | Optical / electronic hybrid mounting substrate, method of manufacturing the same, and optical / electronic hybrid integrated circuit |
JPH10332983A (en) * | 1997-05-30 | 1998-12-18 | Kyocera Corp | Optical waveguide device |
JPH1126784A (en) * | 1997-07-03 | 1999-01-29 | Nec Corp | Optical semiconductor module and manufacture thereof |
JP4215495B2 (en) * | 2002-01-10 | 2009-01-28 | 三洋電機株式会社 | WIRING STRUCTURE, ITS MANUFACTURING METHOD, AND SEMICONDUCTOR DEVICE AND WIRING BOARD HAVING WIRING STRUCTURE |
JP2004279892A (en) * | 2003-03-18 | 2004-10-07 | Japan Aviation Electronics Industry Ltd | Bidirectional optical module |
JP2006113333A (en) * | 2004-10-15 | 2006-04-27 | Matsushita Electric Ind Co Ltd | Optical transmission component, optical transmission module, optical transmission apparatus using them, and electronic equipment mounted with them |
JP4793490B2 (en) * | 2009-12-16 | 2011-10-12 | ソニー株式会社 | Optical coupling device and manufacturing method thereof |
-
2010
- 2010-11-17 JP JP2010256645A patent/JP5654847B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012108289A (en) | 2012-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5919573B2 (en) | Optical module | |
JP5102815B2 (en) | Photoelectric composite wiring module and manufacturing method thereof | |
JP5664905B2 (en) | Photoelectric conversion module | |
EP2059841B1 (en) | Photoelectric converter | |
JP4830607B2 (en) | Photoelectric conversion device, manufacturing method thereof, and external waveguide | |
JP5302714B2 (en) | Optical connector | |
US9470864B1 (en) | Photoelectric conversion module | |
US7406229B2 (en) | Optical module | |
TWI521250B (en) | Electrical-to-optical and optical-to-electrical converter plug | |
JP5690324B2 (en) | Optical module | |
TWI507753B (en) | Lens parts and light modules with their light | |
US20120076454A1 (en) | Optical module and method for manufacturing the same | |
CN103250471B (en) | Printed circuit board assembly and method for manufacturing the same | |
JP2014102399A (en) | Optical module and method for manufacturing the same | |
US9046668B2 (en) | Optical module | |
JP5654317B2 (en) | Optical module | |
US8888381B2 (en) | Optical module base and optical module | |
JP5654847B2 (en) | Optical module | |
JP4876830B2 (en) | Photoelectric conversion device | |
JP2012069882A (en) | Optical module | |
JP5879541B2 (en) | Optical module | |
JP2017090680A (en) | Optical wiring connection structure and optical wiring connection method | |
JP5834963B2 (en) | Optical module | |
JP5647485B2 (en) | Optical module | |
JP5654316B2 (en) | Optical module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140403 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141009 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20141015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5654847 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |