[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5650652B2 - 有向表面剥離を用いる絶縁体上半導体構造作成方法及び装置 - Google Patents

有向表面剥離を用いる絶縁体上半導体構造作成方法及び装置 Download PDF

Info

Publication number
JP5650652B2
JP5650652B2 JP2011534746A JP2011534746A JP5650652B2 JP 5650652 B2 JP5650652 B2 JP 5650652B2 JP 2011534746 A JP2011534746 A JP 2011534746A JP 2011534746 A JP2011534746 A JP 2011534746A JP 5650652 B2 JP5650652 B2 JP 5650652B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
depth
donor semiconductor
weakened slice
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011534746A
Other languages
English (en)
Other versions
JP2012507868A (ja
Inventor
チェレクドジアン，サルコ
エス サイツ，ジェフリー
エス サイツ，ジェフリー
ジー クイラード，ジェイムズ
ジー クイラード，ジェイムズ
オー マシュメイヤー，リチャード
オー マシュメイヤー，リチャード
ジェイ ムーア，マイケル
ジェイ ムーア，マイケル
ウセンコ，アレックス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/290,384 external-priority patent/US8003491B2/en
Priority claimed from US12/290,362 external-priority patent/US7816225B2/en
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2012507868A publication Critical patent/JP2012507868A/ja
Application granted granted Critical
Publication of JP5650652B2 publication Critical patent/JP5650652B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

関連出願の説明
本出願は、２００８年１０月３０日に出願された米国特許出願第１２/２９０３８４号及び２００８年１０月３０に出願された米国特許出願第１２/２９０３６２号の優先権の恩典を主張する。上記特許出願明細書の内容はいずれも本明細書に参照として含まれる。
本発明は、非円形断面及び／または比較的大きな断面積を有するような、絶縁体上半導体(ＳＯＩ)構造の作成に関する。
絶縁体上半導体デバイスは、市場需要が高まり続けているから、一層望ましくなっている。ＳＯＩ技術は、高性能の、薄膜トランジスタ(ＴＦＴ)、太陽電池、アクティブマトリックスディスプレイ、有機発光ダイオード(ＯＬＥＤ)ディスプレイ及び液晶ディスプレイ(ＬＣＤ)のような、ディスプレイ、集積回路、光起電力デバイス、等のために益々重要になっている。ＳＯＩ構造には絶縁材料上の、シリコンのような、半導体材料の薄層を含めることができる。
ＳＯＩ構造を得る様々な手段には、格子整合基板上のシリコン(Ｓｉ)のエピタキシャル成長及び単結晶シリコンウエハの別のシリコンウエハへの接合がある。別の方法には、水素イオンまたは酸素イオンを注入して、酸素イオン注入の場合にはＳｉウエハ内にＳｉで覆われた埋込酸化物層を形成し、水素イオン注入の場合には薄いＳｉ層を分離(表面剥離)して酸化物層を有する別のＳｉウエハに接合させる、イオン注入法がある。
特許文献１は表面剥離法を用いるＳＯＧ(ガラス上半導体)構造を作成するプロセスを開示している。このプロセスは、(i)接合表面を形成するためにシリコンウエハ表面を水素イオン注入にかける工程、(ii)ウエハの接合表面をガラス基板に接触させる工程、(iii)ウエハ及びガラス基板にそれらの間の接合形成を容易にするために圧力、温度及び電圧を印加する工程、及び(iv)ガラス基板及びシリコンの薄層をシリコンウエハから分離する工程を含む。
上記手法は、いくつかの状況の下で、及び／またはいくつかの用途に用いられる場合に、望ましくない影響を受け易い。図１Ａ〜１Ｄを参照すれば、半導体ウエハ２０の面内で注入ドーズ量が密度及び深さに関して一様であるように、半導体ウエハ２０に表面２１を通してイオン、例えば水素イオンが、注入される。
図１Ａを参照すれば、シリコンのような、半導体材料に、Ｈイオンのような、イオンが注入されると、損傷部位が形成される。損傷部位の層が表面剥離層２２を定める。これらの損傷部位のいくつかでは核形成がおこって、アスペクト比が非常に大きいプレートレットができる(プレートレットは非常に大きな実効直径を有するが、厚さはほとんどない)。注入イオンによって生じる、Ｈ２のような、ガスがプレートレット内に拡散してアスペクト比が比較的大きい気泡を形成する。そのような気泡内のガス圧は非常に高くなることができ、約１０キロバール(１０９Ｐａ)もの高圧になると推定されている。
図１Ｂの双方向矢印で示されるように、プレートレットの実効直径は、プレートレットが互いに十分接近し、残余のシリコンではガスの高圧に耐えるには弱すぎるまで大きくなる。分離前線の始発優先点はないから、複数の分離前線がランダムに形成され、複数のクラックが半導体ウエハ２０を通って伝搬する。
半導体ウエハ３０の辺近傍では、水素に富んだ面から注入水素が比較的大きな率で脱け出すことができる。これは、シンク(すなわち、ウエハ２０の側壁)が近接しているためにそうなる。さらに詳しくは、注入中、イオン(例えば、水素の陽子)は半導体(例えばシリコン)ウエハ２０の格子構造を通過しながら減速し、いくつかのシリコン原子をそれぞれの格子点から変位させ、欠陥面を形成する。水素イオンが運動エネルギーを失うと、水素イオンは原子水素になり、原子水素面を別に定める。欠陥面及び原子水素面はいずれも、室温ではシリコン格子内で不安定である。したがって、欠陥(空孔)及び原子水素は互いに向けて移動し、熱的に安定な空孔−水素種を形成する。多くの種が集合して富水素面を形成する(加熱すると、シリコン格子は概ね富水素面に沿って劈開する)。
必ずしも全ての空孔及び水素が水素−空孔種への崩壊を受けるわけではない。いくつかの原子水素種は空孔面から拡散して離れ、最終的にシリコンウエハ２０から去る。したがって、原子水素のいくらかは表面剥離層２２の劈開に貢献しない。シリコンウエハ２０の辺近傍では、水素原子が格子から脱け出る経路が他にもある。したがって、シリコンウエハ２０の辺領域の水素濃度は低くなり得る。水素濃度の低下の結果、分離を支援するに十分な力の発現には温度を高くするかまたは時間を長くする必要が生じる。
したがって、分離プロセス中、分離されていない辺によりテント様構造２４が形成される。臨界圧力において、{１１１}面のような、比較的弱い面に沿って残余半導体材料の破断がおこり(図１Ｃ)、半導体ウエハ２０からの表面剥離層２２の分離が完了する(図１Ｄ)。しかし、辺２２Ａ，２２Ｂは損傷部位によって定められる主劈開面から外れている。この非平面劈開は望ましくない。分離の他の特徴には、破断がおこった、「峡谷」でプレートレットまたは気泡が囲まれた「台地」を有するとして表すことができる、表面剥離層２２がある。そのような台地及び峡谷は、図示尺度においてはそのような詳細を再現できないから、図１Ｄには正確に示されていないことに注意されない。
本発明をいかなる動作理論にも限定せずに、本出願の発明者等は、分離の開始から分離完了までの時間は上述した手法を用いて１０マイクロ秒台であると考える。言い換えれば、分離のランダムな開始及び伝搬は約３０００ｍ/秒台である。やはり本発明をいかなる動作理論にも限定せずに、本出願の発明者等は、上述した表面剥離層２２の劈開表面の望ましくない特徴にこの分離速度が寄与すると考えている。
特許文献２は、半導体基板１０への一様深さ,Ｚ０までの一様イオン注入と、ウエハを分離の開始させるであろう温度より低い温度にし、次いで「制御された劈開前線」を達成するために注入深さ,Ｚ０近傍で基板１０の辺に複数のエネルギーインパルスを与える、手法を説明している。特許文献２は、上記の手法が、少なくとも表面粗さに関して、いわゆる「ランダム」劈開に優る改善であると言明している。本発明では、特許文献２の「制御された劈開前線」手法とはかなり異なり、「ランダム」劈開手法とも異なる、有向分離手法がとられる。
上で論じた半導体ウエハ２０からの表面剥離層２２の分離にともなう問題は、ＳＯＩ構造の寸法が大きくなるにつれて、特に半導体ウエハが長方形の場合に、一層悪化する。そのような長方形半導体ウエハは、複数の半導体タイルが絶縁体基板に結合される用途に用いられ得る。タイル貼りＳＯＩ構造の作成に関するさらなる詳細は特許文献３に見ることができる。特許文献３の開示は全体が本明細書に参照として含まれる。
米国特許第７１７６５２８号明細書 米国特許第６０１０５７９号明細書 米国特許出願公開第２００７/０１１７３５４号明細書
提示を容易にするために、以下の議論は時にＳＯＩ構造に関する。この特定のタイプのＳＯＩ構造への言及は本発明の説明を容易にするためになされ、いかなる態様においても本発明を限定する目的はなく、またそのように解されるべきではない。本明細書において略語ＳＯＩは全般に、絶縁体上シリコン構造を含むがこれには限定されない、絶縁体上半導体構造を指して用いられる。同様に略語ＳＯＧは全般に、ガラス上シリコン構造を含むがこれには限定されない、ガラス上半導体構造を指して用いられる。略語ＳＯＩはＳＯＧ構造を包含する。
本発明の１つ以上の実施形態にしたがえば、絶縁体上半導体(ＳＯＩ)構造の形成に用いられる方法及び装置は、ドナー半導体ウエハの注入表面をイオン注入工程にかけて、ドナー半導体ウエハの表面剥離層を定める断面における弱化スライスを形成する工程、及び弱化スライスの１つ以上のパラメータがＸ軸方向及びＹ軸方向の少なくとも一方においてウエハ面内で空間的に変動するように、ドナー半導体ウエハを、イオン注入工程前、注入工程中または注入工程後に、空間的変化工程にかける工程を含む。
空間的変化工程は、ドナー半導体ウエハからの表面剥離層の分離の特徴を、そのような分離が有向であり、及び／または時間的に制御可能であるように、助長する。
パラメータには、(i)イオン注入工程で生じる核形成部位の密度、(ii)注入表面(または基準面)からの弱化スライスの深さ、(iii)注入表面を通り少なくとも弱化スライスまでの人工的に形成された損傷(例えば盲穴)の場所、及び(iv)温度勾配を用いる弱化スライス全体での欠陥部位の核形成及び／または圧力の増加、の内の１つ以上を、それだけでまたは組み合わせて、含めることができる。
本発明の方法及び装置はさらに、ドナー半導体ウエハの温度を弱化スライスの点、辺及び／または領域からの弱化スライスにおける分離を開始するに十分な温度まで高める工程を含む。ドナー半導体ウエハにはさらに、変化するパラメータの関数として有向で弱化スライスに実質的に沿って分離を続けるに十分な温度をかけることができる。
その他の態様、特徴、利点、等は、当業者には、本明細書の本発明の説明を添付図面とともに読めば、明らかになるであろう。
本発明の様々な態様を説明する目的のため、現在好ましい形態が図面に示されているが、本発明が図示される精確な配置及び機材に限定されないことは当然である。
全ての図面において、‘Ｘ’はＸ軸方向を表し、‘Ｙ’はＹ軸方向を表す。
図１Ａは従来技術にしたがう表面剥離プロセスを示すブロック図である。 図１Ｂは従来技術にしたがう表面剥離プロセスを示すブロック図である。 図１Ｃは従来技術にしたがう表面剥離プロセスを示すブロック図である。 図１Ｄは従来技術にしたがう表面剥離プロセスを示すブロック図である。 図２Ａは本発明の１つ以上の態様にしたがう表面剥離プロセスを示すブロック図である。 図２Ｂは本発明の１つ以上の態様にしたがう表面剥離プロセスを示すブロック図である。 図３Ａは、本発明の１つ以上の態様にしたがう、空間的に変化するパラメータが内部の弱化層または弱化スライスに関連付けられているドナー半導体ウエハの上面図である。 図３Ｂは図３Ａの空間的に変化するパラメータを図式表示するグラフである。３Ｂ.１は分離パラメータを意味する。 図３Ｃは図３Ａの空間的に変化するパラメータが弱化スライスの深さであることを図示表示するグラフである。３Ｃ.１は注入深さを意味する。 図４Ａは本発明の１つ以上の別の態様にしたがう別の空間的に変化するパラメータを有するドナー半導体ウエハの上面図である。 図４Ｂは本発明の１つ以上の別の態様にしたがうまた別の空間的に変化するパラメータを有するドナー半導体ウエハの上面図である。 図４Ｃは本発明の１つ以上の別の態様にしたがうさらにまた別の空間的に変化するパラメータを有するドナー半導体ウエハの上面図である。 図５Ａは、ドナー半導体ウエハの空間的に変化するパラメータを達成するように適合させることができる、イオン注入機の簡略化した概念図である。ｄＸ/ｄｔはｄＸ/ｄｔスキャンを意味し、ｄＹ/ｄｔはｄＹ/ｄｔスキャンを意味する。 図５Ｂは、ドナー半導体ウエハの空間的に変化するパラメータを達成するように適合させることができる、別のイオン注入機の簡略化した概念図である。 図５Ｃは、ドナー半導体ウエハの空間的に変化するパラメータを達成するように適合させることができる、別のイオン注入機の簡略化した概念図である。 図６Ａはドナー半導体ウエハ内の空間的に変化する核形成部位密度を達成するように適合させることができるイオン注入手法を示す。 図６Ｂはドナー半導体ウエハ内の空間的に変化する核形成部位密度を達成するように適合させることができるイオン注入手法を示す。６Ｂ.１は核形成部位密度を意味する。 図７Ａはドナー半導体ウエハ内の空間的に変化する注入深さを達成するように適合させることができるイオン注入手法を示す。 図７Ｂはドナー半導体ウエハ内の空間的に変化する注入深さを達成するように適合させることができるイオン注入手法を示す。７Ｂ.１は注入深さを意味する。 図７Ｃはイオン注入の傾き角と注入深さの間の関係を示すグラフである。７Ｃ.１はツイスト＝０のモデルを表し、７Ｃ.２はツイスト＝０の場合のデータを表し、７Ｃ.３はツイスト＝２３のモデルを表し、７Ｃ.４はツイスト＝２３の場合のデータを表す。 図７Ｄはイオン注入の傾き角と注入深さの間の関係を示すグラフである。７Ｄ.１は余弦則計算値を表し、７Ｄ.２はデータを表す。 図８Ａはドナー半導体ウエハ内の空間的に変化するイオン注入分布幅を達成するように適合させることができるイオン注入手法を示す。 図８Ｂはドナー半導体ウエハ内の空間的に変化するイオン注入分布幅を達成するように適合させることができるイオン注入手法を示す。８Ｂ.１は分布幅を表す。 図８Ｃはイオン注入の傾き角とストラグリングの間の関係を示すグラフである。曲線８.１は傾き＝±３°に対応し、曲線８.２は傾き＝±０.１°に対応する。 図９Ａはドナー半導体ウエハ内に空間的に変化するイオン注入深さを達成するように適合させることができる別のイオン注入手法を示す。 図９Ｂはドナー半導体ウエハ内に空間的に変化するイオン注入深さを達成するように適合させることができるまた別のイオン注入手法を示す。 図９Ｃはドナー半導体ウエハ内に空間的に変化するイオン注入深さを達成するように適合させることができるまた別のイオン注入手法を示す。 図９Ｄはドナー半導体ウエハ内に空間的に変化するイオン注入深さを達成するように適合させることができるまた別のイオン注入手法を示す。 図１０Ａはドナー半導体ウエハ内に空間的に変化する欠陥部位密度を達成するように適合させることができる別のイオン注入手法を示す。 図１０Ｂはドナー半導体ウエハ内に空間的に変化する欠陥部位密度を達成するように適合させることができる別のイオン注入手法を示す。 図１０Ｃはドナー半導体ウエハ内に空間的に変化する欠陥部位密度を達成するように適合させることができる別のイオン注入手法を示す。 図１０Ｄはドナー半導体ウエハ内に空間的に変化する欠陥部位密度を達成するように適合させることができる別のイオン注入手法を示す。 図１１はドナー半導体ウエハ内に空間的に変化する欠陥部位密度を達成するように適合させることができる別のイオン注入手法を示す。 図１２Ａはドナー半導体ウエハ内に空間的に変化する空間的に変化するパラメータプロファイルを達成するように適合させることができる時間−温度プロファイル手法を示す。１２.１は温度勾配を表す。 図１２Ｂはドナー半導体ウエハ内に空間的に変化する空間的に変化するパラメータプロファイルを達成するように適合させることができる時間−温度プロファイル手法を示す。
同様の参照数字は同様の要素を示す、図面を参照すれば、図２Ａ〜２Ｂに本発明の１つ以上の実施形態にしたがう中間ＳＯＩ構造(詳しくはＳＯＧ構造)が示されている。中間ＳＯＧ構造は、ガラスまたはガラス-セラミックの基板１０２のような、絶縁体基板、及びドナー半導体ウエハ１２０を有する。ガラスまたはガラス-セラミック基板１０２及びドナー半導体ウエハ１２０は、接合形成、融着、接着剤、等のような、技術上認められるプロセスのいずれかを用いて結合させられている。
ガラスまたはガラス-セラミック基板１０２とドナー半導体ウエハ１２０の結合の前に、ドナー半導体ウエハ１２０は露出された注入表面１２４を有する。ドナー半導体ウエハ１２０の注入表面１２１は表面剥離層１２２を定める断面に弱化スライス１２５を形成するためにイオン注入工程にかけられる。弱化スライス１２５はＸ-Ｙ直交軸方向で定められる(どこにでもとることができ、したがって図示されていない)基準面に対して実質的に平行である。Ｘ軸方向は図２Ａの左から右に示され、Ｙ軸方向は紙面においてＸ軸方向に垂直である(したがって図示されていない)。
ドナー半導体ウエハ１２０は、ドナー半導体ウエハ１２０からの表面剥離層１２２の分離の特性が方向的及び／または時間的に制御可能であるように、イオン注入工程前、注入工程中または注入工程後に、空間的変化工程にかけられる。本発明をいかなる動作理論にも限定するつもりは無しに、そのような方向的及び／または時間的な制御可能性により、表面剥離層１２２及びドナー半導体ウエハ１２０の(分離後の)より平滑な露出表面のような、改善された分離特性を得ることができると考えられる。そのような方向的及び／または時間的な制御可能性により、改善された辺特性、例えば、弱化スライス１２５で定められる主劈開面にある表面剥離層１２２及びドナー半導体ウエハ１２０上の露出表面の辺の収率の向上、を得ることができる。
ドナー半導体ウエハ１２０からの表面剥離層１２２の分離の方向的及び／または時間的に制御可能な特性は、Ｘ軸方向及びＹ軸方向の少なくとも一方において弱化スライス１２５の面内で１つ以上のパラメータを空間的に変化させることによるような、多くの手段で達成することができる。パラメータには、(i)イオン注入工程で得られる核形成部位の密度、(ii)注入表面１２１(または基準面)からの弱化スライス１２５の深さ、(iii)注入表面１２１を通って少なくとも弱化スライス１２５に至る人工的に形成した損傷場所(例えば盲穴)、及び(iv)温度勾配を用いる弱化スライス１２５全体にわたる欠陥部位の核形成及び／または圧力の増大、の内の１つ以上をそれだけで、または組み合わせて、含めることができる。
図２Ａ〜２Ｂに矢印Ａで示されるように、ドナー半導体ウエハ１２０からの表面剥離層１２２の分離の方向的及び／または時間的に制御可能な特性により、弱化スライス１２５の、１つの点、辺及び／または領域から別の点、辺及び／または領域への、時間の関数としての、分離の伝搬がおこる。これは一般に以下のようにして達成される。初めに、上で論じたように弱化スライス１２５の面内で１つ以上のパラメータを空間的に変化させ、次に、弱化スライス１２５においてそのような点、辺及び／または領域から分離を開始するに十分な温度までドナー半導体ウエハ１２０の温度を高める。その後、弱化スライス１２５の面内での(１つ以上の)パラメータの空間的変化の関数として有向で弱化スライス１２５に実質的に沿って分離を続けるに十分な温度までドナー半導体ウエハ１２０の温度をさらに高める。変化するパラメータは、温度上昇の時間−温度プロファイルが数秒台であり、弱化スライス１２５に沿う分離の伝搬が少なくとも１秒間にわたっておこるように、確立されることが好ましい。
弱化スライス１２５の面内で１つ以上のパラメータを空間的に変化させることに関連するさらなる詳細を示す、図３Ａ〜３Ｂを次に参照する。図３Ａは、注入表面１２１を通して見たドナー半導体ウエハ１２０の上面図である。Ｘ軸方向の濃淡の変化はパラメータ(例えば、核形成部位密度、部位内圧力、核形成度、人工的に形成した損傷部位(穴)の分布、注入深さ、等)の空間的変化を表す。図示される例において、１つ以上のパラメータは、ドナー半導体ウエハ１２０(したがってウエハの弱化スライス１２５)一辺１３０ＡからＸ軸方向に対辺１３０Ｂに向かって、またはその逆に、変化している。
図３Ｂを参照すれば、分離パラメータのグラフは、例えば弱化スライス１２５内の核形成部位密度のＸ軸方向の関数としての、断面プロファイルを示す。あるいは、またはさらに、分離パラメータは、核形成部位内圧力、核形成度、人工的に形成した損傷部位(穴)の分布、等の１つ以上を、それぞれＸ軸の空間尺度の関数として、表すことができる。図３Ｃを参照すれば、分離パラメータのグラフが、例えば、Ｘ軸方向の関数としての(例えばイオン注入深さに対応する)弱化スライス１２５の深さの断面プロファイルを示している。
本発明をいずれの動作理論にも限定するつもりは無しに、辺１３０Ａから辺１３０Ｂへの(破線矢印で示される)分離の伝搬は、核形成部位密度が辺１３０Ａにおいて比較的高く、辺１３０Ｂに向かうにつれて、減少して低密度になるときにおこると考えられる。この理論は、核形成部位内のガス圧、分離前の核形成部位合体度、及び人工的に形成した損傷部位(穴)の分布のような、別のパラメータとの関係においても成立すると考えられる。しかし、弱化スライス１２５の深さに関連するパラメータについては、弱化スライス１２５の開始辺１３０Ｂに沿って深さが実質的に浅く、辺１３０Ａに向かうにつれて深さが次第に深くなるときに、(実線矢印で示される)辺１３０Ａから辺１３０Ｂへの分離の伝搬がおこると考えられる。
弱化スライス１２５の面内で１つ以上のパラメータを空間的に変化させることに関連するさらなる詳細を示す、図４Ａ〜４Ｃを次に参照する。図は注入表面１２１を通して見たドナー半導体ウエハ１２０の上面図を示す。Ｘ軸方向及びＹ軸方向の濃淡の変化はパラメータ、この場合も、核形成部位密度、部位内圧力、核形成度、人工的に形成した損傷部位(穴)の分布、注入深さ等の空間的変化を表す。図示される場合のそれぞれにおいて、パラメータはＸ軸方向及びＹ軸方向のいずれにおいても空間的に変化している。
図４Ａを特に参照すれば、濃淡は、パラメータが２つの辺１３０Ａ，１３０Ｄから始まり、他辺１３０Ｂ，１３０Ｃに向かって空間的に変化し、Ｘ軸方向及びＹ軸方向のいずれにおいても変化が距離とともに次第に大きくなることを表すことができる。上の議論にしたがえば、核形成部位密度を考えた場合、辺１３０Ａ，１３０Ｄにおける密度が高くなっていれば、(破線矢印で示される)分離の伝搬は１３０Ａ，１３０Ｄのコーナーから放射状にウエハ１２０の中心に向かい、さらに他方の辺１３０Ｂ，１３０Ｃに向かうであろうと考えられる。この理論は、核形成部位内のガス圧、分離前の核形成部位合体度、及び人工的に形成した損傷部位(穴)の分布のような、別のパラメータとの関係においても成立すると考えられる。しかし、弱化スライス１２５の深さに関連するパラメータについては、辺１３０Ｂ，１３０Ｃに沿って深さが浅くなっている場合に、(破線矢印で示される)分離の方向は１３０Ｂ，１３０Ｃのコーナーから放射状にウエハ１２０の中心に向かい、さらに他方の辺１３０Ａ，１３０Ｄに向かうであろうと考えられる。
図４Ｂ及び４Ｃを参照すれば、濃淡は、パラメータが全ての辺１３０から始まって空間的に変化し、ドナー半導体ウエハ１２０の中心に向かって変化していくこと、またはその逆であることを表すことができる。
ここで、イオン注入で生じる、弱化スライス１２５の面内でＸ軸方向及びＹ軸方向のいずれかまたはいずれにも空間的に変化する核形成密度という特定のパラメータを参照して、さらなる詳細が提供される。そのような空間的変化を達成するためにどのような手法が用いられようとも、弱化スライス１２５の１つ以上の辺、点または領域に約５×１０５部位/ｃｍ２の最大核形成部位密度が存在し、弱化スライス１２５内の離れた別の場所に約５×１０４部位/ｃｍ２の最小核形成部位密度が存在することが望ましい。この変化について別の見方をすれば、最大核形成部位密度と最小核形成部位密度の間に約１０倍の差がある。
本発明の１つ以上の態様にしたがえば、弱化スライス１２５内の核形成部位密度はイオン注入工程のドーズ量を変化させることによって空間的に変化させることができる。背景情報として、弱化スライス１２５(したがって表面剥離層１２２)は注入表面１２１を１つ以上のイオン注入工程にかけることで形成される。この点に関して利用され得る数多くのイオン注入法、イオン注入機、等があるが、１つの適する方法では、ドナー半導体ウエハ１２０における表面剥離層１２２の形成を少なくとも開始するために、ドナー半導体ウエハ１２０の注入表面１２１を水素イオン注入工程にかけ得ることが規定される。
図５Ａを参照すれば、注入イオンのドーズ量を変化させることで弱化スライス１２５内の核形成部位密度を空間的に変化させるに用いるために改修することができる、Axcelis ＮＶ-１０型バッチ注入機の略図が示されている。
複数枚の、この場合は直方タイル形の、ドナー半導体ウエハ１２０を、(紙面に向けられた)入射イオンビーム２０２に対して、プラテン２００上に異なる方位角で一定の半径に分散配置することができる。プラテン２００が擬Ｘスキャン(ｄＸ/ｄｔ)を与え、プラテン２００全体の機械的平行移動がＹスキャン(ｄＹ/ｄｔ)を与える。半径の小さいプラテン２００では半径の大きいプラテン２００に比較して、Ｘスキャンがある程度大きく湾曲し、したがって、そのような回転プラテン２００上で完全に直線のスキャンは得られないから、術語「擬Ｘスキャン」が用いられる。Ｘスキャン速度及び／またはＹスキャン速度を変調すると、ドーズ量の空間的変化が得られるであろう。これまでは一様ドーズ量を確保するため、イオンビーム２０２をプラテン２００の中心に向けて径方向に移動させながらＹスキャン速度を高めていた。実際、技術上の従来思考は空間的に一様なドーズ量を達成することであり、プラテン２００の中心に近づくにつれてドナー半導体ウエハ１２０に対する角速度は低下しているから、対応してＹスキャン速度を高めなければならない。しかし、本発明にしたがえば、従来のスキャンプロトコルに固執せずに空間的に変化するドーズ量を達成することができ、例えば図３Ａ及び４Ａのパターンを得ることができる。例えば、イオンビーム２０２をプラテン２００の中心に向けて径方向に移動させている間、Ｙスキャン速度を一様にしておく。あるいは、イオンビーム２０２をプラテン２００の中心に向けて径方向に移動させながらＹスキャン速度を減じることができるであろう。当業者であれば、本明細書の開示とは別の可能性を認めるであろう。別の手法は、スキャン速度及び位置の関数としてビームエネルギーを変化させることである。そのような変化は、注入機制御アルゴリズムソフトウエア、または制御ソフトウエアとエンドステーション駆動装置の間のエレクトロニクスインターフェースの改変、あるいはその他の機械的改変によって、実行することができる。
図５Ｂを参照すれば、やはり注入イオンのドーズ量を変化させることによって弱化スライス１２５内の核形成部位密度を空間的に変化させるに用いるために改修することができる、単基板Ｘ-Ｙ注入機の略図が示されている。この場合、イオンビーム２０２は(図５Ａの)機械的基板スキャンよりかなり高速でスキャンされる。この場合も、技術上の従来思考は空間的に一様なドーズ量を達成することであり、したがって、Ｘスキャン速度及びＹスキャン速度並びにビームエネルギーは一様ドーズ量が達成されるように設定される。この場合も、従来のスキャンプロトコルに固執しないことで空間的に変化するドーズ量を達成することができる。可変のＸスキャン速度及びＹスキャン速度及び／またはビームエネルギーの数多くの組合せによって注入ドーズ量の有意な空間的変化を達成することができる。そのような変化によって、垂直方向または水平方向に、一次元または二次元の勾配を生じさせ、例えば図３Ａ，４Ａ，４Ｂ及び４Ｃのパターンを得ることができる。
図５Ｃを参照すれば、イオンシャワー法による注入機の略図が示されている。リボンビーム２０４が細長イオン源から発せられる。従来手法にしたがえば、(直交方向に一様なビームエネルギーに比例する)単一で一様な速度のスキャンにより従来の理想的目標、すなわち空間的に一様なドーズ量を達成することができる。しかし、本発明の様々な態様にしたがえば、リボンビーム２０４を通るドナー半導体ウエハ１２０の機械的スキャン速度の変化によって一次元勾配(例えば、９０°回転させた図３Ａの勾配)をつくることができる。機械的スキャン速度の変化と組み合わせて、リボンビーム２０４に対していくらかの角度でドナー半導体ウエハ１２０をツイストさせることにより、図４Ａと同様の態様でドーズ量の空間的変化をつくることができる。あるいはまたはさらに、ビーム源に沿って空間的に変化するビーム電流によってスキャン方向に直交する勾配が与えられ、目的の空間的に変化するドーズ量を生じさせるための別の自由度が得られるであろう。
ドーズ量の変化を達成するために用いられる特定のイオン注入手法にかかわらず、また(例えば、１つ以上の開始辺に沿うか、開始点か、または開始領域の)最大ドーズ量の場所にかかわらず、実質的に最大のドーズ量は原子/ｃｍ２の単位である程度の望ましい範囲内にあり、Ｘ軸方向及びＹ軸方向の少なくとも一方において最大ドーズ量の場所から離れた場所における最小ドーズ量は原子/ｃｍ２の単位で別のある程度の望ましい範囲内にある。最大ドーズ量と最小ドーズ量の差は約１０〜３０％の間とすることができ。最大変化は約３倍である。いくつかの適用において、少なくとも約２０％の差が重要であることがわかった。
本発明の１つ以上の別の態様にしたがえば、弱化スライス１２５内の核形成部位密度は、分布が実質的に一様な弱化スライス１２５を確立するために実質的に一様な態様で第１のイオン種を注入することで空間的に変化させることができる。その後、ドナー半導体ウエハ１２０に実質的に非一様な態様で第２のイオン種を注入することができる。非一様注入は、第２のイオン種が弱化スライスへの原子のマイグレーションをおこさせ、この結果、弱化スライス１２５の面内で空間的に変化する核形成部位密度が生じるように確立される。
例として、第１のイオン種は水素イオンとすることができ、第２のイオン種はヘリウムイオンとすることができる。
非一様注入は、上述したか、本明細書で後に説明されるか、または他の情報源から集められる、手法を用いて行うことができる。例えば、第２のイオン種のドーズ量を空間的に変化させることができる。(Ｈｅイオンのような)第２のイオン種のドーズ量の変化は、引き続いて第２のイオン種の第１のイオン種の場所への非一様マイグレーションを引きおこし、よって非一様な核形成部位密度を確立するであろう。この変化はおそらく、同じく有益であり得るであろう、プレートレット内の圧力の変化もおこさせるであろう。
あるいは、第２のイオン種の非一様注入にはドナー半導体ウエハ１２０の面内で空間的に深さを変えるような第２のイオン種の注入を含めることができる。一様な深さにイオンを注入するための既知の手法のいずれも、非一様な深さプロファイルを達成するために当業者により本明細書の教示にしたがって修正することができる。背景情報として、ＨｅイオンはＨイオンより深く、例えば２倍ないしさらに深く、注入できることが知られている。ウエハ温度を上げると、かなりのＨｅイオンが浅い注入Ｈイオン部位に向けてマイグレートし、後の分離のためのガス圧を与えるであろう。本発明のこの態様にしたがえば、一層深く埋め込まれたＨｅによって生じる損傷はドナー半導体ウエハ１２０内で浅い注入Ｈイオンよりさらに深くにあり、そのようなＨｅイオンの内で与えられた時間内にそこまで到達するＨｅイオンはほとんどないであろう。それほど深くは注入されていないＨｅイオンについては逆のことがいえ、したがって、弱化スライス１２５の面内で空間的に変化する核形成部位密度が得られる。
理論的には、空間的に変化する核形成部位密度は、第１のイオン種と第２のイオン種の順序(例えばＨイオンが先に注入されるか、それともＨｅイオンが先に注入されるか)にかかわらず、達成されるはずであるが、複数のイオン注入工程の順序も所望の結果に寄与し得る。実際、イオン種に依存して、注入の順序は、密度も空間的に変化していてもさえ、密度への総体的な効果を有することができる。多くの同業者には反直感的であり、驚きであるが、先にＨを注入することでより多くの核形成部位が形成されることがわかった。与えられたドーズ量に対し、ＨｅイオンはＨイオンの約１０倍の損傷を生じさせると同業者に認められている。しかし、Ｈｅイオンでつくられる損傷(空孔及び格子間半導体原子、すなわちフレンケル対)自体は室温であっても急速に再結合することに注意すべきである。すなわち、Ｈｅ損傷の、全てではないが、かなりは修復される。一方、ＨイオンはＳｉ原子のような半導体原子と結合し(Ｓｉ-Ｈ結合を形成し)、形成された損傷を安定化する。Ｈｅが注入される前にＨが存在すれば、より多くの核形成部位がつくられる。
核形成部位密度の空間的変化を達成するに適するであろう別の例が示される、図６Ａ〜６Ｂを次に参照する。図６Ａに示されるように、この例においては、核形成部位密度の空間的変化はイオン注入工程中にイオンビームのビーム角を調節することによって達成される。ビーム角は様々な手段によって調節され得るが、そのような手法の１つは、図６Ａに示されるように、イオンビーム(例えば２点鎖線で表されたビーム２０２)に対してドナー半導体ウエハ１２０を傾けることである。ドナー半導体ウエハ１２０１は、(紙面上に示されるように左から右への)幅、(紙面の奥に向かう)深さ及び(紙面上に示されるように上から下への)高さを有する。幅及び深さがＸ軸方向及びＹ軸方向を定め、高さは注入表面１２１に垂直な軸線,Ｌｏを定めることができる。ドナー半導体ウエハ１２０は、その軸線ＬＯがイオン注入工程中に(実線矢印で示されるような)イオン注入ビームの方向軸に対して角度Φをなすように、傾けられる。角度Φは約１°〜４５°の間とすることができる。
ドナー半導体ウエハ１２０を傾けておいて、ビーム源が場所Ａから場所Ｂまでスキャンすると、ビーム２０２の幅Ｗは、ドナー半導体ウエハ１２０の注入表面１２１において、幅Ｗａから幅Ｗｂまで、またはこの逆に、変化する。幅Ｗの変化は、(Ｘ軸方向及びＹ軸方向の少なくとも一方に沿って変化するように設定することができる)スキャン方向におけるイオン注入によって生じる核形成部位密度の変化に寄与する。
注入ビームは同じ(正)電荷を有する水素イオンを含むことができる。同じ電荷を有する粒子は相互に反発するから、ビーム２０２の幅は、イオン源から遠い距離(場所Ａ)では広くなり、イオン源から近い距離(場所Ｂ)では狭くなる。位置Ｂにおける強集束(狭幅Ｗｂ)イオンビームは位置Ａにおける弱集束(広幅Ｗａ)イオンビームよりもドナー半導体ウエハ１２０の局所領域を強く加熱する。温度が高くなるほど、そのような領域から拡散で脱け出す水素イオンが多くなり、他の領域に比べて水素が残る率が低くなる。図６Ｂに示されるように、この結果、ドナー半導体ウエハ１２０の弱化スライス１２５内に横方向に非一様な水素分布(したがって核形成部位密度)が生じる。
ビーム源の角度を調節するかまたはイオンビーム２０２の照準を調節するための既知の機構のどれかを組み込むことによって、核形成部位密度の同様の空間的変化を達成することができる。
核形成部位密度の空間的変化の達成に適する別の手法は２段階イオン注入工程を用いることである。第１のイオン注入は第２の種のイオンを引き付ける効果を有するイオンを注入するために実施される。その後、第２の種のイオンが注入される。第１のイオン種は、本明細書で上述したかまた後述する適切な手法のいずれかを用いて、空間的に非一様な態様で実施される。したがって、第２のイオン種が注入され、第１のイオン種に向かってマイグレートすると、得られる弱化スライス１２５は非一様な核形成部位密度を示す。
例えば、第１のイオン種は、シリコンドナー半導体ウエハへの注入にシリコンイオンを用いるような、ドナー半導体ウエハ１２０の材料に基づかせることができる。そのようなＳｉイオンは、水素イオンのような、第２のイオン種をトラップする特性を有し得る。上述したように、Ｈイオンは、Ｓｉ原子のような、何かの半導体原子と結合して、Ｓｉ-Ｈ結合を形成する。一例として、シリコン内シリコン注入は、米国特許第７１４８１２４号明細書に説明されているような、技術上既知のドーズ量及びエネルギーで実施することができる。上記特許明細書の開示の全体が本明細書に参照として含まれる。しかし、従来技術と異なり、トラップするイオン種(この場合はＳｉ)の空間密度分布は非一様(例えば、ドナー半導体ウエハ１２０の一辺で最も高く、対辺で最も低いか、または本明細書で論じられる別の変化)である。次に、水素のような、第２のイオン種が注入され、これは一様分布とすることができる。ドナー半導体ウエハ１２０の弱化スライス１２５内の残留水素量は、(１)第２の種の水素をトラップすることができる部位の濃度分布及び(２)利用できる水素(注入され、注入ドーズ量から残る水素)の２つの要因に依存するであろう。
注入種の非一様空間分布は逆にしても同様の結果を得られることに注意されたい。例えば、第１の種を一様に注入し、続いて第２の種を非一様に注入することができる。あるいは、いずれの注入種も空間的に非一様とすることができる。弱化スライス１２５内の第２の種(例えば水素)の非一様分布の結果、水素濃度が最高の点、辺または領域が生じ、これは続いて劈開を開始する温度が最も低い場所になる。
図２Ａ〜２Ｂを再び参照すれば、矢印Ａはドナー半導体ウエハ１２０からの表面剥離層１２２の分離の方向的及び／または時間的に制御可能な特性を示し、弱化スライス１２５の一方の点、辺及び／または領域から他方の点、辺及び／または領域への分離の伝搬は時間の関数として達成される。核形成部位密度の空間的変化の文脈において、ドナー半導体ウエハ１２０の温度は弱化スライス１２５の分離を密度が最も高い点、辺及び／または領域から開始するに十分な温度に高められる。高いシリコン内水素濃度により、３５０℃ないしさらに低い温度での分離が可能になるが、水素濃度が低いシリコンは、４５０℃ないしさらに高いような、より高い温度で分離することがわかっている。ドナー半導体ウエハ１２０の温度は、弱化スライス１２５の面内の空間的密度変化の関数として有向で弱化スライス１２５に実質的に沿って分離し続けるに十分な温度までさらに高められる。
次に、Ｘ軸方向及びＹ軸方向の一方または双方においてイオン注入で得られる弱化スライス１２５の深さを空間的に変化させる特定のパラメータを参照してさらなる詳細が与えられる。そのような空間的変化を達成するためにどのような手法が用いられようとも、実質的に浅い深さは約２００〜３００ｎｍの範囲にあり、最大深さは約４００〜４２５ｎｍ範囲にあることが好ましい。他の手段における変化も考えると、最大深さと最小深さの間の差は約５〜２００％の範囲にすることができる。
本発明の１つ以上の態様にしたがえば、弱化スライス１２５の深さはイオン注入工程中にイオンビームのビーム角を調節することによって空間的に変化させることができる。実際、図６Ａ〜６Ｂを参照して論じられるプロセスは弱化スライス１２５の深さの調節への適用可能性を有し得る(ビーム幅の関数としての温度変化機構は弱化スライス１２５の深さの変化が達成される理由にならないと考えられることに注意されたい)。
図６Ａ及び７Ａ〜７Ｂを参照すれば、弱化スライス１２５の深さの空間的変化は、(１)(図６Ａを参照して示され、説明される)傾きの角度Φ、及び(２)イオン注入ビーム２０２の方向軸に対するドナー半導体ウエハ１２０のその軸線Ｌｏを中心とするツイストの少なくとも一方を変化させることによって達成することができる。傾き及び／またはツイストの調節はドナー半導体ウエハ１２０の格子構造を通るチャネリングの度合いを調節するためになされ、そのようなチャネルは注入表面１２１の面内をイオンビーム２０２がスキャンするにつれて、イオンビーム２０２と揃ったり外れたりする傾向がある。チャネリングの度合いが空間的に変化するから、弱化スライス１２５の深さも空間的に変化する。
角度Φは約１°〜１０°の範囲とすることができ、ツイストの角度は約１°〜４５°の範囲とすることができる。
図７Ｃ及び７Ｄを参照すれば、上から推論されるように、傾き角が大きくなるにつれて注入深さが小さくなる。比較的小さい角度(例えば１°〜１０°)に対し、注入深さと傾きの関係はチャネリングに支配される。比較的大きい角度に対しては、余弦則効果が支配する。言い換えれば、得られる表面剥離層厚は本質的に注入角度の余弦に比例する。
あるいはまたはさらに、空間的変化工程は、ドナー半導体ウエハ１２０の注入表面１２１の面内をイオンビーム２０２がスキャンするにつれて、注入表面１２１かたの弱化スライス１２５の深さが空間的に変化するように、イオンビーム２０２のエネルギーレベルを変化させる工程を含むことができる。
図７Ｂに示されるように、上述の手法の結果、横方向に非一様なドナー半導体ウエハ１２０の弱化スライスの深さ(または注入深さ)が得られる。
ドナー半導体ウエハ１２０の傾きの調節に関係して、空間的変化を達成するために利用できる別のパラメータは注入イオン分布(またはストラグリング)の幅である。図８Ａに示されるように、弱化スライス１２５に(上から下に)わたるイオン分布の幅はドナー半導体ウエハ１２０の傾き角(さらに一般的にはビーム角)の関数として変化する。すなわち、傾き角を変えることによって、弱化スライス１２５に(図８Ｂに示されるように)空間的に変化する分布幅を達成することができる。いかなる動作理論にも限定されるつもりは無く、弱化スライス１２５の分布幅が狭い領域は弱化スライス１２５の分布幅が広い領域より低い温度で分離するであろうと考えられる。したがって、ドナー半導体ウエハ１２０からの表面剥離層１２２の方向的及び／または時間的に制御可能な分離において、弱化スライス１２５の一方の点、辺及び／または領域から他方の点、辺及び／または領域への分離の伝搬を時間及び温度の関数として達成することができると考えられる。
図８Ｃを参照すれば、同じく注入イオンプロファイルの幅に強い影響を有する、ストラグリングへの傾きの効果に関する別のデータが示される。図８Ｃに示されるいずれの注入イオンについても用いられたドーズ量は同じである。ピークＨ濃度は異なるが、いずれの注入でも表面剥離がおこる。すなわち、±０.１°の傾き変化と±３°の傾き変化の間の差がストラグリングには有意である。
図９Ａ〜９Ｄを参照すれば、弱化スライス１２５の空間的に変化する深さのための別の手法は、注入表面１２１からの弱化スライス１２５の深さがドナー半導体ウエハ１２０の面内で空間的に変化するように、ドナー半導体ウエハ１２０をイオン注入後材料除去プロセスにかける工程を含む。図９Ａに示されるように、何らかの決定論的な研磨プロセスまたはプラズマアシスト化学エッチング(ＰＡＣＥ)にドナー半導体ウエハ１２０をかけることができる。これらの手法により、研磨工程によって除去される材料の量の局所制御が可能になる。反応性イオンエッチング(ＲＩＥ)，化学的-機械的研磨(ＣＭＰ)及びウエット化学エッチングを含む、その他の方法でも、規則的で再現性がある、露出表面の面内で非一様な材料除去を行うことができる。上記またはその他の手法の１つ以上を、図３Ａ，４Ａ，４Ｂ，４Ｃ及びその他に示される変化のいずれかのような、注入表面１２１からの弱化スライス１２５の深さのある程度の変化を導入するために用いることができる。材料除去に先立つイオン注入は空間的に一様であっても非一様であっても差し支えない。
図９Ｂ及び９Ｃを参照すれば、空間的変化工程は、注入表面１２１の面内をイオンビーム２０２がスキャンするにしたがってイオンの侵入が異なる強さで妨げられるように、空間的に非一様な態様でドナー半導体ウエハ１２０の注入表面１２１上にマスク２２０Ａまたは２２０Ｂを用いる工程を含むことができる。マスキング膜２２０には、二酸化シリコン、フォトレジストのような有機高分子材及びその他を含めることができる。可能な堆積法には、プラズマアシスト化学的気相成長(ＰＥＣＶＤ)，スピンコーティング、ポリジメチルシロキサン(ＰＤＭＳ)スタンピング、等を含めることができる。マスキング膜２２０の厚さは弱化スライス１２５の目的深さと同等ないしそれより薄くすることができる。イオンが注入される深さは入射イオンのエネルギーで決定されるから、マスク２２０の妨害作用はドナー半導体ウエハ１２０の注入されたイオン種の深さの空間的変調に一義的に転換されるであろう。堆積されるマスク２２０の特性に依存して、イオン経路長を長くするか、イオンを散乱させてチャネリングの強さを変えるか、またはその他の減少によって所望の特性を達成することができる。
(弱化スライス１２５の全ての辺で浅く、弱化スライス１２５の中心に向かって深くなる、深さを示す)図９Ｄに示されるように、基板１０２の接合形成中またはその後に、ドナー半導体ウエハ１２０の温度は深さが最も浅い点、辺及び／または領域から弱化スライス１２５における分離を開始するに十分な温度まで高められる。ドナー半導体ウエハ１２０の温度はさらに、最も浅い深さから最も深い深さまでの深さの空間的変化の関数として有向で弱化スライス１２５に実質的に沿って分離し続けるに十分な温度まで高められる。
図１０Ａ〜１０Ｄ及び１１を参照すれば、空間的変化工程は、注入表面１２１を通って少なくとも弱化スライス１２５までの、好ましくは弱化スライスを貫通する(図１０Ｂ)、１つ以上の盲穴２３０を開ける工程を含むことができる。いずれの動作理論にも本発明を限定するつもりは無く、基板１０２への接合形成中またはその後(図１０Ｃ)に、ドナー半導体ウエハ１２０を高温にすると、そのような穴のない場所での分離に先立ち、盲穴２３０における分離が始まるであろう(図１０Ｄ)。図１１に示されるように、注入表面１２１を通る盲穴２３０のアレイを開ける際に、そのような穴の非一様空間分布を形成することができる。すなわち、弱化スライス１２５に実質的に沿って分離を開始し、継続するに十分にドナー半導体ウエハの温度を高めることで、盲穴２３０のアレイの分布の、最高密度から最低密度への、分布の関数としての方向性を達成することができる。
図１２Ａ〜１２Ｂを参照すれば、空間的変化工程は、弱化スライス１２５全体にわたって核形成部位密度またはそれぞれの空間位置における圧力がドナー半導体ウエハ１２０の面内で空間的に変化するように、非一様な時間−温度プロファイルにドナー半導体ウエハ１２０をかける工程を含むことができる。例えば、図１２Ａに示される温度勾配はウエハ１２０の左側に、右側に比較して高い温度を印加する。この温度勾配は基板１０２への接合形成の前に、または接合形成中にその場で、印加することができる。プロセス時間が与えられたプロセス温度に対する分離閾より短く保たれていれば、時間の経過とともに、欠陥部位の核形成及び欠陥部位内のガス圧の少なくとも一方が、温度勾配の関数として(図１２Ｂを見よ)ウエハ１２０の面内で空間的に変化する強さで、弱化スライス１２５全体にわたって高まる。与えられたプロセス温度に対する分離閾時間は、分離閾時間はプロセス温度の逆数に指数的に比例する、アレニウスの関係にしたがうと考えられる。注目するパラメータはそのプロセス温度における分離閾時間に対するプロセス時間の比である。本明細書で論じられる上述した空間的に変化するパラメータのプロファイル、またはそうではなくとも望ましいプロファイルのいずれも、プロセス時間-分離時間比プロファイルを調節することで達成することができる。次いで、プロセス時間-分離時間比が最大の点、辺及び／または領域から弱化スライス１２５における分離を開始するに十分にドナー半導体ウエハ１２０の温度が高められる。図示される例において、最大プロセス時間-分離時間比はウエハ１２０の左側にある。次いで、時間−温度プロファイルの、最大プロセス時間-分離時間比から最小プロセス時間-分離時間比への、変化の関数として、有向で弱化スライス１２５に実質的に沿って分離し続けるに十分にドナー半導体ウエハ１２０の温度がさらに高められる。材料特性及び、イオン種、ドーズ量及び注入深さを含む、その他の要因に依存して、実質的に大きいプロセス時間-分離時間比は約０.９〜０.５の範囲にあり、最小プロセス時間-分離時間比は約０〜０.５の範囲にある。
空間的に変化する時間−温度プロファイルを達成するために、接合形成前に、または接合形成中にその場で、様々な機構を用いることができる。例えば、１つ以上の非一様な、伝導加熱法、対流加熱法または輻射加熱法(ホットプレート、レーザ照射、可視光／赤外線ランプ、またはその他)を、ドナー半導体ウエハ１２０を加熱するために用いることができる。所望のプロファイルのいずれも達成するために、直接または間接の熱接触(伝導)によって制御された時間−温度勾配を達成することができる。コンピュータ制御またはプログラミングに基づいて様々なプロファイルを達成するために、個別に制御可能なホットプレート素子の二次元アレイを用いることができる。局所的で空間的に非一様な(輻射)加熱を与えるために、例えば高速(輻射)アニールに用いられるようなランプを用いる局所赤外線加熱を用いることができ、及び／または可視または近赤外のレーザ光を用いることができる。あるいは、いずれかの手段による一様または非一様な温度プロファイルの印加、及び直接接触(伝導)あるいはガスまたは液体のジェット流(伝導／対流)のような、空間的に非一様な冷却機構の適用を、所望の時間−温度勾配を達成するために用いることができる。
これらの加熱／冷却手法も、やはり、接合形成前にまたは接合形成時にその場で用いることができる。接合形成時その場手法に関係して、例えば、名称を「高温陽極接合形成装置(HIGH TEMPERATURE ANODIC BONDING APPARATUS)」とする、米国特許出願第１１/４１７４４５号明細書に説明される接合形成装置を、本発明にしたがって用いるために適合させることができる。この特許出願明細書はその開示の全体が本明細書に参照として含まれる。接合形成装置における熱輻射損失は制御することができ、したがって輻射損失を最小限に抑え、辺温度を最大化するための接合形成装置の周囲を囲む赤外線反射素子の組込みによって、時間−温度勾配を達成するために利用することができる。逆に、接合形成装置における熱輻射損失は、輻射を最大化し、辺温度を最小限に抑えるための、冷却された赤外線吸収体の組込みによって制御することができる。所望の時間-温度勾配を達成するために上記のテーマに関する様々な変形を用いることができる。
特定の実施形態を参照して本発明を説明したが、これらの実施形態が本発明の原理及び応用の説明に過ぎないことは当然である。したがって、添付される特許請求の範囲で定められる本発明の精神及び範囲を逸脱することなく、説明した実施形態に数多くの改変がなされ得ること、及びその他の構成が案出され得ることは当然である。
１０２ 基板
１２０ ドナー半導体ウエハ
１２１ 注入表面
１２２ 表面剥離層
１２５ 弱化スライス

Claims (4)

  1. 絶縁体上半導体(ＳＯＩ)構造を形成する方法において、
    幅、深さ及び高さを有し、前記幅及び前記深さがＸ軸方向及びＹ軸方向を定め、前記高さが軸線を定める、ドナー半導体ウエハを提供する工程、
    前記ドナー半導体ウエハの注入表面をイオン注入工程にかけて、前記ドナー半導体ウエハの表面剥離層を定める断面において弱化スライスを形成する工程、及び
    前記弱化スライスの最小深さの点、辺及び／または領域が、前記ドナー半導体ウエハの辺の全体にわたり、前記弱化スライスの前記注入表面からの深さが前記軸線に直交する前記Ｘ軸方向及び前記Ｙ軸方向に拡がる基準面に対して前記ドナー半導体ウエハの面内で空間的に変化するように、前記イオン注入工程前、工程中または工程後に前記ドナー半導体ウエハを空間的変化工程にかける工程を含み、
    前記弱化スライスの最大深さが４００〜４２５ｎｍの第１の領域にあり、最小深さが２００〜３８０ｎｍの前記弱化スライスの第２の領域にあって、前記第２の領域が、前記Ｘ軸方向及び前記Ｙ軸方向の少なくとも一方において前記第１の領域から隔てられ、前記弱化スライスの深さが前記第１の領域から前記第２の領域に向けて小さくなることを特徴とする方法。
  2. 前記第１の領域における前記弱化スライスの最大深さが、前記第２の領域における前記弱化スライスの最小深さの１.０５〜２.００倍であることを特徴とする請求項１に記載の方法。
  3. 前記ドナー半導体ウエハの温度を、前記基準面に対する前記弱化スライスの最小深さの点、辺及び／または領域から前記弱化スライスにおける分離を開始するに十分な温度まで高める工程をさらに含むことを特徴とする請求項１または２に記載の方法。
  4. 前記ドナー半導体ウエハの温度を、前記最小深さから前記最大深さに向けて、前記弱化スライスの前記変化する深さの関数として有向で前記弱化スライスに実質的に沿って分離を続けるに十分な温度までさらに高める工程をさらに含むことを特徴とする請求項３に記載の方法。
JP2011534746A 2008-10-30 2009-10-29 有向表面剥離を用いる絶縁体上半導体構造作成方法及び装置 Expired - Fee Related JP5650652B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12/290,384 2008-10-30
US12/290,384 US8003491B2 (en) 2008-10-30 2008-10-30 Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US12/290,362 2008-10-30
US12/290,362 US7816225B2 (en) 2008-10-30 2008-10-30 Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
PCT/US2009/062504 WO2010059361A2 (en) 2008-10-30 2009-10-29 Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation

Publications (2)

Publication Number Publication Date
JP2012507868A JP2012507868A (ja) 2012-03-29
JP5650652B2 true JP5650652B2 (ja) 2015-01-07

Family

ID=41559616

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011534755A Expired - Fee Related JP5650653B2 (ja) 2008-10-30 2009-10-29 有向性の剥離を利用する、半導体・オン・インシュレータ構造を生産するための方法および装置
JP2011534746A Expired - Fee Related JP5650652B2 (ja) 2008-10-30 2009-10-29 有向表面剥離を用いる絶縁体上半導体構造作成方法及び装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011534755A Expired - Fee Related JP5650653B2 (ja) 2008-10-30 2009-10-29 有向性の剥離を利用する、半導体・オン・インシュレータ構造を生産するための方法および装置

Country Status (6)

Country Link
EP (2) EP2356676A2 (ja)
JP (2) JP5650653B2 (ja)
KR (2) KR101568898B1 (ja)
CN (2) CN102203933B (ja)
TW (2) TWI451534B (ja)
WO (2) WO2010059361A2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5703853B2 (ja) * 2011-03-04 2015-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
CN111834205B (zh) * 2020-07-07 2021-12-28 中国科学院上海微系统与信息技术研究所 一种异质半导体薄膜及其制备方法
CN114975765A (zh) * 2022-07-19 2022-08-30 济南晶正电子科技有限公司 复合单晶压电薄膜及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
US6155909A (en) * 1997-05-12 2000-12-05 Silicon Genesis Corporation Controlled cleavage system using pressurized fluid
JP3031904B2 (ja) * 1998-02-18 2000-04-10 キヤノン株式会社 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
TW437078B (en) 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US20010007790A1 (en) * 1998-06-23 2001-07-12 Henley Francois J. Pre-semiconductor process implant and post-process film separation
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
JP2002124652A (ja) * 2000-10-16 2002-04-26 Seiko Epson Corp 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
FR2847077B1 (fr) * 2002-11-12 2006-02-17 Soitec Silicon On Insulator Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation
EP1429381B1 (en) * 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
DE10318283A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
JP2006324051A (ja) * 2005-05-17 2006-11-30 Nissin Ion Equipment Co Ltd 荷電粒子ビーム照射方法および装置
JP4977999B2 (ja) * 2005-11-21 2012-07-18 株式会社Ｓｕｍｃｏ 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator

Also Published As

Publication number Publication date
EP2356676A2 (en) 2011-08-17
JP2012507868A (ja) 2012-03-29
KR20110081881A (ko) 2011-07-14
KR20110081318A (ko) 2011-07-13
KR101568898B1 (ko) 2015-11-12
WO2010059367A2 (en) 2010-05-27
TW201030815A (en) 2010-08-16
WO2010059361A3 (en) 2010-08-12
WO2010059361A2 (en) 2010-05-27
EP2359400A2 (en) 2011-08-24
TWI451534B (zh) 2014-09-01
CN102203934A (zh) 2011-09-28
TW201036112A (en) 2010-10-01
TWI430338B (zh) 2014-03-11
CN102203934B (zh) 2014-02-12
JP2012507870A (ja) 2012-03-29
CN102203933B (zh) 2015-12-02
JP5650653B2 (ja) 2015-01-07
WO2010059367A3 (en) 2010-08-05
CN102203933A (zh) 2011-09-28

Similar Documents

Publication Publication Date Title
US8338269B2 (en) Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
KR101134485B1 (ko) 공동 주입 및 후속 주입에 의해 박막을 획득하는 방법
US6429104B1 (en) Method for forming cavities in a semiconductor substrate by implanting atoms
JP5042837B2 (ja) 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法
JP5133908B2 (ja) エピタキシによって支持基板上に得られる、非晶質材料の少なくとも１層の薄層を備える構造を製作する方法、およびその方法により得られた構造
US8420500B2 (en) Method of producing a structure by layer transfer
JP5650652B2 (ja) 有向表面剥離を用いる絶縁体上半導体構造作成方法及び装置
US8003491B2 (en) Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
JP2007500435A (ja) 共注入と熱アニールによって特性の改善された薄層を得るための方法
JP2012507870A5 (ja)
US7799651B2 (en) Method of treating interface defects in a substrate
US8258043B2 (en) Manufacturing method of thin film semiconductor substrate
TW202036784A (zh) 用於將有用層移轉至支撐底材上之方法
Direction c12) United States Patent
Raineri et al. Radiation damage–He interaction in He implanted Si during bubble formation and their evolution in voids
Huang et al. A nano-thick SOI fabrication method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141113

R150 Certificate of patent or registration of utility model

Ref document number: 5650652

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees