[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5649514B2 - 半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法 - Google Patents

半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法 Download PDF

Info

Publication number
JP5649514B2
JP5649514B2 JP2011115584A JP2011115584A JP5649514B2 JP 5649514 B2 JP5649514 B2 JP 5649514B2 JP 2011115584 A JP2011115584 A JP 2011115584A JP 2011115584 A JP2011115584 A JP 2011115584A JP 5649514 B2 JP5649514 B2 JP 5649514B2
Authority
JP
Japan
Prior art keywords
layer
main surface
substrate
dislocations
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011115584A
Other languages
English (en)
Other versions
JP2012244092A (ja
Inventor
年輝 彦坂
年輝 彦坂
原田　佳幸
佳幸 原田
麻希 菅井
麻希 菅井
布上　真也
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2011115584A priority Critical patent/JP5649514B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to CN201210048490.3A priority patent/CN102800770B/zh
Priority to EP12157376.0A priority patent/EP2528115B1/en
Priority to KR1020120020552A priority patent/KR101292438B1/ko
Priority to US13/406,770 priority patent/US8829544B2/en
Publication of JP2012244092A publication Critical patent/JP2012244092A/ja
Priority to US14/301,022 priority patent/US9190559B2/en
Application granted granted Critical
Publication of JP5649514B2 publication Critical patent/JP5649514B2/ja
Priority to US14/884,364 priority patent/US9601662B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明の実施形態は、半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法に関する。
窒化ガリウムなどの窒化物半導体を用いた、紫外、青色または緑色の発光ダイオード（ＬＥＤ：Light Emitting Diode）、及び、青紫色または青色のレーザダイオード（ＬＤ：Laser Diode）などの半導体発光素子が開発されている。
窒化物半導体発光素子の高効率化のために、外部量子効率の向上が望まれている。外部量子効率の向上のために、窒化物半導体層を貫く転位を低減すると共に、ピット密度が少なく良好な平坦性を得ることが望まれている。
特開２００９−４９１７９号公報
本発明の実施形態は、低転位密度と良好な表面平坦性とを両立した、高効率な半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法を提供する。
本発明の実施形態によれば、下地層と、第１半導体層と、発光層と、第２半導体層と、を備えた半導体発光素子が提供される。前記下地層は、窒化物半導体を含む。前記第１半導体層は、窒化物半導体を含み、第１導電形である。前記発光層は、前記下地層と前記第１半導体層との間に設けられ、窒化物半導体を含む。前記第２半導体層は、前記下地層と前記発光層との間に設けられ、窒化物半導体を含み、前記第１導電形とは異なる第２導電形である。前記下地層は、前記第２半導体層の側の第１主面と、前記第１主面とは反対側の第２主面と、を有する。前記下地層は、前記第２主面に設けられ、凹部と側部と凸部とを有する凹凸を有する。前記凸部に繋がる転位の少なくともいずれかは、前記側部に繋がり、前記第１主面に到達しない。前記凸部に繋がる前記転位のうちで前記第１主面に到達する転位の、前記凸部に繋がる前記転位の全てに対する割合は、前記凹部に繋がる転位のうちで前記第１主面に到達する転位の、前記凹部に繋がる前記転位の全てに対する割合よりも低い。前記第２主面から前記第１主面に向かう積層方向に沿ってみたときに前記第１主面のうちで前記凹部と重なる領域に繋がる転位は、前記凹部に繋がる転位よりも少ない。
本発明の別の実施形態によれば、第１主面と、前記第１主面とは反対側の第２主面と、前記第２主面に設けられた凹凸と、を有し、前記凹凸の凸部に繋がる転位の少なくともいずれかは、前記凹凸の側部に繋がり、前記第１主面に到達せず、前記凸部に繋がる前記転位のうちで前記第１主面に到達する転位の、前記凸部に繋がる前記転位の全てに対する割合は、前記凹凸の凹部に繋がる転位のうちで前記第１主面に到達する転位の、前記凹部に繋がる前記転位の全てに対する割合よりも低く、前記第２主面から前記第１主面に向かう積層方向に沿ってみたときに前記第１主面のうちで前記凹部と重なる領域に繋がる転位は、前記凹部に繋がる転位よりも少ないことを特徴とする窒化物半導体層が提供される。
本発明の別の実施形態によれば、主面に設けられた基板凸部と基板凹部と基板側部とを有する基板の前記主面上に、III族原料とＶ族原料とを用いて窒化物半導体を含む第１層を形成する第１工程と、前記第１層の上に、前記III族原料と前記Ｖ族原料とを用いて前記第１層と同じ材料の第２層を形成する第２工程と、を備えた窒化物半導体層の形成方法が提供される。前記第１工程における前記III族原料の供給量に対する前記Ｖ族原料の供給量の比率は、前記第２工程における前記III族原料の供給量に対する前記Ｖ族原料の供給量の比率よりも低い。前記第１工程における前記比率は、２００以上６６０未満である。前記第１工程は、前記第１層において前記基板凹部から発生する転位の少なくともいずれかを前記基板側部に繋げる。前記第２工程は、前記第１層の表面に形成される凹凸を前記第２層で埋め込んで平坦化することを含む。
図１（ａ）〜図１（ｄ）は、第１の実施形態に係る半導体発光素子を示す模式図である。 第１の実施形態に係る半導体発光素子を示す模式的断面図である。 第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。 図４（ａ）及び図４（ｂ）は、第１の実施形態に係る半導体発光素子の一部を示す模式図である。 図５（ａ）〜図５（ｃ）は、第１の実施形態に係る半導体発光素子の製造方法を示す工程順模式的断面図である。 図６（ａ）及び図６（ｂ）は、半導体発光素子に関する実験結果を示すグラフ図である。 半導体発光素子に関する実験結果を示すグラフ図である。 図８（ａ）及び図８（ｂ）は、半導体発光素子の特性を示す電子顕微鏡写真像である。 図９（ａ）及び図９（ｂ）は、半導体発光素子の特性を示すグラフ図である。 半導体発光素子の特性を示すグラフ図である。 図１１（ａ）〜図１１（ｄ）は、第２参考例の半導体発光素子を示す模式図である。 図１２（ａ）及び図１２（ｂ）は、第１の実施形態に係る別の半導体発光素子を示す模式的断面図である。 図１３（ａ）及び図１３（ｂ）は、第２の実施形態に係る窒化物半導体層を示す模式的断面図である。 第３の実施形態に係る窒化物半導体層の形成方法を示すフローチャート図である。 図１５（ａ）〜図１５（ｈ）は、実施形態に係る半導体発光素子の構成及び窒化物半導体層の形成方法を例示する模式的平面図である。 図１６（ａ）〜図１６（ｈ）は、実施形態に係る半導体発光素子の構成及び窒化物半導体層の形成方法を例示する模式的平面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１（ａ）〜図１（ｄ）は、第１の実施形態に係る半導体発光素子の構成を例示する模式図である。
図２は、第１の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。 まず、図２により、本実施形態に係る半導体発光素子の構成の概要について説明する。
図２に表したように、本実施形態に係る半導体発光素子１１０は、下地層６０と、第１半導体層１０と、発光層３０と、第２半導体層２０と、を備える。
下地層６０は、窒化物半導体を含む。下地層６０は、第１半導体層１０の不純物濃度よりも低い、または、ノンドープの層である。第１半導体層１０は、窒化物半導体を含み、第１導電形である。発光層３０は、下地層６０と第１半導体層１０との間に設けられる。発光層３０は、窒化物半導体を含む。第２半導体層２０は、下地層６０と発光層３０との間に設けられる。第２半導体層２０は、窒化物半導体を含み、第２導電形である。第２導電形は、第１導電形とは異なる。
例えば、第１導電形はｐ形であり、第２導電形はｎ形である。ただし、実施形態はこれに限らず、第１導電形がｎ形であり、第２導電形がｐ形でも良い。以下では、第１導電形がｐ形であり、第２導電形がｎ形である場合として説明する。
ここで、下地層６０から第１半導体層１０に向かう方向をＺ軸方向とする。Ｚ軸に対して垂直な１つの軸をＸ軸とする。Ｚ軸とＸ軸とに対して垂直な方向をＹ軸とする。Ｚ軸は、下地層６０、第２半導体層２０、発光層３０及び第１半導体層１０を含む積層構造体１０ｓの積層方向に対して平行である。
本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。
この例では、半導体発光素子１１０は、多層構造体４０をさらに備える。すなわち、積層構造体１０ｓは、多層構造体４０をさらに含む。多層構造体４０は、第２半導体層２０と発光層３０との間に設けられる。多層構造体４０は、例えば、超格子層である。多層構造体４０は、例えばｎ形である。多層構造体４０は必要に応じて設けられ、省略しても良い。多層構造体４０は、第２半導体層２０に含まれるものと見なすこともできる。
第２半導体層２０は、例えば、ｎ側コンタクト層の機能を有する。第２半導体層２０には、例えば、ｎ形ＧａＮ層が用いられる。
この例では、第１半導体層１０は、第１ｐ側層１１、第２ｐ側層１２及び第３ｐ側層１３を含む。第１ｐ側層１１と第２半導体層２０との間（この例では、第１ｐ側層１１と多層構造体４０との間）に発光層３０が設けられる。第２ｐ側層１２は、第１ｐ側層１１と発光層３０との間に設けられる。第３ｐ側層１３は、第２ｐ側層１２と発光層３０との間に設けられる。第１ｐ側層１１は、例えば、ｐ側コンタクト層としての機能を有する。第１ｐ側層１１には、例えばｐ形ＧａＮ層が用いられる。第２ｐ側層１２には、例えばｐ形ＧａＮ層が用いられる。第３ｐ側層１３には、例えばｐ形ＡｌＧａＮ層が用いられる。
発光層３０及び多層構造体４０の例に関しては後述する。
下地層６０は、第１主面６０ａと、第２主面６０ｂと、を有する。第１主面６０ａは、第２半導体層２０の側の主面である。第２主面６０ｂは、第１主面６０ａとは反対側の主面である。第１主面６０ａは、第２半導体層２０に対向する。例えば、第２主面６０ｂは下面であり、第１主面６０ａは上面である。また、例えば、第２主面６０ｂは上面であり、第１主面６０ａは下面としても良い。
第２主面６０ｂから第１主面６０ａに向かう方向は、積層方向（Ｚ軸方向）に対して平行である。
下地層６０は、凹凸６１を有する。凹凸６１は、下地層６０の第２主面６０ｂ上に設けられる。凹凸６１は、凹部６１ｄと、側部６１ｓと、凸部６１ｐと、を有する。凹部６１ｄは、凸部６１ｐよりも相対的に後退している部分である。凸部６１ｐは、凹部６１ｄよりも相対的に突出している部分である。側部６１ｓは、凹部６１ｄと凸部６１ｐとの間の部分である。
この例では、半導体発光素子１１０は、基板５０と、バッファ層５５と、第１電極７０と、第２電極８０と、をさらに備える。
基板５０と第２半導体層２０との間に下地層６０が配置される。すなわち、基板５０は、下地層６０の第２主面６０ｂに対向して設けられる。基板５０には、例えば、サファイア、炭化珪素（ＳｉＣ）、シリコン（Ｓｉ）基板、ガリウム砒素（ＧａＡｓ）などが用いられる。バッファ層５５は、基板５０と下地層６０との間に設けられる。
基板５０の主面上に凹凸（基板凹凸５１）が設けられている。基板５０の主面上にバッファ層５５が設けられる。バッファ層５５の上に、下地層６０が設けられる。基板５０に設けられた基板凹凸５１により、下地層６０の凹凸６１が形成される。例えば、基板５０の基板凹凸５１は、基板凸部５１ｐと、基板側部５１ｓと、基板凹部５１ｄと、を有する。基板凸部５１ｐは、下地層６０の凹部６１ｄと、Ｚ軸に沿って対向する。基板凹部５１ｄは、下地層６０の凸部６１ｐと、Ｚ軸に沿って対向する。基板側部５１ｓは、下地層６０の側部６１ｓに対向する。
基板５０の上に形成されたバッファ層５５の上に上記の積層構造体１０ｓが形成される。積層構造体１０ｓを形成した後に、基板５０を分離しても良い。基板５０の分離のときに、バッファ層５５は除去されても良い。また、基板５０の分離の後に、バッファ層５５の少なくとも一部が残っていても良い。なお、バッファ層５５は、必要に応じて設けられ、場合によっては省略しても良い。
第１電極７０は、第１半導体層１０と電気的に接続される。第２電極８０は、第２半導体層２０と電気的に接続される。この例では、第２半導体層２０の一部と第１半導体層１０との間に発光層３０が設けられている。積層構造体１０ｓの第１半導体層１０の側の主面において、第２半導体層２０の一部の上に第２電極８０が設けられている。
第１電極７０と第２電極８０との間に電圧を印加することで、第１半導体層１０と第２半導体層２０とを介して発光層３０に電流が流れ、発光層３０から光が放出される。半導体発光素子１１０は、例えばＬＥＤである。
以下、発光層３０の構成の例について説明する。
図３は、第１の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図３に表したように、発光層３０は、複数の障壁層３１と、複数の障壁層３１どうしの間に設けられた井戸層３２と、を含む。
例えば、発光層３０は、単一量子井戸（ＳＱＷ：Single Quantum Well）構造を有することができる。このとき、発光層３０は、２つの障壁層３１と、その障壁層３１の間に設けられた井戸層３２と、を含む。例えば、発光層３０は、多重量子井戸（ＭＱＷ:Multi Quantum Well）構造を有することができる。このとき、発光層３０は、３つ以上の障壁層３１と、障壁層３１どうしのそれぞれの間に設けられた井戸層３２と、を含む。
図３に示した例では、発光層３０は、（ｎ＋１）個の障壁層３１と、ｎ個の井戸層３２と、を含む（ｎは、１以上の整数）。第（ｉ＋１）番目の障壁層ＢＬ（ｉ＋１）は、第ｉ番目の障壁層ＢＬｉと第１半導体層１０との間に配置される（ｉは、１以上（ｎ−１）以下の整数）。第（ｉ＋１）番目の井戸層ＷＬ（ｉ＋１）は、第ｉ番目の井戸層ＷＬｉと第１半導体層１０との間に配置される。第１番目の障壁層ＢＬ１は、第２半導体層２０（この例では多層構造体４０）と第１番目の井戸層ＷＬ１との間に設けられる。第ｎ番目の井戸層ＷＬｎは、第ｎ番目の障壁層ＢＬｎと第（ｎ＋１）番目の障壁層ＢＬ（ｎ＋１）との間に設けられる。第（ｎ＋１）番目の障壁層ＢＬ（ｎ＋１）は、第ｎ番目の井戸層ＷＬｎと第１半導体層１０との間に設けられる。
井戸層３２は、III族元素とＶ族元素とを含む窒化物半導体を含む。例えば、井戸層３２は、インジウム（Ｉｎ）とガリウム（Ｇａ）とを含む窒化物半導体を含む。すなわち、井戸層３２は、例えば、ＩｎｘｓＧａ１−ｘｓＮ（０．０５≦ｘｓ≦０．５）を含む。発光層３０から放出される光のピーク波長は、例えば４００ナノメートル（ｎｍ）以上６５０ｎｍ以下である。
障壁層３１は、III族元素とＶ族元素とを含む窒化物半導体を含む。障壁層３１のバンドギャップエネルギーは、井戸層３２のバンドギャップエネルギーよりも大きい。
障壁層３１がＩｎを含む場合、障壁層３１のIII族元素中におけるＩｎの組成比は、井戸層３２のIII族元素中におけるＩｎの組成比（上記のＩｎ組成比ｘｓ）よりも低い。これにより、井戸層３２におけるバンドギャップエネルギーは、障壁層３１におけるバンドギャップエネルギーよりも小さくなる。
多層構造体４０は、Ｚ軸に沿って積層された複数の第１構造体膜（図示しない）と、第１構造体膜どうしの間のそれぞれに設けられた第２構造体膜と、を含む。すなわち、多層構造体４０は、Ｚ軸方向に交互に積層された複数の第１構造体膜と複数の第２構造体膜とを含む。第１構造体膜は、例えばＧａＮを含み、第２構造体膜は、例えばＩｎＧａＮを含む。
図４（ａ）及び図４（ｂ）は、第１の実施形態に係る半導体発光素子の一部の構成を例示する模式図である。
すなわち、図４（ａ）は、下地層６０の凹凸６１を例示する模式的平面図である。図４（ｂ）は、図４（ａ）のＡ３−Ａ４線断面図である。
図４（ａ）に表したように、下地層６０において、連続的な凸部６１ｐと、複数の凹部６１ｄと、が設けられる。このとき、基板５０には、連続的な基板凹部５１ｄと、複数の基板凸部５１ｐと、が設けられる。
ただし、実施形態はこれに限らず、下地層６０において、連続的な凹部６１ｄと、複数の凸部６１ｐと、が設けられても良い。このとき、基板５０には、連続的な基板凸部５１ｐと、複数の基板凹部５１ｄと、が設けられる。また、下地層６０において、複数の凸部６１ｐと、複数の凹部６１ｄと、が設けられても良い。このとき、基板５０には、複数の基板凹部５１ｄと、複数の基板凸部５１ｐと、が設けられる。
また、例えば、下地層６０において、渦巻き状の１つの連続した凸部６１ｐが設けられ、その凸部６１ｐ以外の部分が１つの連続した凹部６１ｄ（渦巻き状）となっても良い。この場合には、基板５０には、渦巻き状の１つの連続した基板凹部５１ｄが設けられ、その基板凹部５１以外の部分が１つの連続した基板凸部５１ｄ（渦巻き状）となる。すなわち、例えばＺ軸を含む平面で下地層６０（または基板５０）を切断したときに、複数の凸部及び複数の凹部の少なくともいずれかが形成されれば良い。
以下では、下地層６０において、連続的な凸部６１ｐと、複数の凹部６１ｄと、が設けられる場合として説明する。
図４（ａ）表したように、Ｚ軸に沿ってみたときに、下地層６０の凹凸６１の複数の凹部６１ｄは、例えば、正六角形の中心及び６つの角のそれぞれに配置される。このとき、基板５０の複数の基板凸部５１ｐは、正六角形の中心及び６つの角のそれぞれに配置される。ただし、複数の凹部６１ｄの配置は任意である。複数の基板凸部５１ｐの配置は任意である。
また、この例では、凹部６１ｄの平面形状（Ｚ軸に沿ってみたときの形状）は、円である。このとき、基板凸部５１ｐの平面形状も円である。ただし、実施形態はこれに限らず、凹部６１ｄの平面形状は任意である。すなわち、基板凸部５１ｐの平面形状は任意である。
例えば、基板５０の第２半導体層２０の側の主面に、複数の基板凸部５１ｐが繰り返しパターンで形成される。
例えば、基板５０の主面のうちの基板側部５１ｓ及び基板凹部５１ｄとなる領域が選択的にエッチングされる。これにより、基板凸部５１ｐ、基板側部５１ｓ及び基板凹部５１ｄが形成される。
基板凹凸５１を有する基板５０の主面上に下地層６０を形成することで、下地層６０の第２主面６０ｂに凹凸６１が形成される。この例では、基板５０の主面上にバッファ層５５が形成され、その上に下地層６０が形成される。なお、基板５０（及びバッファ層５５）を除去した後も、下地層６０の凹凸６１の形状は実質的に維持される。
下地層６０のうちで、基板凸部５１ｐに対向する部分が凹部６１ｄとなり、基板凹部５１ｄに対向する部分が凸部６１ｐとなり、基板側部５１ｓに対向する部分が側部６１ｓとなる。
バッファ層５５の厚さは、例えば１０ｎｍ以上５０ｎｍ以下程度である。一方、基板凹凸５１の高さ（深さ）及び周期は、例えば５００ｎｍ以上３μｍ程度以下である。このように、バッファ層５５の厚さは、基板凹凸５１の高さ（深さ）及び周期に比べて十分に薄いため、基板凹凸５１の形状を実質的に反映した凹凸６１が下地層６０に形成される。
図４（ｂ）に表したように、凸部６１ｐと第２半導体層２０との間のＺ軸に沿った距離Ｌｐは、凹部６１ｄと第２半導体層２０との間のＺ軸に沿った距離Ｌｄよりも長い。凹部６１ｄと凸部６１ｐとの間のＺ軸に沿った距離（距離Ｌｐと距離Ｌｄとの差）は、凹部６１ｄと凸部６１ｐとの間の高さｈ６１（または、深さ）に相当する。
凸部６１ｐは、例えば、凹凸６１の中で最も突出している部分から高さｈ６１の１０％の位置の部分と、凹凸６１の中で最も突出している部分と、の間の範囲の部分である。凹部６１ｄは、例えば、凹凸６１の中で最も後退している部分から高さｈ６１（深さ）の１０％の位置の部分と、凹凸６１の中で最も後退している部分と、の間の範囲の部分である。側部６１ｓは、凹凸６１の内で凸部６１ｐと凹部６１ｄとを除いた部分（高さｈ６１の８０％の範囲の部分）である。
ここで、説明を簡単にするために、基板５０の基板凸部５１ｐが、基板凹部５１ｄよりも上方に位置するとする。このとき、下地層６０の凸部６１ｐは、凹部６１ｄよりも下方に位置する。
また、基板５０には、連続的な基板凹部５１ｄと、複数の基板凸部５１ｐと、が設けられる。そして、下地層６０には、連続的な凸部６１ｐと、複数の凹部６１ｄと、が設けられている。以下では、複数の基板凸部５１ｐのうちの２つに着目する。この２つの基板凸部５１ｐの中心（Ｚ軸に沿ってみたときの平面形状の重心）どうしを結ぶ線がＸ軸に対して平行である場合として説明する。このとき、複数の凹部６１ｄのうちで着目する２つの中心どうしを結ぶ線は、Ｘ軸に対して平行である。
複数の基板凸部５１ｐのそれぞれの高さｈ５１（すなわち、基板凹部５１ｄの深さ）は、例えば約１マイクロメートル（μｍ）である。Ｘ軸に沿って並ぶ２つの基板凸部５１ｐどうしの間における、基板凹部５１ｄの幅Ｗ２２（Ｘ軸に沿った長さ）は、例えば約１．５μｍである。Ｘ軸に沿って並ぶ２つの基板凸部５１ｐの中心どうしのＸ軸に沿った間隔Ｗ２３は、例えば約５μｍである。この例では、Ｘ軸に沿って並ぶ２つの基板凸部５１ｐの中心を通るＸ−Ｚ平面で基板５０を切断した時に得られる複数の基板凹部５１ｄの中心どうしの間隔は、間隔Ｗ２３と同じである。基板凸部５１ｐのＸ軸に沿った幅Ｗ２１は、例えば約２μｍである。
また、既に説明したように、バッファ層５５の厚さが基板凹凸５１の高さ（深さ）及び周期に比べて十分に薄い。このとき、バッファ層５５の厚さは実質的に無視でき、下地層６０の凹凸６１の形状は、基板５０の基板凹凸５１の形状と実質的に一致する。
下地層６０の凸部６１ｐの高さｈ６１（すなわち、複数の凹部６１ｄのそれぞれの深さ）は、例えば約１μｍである。下地層６０において、Ｘ軸に沿って並ぶ２つの凹部６１ｄどうしの間における、凸部６１ｐの幅Ｗ１２（Ｘ軸に沿った長さ）は、例えば約１．５μｍである。下地層６０において、Ｘ軸に沿って並ぶ２つの凹部６１ｄの中心どうしのＸ軸に沿った間隔Ｗ１３は、例えば約５μｍである。この例では、Ｘ軸に沿って並ぶ２つの凹部６１ｄの中心を通るＸ−Ｚ平面で下地層６０を切断した時に得られる複数の凸部６１ｐの中心どうしの間隔は、間隔Ｗ１３と同じである。下地層６０における凹部６１ｄのＸ軸に沿った幅Ｗ１１は、例えば約２μｍである。
なお、上記は、基板５０の基板凹凸５１、及び、下地層６０の凹凸６１の１つの例であり、実施形態はこれに限らない。また、基板５０において、連続的な基板凸部５１ｐと、複数の基板凹部５１ｄと、が設けられ、下地層６０において、連続的な凹部６１ｄと、複数の凸部６１ｐと、が設けられる場合においても、例えば、下地層６０の凹凸６１の形状は、基板５０の基板凹凸５１の形状と実質的に一致する。
下地層６０は、転位を有する。転位は、線状の結晶欠陥のことである。以下、下地層６０に発生する転位について説明する。
図１（ａ）は、図１（ｂ）〜図１（ｄ）のＡ１−Ａ２線断面図である。図１（ｂ）、図１（ｃ）及び図１（ｄ）は、それぞれ、図１（ａ）のＢ１平面、Ｃ１平面及びＤ１平面の平面図である。Ｂ１平面、Ｃ１平面及びＤ１平面は、Ｚ軸に対して垂直な平面である。図１（ｂ）は、下地層６０の第１主面６０ａにおける転位６５を表している。図１（ｃ）は、下地層６０の凹部６１ｄを含む平面における転位６５を表している。図１（ｄ）は、下地層６０の凸部６１ｐを含む平面における転位６５を表している。
図１（ａ）に表したように、下地層６０に転位６５が発生する。例えば、基板５０の主面上にバッファ層５５を形成し、その上に下地層６０を結晶成長させるときに、転位６５が発生する。この転位６５は、少なくとも下地層６０中に形成される。転位６５は、バッファ層５５を介して基板５０の主面に実質的に繋がっている。転位６５は、下地層６０の結晶成長において、基板５０の主面から、第１主面６０ａに向けて形成される。
図１（ａ）に表したように、凸部６１ｐに繋がる転位６５の少なくともいずれかは、他端も凸部６１ｐに繋がり、第１主面６０ａに到達していない。すなわち、基板凹部５１ｄから発生した転位６５は、基板凹部５１ｄに繋がり、第１主面６０ａに到達していない。
また、図１（ａ）に表したように、凸部６１ｐに繋がる転位６５の少なくともいずれかは、側部６１ｓに繋がり、第１主面６０ａに到達していない。すなわち、基板凹部５１ｄから発生した転位６５は、基板側部５１ｓに繋がり、第１主面６０ａに到達していない。
また、図１（ａ）には図示されないが、凸部６１ｐに繋がる転位６５（基板凹部５１ｄに繋がる転位６５）のうちのごく一部が、第１主面６０ａに到達し、残りの大部分は、第１主面６０ａに到達せず消滅している。
すなわち、図１（ｄ）に表したように、凸部６１ｐには、比較的多くの転位６５が繋がっている。凸部６１ｐに繋がる転位６５は、凸部６１ｐから発生したものであり、基板凹部５１ｄから発生したものである。
図１（ｃ）に表したように、凹部６１ｄを含む平面（実質的に基板凸部５１ｐを含む平面）においては、Ｚ軸に沿ってみたときに凸部６１ｐに重なる領域における転位６５は著しく減少している。これは、凸部６１ｐから発生した転位６５が、側部６１ｓに繋がり、凹部６１ｄを含む平面の高さで消滅したことによる。
そして、図１（ｂ）に表したように、第１主面６０ａにおいては、Ｚ軸に沿ってみたときに凸部６１ｐに重なる領域における転位６５は、やはり少ない。このように、凸部６１ｐに繋がる転位６５のうちのごく一部が、第１主面６０ａに到達し、残りの大部分は、側部６１ｓに繋がり、第１主面６０ａに到達せず消滅している。
一方、図１（ａ）、図１（ｂ）及び図１（ｃ）に表したように、凹部６１ｄから発生した転位６５も、凹部６１ｄから第１主面６０ａに向かって進むにつれて減少している。しかし、その減少の程度は、凸部６１ｐから発生した転位６５が第１主面６０ａにおいて減少する程度よりも大きくはない。
例えば、図１（ｂ）及び図１（ｄ）を比較すると、凸部６１ｐに繋がる転位６５のうちの約１０％程度が第１主面６０ａに到達し、残りの約９０％は第１主面６０ａに到達せず消滅している。一方、図１（ｂ）及び図１（ｃ）を比較すると、凹部６１ｄに繋がる転位６５のうちの約５０％が第１主面６０ａに到達し、残りの約５０％が第１主面６０ａに到達せず消滅している。
このように、凸部６１ｐに繋がる転位６５のうちで第１主面６０ａに到達する転位６５の、凸部６１ｐに繋がる転位６５の全てに対する割合（上記の例では１０％）は、凹部６１ｄに繋がる転位６５のうちで第１主面６０ａに到達する転位６５の、凹部６１ｄに繋がる転位６５の全てに対する割合（上記の例では５０％）よりも低い。
そして、上記のように、Ｚ軸に沿ってみたときに、第１主面６０ａのうちで凹部６１ｄと重なる領域に繋がる転位６５は、凹部６１ｄに繋がる転位６５の全体の約５０％である。すなわち、Ｚ軸方向（第２主面６０ｂから第１主面６０ａに向かう積層方向）に沿ってみたときに、第１主面６０ａのうちで凹部６１ｄと重なる領域に繋がる転位６５は、凹部６１ｄに繋がる転位６５よりも少ない。すなわち、凹部６１ｄに繋がる転位６５が、第１主面６０ａの位置（高さ）では減少する。
なお、上記の図１（ａ）〜図１（ｄ）は、転位６５を模式的に例示したものである。従って、例えば、凸部６１ｐに繋がる転位６５のうちで第１主面６０ａに到達する転位６５の、凸部６１ｐに繋がる転位６５の全てに対する割合の値、及び、凹部６１ｄに繋がる転位６５のうちで第１主面６０ａに到達する転位６５の、凹部６１ｄに繋がる転位６５の全てに対する割合は、上記に例示した値に限らない。実施形態においては、上記の値の相対的な大小関係が維持される。
また、下地層６０において、凸部６１ｐが連続的であり、複数の凹部６１ｄが設けられる場合は、「凸部６１ｐに繋がる転位６５のうちで第１主面６０ａに到達する転位６５」は、例えば、「Ｚ軸に対して垂直な平面の単位面積に含まれる凸部６１ｐに繋がる転位６５のうちで第１主面６０ａに到達する転位６５」とすることができる。そして、この場合には、「凸部６１ｐに繋がる転位６５の全て」は、「Ｚ軸に対して垂直な平面の単位面積に含まれる凸部６１ｐに繋がる転位６５の全て」とすることができる。
複数の凹部６１ｄが設けられる場合において、「凹部６１ｄに繋がる転位６５のうちで第１主面６０ａに到達する転位６５」は、例えば、「１つの凹部６１ｄに関しての、凹部６１ｄに繋がる転位６５のうちで第１主面６０ａに到達する転位６５」とすることができる。このときは、「凹部６１ｄに繋がる転位６５の全て」は、「１つの凹部６１ｄに関しての、凹部６１ｄに繋がる転位６５の全て」とすることができる。
または、「凹部６１ｄに繋がる転位６５のうちで第１主面６０ａに到達する転位６５」は、例えば、「Ｚ軸に対して垂直な平面の単位面積に含まれる凹部６１ｄに繋がる転位６５のうちで第１主面６０ａに到達する転位６５」とすることができる。このときは、「凹部６１ｄに繋がる転位６５の全て」は、「Ｚ軸に対して垂直な平面の単位面積に含まれる凹部６１ｄに繋がる転位６５の全て」とすることができる。
そして、「Ｚ軸方向に沿ってみたときに、第１主面６０ａのうちで凹部６１ｄと重なる領域に繋がる転位６５」は、例えば、「Ｚ軸に対して垂直な平面の単位面積に含まれる凹部６１ｄに関して、Ｚ軸方向に沿ってみたときに、第１主面６０ａのうちで凹部６１ｄと重なる領域に繋がる転位６５」とすることができる。
一方、下地層６０において、凹部６１ｄが連続的であり、複数の凸部６１ｐが設けられる場合は、凹部６１ｄに関しては、例えば、Ｚ軸に対して垂直な平面の単位面積に含まれる凹部６１ｄに関する特性とすることができる。また、凸部６１ｐに関しては、例えば、１つの凸部６１ｐに関する特性、または、Ｚ軸に対して垂直な平面の単位面積に含まれる凸部６１ｐに関する特性とすることができる。
半導体発光素子１１０が、下地層６０の第２主面６０ｂの側に設けられる基板５０をさらに備える場合には、以下となる。
基板５０は、下地層６０に対向する面に設けられた基板凹凸５１を有する。基板凹凸５１は、基板凹部５１ｄと、基板側部５１ｓと、基板凸部５１ｐと、を有する。
基板凹部５１ｄに繋がる転位６５の少なくともいずれかは、基板側部５１ｓに繋がり、下地層６０の第１主面６０ａに到達しない。
基板凹部５１ｄに繋がる転位６５のうちで第１主面６０ａに到達する転位６５の、基板凹部５１ｄに繋がる転位６５の全てに対する割合は、基板凸部５１ｐに繋がる転位のうちで第１主面６０ａに到達する転位６５の、基板凸部５１ｐに繋がる転位６５の全てに対する割合よりも低い。
Ｚ軸方向に沿ってみたときに第１主面６０ａのうちで基板凸部５１ｐと重なる領域に繋がる転位６５は、基板凸部５１ｐに繋がる転位６５よりも少ない。すなわち、基板凸部５１ｐに繋がる転位６５が、第１主面６０ａの位置（高さ）では減少する。
このような構成により、低転位密度と良好な表面平坦性とを両立した、高効率な窒化物半導体発光素子が提供できる。
以下、実施形態に係る半導体発光素子１１０の製造方法の１つの例について説明する。 図５（ａ）〜図５（ｃ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
すなわち、これらの図は、下地層６０の形成方法を例示している。
図５（ａ）に表したように、基板凹凸５１が設けられた基板５の主面上（この例ではバッファ層５５の上）に、III族原料とＶ族原料とを用いて、第１層６４ａを形成する。第１層６４ａは、窒化物半導体を含む。第１層６４ａは、下地層６０の一部となる。
最初の段階では、第１層６４ａは、複数の微結晶６３である。複数の微結晶６３のそれぞれの幅（Ｚ軸に対して垂直な方向に沿った幅）、及び、複数の微結晶６３のそれぞれの高さは、例えば、約３０ｎｍである。複数の微結晶６３（第１層６４ａ）は、基板凹部５１ｄの上及び基板凸部５１ｐの上に形成される。微結晶６３には、転位６５が形成される。この転位６５は、たとえばＺ軸に沿って延びている。
基板５０が微結晶６３で覆われていない部分ではピットが形成され易い。複数の微結晶６３が、基板５０の主面を被覆していることが好ましい。これにより、ピットの形成が抑制される。
図５（ｂ）に表したように、さらに、第１層６４ａの形成を続ける。これにより、図５（ｂ）に例示した微結晶６３の形状を保ちながら、第１層６４ａの厚さが増大する。第１層６４ａの厚さが、基板凸部５１ｐの高さ程度になる。
この過程において、第１層６４ａの下面においてＺ軸に沿って延びた転位６５の一部の延在方向は、Ｚ軸と交差する方向（例えばＺ軸に対して垂直な方向）に変化する。そして、複数の微結晶６３が合体する際に、これらの転位６５どうしが衝突し、転位６５の一部が消滅する。
また、基板凹部５１ｄの上方において延在方向がＺ軸と交差する方向に変化した転位６５の一部は、基板側部５１ｓにぶつかり、消滅する。
さらに、図５（ｃ）に表したように、第１層６４ａの上に、III族原料とＶ族原料とを用いて第２層６４ｂを形成する。第２層６４ｂは、窒化物半導体を含む。第２層６４ｂは、下地層６０の別の一部となる層である。
第２層６４ｂの形成においては、例えば、第２層６４ｂのＺ軸に沿う成長速度がＺ軸に対して垂直な方向における成長速度よりも速くなる条件が採用される。これにより、基板凹部５１ｄから成長した部分と、基板凸部５１ｐから成長した部分と、を合体させ、平坦化させることができる。すなわち、第２層６４ｂの形成において、積層方向の成長速度を速くすることで、基板凸部５１ｐからの成長に比べ、基板凹部５１ｄからの成長が相対的に速くなる。これにより、基板凹部５１ｄの埋め込みが促進される。これにより、平坦性を向上できる。また、平坦化に必要な膜厚を薄くすることができる。
このような第１層６４ａ及び第２層６４ｂにより、下地層６０が作製される。この後、この下地層６０の上に、第２半導体層２０（及び多層構造体４０）、発光層３０及び第１半導体層１０を形成し、電極の形成及び所定形状への加工を経て、半導体発光素子１１０が得られる。
上記のように、本形成方法においては、第１層６４ａの形成中に、転位６５を減少させ、その後の第２層６４ｂの形成により、良好な平坦性を得る。これにより、低転位密度と良好な表面平坦性とを両立した、高効率な窒化物半導体発光素子が得られる。
すなわち、下地層６０の形成において、基板凹凸５１の高さ以下の領域（基板凸部５１ｐと基板凹部５１ｄとの間のＺ軸に沿った領域）で転位６５を曲げる。その後、基板凹凸５１を埋め込む。この埋め込みのときには、既に多くの転位６５がＺ軸と交差する方向（例えば直交する方向）に変化しているため、転位６５の延伸方向を曲げる必要はない。これにより、転位密度の低減と表面平坦性との両立を実現できる。
本形成方法においては、第１層６４ａの形成において、基板凸部５１ｐの高さ以下の領域で、Ｚ軸方向に対して交差する方向（例えば直交する方向）に、転位６５の延在方向を変化させる。これにより、基板凹部５１ｄで発生した転位６５（下地層６０の凸部６１ｐに繋がる転位６５）は、基板凸部５１ｐ以下の高さの領域内で大幅に低減する。高さ以下の領域とすることで、基板凹部５１ｄの上方において延在方向がＺ軸と交差する方向に変化した転位６５の一部は、基板側部５１ｓにぶつかり消滅するため、転位６５の伝播方向（延在方向）が再度変化して第１主面６０ａに到達する転位６５を大幅に抑制することができ、大きな転位低減効果が得られる。
例えば、微結晶６３の大きさによって、転位６５の伝播方向が変化する位置（Ｚ軸方向に沿った位置）が変化する。基板凹部５１ｄの近傍における転位密度は、第１主面６０ａに近い側における転位密度よりも高い。転位６５の伝播方向が変化する位置が基板凹部５１ｄに近いほど、微結晶６３の合体時に転位６５どうしが出会う割合が高くなる。このため、転位６５の伝播方向が変化する位置が基板凹部５１ｄに近いほど、転位低減効果が大きい。下地層６０の成長初期における微結晶６３が小さいほど、転位低減効果が大きくなり、好ましい。
一方、第２層６４ｂにおいては積層方向の成長を速くしていることから、第２層６４ｂにおける転位６５の低減の程度は、第１層６４ａにおける転位６５の低減の程度よりも低い。
実施形態において、基板凹部５１ｄ及び基板凸部５１ｐの平面形状（Ｚ軸に沿ってみたときの形状）は、任意である。同様に、下地層６０の凸部６１ｐ及び凹部６１ｄの平面形状は任意である。基板凹部５１ｄ及び基板凸部５１ｐの形面形状、並びに、下地層６０の凸部６１ｐ及び凹部６１ｄの平面形状は、例えば、四角形（ひし形などを含む）、六角形、円形、扁平円形など、種々の形状とすることができる。
第１層６４ａにおいて、転位６５は、基板凸部５１ｐの高さ以下の領域内で減少する。このため、基板凹部５１ｄの幅Ｗ２２（Ｚ軸に対して垂直な方向に沿った長さ）は、基板凸部５１ｐの幅Ｗ２１（Ｚ軸に対して垂直な方向に沿った長さ）よりも長いことが好ましい。同様に、第１層６４ａにおいて、転位６５は、下地層６０の凸部６１ｐの高さ以下の領域（凸部６１ｐと凹部６１ｄとの間のＺ軸に沿った領域）で減少する。このため、下地層６０の凸部６１ｐの幅Ｗ１２（Ｚ軸に対して垂直な方向に沿った長さ）は、凹部６１ｄの幅Ｗ１１（Ｚ軸に対して垂直な方向に沿った長さ）よりも長いことが好ましい。これにより、第１層６４ａにおける転位低減効果をより大きくすることができる。
実施形態において、基板凸部５１ｐの高さｈ５１（基板凹部５１ｄの深さ）、及び、下地層６０の凹部６１ｄの深さ（凸部６１ｐの高さｈ６１）は、任意である。
基板凸部５１ｐの高さｈ５１、及び、下地層６０の凸部６１ｐの高さｈ６１は、発光層３０から放出される光のピーク波長λの半波長（λ／２）よりも大きいことが好ましい。これにより、光の回折効果により、光取り出し効率が向上できる。
基板凸部５１ｐの高さｈ５１、及び、下地層６０の凸部６１ｐの高さｈ６１を過度に大きくすると、基板凹凸５１の上に下地層６０を形成した際の表面平坦性が悪化し易くなる。例えば、高さｈ５１及び高さｈ６１は、基板凹部５１ｄの幅Ｗ２２（すなわち、下地層６０の凸部６１ｐの幅Ｗ１２）以下であることが好ましい。これにより、良好な表面平坦性がより得易くなる。
本実施形態に係る半導体発光素子１１０の製造方法の１つの例についてさらに具体的に説明する。
サファイアの基板５０の主面に、基板凹凸５１となるパターンを有するフォトレジストを形成する。このフォトレジストは、例えば、複数の円形パターンを有する。複数の円形パターンのそれぞれは、基板５０の主面のうちの、基板凸部５１ｐのそれぞれとなる部分を覆う。ＲＩＥ（Reactive Ion Etching）装置で、フォトレジストの円形パターンから露出している部分の基板５０をエッチングする。これにより、深さが約１μｍの基板凹部５１ｄが形成される。幅Ｗ２２は、約１．５μｍである。ピッチに相当する間隔Ｗ２３は、約５μｍである。なお、ピッチは、隣接する同一形状のパターンどうしの中心間距離のうち、最小の距離である。また、基板５０には、サファイア基板に限らず、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、炭化珪素（ＳｉＣ）などを用いることができる。
基板５０を有機洗浄及び酸洗浄によって処理し、基板５０をＭＯＣＶＤ装置の反応室内に導入する。トリメチルガリウム（ＴＭＧａ）、トリメチルアルミニウム（ＴＭＡｌ）及びアンモニア（ＮＨ３）を用い、バッファ層５５を形成する。バッファ層５５は、例えばＧａＮ層である。バッファ層５５の厚さは約３０ｎｍである。
次に、窒素及び水素を含む雰囲気にて、ＴＭＧａ及びアンモニアを用い、１１２０℃で、下地層６０を形成する。下地層６０は、例えば、アンドープのＧａＮ層である。下地層６０の厚さは、例えば、約３μｍである。具体的には、既に説明したように、第１層６４ａと第２層６４ｂとを形成する。
まず、例えば、幅が３０ｎｍで高さが３０ｎｍのＧａＮの複数の微結晶６３を、基板凹部５１ｄ上及び基板凸部５１ｐ上に形成する。引き続き、さらにＧａＮ層を成長させる。これにより、微結晶６３どうしを合体させ、基板凹部５１ｄの上におけるＧａＮ層の厚さが０．５μｍとなるまで成長させる。厚さが０．５μｍのＧａＮ層が、第１層６４ａとなる。上記の微結晶６３は、第１層６４ａに含まれるものとする。第１層６４ａの形成を第１工程と呼ぶ。
その後、第１層６４ａの上に第２層６４ｂを形成する第２工程を実施する。第２層６４ｂの形成における温度は、この例では１１２０℃であり、第１層６４ａの形成の温度と同じである。第２工程におけるアンモニアの供給量は、例えば、第１工程におけるアンモニアの供給量の４倍である。そして、第２工程においては、キャリアガスの水素をアンモニアの増加分だけ減少させる。すなわち、第２工程におけるガスの総供給量は、第１工程におけるガスの総供給量と同じである。この条件で第２層６４ｂを形成することにより、第１層６４ａと第２層６４ｂとの合計の厚さが約３μｍとなる。すなわち、第２層６４ｂの厚さは、約２．５μｍである。これにより、下地層６０（厚さが約３μｍ）が形成される。
次に、不純物原料ガスとしてシラン（ＳｉＨ４）を用い、第２半導体層２０（ｎ側コンタクト層）を形成する。第２半導体層２０の厚さは、例えば４μｍである。
次に、多層構造体４０を形成する。具体的には、例えば、窒素雰囲気にて、ＴＭＧａ及びアンモニアを用いて、８００℃でアンドープのＧａＮ膜（第１構造体膜）を形成する。第１構造体膜の厚さは、例えば３ｎｍである。続いて、８００℃において、さらにトリメチルインジウム（ＴＭＩｎ）を追加し、アンドープのＩｎ０．０７Ｇａ０．９３Ｎ膜（第２構造体膜）を形成する。第２構造体膜の厚さは、例えば１ｎｍである。第１構造体膜及び第２構造体膜の形成を計２０回繰り返す。そして、最後に、アンドープのＧａＮ膜（第１構造体膜）を３ｎｍの厚さで形成する。これにより、多層構造体４０が形成される。
次に、発光層３０を形成する。具体的には、例えば、基板５０の温度を８５０℃として、窒素雰囲気にて、ＴＭＧａ及びアンモニアを用い、アンドープのＧａＮ層（複数の障壁層３１のうちの第１番目の障壁層ＢＬ１）を形成する。このＧａＮ層の厚さは、例えば５ｎｍである。続いて、基板５０の温度を７３０℃として、ＴＭＧａ、ＴＭＩｎ及びアンモニアを用い、アンドープのＩｎ０．１５Ｇａ０．８５Ｎ層（複数の井戸層３２のうちの第１番目の井戸層ＷＬ１）を形成する。このＩｎ０．１５Ｇａ０．８５Ｎ層の厚さは、例えば２．５ｎｍである。その後、上記の障壁層３１の形成と、上記の井戸層３２の形成と、を繰り返し、発光層３０を形成する。
次に、窒素及び水素を含む雰囲気にて、ＴＭＡｌ、ＴＭＧａ及びアンモニア、並びに、不純物原料として、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いて、１０３０℃にて、第３ｐ側層１３を形成する。さらに、ＴＭＧａ及びアンモニアを用いて、第２ｐ側層１２を形成する。その後、第１ｐ側層１１（ｐ側コンタクト層）を形成する。第３ｐ側層１３の厚さは、例えば１０ｎｍであり、第２ｐ側層１２の厚さは、例えば８０ｎｍであり、第１ｐ側層１１の厚さは、例えば１０ｎｍである。これにより、第１半導体層１０が形成される。
上記の結晶の成長の後、温度を室温まで下げる。第１ｐ側層１１の側の主面から、第２半導体層２０の途中の厚さに達するまで、積層構造体１０ｓをドライエッチングし、第２半導体層２０の一部を露出させる。そして、露出した第２半導体層２０の上に、Ｔｉ／Ｐｔ／Ａｕの積層膜からなる第２電極８０を形成する。また、第１ｐ側層１１上に、ＩＴＯからなる第１電極７０を形成する。これにより、半導体発光素子１１０が形成される。
以下、本実施形態に係る構成を創出するに到った、発明者が独自に行った実験について説明する。
この実験では、下地層６０の形成条件が、実施形態に係る形成方法の下地層６０の形成条件とは異なる。すなわち、本実施形態においては、下地層６０の形成は、第１層６４ａの形成（第１工程）と、第１層６４ａとは異なる形成条件の第２層６４ｂの形成（第２工程）と、を含む。これに対して、以下に説明する実験においては、１つの下地層６０においては、下地層６０の形成条件は一定とされた。その際、下地層６０の形成時の原料供給比を種々変えて下地層６０を形成し、下地層６０における転位６５及びピットを評価した。この実験においては、基板５０及びバッファ層５５の条件は、実施形態に関して説明した条件と同じである。
図６（ａ）及び図６（ｂ）は、半導体発光素子に関する実験結果を例示するグラフ図である。
図６（ａ）は転位６５の密度の評価結果を示し、図６（ｂ）はピットの密度の評価結果を示している。これらの図の横軸は、下地層６０を形成するときの、III族原料の供給量に対するＶ族原料の供給量の比率、すなわち、Ｖ族／III族比Ｒ（Ｖ／III）である。これらの図に示したように、この実験では、Ｖ族／III族比Ｒ（Ｖ／III）が、３３０、６６０、１３２０及び２６４０の４種とされた。図６（ａ）の左側の縦軸は、下地層６０のらせん転位密度Ｃｓｄを示し、右側の縦軸は、刃状転位密度Ｃｅｄを示す。図６（ｂ）の縦軸は、ピット密度Ｃｐを示す。らせん転位密度Ｃｓｄ及び刃状転位密度Ｃｅｄは、試料のＸ線回折測定における対称面及び非対称面のロッキングカーブ半値幅、及び、試料のＴＥＭ（Transmission Electron Microscope）像から求めた。刃状転位密度Ｃｅｄ及びらせん転位密度Ｃｓｄは、下地層６０の第１主面６０ａにおける密度である。また、ピット密度Ｃｐは、ＳＥＭ（Scanning Electron Microscope）像から求めた。
図６（ａ）に表したように、下地層６０の形成の際のＶ族／III族比Ｒ（Ｖ／III）が低いと、転位密度（らせん転位密度Ｃｓｄ及び刃状転位密度Ｃｅｄ）は低い。
そして、図６（ｂ）に表したように、Ｖ族／III族比Ｒ（Ｖ／III）が低いと、ピット密度Ｃｐは高い。ピット密度Ｃｐが高いと、下地層６０における平坦性が悪く、及び、ボイドが発生する。すなわち、Ｖ族／III族比Ｒ（Ｖ／III）が低い条件で下地層６０を形成すると、平坦性が悪く、例えば、ボイドなども発生する。
図６（ａ）及び図６（ｂ）から分かるように、Ｖ族／III族比Ｒ（Ｖ／III）に関し、転位密度を低下させることと、ピット密度Ｃｐを低下させることと、はトレードオフの関係になる。低いピット密度Ｃｐ（例えばピット密度Ｃｐが０）を維持しつつ、低い転位密度が安定して得られるＶ族／III族比Ｒ（Ｖ／III）は、例えば１３２０である。このとき、刃状転位密度Ｃｅｄは、約４×１０８／ｃｍ２である。すなわち、下地層６０を１つの条件で形成する参考例においては、ピット密度Ｃｐが安定して０にしようとすると、刃状転位密度Ｃｅｄは、約４×１０８／ｃｍ２以上になる。
図７は、半導体発光素子に関する実験結果を例示するグラフ図である。
同図は、刃状転位密度Ｃｅｄと、半導体発光素子の光出力ＯＰと、の関係の評価結果を示している。横軸は、刃状転位密度Ｃｅｄを示し、縦軸は、光出力ＯＰ（規格化値）を示す。
図７に表したように、刃状転位密度Ｃｅｄが低いほど、半導体発光素子の光出力ＯＰが高くなる。高い光出力ＯＰを得るためには、刃状転位密度Ｃｅｄができるだけ低いことが好ましい。しかしながら、図６（ａ）及び図６（ｂ）に関して説明したように、転位密度を低下させることと、ピット密度Ｃｐを低下させることと、はトレードオフの関係があり、転位密度（例えば刃状転位密度Ｃｅｄ）を下げることに限界がある。
ところで、図６（ａ）に例示したように、Ｖ族／III族比Ｒ（Ｖ／III）が低い条件（例えば３３０程度）においては、ピット密度Ｃｐが急激に高くなり、平坦性が著しく損なわれる。このため、Ｖ族／III族比Ｒ（Ｖ／III）が低い条件は、一般的には採用されない。例えば、下地層６０を形成する際のＶ族／III族比Ｒ（Ｖ／III）は、一般的には、２０００以上３０００以下程度の条件が採用される。
Ｖ族／III族比Ｒ（Ｖ／III）が低い条件は、ピット密度Ｃｐが高く、平坦性が悪く、ボイドなどが発生するため、放棄されるのが一般的である。発明者は、このように、一般的には放棄される条件で作製した下地層６０の評価を敢えて実施した。そして、Ｖ族／III族比Ｒ（Ｖ／III）が低い条件において、図６（ａ）に示したように、転位密度（らせん転位密度Ｃｓｄ及び刃状転位密度Ｃｅｄの双方）が、明らかに低下することを見出した。
発明者は、新たに見出したこの現象に基づいて、転位密度が低く、かつ、ピット密度Ｃｐが低い（すなわち、表面平坦性が良好な）条件が得られる下地層６０について検討した。その結果、本実施形態に係る構成によれば、低転位密度と良好な表面平坦性とを両立した、高効率が得られる半導体発光素子が得られることが分かった。
すなわち、下地層６０の形成において、第１層６４ａでは、基板凹凸５１の高さ以下の領域で転位６５を曲げる。その後に形成される第２層６４ｂにおいては、基板凹凸５１を埋め込み平坦性を確保する。この第２層６４ｂにおいては、転位６５を曲げる必要はない。これにより、転位密度の低減と表面平坦性との両立を実現できる。
図８（ａ）及び図８（ｂ）は、半導体発光素子の特性を例示する電子顕微鏡写真像である。
これらの図は、半導体発光素子の一部である基板５０及び下地層６０の断面ＴＥＭ像を示している。図８（ａ）は、本実施形態に係る半導体発光素子１１０に対応する。図８（ｂ）は、第１参考例の半導体発光素子１９１に対応する。
半導体発光素子１１０においては、下地層６０の第１層６４ａにおけるＶ族／III族比Ｒ（Ｖ／III）は、３３０である。そして、第２層６４ｂにおけるＶ族／III族比Ｒ（Ｖ／III）は、１３２０である。
一方、半導体発光素子１９１においては、１つの条件で下地層６０が形成された。すなわち、半導体発光素子１９１の下地層６０の形成においては、Ｖ族／III族比Ｒ（Ｖ／III）が１３２０である。すなわち、第１層６４ａの形成を行わず、第２層６４ｂだけの形成が行われたことに対応する。基板５０の上のバッファ層５５の上に、この条件で下地層６０を形成した。下地層６０の厚さは、約３μｍである。
図８（ａ）及び図８（ｂ）において、像中の暗い線が転位６５に対応する。
図８（ａ）及び図８（ｂ）から分かるように、半導体発光素子１１０においては、下地層６０の第２主面６０ｂから第１主面６０ａに到達している転位６５は、第１比較例の半導体発光素子１９１に比べて、明らかに少ない。
図８（ａ）から分かるように半導体発光素子１１０においては、凹部６１ｄの下面から上に向かって約１００ｎｍまでの領域、及び、凸部６１ｐの下面から上に向かって約１００ｎｍまでの領域において、転位６５の伝播方向が変化している。なお、「下面」は、基板５０の側の面であり、「上に向かう」とは、基板５０から下地層６０に向かう方向のことである。そして、転位６５の伝播方向の変化は、上に向かうに従って、Ｚ軸に沿う方向から、Ｚ軸に対して交差する方向への変化である。
そして、転位６５の伝播の方向が変化することで、転位６５どうしが衝突し、上に延びる転位６５が消滅している。さらに、凸部６１ｐの下面に繋がる転位６５（基板凹部５１ｄに繋がる転位６５）の一部は、側部６１ｓ（基板側部５１ｓ）に繋がり、消滅している。そのため、凸部６１ｐに繋がる転位６５のうちで第１主面６０ａに到達する転位６５の、凸部６１ｐに繋がる転位６５の全てに対する割合は、凹部６１ｄに繋がる転位６５のうちで第１主面６０ａに到達する転位６５の、凹部６１ｄに繋がる転位６５の全てに対する割合よりも低い。
これらの現象により、下地層６０の基板５０に対向する面（第２主面６０ｂ）で発生した転位６５は、下地層６０の第２主面６０ｂから５００ｎｍの領域で１／５以下に減少する。
すなわち、半導体発光素子１１０においては、凸部６１ｐに繋がる転位６５の少なくともいずれかは、凸部６１ｐの第２主面６０ｂの側の表面から、第２主面６０ｂから第１主面６０ａに向かって５００ｎｍ以下の領域で、側部６１ｓに繋がっている。
そして、Ｚ軸に対して垂直な平面の単位面積に含まれる凸部６１ｐに繋がる転位６５のうちで第１主面６０ａに到達する転位６５の数と、単位面積に含まれる凹部６１ｄに繋がる転位６５のうちで第１主面６０ａに到達する転位６５の数と、の合計は、単位面積に含まれる凸部６１ｐに繋がる転位６５の数と、単位面積に含まれる凹部６１ｄに繋がる転位６５の数と、の合計の数の１／５以下である。さらに望ましくは、１／８以下である。
一方、図８（ｂ）に示すように、第１参考例の半導体発光素子１９１においては、凹部６１ｄ及び凸部６１ｐに繋がる転位６５の大部分は、Ｚ軸に沿って伝播し、下地層６０の第１主面６０ａに到達している。そして、凸部６１ｐに繋がる転位６５のうちで第１主面６０ａに到達する転位６５の、凸部６１ｐに繋がる転位６５の全てに対する割合と、凹部６１ｄに繋がる転位６５のうちで第１主面６０ａに到達する転位６５の、凹部６１ｄに繋がる転位６５の全てに対する割合は同程度である。また、第１主面６０ａにおいては、転位６５に起因するピットが形成され、表面平坦性が低かった。
図９（ａ）及び図９（ｂ）は、半導体発光素子の特性を例示するグラフ図である。
すなわち、これらの図は、半導体発光素子１１０及び半導体発光素子１９１における転位密度の測定結果を表している。図９（ａ）は、刃状転位密度Ｃｅｄを示し、図９（ｂ）は、らせん転位密度Ｃｓｄを示す。
図９（ａ）及び図９（ｂ）に表したように、半導体発光素子１１０においては、半導体発光素子１９１に比べて、刃状転位密度Ｃｅｄ及びらせん転位密度Ｃｓｄが低い。例えば、半導体発光素子１９１における刃状転位密度Ｃｅｄは、約４．１×１０８／ｃｍ２であるのに対して、半導体発光素子１１０における刃状転位密度Ｃｅｄは、約２．０×１０８／ｃｍ２であり、半減している。また、半導体発光素子１９１におけるらせん転位密度Ｃｓｄは、約５．６×１０７／ｃｍ２であるのに対して、半導体発光素子１１０における刃状転位密度Ｃｅｄは、約３．６×１０７／ｃｍ２であり、大幅に半減している。
図１０は、半導体発光素子の特性を例示するグラフ図である。
すなわち、同図は、半導体発光素子１１０及び１９１における発光特性の測定結果を示している。横軸は駆動電流Ｉｄであり、縦軸は発光効率Ｅｆｆ（相対値）である。
図１０に表したように、半導体発光素子１１０の発光効率Ｅｆｆは、半導体発光素子１９１の発光効率Ｅｆｆよりも高い。特に、半導体発光素子１１０においては、低電流域で、発光効率Ｅｆｆが大きく向上している。これは、半導体発光素子１１０においては、非発光再結合中心である転位密度が低く、発光再結合に寄与するキャリアが増加するためである。
このように、本実施形態に係る半導体発光素子１１０によれば、低転位密度と良好な表面平坦性とを両立した、高効率な窒化物半導体発光素子が得られる。
本実施形態に係る下地層６０において、上記では、第１層６４ａ及び第２層６４ｂの形成の温度は同じ場合について説明したが、本実施形態はこれに限らない。例えば、第１層６４ａの形成温度を１０６０℃とし、第２層６４ｂの形成温度を１１２０℃とした場合も上記と同様の結果が得られた。また、例えば、第１層６４ａの形成時の反応室内の圧力を１０１３ｈＰａとし、第２層６４ｂの形成時の反応室内の圧力を４００ｈＰａとした場合も、上記と同様の結果が得られた。
なお、本実施形態において第２層６４ｂの形成の温度は、第１層６４ａの形成の温度以上であることが好ましい。これにより、例えば、埋め込み性が向上し、良好な表面平坦性を得やすくなる。
また、本実施形態において第２層６４ｂの形成時の反応室内の圧力は、第１層６４ａの形成の形成時の反応室内の圧力以上であることが好ましい。これにより、例えば、埋め込み性が向上し、良好な表面平坦性を得やすくなる。
本実施形態において、下地層６０の厚さは、１μｍ以上４μｍ以下であることが好ましい。下地層６０の厚さを１μｍ以上４μｍ以下にすることで、基板凹凸５１の埋め込み性が良好になりやすく、平坦な下地層６０を得やすい。
図１１（ａ）〜図１１（ｄ）は、第２参考例の半導体発光素子の構成を示す模式図である。
図１１（ａ）は、図１１（ｂ）〜図１１（ｄ）のＡ１−Ａ２線断面図である。図１１（ｂ）、図１１（ｃ）及び図１１（ｄ）は、それぞれ、図１１（ａ）のＢ１平面、Ｃ１平面及びＤ１平面の平面図である。
第２参考例の半導体発光素子１９２においては、１つの条件で下地層６０が形成されている。そして、そのときのＶ族／III族比Ｒ（Ｖ／III）は低く、例えば３３０である。すなわち、半導体発光素子１９２においては、半導体発光素子１１０の第１層６４ａの形成条件だけで下地層６０の全てを形成したことに相当する。半導体発光素子１９２は、図６（ａ）及び図６（ｂ）に例示した、Ｖ族／III族比Ｒ（Ｖ／III）が、例えば、３３０である場合に相当する。
図１１（ａ）に表したように、半導体発光素子１９２においては、下地層６０にボイド６０ｖが形成される。そして、凸部６１ｐに繋がる転位６５の一部は側部６１ｓに繋がっているものの、凸部６１ｐに繋がる転位６５の多くは、第１主面６０ａに到達している。
半導体発光素子１９２においては、基板凸部５１ｐの高さ以上の領域で、Ｚ軸方向に対して交差する方向（例えば直交する方向）に、転位６５の延在方向が変化している。このため、基板凹部５１ｄで発生した転位６５の一部が、基板凸部５１ｐの上方において、第１主面６０ａに到達している。
このため、図１１（ｂ）及び図１１（ｃ）に表したように、第１主面６０ａのうちでＺ軸方向に沿ってみたときに凹部６１ｄと重なる領域に繋がる転位６５は、凹部６１ｄに繋がる転位６５よりも多くなる。
なお、図１１（ｄ）に表したように、半導体発光素子１９２の第２主面６０ｂにおける転位６５の特性は、半導体発光素子１１０と同様である。
このように、第２参考例の半導体発光素子１９２においては、下地層６０の形成が、低いＶ族／III族比Ｒ（Ｖ／III）のみで行われるため、ボイド６０ｖが発生する。そして、図６（ｂ）に例示したように、ピット密度Ｃｐが高い。さらに、基板凹部５１ｄで発生した転位６５の一部は、基板凸部５１ｐの上方において第１主面６０ａに到達するため、転位６５の減少の程度が低い。
これに対し、本実施形態に係る半導体発光素子１１０においては、下地層６０の形成が、低いＶ族／III族比Ｒ（Ｖ／III）による第１層６４ａの形成と、高いＶ族／III族比Ｒ（Ｖ／III）による第２層６４ｂの形成と、を含む。このため、ボイド６０ｖの発生が抑制される。そして、ピット密度Ｃｐも低い。さらに、基板凹部５１ｄで発生した転位６５の延在方向は、基板凸部５１ｐの高さ以下の領域で、Ｚ軸方向に対して交差する方向に変化し、互いに繋がって消滅し、または、側部６１ｓに繋がり消滅する。このため、転位６５の減少の程度が高い。
図１２（ａ）及び図１２（ｂ）は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図１２（ａ）に表したように、本実施形態に係る別の半導体発光素子１１１においては、バッファ層５５が設けられていない。または、バッファ層５５が薄く、基板５０と下地層６０が実質的に接している。この場合も、下地層６０が上記の構成を有していれば、低転位密度と良好な表面平坦性とを両立した、高効率な窒化物半導体発光素子が提供できる。
図１２（ｂ）に表したように、本実施形態に係る別の半導体発光素子１１２においては、基板５０及びバッファ層５５が設けられていない。この構成は、例えば、基板５０の上（バッファ層５５の上）に、下地層６０を含む積層構造体１０ｓを形成し、その後、基板５０（及びバッファ層５５）を除去することで得られる。この場合も、下地層６０が上記の構成を有していれば、低転位密度と良好な表面平坦性とを両立した、高効率な窒化物半導体発光素子が提供できる。
なお、基板５０を除去する場合には、溶液による化学的なエッチングが可能なＳｉを基板５０に用いることで、下地層６０にダメージを与えることなく除去ができるとともに、工程が簡便になり好ましい。
（第２の実施形態）
本実施形態は、窒化物半導体層に係る。
図１３（ａ）及び図１３（ｂ）は、第２の実施形態に係る窒化物半導体層の構成を例示する模式的断面図である。
図１３（ａ）に表したように、本実施形態に係る窒化物半導体層１２０（例えば下地層６０）は、第１主面６０ａと、第２主面６０ｂと、を有する。第２主面６０ｂは、第１主面６０ａとは反対側の主面である。窒化物半導体層１２０は、第２主面６０ｂに設けられた凹凸６１をさらに有する。
凹凸６１の凸部６１ｐに繋がる転位６５の少なくともいずれかは、凹凸６１の側部６１ｓに繋がり、第１主面６０ａに到達しない。
凸部６１ｐに繋がる転位６５のうちで第１主面６０ａに到達する転位６５の、凸部６１ｐに繋がる転位６５の全てに対する割合は、凹凸６１の凹部６１ｄに繋がる転位６５のうちで第１主面６０ａに到達する転位６５の、凹部６１ｄに繋がる転位６５の全てに対する割合よりも低い。
第２主面６０ｂから第１主面６０ａに向かう積層方向（例えばＺ軸方向）に沿ってみたときに第１主面６０ａのうちで凹部６１ｄと重なる領域に繋がる転位６５は、凹部６１ｄに繋がる転位６５よりも少ない。
窒化物半導体層１２０は、例えば基板５０の上に設けられる。そして、窒化物半導体層１２０は、例えば、半導体発光素子の第２半導体層２０、発光層３０及び第１半導体層１０の下地層として機能することができる。または、窒化物半導体層１２０は、例えば、半導体発光素子に含まれる半導体層の少なくとも一部として用いることができる。または、窒化物半導体層１２０は、トランジスタ（例えばＨＥＭＴ）などの窒化物半導体層を用いた半導体装置に応用できる。
本実施形態に係る窒化物半導体層１２０は、第１実施形態に関して説明した第１層６４ａと第２層６４ｂとを含むことができる。そして、窒化物半導体層１２０の製造方法には、第１実施形態に関して説明した製造方法の少なくとも一部を用いることができる。
図１３（ｂ）に表したように、本実施形態に係る別の窒化物半導体層１２１（例えば下地層６０）においては、基板５０及びバッファ層５５が設けられていない。この構成は、例えば、基板５０の上（バッファ層５５の上）に、下地層６０を形成し、その後、基板５０（及びバッファ層５５）を除去することで得られる。この場合も、下地層６０が上記の構成を有していれば、低転位密度と良好な表面平坦性とを両立した窒化物半導体層が提供できる。窒化物半導体層１２１も、ＬＥＤなどの半導体発光素子や、トランジスタ（例えば、ＨＥＭＴ）などの窒化物半導体層を用いた半導体装置に応用できる。
（第３の実施形態）
本実施形態は、窒化物半導体層の形成方法に係る。
図１４は、第３の実施形態に係る窒化物半導体層の形成方法を例示するフローチャート図である。
図１４に表したように、本実施形態に係る窒化物半導体層の形成方法は、第１工程（ステップＳ１１０）と、第２工程（ステップＳ１２０）と、を備える。
第１工程は、主面に設けられた基板凸部５１ｐと基板凹部５１ｄと基板側部５１ｓとを有する基板５０の主面上に、III族原料とＶ族原料とを用いて窒化物半導体を含む第１層６４ａを形成することを含む。
基板凸部５１ｐは、基板５０の主面において、基板凹部５１ｄよりも相対的に突出している部分である。基板凹部５１ｄは、基板凸部５１ｐよりも相対的に後退している部分である。基板側部５１ｓは、基板凸部５１ｐと基板凹部５１ｄとの間の部分である。
基板凸部５１ｐは、例えば、基板５０の主面において最も突出している部分から基板凸部５１ｐの高さｈ５１の１０％の位置までの部分と、最も突出している部分と、の間の部分である。基板凹部５１ｄは、例えば、主面において最も後退している部分から高さｈ５１（深さ）の１０％の位置の部分と、最も後退している部分と、の間の部分である。基板側部５１ｓは、例えば、主面において基板凸部５１ｐと基板凹部５１ｄとを除いた部分（高さｈ６１の８０％の範囲の部分）である。
第２工程は、第１層６４ａの上に、III族原料とＶ族原料とを用いて窒化物半導体を含む第２層６４ｂを形成することを含む。
第１工程におけるIII族原料の供給量に対するＶ族原料の供給量の比率（Ｖ族／III族比Ｒ（Ｖ／III））は、第２工程におけるIII族原料の供給量に対するＶ族原料の供給量の比率（Ｖ族／III族比Ｒ（Ｖ／III））よりも低い。
第１工程は、第１層６４ａにおいて基板凹部５１ｄから発生する転位６５の少なくともいずれかを基板側部５１ｓに繋げることを含む。第２工程は、第１層６４ａの表面に形成される凹凸を第２層６４ｂで埋め込んで平坦化することを含む。
これにより、低転位密度と良好な表面平坦性とを両立した、高効率な窒化物半導体層の形成方法が提供できる。
なお、第２工程における転位密度の減少の程度は、第１工程における転位密度の減少の程度に比べて低い。
本実施形態において、第１工程は、基板凹部５１ｄから発生する転位６５を基板側部５１ｓに繋げることを、第１層６４ａのうちで基板凹部５１ｄからの厚さが５００ｎｍ以下の領域において実施することを含む。なお、第１層６４ａの厚さは、５００ｎｍ未満でも良い。
本実施形態において、第１工程におけるＶ族／III族比Ｒ（Ｖ／III）は、２００以上６６０未満であることが好ましい。これにより、例えば、転位密度の低減効果が、より得やすくなる。
本実施形態において、第２工程におけるＶ族／III族比Ｒ（Ｖ／III）は、６６０以上であることが好ましい。これにより、例えば、ピット密度Ｃｐがより安定して低減でき、より高い表面平坦性を得易くなる。
本実施形態は、窒化物半導体層の形成方法だけでなく、窒化物半導体層を用いた任意の半導体装置（例えば半導体発光素子を含む）の製造方法にも応用できる。
基板凹凸５１を有する基板５０の上に窒化物半導体層を形成する方法として、ファセット面を有する結晶単位を形成し、その後、横方向成長を促進して平坦膜を形成するとともに、転位線を横方向に曲げる方法（第３参考例）がある。この場合には、基板凸部５１ｐの高さｈ５１よりも高い位置において、転位６５の方向が変化する。このため、転位６５は、基板側部５１ｓに繋がらない。このため、第３参考例においては、転位密度の減少効果が十分でない。
また、基板凹部５１ｄからは結晶を成長させず基板凸部５１ｐから結晶を成長させ、基板凸部５１ｐから成長した結晶を基板凹部５１ｄの上方で合体させる方法（第４参考例）がある。この場合も、転位６５は、基板側部５１ｓに繋がらないため、転位密度の減少効果が十分でない。
基板凹凸５１を有する基板５０上に、Ｖ族／III族比Ｒ（Ｖ／III）が０以上１００以下の条件でIII族窒化物半導体を形成する方法（第５参考例）がある。この場合に形成されるIII族窒化物半導体は、金属過剰であり、実質的にＧａ層またはＡｌ層である。この場合には、ボイドが発生しやすく、ピット密度Ｃｐが高くなり、良好な特性の窒化物半導体層が得られない。これに対し、本実施形態においては、Ｖ族／III族比Ｒ（Ｖ／III）は、２００以上に設定される。これにより、金属含有比は適正であり、良好な特性の窒化物半導体層が得られる。
なお、基板５０の上に、基板５０とは異なる材料で凹凸を形成し、その上に窒化物半導体層を形成する方法（第６参考例）があるが、この場合には、製造が煩雑である。これに対し、本実施形態においては、別の材料を用いず、基板５０自身に基板凹凸５１を形成することから、生産性が高い。
なお、実施形態において、基板５０に複数の基板凸部５１ｐが設けられる場合は、複数の基板凸部５１ｐは、Ｚ軸に対して垂直な平面内で２次元的に配置されることが好ましい。また、基板５０に複数の基板凹部５１ｄが設けられる場合は、複数の基板凹部５１ｄは、Ｚ軸に対して垂直な平面内で２次元的に配置されることが好ましい。これにより、基板凹部５１ｄから発生した転位６５がその平面内で延びたときに、基板側部５１ｓに繋がり易くなり、転位密度の低減効果が大きくなる。
下地層６０において、複数の凹部６１ｄが設けられる場合は、複数の凹部６１ｄは、Ｚ軸に対して垂直な平面内で２次元的に配置されることが好ましい。また、下地層６０において、複数の凸部６１ｐが設けられる場合は、複数の凸部６１ｐは、Ｚ軸に対して垂直な平面内で２次元的に配置されることが好ましい。これにより、凸部６１ｐから発生した転位６５がその平面内で延びたときに、側部６１ｓに繋がり易くなり、転位密度の低減効果が大きくなる。
すなわち、下地層６０において、凸部６１ｐ及び凹部６１ｄの少なくともいずれかは複数設けられ、複数の前記少なくともいずれかは、Ｚ軸方向に対して垂直な面内で２次元的に配置されていることが好ましい。
図１５（ａ）〜図１５（ｈ）、及び、図１６（ａ）〜図１６（ｈ）は、実施形態に係る半導体発光素子の構成及び窒化物半導体層の形成方法を例示する模式的平面図である。
すなわち、これらの図は、下地層６０の凹凸６１（凹部６１ｄ及び凸部６１ｐ）、及び、基板凹凸５１（基板凸部５１ｐ及び基板凹部５１ｄ）の平面形状及び平面配置（Ｚ軸に沿ってみたときの形状及び配置）を例示している。
図１５（ａ）〜図１５（ｈ）、及び、図１６（ａ）〜図１６（ｈ）に例示したように、基板凸部５１ｐ及び基板凹部５１ｄは、三角形、四角形（ひし形及び平行四辺形を含む）、及び、六角形など種々の形状を有することができる。また、複数設けられる基板凸部５１ｐ及び複数設けられる基板凹部５１ｄは、三角形の頂点、並びに、六角形の中心及び頂点などに配置されることができる。上記の他、実施形態において、凹凸６１及び基板凹凸５１の平面配置は、種々の変形が可能である。
実施形態によれば、低転位密度と良好な表面平坦性とを両立した、高効率な半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法が提供できる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる下地層、半導体層、発光層、電極、基板及びバッファ層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１半導体層、 １０ｓ…積層構造体、 １１…第１ｐ側層、 １２…第２ｐ側層、 １３…第３ｐ側層、 ２０…第２半導体層、 ３０…発光層、 ３１…障壁層、 ３２…井戸層、 ４０…多層構造体、 ５０…基板、 ５１…基板凹凸、 ５１ｄ…基板凹部、 ５１ｐ…基板凸部、 ５１ｓ…基板側部、 ５５…バッファ層、 ６０…下地層、 ６０ａ…第１主面、 ６０ｂ…第２主面、 ６０ｖ…ボイド、 ６１…凹凸、 ６１ｄ…凹部、 ６１ｐ…凸部、 ６１ｓ…側部、 ６３…微結晶、 ６４ａ…第１層、 ６４ｂ…第２層、 ６５…転位、 ７０…第１電極、 ８０…第２電極、 １１０、１１１、１１２、１９１、１９２…半導体発光素子、 １２０、１２１…窒化物半導体層、 Ｂ１、Ｃ１、Ｄ１…平面、 ＢＬ、ＢＬ１、ＢＬｎ…障壁層、 Ｃｅｄ…刃状転位密度、 Ｃｐ…ピット密度、 Ｃｓｄ…らせん転位密度、 Ｅｆｆ…発光効率、 Ｉｄ…駆動電流、 Ｌｄ、Ｌｐ…距離、 ＯＰ…光出力、 Ｒ（Ｖ／III）…Ｖ族／III族比、 Ｗ１１、Ｗ１２、Ｗ２１、Ｗ２２…幅、 Ｗ１３、Ｗ２３…間隔、 ＷＬ、ＷＬ１、ＷＬｎ…井戸層、 ｈ５１、ｈ６１…高さ

Claims (13)

  1. 窒化物半導体を含む下地層と、
    窒化物半導体を含み第１導電形の第１半導体層と、
    前記下地層と前記第１半導体層との間に設けられ窒化物半導体を含む発光層と、
    前記下地層と前記発光層との間に設けられ窒化物半導体を含み前記第１導電形とは異なる第２導電形の第２半導体層と、
    を備え、
    前記下地層は、前記第２半導体層の側の第１主面と、前記第１主面とは反対側の第２主面と、を有し、
    前記下地層は、前記第２主面に設けられ、凹部と側部と凸部とを有する凹凸を有し、
    前記下地層において、前記凸部に繋がる転位の少なくともいずれかは、前記側部に繋がり、前記第１主面に到達せず、
    前記下地層において、前記凸部に繋がる前記転位のうちで前記第１主面に到達する転位の、前記凸部に繋がる前記転位の全てに対する割合は、前記凹部に繋がる転位のうちで前記第１主面に到達する転位の、前記凹部に繋がる前記転位の全てに対する割合よりも低く、
    前記下地層において、前記第２主面から前記第１主面に向かう積層方向に沿ってみたときに前記第１主面のうちで前記凹部と重なる領域に繋がる転位は、前記凹部に繋がる転位よりも少ないことを特徴とする半導体発光素子。
  2. 前記下地層において、前記凸部に繋がる前記転位のいずれか２つは、前記凸部と前記凹部との間の位置において互い衝突する請求項１記載の半導体発光素子。
  3. 前記積層方向に対して垂直な平面の単位面積に含まれる前記凸部に繋がる前記転位のうちで前記第１主面に到達する前記転位の数と、前記単位面積に含まれる前記凹部に繋がる前記転位のうちで前記第１主面に到達する前記転位の数と、の合計は、前記単位面積に含まれる前記凸部に繋がる前記転位の数と、前記単位面積に含まれる前記凹部に繋がる前記転位の数と、の合計の数の１／５以下であることを特徴とする請求項１または２に記載の半導体発光素子。
  4. 前記凸部に繋がる前記転位の前記少なくともいずれかは、前記凸部の前記第２主面の側の表面から、前記第２主面から前記第１主面に向かって５００ナノメートル以下の領域で、前記側部に繋がっていることを特徴とする請求項１〜３のいずれか１つに記載の半導体発光素子。
  5. 前記下地層の厚さは、１マイクロメートル以上４マイクロメートル以下であることを特徴とする請求項１〜４のいずれか１つに記載の半導体発光素子。
  6. 前記凸部及び前記凹部の少なくともいずれかは複数設けられ、前記複数の前記少なくともいずれかは、前記積層方向に対して垂直な面内で２次元的に配置されていることを特徴とする請求項１〜５のいずれか１つに記載の半導体発光素子。
  7. 第１主面と、前記第１主面とは反対側の第２主面と、前記第２主面に設けられた凹凸と、を有し、
    前記凹凸の凸部に繋がる転位の少なくともいずれかは、前記凹凸の側部に繋がり、前記第１主面に到達せず、
    前記凸部に繋がる前記転位のうちで前記第１主面に到達する転位の、前記凸部に繋がる前記転位の全てに対する割合は、前記凹凸の凹部に繋がる転位のうちで前記第１主面に到達する転位の、前記凹部に繋がる前記転位の全てに対する割合よりも低く、
    前記第２主面から前記第１主面に向かう積層方向に沿ってみたときに前記第１主面のうちで前記凹部と重なる領域に繋がる転位は、前記凹部に繋がる転位よりも少ないことを特徴とする窒化物半導体層。
  8. 前記凸部に繋がる前記転位のいずれか２つは、前記凸部と前記凹部との間の位置において互いに衝突する請求項７記載の窒化物半導体層。
  9. 主面に設けられた基板凸部と基板凹部と基板側部とを有する基板の前記主面上に、III族原料とＶ族原料とを用いて窒化物半導体を含む第１層を形成する第１工程と、
    前記第１層の上に、前記III族原料と前記Ｖ族原料とを用いて前記第１層と同じ材料の第２層を形成する第２工程と、
    を備え、
    前記第１工程における前記III族原料の供給量に対する前記Ｖ族原料の供給量の比率は、前記第２工程における前記III族原料の供給量に対する前記Ｖ族原料の供給量の比率よりも低く、
    前記第１工程における前記比率は、２００以上６６０未満であり、
    前記第１工程は、前記第１層において前記基板凹部から発生する転位の少なくともいずれかを前記基板側部に繋げ、
    前記第２工程は、前記第１層の表面に形成される凹凸を前記第２層で埋め込んで平坦化することを含むことを特徴とする窒化物半導体層の形成方法。
  10. 前記第１工程は、前記基板凹部から発生する前記転位を前記基板側部に繋げることを、前記第１層の前記基板凹部からの厚さが５００ナノメートル以下の領域において実施することを含むことを特徴とする請求項９記載の窒化物半導体層の形成方法。
  11. 前記第２工程における前記比率は、６６０以上であることを特徴とする請求項９または１０に記載の窒化物半導体層の形成方法。
  12. 前記第１層及び前記第２層は、窒化ガリウムである請求項９〜１１のいずれか１つに記載の窒化物半導体層の形成方法。
  13. 前記主面に対して垂直な積層方向に沿った前記第２層の成長速度は、前記積層方向に対して垂直な方向に沿った前記第２層の成長速度よりも速い請求項９〜１２のいずれか１つに記載の窒化物半導体層の形成方法。
JP2011115584A 2011-05-24 2011-05-24 半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法 Active JP5649514B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011115584A JP5649514B2 (ja) 2011-05-24 2011-05-24 半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法
EP12157376.0A EP2528115B1 (en) 2011-05-24 2012-02-28 Semiconductor light emitting device, nitride semiconductor layer, and method for forming nitride semiconductor layer
KR1020120020552A KR101292438B1 (ko) 2011-05-24 2012-02-28 반도체 발광 소자, 질화물 반도체층 및 질화물 반도체층의 형성 방법
US13/406,770 US8829544B2 (en) 2011-05-24 2012-02-28 Semiconductor light emitting device, nitride semiconductor layer, and method for forming nitride semiconductor layer
CN201210048490.3A CN102800770B (zh) 2011-05-24 2012-02-28 氮化物半导体层及其形成方法以及半导体发光器件
US14/301,022 US9190559B2 (en) 2011-05-24 2014-06-10 Semiconductor light emitting device, nitride semiconductor layer, and method for forming nitride semiconductor layer
US14/884,364 US9601662B2 (en) 2011-05-24 2015-10-15 Semiconductor light emitting device, nitride semiconductor layer, and method for forming nitride semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011115584A JP5649514B2 (ja) 2011-05-24 2011-05-24 半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014227744A Division JP6031488B2 (ja) 2014-11-10 2014-11-10 半導体発光素子、及び、窒化物半導体層

Publications (2)

Publication Number Publication Date
JP2012244092A JP2012244092A (ja) 2012-12-10
JP5649514B2 true JP5649514B2 (ja) 2015-01-07

Family

ID=45841181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011115584A Active JP5649514B2 (ja) 2011-05-24 2011-05-24 半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法

Country Status (5)

Country Link
US (3) US8829544B2 (ja)
EP (1) EP2528115B1 (ja)
JP (1) JP5649514B2 (ja)
KR (1) KR101292438B1 (ja)
CN (1) CN102800770B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243780A (ja) * 2011-05-13 2012-12-10 Toshiba Corp 半導体発光素子及びウェーハ
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
US9178109B2 (en) * 2013-02-17 2015-11-03 Tien Yang Wang Semiconductor light-emitting device and method of manufacturing the same
JP6048233B2 (ja) 2013-03-12 2016-12-21 豊田合成株式会社 Ｉｉｉ 族窒化物半導体発光素子
JP6270536B2 (ja) * 2013-06-27 2018-01-31 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6430317B2 (ja) * 2014-08-25 2018-11-28 株式会社東芝 半導体発光素子及びその製造方法
CN105449058A (zh) * 2014-09-02 2016-03-30 展晶科技(深圳)有限公司 磊晶基板、磊晶基板的制造方法及发光二极管
JP6436694B2 (ja) 2014-09-17 2018-12-12 住友化学株式会社 窒化物半導体テンプレートの製造方法
JP6031488B2 (ja) * 2014-11-10 2016-11-24 株式会社東芝 半導体発光素子、及び、窒化物半導体層
JP6375890B2 (ja) 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
WO2018209168A1 (en) * 2017-05-12 2018-11-15 Crystal Is, Inc. Aluminum nitride substrate removal for ultraviolet light-emitting devices
US10777706B2 (en) * 2017-10-16 2020-09-15 Crystal Is, Inc. Electrochemical removal of aluminum nitride substrates for electronic and optoelectronic devices
TWI847869B (zh) * 2021-05-28 2024-07-01 晶元光電股份有限公司 發光元件

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2258080C (en) 1997-04-11 2007-06-05 Nichia Chemical Industries, Ltd. Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device
JP3930161B2 (ja) 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
JP3456413B2 (ja) * 1997-11-26 2003-10-14 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3455512B2 (ja) * 1999-11-17 2003-10-14 日本碍子株式会社 エピタキシャル成長用基板およびその製造方法
JP2001267691A (ja) * 2000-01-13 2001-09-28 Sony Corp 半導体素子およびその製造方法
JP3556916B2 (ja) 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
JP4743989B2 (ja) 2000-12-15 2011-08-10 宣彦 澤木 半導体素子およびその製造方法ならびに半導体基板の製造方法
US7390390B2 (en) 2001-04-25 2008-06-24 Hitachi, Ltd. Capillary array electrophoretic device and auto sampler used for the device
TW540170B (en) * 2002-07-08 2003-07-01 Arima Optoelectronics Corp Ohmic contact structure of semiconductor light emitting device and its manufacturing method
FR2842832B1 (fr) * 2002-07-24 2006-01-20 Lumilog Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
JP3991823B2 (ja) * 2002-09-04 2007-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
JP2005012063A (ja) 2003-06-20 2005-01-13 Fujitsu Ltd 紫外発光素子およびその製造方法
EP3166152B1 (en) 2003-08-19 2020-04-15 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate
JP4200115B2 (ja) 2004-03-26 2008-12-24 北川工業株式会社 カーボンドープ半導体膜、半導体素子、及びこれらの製造方法
JP4696285B2 (ja) * 2005-02-25 2011-06-08 京セラ株式会社 Ｒ面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法
TW200711171A (en) 2005-04-05 2007-03-16 Toshiba Kk Gallium nitride based semiconductor device and method of manufacturing same
JP5082278B2 (ja) * 2005-05-16 2012-11-28 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP2007012809A (ja) * 2005-06-29 2007-01-18 Univ Of Tokushima 窒化ガリウム系化合物半導体装置およびその製造方法
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
US20080121903A1 (en) 2006-11-24 2008-05-29 Sony Corporation Method for manufacturing light-emitting diode, light-emitting diode, lightsource cell unit, light-emitting diode backlight, light-emitting diode illuminating device, light-emitting diode display, and electronic apparatus
JP2008282876A (ja) * 2007-05-08 2008-11-20 Huga Optotech Inc 発光ダイオード及びその製造方法
JP5082672B2 (ja) 2007-08-20 2012-11-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法及び発光素子
KR101405790B1 (ko) * 2007-09-21 2014-06-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI413279B (zh) * 2008-06-20 2013-10-21 Toyoda Gosei Kk Iii族氮化物半導體發光元件及其製造方法、以及燈
JP5489117B2 (ja) * 2009-09-01 2014-05-14 シャープ株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子

Also Published As

Publication number Publication date
EP2528115B1 (en) 2017-02-01
JP2012244092A (ja) 2012-12-10
US8829544B2 (en) 2014-09-09
US9190559B2 (en) 2015-11-17
US20140295602A1 (en) 2014-10-02
KR20120131090A (ko) 2012-12-04
US20160035938A1 (en) 2016-02-04
CN102800770B (zh) 2015-06-10
EP2528115A2 (en) 2012-11-28
US9601662B2 (en) 2017-03-21
EP2528115A3 (en) 2014-12-31
CN102800770A (zh) 2012-11-28
KR101292438B1 (ko) 2013-07-31
US20120298952A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
JP5649514B2 (ja) 半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法
JP5095842B2 (ja) 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
US8877526B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP5175918B2 (ja) 半導体発光素子
JP5372045B2 (ja) 半導体発光素子
WO2016002419A1 (ja) 窒化物半導体発光素子
JP5143214B2 (ja) 半導体発光素子
JP5349420B2 (ja) 半導体発光素子の製造方法
Zhou et al. III-Nitride LEDs: From UV to Green
JP6031488B2 (ja) 半導体発光素子、及び、窒化物半導体層
JP5694253B2 (ja) 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
JP5889981B2 (ja) 半導体発光素子
JP5379843B2 (ja) 半導体発光素子
JP5973006B2 (ja) 半導体発光素子
JP5694476B2 (ja) 半導体発光素子
JP5864000B2 (ja) 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
JP2012129340A (ja) 半導体発光素子
JP5606595B2 (ja) 半導体発光素子の製造方法
JP6010088B2 (ja) 半導体発光素子
JP5651758B2 (ja) 半導体発光素子
JP2016066814A (ja) 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
JP2012129573A (ja) 半導体発光素子の製造方法
JP2013141017A (ja) 半導体発光素子の製造方法
Zhou et al. III-Nitride LEDs

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141111

R151 Written notification of patent or utility model registration

Ref document number: 5649514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250