[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5644160B2 - 半導体レーザ装置 - Google Patents

半導体レーザ装置 Download PDF

Info

Publication number
JP5644160B2
JP5644160B2 JP2010087925A JP2010087925A JP5644160B2 JP 5644160 B2 JP5644160 B2 JP 5644160B2 JP 2010087925 A JP2010087925 A JP 2010087925A JP 2010087925 A JP2010087925 A JP 2010087925A JP 5644160 B2 JP5644160 B2 JP 5644160B2
Authority
JP
Japan
Prior art keywords
semiconductor laser
layer
solder
laser device
submount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010087925A
Other languages
English (en)
Other versions
JP2011222627A (ja
JP2011222627A5 (ja
Inventor
義浩 久
義浩 久
田中 秀幸
秀幸 田中
正和 八代
正和 八代
則善 幸長
則善 幸長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010087925A priority Critical patent/JP5644160B2/ja
Priority to TW99147226A priority patent/TWI438991B/zh
Priority to CN 201110083417 priority patent/CN102214894B/zh
Publication of JP2011222627A publication Critical patent/JP2011222627A/ja
Publication of JP2011222627A5 publication Critical patent/JP2011222627A5/ja
Application granted granted Critical
Publication of JP5644160B2 publication Critical patent/JP5644160B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Semiconductor Lasers (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、DVDドライブ、CDドライブ、又はレーザTV等に用いられる半導体レーザ装置及びその製造方法に関する。
製造コストが低い半導体レーザ装置として、モールド樹脂成型により製造されたモールドパッケージが用いられている(例えば、特許文献1参照)。従来のモールドパッケージでは、フレームにモールド樹脂によりリードが固定され、フレーム上にAgペースト又はエポキシ樹脂によりサブマウントが接合され、サブマウント上にAuSn又はSnAg半田により半導体レーザチップが接合されている。
従来のモールドパッケージの製造方法について説明する。まず、サブマウント上に半田により半導体レーザチップを接合する。次に、この半導体レーザを接合させたサブマウントをAgペーストによりフレーム上に接着し、ベークによりAgペーストの溶剤を蒸発させて固化する。次に、この蒸発させた溶剤によるパッケージ表面汚染を除去するためにOプラズマ処理を行う。その後、ワイヤボンドを行い、複数の装置が並んだフレームから半導体レーザ装置を個片化し、検査工程に送る。
特開2003−31885号公報 特開2007−19470号公報
従来の製造工程は複雑であったため、幾つもの製造装置を用いなければならず、各製造装置間のキャリアカセット移動のための要員も必要であった。カセット移動を自動化することもできるが、設備費用が膨大になる。また、Agペーストやエポキシ樹脂は半田に比べて熱伝導が悪いために、素子の高温特性が劣化するという問題もあった。
なお、CANパッケージの製造方法として、サブマウントの上面と下面に半田を付け、フレーム上にサブマウントと半導体レーザチップを順次載せ、パッケージ全体を加熱して半田を溶融させて互いを同時に接合する方法が知られている(例えば、特許文献2参照)。硝子封止のCANパッケージは耐熱温度が400℃以上あるため、このような製造方法が用いられる。しかし、モールドパッケージは樹脂部分があるために耐熱温度が非常に低い。従って、パッケージ全体を加熱する製造方法は用いられていなかった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、安価で簡単に製造することができる高温特性に優れた半導体レーザ装置及びその製造方法を得るものである。
本発明は、フレームと、前記フレームにモールド樹脂により固定されたリードと、前記フレーム上に、第1の半田により接合されたサブマウントと、前記サブマウント上に、第2の半田により接合された半導体レーザチップとを備え、前記モールド樹脂の耐熱温度は、前記第1及び第2の半田の融点よりも高く、前記第1及び第2の半田はSnAg半田であり、前記サブマウントの表面に高融点金属層が形成され、前記高融点金属層上に第1のPt層が形成され、前記第1のPt層が前記第1及び第2の半田に接することを特徴とする半導体レーザ装置である。
本発明により、安価で簡単に製造することができる高温特性に優れた半導体レーザ装置及びその製造方法を得ることができる。
実施の形態1に係る半導体レーザ装置を示す平面図である。 実施の形態1に係る半導体レーザ装置を示す断面図である。 実施の形態1に係る半導体レーザ装置の製造方法を説明するための平面図である。 実施の形態1に係る半導体レーザ装置の製造方法を説明するための断面図である。 実施の形態1に係る半導体レーザ装置の製造方法を説明するための平面図である。 実施の形態1に係る半導体レーザ装置の製造方法を説明するための平面図である。 実施の形態1に係る半導体レーザ装置の製造方法を説明するための断面図である。 実施の形態1に係る半導体レーザ装置の製造方法を説明するための平面図である。 実施の形態1に係る半導体レーザ装置の製造方法を説明するための平面図である。 比較例に係る半導体レーザ装置を示す断面図である。 実施の形態3に係る半導体レーザ装置を拡大した断面図である。 実施の形態3に係る半導体レーザ装置を試作して信頼性試験を実施した結果を示す図である。 実施の形態3に係る半導体レーザ装置を試作して信頼性試験を実施した結果を示す図である。 実施の形態4に係る半導体レーザ装置を拡大した断面図である。
本発明の実施の形態に係る半導体レーザ装置及びその製造方法について図面を参照して説明する。同じ構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は実施の形態1に係る半導体レーザ装置を示す平面図であり、図2はその断面図である。
フレーム1にモールド樹脂2によりリード3が固定されている。フレーム1上に、半田4(第1の半田)によりサブマウント5が接合されている。サブマウント5上に、半田6(第2の半田)により半導体レーザチップ7が接合されている。半導体レーザチップ7の上面とフレーム1がワイヤ8により接続され、リード3とサブマウント5上の配線がワイヤ9により接続されている。このサブマウント5の配線は半導体レーザチップ7の下面に接続されている。
モールド樹脂2は熱硬化性樹脂である。熱硬化性樹脂の耐熱温度は種類を選ぶと400℃と高い。この温度に保った状態でモールド樹脂2に荷重を加えてもほとんど変形しない。
半田4,6は、半導体レーザ装置において一般的に使用されるAuSn系半田である。Au組成比が80%のAuSn半田の融点は280℃である。従って、モールド樹脂2の耐熱温度は、半田4,6の融点よりも高い。
続いて、実施の形態1に係る半導体レーザ装置の製造方法について説明する。図3,5,6,8,9は実施の形態1に係る半導体レーザ装置の製造方法を説明するための平面図であり、図4,7はその断面図である。
まず、フレーム1にプレス工程を行って、図3及び図4に示すように、フレーム1に抜きパターンを形成し、ダウンセットを設ける。
次に、図5に示すように、フレーム1にリード3をモールド樹脂2により固定する。モールド樹脂2は熱硬化性樹脂である。熱硬化性樹脂は成型時の粘度が低いためにフレーム1上に薄いバリができる場合が多く、この薄いバリを除去するために成型後にブラスト処理を行う。この時にメッキにもダメージが入り、組立時のワイヤボンド未着不良に繋がる。そこで、安定なワイヤボンド性を実現するために、モールド樹脂2の成型後にフレーム1及びリード3のメッキを行う。その後、モールドパッケージを個片化する。
次に、パッケージをサブマウント搭載ステージに移動させる。そして、図6及び図7に示すように、上面と下面にそれぞれ半田4と半田6を付けたサブマウント5を位置合わせしてフレーム1上に載せる。
次に、パッケージをダイボンドステージに移動させる。そして、図8に示すように、半導体レーザチップ7を位置合わせしてサブマウント5上に載せる。
その後、ダイボンドステージの温度を上げて、積載されたフレーム1、サブマウント5、及び半導体レーザチップ7を加熱して半田4,6を溶融させる。これにより、フレーム1上に半田4によりサブマウント5を接合し、サブマウント5上に半田6により半導体レーザチップ7を接合する。
次に、パッケージをワイヤボンドステージに移動させる。そして、図9に示すように、半導体レーザチップ7とフレーム1をワイヤ8により接続し、サブマウント5の電極パターンとリード3をワイヤ9により接続する。以上の工程により製造された半導体レーザ装置を収納トレイに納める。
本実施の形態に係る半導体レーザ装置の効果について比較例と比較しながら説明する。図10は、比較例に係る半導体レーザ装置を示す断面図である。比較例では、フレーム1とサブマウント5がAgペースト10により接合されている。なお、Agペースト10の代わりにエポキシ樹脂を用いる場合もある。以下の表1に接合材の熱伝導率の一覧を示す。
Figure 0005644160
Agペーストやエポキシ樹脂は半田に比べて熱伝導が悪いために、比較例では素子の高温特性が劣化する。
一方、本実施の形態に係る半導体レーザ装置では、フレーム1とサブマウント5が半田4により接合されている。これにより、比較例に比べて放熱性を大幅に改善できる。発明者のシミュレーションよると、実際の実装形態及び使用状態において半導体レーザ装置のAgペーストをSnAg又はAuSn半田に変えることで、1℃以上から数℃程度まで高温特性を改善できることが分かっている。よって、実施の形態に係る半導体レーザ装置は高温特性に優れている。
また、本実施の形態に係る半導体レーザ装置では、耐熱温度が半田4,6の融点よりも高いモールド樹脂2を用いている。このため、積載されたフレーム1、サブマウント5、及び半導体レーザチップ7を加熱して半田4,6を溶融させて、フレーム1、サブマウント5、及び半導体レーザチップ7を互いに同時に接合することができる。そして、接着にAgペーストやエポキシ樹脂を使用しないので、ベーク炉は必要ない。さらに、溶剤汚染を除去するためのOプラズマ処理も必要ない。よって、本実施の形態に係る半導体レーザ装置は、簡単に製造することができる。
また、上記の図6〜図9の工程は、現在CANパッケージ製品の生産で主流になっているダイボンド−ワイヤボンド一括製造装置で実施することができる。即ち、既存のCANパッケージ用の製造装置のホルダー部や搬送系を変更することでモールドパッケージもCANパッケージと同様に組立てられる。さらに、CANよりもモールドパッケージの方がダイボンドを安定に行うことができる。
また、CANパッケージの場合、アイレット外周部を加熱し、熱伝導により素子付け面を加熱する。しかし、クリアランスを確保するためにアイレット外径よりヒーター外径を若干大きくする必要があるため、アイレットの上面と下面のみがヒーターに接触し、アイレットの側面はほとんど接触しない。パッケージ寸法が小さくなると、この接触面積がほとんど確保できず、安定なダイボンド温度が得られない。一方、本実施の形態に係る半導体レーザ装置の場合、フレームの下部の平らな広い部分を加熱すればよいので、ヒーター形状が簡単になり、容易に安定性よく加熱できる。
また、従来のモールドパッケージの製造装置と本実施の形態に係るモールドパッケージの製造装置を比較すると、生産数が少ない場合は、本実施の形態の方が製造装置への投資費用が安い。生産数が増加するほど両者の差は小さくなる。しかし、本発明の適用製品は少量カスタム仕様の製品である。また、製品形状を変更する場合、従来のモールドパッケージの製造装置では全てのホルダー部を変更する必要があり、カスタム対応が難しく、かつコストもかかる。一方、本実施の形態では、一つの組立装置のホルダー形状を変更するだけでよい。よって、本実施の形態は、製造装置への投資費用を安くすることができる。
実施の形態2.
実施の形態2では、実施の形態1と異なり、モールド樹脂2は熱可塑性樹脂である。半田4,6はSnAg半田である。フレーム1及びリード3の表面にメッキを形成した後に、プレスによりフレーム1にダウンセットを形成する。その他の構成は実施の形態1と同様である。
熱可塑性樹脂としてLCP樹脂(液晶ポリマー樹脂)を用いた場合、軟化温度は280℃程度で、変形が始まる温度は350℃程度である。従って、組立時にモールド樹脂2に負荷がかからないようなヒーター構造にしておく必要がある。
熱可塑性樹脂は、熱硬化性樹脂に比べて材料価格が安い。熱可塑性樹脂のモールド成型に要する時間(20秒)は、熱硬化性樹脂のモールド成型に要する時間(2分)に比べて非常に短い。従って、樹脂単価も安く、スループットも高いため、装置単価を安価にできる。
Agの組成比が3%のSnAg半田の融点は221℃である。従って、モールド樹脂2の軟化温度が半田4,6の融点よりも高いため、組立が非常に容易である。例えば、フレームパッケージを小型化した場合、組立時のつかみ代がないため、モールド樹脂2に治具が接触する。これに対して、低融点のSnAg半田を用いることで組立温度を低くできるので、治具接触に伴うモールド樹脂2の変形を防止できる。
また、SnAg半田を用いれば、高価なAuを含むAuSn半田を用いた場合に比べて、コストを大幅に削減できる。
ダウンセットを形成したフレーム1をフープ状態でメッキする場合、メッキ送り用のローラー形状をダウンセットを避ける構造にしなければならない。そして、フープ巻取り時に層間紙を入れてダウンセットが変形しないようにしなければならない。そこで、フレーム1及びリード3の表面にメッキを形成した後に、プレスによりフレーム1にダウンセットを形成する。これにより、フレーム1は平板であるためにメッキ送りローラーはいかなる形状のものでもいいし、メッキの膜厚を高精度に制御できる。また、部分メッキも容易に行え、メッキ材料の貴金属の使用量も削減できる。
実施の形態3.
図11は、実施の形態3に係る半導体レーザ装置を拡大した断面図である。サブマウント5と半導体レーザチップ7との接合部以外の構成は実施の形態1と同様である。
半導体レーザチップ7の表面の半田付け部にはAuメッキ層11が形成されている。サブマウント5の表面にはバリアメタル12が形成されている。半導体レーザチップ7は、ジャンクションダウンでSnAg半田6によりサブマウント5に接合されている。
ここで、SnAg半田6とAuメッキ層11が直接接触している場合、SnAg半田を融点温度(Ag組成比が3%の場合、221℃)まで加熱すると、瞬時にSnAgとAuメッキが相互拡散し、0.1秒程度で融点温度が280℃以上に上昇して再凝固する。従って、十分な溶融時間を保持できないため、半田ヌレ不良等のトラブルに繋がる。また、加熱温度を280℃以上にすると半田は再び溶融するが、今度は熱可塑性モールド樹脂の軟化温度280℃を超えてしまい、モールドパッケージが変形してしまう。また、組立時の融点温度が高いほど、半導体レーザ動作温度での半田中の残留応力が大きくなり、素子の光学特性、特に偏光特性が悪化する。
そこで、本実施の形態では、半導体レーザチップ7のAuメッキ層11とサブマウント5の半田4との間に高融点のPt層13(第1のPt層)が設けている。これによりAuとSnAgの相互拡散を防止できる。従って、融点上昇が起きないので、SnAg半田6の融点を221℃に1秒以上の保持時間を容易に確保できる。これにより、半導体レーザチップ7の接合面全面に渡ってきれいな半田接合を得ることができる。
ここで、Pt層13の厚みが不十分な場合、SnAg半田とAuが相互拡散し、一瞬にして融点が280℃以上になり、安定なダイボンドを実現できない。一方、Pt層13が厚いほど形成時の材料の使用量が増え、かつ処理時間が長くなるため、コストアップに繋がる。さらに、Pt層13の硬度が高いために、Pt層13自身が応力原因になって素子の信頼性を低下させる。そこで、Pt層13の厚みを150nm以上、350nm以下にする。この数値範囲について以下に詳細に説明する。
図12及び図13は、実施の形態3に係る半導体レーザ装置を試作して信頼性試験を実施した結果を示す図である。図12は熱処理履歴に対するDVD部の偏光角(PA)の変化率を示し、図13は熱処理履歴に対するCD部の偏光角の変化率を示す。
まず、組立直後に偏光角を測定した。次に、180℃で2時間の高温保存の後に偏光角を測定した。次に、−40℃〜+125℃のヒートサイクル(HC)を行い、50回目と200回目で偏光角を測定した。なお、Pt層13の厚みが100nm、200nm、300nmの場合についてそれぞれ測定を行った。
測定の結果、Pt層13の厚みに関わらず、偏光角は、高温保存で悪化し、ヒートサイクルで改善することが分かった。Pt層13の厚みが100nmの素子は高温保存及びHCによる変動が非常に大きい。Pt層13の厚みが200nmの素子と300nmの素子は、ほぼ同じような変化傾向を示している。
Pt層13の断面をSEMで観察した結果、Pt層13の厚みが100nmの素子では、Pt層13が部分的に決壊していることが確認できた。Pt層13の厚みが200nmの素子と300nmの素子はPt層13の決壊は確認されなかった。
これらの結果とPt層13の厚みの測定精度を考慮すると、Pt層13の厚みを150nm以上とすることで、相互拡散を十分に防止できる。そして、Pt層13の厚みを350nm以下とすることで、Pt層13の応力による光学特性及び信頼性への悪影響を防ぐことができる。
実施の形態4.
図14は、実施の形態4に係る半導体レーザ装置を拡大した断面図である。サブマウント5以外の構成は実施の形態2と同様である。
サブマウント5の表面にTi層14(高融点金属層)が形成されている。Ti層14上にPt層15(第2のPt層)が形成されている。半田4,6はSnAg半田である。Pt層15が半田4,6に接する。
一般にコスト低減のために貴金属のPt層をNi層に変える場合がある。半田がAuSn半田の場合、Pt層13,15をNi層に変えても半田の溶融時間が極端に長くならない。しかし、SnAg半田を使用した場合、半田溶融と同時にNi層が拡散し融点が若干下がるが、Ti層も拡散し瞬時に融点が上昇してしまう。この拡散の速度は非常に速く、正常な半田接合を得るための溶融保持時間1秒以上を確保できない。従って、SnAg半田を使用する場合はTi層14のバリア層としてPt層15を用いる必要がある。
1 フレーム2 モールド樹脂3 リード4 半田(第1の半田)5 サブマウント6 半田(第2の半田)7 半導体レーザチップ11 Auメッキ層13 Pt層(第1のPt層)14 Ti層(高融点金属層)15 Pt層(第2のPt層)

Claims (3)

  1. フレームと、
    前記フレームにモールド樹脂により固定されたリードと、
    前記フレーム上に、第1の半田により接合されたサブマウントと、
    前記サブマウント上に、第2の半田により接合された半導体レーザチップとを備え、
    前記モールド樹脂の耐熱温度は、前記第1及び第2の半田の融点よりも高く、
    前記第1及び第2の半田はSnAg半田であり、
    前記サブマウントの表面に高融点金属層が形成され、
    前記高融点金属層上に第1のPt層が形成され、
    前記第1のPt層が前記第1及び第2の半田に接することを特徴とする半導体レーザ装置。
  2. 前記半導体レーザチップはAuメッキ層を有し、
    前記半導体レーザチップの前記Auメッキ層と前記第2の半田との間に第2のPt層が設けられていることを特徴とする請求項1に記載の半導体レーザ装置。
  3. 前記第2のPt層の厚みは150nm以上、350nm以下であることを特徴とする請求項2に記載の半導体レーザ装置。
JP2010087925A 2010-04-06 2010-04-06 半導体レーザ装置 Active JP5644160B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010087925A JP5644160B2 (ja) 2010-04-06 2010-04-06 半導体レーザ装置
TW99147226A TWI438991B (zh) 2010-04-06 2010-12-31 Semiconductor laser device
CN 201110083417 CN102214894B (zh) 2010-04-06 2011-04-02 半导体激光器装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010087925A JP5644160B2 (ja) 2010-04-06 2010-04-06 半導体レーザ装置

Publications (3)

Publication Number Publication Date
JP2011222627A JP2011222627A (ja) 2011-11-04
JP2011222627A5 JP2011222627A5 (ja) 2013-04-18
JP5644160B2 true JP5644160B2 (ja) 2014-12-24

Family

ID=44746071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010087925A Active JP5644160B2 (ja) 2010-04-06 2010-04-06 半導体レーザ装置

Country Status (3)

Country Link
JP (1) JP5644160B2 (ja)
CN (1) CN102214894B (ja)
TW (1) TWI438991B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012102305A1 (de) * 2012-03-19 2013-09-19 Osram Opto Semiconductors Gmbh Laserdiodenvorrichtung
US8867582B2 (en) 2012-04-04 2014-10-21 Osram Opto Semiconductors Gmbh Laser diode assembly
WO2013141287A1 (ja) * 2012-03-22 2013-09-26 三菱電機株式会社 半導体装置及びその製造方法
US9008138B2 (en) 2012-04-12 2015-04-14 Osram Opto Semiconductors Gmbh Laser diode device
DE102012103160A1 (de) 2012-04-12 2013-10-17 Osram Opto Semiconductors Gmbh Laserdiodenvorrichtung
JP2014209508A (ja) * 2013-04-16 2014-11-06 住友電気工業株式会社 はんだ付半導体デバイス、実装はんだ付半導体デバイス、はんだ付半導体デバイスの製造方法および実装方法
JP6572803B2 (ja) * 2016-03-09 2019-09-11 三菱電機株式会社 半導体レーザ装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559817A (en) * 1994-11-23 1996-09-24 Lucent Technologies Inc. Complaint layer metallization
JP3607220B2 (ja) * 2001-06-06 2005-01-05 松下電器産業株式会社 半導体レーザ装置
JP3882712B2 (ja) * 2002-08-09 2007-02-21 住友電気工業株式会社 サブマウントおよび半導体装置
JP2004327982A (ja) * 2003-04-11 2004-11-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005190520A (ja) * 2003-12-24 2005-07-14 Sankyo Seiki Mfg Co Ltd 光ヘッド装置
JP2005303169A (ja) * 2004-04-15 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
JP2006024812A (ja) * 2004-07-09 2006-01-26 Sony Corp 半導体素子搭載のリードフレームとそれを用いた半導体装置
JP4513513B2 (ja) * 2004-11-09 2010-07-28 株式会社村田製作所 電子部品の製造方法
JP2006319109A (ja) * 2005-05-12 2006-11-24 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームおよびそれを用いた半導体装置用パッケージとその製造方法
JP5095091B2 (ja) * 2005-06-08 2012-12-12 シャープ株式会社 レーザ装置の製造方法
JP4740030B2 (ja) * 2005-06-08 2011-08-03 シャープ株式会社 レーザ装置の製造方法
CN100592585C (zh) * 2006-03-28 2010-02-24 三菱电机株式会社 光学元件用组件及使用该组件的光学半导体器件

Also Published As

Publication number Publication date
JP2011222627A (ja) 2011-11-04
TWI438991B (zh) 2014-05-21
CN102214894A (zh) 2011-10-12
CN102214894B (zh) 2013-07-24
TW201140971A (en) 2011-11-16

Similar Documents

Publication Publication Date Title
JP5644160B2 (ja) 半導体レーザ装置
TW504827B (en) Semiconductor integrated circuit device and method of manufacturing the same
JP6629290B2 (ja) 蓋部を用いる電気的デバイスの搭載方法、および、当該方法における使用に適した蓋部
CN102760664B (zh) 半导体装置和制造半导体装置的方法
KR101740819B1 (ko) 반도체 장치와 반도체 장치의 제조 방법
JP2014528646A (ja) 金属成形体とパワー半導体の間に、太径ワイヤ又はストリップとのボンディングに使用する接続部を形成する方法
CN102290357A (zh) 键合封装及其方法
TW201324710A (zh) 利用具有高溫度核心之銲球於半導體封裝中之銲塊接合
EP1894239A1 (en) Flip chip die assembly using thin flexible substrates
JP5362719B2 (ja) 接合構造および電子部品の製造方法
JP5092168B2 (ja) ペルチェ素子熱電変換モジュール、ペルチェ素子熱電変換モジュールの製造方法および光通信モジュール
US10600703B2 (en) Process for packaging circuit component having copper circuits with solid electrical and thermal conductivities and circuit component thereof
CN102484083A (zh) 半导体装置及其制造方法
CN106653626A (zh) 用于半导体封装件的再制工艺和工具设计
JP4349552B2 (ja) ペルチェ素子熱電変換モジュール、ペルチェ素子熱電変換モジュールの製造方法および光通信モジュール
JP2009277949A (ja) 半導体装置とその製造方法
JP2005129886A (ja) 半導体装置およびその製造方法
US8227271B1 (en) Packaging method of wafer level chips
JP2006261186A (ja) 接合方法及び接合装置
US11756916B2 (en) Method for the manufacture of integrated devices including a die fixed to a leadframe
JP6061276B2 (ja) 金属層間のはんだ接合の形成方法
CN110416101A (zh) 用烧结银浆作为粘接剂的电源模块铜片焊接工艺
JP2006287001A (ja) 太陽電池装置、及び太陽電池装置の製造方法
JP2006352175A (ja) 半導体集積回路装置
CN117095889A (zh) 一种合并引线的微芯片热敏电阻的制作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130306

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141020

R150 Certificate of patent or registration of utility model

Ref document number: 5644160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250