[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5533923B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5533923B2
JP5533923B2 JP2012088227A JP2012088227A JP5533923B2 JP 5533923 B2 JP5533923 B2 JP 5533923B2 JP 2012088227 A JP2012088227 A JP 2012088227A JP 2012088227 A JP2012088227 A JP 2012088227A JP 5533923 B2 JP5533923 B2 JP 5533923B2
Authority
JP
Japan
Prior art keywords
pad
control
semiconductor device
wire
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012088227A
Other languages
English (en)
Other versions
JP2012134566A (ja
Inventor
徳保 寺沢
貴行 島藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012088227A priority Critical patent/JP5533923B2/ja
Publication of JP2012134566A publication Critical patent/JP2012134566A/ja
Application granted granted Critical
Publication of JP5533923B2 publication Critical patent/JP5533923B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、トーテムポール接続されたハイサイド側のパワー素子とローサイド側のパワー素子と制御ＩＣを配置した半導体装置に関し、特にパッケージ化された半導体装置に関する。
制御ＩＣの両サイドにＭＯＳＦＥＴなどのパワー素子を配置した半導体装置は、例えばリードフレーム上のダイパッドにマウントされ、樹脂封止後に不要となったリードがカットされて使用される（例えば、特許文献１参照。）。図４はこのような制御ＩＣの両サイドにパワー素子を配置した従来の半導体装置の回路構成を示すブロック図である。
パッケージ１０１の中に、ローサイド側のｎチャネルのＭＯＳトランジスタＱ１０１およびハイサイド側のｎチャネルのＭＯＳトランジスタＱ１０２と、それらを制御する制御ＩＣ１１０が収納されている。制御ＩＣ１１０には、高圧の起動電源用のＶＨ端子パッド、制御電源用のＶｃｃ端子パッド、ＭＯＳトランジスタＱ１０１に動作信号を出力するＯＵＴ端子パッド、ＧＮＤ端子（接地端子）パッドなどが設けられている。また外部端子として、ＶＨ端子パッドと接続されるＶＨ端子、Ｖｃｃ端子パッドと接続されるＶｃｃ端子、ＧＮＤ端子パッドと接続されるＧＮＤ端子などが設けられている。
起動電源用ＶＨ端子パッドは、制御ＩＣ１１０の起動時に、外部の電源から制御ＩＣ１１０へ電力を供給するための端子パッドである。
図５は上記の従来の半導体装置の構造を示す断面図である。同図（ａ）は制御ＩＣ１１０に起動電源回路がない場合を示し、（ｂ）は制御ＩＣ１１０に起動電源回路を内蔵した場合を示している。ローサイド用ダイパッド１０４、ハイサイド用ダイパッド１０５およびＩＣ用ダイパッド１０６が設けられており、これらにＭＯＳトランジスタＱ１０１，Ｑ１０２および制御ＩＣ１１０が搭載されている。リードフレーム１０２とそれに接続された複数のリード端子１０３が設けられており、ＭＯＳトランジスタＱ１０１，Ｑ１０２および制御ＩＣ１１０との間がワイヤーにて接続されるとともに、不要になったリード端子はカットされている。
同図（ｂ）において、制御ＩＣ１１０は、起動電源回路を有している。そのため、制御ＩＣ１１０の起動時には、外部から起動用の電力を供給する必要がある。１０３ａは、制御ＩＣ１１０の起動電源用のＶＨ端子パッドに接続される高電圧のリード端子である。
特開２００３−２１８３０９号公報
ところで、上記のような従来の半導体装置においては、制御ＩＣに起動電源回路を内蔵した場合、外部から起動用の電力を供給する必要があり、制御ＩＣの起動電源用のＶＨ端子パッドと外部の起動用電源とを接続するための高電圧リード端子を設けなければならない。このため、半導体装置の端子数が増加するという問題がある。
また、図５（ｂ）に示す構成では、高電圧のリード端子は、高電圧の電源に接続されるリード端子であるのに対し、これに隣接するリード端子は、低電圧リード端子である。そのため、両リード端子間の絶縁を確保するための沿面距離が必要になり、リード端子の間隔を広げるためパッケージサイズが大きくなるという問題点がある。
よって、端子数およびパッケージサイズに制限がある場合には採用することができない。
本発明は、このような点に鑑みてなされたものであり、制御ＩＣに起動電源回路を内蔵した場合でも外部に高電圧端子を設ける必要がなく、端子数の増加やパッケージサイズが大きくなることはなく、ＥＳＤ（静電放電）耐量が改善された半導体装置を提供することを目的とする。
本発明では上記課題を解決するために、制御ＩＣと、トーテムポール接続されたハイサイド側のパワー素子およびローサイド側のパワー素子とを有する半導体装置において、前記ハイサイド側のパワー素子を搭載するハイサイド用ダイパッドに内部配線用のワイヤーパッドエリアを設け、前記制御ＩＣの起動電源用パッドと前記ワイヤーパッドエリアとをワイヤーで接続したことを特徴とする半導体装置が提供される。
このような半導体装置によれば、ハイサイド側のパワー素子を搭載するハイサイド用ダイパッドに内部配線用のワイヤーパッドエリアを設けて、制御ＩＣの起動電源用パッドとワイヤーパッドエリアとをワイヤーで接続しているので、制御ＩＣに起動電源回路を内蔵した場合でも外部に高電圧端子を設ける必要がなく、端子数の増加やパッケージサイズが大きくなることはなく、ＥＳＤ（静電放電）耐量が改善される。
本発明の半導体装置は、ハイサイド側のパワー素子を搭載するハイサイド用ダイパッドに内部配線用のワイヤーパッドエリアを設け、制御ＩＣの起動電源用パッドとワイヤーパッドエリアとをワイヤーで接続しているので、制御ＩＣに起動電源回路を内蔵した場合でも外部に高電圧端子を設ける必要がなく、端子数の増加やパッケージサイズが大きくなることはなく、ＥＳＤ（静電放電）耐量が改善されるという利点がある。
本発明の実施の形態の半導体装置の回路構成を示すブロック図である。 実施の形態の半導体装置の構造を示す断面図である。 実施の形態の半導体装置の要部を示す構造図である。 従来の半導体装置の回路構成を示すブロック図である。 従来の半導体装置の構造を示す断面図である。
以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明の実施の形態の半導体装置の回路構成を示すブロック図である。パッケージ１の中に、ローサイド側のパワー素子であるｎチャネルのＭＯＳトランジスタＱ１およびハイサイド側のパワー素子であるｎチャネルのＭＯＳトランジスタＱ２と、ＭＯＳトランジスタＱ１を制御する制御ＩＣ１０が収納されている。制御ＩＣ１０には、高圧の起動電源用のＶＨ端子パッド、制御電源用のＶｃｃ端子パッド、ＭＯＳトランジスタＱ１のゲート（Ｇ）に動作信号を出力するＯＵＴ端子パッド、ＧＮＤ端子（接地端子）パッドなどが設けられている。また外部に導出されたリード端子として、ＶＨ端子パッドならびにＭＯＳトランジスタＱ２のドレイン（Ｄ）と接続されるＤ２端子、Ｖｃｃ端子パッドと接続されるＶｃｃ端子、ＧＮＤ端子パッドと接続されるＧＮＤ端子などが設けられている。
図２は上記の実施の形態の半導体装置の構造を示す断面図であり、同図（ａ）、（ｂ）に示す半導体装置はともに制御ＩＣ１０に起動電源回路を内蔵している。制御ＩＣ１０の両側にローサイド側のＭＯＳトランジスタＱ１とハイサイド側のＭＯＳトランジスタＱ２とがそれぞれ配置されている。ローサイド側のＭＯＳトランジスタＱ１とハイサイド側のＭＯＳトランジスタＱ２とはトーテムポール接続され、リードフレーム２とそれに接続された上述の複数のリード端子３が設けられており、不要になったリード端子はカットされている。また、ローサイド用ダイパッド４、ハイサイド用ダイパッド５およびＩＣ用ダイパッド６が設けられており、これらにＭＯＳトランジスタＱ１，Ｑ２および制御ＩＣ１０が搭載されている。
上記のようにローサイド側のＭＯＳトランジスタＱ１とハイサイド側のＭＯＳトランジスタＱ２が直列接続された半導体装置において、それらのトランジスタＱ１，Ｑ２の接続点、つまりローサイド側のＭＯＳトランジスタＱ１のドレイン（Ｄ）とハイサイド側のＭＯＳトランジスタＱ２のソース（Ｓ）の接続点と繋がる外部端子（リード端子）から不図示のパワー素子（ＭＯＳＦＥＴなど）の制御端子に駆動信号が出力されると、パワー素子が動作する。このとき、ＭＯＳトランジスタＱ１，Ｑ２に駆動電流が流れることにより、ＭＯＳトランジスタＱ１，Ｑ２が発熱する。
そこで、ＭＯＳトランジスタＱ１，Ｑ２は、放熱のバランスをとるために制御ＩＣ１０の両側に振り分けて配置され、なおかつ、トーテムポール接続されている。すなわち、ＭＯＳトランジスタＱ１を搭載するローサイド用ダイパッド４から延出するインナーリード（Ａ）は、制御ＩＣ１０を搭載するＩＣ用ダイパッド６のリード端子が導出されていない側を迂回して、ＭＯＳトランジスタＱ２を搭載するハイサイド用ダイパッド５の近傍から外部へ導出されている。そして、ＭＯＳトランジスタＱ１のドレイン（Ｄ）はローサイド用ダイパッド４に接続され、ローサイド用ダイパッド４から延出するインナーリード（Ａ）がハイサイド用ダイパッド５の近傍の（Ｂ）の部分でＭＯＳトランジスタＱ２のソース（Ｓ）とワイヤーにて接続される。これにより、ＭＯＳトランジスタＱ１，Ｑ２がトーテムポール接続される。
また、ハイサイド側のＭＯＳトランジスタＱ２を搭載するハイサイド用ダイパッド５には内部配線用のワイヤーパッドエリア７が設けられ、このワイヤーパッドエリア７と制御ＩＣ１０の起動電源用パッド（ＶＨ端子パッド）１１とがワイヤー８で接続されている。
制御ＩＣ１０は、上述のとおりＭＯＳトランジスタＱ１,Ｑ２の間に配置されている。制御ＩＣ１０の起動電源用パッド（ＶＨ端子パッド）１１をハイサイド用ダイパッド（ＭＯＳトランジスタＱ２のドレイン（Ｄ）が接続されるダイパッド）５から延出するワイヤーパッドエリア７へ接続するワイヤー８は、ＭＯＳトランジスタＱ１，Ｑ２を接続する内部配線（インナーリード）と立体的にかつ必要な絶縁距離を保って配置される。つまり、このワイヤー８は、ローサイド側のＭＯＳトランジスタＱ１を搭載するローサイド用ダイパッド４に接続されたインナーリード（Ａ）をまたいでいる。
図３は実施の形態の半導体装置の要部を示す構造図であり、制御ＩＣ１０、インナーリード（Ａ）、ワイヤーパッドエリア７、ワイヤー８の配置を示している。図３（ａ）は、図２（ａ）に１点鎖線で示すＸ−Ｘの断面図である。
すなわち、制御ＩＣ１０は、ＩＣ用ダイパッド６に固定されている（固定のための半田あるいは接着剤は図示を省略）。起動電源用パッド（ＶＨ端子パッド）１１とワイヤーパッドエリア７とがワイヤー８で接続されている。
図３（ａ）の構成では、起動電源用パッド（ＶＨ端子パッド）１１が制御ＩＣ１０のチップの厚み分だけワイヤーパッドエリア７より高い。したがって、インナーリード（Ａ）とワイヤー８との間で必要な絶縁距離（Ｌ）を保つためには、ワイヤー８をボンディングする際の弧を大きくする必要がある。すると、ワイヤー８の頂点が高くなり、半導体装置のパッケージも厚くなる。
半導体装置のパッケージの厚さを抑制するために、ワイヤーパッドエリア７を高く（厚く）して、制御ＩＣ１０の起動電源用パッド（ＶＨ端子パッド）１１と同程度の高さとすればよい。
図３（ｂ）は、リードフレーム２の一部を厚くしてワイヤーパッドエリア７１としたものである。リードフレーム２の一部を厚くするためには、プレス加工やエッチング加工を用いればよい。
図３（ｃ）は、上記のワイヤーパッドエリア７に異形材で所定の厚みを持たせたものである。例えば、銅（Ｃｕ）板にアルミ（Ａｌ）材を積層させたクラッド板７２を用い、そのアルミ材の表面をワイヤーボンディング面とする。その際、クラッド板７２の銅板の表面を半田付け面としてＭＯＳトランジスタＱ１，Ｑ２等をローサイド用ダイパッド４、ハイサイド用ダイパッド５へマウントする際に同時に半田付けしてもよいし、別工程で行ってもよい。
このように、実施の形態の半導体装置は、ハイサイド側のＭＯＳトランジスタＱ２を搭載するハイサイド用ダイパッド５に内部配線用のワイヤーパッドエリア７を設け、制御ＩＣ１０の起動電源用パッド１１とワイヤーパッドエリア７とをワイヤー８で接続しているので、制御ＩＣ１０に起動電源回路を内蔵した場合でも外部に高電圧端子を設ける必要がなく、端子数の増加やパッケージサイズが大きくなることはなく、またＥＳＤ耐量が改善される。
なお、実施の形態では制御ＩＣ１０の起動電源用のＶＨ端子パッドをハイサイド側のＭＯＳトランジスタＱ２のドレイン（Ｄ）と接続して外部のリード端子に導出しているが、ＭＯＳトランジスタＱ２のドレイン（Ｄ）と接続して外部に導出する端子は他の電源端子であってもよい。
１ パッケージ
２ リードフレーム
３ リード端子
４ ローサイド用ダイパッド
５ ハイサイド用ダイパッド
６ ＩＣ用ダイパッド
７，７１ ワイヤーパッドエリア
８ ワイヤー
１０ 制御ＩＣ
１１ 起動電源用パッド
７２ クラッド板
Ｑ１ ローサイド側のｎチャネルのＭＯＳトランジスタ
Ｑ２ ハイサイド側のｎチャネルのＭＯＳトランジスタ

Claims (5)

  1. 制御ＩＣと、トーテムポール接続されたハイサイド側のパワー素子およびローサイド側のパワー素子とを有する半導体装置において、
    前記ハイサイド側のパワー素子を搭載するハイサイド用ダイパッドに内部配線用のワイヤーパッドエリアを設け、
    前記制御ＩＣの起動電源用パッドと前記ワイヤーパッドエリアとをワイヤーで接続したことを特徴とする半導体装置。
  2. 前記ワイヤーは前記ローサイド側のパワー素子を搭載するローサイド用ダイパッドに接続された内部配線をまたいでいることを特徴とする請求項１記載の半導体装置。
  3. 前記ワイヤーパッドエリアに所定の厚みを持たせたことを特徴とする請求項１記載の半導体装置。
  4. 前記ワイヤーパッドエリアはリードフレームの一部を厚くして厚みを持たせたことを特徴とする請求項３記載の半導体装置。
  5. 前記ワイヤーパッドエリアは異形材を積層させたクラッド板により厚みを持たせたことを特徴とする請求項３記載の半導体装置。
JP2012088227A 2012-04-09 2012-04-09 半導体装置 Expired - Fee Related JP5533923B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012088227A JP5533923B2 (ja) 2012-04-09 2012-04-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012088227A JP5533923B2 (ja) 2012-04-09 2012-04-09 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007190963A Division JP4973359B2 (ja) 2007-07-23 2007-07-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2012134566A JP2012134566A (ja) 2012-07-12
JP5533923B2 true JP5533923B2 (ja) 2014-06-25

Family

ID=46649691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012088227A Expired - Fee Related JP5533923B2 (ja) 2012-04-09 2012-04-09 半導体装置

Country Status (1)

Country Link
JP (1) JP5533923B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6268059B2 (ja) * 2014-08-08 2018-01-24 株式会社東芝 光結合型絶縁装置および絶縁装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02117165A (ja) * 1988-10-27 1990-05-01 Fujitsu Ltd 電子部品装置
JPH09119369A (ja) * 1995-10-26 1997-05-06 Fuji Electric Co Ltd マグネト点火装置
JP4100483B2 (ja) * 1999-08-25 2008-06-11 日本インター株式会社 複合半導体装置及びその製造方法
JP3812447B2 (ja) * 2002-01-28 2006-08-23 富士電機デバイステクノロジー株式会社 樹脂封止形半導体装置
JP4246040B2 (ja) * 2003-11-20 2009-04-02 三菱電機株式会社 半導体装置の実装体
JP4973359B2 (ja) * 2007-07-23 2012-07-11 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2012134566A (ja) 2012-07-12

Similar Documents

Publication Publication Date Title
JP4973359B2 (ja) 半導体装置
KR101127195B1 (ko) 반도체장치
JP4489485B2 (ja) 半導体装置
JP4739059B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
TWI467712B (zh) Semiconductor devices and power supply systems
JP5787784B2 (ja) 半導体装置
US10468338B2 (en) Semiconductor device
JP4829690B2 (ja) 半導体装置
TWI675418B (zh) 半導體裝置及其製造方法
WO2015025422A1 (ja) 半導体装置
CN108511396B (zh) 电子装置
US20140210061A1 (en) Chip arrangement and chip package
JP4769784B2 (ja) 半導体装置
JP2010283053A (ja) 半導体装置及びその製造方法
JP2002083927A (ja) 半導体装置
JP4250191B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
JP2018063993A (ja) 半導体装置及び半導体モジュール
JP2008218688A (ja) 半導体装置
JP2005277014A (ja) 半導体装置
JP5533923B2 (ja) 半導体装置
JP5123966B2 (ja) 半導体装置
JP5214675B2 (ja) 半導体装置
JP2013141035A (ja) 半導体装置
JP5292388B2 (ja) 半導体装置
JP4705945B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5533923

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees