[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5584463B2 - Switching regulator control circuit, power supply device using the same, and electronic equipment - Google Patents

Switching regulator control circuit, power supply device using the same, and electronic equipment Download PDF

Info

Publication number
JP5584463B2
JP5584463B2 JP2009298541A JP2009298541A JP5584463B2 JP 5584463 B2 JP5584463 B2 JP 5584463B2 JP 2009298541 A JP2009298541 A JP 2009298541A JP 2009298541 A JP2009298541 A JP 2009298541A JP 5584463 B2 JP5584463 B2 JP 5584463B2
Authority
JP
Japan
Prior art keywords
pulse width
switching regulator
voltage
frequency
modulation signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009298541A
Other languages
Japanese (ja)
Other versions
JP2011139609A (en
Inventor
勲 山本
修 柳田
工 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2009298541A priority Critical patent/JP5584463B2/en
Publication of JP2011139609A publication Critical patent/JP2011139609A/en
Application granted granted Critical
Publication of JP5584463B2 publication Critical patent/JP5584463B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、スイッチングレギュレータに関する。   The present invention relates to a switching regulator.

近年の携帯電話、PDA(Personal Digital Assistants)等の電子機器には、電池電圧よりも高い、あるいは低い電源電圧を必要とするデバイスが搭載される。このようなデバイスに適切な電源電圧を供給するために、昇圧、降圧、もしくは昇降圧型のスイッチングレギュレータが利用される。   In recent electronic devices such as mobile phones and PDAs (Personal Digital Assistants), devices that require a power supply voltage higher or lower than the battery voltage are mounted. In order to supply an appropriate power supply voltage to such a device, a step-up, step-down or step-up / step-down switching regulator is used.

スイッチングレギュレータのスイッチング素子のオンオフを制御する方法としては、パルス幅変調(PWM)方式が用いられる。PWM方式では、スイッチングレギュレータの出力電圧と目標値に応じた基準電圧を比較し、その誤差電圧が最小となるようにスイッチング素子に対する駆動信号のパルス幅を変化させる。スイッチング素子がオンするオン時間、すなわちデューティ比を変化させることにより、出力電圧が一定に保たれる   A pulse width modulation (PWM) method is used as a method for controlling on / off of the switching element of the switching regulator. In the PWM method, the output voltage of the switching regulator is compared with a reference voltage corresponding to a target value, and the pulse width of the drive signal for the switching element is changed so that the error voltage is minimized. The output voltage is kept constant by changing the ON time when the switching element is turned on, that is, the duty ratio.

一般的なPWM方式のスイッチングレギュレータの負荷駆動能力は、インダクタンス値とスイッチング周波数に応じて定まる。インダクタのインダクタンス値は、インダクタに流れる電流(コイル電流)が大きいほど小さくなる。したがって最大負荷(最大コイル電流)時において必要なインダクタンス値が確保できるように大型のインダクタを選定する必要がある。大型のインダクタはコストが高く、実装面積が大きいという問題がある。   A load driving capability of a general PWM switching regulator is determined according to an inductance value and a switching frequency. The inductance value of the inductor decreases as the current flowing through the inductor (coil current) increases. Therefore, it is necessary to select a large inductor so as to ensure a necessary inductance value at the maximum load (maximum coil current). Large inductors are expensive and have a large mounting area.

本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、スイッチングレギュレータのインダクタの小型化にある。   The present invention has been made in view of these problems, and one of the exemplary purposes of an aspect thereof is to reduce the size of an inductor of a switching regulator.

本発明のある態様は、スイッチングレギュレータのスイッチングトランジスタを駆動する制御回路に関する。この制御回路は、スイッチングトランジスタのオン、オフを指示するパルス幅変調信号を生成するパルス幅変調器であって、パルス幅変調信号のデューティ比を、スイッチングレギュレータの出力電圧に応じたフィードバック電圧が基準電圧と一致するように調節するパルス幅変調器と、パルス幅変調信号にもとづきスイッチングトランジスタを駆動するドライバ回路と、スイッチングレギュレータのインダクタに流れるコイル電流に応じて、コイル電流が大きいほどパルス幅変調信号の周波数が高くなるようにパルス幅変調器を制御する周波数制御部と、を備える。   One embodiment of the present invention relates to a control circuit for driving a switching transistor of a switching regulator. This control circuit is a pulse width modulator that generates a pulse width modulation signal that instructs on / off of a switching transistor, and the duty ratio of the pulse width modulation signal is based on a feedback voltage corresponding to the output voltage of the switching regulator. According to the pulse width modulator that adjusts to match the voltage, the driver circuit that drives the switching transistor based on the pulse width modulation signal, and the coil current flowing through the inductor of the switching regulator, the larger the coil current, the more the pulse width modulation signal A frequency control unit that controls the pulse width modulator so that the frequency of the signal becomes higher.

重負荷時に大きなコイル電流が流れた状態では、インダクタのインダクタンス値は低下する。そこで重負荷時にはスイッチング周波数を高めることにより、インダクタンス値の低下を補うことができる。すなわち、従来にくらべてインダクタのインダクタンス値を低下させることができるため、インダクタのサイズを小型化できる。   In a state where a large coil current flows during heavy load, the inductance value of the inductor decreases. Therefore, a decrease in inductance value can be compensated for by increasing the switching frequency under heavy load. That is, since the inductance value of the inductor can be reduced as compared with the conventional case, the size of the inductor can be reduced.

パルス幅変調器は、フィードバック電圧と基準電圧との誤差に応じた誤差信号を生成する誤差増幅器と、三角波状の周期信号を生成するオシレータと、周期信号と誤差信号を比較し、比較結果に応じてパルス幅変調信号を生成するコンパレータと、を含んでもよい。周波数制御部は、オシレータの発振周波数を制御してもよい。   The pulse width modulator compares an error amplifier that generates an error signal according to the error between the feedback voltage and the reference voltage, an oscillator that generates a triangular wave periodic signal, the periodic signal and the error signal, and according to the comparison result. And a comparator for generating a pulse width modulation signal. The frequency control unit may control the oscillation frequency of the oscillator.

パルス幅変調器は、スイッチングレギュレータの出力端子と固定電圧端子の間に直列に設けられた第1、第2抵抗および第1抵抗と並列に接続された第1キャパシタを含み、スイッチングレギュレータの出力電圧を分圧してフィードバック電圧を生成するフィードバック回路と、その第1入力端子にフィードバック電圧を受け、その第2入力端子に基準電圧を受けるヒステリシスコンパレータと、ヒステリシスコンパレータの出力端子と第1入力端子の間に直列に設けられた第3抵抗および第2キャパシタと、を含んでもよい。周波数制御部は、第3抵抗の抵抗値、第1キャパシタの容量値、第2キャパシタの容量値、ヒステリシスコンパレータのヒステリシス幅の少なくともひとつを制御してもよい。   The pulse width modulator includes first and second resistors provided in series between an output terminal of the switching regulator and a fixed voltage terminal, and a first capacitor connected in parallel with the first resistor, and the output voltage of the switching regulator. A feedback circuit that generates a feedback voltage, a hysteresis comparator that receives the feedback voltage at its first input terminal and a reference voltage at its second input terminal, and between the output terminal and the first input terminal of the hysteresis comparator A third resistor and a second capacitor provided in series with each other. The frequency control unit may control at least one of a resistance value of the third resistor, a capacitance value of the first capacitor, a capacitance value of the second capacitor, and a hysteresis width of the hysteresis comparator.

本発明の別の態様もまた、制御回路である。この制御回路は、スイッチングトランジスタのオン、オフを指示するパルス幅変調信号を生成するパルス幅変調器であって、パルス幅変調信号のデューティ比を、スイッチングレギュレータの出力電圧に応じたフィードバック電圧が基準電圧と一致するように調節するパルス幅変調器と、パルス幅変調信号にもとづきスイッチングトランジスタを駆動するドライバ回路と、を備える。パルス幅変調器は、スイッチングレギュレータの出力端子と固定電圧端子の間に直列に設けられた第1、第2抵抗および第1抵抗と並列に接続された第1キャパシタを含み、スイッチングレギュレータの出力電圧を分圧してフィードバック電圧を生成するフィードバック回路と、その第1入力端子にフィードバック電圧を受け、その第2入力端子に基準電圧を受けるヒステリシスコンパレータと、ヒステリシスコンパレータの出力端子と第1入力端子の間に直列に設けられた第3抵抗および第2キャパシタと、第3抵抗の抵抗値、第1キャパシタの容量値、第2キャパシタの容量値、ヒステリシスコンパレータのヒステリシス幅の少なくともひとつを制御し、パルス幅変調信号の周波数をホッピングさせる周波数ホッピング制御部と、を含む。   Another embodiment of the present invention is also a control circuit. This control circuit is a pulse width modulator that generates a pulse width modulation signal that instructs on / off of a switching transistor, and the duty ratio of the pulse width modulation signal is based on a feedback voltage corresponding to the output voltage of the switching regulator. A pulse width modulator that adjusts to match the voltage; and a driver circuit that drives the switching transistor based on the pulse width modulation signal. The pulse width modulator includes first and second resistors provided in series between an output terminal of the switching regulator and a fixed voltage terminal, and a first capacitor connected in parallel with the first resistor, and the output voltage of the switching regulator. A feedback circuit that generates a feedback voltage, a hysteresis comparator that receives the feedback voltage at its first input terminal and a reference voltage at its second input terminal, and between the output terminal and the first input terminal of the hysteresis comparator A third resistor and a second capacitor provided in series with each other, and at least one of a resistance value of the third resistor, a capacitance value of the first capacitor, a capacitance value of the second capacitor, and a hysteresis width of the hysteresis comparator, and a pulse width A frequency hopping controller that hops the frequency of the modulation signal.

この態様によると、スペクトラムが分散し、強度のピーク値が低下するため、EMI(Electro Magnet Interference)の対策が容易となる。   According to this aspect, since the spectrum is dispersed and the intensity peak value is reduced, it is easy to take measures against EMI (Electro Magnet Interference).

周波数ホッピング制御部は、パルス幅変調信号の周期ごとに、パルス幅変調信号の周波数を切りかえてもよい。   The frequency hopping control unit may switch the frequency of the pulse width modulation signal for each period of the pulse width modulation signal.

スイッチングレギュレータは同期整流用トランジスタを含む同期整流型であり、周波数ホッピング制御部は、スイッチングトランジスタがオンかつ同期整流用トランジスタがオフの状態から、スイッチングトランジスタがオフするタイミングに応じて、パルス幅変調信号の周波数を切りかえてもよい。   The switching regulator is a synchronous rectification type including a synchronous rectification transistor, and the frequency hopping control unit performs a pulse width modulation signal according to the timing when the switching transistor is turned off from the state where the switching transistor is on and the synchronous rectification transistor is off. The frequency may be switched.

本発明のさらに別の態様もまた、制御回路である。この制御回路は、スイッチングトランジスタのオン、オフを指示するパルス幅変調信号を生成するパルス幅変調器であって、パルス幅変調信号のデューティ比を、スイッチングレギュレータの出力電圧に応じたフィードバック電圧が基準電圧と一致するように調節するパルス幅変調器と、パルス幅変調信号にもとづきスイッチングトランジスタを駆動するドライバ回路と、を備える。パルス幅変調器は、スイッチングレギュレータの出力端子と固定電圧端子の間に直列に設けられた第1、第2抵抗および第1抵抗と並列に接続された第1キャパシタを含み、スイッチングレギュレータの出力電圧を分圧してフィードバック電圧を生成するフィードバック回路と、その第1入力端子にフィードバック電圧を受けるヒステリシスコンパレータと、基準電圧を受け、ヒステリシスコンパレータの第2入力端子に入力するインピーダンス回路と、ヒステリシスコンパレータの出力に応じた論理レベルを有するパルス信号を反転するインバータと、インバータの出力端子とヒステリシスコンパレータの第2入力端子の間に直列に設けられた第3抵抗および第2キャパシタと、を含む。   Yet another embodiment of the present invention is also a control circuit. This control circuit is a pulse width modulator that generates a pulse width modulation signal that instructs on / off of a switching transistor, and the duty ratio of the pulse width modulation signal is based on a feedback voltage corresponding to the output voltage of the switching regulator. A pulse width modulator that adjusts to match the voltage; and a driver circuit that drives the switching transistor based on the pulse width modulation signal. The pulse width modulator includes first and second resistors provided in series between an output terminal of the switching regulator and a fixed voltage terminal, and a first capacitor connected in parallel with the first resistor, and the output voltage of the switching regulator. A feedback circuit that generates a feedback voltage, a hysteresis comparator that receives the feedback voltage at its first input terminal, an impedance circuit that receives a reference voltage and inputs it to the second input terminal of the hysteresis comparator, and an output of the hysteresis comparator And an inverter that inverts a pulse signal having a logic level corresponding to the second signal, and a third resistor and a second capacitor provided in series between the output terminal of the inverter and the second input terminal of the hysteresis comparator.

この態様によると、フィードバック回路によって直流フィードバックのループゲインを、第3抵抗、第2キャパシタおよびインバータによって周波数フィードバックを独立に制御することができる。   According to this aspect, the loop gain of the DC feedback can be independently controlled by the feedback circuit, and the frequency feedback can be independently controlled by the third resistor, the second capacitor, and the inverter.

ある態様の制御回路は、ヒステリシスコンパレータに対して安定化された定電圧を供給する定電圧回路をさらに備えてもよい。
ヒステリシスコンパレータを利用したパルス幅変調器では、ヒステリシスコンパレータに対する電源電圧に応じて、ヒステリシスコンパレータの利得が変化し、それがスイッチングレギュレータの出力電圧の安定度に悪影響を及ぼす。この態様によれば、ヒステリシスコンパレータに対する電源電圧が安定化されるため、スイッチングレギュレータの出力電圧を安定化できる。
The control circuit of an aspect may further include a constant voltage circuit that supplies a stabilized constant voltage to the hysteresis comparator.
In a pulse width modulator using a hysteresis comparator, the gain of the hysteresis comparator changes according to the power supply voltage to the hysteresis comparator, which adversely affects the stability of the output voltage of the switching regulator. According to this aspect, since the power supply voltage for the hysteresis comparator is stabilized, the output voltage of the switching regulator can be stabilized.

本発明のさらに別の態様は、電源装置である。この装置は、上述のいずれかの態様の制御回路を備える。   Yet another embodiment of the present invention is a power supply device. This apparatus includes the control circuit according to any one of the above-described aspects.

本発明のさらに別の態様は、電子機器である。この電子機器は、上述の電源装置を備える。   Yet another embodiment of the present invention is an electronic device. This electronic apparatus includes the above-described power supply device.

なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。   Note that any combination of the above-described constituent elements, and those in which the constituent elements and expressions of the present invention are mutually replaced between methods, apparatuses, systems, and the like are also effective as an aspect of the present invention.

本発明のある態様によれば、スイッチングレギュレータのインダクタを小型化できる。   According to an aspect of the present invention, the inductor of the switching regulator can be reduced in size.

第1の実施の形態に係るスイッチングレギュレータの構成を示す回路図である。It is a circuit diagram which shows the structure of the switching regulator which concerns on 1st Embodiment. 図2(a)は、コイル電流とインダクタのインダクタンス値の関係を、図2(b)は、コイル電流とオシレータの発振周波数の関係を示す図である。2A shows the relationship between the coil current and the inductance value of the inductor, and FIG. 2B shows the relationship between the coil current and the oscillation frequency of the oscillator. 第2の実施の形態に係るスイッチングレギュレータの構成を示す回路図である。It is a circuit diagram which shows the structure of the switching regulator which concerns on 2nd Embodiment. ヒステリシスコンパレータを用いたDC/DCコンバータの出力電圧と、ヒステリシスコンパレータに対する電源電圧の関係を示す図である。It is a figure which shows the relationship between the output voltage of the DC / DC converter using a hysteresis comparator, and the power supply voltage with respect to a hysteresis comparator. 第3の実施の形態に係るスイッチングレギュレータの構成を示す回路図である。It is a circuit diagram which shows the structure of the switching regulator which concerns on 3rd Embodiment. 図6(a)、(b)は、図5の変形例に係るスイッチングレギュレータの構成を示す回路図である。6A and 6B are circuit diagrams showing the configuration of the switching regulator according to the modification of FIG. 第4の実施の形態に係るスイッチングレギュレータの構成を示す回路図である。It is a circuit diagram which shows the structure of the switching regulator which concerns on 4th Embodiment.

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。   The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.

本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
In this specification, “the state in which the member A is connected to the member B” means that the member A and the member B are electrically connected in addition to the case where the member A and the member B are physically directly connected. It includes the case of being indirectly connected through another member that does not affect the connection state.
Similarly, “the state in which the member C is provided between the member A and the member B” refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as an electrical condition. It includes the case of being indirectly connected through another member that does not affect the connection state.

(第1の実施の形態)
図1は、第1の実施の形態に係るスイッチングレギュレータ(電源装置)4の構成を示す回路図である。スイッチングレギュレータ4は電源電圧(入力電圧)Vddを受け、それを降圧して安定化された出力電圧Voutを生成し、負荷2に供給する降圧型スイッチングレギュレータである。電源電圧Vddは、電池もしくは外部電源から供給される。
(First embodiment)
FIG. 1 is a circuit diagram showing a configuration of a switching regulator (power supply device) 4 according to the first embodiment. The switching regulator 4 is a step-down switching regulator that receives a power supply voltage (input voltage) Vdd, steps down it, generates a stabilized output voltage Vout, and supplies the output voltage Vout to the load 2. The power supply voltage Vdd is supplied from a battery or an external power supply.

スイッチングレギュレータ4は、携帯電話端末、デジタルカメラ、デジタルビデオカメラ、携帯オーディオプレイヤなどの電子機器に、DSP(Digital Signal Processor)、液晶ドライバ、オーディオ回路をはじめとする負荷とともに搭載される。   The switching regulator 4 is mounted on electronic devices such as a mobile phone terminal, a digital camera, a digital video camera, and a portable audio player together with loads such as a DSP (Digital Signal Processor), a liquid crystal driver, and an audio circuit.

スイッチングレギュレータ4は、制御回路100、インダクタL1、出力キャパシタCoを備える。スイッチングトランジスタM1および同期整流用トランジスタM2は制御回路100に内蔵される場合を示すが、これらは制御回路100の外部に設けられたディスクリート素子であってもよい。   The switching regulator 4 includes a control circuit 100, an inductor L1, and an output capacitor Co. Although the switching transistor M1 and the synchronous rectification transistor M2 are incorporated in the control circuit 100, they may be discrete elements provided outside the control circuit 100.

スイッチングトランジスタM1、同期整流用トランジスタM2、インダクタL1、出力キャパシタCoの回路トポロジーは一般的な同期整流型スイッチングレギュレータと同様である。   The circuit topology of the switching transistor M1, the synchronous rectification transistor M2, the inductor L1, and the output capacitor Co is the same as that of a general synchronous rectification switching regulator.

制御回路100は、出力電圧Voutに応じたフィードバック電圧VfbにもとづいてスイッチングトランジスタM1および同期整流用トランジスタM2を駆動し、出力電圧Voutを所望のレベルに安定化させる。   The control circuit 100 drives the switching transistor M1 and the synchronous rectification transistor M2 based on the feedback voltage Vfb corresponding to the output voltage Vout, and stabilizes the output voltage Vout to a desired level.

制御回路100は、電源端子P1、接地端子P2、スイッチング端子P3、フィードバック端子P4を備える。電源端子P1には電源電圧Vddが入力され、接地端子P2には接地電圧VGNDが供給される。スイッチング端子P3は、スイッチングトランジスタM1と同期整流用トランジスタM2の接続点の電位SWOUTをインダクタL1に出力するための端子である。フィードバック端子P4には出力電圧Voutがフィードバックされる。 The control circuit 100 includes a power supply terminal P1, a ground terminal P2, a switching terminal P3, and a feedback terminal P4. A power supply voltage Vdd is input to the power supply terminal P1, and a ground voltage VGND is supplied to the ground terminal P2. The switching terminal P3 is a terminal for outputting the potential SWOUT at the connection point between the switching transistor M1 and the synchronous rectification transistor M2 to the inductor L1. The output voltage Vout is fed back to the feedback terminal P4.

制御回路100は、スイッチングトランジスタM1、同期整流用トランジスタM2に加えて、パルス幅変調器10、ドライバ20、周波数制御部30を備える。   The control circuit 100 includes a pulse width modulator 10, a driver 20, and a frequency control unit 30 in addition to the switching transistor M1 and the synchronous rectification transistor M2.

パルス幅変調器10は、スイッチングトランジスタM1および同期整流用トランジスタM2のオン、オフを指示するパルス幅変調(PWM)信号SPWMを生成する。パルス幅変調器10は、PWM信号SPWMのデューティ比を、スイッチングレギュレータの出力電圧Voutに応じたフィードバック電圧Vfbが基準電圧Vrefと一致するように調節する。 The pulse width modulator 10 generates a pulse width modulation (PWM) signal S PWM that instructs on / off of the switching transistor M1 and the synchronous rectification transistor M2. The pulse width modulator 10 adjusts the duty ratio of the PWM signal S PWM so that the feedback voltage Vfb corresponding to the output voltage Vout of the switching regulator matches the reference voltage Vref.

パルス幅変調器10は、第1抵抗R1、第2抵抗R2、誤差増幅器12、オシレータ14、PWMコンパレータ16を含む。第1抵抗R1および第2抵抗R2はフィードバック回路18を形成し、出力電圧Voutを分圧してフィードバック電圧Vfbを生成する。   The pulse width modulator 10 includes a first resistor R1, a second resistor R2, an error amplifier 12, an oscillator 14, and a PWM comparator 16. The first resistor R1 and the second resistor R2 form a feedback circuit 18 and divide the output voltage Vout to generate a feedback voltage Vfb.

誤差増幅器12は、フィードバック電圧Vfbと基準電圧Vrefとの誤差に応じた誤差信号Verrを生成する。オシレータ14は、三角波状の周期信号Voscを生成する。PWMコンパレータ16は、周期信号Voscと誤差信号Verrを比較し、比較結果に応じたレベルを有するPWM信号SPWMを生成する。 The error amplifier 12 generates an error signal Verr corresponding to the error between the feedback voltage Vfb and the reference voltage Vref. The oscillator 14 generates a triangular wave periodic signal Vosc. The PWM comparator 16 compares the periodic signal Vosc and the error signal Verr, and generates a PWM signal S PWM having a level corresponding to the comparison result.

ドライバ20は、PWM信号SPWMにもとづきスイッチングトランジスタM1およびM2を駆動する。PWM信号SPWMのレベルと、各トランジスタのオン、オフ状態の割り当ては任意であるが、本実施の形態では、PWM信号SPWMのローレベルがスイッチングトランジスタM1のオン、同期整流用トランジスタM2のオフに、そのハイレベルがスイッチングトランジスタM1のオフ、同期整流用トランジスタM2のオンに対応するものとする。なお、PWM信号SPWMのレベル遷移ごとに、スイッチングトランジスタM1と同期整流用トランジスタM2が同時にオフするデッドタイムが設けられる。 The driver 20 drives the switching transistors M1 and M2 based on the PWM signal SPWM . The assignment of the level of the PWM signal S PWM and the on / off state of each transistor is arbitrary, but in this embodiment, the low level of the PWM signal S PWM is on for the switching transistor M1 and off for the synchronous rectification transistor M2. The high level corresponds to the switching transistor M1 being turned off and the synchronous rectification transistor M2 being turned on. A dead time in which the switching transistor M1 and the synchronous rectification transistor M2 are simultaneously turned off is provided for each level transition of the PWM signal SPWM .

周波数制御部30は、スイッチングレギュレータ4のインダクタL1に流れるコイル電流IL1に応じて、コイル電流IL1が大きいほど、PWM信号SPWMの周波数が高くなるようにパルス幅変調器10、より具体的にはオシレータ14を制御する。 Frequency control unit 30, in response to the coil current I L1 flowing to inductor L1 of the switching regulator 4, as the coil current I L1 is large, the pulse width modulator 10 so that the frequency of the PWM signal S PWM is high, more specifically The oscillator 14 is controlled.

スイッチングトランジスタM1には、コイル電流IL1に応じた電流IM1が流れる。そこで周波数制御部30は、スイッチングトランジスタM1に流れる電流IM1にもとづいてPWM信号SPWMの周波数を制御する。たとえばスイッチングトランジスタM1と直列に抵抗素子を設けその抵抗素子に生ずる電圧降下を、コイル電流IL1を示す信号として利用してもよい。スイッチングトランジスタM1に流れる電流IM1を利用する場合、制御回路100の外部から負荷電流Ioutを示す信号を取得する必要がないため、回路構成を簡素化し、回路を小型化できる。 A current I M1 corresponding to the coil current I L1 flows through the switching transistor M1. Therefore, the frequency control unit 30 controls the frequency of the PWM signal S PWM based on the current I M1 flowing through the switching transistor M1. For example, a resistance element may be provided in series with the switching transistor M1, and a voltage drop generated in the resistance element may be used as a signal indicating the coil current IL1 . When the current I M1 flowing through the switching transistor M1 is used, it is not necessary to acquire a signal indicating the load current Iout from the outside of the control circuit 100. Therefore, the circuit configuration can be simplified and the circuit can be downsized.

なおスイッチングトランジスタM1に流れる電流IM1代えて、コイル電流IL1を直接監視してもよい。この場合、インダクタL1とスイッチング端子P3の間、もしくはインダクタL1と出力キャパシタCoの間に、抵抗などの電流検出素子を挿入してもよい。あるいは、負荷2に流れる負荷電流Ioutも、コイル電流IL1に応じた値となる。そこで周波数制御部30は、負荷電流Ioutそのものを示す信号にもとづいて周波数を制御してもよい。 The coil current I L1 may be directly monitored instead of the current I M1 flowing through the switching transistor M1. In this case, a current detection element such as a resistor may be inserted between the inductor L1 and the switching terminal P3 or between the inductor L1 and the output capacitor Co. Or load current Iout which flows into load 2 also becomes a value according to coil current IL1 . Therefore, the frequency control unit 30 may control the frequency based on a signal indicating the load current Iout itself.

以上がスイッチングレギュレータ4の構成である。続いてその動作を説明する。
図2(a)は、コイル電流IL1とインダクタL1のインダクタンス値の関係を、図2(b)は、コイル電流IL1とオシレータ14の発振周波数の関係を示す図である。
The above is the configuration of the switching regulator 4. Next, the operation will be described.
2A shows the relationship between the coil current I L1 and the inductance value of the inductor L1, and FIG. 2B shows the relationship between the coil current I L1 and the oscillation frequency of the oscillator 14.

負荷電流Ioutが大きくなるほど、つまりコイル電流IL1が大きくなるほど、インダクタL1のインダクタンス値は小さくなる。このことはスイッチングレギュレータ4の能力が低下することを意味する。周波数制御部30は、負荷電流Ioutが大きくなるほど、オシレータ14の発振周波数foscを高め、PWM信号SPWMの周波数を高くする。 As the load current Iout increases, that is, as the coil current IL1 increases, the inductance value of the inductor L1 decreases. This means that the capability of the switching regulator 4 is reduced. The frequency control unit 30 increases the oscillation frequency fosc of the oscillator 14 and increases the frequency of the PWM signal S PWM as the load current Iout increases.

PWM信号SPWMの周波数が高くなると、スイッチングトランジスタM1、同期整流用トランジスタM2のスイッチング周波数が高くなる。その結果、負荷電流Ioutの増加にともなうインダクタL1のインダクタンス値の低下をキャンセルすることができ、スイッチングレギュレータ4の能力の低下を抑制できる。 When the frequency of the PWM signal S PWM increases, the switching frequency of the switching transistor M1 and the synchronous rectification transistor M2 increases. As a result, a decrease in the inductance value of the inductor L1 accompanying an increase in the load current Iout can be canceled, and a decrease in the capability of the switching regulator 4 can be suppressed.

図2(b)の(I)で示すように、周波数foscをコイル電流IL1に応じて連続的に制御してもよいし、(II)で示すように、周波数foscをコイル電流IL1に応じて段階的に制御してもよい。(I)の方が(II)よりも効率が高く、(II)の方が(I)よりも回路の安定性に優れる。したがって周波数−電流特性をどのように設定するかは、効率と回路の安定性を考慮して決めればよい。 As shown in (I) of FIG. 2B, the frequency fosc may be continuously controlled according to the coil current IL1 , and as shown in (II), the frequency fosc is changed to the coil current IL1 . You may control in steps according to it. (I) has higher efficiency than (II), and (II) has better circuit stability than (I). Therefore, how to set the frequency-current characteristics may be determined in consideration of efficiency and circuit stability.

このスイッチングレギュレータ4の利点は、周波数foscが一定であるスイッチングレギュレータとの対比によって明確となる。周波数が一定のスイッチングレギュレータでは、最大負荷電流Iout_maxにおいて、つまりインダクタL1のインダクタンス値が小さい状態において負荷を駆動できるように、インダクタL1が選定される。このように選定したインダクタL1は大型となる。これに対して図1のスイッチングレギュレータ4によれば、負荷電流Ioutの増加にともなうインダクタンス値の低下は、周波数制御によって補償されるため、従来よりもインダクタンス値の小さなコイルを用いることができる。このことは、回路の低コスト化、小型化にもつながる。   The advantage of this switching regulator 4 becomes clear by comparison with a switching regulator having a constant frequency fosc. In a switching regulator with a constant frequency, the inductor L1 is selected so that the load can be driven at the maximum load current Iout_max, that is, in a state where the inductance value of the inductor L1 is small. The inductor L1 thus selected is large. On the other hand, according to the switching regulator 4 of FIG. 1, since the decrease in the inductance value accompanying the increase in the load current Iout is compensated by the frequency control, it is possible to use a coil having a smaller inductance value than the conventional one. This leads to cost reduction and miniaturization of the circuit.

(第2の実施の形態)
図3は、第2の実施の形態に係るスイッチングレギュレータ4aの構成を示す回路図である。図1のスイッチングレギュレータ4が、オシレータを用いた他励式のDC/DCコンバータであったのに対して、図3のスイッチングレギュレータ4aは、ヒステリシスコンパレータを用いた自励式である。
(Second Embodiment)
FIG. 3 is a circuit diagram showing a configuration of the switching regulator 4a according to the second embodiment. The switching regulator 4 in FIG. 1 is a separately excited DC / DC converter using an oscillator, whereas the switching regulator 4a in FIG. 3 is a self-excited type using a hysteresis comparator.

制御回路100aのパルス幅変調器10aは、フィードバック回路18a、ヒステリシスコンパレータ22、第2キャパシタC2、第3抵抗R3を備える。   The pulse width modulator 10a of the control circuit 100a includes a feedback circuit 18a, a hysteresis comparator 22, a second capacitor C2, and a third resistor R3.

第1抵抗R1および第2抵抗R2は、スイッチングレギュレータ4aの出力端子と接地端子の間に直列に設けられる。第1キャパシタC1は、第1抵抗R1と並列に接続される。フィードバック回路18aは、スイッチングレギュレータ4aの出力電圧Voutを分圧してフィードバック電圧Vfbを生成する。   The first resistor R1 and the second resistor R2 are provided in series between the output terminal of the switching regulator 4a and the ground terminal. The first capacitor C1 is connected in parallel with the first resistor R1. The feedback circuit 18a divides the output voltage Vout of the switching regulator 4a to generate a feedback voltage Vfb.

ヒステリシスコンパレータ22には、ヒステリシス幅が設定される。ヒステリシスコンパレータ22は、その第1入力端子(−)にフィードバック電圧Vfbを受け、その第2入力端子(+)に基準電圧Vrefを受ける。   A hysteresis width is set in the hysteresis comparator 22. The hysteresis comparator 22 receives the feedback voltage Vfb at its first input terminal (−) and receives the reference voltage Vref at its second input terminal (+).

第3抵抗R3および第2キャパシタC2は、ヒステリシスコンパレータ22の出力端子と第1入力端子(−)の間に直列に設けられる。   The third resistor R3 and the second capacitor C2 are provided in series between the output terminal of the hysteresis comparator 22 and the first input terminal (−).

このパルス幅変調器10aによれば、出力電圧Voutがある上側しきい値に達するとローレベルとなり、出力電圧Voutがある下側しきい値まで低下するとハイレベルとなるPWM信号SPWMが生成される。 According to this pulse width modulator 10a, a PWM signal SPWM is generated that goes low when the output voltage Vout reaches a certain upper threshold value and goes high when the output voltage Vout falls to a certain lower threshold value. The

パルス幅変調器10aの発振周波数、つまりPWM信号SPWMの周波数は、第2キャパシタC2および第3抵抗R3ならびにヒステリシスコンパレータ22に設定されるヒステリシス幅によって定まる。具体的には、第3抵抗R3の抵抗値、第2キャパシタC2の容量値、ヒステリシスコンパレータ22のヒステリシス幅が小さいほど、発振周波数foscは高くなる。 Frequency of the oscillation frequency, i.e. the PWM signal S PWM pulse width modulator 10a is determined by the hysteresis width which is set to the second capacitor C2 and the third resistor R3 and the hysteresis comparator 22. Specifically, the smaller the resistance value of the third resistor R3, the capacitance value of the second capacitor C2, and the hysteresis width of the hysteresis comparator 22, the higher the oscillation frequency fosc.

そこで周波数制御部30aは、コイル電流IL1に応じて第3抵抗R3の抵抗値を制御する。第3抵抗R3は可変抵抗であり、その抵抗値は段階的あるいは連続的に切りかえ可能に構成される。周波数制御部30aは、コイル電流IL1が増加するほど、第3抵抗R3の抵抗値を低くし、発振周波数foscを高める。 Therefore, the frequency control unit 30a controls the resistance value of the third resistor R3 according to the coil current IL1 . The third resistor R3 is a variable resistor, and the resistance value can be switched stepwise or continuously. The frequency controller 30a decreases the resistance value of the third resistor R3 and increases the oscillation frequency fosc as the coil current IL1 increases.

第3抵抗R3の抵抗値に代えて、第2キャパシタC2を可変容量としてその容量値を切りかえてもよいし、ヒステリシスコンパレータ22のヒステリシス幅を切りかえてもよいし、それらを組み合わせてもよい。   Instead of the resistance value of the third resistor R3, the capacitance value of the second capacitor C2 may be switched as a variable capacitor, the hysteresis width of the hysteresis comparator 22 may be switched, or a combination thereof may be used.

図3のスイッチングレギュレータ4aによれば、図1のスイッチングレギュレータ4と同様の効果を得ることができる。   According to the switching regulator 4a of FIG. 3, the same effect as the switching regulator 4 of FIG. 1 can be obtained.

図3の制御回路100aはさらに、定電圧回路50を備える。定電圧回路50は、電源電圧Vddを受け、それを安定化した電圧VREGを生成してヒステリシスコンパレータ22の電源端子に供給する。 The control circuit 100a in FIG. 3 further includes a constant voltage circuit 50. Constant voltage circuit 50 receives the power supply voltage Vdd, and supplies the power supply terminal of the hysteresis comparator 22 generates a voltage V REG stabilized it.

本発明者らは、ヒステリシスコンパレータを用いた自励式のDC/DCコンパレータについて検討を行い、以下の課題を認識するに至った。このDC/DCコンバータでは、ヒステリシスコンパレータ22に対する電源電圧に応じて、PWM信号SPWMの振幅が変化する。したがって、もしヒステリシスコンパレータ22に対して、外部からの電源電圧Vddを直接供給すると、電源電圧Vddが高いほどPWM信号SPWMのハイレベルが高くなり、電源電圧Vddが低いほどPWM信号SPWMのハイレベルが低くなる。 The present inventors have studied a self-excited DC / DC comparator using a hysteresis comparator, and have come to recognize the following problems. In this DC / DC converter, the amplitude of the PWM signal S PWM changes according to the power supply voltage to the hysteresis comparator 22. Thus, if with respect to the hysteresis comparator 22 to supply the power supply voltage Vdd from the external direct power supply voltage Vdd is increased the higher the PWM signal S PWM high level, the PWM signal S PWM high enough supply voltage Vdd is low The level is lowered.

図4は、ヒステリシスコンパレータを用いたDC/DCコンバータの出力電圧Voutと、ヒステリシスコンパレータに対する電源電圧Vdd_CMPの関係を示す図である。図4に示すように、ヒステリシスコンパレータに対する電源電圧Vdd_CMPが高くなると、それに応じてスイッチングレギュレータ4の出力電圧Voutも高くなる。そこで定電圧回路50を設け、電源電圧Vddの変動にかかわらず安定化された電圧VREGをヒステリシスコンパレータ22に供給することにより、図4に破線で示すように、出力電圧Voutを安定化することができる。 FIG. 4 is a diagram illustrating a relationship between the output voltage Vout of the DC / DC converter using the hysteresis comparator and the power supply voltage Vdd_CMP with respect to the hysteresis comparator. As shown in FIG. 4, when the power supply voltage Vdd_CMP for the hysteresis comparator increases, the output voltage Vout of the switching regulator 4 also increases accordingly. Therefore, a constant voltage circuit 50 is provided, and the output voltage Vout is stabilized as shown by the broken line in FIG. 4 by supplying the stabilized voltage VREG to the hysteresis comparator 22 regardless of the fluctuation of the power supply voltage Vdd. Can do.

図3の定電圧回路50は、ヒステリシスコンパレータ22を利用した図5、図7のスイッチングレギュレータ4とも好適に組み合わせることができ、それらも本発明の態様に含まれる。   The constant voltage circuit 50 of FIG. 3 can be suitably combined with the switching regulator 4 of FIGS. 5 and 7 using the hysteresis comparator 22, and these are also included in the embodiments of the present invention.

(第3の実施の形態)
図5は、第3の実施の形態に係るスイッチングレギュレータ4bの構成を示す回路図である。図5の制御回路100bは、図3の周波数制御部30に加えて、もしくはそれに代えて、周波数ホッピング制御部32を備える。
(Third embodiment)
FIG. 5 is a circuit diagram showing a configuration of a switching regulator 4b according to the third embodiment. The control circuit 100b of FIG. 5 includes a frequency hopping control unit 32 in addition to or instead of the frequency control unit 30 of FIG.

周波数ホッピング制御部32は、所定の周期で、PWM信号SPWMの周波数を切りかえる。所定の周期は、PWM信号SPWMの周期である。周波数ホッピング制御部32には、PWM信号SPWMもしくはそれに応じたレベルを有するパルス信号が入力されている。周波数ホッピング制御部32は、PWM信号SPWMのエッジに応答して、PWM信号SPWMの周波数を切りかえる。周波数を切りかえるために、第3抵抗R3の抵抗値を切りかえてもよい。あるいは第2キャパシタC2の容量値、ヒステリシスコンパレータ22のヒステリシス幅を切りかえてもよい。 The frequency hopping control unit 32 switches the frequency of the PWM signal S PWM at a predetermined cycle. The predetermined cycle is a cycle of the PWM signal S PWM . The frequency hopping control unit 32 receives a PWM signal SPWM or a pulse signal having a level corresponding to the PWM signal SPWM . Frequency hopping controller 32, in response to the PWM signal S PWM edge switches the frequency of the PWM signal S PWM. In order to switch the frequency, the resistance value of the third resistor R3 may be switched. Alternatively, the capacitance value of the second capacitor C2 and the hysteresis width of the hysteresis comparator 22 may be switched.

周波数は、ある基準周波数を中心として、3段階で切りかえてもよい。具体的には基準周波数が6MHzの場合、±200kHz程度で切りかえてもよい。   The frequency may be switched in three stages around a certain reference frequency. Specifically, when the reference frequency is 6 MHz, it may be switched at about ± 200 kHz.

また周波数の切りかえは、ランダムに行うことが望ましい。周波数ホッピング制御部32は、乱数発生器であり、疑似ランダムな数値を保持するテーブルを有する。このテーブルには、0〜2までの3つの数字が、疑似ランダムに格納される。そして周波数ホッピング制御部32は、PWM信号SPWMのエッジごとに、テーブルの値を順次参照し、その値に応じて第3抵抗R3の抵抗値を設定する。たとえば値0、1、2はそれぞれ、5.8MHz、6MHz、6.2MHzに対応する。 It is desirable to change the frequency randomly. The frequency hopping control unit 32 is a random number generator and has a table that holds pseudo-random numerical values. In this table, three numbers from 0 to 2 are stored pseudo-randomly. Then, the frequency hopping control unit 32 sequentially refers to the values in the table for each edge of the PWM signal S PWM , and sets the resistance value of the third resistor R3 according to the value. For example, the values 0, 1, and 2 correspond to 5.8 MHz, 6 MHz, and 6.2 MHz, respectively.

周波数ホッピング制御部32は、スイッチングトランジスタM1がオンかつ同期整流用トランジスタM2がオフの状態から、スイッチングトランジスタM1がオフするタイミング、つまりPWM信号SPWMのネガティブエッジのタイミングに応じて、PWM信号SPWMの周波数を切りかえる。PWM信号SPWMのネガティブエッジの後の所定期間はデッドタイムであるから、この処理によれば、回路の安定性を損なわずに周波数を切りかえることができる。
変形例において、PWM信号SPWMのポジティブエッジのタイミングにおいて周波数を切りかえてもよい。
The frequency hopping control unit 32 outputs the PWM signal S PWM in accordance with the timing when the switching transistor M1 is turned off from the state where the switching transistor M1 is on and the synchronous rectification transistor M2 is off, that is, the negative edge timing of the PWM signal SPWM. Change the frequency. Since the predetermined period after the negative edge of the PWM signal S PWM is a dead time, the frequency can be switched without impairing the stability of the circuit.
In a variant, it may be switched to the frequency at the timing of the positive edge of the PWM signal S PWM.

あるいは、PWM信号SPWMのポジティブエッジとネガティブエッジの両方のタイミングにおいて周波数を切りかえてもよい。この場合、PWM信号SPWMの1/2周期ごとに、周波数が切りかえられる。 Alternatively, it may be switched to the frequency at the timing of both positive and negative edges of the PWM signal S PWM. In this case, for each half cycle of the PWM signal S PWM, frequency is switched.

以上が図5のスイッチングレギュレータ4bの構成である。続いてその動作を説明する。図5のスイッチングレギュレータ4bでは、PWM信号SPWMの周期ごとに、その周波数が切りかえられる。そのため、スイッチングレギュレータ4bが発するノイズのスペクトラムを拡散させることができ、EMI対策を施しやすくなる。 The above is the configuration of the switching regulator 4b in FIG. Next, the operation will be described. In the switching regulator 4b of FIG. 5, for each cycle of the PWM signal S PWM, the frequency is switched. Therefore, the spectrum of noise generated by the switching regulator 4b can be diffused, and it becomes easy to take measures against EMI.

たとえば図1に示すようなスイッチングレギュレータにおいて、同様の処理を行うためには、オシレータの発振周波数を切りかえるための専用の論理回路を追加する必要があり、回路規模が大きくなるという問題がある。これに対して図5のスイッチングレギュレータ4bによれば、PWM信号SPWMのエッジに応答して第3抵抗R3の抵抗値を切り代えればよいため、回路規模を増大させることなく、周波数ホッピングを実現できる。 For example, in the switching regulator as shown in FIG. 1, in order to perform the same processing, it is necessary to add a dedicated logic circuit for switching the oscillation frequency of the oscillator, and there is a problem that the circuit scale increases. On the other hand, according to the switching regulator 4b of FIG. 5, since it In other cut resistance of the third resistor R3 in response to the PWM signal S PWM edges, without increasing the circuit scale, realizing frequency hopping it can.

ヒステリシスコンパレータ22とドライバ20の間に遅延回路24が設けられる場合、周波数ホッピング制御部32は、第3抵抗R3や第2キャパシタC2の制御に代えて、遅延回路24の遅延量を制御してもよい。この場合も、PWM信号SPWMの周波数をホッピングさせることができる。 When the delay circuit 24 is provided between the hysteresis comparator 22 and the driver 20, the frequency hopping control unit 32 may control the delay amount of the delay circuit 24 instead of the control of the third resistor R3 and the second capacitor C2. Good. Also in this case, the frequency of the PWM signal S PWM can be hopped.

第3の実施の形態で説明した周波数ホッピング技術は、ヒステリシスコンパレータ22を利用した図3、図7のスイッチングレギュレータ4と好適に組み合わせることができる。   The frequency hopping technique described in the third embodiment can be suitably combined with the switching regulator 4 of FIGS. 3 and 7 using the hysteresis comparator 22.

図6(a)、(b)は、図5の変形例に係るスイッチングレギュレータの構成を示す回路図である。図6(a)のスイッチングレギュレータ4cは、図5のスイッチングレギュレータ4bに加えて、演算増幅器23および第5抵抗R5を備える。演算増幅器23は、フィードバック電圧Vfbと基準電圧Vrefの誤差を増幅する。第5抵抗R5は演算増幅器23の出力端子とヒステリシスコンパレータ22の反転入力端子の間に設けられる。図6(a)の構成によれば、第5抵抗R5の抵抗値によってフィードバックゲインを調節することができる。図6(a)において周波数を制御・ホッピングさせるために、キャパシタC2の容量値を制御してもよい。   6A and 6B are circuit diagrams showing the configuration of the switching regulator according to the modification of FIG. The switching regulator 4c in FIG. 6A includes an operational amplifier 23 and a fifth resistor R5 in addition to the switching regulator 4b in FIG. The operational amplifier 23 amplifies the error between the feedback voltage Vfb and the reference voltage Vref. The fifth resistor R <b> 5 is provided between the output terminal of the operational amplifier 23 and the inverting input terminal of the hysteresis comparator 22. According to the configuration of FIG. 6A, the feedback gain can be adjusted by the resistance value of the fifth resistor R5. In FIG. 6A, the capacitance value of the capacitor C2 may be controlled in order to control and hop the frequency.

図6(b)のスイッチングレギュレータ4dでは、演算増幅器23の出力端子はヒステリシスコンパレータ22の第1入力端子(−)に接続される。また第2キャパシタC2および第3抵抗R3は、ヒステリシスコンパレータ22の出力端子と第2入力端子(+)の間に設けられる。またヒステリシスコンパレータ22の非反転入力端子(+)には、インピーダンス回路19が接続される。インピーダンス回路19は、第3キャパシタC3および第4抵抗R4を含む。ヒステリシスコンパレータ22の第2入力端子(+)には、基準電圧VrefとPWM信号SPWMを、2つのインピーダンス回路19および21によって分圧した電圧Vref’が入力され、それがフィードバック電圧Vfbに応じた演算増幅器23の出力信号と一致するようにフィードバックがかかる。図6(b)において周波数を制御・ホッピングさせるために、キャパシタC2、C3の容量値あるいは抵抗R3、R4の抵抗値を制御してもよい。 In the switching regulator 4 d of FIG. 6B, the output terminal of the operational amplifier 23 is connected to the first input terminal (−) of the hysteresis comparator 22. The second capacitor C2 and the third resistor R3 are provided between the output terminal of the hysteresis comparator 22 and the second input terminal (+). The impedance circuit 19 is connected to the non-inverting input terminal (+) of the hysteresis comparator 22. The impedance circuit 19 includes a third capacitor C3 and a fourth resistor R4. A voltage Vref ′ obtained by dividing the reference voltage Vref and the PWM signal S PWM by the two impedance circuits 19 and 21 is input to the second input terminal (+) of the hysteresis comparator 22, which corresponds to the feedback voltage Vfb. Feedback is applied to match the output signal of the operational amplifier 23. In FIG. 6B, in order to control and hop the frequency, the capacitance values of the capacitors C2 and C3 or the resistance values of the resistors R3 and R4 may be controlled.

(第4の実施の形態)
図3や図5のスイッチングレギュレータでは、PWM信号SPWMの周波数が、キャパシタC1、C2、R1、R2、R3によって規定される。それと同時に、これらの回路定数によって、出力電圧Voutを安定化させるためのフィードバックループの利得が規定される。したがってPWM信号SPWMの周波数を高めることと、ループゲインを高くすることは両立しないという問題がある。第4の実施の形態では、この問題を解決する技術について説明する。図7は、第4の実施の形態に係るスイッチングレギュレータ4eの構成を示す回路図である。
(Fourth embodiment)
The switching regulator of FIG. 3 and FIG. 5, the frequency of the PWM signal S PWM is defined by the capacitor C1, C2, R1, R2, R3. At the same time, these circuit constants define the gain of the feedback loop for stabilizing the output voltage Vout. Therefore, there is a problem that increasing the frequency of the PWM signal S PWM is not compatible with increasing the loop gain. In the fourth embodiment, a technique for solving this problem will be described. FIG. 7 is a circuit diagram showing a configuration of a switching regulator 4e according to the fourth embodiment.

パルス幅変調器10eは、フィードバック回路18a、ヒステリシスコンパレータ22、インピーダンス回路19、第2キャパシタC2、第3抵抗R3を備える。   The pulse width modulator 10e includes a feedback circuit 18a, a hysteresis comparator 22, an impedance circuit 19, a second capacitor C2, and a third resistor R3.

インピーダンス回路19は、基準電圧Vrefを受け、ヒステリシスコンパレータ22の第2入力端子(+)に入力する。インピーダンス回路19は第4抵抗R4および第3キャパシタC3を含む。   The impedance circuit 19 receives the reference voltage Vref and inputs it to the second input terminal (+) of the hysteresis comparator 22. The impedance circuit 19 includes a fourth resistor R4 and a third capacitor C3.

インバータ(バッファ)26は、ヒステリシスコンパレータ22の出力SPWMに応じた論理レベルを有するパルス信号を反転する。第2キャパシタC2および第3抵抗R3は、インバータ26の出力端子とヒステリシスコンパレータ22の第2入力端子(+)の間に直列に設けられる。 The inverter (buffer) 26 inverts a pulse signal having a logic level corresponding to the output S PWM of the hysteresis comparator 22. The second capacitor C2 and the third resistor R3 are provided in series between the output terminal of the inverter 26 and the second input terminal (+) of the hysteresis comparator 22.

インバータ26には、PWM信号SPWMに代えて、スイッチングトランジスタM1のゲート信号を入力してもよいし、スイッチング端子P3の信号を入力してもよい。 Instead of the PWM signal SPWM , the inverter 26 may receive the gate signal of the switching transistor M1 or the signal of the switching terminal P3.

ヒステリシスコンパレータ22の第2入力端子(+)には、基準電圧VrefとPWM信号SPWMを、2つのインピーダンス回路19および21によって分圧した電圧Vref’が入力され、それがフィードバック電圧Vfbと一致するようにフィードバックがかかる。この回路において、直流フィードバックのループゲインはフィードバック回路18aによって定まり、発振周波数はインピーダンス回路21および19によって規定される。 A voltage Vref ′ obtained by dividing the reference voltage Vref and the PWM signal S PWM by the two impedance circuits 19 and 21 is input to the second input terminal (+) of the hysteresis comparator 22, which matches the feedback voltage Vfb. So take feedback. In this circuit, the loop gain of the DC feedback is determined by the feedback circuit 18a, and the oscillation frequency is defined by the impedance circuits 21 and 19.

つまり、発振周波数とフィードバックのループゲインを独立に設計することができるため、高い周波数と高いゲインを両立することができる。   That is, since the oscillation frequency and the feedback loop gain can be designed independently, a high frequency and a high gain can be achieved at the same time.

図7のパルス幅変調器10eは、ヒステリシスコンパレータ22を利用した図3あるいは図5のスイッチングレギュレータ4と好適に組み合わせることができる。   The pulse width modulator 10e shown in FIG. 7 can be suitably combined with the switching regulator 4 shown in FIG. 3 or 5 using the hysteresis comparator 22.

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。   Although the present invention has been described using specific terms based on the embodiments, the embodiments only illustrate the principles and applications of the present invention, and the embodiments are defined in the claims. Many variations and modifications of the arrangement are permitted without departing from the spirit of the present invention.

2…負荷、4…スイッチングレギュレータ、Co…出力キャパシタ、L1…インダクタ、10…パルス幅変調器、12…誤差増幅器、14…オシレータ、16…PWMコンパレータ、18…フィードバック回路、19…インピーダンス回路、20…ドライバ、22…ヒステリシスコンパレータ、24…遅延回路、26…インバータ、M1…スイッチングトランジスタ、M2…同期整流用トランジスタ、30…周波数制御部、32…周波数ホッピング制御部、50…定電圧回路、100…制御回路、P1…電源端子、P2…接地端子、P3…スイッチング端子、P4…フィードバック端子、R1…第1抵抗、R2…第2抵抗、R3…第3抵抗、R4…第4抵抗、C1…第1キャパシタ、C2…第2キャパシタ、C3…第3キャパシタ。 DESCRIPTION OF SYMBOLS 2 ... Load, 4 ... Switching regulator, Co ... Output capacitor, L1 ... Inductor, 10 ... Pulse width modulator, 12 ... Error amplifier, 14 ... Oscillator, 16 ... PWM comparator, 18 ... Feedback circuit, 19 ... Impedance circuit, 20 DESCRIPTION OF SYMBOLS ... Driver, 22 ... Hysteresis comparator, 24 ... Delay circuit, 26 ... Inverter, M1 ... Switching transistor, M2 ... Synchronous rectification transistor, 30 ... Frequency control part, 32 ... Frequency hopping control part, 50 ... Constant voltage circuit, 100 ... Control circuit, P1 ... power supply terminal, P2 ... ground terminal, P3 ... switching terminal, P4 ... feedback terminal, R1 ... first resistor, R2 ... second resistor, R3 ... third resistor, R4 ... fourth resistor, C1 ... first 1 capacitor, C2... Second capacitor, C3.

Claims (9)

スイッチングレギュレータのスイッチングトランジスタを駆動する制御回路であって、
前記スイッチングトランジスタのオン、オフを指示するパルス幅変調信号を生成するパルス幅変調器であって、前記パルス幅変調信号のデューティ比を、前記スイッチングレギュレータの出力電圧に応じたフィードバック電圧が基準電圧と一致するように調節するパルス幅変調器と、
前記パルス幅変調信号にもとづき前記スイッチングトランジスタを駆動するドライバ回路と、
前記スイッチングレギュレータのインダクタに流れるコイル電流に応じて、コイル電流が大きいほど前記パルス幅変調信号の周波数が高くなるように前記パルス幅変調器を制御する周波数制御部と、
を備え、
前記パルス幅変調器は、
前記スイッチングレギュレータの出力端子と固定電圧端子の間に直列に設けられた第1、第2抵抗および前記第1抵抗と並列に接続された第1キャパシタを含み、前記スイッチングレギュレータの出力電圧を分圧して前記フィードバック電圧を生成するフィードバック回路と、
その第1入力端子に前記フィードバック電圧を受け、その第2入力端子に基準電圧を受けるヒステリシスコンパレータと、
前記ヒステリシスコンパレータの出力端子と前記第1入力端子の間に直列に設けられた第3抵抗および第2キャパシタと、
を含み、
前記周波数制御部は、前記第3抵抗の抵抗値、前記第1キャパシタの容量値、前記第2キャパシタの容量値、前記ヒステリシスコンパレータのヒステリシス幅の少なくともひとつを制御することを特徴とする制御回路。
A control circuit for driving a switching transistor of a switching regulator,
A pulse width modulator that generates a pulse width modulation signal that instructs on / off of the switching transistor, wherein a duty ratio of the pulse width modulation signal is a feedback voltage according to an output voltage of the switching regulator as a reference voltage. A pulse width modulator that adjusts to match,
A driver circuit for driving the switching transistor based on the pulse width modulation signal;
According to the coil current flowing through the inductor of the switching regulator, a frequency control unit that controls the pulse width modulator so that the frequency of the pulse width modulation signal increases as the coil current increases;
With
The pulse width modulator is
A first capacitor connected in parallel with the first resistor; and a first capacitor connected in parallel between the output terminal of the switching regulator and the fixed voltage terminal; and dividing the output voltage of the switching regulator. A feedback circuit for generating the feedback voltage;
A hysteresis comparator that receives the feedback voltage at its first input terminal and a reference voltage at its second input terminal;
A third resistor and a second capacitor provided in series between the output terminal of the hysteresis comparator and the first input terminal;
Including
Wherein the frequency control unit, the third resistor of the resistance value, a capacitance value of the first capacitor, the capacitance value of the second capacitor, system you characterized your control at least one of hysteresis width of said hysteresis comparator circuit.
スイッチングレギュレータのスイッチングトランジスタを駆動する制御回路であって、
前記スイッチングトランジスタのオン、オフを指示するパルス幅変調信号を生成するパルス幅変調器であって、前記パルス幅変調信号のデューティ比を、前記スイッチングレギュレータの出力電圧に応じたフィードバック電圧が基準電圧と一致するように調節するパルス幅変調器と、
前記パルス幅変調信号にもとづき前記スイッチングトランジスタを駆動するドライバ回路と、
所定の周期で、前記パルス幅変調信号の周波数を切りかえる周波数ホッピング制御部と、
を備え、
前記パルス幅変調器は、
前記スイッチングレギュレータの出力端子と固定電圧端子の間に直列に設けられた第1、第2抵抗および前記第1抵抗と並列に接続された第1キャパシタを含み、前記スイッチングレギュレータの出力電圧を分圧して前記フィードバック電圧を生成するフィードバック回路と、
その第1入力端子に前記フィードバック電圧を受け、その第2入力端子に基準電圧を受けるヒステリシスコンパレータと、
前記ヒステリシスコンパレータの出力端子と前記第1入力端子の間に直列に設けられた第3抵抗および第2キャパシタと、
を含み、
前記周波数ホッピング制御部は、前記第3抵抗の抵抗値、前記第1キャパシタの容量値、前記第2キャパシタの容量値、前記ヒステリシスコンパレータのヒステリシス幅の少なくともひとつを制御し、前記パルス幅変調信号の周波数を切りかえることを特徴とする制御回路。
A control circuit for driving a switching transistor of a switching regulator,
A pulse width modulator that generates a pulse width modulation signal that instructs on / off of the switching transistor, wherein a duty ratio of the pulse width modulation signal is a feedback voltage according to an output voltage of the switching regulator as a reference voltage. A pulse width modulator that adjusts to match,
A driver circuit for driving the switching transistor based on the pulse width modulation signal;
A frequency hopping controller that switches the frequency of the pulse width modulation signal at a predetermined period;
With
The pulse width modulator is
A first capacitor connected in parallel with the first resistor; and a first capacitor connected in parallel between the output terminal of the switching regulator and the fixed voltage terminal; and dividing the output voltage of the switching regulator. A feedback circuit for generating the feedback voltage;
A hysteresis comparator that receives the feedback voltage at its first input terminal and a reference voltage at its second input terminal;
A third resistor and a second capacitor provided in series between the output terminal of the hysteresis comparator and the first input terminal;
Including
The frequency hopping control unit controls at least one of a resistance value of the third resistor, a capacitance value of the first capacitor, a capacitance value of the second capacitor, and a hysteresis width of the hysteresis comparator, and controls the pulse width modulation signal. A control circuit characterized by switching the frequency.
前記パルス幅変調器と前記ドライバ回路との間に設けられた遅延回路をさらに備え、
前記周波数ホッピング制御部は、前記遅延回路の遅延量を制御し、前記パルス幅変調信号の周波数を切りかえることを特徴とする請求項に記載の制御回路。
A delay circuit provided between the pulse width modulator and the driver circuit;
The control circuit according to claim 2 , wherein the frequency hopping control unit controls a delay amount of the delay circuit to switch a frequency of the pulse width modulation signal.
前記周波数ホッピング制御部は、前記パルス幅変調信号の周期ごとに、前記パルス幅変調信号の周波数を切りかえることを特徴とする請求項2または3に記載の制御回路。 The control circuit according to claim 2, wherein the frequency hopping control unit switches the frequency of the pulse width modulation signal for each period of the pulse width modulation signal. 前記スイッチングレギュレータは同期整流用トランジスタを含む同期整流型であり、
前記周波数ホッピング制御部は、前記スイッチングトランジスタがオンかつ前記同期整流用トランジスタがオフの状態から、前記スイッチングトランジスタがオフするタイミングに応じて、前記パルス幅変調信号の周波数を切りかえることを特徴とする請求項に記載の制御回路。
The switching regulator is a synchronous rectification type including a synchronous rectification transistor,
The frequency hopping control unit switches the frequency of the pulse width modulation signal from a state where the switching transistor is on and the synchronous rectification transistor is off according to a timing when the switching transistor is turned off. Item 5. The control circuit according to Item 4 .
スイッチングレギュレータのスイッチングトランジスタを駆動する制御回路であって、
前記スイッチングトランジスタのオン、オフを指示するパルス幅変調信号を生成するパルス幅変調器であって、前記パルス幅変調信号のデューティ比を、前記スイッチングレギュレータの出力電圧に応じたフィードバック電圧が基準電圧と一致するように調節するパルス幅変調器と、
前記パルス幅変調信号にもとづき前記スイッチングトランジスタを駆動するドライバ回路と、
を備え、
前記パルス幅変調器は、
前記スイッチングレギュレータの出力端子と固定電圧端子の間に直列に設けられた第1、第2抵抗および前記第1抵抗と並列に接続された第1キャパシタを含み、前記スイッチングレギュレータの出力電圧を分圧して前記フィードバック電圧を生成するフィードバック回路と、
その第1入力端子に前記フィードバック電圧を受けるヒステリシスコンパレータと、
基準電圧を受け、前記ヒステリシスコンパレータの第2入力端子に入力するインピーダンス回路と、
前記ヒステリシスコンパレータの出力に応じた論理レベルを有するパルス信号を反転するインバータと、
前記インバータの出力端子と前記ヒステリシスコンパレータの第2入力端子の間に直列に設けられた第3抵抗および第2キャパシタと、
を含むことを特徴とする制御回路。
A control circuit for driving a switching transistor of a switching regulator,
A pulse width modulator that generates a pulse width modulation signal that instructs on / off of the switching transistor, wherein a duty ratio of the pulse width modulation signal is a feedback voltage according to an output voltage of the switching regulator as a reference voltage. A pulse width modulator that adjusts to match,
A driver circuit for driving the switching transistor based on the pulse width modulation signal;
With
The pulse width modulator is
A first capacitor connected in parallel with the first resistor; and a first capacitor connected in parallel between the output terminal of the switching regulator and the fixed voltage terminal; and dividing the output voltage of the switching regulator. A feedback circuit for generating the feedback voltage;
A hysteresis comparator that receives the feedback voltage at its first input terminal;
An impedance circuit for receiving a reference voltage and inputting the reference voltage to the second input terminal of the hysteresis comparator;
An inverter for inverting a pulse signal having a logic level according to the output of the hysteresis comparator;
A third resistor and a second capacitor provided in series between the output terminal of the inverter and the second input terminal of the hysteresis comparator;
A control circuit comprising:
前記ヒステリシスコンパレータに対して安定化された定電圧を供給する定電圧回路をさらに備えることを特徴とする請求項1から6のいずれかに記載の制御回路。 Control circuit according to any one of claims 1 to 6, characterized by further comprising a constant voltage circuit for supplying a constant voltage stabilized against the hysteresis comparator. 請求項1からのいずれかに記載の制御回路を備えることを特徴とする電源装置。 Power supply, characterized in that it comprises a control circuit according to any one of claims 1 to 7. 請求項に記載の電源装置を備えることを特徴とする電子機器。 An electronic apparatus comprising the power supply device according to claim 8 .
JP2009298541A 2009-12-28 2009-12-28 Switching regulator control circuit, power supply device using the same, and electronic equipment Active JP5584463B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009298541A JP5584463B2 (en) 2009-12-28 2009-12-28 Switching regulator control circuit, power supply device using the same, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009298541A JP5584463B2 (en) 2009-12-28 2009-12-28 Switching regulator control circuit, power supply device using the same, and electronic equipment

Publications (2)

Publication Number Publication Date
JP2011139609A JP2011139609A (en) 2011-07-14
JP5584463B2 true JP5584463B2 (en) 2014-09-03

Family

ID=44350450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009298541A Active JP5584463B2 (en) 2009-12-28 2009-12-28 Switching regulator control circuit, power supply device using the same, and electronic equipment

Country Status (1)

Country Link
JP (1) JP5584463B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6010284B2 (en) * 2011-08-11 2016-10-19 ローム株式会社 Switching regulator, control circuit thereof, control method, and electronic device
JP2014057476A (en) * 2012-09-13 2014-03-27 Rohm Co Ltd Switching regulator and its control circuit, and electronic apparatus
JP6368535B2 (en) * 2014-05-07 2018-08-01 ローム株式会社 DC / DC converter, control circuit thereof, control method, and electronic apparatus
JP6540078B2 (en) * 2015-02-18 2019-07-10 Tdk株式会社 Control circuit and switching power supply
JP6515570B2 (en) * 2015-02-18 2019-05-22 Tdk株式会社 Control circuit and switching power supply
JP6626024B2 (en) * 2017-02-28 2019-12-25 株式会社東芝 Voltage converter
CN115667016A (en) * 2020-05-29 2023-01-31 株式会社小糸制作所 Vehicle lamp system
CN113556107B (en) * 2021-07-28 2024-06-25 东莞铭普光磁股份有限公司 Hysteresis-adjustable comparator circuit, digital oscillator circuit and electronic device
JP2023156011A (en) 2022-04-12 2023-10-24 ミツミ電機株式会社 DC power supply

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0928077A (en) * 1995-07-13 1997-01-28 Fujitsu Ltd Switching regulator
JP2008263714A (en) * 2007-04-12 2008-10-30 Fujitsu Microelectronics Ltd Control circuit of dc-dc converter, dc-dc converter and power supply voltage feeding method

Also Published As

Publication number Publication date
JP2011139609A (en) 2011-07-14

Similar Documents

Publication Publication Date Title
JP5584463B2 (en) Switching regulator control circuit, power supply device using the same, and electronic equipment
JP5205974B2 (en) DC power supply, LED drive power supply, and power supply control semiconductor integrated circuit
KR100967474B1 (en) Switching regulator and electronic device incorporating the same
JP5749483B2 (en) Hysteresis control switching regulator control circuit, hysteresis control switching regulator using the control circuit, and electronic equipment
JP2015047017A (en) Dc-dc converter and method of controlling dc-dc converter
JP6034132B2 (en) DC / DC converter and game machine using the same
WO2006059705A1 (en) Switching power supply and its control circuit, and electronic apparatus employing such switching power supply
JP6010284B2 (en) Switching regulator, control circuit thereof, control method, and electronic device
JP7557480B2 (en) Multiple dithering profile signal generation
JP6189591B2 (en) LIGHT EMITTING DEVICE CONTROL CIRCUIT, LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING THE SAME, AND LIGHT EMITTING DEVICE CONTROL METHOD
JP2010279138A (en) Step-up dc-dc switching converter and semiconductor integrated circuit device
JP5009655B2 (en) Switching regulator
JP5966503B2 (en) Buck-boost DC-DC converter and portable device
JP6257167B2 (en) DC-DC voltage converter
JP2005117828A (en) Regulator circuit
US20120043953A1 (en) Power supply circuit
JP2005198433A (en) Power supply device and portable apparatus using the same
US10608534B2 (en) DC/DC converter for providing function of noise countermeasures, control circuit thereof, control method thereof, and electronic apparatus including the DC/DC converter
US20190305675A1 (en) Acoustic noise reduction in a dc-dc converter using variable frequency modulation
JP2014113011A (en) Control circuit for switching power supply, switching power supply using the same, and electronic apparatus
Liou et al. Monolithic low-EMI CMOS DC–DC boost converter for portable applications
JP6952444B2 (en) Oscillator circuit
JP4792847B2 (en) DC-DC converter
CN113472201A (en) Voltage converter and electronic device having the same
JP5595123B2 (en) Switching regulator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140718

R150 Certificate of patent or registration of utility model

Ref document number: 5584463

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250