[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5567452B2 - スタックチップ半導体装置の製造方法、スタックチップ半導体装置の実装方法、及びスタックチップ半導体装置 - Google Patents

スタックチップ半導体装置の製造方法、スタックチップ半導体装置の実装方法、及びスタックチップ半導体装置 Download PDF

Info

Publication number
JP5567452B2
JP5567452B2 JP2010247856A JP2010247856A JP5567452B2 JP 5567452 B2 JP5567452 B2 JP 5567452B2 JP 2010247856 A JP2010247856 A JP 2010247856A JP 2010247856 A JP2010247856 A JP 2010247856A JP 5567452 B2 JP5567452 B2 JP 5567452B2
Authority
JP
Japan
Prior art keywords
wiring
chip
semiconductor device
rewiring
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010247856A
Other languages
English (en)
Other versions
JP2012099740A (ja
Inventor
博光 高下
剛 武田
優子 今野
弘明 藤原
愼悟 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2010247856A priority Critical patent/JP5567452B2/ja
Publication of JP2012099740A publication Critical patent/JP2012099740A/ja
Application granted granted Critical
Publication of JP5567452B2 publication Critical patent/JP5567452B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、マルチチップ半導体装置の１つであるスタックチップ半導体装置の製造方法、スタックチップ半導体装置の実装方法、及びスタックチップ半導体装置に関する。
従来、半導体装置の小型化、高集積化のため、パッケージ基板上に複数の半導体チップが搭載されたマルチチップ半導体装置が知られている。マルチチップ半導体装置の１つとして、複数の半導体チップが多段に積み重ねられたスタックチップ半導体装置がある。
特許文献１には、スタックチップ半導体装置において、チップ間の電気的接続を行うための貫通シリコンビア（ＴＳＶ：Through Silicon Via）を設けることが記載されている。また、ＴＳＶは、各チップにホールを形成し、ホール内に導電膜を埋め込むことにより形成されることも記載されている。
特許文献２には、ＴＳＶがチップにホールを形成することを要求するので、その分チップの有効面積が減少するという問題に対処する技術が記載されている。それによれば、スタックチップが絶縁性樹脂で被覆され、絶縁性樹脂の表面に、一端がチップに接続された再配線の他端が露出している。そして、絶縁性樹脂の表面に外部配線が形成され、この外部配線がこれらの再配線の他端同士を接続している。
特開２００９−００４７２３号公報（段落０００７、００２９〜００３７、図４、図５） 国際公開ＷＯ２０１０／０８７３３６号公報（段落０１３６〜０１４４、図１９）
特許文献２には、半導体チップから横方向へ延びる再配線を予め設けておくことが記載されている（段落０１４３）。しかし、具体的な方法は示されていない。
そこで、本発明は、スタックチップ半導体装置において、一端がチップに接続され、他端がチップを被覆する絶縁性樹脂の表面に露出する再配線を良好に設けることを目的とする。
本発明は、スタックチップ半導体装置の製造方法であって、
半導体チップをチップの配線面が露出するように絶縁性樹脂により封止する封止工程、
得られた封止体の半導体チップの配線面側に次のような再配線を形成する再配線形成工程、
・再配線の一端は半導体チップの配線面に接続している。
・再配線の他端は半導体チップの外縁よりも外方の位置まで延びている。
複数の封止体を半導体チップの位置が積層方向に重なり合うように積層する積層工程、及び、
得られた積層体を半導体チップの外縁の位置と再配線の他端の位置と間の位置で切断する切断工程、
を有することを特徴とする。
封止工程では、複数の半導体チップを並べた状態で各チップの配線面が露出するように絶縁性樹脂により一体に封止することが好ましい。
封止工程の後、再配線形成工程の前に、封止体の半導体チップの配線面側に絶縁層を形成する絶縁層形成工程を有し、
再配線形成工程では、この絶縁層の表面に次のような再配線を形成することが好ましい。
・再配線の一端は絶縁層を厚み方向に貫通して半導体チップの配線面に接続している。
・再配線の他端は半導体チップの外縁よりも外方の位置まで延びている。
積層工程では、絶縁性の接着層を間に挟んで複数の封止体を積層することが好ましい。
切断工程では、積層体を積層方向に斜めに切断することが好ましい。
切断工程の後、切断面に露出する再配線の端部同士を接続する外部配線を切断面に形成する外部配線形成工程を有することが好ましい。
切断工程の後、外部配線形成工程の前に、切断面に絶縁層を形成する切断面絶縁層形成工程を有し、
外部配線形成工程では、この絶縁層の表面に次のような外部配線を形成することが好ましい。
・外部配線は絶縁層を厚み方向に貫通して再配線の端部同士を接続する分岐配線を有している。
また、本発明は、スタックチップ半導体装置の実装方法であって、
前記製造方法で製造されたスタックチップ半導体装置を基板に実装する実装工程、及び、
実装されたスタックチップ半導体装置の側面に露出する再配線の端部同士を接続する外部配線を側面に形成すると共に、この外部配線と基板の接続部位とを接続する接続配線を基板に形成する連続配線形成工程、
を有することを特徴とする。
また、本発明は、スタックチップ半導体装置の実装方法であって、
前記製造方法で製造されたスタックチップ半導体装置を金属板に実装する実装工程、
実装されたスタックチップ半導体装置の側面及び金属板の露出面に絶縁層を形成する連続絶縁層形成工程、及び、
この連続絶縁層の表面に次のような連続配線を形成する連続配線形成工程、
を有することを特徴とする。
・連続配線は外部配線と接続配線とを有している。
・外部配線はスタックチップ半導体装置の側面側に配置され、連続絶縁層を厚み方向に貫通してスタックチップ半導体装置の側面に露出する再配線の端部同士を接続する分岐配線を有している。
・接続配線は金属板の露出面側に配置され、外部配線と金属板側の接続部位とを接続している。
また、本発明は、前記製造方法で製造されたことを特徴とするスタックチップ半導体装置である。
また、本発明は、半導体チップの配線面が露出するように半導体チップが絶縁性樹脂により封止された構成の複数の封止体が、半導体チップの位置が積層方向に重なり合うように積層され、各封止体において、半導体チップの配線面側に、一端が半導体チップの配線面に接続し、他端が積層体の側面に露出する再配線が形成されていることを特徴とするスタックチップ半導体装置である。
本発明によれば、スタックチップ半導体装置において、一端がチップに接続され、他端がチップを被覆する絶縁性樹脂の表面に露出する再配線が良好に設けられる。
図１は、本発明の第１の実施形態に係るスタックチップ半導体装置の製造方法の工程説明図である。 図２は、再配線の形成方法の１例の工程説明図である。 図３は、本発明の第２の実施形態に係るスタックチップ半導体装置の製造方法の工程説明図である。 図４は、本発明の第３の実施形態に係るスタックチップ半導体装置の製造方法の工程説明図である。 図５は、本発明の第４の実施形態に係るスタックチップ半導体装置の実装方法の工程説明図である。 図６は、本発明の第５の実施形態に係るスタックチップ半導体装置の実装方法の工程説明図である。
本明細書で「接続部位」とは、特に断りのない限り、設けられている部材に応じて、電気接続用の電極、パッド、バンプ、ポスト、信号入力端子、信号出力端子、信号入出力端子、取り出し電極、あるいは回路の一部分等を意味するものとする。
＜第１の実施形態＞
図１を参照し、本発明の第１の実施形態に係るスタックチップ半導体装置３０の製造方法を説明する。なお、図１（ａ）〜（ｅ）は断面図であり、図１（ｅ’）は側面図である。
（ａ）封止工程
まず、半導体チップ１１をチップの配線面１１ａが露出するように絶縁性樹脂１２により封止する。得られた構造物を封止体１０と称する。
本実施形態では、複数の半導体チップ１１を並べた状態で各チップの配線面１１ａが露出するように絶縁性樹脂１２により一体に封止している。
なお、半導体チップ１１を絶縁性樹脂１２により封止した後に、チップの配線面１１ａを露出させることができるように、予め、配線面１１ａに保護フィルム（図示せず）を貼って保護しておき、封止時に絶縁性樹脂１２が配線面１１ａに浸入したり周り込んだりしないようにしておき、封止後に保護フィルムを剥離して配線面１１ａを露出させるようにすることができる。この方法は一例に過ぎず、これに限定されないことはいうまでもない。
（ｂ）絶縁層形成工程
次に、封止体１０の半導体チップの配線面１１ａ側に絶縁層１４を形成する。
（ｃ）再配線形成工程
次に、絶縁層１４の表面に次のような再配線１５を形成する。
・再配線１５の一端は絶縁層１４を厚み方向に貫通して半導体チップの配線面１１ａに接続している。
・再配線１５の他端は半導体チップ１１の外縁よりも外方の位置まで延びている。
本実施形態では、再配線１５の一端は半導体チップの接続部位１３に接続している。なお、図例では、接続部位１３が半導体チップ１１に埋設されているが、これに限定されるものではなく、半導体チップ１１の上に配置されていてもよい。
（ｄ）積層工程〜切断工程
次に、複数の封止体１０を半導体チップ１１の位置が積層方向に重なり合うように積層する。得られた構造物を積層体２０と称する。
本実施形態では、絶縁性の接着層１６を間に挟んで複数の封止体１０を積層している。
次に、積層体２０を半導体チップ１１の外縁の位置と再配線１５の他端の位置と間の位置で切断する（破線参照）。
本実施形態では、積層体２０を積層方向に斜めに切断している。
（ｅ）
以上により、切断された積層体である、スタックチップ半導体装置３０が得られる。
（ｅ’）
得られたスタックチップ半導体装置３０を側面からみると、一端がチップ１１に接続された再配線１５の他端がスタックチップ半導体装置３０の側面２０ａに露出している。スタックチップ半導体装置３０の側面２０ａは、積層体２０の切断面である。半導体チップ１１は絶縁性樹脂１２で被覆されている。
得られたスタックチップ半導体装置３０は、次のような構成である。すなわち、半導体チップの配線面１１ａが露出するように半導体チップ１１が絶縁性樹脂１２により封止された構成の複数の封止体１０が、半導体チップ１１の位置が積層方向に重なり合うように積層されている。各封止体１０において、半導体チップの配線面１１ａ側に、一端が半導体チップの配線面１１ａに接続し、他端が積層体３０の側面２０ａに露出する再配線１５が形成されている。
図２を参照し、再配線１５の形成方法の１例を説明する。なお、この方法は、後述する外部配線１７、分岐配線１７ａ、連続配線１７ｂ、接続配線１９の形成にも適用し得る。したがって、図２で再配線１５の形成方法の場合を示しているが、これはあくまでも例示に過ぎず、再配線１５に限定的に適用されるものではない。
（ａ）樹脂皮膜形成工程
絶縁層１４の上に樹脂皮膜６０を形成する。
（ｂ）配線溝形成工程
樹脂被膜６０の外表面側から、例えばレーザー加工により、樹脂皮膜６０の厚み以上の深さの配線溝７０を形成する。
（ｃ）メッキ触媒被着工程
配線溝７０及び樹脂被膜６０の表面にメッキ触媒８０を被着させる。
（ｄ）樹脂皮膜除去工程
樹脂皮膜６０を溶解又は膨潤させることにより除去する。
（ｅ）無電解メッキ工程
配線溝７０に残存するメッキ触媒８０を核として無電解メッキによりメッキ膜を配線溝７０に形成させる。形成されたメッキ膜は再配線１５を構成する。
＜第２の実施形態＞
図３を参照し、本発明の第２の実施形態に係るスタックチップ半導体装置３０の製造方法を説明する。なお、図３（ｆ）は断面図であり、図３（ｆ’）は側面図である。また、この第２の実施形態は、第１の実施形態の（ｄ）切断工程に続いて行われるものである。
（ｆ），（ｆ’）外部配線形成工程
図１（ｄ）の切断工程の後、切断面２０ａに露出する再配線１５の端部同士を接続する外部配線１７を切断面２０ａに形成する。この外部配線１７によって、ＴＳＶと同様、チップ間の電気的接続が行われる。
＜第３の実施形態＞
図４を参照し、本発明の第３の実施形態に係るスタックチップ半導体装置３０の製造方法を説明する。なお、図４（ｇ）は断面図であり、図４（ｇ’）は側面図である。また、この第３の実施形態は、第１の実施形態の（ｄ）切断工程に続いて行われるものである。
（ｇ），（ｇ’）切断面絶縁層形成工程〜外部配線形成工程
図１（ｄ）の切断工程の後、切断面２０ａに絶縁層、つまり切断面絶縁層１８を形成する。
次に、切断面絶縁層１８の表面に次のような外部配線１７を形成する。この外部配線１７によって、ＴＳＶと同様、チップ間の電気的接続が行われる。
・外部配線１７は切断面絶縁層１８を厚み方向に貫通して切断面２０ａに露出する再配線１５の端部同士を接続する分岐配線１７ａを有している。
＜第４の実施形態＞
図５を参照し、本発明の第４の実施形態に係るスタックチップ半導体装置３０の実装方法を説明する。なお、図５（ｈ）は断面図である。また、この第４の実施形態は、第１の実施形態の（ｄ）切断工程に続いて行われるものである。
（ｈ）実装工程〜連続配線形成工程
図１（ｄ）の切断工程の後、得られたスタックチップ半導体装置３０を基板４０に実装する。実装には、例えば接着層（図示せず）を介して行うことができる。
次に、実装されたスタックチップ半導体装置３０の側面２０ａに露出する再配線１５の端部同士を接続する外部配線１７を側面２０ａに形成すると共に、この外部配線１７と基板４０の接続部位４０ａとを接続する接続配線１９を基板４０に形成する。外部配線１７と接続配線１９とを総じて連続配線１７ｂと称する。
なお、図５では、基板４０の接続部位４０ａは、基板４０の上に突出して配置されているが、これに限定されるものではなく、基板４０内に埋設されたものでもよい。また、基板４０は、多層回路基板、金属基板（金属体に絶縁層が形成され、回路が形成された基板）等を用いることができ、特に限定されない。
＜第５の実施形態＞
図６を参照し、本発明の第５の実施形態に係るスタックチップ半導体装置３０の実装方法を説明する。なお、図６（ｉ）は断面図である。また、この第５の実施形態は、第１の実施形態の（ｄ）切断工程に続いて行われるものである。
（ｉ）実装工程〜連続絶縁層形成工程〜連続配線形成工程
図１（ｄ）の切断工程の後、得られたスタックチップ半導体装置３０を金属板５０に実装する。実装には、例えば接着層（図示せず）を介して行うことができる。金属板５０は、例えば放熱用である。
次に、実装されたスタックチップ半導体装置３０の側面２０ａ及び金属板５０の露出面に絶縁層、つまり連続絶縁層１８ａを形成する。
次に、連続絶縁層１８ａの表面に次のような連続配線１７ｂを形成する。
・連続配線１７ｂは外部配線１７と接続配線１９とを有している。
・外部配線１７はスタックチップ半導体装置３０の側面２０ａ側に配置され、連続絶縁層１８ａを厚み方向に貫通してスタックチップ半導体装置３０の側面２０ａに露出する再配線１５の端部同士を接続する分岐配線１７ａを有している。
・接続配線１９は金属板５０の露出面側に配置され、外部配線１７と金属板５０側の接続部位５０ａとを接続している。
＜本実施形態の作用効果＞
図１に示す第１実施形態では、スタックチップ半導体装置３０の製造方法は、半導体チップ１１をチップの配線面１１ａが露出するように絶縁性樹脂１２により封止する封止工程、得られた封止体１０の半導体チップの配線面１１ａ側に、一端が半導体チップの配線面１１ａに接続し、他端が半導体チップ１１の外縁よりも外方の位置まで延びている再配線１５を形成する再配線形成工程、複数の封止体１０を半導体チップ１１の位置が積層方向に重なり合うように積層する積層工程、及び、得られた積層体２０を半導体チップ１１の外縁の位置と再配線１５の他端の位置と間の位置で切断する切断工程、を有していた。これにより、一端がチップ１１に接続され、他端がチップ１１を被覆する絶縁性樹脂（ここでいう絶縁性樹脂とは、封止体１０の作製に用いられる絶縁性樹脂１２の他、絶縁層１４及び接着層１６を含めた総称である。）の表面に露出する再配線１５が良好に設けられる。
封止工程では、複数の半導体チップ１１を並べた状態で各チップの配線面１１ａが露出するように絶縁性樹脂１２により一体に封止した。これにより、スタックチップ半導体装置３０が同時に複数得られる。
封止工程の後、再配線形成工程の前に、封止体１０の半導体チップの配線面１１ａ側に絶縁層１４を形成する絶縁層形成工程をさらに有し、再配線形成工程では、この絶縁層１４の表面に、一端が絶縁層１４を厚み方向に貫通して半導体チップの配線面１１ａに接続し、他端が半導体チップ１１の外縁よりも外方の位置まで延びている再配線１５を形成した。これにより、再配線１５がより一層良好に設けられる。
積層工程では、絶縁性の接着層１６を間に挟んで複数の封止体１０を積層した。これにより、積層した封止体の固定が図られる。
切断工程では、積層体を積層方向に斜めに切断した。これにより、スタックチップ半導体装置３０の側面が傾斜面となる。そのため、上方から垂直にレーザーを照射しても、スタックチップ半導体装置３０の側面に配線溝７０が形成される。
図３に示す第２実施形態では、スタックチップ半導体装置３０の製造方法は、切断工程の後、切断面２０ａに露出する再配線１５の端部同士を接続する外部配線１７を切断面２０ａに形成する外部配線形成工程をさらに有してした。これにより、外部配線１７によって、ＴＳＶと同様、チップ１１間の電気的接続が行われる。そのため、チップ１１の有効面積が減少するという問題が解消される。
図４に示す第３実施形態では、スタックチップ半導体装置３０の製造方法は、切断工程の後、外部配線形成工程の前に、切断面２０ａに絶縁層１８を形成する切断面絶縁層形成工程をさらに有し、外部配線形成工程では、この切断面絶縁層１８の表面に、切断面絶縁層１８を厚み方向に貫通して再配線１５の端部同士を接続する分岐配線１７ａを有する外部配線１７を形成した。これにより、外部配線１７は、接続しない再配線１５の上を通過することができる。
図５に示す第４実施形態では、スタックチップ半導体装置３０の実装方法は、前記製造方法で製造されたスタックチップ半導体装置３０を基板４０に実装する実装工程、及び、実装されたスタックチップ半導体装置３０の側面２０ａに露出する再配線１５の端部同士を接続する外部配線１７を側面２０ａに形成すると共に、この外部配線１７と基板４０の接続部位４０ａとを接続する接続配線１９を基板４０に形成する連続配線形成工程、をさらに有していた。これにより、スタックチップ半導体装置３０と基板４０との電気的接続が行われる。
図６に示す第５実施形態では、スタックチップ半導体装置３０の実装方法は、前記製造方法で製造されたスタックチップ半導体装置３０を金属板５０に実装する実装工程、実装されたスタックチップ半導体装置３０の側面２０ａ及び金属板５０の露出面に絶縁層１８ａを形成する連続絶縁層形成工程、及び、この連続絶縁層１８の表面に、外部配線１７（側面２０ａ側に配置され、連続絶縁層１８を厚み方向に貫通して側面２０ａに露出する再配線１５の端部同士を接続する分岐配線１７ａを有している）と、接続配線１９（金属板５０の露出面側に配置され、外部配線１７と金属板５０側の接続部位５０ａとを接続している）とを有する連続配線１７ｂを形成する連続配線形成工程、をさらに有していた。これにより、スタックチップ半導体装置３０と金属板５０との電気的接続が行われる。
図１（ｅ），（ｅ’）に示すスタックチップ半導体装置３０は、半導体チップの配線面１１ａが露出するように半導体チップ１１が絶縁性樹脂１２により封止された構成の複数の封止体１０が、半導体チップ１１の位置が積層方向に重なり合うように積層され、各封止体１０において、半導体チップの配線面１１ａ側に、一端が半導体チップの配線面１１ａに接続し、他端が積層体３０の側面２０ａに露出する再配線１５が形成されていた。これにより、このスタックチップ半導体装置３０は、前記製造方法で製造されたことが明らかである。そのため、一端がチップ１１に接続され、他端がチップ１１を被覆する絶縁性樹脂（ここでいう絶縁性樹脂とは、封止体１０の作製に用いられる絶縁性樹脂１２の他、絶縁層１４及び接着層１６を含めた総称である。）の表面に露出する再配線１５が良好に設けられている。
１０ 封止体
１１ 半導体チップ
１１ａ 配線面
１２ 絶縁性樹脂
１３ 接続部位
１４ 絶縁層
１５ 再配線
１６ 接着層
１７ 外部配線
１７ａ 分岐配線
１７ｂ 連続配線
１８ 切断面絶縁層
１８ａ 連続絶縁層
１９ 接続配線
２０ 積層体
２０ａ 切断面（側面）
３０ スタックチップ半導体装置（切断された積層体）
４０ 基板
４０ａ 接続部位
５０ 金属板
５０ａ 接続部位
６０ 樹脂皮膜
７０ 配線溝
８０ メッキ触媒

Claims (10)

  1. スタックチップ半導体装置の製造方法であって、
    半導体チップをチップの配線面が露出するように絶縁性樹脂により封止する封止工程、
    得られた封止体の半導体チップの配線面側に次のような再配線を形成する再配線形成工程、
    ・再配線の一端は半導体チップの配線面に接続している。
    ・再配線の他端は半導体チップの外縁よりも外方の位置まで延びている。
    複数の封止体を半導体チップの位置が積層方向に重なり合うように積層する積層工程、及び、
    得られた積層体を半導体チップの外縁の位置と再配線の他端の位置と間の位置で切断する切断工程、
    を有し、
    切断工程では、積層体を積層方向に斜めに切断することを特徴とするスタックチップ半導体装置の製造方法。
  2. 封止工程では、複数の半導体チップを並べた状態で各チップの配線面が露出するように絶縁性樹脂により一体に封止することを特徴とする請求項１に記載のスタックチップ半導体装置の製造方法。
  3. 封止工程の後、再配線形成工程の前に、封止体の半導体チップの配線面側に絶縁層を形成する絶縁層形成工程を有し、
    再配線形成工程では、この絶縁層の表面に次のような再配線を形成することを特徴とする請求項１又は２に記載のスタックチップ半導体装置の製造方法。
    ・再配線の一端は絶縁層を厚み方向に貫通して半導体チップの配線面に接続している。
    ・再配線の他端は半導体チップの外縁よりも外方の位置まで延びている。
  4. 積層工程では、絶縁性の接着層を間に挟んで複数の封止体を積層することを特徴とする請求項１から３のいずれか１項に記載のスタックチップ半導体装置の製造方法。
  5. 切断工程の後、切断面に露出する再配線の端部同士を接続する外部配線を切断面に形成する外部配線形成工程を有することを特徴とする請求項１から４のいずれか１項に記載のスタックチップ半導体装置の製造方法。
  6. 切断工程の後、外部配線形成工程の前に、切断面に絶縁層を形成する切断面絶縁層形成工程を有し、
    外部配線形成工程では、この絶縁層の表面に次のような外部配線を形成することを特徴とする請求項５に記載のスタックチップ半導体装置の製造方法。
    ・外部配線は絶縁層を厚み方向に貫通して再配線の端部同士を接続する分岐配線を有している。
  7. スタックチップ半導体装置の実装方法であって、
    請求項１〜４のいずれか１項に記載の製造方法で製造されたスタックチップ半導体装置を基板に実装する実装工程、及び、
    実装されたスタックチップ半導体装置の側面に露出する再配線の端部同士を接続する外部配線を側面に形成すると共に、この外部配線と基板の接続部位とを接続する接続配線を基板に形成する連続配線形成工程、
    を有することを特徴とするスタックチップ半導体装置の実装方法。
  8. スタックチップ半導体装置の実装方法であって、
    半導体チップをチップの配線面が露出するように絶縁性樹脂により封止する封止工程、
    得られた封止体の半導体チップの配線面側に次のような再配線を形成する再配線形成工程、
    ・再配線の一端は半導体チップの配線面に接続している。
    ・再配線の他端は半導体チップの外縁よりも外方の位置まで延びている。
    複数の封止体を半導体チップの位置が積層方向に重なり合うように積層する積層工程、及び、
    得られた積層体を半導体チップの外縁の位置と再配線の他端の位置と間の位置で切断する切断工程、
    を有するスタックチップ半導体装置の製造方法で製造されたスタックチップ半導体装置を金属板に実装する実装工程、
    実装されたスタックチップ半導体装置の側面及び金属板の露出面に絶縁層を形成する連続絶縁層形成工程、及び、
    この連続絶縁層の表面に次のような連続配線を形成する連続配線形成工程、
    を有することを特徴とするスタックチップ半導体装置の実装方法。
    ・連続配線は外部配線と接続配線とを有している。
    ・外部配線はスタックチップ半導体装置の側面側に配置され、連続絶縁層を厚み方向に貫通してスタックチップ半導体装置の側面に露出する再配線の端部同士を接続する分岐配線を有している。
    ・接続配線は金属板の露出面側に配置され、外部配線と金属板側の接続部位とを接続している。
  9. 請求項１〜６のいずれか１項に記載の製造方法で製造されたことを特徴とするスタックチップ半導体装置。
  10. 半導体チップの配線面が露出するように半導体チップが絶縁性樹脂により封止された構成の複数の封止体が、半導体チップの位置が積層方向に重なり合うように積層され、各封止体において、半導体チップの配線面側に、一端が半導体チップの配線面に接続し、他端が積層体の側面に露出する再配線が形成され、側面が傾斜面であることを特徴とするスタックチップ半導体装置。
JP2010247856A 2010-11-04 2010-11-04 スタックチップ半導体装置の製造方法、スタックチップ半導体装置の実装方法、及びスタックチップ半導体装置 Active JP5567452B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010247856A JP5567452B2 (ja) 2010-11-04 2010-11-04 スタックチップ半導体装置の製造方法、スタックチップ半導体装置の実装方法、及びスタックチップ半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010247856A JP5567452B2 (ja) 2010-11-04 2010-11-04 スタックチップ半導体装置の製造方法、スタックチップ半導体装置の実装方法、及びスタックチップ半導体装置

Publications (2)

Publication Number Publication Date
JP2012099740A JP2012099740A (ja) 2012-05-24
JP5567452B2 true JP5567452B2 (ja) 2014-08-06

Family

ID=46391290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010247856A Active JP5567452B2 (ja) 2010-11-04 2010-11-04 スタックチップ半導体装置の製造方法、スタックチップ半導体装置の実装方法、及びスタックチップ半導体装置

Country Status (1)

Country Link
JP (1) JP5567452B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424172B2 (en) 2020-06-01 2022-08-23 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190390B2 (en) * 2012-08-22 2015-11-17 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
JP7086528B2 (ja) * 2017-04-17 2022-06-20 株式会社アムコー・テクノロジー・ジャパン 半導体素子及び半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4361670B2 (ja) * 2000-08-02 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置
US7676912B2 (en) * 2007-09-05 2010-03-16 Headway Technologies, Inc. Method of manufacturing electronic component package
FR2923081B1 (fr) * 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424172B2 (en) 2020-06-01 2022-08-23 Samsung Electronics Co., Ltd. Semiconductor package
US11869821B2 (en) 2020-06-01 2024-01-09 Samsung Electronics Co., Ltd. Semiconductor package having molding layer with inclined side wall

Also Published As

Publication number Publication date
JP2012099740A (ja) 2012-05-24

Similar Documents

Publication Publication Date Title
US9978720B2 (en) Insulated die
US9368474B2 (en) Manufacturing method for semiconductor device
JP4937842B2 (ja) 半導体装置およびその製造方法
US8110910B2 (en) Stack package
US9064862B2 (en) Semiconductor chips having a dual-layered structure, packages having the same, and methods of fabricating the semiconductor chips and the packages
KR102143653B1 (ko) 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조방법
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
US8698303B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US10674604B2 (en) Printed wiring board and method for manufacturing the same
TW201222721A (en) Method of manufacturing semiconductor device
JP2006222164A (ja) 半導体装置及びその製造方法
US9899303B2 (en) Electronic package and fabrication method thereof
JP5358089B2 (ja) 半導体装置
JP2008210912A (ja) 半導体装置及びその製造方法
JP5567452B2 (ja) スタックチップ半導体装置の製造方法、スタックチップ半導体装置の実装方法、及びスタックチップ半導体装置
JP2015228480A (ja) パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
JP2008211254A (ja) 部品内蔵多層回路基板
JP2008135553A (ja) 基板積層方法及び基板が積層された半導体装置
JP2013021085A (ja) インターポーザ及びその製造方法、並びに半導体装置及びその製造方法
JP5181626B2 (ja) 多層プリント基板およびインバータ装置
JP2008235299A (ja) 半導体装置及びその製造方法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
JP6142800B2 (ja) 半導体装置及びその製造方法
US20150228625A1 (en) Semiconductor package and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140619

R151 Written notification of patent or utility model registration

Ref document number: 5567452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151