JP5554042B2 - Junction barrier Schottky diode method, diode and method of use - Google Patents
Junction barrier Schottky diode method, diode and method of use Download PDFInfo
- Publication number
- JP5554042B2 JP5554042B2 JP2009230498A JP2009230498A JP5554042B2 JP 5554042 B2 JP5554042 B2 JP 5554042B2 JP 2009230498 A JP2009230498 A JP 2009230498A JP 2009230498 A JP2009230498 A JP 2009230498A JP 5554042 B2 JP5554042 B2 JP 5554042B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- drift layer
- layer region
- junction barrier
- barrier schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004888 barrier function Effects 0.000 title claims description 51
- 238000000034 method Methods 0.000 title claims description 40
- 239000012535 impurity Substances 0.000 claims description 36
- 230000000903 blocking effect Effects 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、価電子帯と伝導帯との間に２ｅＶを超えるエネルギーギャップを有する半導体材料で作製したジャンクション・バリア・ショットキ・ダイオードの温度依存性を制御する方法に関する。 The present invention relates to a method for controlling the temperature dependence of a junction barrier Schottky diode made of a semiconductor material having an energy gap exceeding 2 eV between a valence band and a conduction band.
現在、そのような方法は知られておらず、そのような方法を目的とする公式化が、本発明の一部をなす。 At present, no such method is known, and formulation for such a method forms part of the present invention.
ジャンクション・バリア・ショットキ・ダイオードは、米国特許第6 104 043号により、既に知られている。そのダイオードは、本発明が直接関連するバンドギャップ材料であるＳｉＣからなる。本発明は、例えばＳｉＣ、ダイヤモンド、ＡｌＮのような、上述の２ｅＶを超えるエネルギーギャップを有する全ての材料のジャンクション・バリア・ショットキ・ダイオードに関するが、特に、ＳｉＣからなるそのようなダイオードに関する。そのため、以下に、そのような材料に関して本発明および本発明によって解決される課題が、限定されることなく明らかにするために、本発明が述べられる。 Junction barrier Schottky diodes are already known from US Pat. No. 6,104,043. The diode consists of SiC, which is a band gap material with which the present invention is directly related. The present invention relates to all materials junction barrier Schottky diodes with an energy gap above 2 eV, such as SiC, diamond, AlN, etc., in particular, to such diodes made of SiC. Therefore, in the following, the present invention will be described in order to clarify, without limitation, the present invention and the problems solved by the present invention regarding such materials.
ＳｉＣは、いくつかの優れた物理的特性を有し、それらのうち、降伏電界がＳｉよりも約１０倍高いことが挙げられる。これらの特性により、ＳｉＣは、デバイスの遮断状態で高電圧状態が発生し得る条件で動作するパワーデバイスに対して、好適な材料とされている。ＳｉＣの大きいバンドギャップにより、この材料からなるショットキ・ダイオードは、ＳｉＣからなるｐｉｎ−ダイオードと比較して、オン状態の損失に関して特に有利である。なぜなら、例えばＳｉと比較すると、ＳｉＣは、ｐｎ−接合の順方向電圧の低下が非常に大きいからである。これは、電圧を所定の高さ以下に遮断するのに有効であり、この高さ以上では、ＳｉＣのｐｉｎ−ダイオードは、より低いオン状態電圧を有する。更に、ジャンクション・バリア・ショットキ・ダイオードを形成するために横方向に間隔を置いたエミッタ層領域を配置することにより、ｐｎ−接合の動作は、ショットキ領域のピンチオフによって、デバイスの遮断状態を生じ、その結果、低いリーク電流となる。更に、このようなＳｉＣからなるダイオードを用いて作製された、そのようなダイオードおよび装置は、Ｓｉと比べて低いＳｉＣの逆方向回復電荷（reverse recovery charge）により、より高い周波数で非常に低いスイッチング損失を有し、また、ショットキ・ダイオードは、ｐｉｎ−ダイオードにおけるような再結合すべき少数電荷キャリアを有しない。 SiC has some excellent physical properties, of which the breakdown field is about 10 times higher than Si. Due to these characteristics, SiC is a suitable material for a power device that operates under conditions where a high voltage state can occur when the device is cut off. Due to the large band gap of SiC, Schottky diodes made of this material are particularly advantageous in terms of on-state losses compared to pin-diodes made of SiC. This is because, for example, compared with Si, SiC has a very large reduction in the forward voltage of the pn-junction. This is effective to block the voltage below a predetermined height above which the SiC pin-diode has a lower on-state voltage. In addition, by placing laterally spaced emitter layer regions to form junction barrier Schottky diodes, the pn-junction operation results in device shut-down due to Schottky region pinch-off, As a result, a low leakage current is obtained. In addition, such diodes and devices made with such SiC diodes have very low switching at higher frequencies due to the low SiC reverse recovery charge compared to Si. It has losses and Schottky diodes do not have minority charge carriers to recombine as in pin-diodes.
いくつかの適用では、ダイオードが正温度係数を有する、すなわち、オン状態電圧が温度と共に増大するのが重要であり、また、必要である。そうでなければ、ダイオードを通過する電流の制御が効かなくなり、上記ダイオードや、あるいは、それに結合された他の装置が破壊する場合があるからである。このことは、そのようなダイオードを並列に複数個接続した場合に顕著である。このことは、Ｓｉからなるそのようなダイオードでは問題にならない。なぜならば、ドリフト層の抵抗が全体として支配的だからであり、したがって、温度係数は、低い電流密度においても既に正である。しかしながら、例えばＳｉＣのようなワイドバンドギャップ材料のダイオードは、ＳｉＣの高い絶縁強さのため、非常に薄いドリフト層が必要であり、したがって、オン状態電圧の全体に対するドリフト層の抵抗電圧低下の貢献は、Ｓｉによるデバイスに関するものよりも小さい。ショットキ・バリアが優位を占める代わりに、その寄与の結果、負の温度係数が生じる。これは、以下のことを意味する。すなわち、遮断状態において比較的低い電圧で遮断を行うために形成されたＳｉＣのショットキ・ダイオードは、非常に薄く、非常に高い電流密度になるまで正の温度係数を有しない場合があり、温度係数が負から正に移るクロスオーバー点は、Ｓｉの場合には典型的に３０から２５０Ａ／ｃｍ２であるのと比較して、ＳｉＣの場合には数百Ａ／ｃｍ２程度の高さになり得る。しかしながら、封止の問題と同様に冷却の面から、平均の電流密度が１００〜２００Ａ／ｃｍ２よりも大幅に高くならないことが、標準的に要求される。この問題の解決法は、高い電圧が遮断される必要が無い場合であっても、非常に高い電圧を遮断するのに必要な寸法にされた厚いＳｉＣダイオードを用いることである。しかしながら、これは、ＳｉＣの多くの利点が失われ、静的な動作損失（static operation losses）が膨大に増加することを意味する。更に、そのようなダイオードは、低い遮断電圧用に作られたダイオードよりも、非常に高価になる。 In some applications, it is important and necessary that the diode has a positive temperature coefficient, ie, the on-state voltage increases with temperature. Otherwise, the control of the current passing through the diode will not work, and the diode or other devices coupled thereto may be destroyed. This is remarkable when a plurality of such diodes are connected in parallel. This is not a problem with such diodes made of Si. This is because the resistance of the drift layer is dominant as a whole, and therefore the temperature coefficient is already positive even at low current densities. However, wide bandgap diodes such as SiC, for example, require a very thin drift layer due to the high dielectric strength of SiC, and thus contribute to the resistance voltage drop of the drift layer to the overall on-state voltage. Is smaller than for Si devices. Instead of dominating the Schottky barrier, its contribution results in a negative temperature coefficient. This means the following. That is, a SiC Schottky diode formed to shut off at a relatively low voltage in the shut-off state may be very thin and may not have a positive temperature coefficient until very high current density. The crossover point at which the transition from negative to positive is about several hundred A / cm 2 in the case of SiC, compared to typically 30 to 250 A / cm 2 in the case of Si. obtain. However, from the viewpoint of cooling as well as the sealing problem, it is normally required that the average current density not be significantly higher than 100 to 200 A / cm 2 . The solution to this problem is to use a thick SiC diode that is sized to cut off the very high voltage, even if the high voltage does not need to be cut off. However, this means that many of the benefits of SiC are lost and static operation losses increase enormously. Furthermore, such diodes are much more expensive than diodes made for low cut-off voltages.
本発明の目的は、上述の問題に対する解決策を提供することにある。 The object of the present invention is to provide a solution to the above-mentioned problems.
本発明者は、ジャンクション・バリア・ショットキ・ダイオードは、スイッチング損失や静的損失にまでも殆ど影響を与えることなく、ショットキ・ダイオードの温度依存関係を制御する全く新しい可能性に帰着することを理解した。 The inventor understands that junction barrier Schottky diodes result in a completely new possibility of controlling the temperature dependence of Schottky diodes with little effect on switching and static losses. did.
これに応じて、本発明は、序文で定義された型の方法を提供し、この方法では、ダイオードを製造するときに、下記のステップが実行される。 Accordingly, the present invention provides a method of the type defined in the introduction, in which the following steps are performed when manufacturing a diode.
１）上記材料からなる以下の半導体層を、各々の表面にエピタキシャル成長するステップ：ｎまたはｐの第１の導電型によって高くドープされた基体層と、上記第１の導電型によって低くドープされたドリフト層。 1) epitaxially growing the following semiconductor layers of the above materials on their respective surfaces: a substrate layer highly doped with n or p first conductivity type, and a drift lightly doped with said first conductivity type layer.
２）ダイオードのグリッド部を定義するために、上記ドリフト層の上記基体層から垂直方向に距離をおいた位置に、ドープされたエミッタ層領域を形成するように、第１の導電型と逆であるｎまたはｐの第２の導電型のドーパントを、上記ドリフト層の横方向に間隔をおいた領域に導入するステップ。 2) In order to define the grid portion of the diode, the doped emitter layer region is formed at a position vertically spaced from the base layer of the drift layer, opposite to the first conductivity type. Introducing an n or p second conductivity type dopant into a laterally spaced region of the drift layer.
３）金属層を、上記ドリフト層の表面に接触させてショットキ接合を形成し、また、上記エミッタ層領域の少なくとも１つの表面に接触させてコンタクトを形成するステップ。 3) a metal layer, in contact with the surface of the drift layer to form a Schottky junction, also to form a contact in contact with at least one surface of the emitter layer regions step.
ここにおいて、少なくともステップ２）は、意図された使用に適合するダイオードの動作の温度依存性を得るために、ダイオードのグリッド部のオン状態の抵抗を調節するために実行される。 Here, at least step 2) is carried out in order to adjust the on-state resistance of the diode grid in order to obtain a temperature dependence of the operation of the diode that is compatible with the intended use.
したがって、本発明は、ダイオードの製造時に、ダイオードのグリッド部のオン状態抵抗を調節することにより、ジャンクション・バリア・ショットキ・ダイオードの温度依存性を調節できるという理解に帰する。ワイドバンドギャップ材料によるジャンクション・バリア・ショットキ・ダイオードのグリッド部の抵抗は、ダイオードの製造時に、このダイオードの全抵抗が相当変化する程度に調節され、したがって、上記負と正の温度係数の間のクロスオーバー点は、激しく動かされるということが発見された。更に、こうして、温度係数の値を変えることが可能になる。 Thus, the present invention is attributed to the understanding that the temperature dependence of the junction barrier Schottky diode can be adjusted during the manufacture of the diode by adjusting the on-state resistance of the diode grid. The resistance of the grid portion of the junction barrier Schottky diode due to the wide bandgap material is adjusted during manufacture of the diode to such an extent that the total resistance of the diode varies considerably, and therefore between the negative and positive temperature coefficients. It was discovered that the crossover point was moved violently. Furthermore, in this way it is possible to change the value of the temperature coefficient.
この方法で、グリッド部のオン状態抵抗を変えることにより、低遮断電圧ジャンクション・バリア・ショットキ・ダイオードの全抵抗を、大きく変えることができる。なぜならば、上記グリッド部は、上記オン状態抵抗の全てのうちの相当の部分、時には、主要な部分を構成するからである。６００−１７００ＶのＳｉＣのジャンクション・バリア・ショットキ・ダイオードの場合、上記グリッド部による抵抗の寄与は、全てのオン状態抵抗の約８０％である。したがって、ドリフト層の厚みおよび／又はドーピングが変わる必要が無いので、上記ダイオードのスイッチング損失に実質的に影響を与えない一方、グリッド部の抵抗を変えることによって、ダイオードのオン状態抵抗を相当量変えることが可能になる。したがって、上記ドリフト層を厚くすること無く、上記ダイオードの温度係数のクロスオーバー点が大きく低減される。このようにして、温度の作用が、ドリフト層とは無関係に最小化される。この方法は、上記ダイオードが組み込まれた回路の好ましくない発振を最小化するために、上記ダイオードの容量性の性質を制御するために用いられてもよい。したがって、ここにおいて用いられる「動作の温度依存性」は、この場合をカバーすることをも意味する。 By changing the on-state resistance of the grid portion in this manner, the total resistance of the low cutoff voltage junction barrier Schottky diode can be greatly changed. This is because the grid portion constitutes a substantial portion, and sometimes a major portion, of all of the on-state resistance. For a 600-1700 V SiC junction barrier Schottky diode, the resistance contribution from the grid is about 80% of all on-state resistance. Accordingly, the thickness and / or doping of the drift layer need not be changed, so that the switching loss of the diode is not substantially affected, while the on-state resistance of the diode is changed by a considerable amount by changing the resistance of the grid portion. It becomes possible. Therefore, the crossover point of the temperature coefficient of the diode is greatly reduced without increasing the thickness of the drift layer. In this way, the temperature effect is minimized independently of the drift layer. This method may be used to control the capacitive nature of the diode in order to minimize undesired oscillations in circuits incorporating the diode. Therefore, “temperature dependence of operation” as used herein also means to cover this case.
本発明の好ましい実施形態によれば、上記方法は、パッケージを通してオン状態電流を共有するために、他のダイオードと上記パッケージ中で並列に接続されるダイオードを製造するのに実行される。そして、ステップ２）は、上記ダイオードのグリッド部の抵抗の調節を行って、所定の電流密度と、上記ダイオードの電圧遮断能力とにおいて、上記ダイオードの温度係数が正、または、ほぼ正になるように実行される。例えば電力変換器のような多くの装置では、そのようにダイオードを並列に接続することは重要である。なぜならば、例えば１００Ａの範囲で高電流を達成するにしては、各々のチップの寸法が非常に小さいままであるからである。上述のように、問題となる電流密度のための正温度係数は、そのような並列にするための状態のものであり、これは、低い電圧遮断能力で、ダイオードの低い電流密度のために達成される。「ほぼ正」とは、この方法により、負ではない温度係数が得られることを意味し、これにより、所定の状況下で並列にされる例えばＳｉＣの２５０Ｖのダイオードが使用される。 According to a preferred embodiment of the present invention, the method is performed to manufacture a diode that is connected in parallel with the other diodes in the package to share the on-state current through the package. In step 2), the resistance of the grid portion of the diode is adjusted so that the temperature coefficient of the diode becomes positive or almost positive at a predetermined current density and the voltage blocking capability of the diode. To be executed. In many devices, such as power converters, it is important to connect such diodes in parallel. This is because, for example, in order to achieve a high current in the range of 100 A, the dimensions of each chip remain very small. As mentioned above, the positive temperature coefficient for the current density in question is that of the state for such paralleling, which is achieved due to the low current blocking capability of the diode with low voltage blocking capability. Is done. “Almost positive” means that this method yields a non-negative temperature coefficient, thereby using, for example, a SiC 250V diode in parallel under certain circumstances.
本発明の他の好ましい実施形態によれば、上記ダイオードのグリッド部の抵抗が、ドリフト層領域の不純物添加濃度を調節することにより、ステップ１）において調節され、このドリフト層領域は、後にステップ２）において上記グリッド部となる。こうして、上記ドリフト層領域の不純物添加濃度を減少することにより、逆に、上記グリッド部の抵抗が増大される。上記グリッド部のより低い不純物添加濃度による他の明確な効果は、ダイオードのより高い歩留まり（yield）である。これは、ダイオードの他の表面領域での他の否定的な効果が、それにより減少されるからである。 According to another preferred embodiment of the present invention, the resistance of the grid portion of the diode is adjusted in step 1) by adjusting the impurity concentration of the drift layer region, which is later referred to as step 2. ) In the grid portion. Thus, by reducing the impurity concentration in the drift layer region, the resistance of the grid portion is increased. Another distinct effect due to the lower impurity concentration of the grid section is the higher yield of the diode. This is because other negative effects on other surface areas of the diode are thereby reduced.
本発明の他の好ましい実施形態によれば、上記グリッド部の抵抗を調節するために、上記ダイオードの全ての横断面積に関して、上記グリッド部のドリフト層領域の横断面積の関係が、ステップ２）において調節される。この関係は、グリッド部の抵抗に対して重大な他のパラメータであり、このグリッド部の抵抗は、ダイオードのスイッチング損失に実質的な影響を与えること無く変えられることが発見された。 According to another preferred embodiment of the present invention, in order to adjust the resistance of the grid part, the relation of the cross-sectional area of the drift layer region of the grid part with respect to all the cross-sectional areas of the diode in step 2) Adjusted. It has been discovered that this relationship is another critical parameter for grid section resistance, which can be changed without substantially affecting the switching losses of the diode.
本発明の他の好ましい実施形態によれば、ドリフト層の不純物添加濃度を、上記ドリフト層の抵抗を低減するため、かつ、ダイオードの所定の電圧遮断能力での上記ダイオードのオン状態損失を低減するために、如何なるグリッド部分も有さないダイオードにおいて許される最大の不純物添加濃度よりも高くする。この実施形態は、遮断電圧に特に好適であり、この電圧での単極のドリフト抵抗がダイオードのオン状態抵抗を支配する部分であり、この電圧は、ＳｉＣでは、９００Ｖおよびそれ以上の遮断電圧である。通常のショットキ・ダイオードと比較して、異なるジャンクション・バリア・ショットキ・ダイオードの遮断機構により、ジャンクション・バリア・ショットキ・ダイオードにおいて望まれる更に高い臨界電界が許容されることが発見された。これは、ドリフト層の抵抗が低減され得ることを意味し、なぜならば、所定の遮断電圧のためのドリフト層の不純物添加濃度が増大でき、したがって、ドリフト層がより薄く形成できるからである。このことは、通常のショットキ・ダイオードと比較して、ジャンクション・バリア・ショットキ・ダイオードの全順電圧の低下に帰着し、ダイオードの温度依存性に影響を与える。 According to another preferred embodiment of the present invention, the impurity concentration of the drift layer is reduced to reduce the resistance of the drift layer and to reduce the on-state loss of the diode at a predetermined voltage blocking capability of the diode. Therefore, the impurity concentration is higher than the maximum impurity concentration allowed in a diode having no grid portion. This embodiment is particularly suitable for the cut-off voltage, where the unipolar drift resistance at this voltage dominates the diode's on-state resistance, which is 900 V and higher cut-off voltages for SiC. is there. It has been discovered that a different junction barrier Schottky diode blocking mechanism allows the higher critical field desired in junction barrier Schottky diodes compared to conventional Schottky diodes. This means that the resistance of the drift layer can be reduced because the impurity concentration of the drift layer for a given cut-off voltage can be increased and therefore the drift layer can be made thinner. This results in a decrease in the total forward voltage of the junction barrier Schottky diode compared to a normal Schottky diode, and affects the temperature dependence of the diode.
本発明の他の実施形態によれば、上記材料はＳｉＣである。このことは、ジャンクション・バリア・ショットキ・ダイオードにおいて、ＳｉＣの全ての有利な特性の利益を受けることができることを意味する。 According to another embodiment of the invention, the material is SiC. This means that all the advantageous properties of SiC can be benefited in junction barrier Schottky diodes.
本発明の他の実施形態によれば、６００−３５００Ｖの、好ましくは、６００と１５００Ｖの間の電圧遮断能力を有するダイオードが製造される。 According to another embodiment of the present invention, a diode having a voltage blocking capability of 600-3500V, preferably between 600 and 1500V is manufactured.
本発明の他の好ましい実施形態によれば、ドナーがドーピングされたドリフト層を有するダイオードが製造される。これは、上記ドリフト層に対して最も好ましいドーピングタイプのようであり、本発明はこれに限定されないが、ドリフト層でのドーパントとしてのアクセプタの使用と、これによるホール伝導が含まれる。 According to another preferred embodiment of the invention, a diode having a drift layer doped with a donor is produced. This appears to be the most preferred doping type for the drift layer, and the present invention includes, but is not limited to, the use of acceptors as dopants in the drift layer and thereby hole conduction.
また、本発明は、本発明による方法を実行して製造されたジャンクション・バリア・ショットキ・ダイオードに関する。 The invention also relates to a junction barrier Schottky diode manufactured by carrying out the method according to the invention.
さらに、本発明は、本発明による方法を実行して製造され、パッケージを通る電流を共有するために、このパッケージにおいて他のそのようなダイオードと並列にされるジャンクション・バリア・ショットキ・ダイオードを用いることに関し、これは、１２００−１８００Ｖの遮断電圧が可能となり、ダイオードのオン状態で電流密度が１５０Ａ／ｃｍ２程度に低くなり得る。本発明による方法を、断面が１０ｍｍ２を越える大きなＳｉＣチップに適用することもまた、興味深いであろう。 Furthermore, the present invention uses a junction barrier Schottky diode that is manufactured by carrying out the method according to the present invention and in parallel with other such diodes in this package to share the current through the package. In this regard, this enables a blocking voltage of 1200-1800 V, and the current density can be as low as 150 A / cm 2 with the diode on. It will also be interesting to apply the method according to the invention to large SiC chips with a cross section of more than 10 mm 2 .
本発明の有利な特徴はもちろん、他の有利な点が、以下の明細書および他の従属請求項から明らかになるであろう。 Other advantages as well as advantageous features of the invention will become apparent from the following specification and other dependent claims.
添付の図面を参照して、以下に、本発明の好ましい実施形態の詳細な説明が、例示として述べられる。 A detailed description of preferred embodiments of the present invention will now be given by way of example with reference to the accompanying drawings.
本発明の思想をよりよく理解するために、まず、従来のショットキ・ダイオードが図１に示される。このＳｉＣからなるショットキ・ダイオードは、高くドープされたｎ型の基体層１と、この表面の低くドープされたｎ型のドリフト層２とを有する。上記ドリフト層２にショットキ接合を形成する金属層３が、ドリフト層２の表面に接触している。このショットキ・ダイオードがＳｉＣで形成され、例えば２０００Ｖ以下の比較的低い遮断電圧に形成されている場合、上記ドリフト層２は非常に薄く形成されてオン状態損失が非常に低いが、通常、重要となるように、電流密度に対して負の温度係数である。上記ドリフト層を厚く形成することにより、上記温度係数が負から正に変化するクロスオーバー点が低くされ、これにより、既に上で述べたように、ダイオードのオン状態損失が実質的に増大する。
To better understand the idea of the present invention, a conventional Schottky diode is first shown in FIG. This SiC Schottky diode has a highly doped n-type substrate layer 1 and a low-doped n-
本発明者は、図２に示すようなジャンクション・バリア・ショットキ・ダイオードは、ダイオードのスイッチ損失に影響を与えることなく上述の温度係数のクロスオーバー点を動かし、また、それだけオン状態損失が変えられないことに、新しい可能性を開くことを見出した。まず、例えば米国特許第6 104 043号から知られるような、この種の公知のダイオードの構造と機能を述べる。このダイオードの構成は、これの製造のために用いられる方法についての以下の記述から、明らかになるであろう。この方法は、埋め込みの後のアニーリング工程と同様に、マスキングとマスキング除去の工程を備えるが、ここでは、これ以上は記述しない。まず、ＳｉＣからなり、高くドープされたｎ型基体層１と、低くドープされたｎ型ドリフト層２が、好ましくは化学気相成長法（Chemical Vapour Deposition）によって、各々の表面にエピタキシー成長される。これらの層のドーピングを行うために、例えば窒素やリンなどの、どのような適切な不純物を用いてもよい。代表的な不純物添加濃度は、ドリフト層と基体層について、夫々１０１５−１５１６ｃｍ−３および１０１８−１０２０ｃｍ−３である。上記ドリフト層の表面に、適切なマスクと、それに適切なパターニングを適用した後、例えばホウ素やアルミニウムのようなｐ型不純物が、横方向に間隔をおくように上記ドリフト層の領域４に埋め込まれ、これにより、上記ドリフト層の上記基体層１から鉛直方向に距離をおいた位置に、不純物添加されたｐ型エミッタ層領域を形成する。上記領域４は、たいてい高濃度にドープされるが、これに代えて低濃度のドープも考えられる。図２で説明される場合では、上記埋め込みのための公知の加速度エネルギーは、例えば３００ｋｅＶであり、これにより、典型的に５−５０μｍであるドリフト層２の厚みと比較して、Ａｌが埋め込まれた場合には約０．３μｍの深さを有し、Ｂが埋め込まれた場合には約０．６μｍの深さを有する比較的浅いエミッタ層領域が得られる。上記エミッタ層領域の不純物濃度は、一般的には１０１６−１０２０ｃｍ−３である。隣接するエミッタ領域層の間隔は、２５０−２５００Ｖを遮断するために作られたダイオードでは、一般的に４−１２μｍである。
The present inventor has found that a junction barrier Schottky diode as shown in FIG. 2 moves the above-mentioned temperature coefficient crossover point without affecting the diode switch loss, and the on-state loss can be changed accordingly. I found that it opens up new possibilities. First, the structure and function of a known diode of this kind, for example as known from US Pat. No. 6,104,043, will be described. The construction of this diode will become clear from the following description of the method used for its manufacture. This method comprises a masking and masking removal process, similar to the annealing process after embedding, but will not be described further here. First, a highly doped n-type substrate layer 1 and a lightly doped n-
埋め込まれた不純物を電気的に活性化するためのアニーリングステップと、使用されたマスクの除去の後、ドリフト層領域２の表面にメタル層が接触され、そこに、隣接するエミッタ層領域の間のドリフト層領域７にショットキ接合６が作製され、また、エミッタ層領域４の表面にオーミック接合８が作製される。上記オーミックおよびショットキ接合を得るために、２つの異なる金属が用いられてもよい。しかしながら、このために同じ金属を用いることも可能であり、上記接合８をショットキ接続にすることも可能である。上記オーミック接合とショットキ接合はダイオードのアノードを形成するのに対して、これに一致する金属層９はダイオードのカソードを形成し、これは上記基体層の下に貼り付けられる。
After an annealing step for electrically activating the buried impurities and removal of the used mask, a metal layer is brought into contact with the surface of the
このダイオードの機能は、上述より確かに明らかであるが、簡単に繰り返される。上記ダイオードの順方向伝導状態において、ｐｎ障壁（約２．２−２．５Ｖ）よりも低いショットキ障壁（約０．７−１Ｖ）のおかげで、低い電流密度でショットキ・ダイオードとして機能し、これにより、オン状態損失がｐｎダイオードのものよりも低くなる。そのような低い電流密度では、上記エミッタ層領域からドリフト層への少数電荷キャリアの注入が無く、これは、逆回復電荷によるスイッチング損失が無視できることを意味する。高い電流密度では、少数電荷キャリアがエミッタ層領域からドリフト層に注入され、このダイオードの特性はｐｎダイオードのものに近づくようになる。これは、デバイスのサージ電流能力に対する利点となる。したがって、上記ダイオードの逆方向遮断状態において、上記金属層５が負電位に接続されている場合、上記エミッタ層領域は、上記ドリフト層領域７の低いドーピングにより、それらを簡単に空乏状態にして、破線１０で示されるように、連続した空乏領域をそれらの間に形成する。これは、このダイオードは公知のｐｎダイオードの特性を得て、電界集中がｐｎ接合に生じるが、ショットキ接合６には近づけないようにすることを意味する。このように、上記ダイオードは、高電圧時に、公知のショットキ・ダイオードよりも大幅に低いリーク電力を有する。上記ドリフト層領域２および７の不純物濃度は、表面までの距離が減少された場合に不純物濃度が減少されるように、連続的に変えられてもよい。これは、低い不純物領域に空乏領域が広がることを促進する。その結果、大きな空乏領域が表面に最も近く形成され、ショットキ接合の遮断を容易にする。なぜならば、ｐアイランドの間に延びる空乏層が、より早く、すなわち、低い電圧で形成されるからである。
The function of this diode is certainly clear from the above, but is simply repeated. In the forward conduction state of the diode, it functions as a Schottky diode at a low current density, thanks to a Schottky barrier (about 0.7-1 V) lower than the pn barrier (about 2.2-2.5 V). Thus, the on-state loss is lower than that of the pn diode. At such a low current density, there is no minority charge carrier injection from the emitter layer region into the drift layer, which means that switching losses due to reverse recovery charge are negligible. At high current densities, minority charge carriers are injected from the emitter layer region into the drift layer, and the characteristics of this diode approach those of a pn diode. This is an advantage for the surge current capability of the device. Therefore, when the metal layer 5 is connected to a negative potential in the reverse blocking state of the diode, the emitter layer region is easily depleted by the low doping of the
このタイプのジャンクション・バリア・ショットキ・ダイオードの上記アメリカ特許と異なる設計が、明らかになる。本発明者は、ダイオードのスイッチング損失や静的損失に実質的に影響を与えることなく、このタイプのショットキ・ダイオードの動作の温度依存性を大きな範囲にわたって制御できることを発見した。特に、低い遮断電圧、すなわち、ワイドバンドギャップ材料のためのダイオードは、比較的薄いドリフト層２を有するので、エミッタ層領域４とこれによって分離されたドリフト層領域７で形成されるデバイスのグリッド部のオン状態抵抗を修正することによって、ダイオードの全体のオン状態抵抗を相当に変更することができる。
A different design of this type of junction barrier Schottky diode from the above US patent becomes apparent. The inventor has discovered that the temperature dependence of the operation of this type of Schottky diode can be controlled over a large range without substantially affecting the switching and static losses of the diode. In particular, diodes for low cut-off voltages, i.e. wide bandgap materials, have a relatively
図３に示された電流密度において、クロスオーバー点、つまり、温度係数が負から正に変わる点が、遮断状態において異なる電圧を遮断するように設計された異なるダイオードに設置されている。線ａは、現実のジャンクション・バリア・ショットキ・ダイオードであり、ｂは理想的なジャンクション・バリア・ショットキ・ダイオードであり、ｃは現実のショットキ・ダイオードであり、ｄは理想的なショットキ・ダイオードである。冷却と封止を考慮すると、しばしば、７０−１００Ａ／ｃｍ２の電流密度が最大であり、これは、例えば１０００Ｖ以上の高い電圧を遮断する必要が無い場合であっても、少なくとも１５００Ｖを遮断するように設計されたダイオードを使用しなければならないことを意味する。しかしながら、ダイオードのグリッド部のオン状態抵抗を変更することにより、より低い遮断電圧能力のために、上記クロスオーバー点を実質的に低くすることが可能であることが見出され、上記抵抗は、上記ダイオードの全てのオン状態抵抗のうちの大部分を構成する。これを行うにはいくつかの方法があり、最も重要なものが、以下に詳細に論じられる。
In the current density shown in FIG. 3, the crossover point, that is, the point at which the temperature coefficient changes from negative to positive, is installed in different diodes designed to cut off different voltages in the cut-off state. Line a is a real junction barrier Schottky diode, b is an ideal junction barrier Schottky diode, c is a real Schottky diode, and d is an ideal Schottky diode. is there. Considering cooling and sealing, the current density of 70-100 A /
図４は、電流を共有するように他の同様のダイオードと並列に接続されたダイオードの使用を示している。このタイプのダイオードの使用は、いずれかのダイオードの電流の逃げを避けるように、電流がダイオード１２の間で均等に分配されることを確実にするために、正温度係数が必要である。
FIG. 4 illustrates the use of a diode connected in parallel with other similar diodes to share current. The use of this type of diode requires a positive temperature coefficient to ensure that the current is evenly distributed between the
図５は、ジャンクション・バリア・ショットキ・ダイオードの温度依存性を制御するための方法がどのように実行されるかを説明しており、後に上述のステップ２）においてグリッド部の一部となるドリフト層領域７の不純物濃度を調節することによって、そのようなダイオードを作製する。したがって、ダイオードの半導体材料がＳｉＣである場合、上記ドリフト層２は、１０１６ｃｍ−３の濃度で不純物が導入されながら、グリッド部が開始するところ（線１１参照）の厚さに達するまでエピタキシャル成長される。上記不純物濃度は、ここに達するときには５×１０１５ｃｍ−３にまで減少され、これは、ドリフト層の全体を同じ不純物濃度にした場合について、上記グリッド部のオン状態抵抗を増加させる。しかしながら、これは、有利に１０１４ｃｍ−３程度に低くてもよい。これは、温度係数が負から正に変わる点であるクロスオーバー点が、より低い電流密度に移動し、この効果は、上記ダイオードが低い遮断電圧のために作製されている場合には特に大きく、上記グリッド部のオン状態抵抗は、上記ダイオードの全てのオン状態抵抗のうちの主要部分を構成する。これは、ＳｉＣに対して、実際に、動作電流密度が６００−１７００Ｖのダイオードを、類似のショットキ・ダイオードと比較して、より自由に設計できることを意味する。
FIG. 5 illustrates how the method for controlling the temperature dependence of the junction barrier Schottky diode is implemented, and the drift that later becomes part of the grid section in step 2) above. Such a diode is fabricated by adjusting the impurity concentration of the
図６は、製造時において、ジャンクション・バリア・ショットキ・ダイオードの温度依存性を制御する他の可能性を概略的に説明する図であり、このダイオードは、ステップ２）においてエミッタ層領域がより大きい横方向距離をおいて形成される点が、図５によるものと異なる。したがって、ダイオードの全ての横断面積に関するグリッド部のドリフト層領域７の横断面積の関係が増大され、その結果、このダイオードのグリッド部の抵抗の減少が生じる。より厳密には、図５における関係は１／２である一方、図６による実施形態では２／３にまで増大され、その結果、所定の遮断能力を有するダイオードに、電流密度の増大が生じて、ここで、温度係数が負から正に変化する。
FIG. 6 is a diagram schematically illustrating another possibility of controlling the temperature dependence of a junction barrier Schottky diode during manufacture, which has a larger emitter layer region in step 2). It differs from that of FIG. 5 in that it is formed at a lateral distance. Therefore, the relationship of the cross-sectional area of the
図７Ａ−７Ｄは、本発明によるジャンクション・バリア・ショットキ・ダイオードのグリッド部を設計する際の多数の異なる選択可能なもののうちのいくつかを、概略的に説明している。図７Ａは、ｐ型エミッタ層領域が矩形の横断面を有して、ｎ型ドリフト層領域７で囲まれている様子を示している。
7A-7D schematically illustrate some of the many different choices in designing the grid portion of the junction barrier Schottky diode according to the present invention. FIG. 7A shows that the p-type emitter layer region has a rectangular cross section and is surrounded by the n-type
図７Ｂによる実施形態では、エミッタ層領域は、代わりに、横方向バー４で形成されている。
In the embodiment according to FIG. 7B, the emitter layer region is instead formed by a
図７Ｃは、グリッド部が、代わりに、ｎ型とｐ型で交互にドープされた環状部によって形成された様子を示している。 FIG. 7C shows that the grid portion is instead formed by an annular portion that is alternately doped with n-type and p-type.
最後に、図７Ｄでは、図７Ａによる実施形態のドーピングタイプを逆にすることができることを示しており、したがって、矩形の部分はｎ型にドープされており、周辺の部分はｐ型にドープされている。したがって、矩形の断面を有する部分は、ここではエミッタ領域であることが可能であり、したがって、このショットキ・ダイオードはｐ型にドープされたドリフト層を有する。 Finally, FIG. 7D shows that the doping type of the embodiment according to FIG. 7A can be reversed, so that the rectangular part is doped n-type and the peripheral part is doped p-type. ing. Thus, the part having a rectangular cross section can here be the emitter region, and the Schottky diode therefore has a drift layer doped p-type.
本発明は、当然に、上述の好ましい実施形態に限定されるものでは無いが、従属項に定義されるように、本発明の基本的思想から離れることなくそれらに変更がなされる多くの可能性は、当業者にとって明らかである。 The present invention is of course not limited to the preferred embodiments described above, but it is possible to make changes to them without departing from the basic idea of the invention as defined in the dependent claims. Will be apparent to those skilled in the art.
請求項で言及される層の数は最小の数であり、ダイオードにさらなる層を配置することや、いずれかの層を、その中の異なる領域に選択的にドーピングを行うことにより、複数の層に分割することは、本発明が及ぶ範囲である。特に、ドリフト層は、不純物添加濃度が異なる複数のサブレイヤーによって構成されてもよく、例えば、ドリフト層の空乏を促進するために、エミッタ層領域に近い特に低い不純物添加濃度を有してもよい。また、例えば、基体とドリフト層との間に、高くドープされたバッファ層を配置することも可能である。このバッファ層は、上記ドリフト層と同じｎまたはｐの導電型を有する。 The number of layers referred to in the claims is a minimum number, and the plurality of layers can be obtained by placing additional layers in the diode or selectively doping one of the layers in different regions therein. It is within the scope of the present invention. In particular, the drift layer may be composed of a plurality of sub-layers having different impurity doping concentrations, for example, may have a particularly low impurity doping concentration close to the emitter layer region in order to promote depletion of the drift layer. . For example, a highly doped buffer layer can be disposed between the substrate and the drift layer. This buffer layer has the same n or p conductivity type as the drift layer.
上記エミッタ層領域は、ダイオードに逆バイアスがかけられたときのショットキ接合と接合障壁との間の鉛直距離を増大させるために、ドリフト層にエッチングされたトレンチの底に形成されてもよい。また、再成長技術を用いて、埋まる程に、エミッタ層領域にオーミック接合を形成することによって、そのような鉛直距離を得てもよい。 The emitter layer regions, in order to increase the vertical distance between the Schottky junction and the junction barrier when a reverse biased diode may be formed on the bottom of the trenches etched into the drift layer. Further, by using regrowth techniques, enough to fill, by forming an ohmic junction with the emitter layer regions, may be obtained such vertical distance.
１ 基体層
２ ドリフト層
４ エミッタ層領域
５ 金属層
７ ドリフト層領域
９ 金属層
１１ グリッド部が開始する位置
1
Claims (21)
前記ダイオードを製造するときに、次のステップ、すなわち、
１） 前記材料からなる次の半導体層、すなわち、ｎまたはｐの第１の導電型によって高くドープされた基体層（１）と、前記第１の導電型によって低くドープされたドリフト層（２）とを、各々の表面で、エピタキシャル成長するステップと、
２） ダイオードのグリッド部を形成するために、前記基体層から垂直方向に距離をおいた位置に、前記ドリフト層にドープされたエミッタ層領域（４）を形成するように、第１の導電型と逆であるｎまたはｐの第２の導電型のドーパントを、前記ドリフト層において横方向に間隔をおいた領域に導入し、前記グリッド部は、前記ドープされたエミッタ層領域（４）およびそこに隣接したドリフト層領域（７）を含んでいると共に、前記ドリフト層（２）まで延在しているステップと、
３） ドリフト層の表面に、金属層（５）を接触させて前記ドリフト層領域（７）にショットキ接合を形成すると共に、エミッタ層領域（４）の少なくとも一つの表面に、金属層（５）を接触させてそこに接合を形成するステップと
が実行され、
前記グリッド部（４，７）のオン状態抵抗が、ダイオードの全オン状態抵抗の少なくとも８０％を担うように、前記ダイオードの前記グリッド部（４，７）の寸法および不純物添加濃度が選択され、
ステップ１）において、前記グリッド部の前記エミッタ層領域（４）を分離している前記ドリフト層領域（７）の不純物添加濃度を、前記ドリフト層（２）の他の部分よりも低くなるように調整して、前記ダイオードの前記グリッド部の抵抗を前記ドリフト層の他の部分と同じ不純物添加濃度とした場合よりも増大させる
ことを特徴とするＳｉＣのジャンクション・バリア・ショットキ・ダイオードの温度依存性を制御する方法。 A method of controlling the temperature dependence of a SiC junction barrier Schottky diode,
When manufacturing the diode, the following steps:
1) Subsequent semiconductor layers of the above materials, namely a substrate layer (1) highly doped with n or p first conductivity type and a drift layer (2) lightly doped with said first conductivity type And epitaxially growing on each surface;
2) The first conductivity type is formed so as to form an emitter layer region (4) doped in the drift layer at a position vertically spaced from the base layer to form a grid portion of the diode. A dopant of n or p of the second conductivity type, which is the opposite of the first, is introduced into a laterally spaced region in the drift layer, the grid portion comprising the doped emitter layer region (4) and A drift layer region (7) adjacent to and extending to the drift layer (2);
3) A metal layer (5) is brought into contact with the surface of the drift layer to form a Schottky junction in the drift layer region (7), and a metal layer (5) is formed on at least one surface of the emitter layer region (4). And a step of forming a bond therewith is performed,
The size and impurity concentration of the grid portion (4, 7) of the diode are selected such that the on-state resistance of the grid portion (4, 7) bears at least 80% of the total on-state resistance of the diode ;
In step 1), the impurity concentration of the drift layer region (7) separating the emitter layer region (4) of the grid portion is made lower than the other portions of the drift layer (2). The SiC junction barrier Schottky diode is adjusted to increase the resistance of the grid portion of the diode as compared with the case where the impurity concentration is the same as that of the other portions of the drift layer. To control the temperature dependence of
１７００［Ｖ］以下の電圧阻止能力を有するダイオードが製造されることを特徴とする方法。 The method of claim 1, wherein
A method of manufacturing a diode having a voltage blocking capability of 1700 [V] or less.
６００−１７００［Ｖ］の電圧阻止能力を有するダイオードが製造されることを特徴とする方法。 The method of claim 1, wherein
A diode having a voltage blocking capability of 600-1700 [V] is manufactured.
６００−３５００［Ｖ］の電圧阻止能力を有するダイオードが製造されることを特徴とする方法。 The method of claim 1, wherein
A diode having a voltage blocking capability of 600-3500 [V] is manufactured.
６００［Ｖ］と１５００［Ｖ］との間の電圧阻止能力を有するダイオードが製造されることを特徴とする方法。 The method of claim 1, wherein
A method characterized in that a diode with a voltage blocking capability between 600 [V] and 1500 [V] is produced.
上記ステップ１）で、上記ダイオードの上記グリッド部（４，７）の抵抗は、後にステップ２）で上記グリッド部の一部となるドリフト層領域（７）の不純物添加濃度を調節することにより、調節されることを特徴とする方法。 The method according to any one of claims 1 to 5,
In step 1), the resistance of the grid portion (4, 7) of the diode is adjusted by adjusting the impurity addition concentration of the drift layer region (7) that will be a part of the grid portion in step 2) later. A method characterized by being adjusted.
ステップ２）では、上記ダイオードのトータル横断面に対する上記グリップ部の上記ドリフト層領域（７）の横断面の比は、上記グリッド部の抵抗を調整のために、２／３まで増大されていることを特徴とする方法。 The method according to any one of claims 1 to 6 , wherein
In step 2), the ratio of the cross section of the drift layer region (7) of the grip part to the total cross section of the diode is increased to 2/3 in order to adjust the resistance of the grid part. A method characterized by.
ステップ１）では、上記ドリフト層（２）の不純物添加濃度は、ドリフト層の抵抗の低減およびダイオードの所定の電圧阻止性能でのダイオードのオン状態損失を低減するためのグリッド部なしのダイオードで許容されている最大の不純物添加濃度よりも高いことを特徴とする方法。 The method according to any one of claims 1 to 7 ,
In step 1), the impurity concentration of the drift layer (2) is allowed for a diode without a grid to reduce the resistance of the drift layer and reduce the on-state loss of the diode at a given voltage blocking performance of the diode. A method characterized in that it is higher than the maximum impurity doping concentration that has been achieved.
ドナーによってドープされたドリフト層（２）を有するダイオードが製造されることを特徴とする方法。 A method according to any one of claims 1 to 8 ,
A method in which a diode having a drift layer (2) doped with a donor is produced.
上記ドリフト層の不純物添加濃度が、１０１７ｃｍ−３以上であることを特徴とする方法。 The method according to claim 8 or 9 , wherein
The method wherein the impurity concentration of the drift layer is 10 17 cm −3 or more.
ｐ型エミッタ層領域（４）が、１０１７−１０２０ｃｍ−３の不純物添加濃度を与えられていることを特徴とする方法。 The method according to claim 9 or 10 , wherein
A method characterized in that the p-type emitter layer region (4) is given an impurity doping concentration of 10 17 −10 20 cm −3 .
また、前記基体層上に上記材料のエピタキシャルドリフト層（２）を備え、前記エピタキシャルドリフト層（２）は、上記第１導電型を有し、
また、前記エピタキシャルドリフト層の表面にグリッド部（４，７）を備え、前記グリッド部（４，７）は、前記基体（１）から垂直方向に間隔をおいて前記第１導電型とは反対の第２導電型ｎまたはｐのドーパントがドープされたエミッタ層領域（４）を含むと共に、前記ドープされたエミッタ層領域（４）に隣接すると共に、前記ドリフト層（２）まで延在するドリフト層領域（７）を含み、該ドリフト層領域（７）は前記エピタキシャルドリフト層（２）の他の部分よりも低い不純物添加濃度を有し、
また、前記ドリフト層（２）上に金属層（５）を備え、前記金属層（５）は、前記ドリフト層領域（７）にショットキ接合すると共に、前記エミッタ層領域（４）の少なくとも一つに接触しており、
前記ダイオードが１７００［Ｖ］以下の電圧阻止能力を有し、前記グリッド部（４、７）のオン状態抵抗が少なくとも全オン状態抵抗の８０％を担うように、前記ダイオードの前記グリッド部（４，７）の寸法および不純物添加濃度が選択される
ことを特徴とするジャンクション・バリア・ショットキ・ダイオード。 Comprising a substrate layer (1) made of SiC as a semiconductor material, the substrate layer (1) being highly doped with the first conductivity type n or p;
Further, an epitaxial drift layer (2) of the above material is provided on the base layer, and the epitaxial drift layer (2) has the first conductivity type,
In addition, a grid portion (4, 7) is provided on the surface of the epitaxial drift layer, and the grid portion (4, 7) is opposite to the first conductivity type at a distance from the base body (1) in the vertical direction. A drift that includes an emitter layer region (4) doped with a second conductivity type n or p dopant, adjacent to the doped emitter layer region (4) and extending to the drift layer (2) Including a layer region (7), the drift layer region (7) having a lower impurity concentration than other portions of the epitaxial drift layer (2);
In addition, a metal layer (5) is provided on the drift layer (2), and the metal layer (5) is in Schottky junction with the drift layer region (7) and at least one of the emitter layer region (4). In contact with
The grid portion (4) of the diode has a voltage blocking capability of 1700 [V] or less, and the on-state resistance of the grid portion (4, 7) bears at least 80% of the total on-state resistance. 7) The junction barrier Schottky diode is characterized in that the dimensions and impurity concentration are selected.
前記ダイオードは、６００Ｖ−１７００Ｖの電圧阻止能力を有していることを特徴とするジャンクション・バリア・ショットキ・ダイオード。 The junction barrier Schottky diode according to claim 15 ,
The diode has a voltage blocking capability of 600V-1700V, and is a junction barrier Schottky diode.
前記ドリフト層領域（７）は、前記ドリフト層（２）の不純物添加濃度よりも低い不純物添加濃度を有していることを特徴とするジャンクション・バリア・ショットキ・ダイオード。 The junction barrier Schottky diode according to claim 15 or 16 ,
The junction barrier Schottky diode, wherein the drift layer region (7) has an impurity concentration lower than that of the drift layer (2).
前記ドリフト層領域（７）は、１０１６ｃｍ−３より低い不純物添加濃度を有していることを特徴とするジャンクション・バリア・ショットキ・ダイオード。 The junction barrier Schottky diode according to claim 17 ,
The junction barrier Schottky diode is characterized in that the drift layer region (7) has an impurity concentration lower than 10 16 cm -3 .
前記ドリフト層領域（７）は、１０１４ｃｍ−３−５・１０１５ｃｍ−３の不純物添加濃度を有していることを特徴とするジャンクション・バリア・ショットキ・ダイオード。 The junction barrier Schottky diode according to claim 17 ,
The junction barrier Schottky diode is characterized in that the drift layer region (7) has an impurity concentration of 10 14 cm −3 -5 · 10 15 cm −3 .
前記ドリフト層領域（７）は、５・１０１４ｃｍ−３−１０１５ｃｍ−３の不純物添加濃度を有していることを特徴とするジャンクション・バリア・ショットキ・ダイオード。 The junction barrier Schottky diode according to claim 17 ,
The drift layer region (7) is a junction barrier Schottky diode, characterized in that it has a doping concentration of 5 · 10 14 cm -3 -10 15 cm -3.
前記ダイオードのトータル横断面積に対する前記ドリフト層領域（７）の横断面積の関係は、前記グリッド部（４，７）のオン状態抵抗が、前記オン状態抵抗の少なくともかなりの部分を構成するように備えられることを特徴とするジャンクション・バリア・ショットキ・ダイオード。 The junction barrier Schottky diode according to claim 15 ,
The relationship of the cross-sectional area of the drift layer region (7) to the total cross-sectional area of the diode is such that the on-state resistance of the grid portion (4, 7) constitutes at least a substantial portion of the on-state resistance. Junction, barrier, and Schottky diodes.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE0101848A SE0101848D0 (en) | 2001-05-25 | 2001-05-25 | A method regarding a junction barrier Schottky diode, such a diode and its use |
| SE0101848-0 | 2001-05-25 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003502878A Division JP2004528728A (en) | 2001-05-25 | 2002-05-24 | Method related to junction barrier Schottky diode, diode and method of using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010050468A JP2010050468A (en) | 2010-03-04 |
| JP5554042B2 true JP5554042B2 (en) | 2014-07-23 |
Family
ID=20284243
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003502878A Pending JP2004528728A (en) | 2001-05-25 | 2002-05-24 | Method related to junction barrier Schottky diode, diode and method of using the same |
| JP2009230498A Expired - Lifetime JP5554042B2 (en) | 2001-05-25 | 2009-10-02 | Junction barrier Schottky diode method, diode and method of use |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003502878A Pending JP2004528728A (en) | 2001-05-25 | 2002-05-24 | Method related to junction barrier Schottky diode, diode and method of using the same |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP1390973A1 (en) |
| JP (2) | JP2004528728A (en) |
| SE (1) | SE0101848D0 (en) |
| WO (1) | WO2002099869A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10629687B2 (en) | 2018-03-02 | 2020-04-21 | Kabushiki Kaisha Toshiba | Silicon carbide semiconductor device |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE0101848D0 (en) * | 2001-05-25 | 2001-05-25 | Abb Research Ltd | A method regarding a junction barrier Schottky diode, such a diode and its use |
| DE10235198B4 (en) * | 2001-08-02 | 2011-08-11 | Fuji Electric Systems Co., Ltd. | Power semiconductor rectifier with annular trenches |
| JP2006352006A (en) * | 2005-06-20 | 2006-12-28 | Sumitomo Electric Ind Ltd | Rectifier element and manufacturing method thereof |
| DE102005046707B3 (en) * | 2005-09-29 | 2007-05-03 | Siced Electronics Development Gmbh & Co. Kg | SiC-PN power diode |
| WO2007133123A1 (en) * | 2006-05-12 | 2007-11-22 | Cree Sweden Ab | A semiconductor device |
| JP4939839B2 (en) * | 2006-05-30 | 2012-05-30 | 株式会社東芝 | Semiconductor rectifier |
| US7728403B2 (en) * | 2006-05-31 | 2010-06-01 | Cree Sweden Ab | Semiconductor device |
| CN101431020B (en) * | 2007-11-09 | 2010-09-08 | 上海华虹Nec电子有限公司 | Production method of T type polysilicon gate electrode |
| EP2154726A3 (en) * | 2008-08-14 | 2010-05-26 | Acreo AB | A method for producing a JBS diode |
| DE102011003961B4 (en) | 2011-02-11 | 2023-07-27 | Robert Bosch Gmbh | Trench Schottky diode |
| JP5881322B2 (en) * | 2011-04-06 | 2016-03-09 | ローム株式会社 | Semiconductor device |
| JP2011142355A (en) * | 2011-04-21 | 2011-07-21 | Sumitomo Electric Ind Ltd | Rectifying element |
| JP5999678B2 (en) * | 2011-12-28 | 2016-09-28 | ローム株式会社 | Semiconductor device and manufacturing method of semiconductor device |
| JP6203074B2 (en) | 2014-02-17 | 2017-09-27 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
| JP2017045901A (en) * | 2015-08-27 | 2017-03-02 | トヨタ自動車株式会社 | Reflux diode and on-vehicle power supply device |
| JP6767705B2 (en) | 2016-04-28 | 2020-10-14 | パナソニックＩｐマネジメント株式会社 | Semiconductor element |
| CN109148605B (en) * | 2017-06-19 | 2022-02-18 | 比亚迪半导体股份有限公司 | Fast recovery diode, preparation method and electronic equipment |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02137368A (en) * | 1988-11-18 | 1990-05-25 | Toshiba Corp | Semiconductor rectifier |
| JP2667477B2 (en) * | 1988-12-02 | 1997-10-27 | 株式会社東芝 | Schottky barrier diode |
| JPH0750791B2 (en) * | 1989-09-20 | 1995-05-31 | 株式会社日立製作所 | Semiconductor rectifier diode, power supply device using the same, and electronic computer |
| JP3468571B2 (en) * | 1994-03-17 | 2003-11-17 | 株式会社リコー | Semiconductor device |
| US5612567A (en) * | 1996-05-13 | 1997-03-18 | North Carolina State University | Schottky barrier rectifiers and methods of forming same |
| SE9700141D0 (en) * | 1997-01-20 | 1997-01-20 | Abb Research Ltd | A schottky diode of SiC and a method of production thereof |
| JP3467381B2 (en) * | 1997-05-22 | 2003-11-17 | 株式会社日立製作所 | Silicon carbide diode |
| DE19756873A1 (en) * | 1997-12-19 | 1999-07-01 | Siemens Ag | Electrical circuit arrangement for transforming magnetic field energy into electrical field energy |
| JP4088852B2 (en) * | 1998-09-21 | 2008-05-21 | 関西電力株式会社 | SiC Schottky diode |
| SE0101848D0 (en) * | 2001-05-25 | 2001-05-25 | Abb Research Ltd | A method regarding a junction barrier Schottky diode, such a diode and its use |
-
2001
- 2001-05-25 SE SE0101848A patent/SE0101848D0/en unknown
-
2002
- 2002-05-24 WO PCT/SE2002/000994 patent/WO2002099869A1/en active Application Filing
- 2002-05-24 EP EP02736346A patent/EP1390973A1/en not_active Ceased
- 2002-05-24 JP JP2003502878A patent/JP2004528728A/en active Pending
-
2009
- 2009-10-02 JP JP2009230498A patent/JP5554042B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10629687B2 (en) | 2018-03-02 | 2020-04-21 | Kabushiki Kaisha Toshiba | Silicon carbide semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002099869A1 (en) | 2002-12-12 |
| JP2004528728A (en) | 2004-09-16 |
| SE0101848D0 (en) | 2001-05-25 |
| JP2010050468A (en) | 2010-03-04 |
| EP1390973A1 (en) | 2004-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5554042B2 (en) | Junction barrier Schottky diode method, diode and method of use | |
| US6524900B2 (en) | Method concerning a junction barrier Schottky diode, such a diode and use thereof | |
| KR100937276B1 (en) | Semiconductor device and manufacturing method thereof | |
| CN101467262B (en) | Junction barrier schottky rectifiers and methods of making thereof | |
| US8653534B2 (en) | Junction Barrier Schottky diodes with current surge capability | |
| US20090179297A1 (en) | Junction barrier schottky diode with highly-doped channel region and methods | |
| US6674152B2 (en) | Bipolar diode | |
| US9972677B2 (en) | Methods of forming power semiconductor devices having superjunction structures with pillars having implanted sidewalls | |
| JP2004528728A5 (en) | ||
| JP2009502040A (en) | Semiconductor device and manufacturing method thereof | |
| EP3682479A1 (en) | Feeder design with high current capability | |
| US5674765A (en) | Method for producing a semiconductor device by the use of an implanting step | |
| EP0890187B1 (en) | A method for producing a semiconductor device by the use of an implanting step |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110119 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121003 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121009 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121105 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121108 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121203 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140106 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140502 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140528 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5554042 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |