JP5436819B2 - High-frequency semiconductor element, epitaxial substrate for forming high-frequency semiconductor element, and method for producing epitaxial substrate for forming high-frequency semiconductor element - Google Patents
High-frequency semiconductor element, epitaxial substrate for forming high-frequency semiconductor element, and method for producing epitaxial substrate for forming high-frequency semiconductor element Download PDFInfo
- Publication number
- JP5436819B2 JP5436819B2 JP2008214233A JP2008214233A JP5436819B2 JP 5436819 B2 JP5436819 B2 JP 5436819B2 JP 2008214233 A JP2008214233 A JP 2008214233A JP 2008214233 A JP2008214233 A JP 2008214233A JP 5436819 B2 JP5436819 B2 JP 5436819B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating
- forming
- sic
- epitaxial substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は、III族窒化物半導体により構成される高周波用半導体素子形成用のエピタキシャル基板、および該基板を用いて作製される高周波用半導体素子に関する。 The present invention relates to an epitaxial substrate for forming a high-frequency semiconductor element composed of a group III nitride semiconductor, and a high-frequency semiconductor element manufactured using the substrate.
窒化物半導体は、高い絶縁破壊電界、高い飽和電子速度を有することから次世代の高周波/ハイパワーデバイス用半導体材料として注目されている。特に、AlGaNとGaNからなる層を積層することにより形成した多層構造体には、窒化物材料特有の大きな分極効果(自発分極効果とピエゾ分極効果)により積層界面(ヘテロ界面)に高濃度の二次元電子ガス(2DEG)が生成するという特徴があることから、係る多層構造体を基板として利用した高電子移動度トランジスタ(HEMT)の開発が活発に行われている(例えば、非特許文献1参照)。 Nitride semiconductors are attracting attention as semiconductor materials for next-generation high-frequency / high-power devices because they have a high breakdown electric field and a high saturation electron velocity. In particular, a multilayer structure formed by stacking layers made of AlGaN and GaN has a high concentration of two at the stack interface (heterointerface) due to the large polarization effect (spontaneous polarization effect and piezoelectric polarization effect) unique to nitride materials. Since there is a feature that a two-dimensional electron gas (2DEG) is generated, a high electron mobility transistor (HEMT) using such a multilayer structure as a substrate has been actively developed (for example, see Non-Patent Document 1). ).
携帯電話基地局などのように、大電力・高周波(100W以上、2GHz以上)という条件の下で動作させるHEMTの場合、発熱によるデバイスの温度上昇を抑制するため、極力熱抵抗の低い材料を用いて作製することが望まれる。一方、高周波動作を行わせるHEMTの場合は、寄生容量を極力抑制する必要があることから、絶縁性の高い材料を用いて作製すること望まれる。窒化物半導体を用いてこれらの要件をみたすデバイスを作製する場合、良好な窒化物膜を成長できることもあり、1×108Ωcm以上という高い比抵抗を有する、いわゆる絶縁性SiC基板が下地基板として用いられる。 In the case of a HEMT that operates under conditions of high power and high frequency (100 W or higher, 2 GHz or higher) such as a mobile phone base station, a material with as low a thermal resistance as possible is used to suppress the temperature rise of the device due to heat generation. It is desirable to produce it. On the other hand, in the case of a HEMT that performs high-frequency operation, it is necessary to suppress parasitic capacitance as much as possible. Therefore, it is desired to manufacture the HEMT using a highly insulating material. When manufacturing a device that meets these requirements using a nitride semiconductor, a good nitride film can be grown, and a so-called insulating SiC substrate having a high specific resistance of 1 × 10 8 Ωcm or more is used as a base substrate. Used.
一方、導電性SiC基板に、HVPE法(ハイドライド気相成長法)やMOCVD法などにて絶縁性のAlN膜を堆積し、これを下地基板として用いることも提案されている(例えば、非特許文献2および特許文献1参照)。 On the other hand, it has also been proposed to deposit an insulating AlN film on a conductive SiC substrate by HVPE (hydride vapor phase epitaxy), MOCVD, or the like, and use this as a base substrate (for example, non-patent literature). 2 and Patent Document 1).
半絶縁性SiC基板は、基板自体が高価であるという問題がある。他方、比較的安価な導電性SiC基板を用いた場合、基板の寄生容量が大きくなるため高周波動作に支障をきたすという問題がある。 The semi-insulating SiC substrate has a problem that the substrate itself is expensive. On the other hand, when a relatively inexpensive conductive SiC substrate is used, there is a problem that high frequency operation is hindered because the parasitic capacitance of the substrate increases.
また、非特許文献2に開示されている手法では、下地基板を得るにあたってAlN膜を10μmという大きな厚みで形成する必要があるために、結晶成長手法としてHVPE法が採用されている。しかしながらHVPE法を採用した場合、AlN膜の結晶品質(転位密度など)を基板全面で均一に制御することが困難であるため、下地基板の表面における結晶品質に不均一が生じやすい。このような結晶品質に不均一のある下地基板の上にIII族窒化物膜を形成してHEMTを作製した場合に、係る窒化物膜においても面内で結晶品質にばらつきが生じ、ひいては面内で特性バラツキが生じてしまうことになる。
Further, in the method disclosed in
本発明は、上記課題に鑑みてなされたものであり、コストメリットがあり、かつ、特性の優れた高周波動作用の半導体素子を実現できるエピタキシャル基板を提供することを目的とする。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide an epitaxial substrate capable of realizing a semiconductor element for high-frequency operation having cost merit and excellent characteristics.
上記課題を解決するため、請求項1の発明は、SiCからなる下地基板と、前記下地基板の上にエピタキシャル形成された、AlNからなるバッファ層と、前記バッファ層の上にエピタキシャル形成された、GaNからなるチャネル層と、前記チャネル層の上にエピタキシャル形成された、AlxInyGazN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)からなる障壁層と、前記障壁層の上に形成されたゲート電極、ソース電極、およびドレイン電極と、を備え、前記下地基板が、導電性を有するSiCからなる基材の上に、SiCからなり、比抵抗が1×106Ωcm以上の絶縁性を有する絶縁層を9μm〜12μmの厚みに形成したものである、ことを特徴とする。 In order to solve the above problems, the invention of claim 1 is characterized in that a base substrate made of SiC, a buffer layer made of AlN epitaxially formed on the base substrate, and epitaxially formed on the buffer layer, A channel layer made of GaN, and Al x In y Ga z N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z = 1) formed epitaxially on the channel layer. A barrier layer; and a gate electrode, a source electrode, and a drain electrode formed on the barrier layer, wherein the base substrate is made of SiC on a base material made of conductive SiC, An insulating layer having an insulating property with a resistance of 1 × 10 6 Ωcm or more is formed to a thickness of 9 μm to 12 μm .
請求項2の発明は、請求項1に記載の高周波用半導体素子であって、前記絶縁層が熱CVD法によって形成されたものであり、かつ、絶縁化元素としてのバナジウムを1×10 17 /cm 3 〜3×10 17 /cm 3 の濃度で含有することにより絶縁性を有する、ことを特徴とする。 A second aspect of the present invention is the high-frequency semiconductor device according to the first aspect, wherein the insulating layer is formed by a thermal CVD method, and vanadium as an insulating element is 1 × 10 17 / It is characterized by having an insulating property by containing at a concentration of cm 3 to 3 × 10 17 / cm 3 .
請求項3の発明は、SiCからなる下地基板と、前記下地基板の上にエピタキシャル形成された、AlNからなるバッファ層と、前記バッファ層の上にエピタキシャル形成された、GaNからなるチャネル層と、前記チャネル層の上にエピタキシャル形成された、AlxInyGazN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)からなる障壁層と、を備え、前記下地基板が、導電性を有するSiCからなる基材の上に、SiCからなり、比抵抗が1×106Ωcm以上の絶縁性を有する絶縁層を9μm〜12μmの厚みに形成したものである、ことを特徴とする。 The invention of claim 3 is a base substrate made of SiC, a buffer layer made of AlN epitaxially formed on the base substrate, a channel layer made of GaN epitaxially formed on the buffer layer, A barrier layer made of Al x In y Ga z N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z = 1) epitaxially formed on the channel layer, The base substrate is formed by forming an insulating layer made of SiC and having an insulating property of specific resistance of 1 × 10 6 Ωcm or more on a base material made of conductive SiC in a thickness of 9 μm to 12 μm. It is characterized by that.
請求項4の発明は、請求項3に記載のエピタキシャル基板であって、前記絶縁層が熱CVD法によって形成されたものであり、かつ、絶縁化元素としてのバナジウムを1×10 17 /cm 3 〜3×10 17 /cm 3 の濃度で含有することにより絶縁性を有する、ことを特徴とする。
The invention according to
請求項5の発明は、導電性を有するSiCからなる基材の上に、SiCからなり、比抵抗が1×106Ωcm以上の絶縁性を有する絶縁層を9μm〜12μmの厚みに形成する絶縁層形成工程と、前記絶縁層の上に、AlNからなるバッファ層をエピタキシャル形成するバッファ層形成工程と、前記バッファ層の上に、GaNからなるチャネル層をエピタキシャル形成するチャネル層形成工程と、前記チャネル層の上に、AlxInyGazN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)からなる障壁層をエピタキシャル形成する障壁層形成工程と、を備えることを特徴とする。
The invention according to
請求項6の発明は、請求項5に記載のエピタキシャル基板の作製方法であって、前記絶縁層形成工程が、絶縁化元素としてのバナジウムが1×10 17 /cm 3 〜3×10 17 /cm 3 の濃度で含まれるように前記絶縁層を熱CVD法によって気相エピタキシャル成長させる工程である、ことを特徴とする。
Invention of
請求項7の発明は、請求項6に記載のエピタキシャル基板の作製方法であって、前記絶縁層形成工程においては、原料ガスとして塩化バナジウムを用いることにより、前記絶縁化層にバナジウムを含有させる、ことを特徴とする。
The invention of claim 7 is a method of manufacturing an epitaxial substrate according to
請求項8の発明は、請求項6に記載のエピタキシャル基板の作製方法であって、前記絶縁層形成工程においては、原料ガスとして有機金属バナジウム化合物を用いることにより、前記絶縁化層にバナジウムを含有させる、ことを特徴とする。
The invention according to claim 8 is the method for producing an epitaxial substrate according to
請求項1ないし請求項8の発明によれば、絶縁性のSiC基板を用いて作製したものと同程度に寄生容量が抑制された半導体素子が実現される。これにより、価格の高い絶縁性のSiC基板を用いる場合よりも低コストにて、高周波動作に適した半導体素子を得ることができる。
According to the first to eighth aspects of the present invention, a semiconductor element in which parasitic capacitance is suppressed to the same extent as that manufactured using an insulating SiC substrate is realized. Thereby, a semiconductor element suitable for high-frequency operation can be obtained at a lower cost than in the case of using an expensive insulating SiC substrate.
図1は、本発明の実施の形態に係るエピタキシャル基板10を含んで構成される半導体素子の一態様としての、HEMT素子20の断面構造を模式的に示す図である。エピタキシャル基板10は、基材1の上に、絶縁層2と、それぞれがIII族窒化物半導体層であるバッファ層3とチャネル層4と障壁層5とをエピタキシャル形成してなる構成を有する。なお、以降において、基材1の上に絶縁層2を形成したものを、下地基板と称することがある。また、チャネル層4と障壁層5とを機能層と総称することがある。
FIG. 1 is a diagram schematically showing a cross-sectional structure of a
さらに、HEMT素子20においては、エピタキシャル基板10の上に(障壁層5の上に)ソース電極6とドレイン電極7とゲート電極8とが設けられてなる。なお、図1における各層の厚みの比率は、実際のものを反映したものではない。
Further, the
基材1としては、導電性のSiCの単結晶基板を用いる。例えば、n導電型を呈し、比抵抗が0.1Ωcmから1Ωcm程度の4H−SiC基板を用いるのが好適な一例である。基材1の厚みには特段の材質上の制限はないが、取り扱いの便宜上、数百μm〜数mmの厚みのものが好適である。 As the base material 1, a conductive SiC single crystal substrate is used. For example, it is preferable to use a 4H—SiC substrate that exhibits n conductivity type and has a specific resistance of about 0.1 Ωcm to 1 Ωcm. The thickness of the base material 1 is not particularly limited in terms of material, but for the convenience of handling, a thickness of several hundred μm to several mm is suitable.
絶縁層2は、数μm〜数十μm程度(例えば10μm程度)の厚みに形成された、絶縁性を有する層である。なお、本実施の形態において、絶縁性を有するとは、比抵抗が1×106Ωcm以上であることを意味する。係る絶縁層2は、SiCに所定の不純物元素を意図的に添加することにより、絶縁性が確保された層である。本実施の形態においては、この意図的に添加される不純物元素を、絶縁化元素と称することとする。詳細に言えば、この絶縁化元素の意図的な添加によって、禁制帯内にいわゆる深い準位が形成され、絶縁層2内に残留不純物などにより生成するキャリアが補償される。これにより、元来はワイドバンドギャップ半導体であるSiCが、半絶縁化される。絶縁化元素が高濃度で添加されるほど、SiC層における絶縁化の効果は高められるので、絶縁層2においては、少なくとも上述の比抵抗の要件をみたすだけの濃度の絶縁化元素が、添加されてなる。なお、仮に、絶縁化元素のドープを行わずに基材1の上にSiC層を形成した場合、該SiC層はn型の導電型を呈することになる。
The insulating
絶縁化元素としては、バナジウムを用いるのが好適な一例である。この場合、価電子帯からおよそ1.6eV程度の位置に深い準位が形成される。バナジウムのSiCに対する固溶限界は3×1017/cm3程度であるため、絶縁化元素としてバナジウムを用いる場合の濃度は係る固溶限界以下とする必要がある。従って、バナジウムのドーピング範囲としては、1×1017/cm3〜3×1017/cm3程度とするのが効果的である。 As an insulating element, vanadium is a preferred example. In this case, a deep level is formed at a position of about 1.6 eV from the valence band. Since the solid solution limit of vanadium with respect to SiC is about 3 × 10 17 / cm 3 , the concentration when vanadium is used as the insulating element needs to be equal to or less than the solid solution limit. Therefore, it is effective to set the doping range of vanadium to about 1 × 10 17 / cm 3 to 3 × 10 17 / cm 3 .
このような絶縁化元素を含有する絶縁層2は、熱CVD法を用いて形成されるのが好適な一例である。具体的には、SiCl4やCH4などの原料ガスや絶縁化元素の原料ガスを、N2、H2、ArやHeなどのキャリアガスともどもリアクタ内に供給可能に構成されてなる公知の熱CVD装置を用いて形成される。なお、絶縁化元素としてバナジウムを採用する場合は、塩化バナジウムやTDMAV(テトラキスジメチルアミノバナジウム、V[N(CH3)2]4)などの有機金属バナジウム化合物などが、原料ガスとして用いられる。リアクタ内に基材1を保持し、あらかじめ定められた絶縁層形成温度に該基材1を加熱した状態で、原料ガスをキャリアガスともども所定の供給比で供給することで、絶縁層2が形成される。
An example of the
上述のように絶縁層2が形成された下地基板は、絶縁性のSiC基板と同等に取り扱うことができる。加えて、係る下地基板には、絶縁性のSiC基板よりも低コストで得られる、という利点もある。本実施の形態に係るエピタキシャル基板10およびHEMT素子20は、係る下地基板の上にバッファ層3以降の層を積層形成している点で特徴的であるといえる。
The base substrate on which the insulating
バッファ層3は、AlNにて、数百nm程度(例えば200nm程度)の厚みに形成される層である。バッファ層3は、その上に形成されるチャネル層4および障壁層5の結晶品質を良好なものとするために設けられる層である。
The buffer layer 3 is a layer formed of AlN to a thickness of about several hundred nm (for example, about 200 nm). The buffer layer 3 is a layer provided for improving the crystal quality of the
チャネル層4は、GaNにて、数μm程度(例えば2μm程度)の厚みに形成される層である。
The
障壁層5は、AlxInyGazN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)なる組成のIII族窒化物にて、数十nm以下(例えば25nm程度)の厚みに形成される層である。障壁層5は、例えば、Al0.2Ga0.8Nにて形成されるのが好適な一例である。
The
バッファ層3と、チャネル層4と、障壁層5とはいずれも、MOCVD法(有機金属化学的気相成長法)を用いてエピタキシャル形成される。具体的には、In、Al、Gaについての有機金属(MO)原料ガス(TMI、TMA、TMG)と、アンモニアガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなる公知のMOCVD炉を用いたエピタキシャル成長が行われる。すなわち、該リアクタ内に設けられたサセプタの上に下地基板を載置し、あらかじめ定められたバッファ層形成温度に該下地基板を加熱した状態で、TMAとアンモニアガスとをそれぞれキャリアガスともども所定の供給比で供給することで、バッファ層3が形成される。チャネル層4についても、あらかじめ定められたチャネル層形成温度に該下地基板を加熱した状態で、TMGとアンモニアガスとをそれぞれキャリアガスともども所定の供給比で供給することで、形成される。さらに、障壁層5については、チャネル層4の形成後、形成しようとする障壁層5の組成等に応じて形成温度を設定し、当該組成に応じたガスを供給することによって、形成することが出来る。
The buffer layer 3, the
このようにして得られるチャネル層4の転位密度は、1×108/cm2以下であり、障壁層5の表面平坦性は0.5nm以下である。すなわち、MOCVD法を用いることで、良好な結晶品質を有する機能層の形成が実現される。
The dislocation density of the
なお、本実施の形態においては、SiCにて絶縁層2を形成した下地基板の上に、III族窒化物からなるバッファ層3さらには機能層を形成するようにしている。これは、III族窒化物に対して良好な格子整合性を示すSiC結晶の上にIII族窒化物結晶を形成している点において、SiC基板の上に直接にバッファ層3さらには機能層を形成する場合と同じである。このことも、III族窒化物からなる機能層が、良好な結晶品質にて作製されてなる理由の一つである。
In the present embodiment, the buffer layer 3 made of group III nitride and the functional layer are formed on the base substrate on which the insulating
ソース電極6とドレイン電極7とは、それぞれに十数nm〜百数十nm程度の厚みを有するTi/Al/Ni/Auからなる多層金属電極である。ソース電極6およびドレイン電極7は、障壁層5との間にオーミック性接触を有してなる。ソース電極6およびドレイン電極7は、真空蒸着法とフォトリソグラフィプロセスとにより形成されるのが好適な一例である。なお、両電極のオーミック接触性を向上させるために、電極形成後、650℃〜1000℃の間の所定温度(例えば850℃)の窒素ガス雰囲気中において数十秒間(例えば30秒間)の熱処理を施すのが好ましい。
The
ゲート電極8は、それぞれに十数nm〜百数十nm程度の厚みを有するPd/Auからなる多層金属電極である。ゲート電極8は、障壁層5との間にショットキー性接触を有してなる。ゲート電極8は、真空蒸着法とフォトリソグラフィプロセスとにより形成されるのが好適な一例である。
The gate electrode 8 is a multi-layered metal electrode made of Pd / Au having a thickness of about 10 to 100 nm. The gate electrode 8 has a Schottky contact with the
このような構成を有するHEMT素子20においては、チャネル層4と障壁層5の界面がヘテロ接合界面となるので、自発分極効果とピエゾ分極効果により、当該界面に(より詳細には、チャネル層4の当該界面近傍に)二次元電子ガスが高濃度に存在する二次元電子ガス領域が形成される。
In the
係るHEMT素子20においては、ゲート・ソース電極間の寄生容量が、導電性SiC基板を下地基板に用いて同様に作製したHEMT素子の約1/500程度となり、絶縁性SiC基板を下地基板に用いて作製したHEMT素子と同程度の値となる。すなわち、HEMT素子20は、高周波動作に適したものとなっている。
In the
以上、説明したように、本実施の形態によれば、導電性SiC基板の上に絶縁性のSiC層を形成したうえで機能層を形成してなるエピタキシャル基板を用いて、半導体素子を形成するようにすることで、絶縁性のSiC基板を用いて作製したものと同程度に寄生容量が抑制された半導体素子が実現される。これにより、価格の高い絶縁性のSiC基板を用いる場合よりも低コストにて、高周波動作に適した半導体素子を得ることができる。 As described above, according to the present embodiment, a semiconductor element is formed using an epitaxial substrate formed by forming an insulating SiC layer on a conductive SiC substrate and then forming a functional layer. By doing so, a semiconductor element in which parasitic capacitance is suppressed to the same extent as that manufactured using an insulating SiC substrate is realized. Thereby, a semiconductor element suitable for high-frequency operation can be obtained at a lower cost than in the case of using an expensive insulating SiC substrate.
なお、絶縁層の具体的構成態様は、上述した絶縁化元素のドープに限られない。同様の絶縁性を確保できるのであれば、他の態様にて絶縁層が形成されてもよい。 In addition, the specific structure aspect of an insulating layer is not restricted to dope of the insulating element mentioned above. As long as the same insulating property can be ensured, the insulating layer may be formed in other modes.
(実施例1)
本実施例では、HEMT素子20を作製した。まず、基材1として、n型の導電性を呈する、2インチ径で(0001)面方位の4H−SiC基板を用意した。なお、係るSiC基板の比抵抗は、0.1Ωcmであった。
Example 1
In this example, the
係る基材1を熱CVD装置のリアクタ内に載置し、リアクタ圧力10kPaとし、1550℃にまで加熱したうえで、ケイ素原料ガスとしてのSiCl4ガスと、炭素原料ガスとしてのCH4ガスと、バナジウム原料ガスとしての塩化バナジウムガスとを、それぞれ所定の流量にてキャリアガスであるH2ともどもリアクタ内に導入することで、SiC層を形成した。なお、SiC層の目標膜厚は9μm〜12μmの範囲とした。また、塩化バナジウムガスは、SiC層内のバナジウム濃度が1×1017/cm3となるように、その流量を調整した。これにより、下地基板が得られた。 The substrate 1 is placed in a reactor of a thermal CVD apparatus, heated to 1550 ° C. with a reactor pressure of 10 kPa, SiCl 4 gas as a silicon source gas, CH 4 gas as a carbon source gas, An SiC layer was formed by introducing vanadium chloride gas as a vanadium source gas into the reactor together with H 2 as a carrier gas at a predetermined flow rate. The target film thickness of the SiC layer was in the range of 9 μm to 12 μm. The flow rate of the vanadium chloride gas was adjusted so that the vanadium concentration in the SiC layer was 1 × 10 17 / cm 3 . Thereby, a base substrate was obtained.
得られた下地基板について、比抵抗を測定したところ、場所によりばらつきがあったが、最も比抵抗が低い部位であっても1×106Ωcm以上であった。これにより、SiC層は絶縁性を有する層として形成されていることが確認された。 When the specific resistance of the obtained base substrate was measured, it varied depending on the location, but it was 1 × 10 6 Ωcm or more even at the lowest specific resistance portion. This confirmed that the SiC layer was formed as an insulating layer.
得られた下地基板を、MOCVD炉リアクタ内に設置し、真空ガス置換した後、リアクタ内圧力を30kPaとし、水素/窒素混合フロー状態の雰囲気を形成した。次いで、サセプタ加熱によって基板を昇温した。 The obtained base substrate was placed in a MOCVD reactor and replaced with a vacuum gas. Then, the reactor pressure was set to 30 kPa, and an atmosphere of a hydrogen / nitrogen mixed flow state was formed. Next, the substrate was heated by susceptor heating.
サセプタ温度が1050℃に達すると、Al原料ガスとアンモニアガスをリアクタ内に導入し、バッファ層3として厚さ200nmのAlN層を形成した。 When the susceptor temperature reached 1050 ° C., Al source gas and ammonia gas were introduced into the reactor, and an AlN layer having a thickness of 200 nm was formed as the buffer layer 3.
続いて、サセプタ温度を、チャネル層形成温度である1100℃に保ち、TMGガスとアンモニアガスとを所定の流量比でリアクタ内に導入し、チャネル層4としてのGaN層を2μmの厚みに形成した。
Subsequently, the susceptor temperature was maintained at 1100 ° C., which is the channel layer forming temperature, and TMG gas and ammonia gas were introduced into the reactor at a predetermined flow rate ratio to form a GaN layer as the
チャネル層4が得られると、サセプタ温度を、障壁層形成温度である1100℃に引き続き保ち、リアクタ圧力を10kPaとした。次いで有機金属原料ガスとアンモニアガスとを該目標組成に応じた流量比でリアクタ内に導入し、障壁層5としてのAl0.2Ga0.8N層を25nmの厚みを有するように形成した。なお、有機金属原料のバブリング用ガスおよびキャリアガスには、全て水素ガスを用いた。また、V/III比は5000とした。
When the
障壁層5が形成された後、サセプタ温度を室温付近まで降温し、リアクタ内を大気圧に復帰させた後、リアクタを大気開放して、作製されたエピタキシャル基板10を取り出した。
After the
次に、このエピタキシャル基板10を用いてHEMT素子20を作製した。なお、HEMT素子は、ゲート幅が1mm、ソース−ゲート間隔が0.5μm、ゲート−ドレイン間隔が7.5μm、ゲート長が1.5μmとなるように設計した。
Next, a
また、パッシベーション膜としてエピタキシャル基板10の上に厚さ100nmのSiN4膜を形成し、続いてフォトリソグラフィを用いてソース電極6、ドレイン電極7の形成予定箇所のSiO2膜をエッチング除去することで、SiO2パターン層を得た。
Further, a 100 nm thick SiN 4 film is formed on the epitaxial substrate 10 as a passivation film, and then the SiO 2 film at the locations where the
ソース電極6、ドレイン電極7は、真空蒸着法とフォトリソグラフィプロセスとを用い、それぞれの形成予定箇所にTi/Al/Ni/Au(それぞれの膜厚は25/75/15/100nm)からなる金属パターンを形成することにより得た。次いで、ソース電極6およびドレイン電極7のオーミック性を良好なものにするために、800℃の窒素ガス雰囲気中にて30秒間の熱処理を施した。
The
また、ゲート電極8は、真空蒸着法とフォトリソグラフィとを用いて、その形成予定箇所に、Pd/Au(それぞれの膜厚は30/100nm)からなるショットキー性金属パターンを形成することにより得た。 Further, the gate electrode 8 is obtained by forming a Schottky metal pattern made of Pd / Au (each film thickness is 30/100 nm) at a place where the gate electrode 8 is to be formed by using vacuum deposition and photolithography. It was.
以上のプロセスにより、HEMT素子20が得られた。
Through the above process, the
得られたHEMT素子20について、ゲート・ソース電極間容量を測定したところ、0.1pFであった。
With respect to the obtained
(実施例2)
SiC層の形成に際し、バナジウム原料ガスとして塩化バナジウムに代えてTDMAVを用いたほかは、実施例1と同様にHEMT素子20を作製した。
(Example 2)
A
得られたHEMT素子20について、ゲート・ソース電極間容量を測定したところ、0.1pFであった。
With respect to the obtained
(比較例1)
実施例1および実施例2で行ったSiC層の形成を行わず、基材1をそのまま下地基板とした他は、実施例1および実施例2と同様にHEMT素子を作製した。
(Comparative Example 1)
A HEMT device was produced in the same manner as in Examples 1 and 2, except that the SiC layer formed in Example 1 and Example 2 was not formed and the base material 1 was used as it was as the base substrate.
得られたHEMT素子20について、ゲート・ソース電極間容量を測定したところ、50pFであった。
With respect to the obtained
以上の結果から、実施例1および実施例2のように、絶縁層2を設けることが、HEMT素子の寄生容量を抑制するうえで効果的であることが確認された。
From the above results, it was confirmed that providing the insulating
(比較例2)
実施例1、実施例2および比較例1で用いた導電性SiC基板の代わりに、比抵抗が1×107Ωcmである2インチ径(0001)面方位の4H−SiC基板を用意した。実施例1および実施例2で行ったSiC層の形成を行わず、該SiC基板をそのまま下地基板とした他は、実施例1および実施例2と同様にHEMT素子を作製した。
(Comparative Example 2)
Instead of the conductive SiC substrate used in Example 1, Example 2, and Comparative Example 1, a 2 inch diameter (0001) plane orientation 4H—SiC substrate having a specific resistance of 1 × 10 7 Ωcm was prepared. A HEMT device was fabricated in the same manner as in Example 1 and Example 2, except that the SiC layer formed in Example 1 and Example 2 was not formed and the SiC substrate was used as it was as a base substrate.
得られたHEMT素子について、ゲート・ソース電極間容量を測定したところ、0.08pFであった。 With respect to the obtained HEMT device, the capacitance between the gate and the source electrode was measured and found to be 0.08 pF.
以上の結果は、実施例1および実施例2に係るエピタキシャル基板を用いることによっても、絶縁性のSiC基板を用いた場合と同程度に寄生容量が低減されることを意味している。 The above results mean that the parasitic capacitance can be reduced to the same extent as in the case of using the insulating SiC substrate by using the epitaxial substrates according to the first and second embodiments.
1 基材
2 絶縁層
3 バッファ層
4 チャネル層
5 障壁層
6 ソース電極
7 ドレイン電極
8 ゲート電極
10 エピタキシャル基板
20 HEMT素子
DESCRIPTION OF SYMBOLS 1
Claims (8)
前記下地基板の上にエピタキシャル形成された、AlNからなるバッファ層と、
前記バッファ層の上にエピタキシャル形成された、GaNからなるチャネル層と、
前記チャネル層の上にエピタキシャル形成された、AlxInyGazN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)からなる障壁層と、
前記障壁層の上に形成されたゲート電極、ソース電極、およびドレイン電極と、
を備え、
前記下地基板が、導電性を有するSiCからなる基材の上に、SiCからなり、比抵抗が1×106Ωcm以上の絶縁性を有する絶縁層を9μm〜12μmの厚みに形成したものである、
ことを特徴とする高周波用半導体素子。 A base substrate made of SiC;
A buffer layer made of AlN epitaxially formed on the base substrate;
A channel layer made of GaN epitaxially formed on the buffer layer;
A barrier layer made of Al x In y Ga z N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z = 1) epitaxially formed on the channel layer;
A gate electrode, a source electrode, and a drain electrode formed on the barrier layer;
With
The base substrate is formed by forming an insulating layer made of SiC and having an insulating property of specific resistance of 1 × 10 6 Ωcm or more on a base material made of conductive SiC in a thickness of 9 μm to 12 μm. ,
A high-frequency semiconductor device characterized by the above.
前記絶縁層が熱CVD法によって形成されたものであり、かつ、絶縁化元素としてのバナジウムを1×10 17 /cm 3 〜3×10 17 /cm 3 の濃度で含有することにより絶縁性を有する、
ことを特徴とする高周波用半導体素子。 The high-frequency semiconductor device according to claim 1,
The insulating layer is formed by a thermal CVD method and has insulating properties by containing vanadium as an insulating element at a concentration of 1 × 10 17 / cm 3 to 3 × 10 17 / cm 3. ,
A high-frequency semiconductor device characterized by the above.
前記下地基板の上にエピタキシャル形成された、AlNからなるバッファ層と、A buffer layer made of AlN epitaxially formed on the base substrate;
前記バッファ層の上にエピタキシャル形成された、GaNからなるチャネル層と、A channel layer made of GaN epitaxially formed on the buffer layer;
前記チャネル層の上にエピタキシャル形成された、AlAl formed epitaxially on the channel layer xx InIn yy GaGa zz N(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)からなる障壁層と、A barrier layer made of N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z = 1),
を備え、With
前記下地基板が、導電性を有するSiCからなる基材の上に、SiCからなり、比抵抗が1×10The base substrate is made of SiC on a base material made of conductive SiC, and has a specific resistance of 1 × 10 66 Ωcm以上の絶縁性を有する絶縁層を9μm〜12μmの厚みに形成したものである、An insulating layer having an insulating property of Ωcm or more is formed to a thickness of 9 μm to 12 μm.
ことを特徴とする高周波用半導体素子形成用のエピタキシャル基板。An epitaxial substrate for forming a semiconductor device for high frequency.
前記絶縁層が熱CVD法によって形成されたものであり、かつ、絶縁化元素としてのバナジウムを1×10 17 /cm 3 〜3×10 17 /cm 3 の濃度で含有することにより絶縁性を有する、
ことを特徴とする高周波用半導体素子形成用のエピタキシャル基板。 The epitaxial substrate according to claim 3 , wherein
The insulating layer is formed by a thermal CVD method and has insulating properties by containing vanadium as an insulating element at a concentration of 1 × 10 17 / cm 3 to 3 × 10 17 / cm 3. ,
An epitaxial substrate for forming a semiconductor device for high frequency.
前記絶縁層の上に、AlNからなるバッファ層をエピタキシャル形成するバッファ層形成工程と、
前記バッファ層の上に、GaNからなるチャネル層をエピタキシャル形成するチャネル層形成工程と、
前記チャネル層の上に、Al x In y Ga z N(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)からなる障壁層をエピタキシャル形成する障壁層形成工程と、
を備えることを特徴とする高周波用半導体素子形成用エピタキシャル基板の作製方法。 An insulating layer forming step of forming an insulating layer made of SiC and having a specific resistance of 1 × 10 6 Ωcm or more on a substrate made of SiC having conductivity to a thickness of 9 μm to 12 μm;
A buffer layer forming step of epitaxially forming a buffer layer made of AlN on the insulating layer;
A channel layer forming step of epitaxially forming a channel layer made of GaN on the buffer layer;
A barrier layer forming step of epitaxially forming a barrier layer made of Al x In y Ga z N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z = 1) on the channel layer; ,
A method for producing an epitaxial substrate for forming a semiconductor device for high frequency, comprising :
前記絶縁層形成工程が、絶縁化元素としてのバナジウムが1×10 17 /cm 3 〜3×10 17 /cm 3 の濃度で含まれるように前記絶縁層を熱CVD法によって気相エピタキシャル成長させる工程である、
ことを特徴とする高周波用半導体素子形成用のエピタキシャル基板の作製方法。 A method for producing an epitaxial substrate according to claim 5,
The insulating layer forming step is a step of vapor phase epitaxially growing the insulating layer by a thermal CVD method so that vanadium as an insulating element is contained at a concentration of 1 × 10 17 / cm 3 to 3 × 10 17 / cm 3. is there,
A method of manufacturing an epitaxial substrate for forming a high-frequency semiconductor element.
前記絶縁層形成工程においては、原料ガスとして塩化バナジウムを用いることにより、前記絶縁化層にバナジウムを含有させる、
ことを特徴とする高周波用半導体素子形成用エピタキシャル基板の作製方法。 A method for producing an epitaxial substrate according to claim 6,
In the insulating layer forming step, vanadium is included in the insulating layer by using vanadium chloride as a source gas.
A method for producing an epitaxial substrate for forming a high-frequency semiconductor element.
前記絶縁層形成工程においては、原料ガスとして有機金属バナジウム化合物を用いることにより、前記絶縁化層にバナジウムを含有させる、
ことを特徴とする高周波用半導体素子形成用エピタキシャル基板の作製方法。 A method for producing an epitaxial substrate according to claim 6 ,
In the insulating layer forming step, vanadium is included in the insulating layer by using an organometallic vanadium compound as a source gas.
A method for producing an epitaxial substrate for forming a high-frequency semiconductor element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008214233A JP5436819B2 (en) | 2008-08-04 | 2008-08-22 | High-frequency semiconductor element, epitaxial substrate for forming high-frequency semiconductor element, and method for producing epitaxial substrate for forming high-frequency semiconductor element |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008200831 | 2008-08-04 | ||
JP2008200831 | 2008-08-04 | ||
JP2008214233A JP5436819B2 (en) | 2008-08-04 | 2008-08-22 | High-frequency semiconductor element, epitaxial substrate for forming high-frequency semiconductor element, and method for producing epitaxial substrate for forming high-frequency semiconductor element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010062168A JP2010062168A (en) | 2010-03-18 |
JP5436819B2 true JP5436819B2 (en) | 2014-03-05 |
Family
ID=42188697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008214233A Active JP5436819B2 (en) | 2008-08-04 | 2008-08-22 | High-frequency semiconductor element, epitaxial substrate for forming high-frequency semiconductor element, and method for producing epitaxial substrate for forming high-frequency semiconductor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5436819B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3312870A1 (en) | 2013-06-06 | 2018-04-25 | NGK Insulators, Ltd. | Group 13 nitride composite substrate, semiconductor element, and production method for group 13 nitride composite substrate |
US9245944B2 (en) | 2013-07-02 | 2016-01-26 | Infineon Technologies Ag | Silicon carbide device and a method for manufacturing a silicon carbide device |
JP6898222B2 (en) * | 2017-12-27 | 2021-07-07 | エア・ウォーター株式会社 | Compound semiconductor substrate |
CN110739207A (en) * | 2019-10-25 | 2020-01-31 | 北京华进创威电子有限公司 | method and device for growing GaN epitaxial material on conductive SiC substrate |
CN116034485A (en) * | 2020-08-28 | 2023-04-28 | 华为技术有限公司 | Substrate and power amplifier |
WO2023008031A1 (en) * | 2021-07-26 | 2023-02-02 | ローム株式会社 | Nitride semiconductor device and manufacturing method therefor |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006278857A (en) * | 2005-03-30 | 2006-10-12 | Ngk Insulators Ltd | Semiconductor laminate structure, semiconductor device, and equipment using the same |
WO2008012877A1 (en) * | 2006-07-26 | 2008-01-31 | Fujitsu Limited | COMPOUND SEMICONDUCTOR DEVICE EMPLOYING SiC SUBSTRATE AND PROCESS FOR PRODUCING THE SAME |
-
2008
- 2008-08-22 JP JP2008214233A patent/JP5436819B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010062168A (en) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5406452B2 (en) | Nitride-based transistors and cap and / or inert layers of transistor structures and methods for their manufacture | |
US20100244101A1 (en) | Semiconductor device and method for manufacturing the same | |
JP5546514B2 (en) | Nitride semiconductor device and manufacturing method | |
US20090065787A1 (en) | Compound semiconductor structure | |
JP2011166067A (en) | Nitride semiconductor device | |
JP2008227479A (en) | Epitaxial substrate for field-effect transistors | |
US20110049571A1 (en) | Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device | |
JP6487989B2 (en) | Group 13 nitride composite substrate, semiconductor device, and method of manufacturing group 13 nitride composite substrate | |
JP5436819B2 (en) | High-frequency semiconductor element, epitaxial substrate for forming high-frequency semiconductor element, and method for producing epitaxial substrate for forming high-frequency semiconductor element | |
JP5562579B2 (en) | Method for producing epitaxial substrate for semiconductor device | |
JP2003151996A (en) | Electronic device using two-dimensional electronic gas | |
JP2010199597A (en) | Method of manufacturing compound semiconductor device | |
JP4468744B2 (en) | Method for producing nitride semiconductor thin film | |
JP5817283B2 (en) | Manufacturing method of semiconductor device | |
JP5399021B2 (en) | Epitaxial substrate for forming high-frequency semiconductor element and method for producing epitaxial substrate for forming high-frequency semiconductor element | |
JP2006032524A (en) | Nitride semiconductor heterostructure field-effect transistor and its manufacturing method | |
JP5746927B2 (en) | Semiconductor substrate, semiconductor device, and method of manufacturing semiconductor substrate | |
JP2004289005A (en) | Epitaxial substrate, semiconductor device, and high electron mobility transistor | |
JP2012054341A (en) | Semiconductor substrate and semiconductor device | |
JP5616420B2 (en) | Epitaxial substrate for forming high-frequency semiconductor element and method for producing epitaxial substrate for forming high-frequency semiconductor element | |
JP2004327882A (en) | Epitaxial substrate, semiconductor device, and high electron-mobility transistor | |
JP2013062442A (en) | Nitride semiconductor electronic device and nitride semiconductor electronic device manufacturing method | |
JP2012009501A (en) | Semiconductor substrate manufacturing method and semiconductor device manufacturing method | |
JP5455875B2 (en) | Epitaxial substrate manufacturing method | |
JP2008103546A (en) | Group iii-v compound semiconductor element, and group iii-v compound semiconductor epitaxial wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5436819 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |