JP5431379B2 - ダイオード保護回路、ｌｎｂ、およびアンテナシステム - Google Patents

Description

本発明は、半導体集積回路に設けられた端子に発生するＥＳＤ（Electro Static Discharge：静電放電）への対策を施すために同半導体集積回路に設けられた、ダイオードを保護するダイオード保護回路、ＬＮＢ（Low Noise Block down-converter）、およびアンテナシステムに関するものである。

図８に、代表的な衛星放送受信システム７０を示す。

ＬＮＢ７１は、上記衛星放送受信システム７０の、アウトドアと呼ばれるアンテナ（図８では、アウトドアユニット７２として設けられている）に取り付けられるものである。ＬＮＢ７１は、放送衛星７３からの微弱な電波、すなわち衛星放送波７４の低雑音増幅を行い、同軸ケーブル７５を通じて、インドアユニット７６に対して、低雑音かつ十分なレベルの信号を供給する。この衛星放送受信システム７０のインドアユニット７６に接続された、テレビジョン受信機（図示しない）等の端末を利用して、ユーザは、衛星放送受信のサービスを受けることができる。

衛星放送受信用のＬＮＢ７１の一例として、図９には、いわゆる１出力のユニバーサルＬＮＢであるＬＮＢ８０の回路ブロック図を示した。

周波数が１０．７〜１２．７５ＧＨｚであるＬＮＢ８０への到来信号は、Ｈ（水平）偏波およびＶ（垂直）偏波の各信号の受信用に、入力導波管８１内にそれぞれ設けられた、各偏波用のアンテナプローブ８２によって受信される。ＬＮＡ（Low Noise Amplifier：低雑音増幅器）８３は、ＬＮＢ８０の後段に設けられたレシーバ（図示しない）からの信号により選択された各偏波に応じて、アンテナプローブ８２によって受信された該到来信号に対して低雑音増幅を施す。この各偏波の選択は、電源およびスイッチコントロールＩＣ（Integrated Circuit：集積回路）８４が、ＬＮＡ８３内の前段にあるＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）８５ａおよび８５ｂを駆動する各駆動回路（図示しない）をスイッチングすることで行われる。これにより、具体的に、ＨＥＭＴ８５ａはＶ偏波の信号に対して、ＨＥＭＴ８５ｂはＨ偏波の信号に対して、それぞれ低雑音増幅を施す。なお、ＨＥＭＴ８５ｃは、Ｖ偏波の信号とＨ偏波の信号との両方を増幅する。

ＬＮＡ８３で低雑音増幅が施された信号は、所望の周波数帯域の周波数を有する信号を通過させ、イメージ周波数帯域の周波数を有する信号を除去する役目を持つ、ＢＰＦ（Band Pass Filter：帯域通過フィルタ）８６を通過する。

その後、局部発振器であるＤＲＯ（Dielectric resonator Oscillator：誘電体発振器）８７ａからの発振信号（周波数：９．７５ＧＨｚ）またはＤＲＯ８７ｂからの発振信号（周波数：１０．６ＧＨｚ）が、混合回路８８に注入される。またこのとき、混合回路８８は、レシーバからの信号により選択された、ＬｏｗバンドおよびＨｉｇｈバンドという２つのバンドのいずれかに対応した動作を行う。これにより、ＤＲＯ８７ａからの発振信号が注入された場合、混合回路８８は、ＢＰＦ８６を通過した信号を、周波数が９５０〜１９５０ＭＨｚであるＩＦ（Intermediate Frequency：中間周波）信号に変換する（Ｌｏｗバンド）。また、ＤＲＯ８７ｂからの発振信号が注入された場合、混合回路８８は、ＢＰＦ８６を通過した信号を、周波数が１１００〜２１５０ＭＨｚであるＩＦ信号に変換する（Ｈｉｇｈバンド）。ここで、このときのＬｏｗバンドとＨｉｇｈバンドとの切換えは、電源およびスイッチコントロールＩＣ８４が、ＤＲＯ８７ａおよび８７ｂのそれぞれに供給される電源電圧をスイッチングすることで行われる。

混合回路８８による周波数変換によって得られたＩＦ信号は、適切な雑音特性および利得特性を有するＩＦアンプ８９に伝達される。該ＩＦ信号は、ＩＦアンプ８９によって増幅され、コンデンサ９０を介して、出力端子９１から出力される。

また、ＬＮＢ８０の電源、偏波の切換え信号、およびバンドの切換え信号は、レシーバから信号線（図示しない）を介して、出力ポートである出力端子９１に供給され、インダクタ９２およびコンデンサ９３を備えたローパスフィルタ９４を通過する。なお、ローパスフィルタ９４は、ＩＦ信号を除去する機能を有している。ローパスフィルタ９４を通過した、ＬＮＢ８０の電源、偏波の切換え信号、およびバンドの切換え信号は、電源およびスイッチコントロールＩＣ８４に供給される。ここで、コンデンサ９０は、レシーバからの電源電圧が、ＩＦアンプ８９、もしくは後述するＭＯＰ−ＩＣ１０１に設けられたＩＦ信号ＩＦＯＵＴの出力端子に印加されないよう、該電源電圧を遮断する。すなわち、コンデンサ９０は、ＤＣ（Direct Current：直流電流）のカットを目的として設けられている。

なお、図９には、入力導波管８１内に設けられた、垂直偏波反射棒９５をさらに図示している。

さらに、最近では、ＤＲＯ８７ａおよび８７ｂよりも動作の安定性に優れた、ＰＬＬ（Phase Locked Loop）回路を局部発振器として備えた、１出力のユニバーサルＬＮＢが開発されており、図１０には、このようなＬＮＢ１００の回路ブロック図を示した。

ＬＮＢ１００は、混合回路８８の機能と、ＩＦアンプ８９の機能と、スイッチコントロールＩＣの機能とを、アナログ回路およびデジタル回路を混載した１石の半導体集積回路に収めた、ＭＯＰ−ＩＣ（Mixer・Oscillator・PLL-IC）１０１を備えている。ＭＯＰ−ＩＣ１０１を使用したこのＬＮＢ１００は、ＬＮＢ８０に対して、局部発振器を備えた局部発振回路の動作の安定化、ならびに部品数の大幅な削減をもたらす。

ＭＯＰ−ＩＣ１０１は、ＢＰＦ８６の後段、かつコンデンサ９０の前段に設けられている。ＭＯＰ−ＩＣ１０１は、ＲＦ（Radio Frequency：無線周波）アンプ１０２、混合回路８８の機能を有するミキサ１０３、ＩＦアンプ８９の機能を有するＩＦアンプ１０４、およびスイッチコントロールＩＣの機能を有するＨＥＭＴ制御回路１０５を備えている。

また、ＭＯＰ−ＩＣ１０１は、ＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）１０６、チャージポンプ１０７、位相比較器１０８、分周器１０９、プリスケーラ１１０、および交流電圧源１１１を備えている。これらは、ＭＯＰ−ＩＣ１０１の外部に設けられており、かつ交流電圧源１１１に接続された水晶振動子１１２（例えば、発振周波数：２５ＭＨｚ）と共に、上記局部発振器（ＰＬＬ回路）を構成している。また、ＭＯＰ−ＩＣ１０１には、レギュレータ１１３が接続されており、レギュレータ１１３から、主電源電圧として、３．３Ｖの電圧が印加されている。

ＭＯＰ−ＩＣ１０１がシリコンにより構成されたＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補型金属酸化膜半導体）であり、かつ主電源電圧が３．３ＶのＩＣである場合を考える。この場合、ＭＯＰ−ＩＣ１０１は、偏波の切換え信号として、主電源電圧よりも大きなレベルの電圧（最大１９Ｖ程度）を、ＭＯＰ−ＩＣ１０１に設けられた端子ＣＮＴ＿ＩＮより受ける。

例えば、ユニバーサルＬＮＢの仕様によれば、端子ＣＮＴ＿ＩＮの端子電圧が１１．５〜１４Ｖであるとき、ＨＥＭＴ制御回路１０５は、Vertical path（垂直偏波の経路）上のプリアンプ、すなわちＨＥＭＴ８５ａにバイアスを供給する（端子ＤＶおよびＧＶ）。なおこのとき、ＨＥＭＴ制御回路１０５は、端子ＤＶから正の電圧を出力し、この正の電圧をＨＥＭＴ８５ａのドレイン（図示しない）に供給すると共に、端子ＧＶから負の電圧を出力し、この負の電圧をＨＥＭＴ８５ａのゲート（図示しない）に供給する。

一方、ユニバーサルＬＮＢの仕様によれば、端子ＣＮＴ＿ＩＮの端子電圧が１６〜１９Ｖであるとき、ＨＥＭＴ制御回路１０５は、Horizontal path（水平偏波の経路）上のプリアンプ、すなわちＨＥＭＴ８５ｂにバイアスを供給する（端子ＤＨおよびＧＨ）。なおこのとき、ＨＥＭＴ制御回路１０５は、端子ＤＨから正の電圧を出力し、この正の電圧をＨＥＭＴ８５ｂのドレイン（図示しない）に供給すると共に、端子ＧＨから負の電圧を出力し、この負の電圧をＨＥＭＴ８５ｂのゲート（図示しない）に供給する。

なお、２ｎｄプリアンプ、すなわちＨＥＭＴ８５ｃ用のバイアスは、常に供給されている。すなわち、ＨＥＭＴ制御回路１０５は、端子Ｄ２から正の電圧を出力し、この正の電圧をＨＥＭＴ８５ｃのドレイン（図示しない）に供給すると共に、端子Ｇ２から負の電圧を出力し、この負の電圧をＨＥＭＴ８５ｃのゲート（図示しない）に供給する。

従って、上記ユニバーサルＬＮＢの仕様より、端子ＣＮＴ＿ＩＮには、最大で１９Ｖ程度の電圧が印加される。

このため、ＭＯＰ−ＩＣ１０１には、抵抗値の合計が例えば５００ｋΩである、分圧用抵抗Ｒ_１（４２０ｋΩ）およびＲ_２（８０ｋΩ）が内蔵されている。そして、分圧用抵抗Ｒ_１およびＲ_２は、端子ＣＮＴ＿ＩＮに接続されている。分圧用抵抗Ｒ_１およびＲ_２は、端子ＣＮＴ＿ＩＮから入力されて得られた、ＭＯＰ−ＩＣ１０１内部の電圧を、約１／６に降下させるものであり、端子ＣＮＴ＿ＩＮに１９Ｖの電圧が印加された場合、該ＭＯＰ−ＩＣ１０１内部の電圧を約３．０４Ｖに降下させる。

図１１は、ＭＯＰ−ＩＣ１０１における、端子ＣＮＴ＿ＩＮ、およびその周辺回路の構成例を示す回路図である。なお、図１１に示す回路１２０は、端子ＣＮＴ＿ＩＮに発生するＥＳＤへの対策用の回路である。

図１１に示す回路１２０は、以下の構成を有している。

ダイオードＤ_１のアノードおよびダイオードＤ_２のカソードは、電圧検出回路１２１に接続されている。ダイオードＤ_１のカソードは、端子ＡＶＤＤ３３を通じて、アナログ回路用の電源（図示しない）に接続されており、ダイオードＤ_２のアノードは、端子ＡＧＮＤを通じて、アナログ回路用のグランドに接続されている。図示していないが、ＨＥＭＴ制御回路１０５は、アナログ回路の電源およびグランドに接続されている。

ここで、図１１に示す回路１２０は、端子ＣＮＴ＿ＩＮに入力された電圧を分圧するために設けられた２つの抵抗、すなわち分圧用抵抗Ｒ_１およびＲ_２を備えている。また、図１１に示す回路１２０は、ＭＯＰ−ＩＣ１０１に内蔵されており、かつ分圧用抵抗Ｒ_１およびＲ_２により分圧された電圧におけるノイズを低減させるための安定化容量Ｃ_１を備えている。分圧用抵抗Ｒ_１は、一端が端子ＣＮＴ＿ＩＮに接続されており、他端がダイオードＤ_１のアノードとダイオードＤ_２のカソードとの間に接続されている。分圧用抵抗Ｒ_２は、一端が分圧用抵抗Ｒ_１の他端に接続されており、他端がアナログ回路用のグランドに接続されている。安定化容量Ｃ_１は、分圧用抵抗Ｒ_１およびＲ_２により分圧された電圧のレベルを検出する電圧検出回路１２１にその一端が接続されており、他端がアナログ回路用のグランドに接続されている。

さらに、図１１に示す回路１２０は、ダイオードＤ_３およびＤ_４から成る２段のダイオード群を備えている。ダイオードＤ_３のアノードは、ダイオードＤ_４のカソードに接続されている。ダイオードＤ_３のカソードは端子ＣＮＴ＿ＩＮに接続されており、ダイオードＤ_４のアノードはアナログ回路用のグランドに接続されている。

端子ＣＮＴ＿ＩＮでの消費電流は、約４０μＡであるが、デザイン・マニュアルのオンチップPoly抵抗素子の電流制約として、３００μＡ／μｍなる記載が存在する。さらに、例えばＥＳＤの発生に起因して、６００μＡ／μｍを超える電流が分圧用抵抗Ｒ_１およびＲ_２に流れると、分圧用抵抗Ｒ_１およびＲ_２の破壊が起こり、絶対精度が大きく劣化してしまう虞がある。つまり、仮に抵抗値５００ｋΩの抵抗を、チップ面積への影響を考慮し、幅Ｗ＝１μｍで設計する場合、この抵抗には、３００μＡを超える電流Ｉ_{ＣＮＴ＿ＩＮ}が流れてはいけない。

そこで、回路１２０では、端子ＣＮＴ＿ＩＮと、アナログ回路用のグランドとの間に、ダイオードＤ_３およびＤ_４から成る２段（複数段）のダイオード（ダイオード群）を接続している。

すなわち、ＥＳＤに起因して、端子ＣＮＴ＿ＩＮからＭＯＰ−ＩＣ１０１に入力された電圧において、過度な電位上昇が発生した場合、ダイオードＤ_３およびＤ_４は、逆方向バイアスが与えられることによって、ブレークダウンを起こす。これにより、アナログ回路用のグランドへと電流ΔＩ_{ＣＮＴ＿ＩＮ}が流れ、分圧用抵抗Ｒ_１およびＲ_２には過度の電流が流れないので、分圧用抵抗Ｒ_１およびＲ_２の破壊を防ぐことが可能である。

図１２の実測結果より、端子ＣＮＴ＿ＩＮの電位Ｖ_{ＣＮＴ＿ＩＮ}が、ダイオードＤ_３およびＤ_４のブレークダウン電圧（２３Ｖ）以下である場合、ダイオードＤ_３およびＤ_４を流れる電流、すなわち電流ΔＩ_{ＣＮＴ＿ＩＮ}は変化しない。一方、電位Ｖ_{ＣＮＴ＿ＩＮ}が２３Ｖを超えると、徐々に逆方向バイアスが与えられたダイオードＤ_３およびＤ_４がブレークダウンを起こし、ダイオードＤ_３およびＤ_４から、逆方向電流として、電流ΔＩ_{ＣＮＴ＿ＩＮ}が流れ始めることが分かる。

また、ＥＳＤに起因して、端子ＣＮＴ＿ＩＮからＭＯＰ−ＩＣ１０１に入力された電圧が、負電圧へと電圧降下する場合、図１３に示すように、ダイオードＤ_３およびＤ_４は、順方向バイアスが与えられる。これにより、電流ΔＩ_{ＣＮＴ＿ＩＮ}は、アナログ回路用のグランドから、ダイオードＤ_３およびＤ_４を介して、端子ＣＮＴ＿ＩＮへと流れる。これにより、分圧用抵抗Ｒ_１およびＲ_２には過度の電流が流れないので、分圧用抵抗Ｒ_１およびＲ_２の破壊を防ぐことが可能である。なお、図１３に示す回路１２０は、図１１に示す回路１２０と同じ構成である。

この、ダイオードＤ_３およびＤ_４はＰＮ接合により構成されるものである。ダイオードＤ_３およびＤ_４による上記構成の詳細は、“特願２０１１−０１９９５９号（２０１１年２月１日出願）”に開示されている。

また、回路の過電流時において、ダイオードを用いて、グランドまたは入力端子へと電流を逃がす技術は、例えば特許文献１〜５に開示されている。

特開２００２‐１００７６１号公報（２００２年４月５日公開） 特開２００４‐５５７９６号公報（２００４年２月１９日公開） 特開平８‐１８６２３０号公報（１９９６年７月１６日公開） 特開平８‐２１３６１９号公報（１９９６年８月２０日公開） 特開平８‐２２７９７６号公報（特許第３００９６１４号：１９９６年９月３日公開）

図１１および１３に示した回路１２０においては、端子ＣＮＴ＿ＩＮに発生するＥＳＤへの対策のために、ＭＯＰ−ＩＣ１０１の内部にＰＮ接合のダイオード（ダイオードＤ_３およびＤ_４）を形成する必要がある。このようなダイオードＤ_３およびＤ_４はいずれも、耐圧がそれほど高くなく、２６．５Ｖ以上の電圧（過電圧）が印加されると、破壊されてしまうことが懸念される。

ＭＯＰ−ＩＣ１０１が使用されるユニバーサルＬＮＢであるＬＮＢ１００は、その仕様上、端子ＣＮＴ＿ＩＮに印加される電圧の最大値が１９Ｖと規定されているため、ダイオードＤ_３およびＤ_４が破壊されてしまう虞がないと考えられてきた。

しかしながら、図１４に示すように、出力電圧Ｖ_ｏｕｔが１１．５〜１９Ｖである安定化電源１３１をオン状態として、ケーブル１３２により、ＬＮＢ１００の出力端子９１に接続した瞬間、安定化電源１３１から出力された電圧に、オーバーシュート現象が発生することが分かった。なお、この現象は、安定化電源１３１の出力インピーダンスの急激な変化が原因で発生すると考えられる。

図１５は、ＬＮＢ１００の出力端子９１に、オン状態の安定化電源１３１を接続した前後における、時間（横軸）と、ＬＮＢ１００への入力電圧Ｖ_ＩＮならびに端子ＣＮＴ＿ＩＮに印加される電圧Ｖ_{ＣＮＴ＿ＩＮ}のレベル（縦軸）との関係を示すグラフである。なお、図１５中のＴ_Ｃが、該接続の直後に、オーバーシュートに起因して、電圧のレベルが最大となる瞬間を示している。また、本願明細書における「ＬＮＢへの入力電圧（Ｖ_ＩＮ）」は、ＬＮＢの出力端子９１に入力される電圧であるとする。

図１５の実測結果より、ＬＮＢ１００への入力電圧Ｖ_ＩＮを１９Ｖにしようとした場合、上述した安定化電源１３１の出力電圧Ｖ_ｏｕｔのオーバーシュート現象に起因して、ＬＮＢ１００への入力電圧Ｖ_ＩＮは、瞬間的に３０．４Ｖにまで上昇した。また、図１５の実測結果より、ＭＯＰ−ＩＣ１０１の端子ＣＮＴ＿ＩＮの電位Ｖ_{ＣＮＴ＿ＩＮ}は、瞬間的に２８．０Ｖにまで上昇した。これにより、ＬＮＢ１００では、ダイオードＤ_３およびＤ_４がショートモードで破壊されてしまい、ＭＯＰ−ＩＣ１０１が正常動作しないという事態の発生が確認された。この現象は、生産工場での組立および検査工程、ならびにユーザでのインストール作業中に起こりうることであることから、上記安定化電源１３１から出力された電圧のオーバーシュート現象に対する対策が必須事項となった。

また、特許文献２の図１の場合、電源を誤って逆接続したときの過電流によるダイオードの破壊を防止するために、抵抗を挿入してダイオードに流れる電流を抑制することを目的としているに過ぎない。また、特許文献３の図１の場合、抵抗は、コンデンサのサージによる充電電荷を放電するための抵抗であって、コンデンサとセットで効果のあるものである。また、特許文献３の図１の場合、抵抗によりダイオードの降伏電流を制限して保護回路全体の破壊を防止しているに過ぎない。また、特許文献４の図３の場合、ＩＣまたはモジュール内の最大電圧を制限しているのはダイオードであり、ダイオードのブレークダウン電圧に制限され、抵抗はモジュール内を流れる電流を制限するものに過ぎない。また、特許文献５の図６の場合、抵抗はダイオードの保護を目的としたものとは言えない。特許文献１に係る技術では、ダイオードを特に保護していない。以上の、特許文献１〜５に開示された各技術は、以下に説明する本発明の特徴点との関連が薄い。

本発明は、上記の問題に鑑みて為されたものであり、その目的は、半導体集積回路に設けられた端子に発生するＥＳＤへの対策を施すために同半導体集積回路に設けられた、ダイオードが破壊されることを防止する、ダイオード保護回路、ＬＮＢ、およびアンテナシステムを提供することにある。

本発明のダイオード保護回路は、上記の問題を解決するために、入力端子と、上記入力端子に印加された電圧を分圧する、複数の抵抗から成る分圧用抵抗と、一端が上記入力端子に接続されていると共に他端が接地されており、かつ、上記分圧用抵抗に流れる電流を所定値以下に抑制するための、１または複数のダイオードから成るダイオード群とを備えた半導体集積回路に接続される、上記ダイオード群を保護するダイオード保護回路であって、上記入力端子に接続される抵抗である保護抵抗を備え、上記保護抵抗は、上記ダイオード群を流れる電流に応じて、上記ダイオード群を構成するダイオードのいずれかが破壊される電圧未満にまで、上記保護抵抗に印加される電圧を降下させることによって、上記入力端子に印加される電圧を降下させ、上記分圧用抵抗が上記半導体集積回路に内蔵されており、上記保護抵抗が上記半導体集積回路の外部に設けられており、上記保護抵抗が炭素被膜抵抗または金属皮膜抵抗であることを特徴としている。

上記の構成によれば、入力端子に過電圧が発生したときに、ダイオード群を構成する各ダイオードのブレークダウンによって、電流がダイオード群を流れるが、保護抵抗は、このダイオード群を流れる電流によって、自身に印加された電圧を降下させる。換言すれば、保護抵抗に印加された電圧は、保護抵抗の抵抗値、およびダイオード群を流れる電流の電流値に応じて電圧降下され、その後、保護抵抗が接続されている入力端子に印加される。

ここで、具体的に保護抵抗は、上記の電圧降下により、自身に印加された電圧を、ダイオードのいずれかが破壊される電圧未満にまで降下させる。換言すれば、保護抵抗は、ダイオード群を流れる電流に応じた、自身に印加された電圧の降下によって、該印加された電圧を、各ダイオードが破壊しない電圧にまで降下させるような抵抗値となっている。

上記の構成によれば、ダイオード群を構成する各ダイオードのブレークダウン時において、入力端子から半導体集積回路に過電圧が印加される虞がなくなるので、同半導体集積回路に設けられた、ＥＳＤ対策用のダイオードが破壊されることを防止することができる。

また、保護抵抗は、半導体集積回路の入力端子に接続されているが、半導体集積回路に接続されている。つまり、保護抵抗は、半導体集積回路の外部に設けられている。この理由は、以下にある。

半導体集積回路に内蔵された分圧用抵抗の、入力端子に発生するＥＳＤに対する耐性が低いことは上述した。半導体集積回路は、このような分圧用抵抗が、上記ＥＳＤに起因して破壊されてしまうことを防止するために、ダイオード群を内蔵している。

そして、仮に保護抵抗を半導体集積回路に内蔵した場合、保護抵抗は、上述した分圧用抵抗の場合と同様に、入力端子に発生するＥＳＤに起因して、破壊されてしまう虞がある。

一方、保護抵抗を半導体集積回路の外部に設けた場合、保護抵抗は、炭素被膜抵抗または金属皮膜抵抗といった、一般的な電気回路において使用されている抵抗を用いて構成することが可能となる。炭素被膜抵抗および金属皮膜抵抗は、半導体集積回路に内蔵した抵抗と比較して、ＥＳＤに対する耐性を高くすることができる。従って、保護抵抗を半導体集積回路の外部に設けることにより、保護抵抗におけるＥＳＤへの耐性を向上させることが可能となる。

また、本発明のダイオード保護回路の、上記保護抵抗の抵抗値は、上記分圧用抵抗を構成する抵抗の合成抵抗の値の０．２％未満であるのが好ましい。

分圧用抵抗の合成抵抗の値にとって無視できない程度に、保護抵抗の抵抗値が大きいと、合成抵抗の分圧比の、相対的なばらつきが大きくなってしまい、入力端子に印加される電圧のレベルが大きくばらつく要因となってしまう。これにより、入力端子に印加された電圧のレベルに応じた処理を行う必要がある半導体集積回路において、該処理を正常に行うことが困難となる虞がある。保護抵抗は、分圧用抵抗の合成抵抗に対して、相対的なばらつきを発生させる要因となる。従って、保護抵抗の抵抗値は、できるだけ小さいことが望ましい。

上記の構成によれば、保護抵抗の抵抗値は、分圧用抵抗の合成抵抗の値の０．２％未満と、非常に小さい。従って、保護抵抗を設けることに起因して、入力端子に印加される電圧のレベルが大きくばらつくことを抑制し、半導体集積回路における上記の処理を正常に行うことができる。

また、本発明のダイオード保護回路の、上記保護抵抗は、上記半導体集積回路の主電源電圧より大きい電圧、または上記半導体集積回路の定格電圧より大きい電圧が印加される、上記入力端子に接続されているのが好ましい。

上記の構成によれば、半導体集積回路に設けられた入力端子であって、該半導体集積回路の主電源電圧または定格電圧よりも大きなレベルの電圧を扱う入力端子に発生するＥＳＤへの対策を施す、ダイオード群の破壊を防止することができる。

また、本発明のＬＮＢは、本発明のダイオード保護回路と、上記半導体集積回路とを備えたものであるのが好ましい。

上記の構成によれば、本発明のダイオード保護回路と同様の効果を、ＬＮＢにおいて得ることができる。

また、本発明のＬＮＢの、上記半導体集積回路は、ＰＬＬ回路と、無線周波数を有する信号と、上記ＰＬＬ回路の出力信号とを混合することで、中間周波信号に変換する混合回路と、上記中間周波信号を増幅する中間周波増幅器とを備えるのが好ましい。

上記の構成によれば、半導体集積回路は、ＰＬＬ回路を備えているため、動作が安定した局部発振器を実現することができる。

また、上記の構成によれば、ＬＮＢは、混合回路の機能と、中間周波増幅器の機能とを収めた、半導体集積回路を備えている。この半導体集積回路を使用したこのＬＮＢは、局部発振器（ＰＬＬ回路）を備えた局部発振回路の動作の安定化、ならびに部品数の大幅な削減をもたらす。

また、本発明のアンテナシステムは、本発明のＬＮＢを備えたものであるのが好ましい。

上記の構成によれば、本発明のＬＮＢ、ひいては本発明のダイオード保護回路と同様の効果を、アンテナシステムにおいて得ることができる。

以上のとおり、本発明のダイオード保護回路は、入力端子と、上記入力端子に印加された電圧を分圧する、複数の抵抗から成る分圧用抵抗と、一端が上記入力端子に接続されていると共に他端が接地されており、かつ、上記分圧用抵抗に流れる電流を所定値以下に抑制するための、１または複数のダイオードから成るダイオード群とを備えた半導体集積回路に接続される、上記ダイオード群を保護するダイオード保護回路であって、上記入力端子に接続される抵抗である保護抵抗を備え、上記保護抵抗は、上記ダイオード群を流れる電流に応じて、上記ダイオード群を構成するダイオードのいずれかが破壊される電圧未満にまで、上記保護抵抗に印加される電圧を降下させることによって、上記入力端子に印加される電圧を降下させ、上記分圧用抵抗が上記半導体集積回路に内蔵されており、上記保護抵抗が上記半導体集積回路の外部に設けられており、上記保護抵抗が炭素被膜抵抗または金属皮膜抵抗である構成である。

従って、本発明は、半導体集積回路に設けられた端子に発生するＥＳＤへの対策を施すために同半導体集積回路に設けられた、ダイオードが破壊されることを防止するという効果を奏する。

本発明の実施の形態に係るダイオード保護回路の構成を示す回路図であり、保護抵抗を、本発明に係る入力端子に接続した形態を示す図である。 図１に示す入力端子に印加される電圧のレベルと、図１に示すダイオード群を流れる電流の電流値との関係を示すグラフから、保護抵抗の抵抗値を決定するシミュレーションを示す図である。 ＬＮＢの出力端子に、オン状態の安定化電源を接続する前後における、経過時間と、ＬＮＢへの入力電圧（Ｖ_ＩＮ）のレベル、ならびに図１に示す入力端子に印加される電圧のレベルとの関係を示すグラフであり、保護抵抗の抵抗値を４７Ωとした場合の関係を示している。 保護抵抗の抵抗値に応じた、保護抵抗による効果の検証結果を示す表およびグラフである。 保護抵抗の抵抗値と、半導体集積回路における偏波切換電圧のレベルとの関係を示す表およびグラフである。 ＬＮＢの出力端子に、オン状態の安定化電源を接続する前後における、経過時間と、ＬＮＢへの入力電圧（Ｖ_ＩＮ）のレベル、ならびに図１に示す入力端子に印加される電圧のレベルとの関係を示すグラフであり、保護抵抗の抵抗値を３００Ωとした場合の関係を示している。 図１に示すダイオード保護回路および半導体集積回路を備えたＬＮＢの構成を示す回路ブロック図である。 代表的な衛星放送受信システムの概略構成を示す図である。 衛星放送受信用のＬＮＢの一例を示す図であり、１出力のユニバーサルＬＮＢの構成を示す回路ブロック図である。 衛星放送受信用のＬＮＢの別の例を示す図であり、ＰＬＬ回路を局部発振器として備えた、１出力のユニバーサルＬＮＢの構成を示す回路ブロック図である。 半導体集積回路における、半導体集積回路の主電源電圧よりも大きなレベルの電圧が印加される入力端子およびその周辺回路の構成例を示す回路図であり、同入力端子に正電圧のＥＳＤが発生した場合における、電流の流れを示す図である。 図１１に示す入力端子に印加される電圧と、同入力端子に流れる電流との関係を示すグラフである。 半導体集積回路における、半導体集積回路の主電源電圧よりも大きなレベルの電圧が印加される入力端子およびその周辺回路の構成例を示す回路図であり、同入力端子に負電圧のＥＳＤが発生した場合における、電流の流れを示す図である。 図１０に示すＬＮＢの出力端子に、オン状態の安定化電源を接続する様子を示す模式図である。 図１０に示すＬＮＢの出力端子に、オン状態の安定化電源を接続する前後における、経過時間と、ＬＮＢへの入力電圧（Ｖ_ＩＮ）のレベル、ならびに図１１に示す入力端子に印加される電圧のレベルとの関係を示すグラフである。

以下、本発明の実施の形態について、詳細に説明する。

〔ダイオード保護回路の構成〕
図１は、本実施の形態に係るダイオード保護回路の構成を示す回路図である。

ダイオード保護回路の説明に先立って、本実施の形態に係るＭＯＰ−ＩＣ（半導体集積回路）１０１は、図１１に示すＭＯＰ−ＩＣ１０１と同様の構成である。

すなわち、図１に示すとおり、ＭＯＰ−ＩＣ１０１は、端子（入力端子）ＣＮＴ＿ＩＮ、および端子ＣＮＴ＿ＩＮに発生するＥＳＤへの対策用の回路である回路１２０を備えている。なお、端子ＣＮＴ＿ＩＮは、ＭＯＰ−ＩＣ１０１の主電源電圧（３．３Ｖ）よりも大きなレベルの電圧（最大１９Ｖ程度）が印加される端子である。また、端子ＣＮＴ＿ＩＮは、ＭＯＰ−ＩＣ１０１の定格電圧（５Ｖ以下）よりも大きなレベルの電圧（最大１９Ｖ程度）が印加される端子であるとも言える。

回路１２０は、ダイオードＤ_１〜Ｄ_４、分圧用抵抗Ｒ_１およびＲ_２、安定化容量Ｃ_１、ならびに電圧検出回路１２１を備えている。分圧用抵抗Ｒ_１の抵抗値は、４２０ｋΩとした。分圧用抵抗Ｒ_２の抵抗値は、８０ｋΩとした。また、分圧用抵抗Ｒ_１およびＲ_２が互いに直列に接続されているため、分圧用抵抗Ｒ_１およびＲ_２の抵抗値の合計（合成抵抗）は、５００ｋΩである。

そして、ダイオード群を構成するダイオードＤ_３およびＤ_４は、以下の動作により、分圧用抵抗Ｒ_１およびＲ_２の破壊を防ぐ機能を有する。

すなわち、ＥＳＤに起因して、端子ＣＮＴ＿ＩＮからＭＯＰ−ＩＣ１０１に入力された電圧において、過度な電位上昇が発生した場合、ダイオードＤ_３およびＤ_４は、逆方向バイアスが与えられることによって、ブレークダウンを起こす。これにより、アナログ回路用のグランドへと電流ΔＩ_{ＣＮＴ＿ＩＮ}が流れ、分圧用抵抗Ｒ_１およびＲ_２には過度の電流が流れないので、分圧用抵抗Ｒ_１およびＲ_２の破壊を防ぐことが可能である。

また、ＥＳＤに起因して、端子ＣＮＴ＿ＩＮからＭＯＰ−ＩＣ１０１に入力された電圧が、負電圧へと電圧降下する場合、ダイオードＤ_３およびＤ_４は、順方向バイアスが与えられる。これにより、電流ΔＩ_{ＣＮＴ＿ＩＮ}は、アナログ回路用のグランドから、ダイオードＤ_３およびＤ_４を介して、端子ＣＮＴ＿ＩＮへと流れる（図１３参照）。これにより、分圧用抵抗Ｒ_１およびＲ_２には過度の電流が流れないので、分圧用抵抗Ｒ_１およびＲ_２の破壊を防ぐことが可能である。

ここで、端子ＣＮＴ＿ＩＮには、ダイオード保護回路として、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}が接続されている。

保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}は、一端が端子ＣＮＴ＿ＩＮに接続されており、他端がローパスフィルタ９４に接続されている。保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}には、ＬＮＢ１００´への入力電圧Ｖ_ＩＮ（以下、単に「入力電圧Ｖ_ＩＮ」と称する）が、ローパスフィルタ９４を通過して得られた電圧が印加される（後述の図７参照）。

また、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}は、ＭＯＰ−ＩＣ１０１の外部に設けられている、すなわち、ＭＯＰ−ＩＣ１０１に外付けされている。ＥＳＤに対する耐性を高くするために、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}は例えば、一般的な電気回路において使用される、炭素被膜抵抗または金属皮膜抵抗であるのが好ましい。

さらに、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値は、ダイオードＤ_３およびＤ_４を流れる電流に応じて、ダイオードＤ_３および／またはＤ_４がショートモードで破壊される電圧未満にまで、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}に印加された電圧を降下させるような値である。保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値の具体例については、後述する。

端子ＣＮＴ＿ＩＮにおけるＥＳＤの発生等に起因して、端子ＣＮＴ＿ＩＮに過電圧が発生したときに、ダイオードＤ_３およびＤ_４は、ブレークダウンを起こし、これによって、電流ΔＩ_{ＣＮＴ＿ＩＮ}がダイオードＤ_３およびＤ_４を流れる。保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}は、電流ΔＩ_{ＣＮＴ＿ＩＮ}によって、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}に印加された電圧を降下させる。また、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}は、この降下させた電圧を、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}に接続された端子ＣＮＴ＿ＩＮに印加する。換言すれば、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}に印加された電圧は、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値、および電流ΔＩ_{ＣＮＴ＿ＩＮ}の電流値に応じて電圧降下され、その後、端子ＣＮＴ＿ＩＮに印加される。図１には、電流ΔＩ_{ＣＮＴ＿ＩＮ}がアナログ回路用のグランドへと流れる様子を図示しているが、このとき、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}には、電流Ｉ_{ＣＮＴ＿ＩＮ}が、端子ＣＮＴ＿ＩＮを通じて流れる（供給される）。

また、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}は、電流ΔＩ_{ＣＮＴ＿ＩＮ}に応じた、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}に印加された電圧の降下によって、該電圧を、ダイオードＤ_３および／またはＤ_４がショートモードで破壊しない電圧にまで降下させるような抵抗値となっている。

従って、ダイオードＤ_３およびＤ_４のブレークダウン時において、端子ＣＮＴ＿ＩＮからＭＯＰ−ＩＣ１０１に過電圧が印加される虞がなくなる。結果、ＭＯＰ−ＩＣ１０１に設けられた、ＥＳＤ対策用のダイオードＤ_３および／またはＤ_４が破壊されることを防止することができる。

また、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}が、ＭＯＰ−ＩＣ１０１の外部に設けられている理由は、以下にある。

分圧用抵抗Ｒ_１およびＲ_２の、端子ＣＮＴ＿ＩＮに発生するＥＳＤに対する耐性が低いことは上述した。ＭＯＰ−ＩＣ１０１は、このような分圧用抵抗Ｒ_１およびＲ_２が、上記ＥＳＤに起因して破壊されてしまうことを防止するために、ダイオードＤ_３およびＤ_４を内蔵している。

そして、仮に保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}をＭＯＰ−ＩＣ１０１に内蔵した場合、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}は、上述した分圧用抵抗Ｒ_１およびＲ_２の場合と同様に、端子ＣＮＴ＿ＩＮに発生するＥＳＤに起因して、破壊されてしまう虞がある。

一方、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}をＭＯＰ−ＩＣ１０１の外部に設けた場合、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}は、炭素被膜抵抗または金属皮膜抵抗といった、一般的な電気回路において使用されている抵抗を用いて構成することが可能となる。炭素被膜抵抗および金属皮膜抵抗は、ＭＯＰ−ＩＣ１０１に内蔵した抵抗（例えば、分圧用抵抗Ｒ_１およびＲ_２）と比較して、ＥＳＤに対する耐性を高くすることができる。従って、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}をＭＯＰ−ＩＣ１０１の外部に設けることにより、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}におけるＥＳＤへの耐性を向上させることが可能となる。

ところで、ＭＯＰ−ＩＣ１０１は、Vertical path上のプリアンプ（ＨＥＭＴ８５ａ）にバイアスを供給するＶ偏波信号の受信時と、Horizontal path上のプリアンプ（ＨＥＭＴ８５ｂ）にバイアスを供給するＨ偏波信号の受信時とを切換える。以下、このＶ偏波信号の受信時とＨ偏波信号の受信時との切換を、偏波切換と称する。

上記偏波切換は、上述したとおり、端子ＣＮＴ＿ＩＮに印加される電圧Ｖ_{ＣＮＴ＿ＩＮ}のレベル（端子電圧）に応じて行われる。具体的に、電圧Ｖ_{ＣＮＴ＿ＩＮ}は、分圧用抵抗Ｒ_１およびＲ_２によって分圧され、この分圧により生成された電圧は、電圧検出回路１２１に印加される。電圧検出回路１２１は、自身に印加された、分圧用抵抗Ｒ_１およびＲ_２により分圧された電圧のレベルを検出する。電圧検出回路１２１による電圧のレベルの検出結果に応じて、ＭＯＰ−ＩＣ１０１は、上述したとおり、ユニバーサルＬＮＢの仕様に準じて、ＨＥＭＴ制御回路１０５により、偏波切換を行う。

ここで、分圧用抵抗Ｒ_１およびＲ_２の抵抗値の合計にとって無視できない程度に、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値が大きいと、分圧用抵抗Ｒ_１と分圧用抵抗Ｒ_２とによる分圧比の、相対的なばらつきが大きくなってしまう。このばらつきは、電圧Ｖ_{ＣＮＴ＿ＩＮ}のレベルが大きくばらつく要因となってしまう。これにより、ＭＯＰ−ＩＣ１０１において、上記偏波切換を正常に行うことが困難となる虞がある。

そこで、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値は、分圧用抵抗Ｒ_１およびＲ_２の抵抗値の合計（ここでは、５００ｋΩ）の０．２％未満であるのが好ましい。これにより、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}は、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}を設けることに起因して、電圧Ｖ_{ＣＮＴ＿ＩＮ}のレベルのばらつきが大きくなることを抑制し、電圧Ｖ_{ＣＮＴ＿ＩＮ}が偏波切換電圧のスペック（１４Ｖ〜１６Ｖ）から逸脱することを抑制する。結果、ＭＯＰ−ＩＣ１０１における上記偏波切換を正常に行うことができる。

保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}を追加することで、偏波切換電圧自体の値が高くなるが、この現象に対しては、ＭＯＰ−ＩＣ１０１の設計前に認識できていれば、ＭＯＰ−ＩＣ１０１の内部の回路を、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の値に合わせて設計すれば、対応可能である。本願発明者はさらに、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}を追加することで、分圧用抵抗Ｒ_１と分圧用抵抗Ｒ_２とによる分圧比のばらつきも、併せて大きくなるという問題が発生することを見出した。ＭＯＰ−ＩＣ１０１の設計に関しては、ＭＯＰ−ＩＣ１０１が正常に動作するように設計可能な、分圧比のばらつきの限度というものが当然存在する。分圧用抵抗Ｒ_１と分圧用抵抗Ｒ_２とによる分圧比のばらつきを、そのばらつき内に収めるために、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値は、分圧用抵抗Ｒ_１およびＲ_２の抵抗値の合計の０．２％以内とするのが好ましい。

〔ＬＮＢおよびアンテナシステムの構成〕
図７は、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}およびＭＯＰ−ＩＣ１０１を備えたＬＮＢ１００´の構成を示す回路ブロック図である。

図７に示すとおり、ＬＮＢ１００´は、図１０に示すＬＮＢ１００の構成に、端子ＣＮＴ＿ＩＮに接続された保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}を追加した構成である。

周波数が１０．７〜１２．７５ＧＨｚであるＬＮＢ１００´への到来信号は、各偏波（Ｈ偏波およびＶ偏波）用のアンテナプローブ８２によって受信され、ＬＮＡ８３によって低雑音増幅が施され、ＢＰＦ８６を通過する。ＢＰＦ８６およびその前段に設けられた各部材の詳細な説明については、ＬＮＢ８０の回路ブロック図（図９）を参照して、既に説明したので、ここでは省略する。

ＢＰＦ８６を通過した信号は、ＲＦ信号ＲＦＩＮとして、ＭＯＰ−ＩＣ１０１に入力される。

ＭＯＰ−ＩＣ１０１に入力されたＲＦ信号ＲＦＩＮは、ＲＦアンプ１０２によって増幅される。ＲＦアンプ１０２によって増幅された信号（無線周波数を有する信号）は、ミキサ（混合回路）１０３にて、ＶＣＯ１０６から供給される９．７５ＧＨｚまたは１０．６ＧＨｚの局部発振成分と混合され、９５０ＭＨｚ〜２．１５ＧＨｚの中間周波数にダウンコンバート（周波数変換）される。そして、該ダウンコンバートされた信号（中間周波信号）は、ＩＦアンプ（中間周波増幅器）１０４によって増幅され、ＩＦ信号ＩＦＯＵＴとして、ＭＯＰ−ＩＣ１０１から出力される。

また、ＶＣＯ１０６に加え、チャージポンプ１０７、位相比較器１０８、分周器１０９、プリスケーラ１１０、交流電圧源１１１、および水晶振動子１１２は、ＰＬＬ回路を構成している。該ＰＬＬ回路は、周知の技術により上記局部発振成分を生成する、周知の回路であるので、ここでは詳細な説明を省略する。

保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}は、上述したとおり、一端がＭＯＰ−ＩＣ１０１の端子ＣＮＴ＿ＩＮに接続されており、他端がローパスフィルタ９４に接続されている。

さらに、ＬＮＢ１００´を、図８に示す衛星放送受信システム７０のＬＮＢ７１として用いることにより、アンテナシステムを構成することが可能である。このとき、ＬＮＢ１００´は、入力導波管８１をアウトドアユニット７２に接続し、出力端子９１を、同軸ケーブル７５を通じてインドアユニット７６に接続すればよい。

〔保護抵抗の抵抗値と、保護抵抗によるダイオード群の保護効果との関係の検証〕
本実施の形態では、図１に示すように、端子ＣＮＴ＿ＩＮ側にカソードを、グランド側にアノードを接続した２段接続ダイオードを、ＥＳＤ対策回路として内蔵したＭＯＰ−ＩＣ１０１に対して、該端子ＣＮＴ＿ＩＮに保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}を接続した。これにより、本実施の形態では、該２段接続ダイオードのブレークダウン領域での過電圧による、各ダイオードの破壊を防止することを実現している。

図２は、端子ＣＮＴ＿ＩＮに印加される電圧Ｖ_{ＣＮＴ＿ＩＮ}のレベルと、ダイオードＤ_３およびＤ_４を流れる電流ΔＩ_{ＣＮＴ＿ＩＮ}の電流値との関係を示すグラフから、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値を決定するシミュレーションを示す図である。

まず、図２に示すように、ダイオードＤ_３およびＤ_４のブレークダウン時における、電圧Ｖ_{ＣＮＴ＿ＩＮ}のレベルと、逆方向電流（電流ΔＩ_{ＣＮＴ＿ＩＮ}）の電流値との実測値に基づいて、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値は、１Ｖ／２３ｍＡ≒４４Ωよりも若干高い、４７Ωとした。

図３は、ＬＮＢ１００´の出力端子９１に、オン状態の安定化電源１３１（図１４参照）を接続する前後における、経過時間（横軸）と、入力電圧Ｖ_ＩＮならびに電圧Ｖ_{ＣＮＴ＿ＩＮ}のレベル（縦軸）との関係を示すグラフである。図３に示すグラフは、上述したとおり、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値を４７Ωとした場合の例である。なお、図３中のＴ_Ｃが、該接続の直後に、オーバーシュートに起因して、電圧のレベルが最大となる瞬間を示している。

図３によれば、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値を４７Ωとした場合、オーバーシュートの発生時における、入力電圧Ｖ_ＩＮの最大レベルは、３１．３Ｖであった。そしてこの時、端子ＣＮＴ＿ＩＮに印加された電圧Ｖ_{ＣＮＴ＿ＩＮ}の最大レベルは、２５．３Ｖに抑制され、ダイオードＤ_３およびＤ_４は、破壊されなかった。

しかしながら、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値を４７Ωとした場合、１回きりの実験では、ダイオードＤ_３およびＤ_４が破壊されないという結果が出たものの、数回の接続実験を繰り返す中で、電圧Ｖ_{ＣＮＴ＿ＩＮ}が２６．５Ｖ以上となったことがあった。そしてこの時、ダイオードＤ_３および／またはＤ_４は、破壊された。ダイオードＤ_３および／またはＤ_４の破壊時、オーバーシュートの発生による、入力電圧Ｖ_ＩＮの最大レベルは、３４Ｖであった。以上のことから、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値を、図２のシミュレーションにより決定した４７Ωとすると、ダイオードＤ_３および／またはＤ_４の破壊を確実に防止するまでには至らないということが分かった。

そこで、続いては、オフ状態の安定化電源１３１を出力端子９１に接続した後、安定化電源１３１の出力スイッチにより電源電圧を発生させることで、オーバーシュートがほとんど発生しないようにした。このとき、入力電圧Ｖ_ＩＮは、オーバーシュートがほとんど発生していないため、定常状態となっている。

図４は、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値に応じた、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}による効果の検証結果を示す表およびグラフである。具体的に、図４の表は、定常状態にある入力電圧Ｖ_ＩＮのレベルに対する、電圧Ｖ_{ＣＮＴ＿ＩＮ}のレベルならびに電流ΔＩ_{ＣＮＴ＿ＩＮ}の電流値を、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値が１００Ω、２００Ω、３００Ω、および１ｋΩである場合の各々について測定した結果である。また、図４の「ＥＳＤダイオードのブレークダウン領域の電流増加」なるグラフは、図４の表から得られた、入力電圧Ｖ_ＩＮのレベル（横軸）と、電流ΔＩ_{ＣＮＴ＿ＩＮ}の電流値（縦軸）との関係を示したものである。また、図４の「ＥＳＤダイオード保護抵抗の効果」なるグラフは、図４の表から得られた、入力電圧Ｖ_ＩＮのレベル（横軸）と、電圧Ｖ_{ＣＮＴ＿ＩＮ}のレベル（縦軸）との関係を示したものである。ここでは、ダイオードＤ_３および／またはＤ_４が破壊される電圧Ｖ_{ＣＮＴ＿ＩＮ}のレベルとして、２６．５Ｖを定めた。

図４に示す測定結果によれば、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値が２００Ω以上であれば、たとえオーバーシュートに起因して、入力電圧Ｖ_ＩＮの最大レベルが４０Ｖになったとしても、電圧Ｖ_{ＣＮＴ＿ＩＮ}の最大レベルは、２６．５Ｖ未満に抑制されるという結果が得られた。

また、端子ＣＮＴ＿ＩＮは、入力された電圧値に応じた偏波切換を行うために、分圧用抵抗Ｒ_１およびＲ_２による分圧後の電圧を検出する、電圧検出回路１２１に接続されている。ここで、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値が、各分圧用抵抗の抵抗値（Ｒ_１：４２０ｋΩ、Ｒ_２：８０ｋΩ、計：５００ｋΩ）の比率に影響するほど大きいと、上記分圧後の電圧にばらつきが発生し、電圧検出回路１２１は、電圧の判定結果を誤ってしまう危険がある。

より具体的に、電圧検出回路１２１は、入力される上記分圧後の電圧が、所定の閾値を超えるか超えないかで、偏波切換を行うか否かを判定している。ＭＯＰ−ＩＣ１０１は、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}無しの状態における閾値が、約１５Ｖであるように設計されている。従って、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の追加に起因して、閾値と比較されるべき、上記分圧後の電圧が降下することで、相対的に、該閾値は高くなってしまう。該閾値が高くなると、電圧検出回路１２１は、誤判定を生じる可能性がある。具体的には、電圧Ｖ_{ＣＮＴ＿ＩＮ}＝１６Ｖの時に、Ｖ偏波の受信時からＨ偏波の受信時へと切り替わらないというケースもあり得る。

そこで、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値に対する、Ｖ偏波信号の受信時からＨ偏波信号の受信時へと偏波を切換るための偏波切換電圧の変動、ならびに、Ｈ偏波信号の受信時からＶ偏波信号の受信時へと偏波を切換るための偏波切換電圧の変動を確認した。この確認の結果を、図５に示した。

図５は、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値と、ＭＯＰ−ＩＣ１０１における偏波切換電圧のレベルとの関係を示す表およびグラフである。具体的に、図５の表は、
保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値（ＥＳＤダイオード保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}）
オーバーシュート発生時における電圧Ｖ_{ＣＮＴ＿ＩＮ}の最大レベル（Ｖ_{ＣＮＴ＿ＩＮ}のオーバーシュート電圧）
偏波切換電圧のレベル（偏波切換電圧）
偏波切換電圧のレベルの変動値（保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}無しの状態に対する、偏波切換電圧の変動値）
を示している。さらに、偏波切換電圧のレベル、および偏波切換電圧のレベルの変動値については、
Ｈ偏波信号の受信時からＶ偏波信号の受信時への偏波切換時（Ｈ−Ｐｏｌ⇒Ｖ−Ｐｏｌ）
Ｖ偏波信号の受信時からＨ偏波信号の受信時への偏波切換時（Ｖ−Ｐｏｌ⇒Ｈ−Ｐｏｌ）
両偏波切換時における各変動値の平均（Ａｖｅ：偏波切換電圧のレベルの変動値のみ）
を示している。

図５のグラフは、図５の表における、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値（横軸）と、両偏波切換時における各変動値の平均（縦軸）との関係を示したグラフである。

図５によれば、両偏波切換時における各変動値の平均で見ると、偏波切換電圧は、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値が１ｋΩ以上になると急激に高くなることがわかった。従って、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値は、１ｋΩ未満であるのが好ましいと考えられる。抵抗値１ｋΩ未満とは、すなわち、分圧用抵抗Ｒ_１およびＲ_２の抵抗値の合計（５００ｋΩ）の０．２％未満に相当する。通常、仮にＭＯＰ―ＩＣの外付けに分圧抵抗を設けた場合には、設計上、分圧用抵抗としてＤ公差の抵抗を使用する必要がある。Ｄ公差の抵抗は、公差０．５％であることからも、１ｋΩ未満という保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値は、妥当な値であると考えられる。

〔実施例〕
以上の図２〜図５に示す検証結果に基づいて、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値は、３００Ωとした。なおこのとき、両偏波切換時における各変動値の平均は、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}を設けない場合と比較して、約０．０４Ｖ高くなるにとどまっている。

図６は、ＬＮＢ１００´の出力端子９１に、オン状態の安定化電源１３１を接続する前後における、経過時間（横軸）と、入力電圧Ｖ_ＩＮならびに電圧Ｖ_{ＣＮＴ＿ＩＮ}のレベル（縦軸）との関係を示すグラフである。図６に示すグラフは、上述したとおり、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値を３００Ωとした場合の例である。なお、図６中のＴ_Ｃが、該接続の直後に、オーバーシュートに起因して、電圧のレベルが最大となる瞬間を示している。

図６によれば、保護抵抗Ｒ_{ＣＮＴ＿ＩＮ}の抵抗値を３００Ωとした場合、オーバーシュートの発生時における、入力電圧Ｖ_ＩＮの最大レベルは、３１．９Ｖであった。そしてこの時、端子ＣＮＴ＿ＩＮに印加された電圧Ｖ_{ＣＮＴ＿ＩＮ}の最大レベルは、２３．９Ｖに抑制され、ダイオードＤ_３および／またはＤ_４は、破壊されなかった。この接続実験は、１００台のＬＮＢ１００´に対して、それぞれ２０回繰り返した。結果、１００台のＬＮＢ１００´の全てにおいて、ダイオードＤ_３および／またはＤ_４の破壊は見られず、ブレークダウン領域での過電圧によるダイオードＤ_３および／またはＤ_４の破壊を防止することが実現できた。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、半導体集積回路に設けられた端子に発生するＥＳＤ（Electro Static Discharge：静電放電）への対策を施すために同半導体集積回路に設けられた、ダイオードを保護するダイオード保護回路、ＬＮＢ（Low Noise Block down-converter）、およびアンテナシステムに利用可能である。

１０１ ＭＯＰ−ＩＣ（半導体集積回路）
Ｄ_３およびＤ_４ 複数段のダイオード（ダイオード群）
Ｒ_１およびＲ_２ 分圧用抵抗
Ｒ_{ＣＮＴ＿ＩＮ} 保護抵抗（ダイオード保護回路）
１００´ ＬＮＢ
１０３ ミキサ（混合回路）
１０４ ＩＦアンプ（中間周波増幅器）

Claims (6)

1. 入力端子と、
   上記入力端子に印加された電圧を分圧する、複数の抵抗から成る分圧用抵抗と、
   一端が上記入力端子に接続されていると共に他端が接地されており、かつ、上記分圧用抵抗に流れる電流を所定値以下に抑制するための、１または複数のダイオードから成るダイオード群とを備えた半導体集積回路に接続される、上記ダイオード群を保護するダイオード保護回路であって、
   上記入力端子に接続される抵抗である保護抵抗を備え、
   上記保護抵抗は、
   上記ダイオード群を流れる電流に応じて、上記ダイオード群を構成するダイオードのいずれかが破壊される電圧未満にまで、上記保護抵抗に印加される電圧を降下させることによって、上記入力端子に印加される電圧を降下させ、
   上記分圧用抵抗が上記半導体集積回路に内蔵されており、上記保護抵抗が上記半導体集積回路の外部に設けられており、
   上記保護抵抗が炭素被膜抵抗または金属皮膜抵抗であることを特徴とするダイオード保護回路。
2. 上記保護抵抗の抵抗値は、上記分圧用抵抗を構成する抵抗の合成抵抗の値の０．２％未満であることを特徴とする請求項１に記載のダイオード保護回路。
3. 上記保護抵抗は、上記半導体集積回路の主電源電圧より大きい電圧、または上記半導体集積回路の定格電圧より大きい電圧が印加される、上記入力端子に接続されていることを特徴とする請求項１または２に記載のダイオード保護回路。
4. 請求項１〜３のいずれか１項に記載のダイオード保護回路と、上記半導体集積回路とを備えたＬＮＢ（Low Noise Block down-converter）。
5. 上記半導体集積回路は、
   ＰＬＬ（Phase Locked Loop）回路と、
   無線周波数を有する信号と、上記ＰＬＬ回路の出力信号とを混合することで、中間周波信号に変換する混合回路と、
   上記中間周波信号を増幅する中間周波増幅器とを備えることを特徴とする請求項４に記載のＬＮＢ。
6. 請求項４または５に記載のＬＮＢを備えたアンテナシステム。

Images