[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5423992B2 - 銅配線表面保護液および半導体回路の製造方法 - Google Patents

銅配線表面保護液および半導体回路の製造方法 Download PDF

Info

Publication number
JP5423992B2
JP5423992B2 JP2010529712A JP2010529712A JP5423992B2 JP 5423992 B2 JP5423992 B2 JP 5423992B2 JP 2010529712 A JP2010529712 A JP 2010529712A JP 2010529712 A JP2010529712 A JP 2010529712A JP 5423992 B2 JP5423992 B2 JP 5423992B2
Authority
JP
Japan
Prior art keywords
copper wiring
wiring material
copper
evaluation
material surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010529712A
Other languages
English (en)
Other versions
JPWO2010032616A1 (ja
Inventor
健二 山田
憲司 島田
裕嗣 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Original Assignee
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co Inc filed Critical Mitsubishi Gas Chemical Co Inc
Priority to JP2010529712A priority Critical patent/JP5423992B2/ja
Publication of JPWO2010032616A1 publication Critical patent/JPWO2010032616A1/ja
Application granted granted Critical
Publication of JP5423992B2 publication Critical patent/JP5423992B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明は、半導体回路素子製造工程や環境に由来する汚染、腐食、酸化、異物の発生から銅配線表面を保護し、清浄な銅配線表面を得るための銅配線表面保護液及びこれを用いた半導体回路の製造方法に関するものである。
従来、半導体回路素子の製造方法としては一般にリソグラフィー法が用いられている。このリソグラフィー法にて半導体回路素子を製造する場合、まず、シリコンウェハ等の半導体基板上に導電用配線材料となる金属膜等の導電薄膜層や配線間の絶縁を行う目的のシリコン酸化膜等の層間絶縁膜を形成する。その後、その表面にフォトレジストを均質に塗布して感光層を設けこれに選択的露光及び現像処理を行い所望のレジストパターンを形成する。次いでこのレジストパターンをマスクとして下層部の薄膜に選択的エッチング処理を施すことにより該薄膜に所望の配線パターンを形成し、マスクとして用いたレジストパターンを除去するという工程を経て製造される。
半導体回路素子においては高集積化が進み、パターン加工寸法の微細化が必要となっている。それに伴い、上記選択的エッチング処理はエッチングガスを用いるドライエッチング法が主流となっている。また、回路配線や電極材料には従来アルミニウムを主成分とする合金が用いられてきたが、高集積化された半導体回路素子の配線材料として用いるには抵抗が高すぎ、配線遅延による回路応答速度の低下、発熱量の増加、電流密度の増加によるエレクトロマイグレーション等の問題が懸念されるようになった。そこでこれらの問題を回避するために、アルミニウムを主成分とした合金よりも電気抵抗が小さくマイグレーション特性にも優れた銅あるいは銅を80質量%以上含んだ銅合金を用いた配線材料(以下、銅配線材料と称す)の開発、利用が広がりつつある。
しかしながら配線材料として有用な銅は、上記の選択的エッチング処理でエッチングガスを用いるドライエッチング法の適用は困難で、また層間絶縁膜等の絶縁材料と接するとその絶縁材料に銅配線材料中の銅が拡散してその絶縁性を低下させるという問題がある。さらに、銅配線材料は酸化を非常に受けやすいため表面が容易に酸化物となってしまう上、ウエットエッチングや、リンス等をする際の水溶液中でも腐食しやすい材料であることから取り扱いに注意を要する。
銅および銅を80質量%以上含んだ銅合金を配線材料として用いる場合、エッチングガスを用いるドライエッチング法を使用しない配線形成技術を用いる必要がある。そこで、ダマシン法と呼ばれる層間絶縁膜中に配線形状の溝を形成して銅配線材料等の金属を埋め込む配線形成技術が採用されている。
また、銅配線材料中の銅が絶縁材料に拡散しその絶縁性を低下させないようにするために銅の拡散を防止する膜(以下、拡散防止膜と称する)で銅配線を覆う等の処置を行う必要がある。この拡散防止膜はその機能上、銅配線材料と絶縁材料との間に形成される。その形成方法としては所望の形状に形成された層間絶縁膜等の絶縁材料に、一般的にバリア層、バリアメタルと呼ばれる拡散防止膜をスパッタ法やCVD法(Chemical Vapor Deposition:化学的気相成長法)等の成膜方法にて形成して絶縁材料を覆いその上に銅配線材料を形成する方法や、銅配線材料をメッキ法にて半導体基板上に形成後、余分な銅配線材料の除去並びに銅配線表面の平坦化のために化学機械研磨法(以下、CMPと称す)で平坦化後、その上に一般的にキャップ層、すなわちキャップメタルと呼ばれる拡散防止膜をスパッタ法やCVD法等にて形成し銅配線を覆う方法が採用されている。いずれの形成方法であっても拡散防止膜は銅配線材料表面と接するように形成される。これらバリア層、バリアメタル、キャップ層、キャップメタルと呼ばれる拡散防止膜に覆われる銅配線材料は、この拡散防止膜で覆われるまでの間、露出した状態となる。この露出した状態の銅は大気中の酸素の作用により容易に酸化され、拡散防止膜で覆われる前にその銅配線材料表面には酸化層が生じる。また、拡散防止膜を形成する工程に移るまでの待機時間によっては露出した銅配線材料表面上が著しく酸化し異物が発生したり、製造環境に由来する汚染、腐食、異物の発生等が生じたりすることがある。これらの不具合を回避するために拡散防止膜を形成する工程に移るまでの待機時間を制限しようとすると、煩雑で生産性、経済性の面からも不利益な状況が生じていた。
銅配線材料表面が露出する具体的な工程としては、層間絶縁膜や拡散防止膜をエッチングして配線形状の溝を形成し、その溝へ銅配線材料を埋め込む前述のダマシン法による配線形成工程がある。この工程において、銅配線材料表面が露出する場合としては、下記(1)および(2)のような場合が挙げられる。
すなわち、
(1)電気的導通をとるために下層の銅配線材料に到達するように層間絶縁膜や拡散防止膜(キャップメタル)をエッチングする工程で下層銅配線材料表面が露出する場合、
(2)上記(1)にて形成された配線形状の溝へ拡散防止膜(バリアメタル)や銅配線材料をメッキ法により形成後、CMPにて平坦化する工程で銅配線材料表面が露出する場合、である。
上記の(1)および(2)の場合には、洗浄液による洗浄工程や超純水等によるリンス工程、乾燥工程が含まれるため、これらの工程においても銅配線材料表面の酸化や腐食という銅配線材料表面状態の変化、変質が起きる。
具体的には前者(1)の配線形状の溝を形成するために層間絶縁膜をエッチングする工程でドライエッチング処理を用いた場合は、ドライエッチングガス、レジスト、被加工膜及びドライエッチング装置内の処理室部材等に起因する残渣(以下エッチング残渣と称する)が生成する。このエッチング残渣が存在すると高抵抗化を招いたり電気的に短絡が生じたりする等の要因となり好ましくない。そこで、このエッチング残渣を除去する為に一般的には洗浄液による洗浄を施し、洗浄直後に洗浄液を有機溶媒や超純水でリンスする工程がある。また、洗浄液がアルカリ性を示す場合、そのアルカリを中和するために炭酸水リンスを行うことがある。さらに、枚葉洗浄装置等で行われるスピンスプレー方式の洗浄工程の場合は、半導体基板の帯電防止のために超純水に代わり炭酸水を用いてリンスしたりすることも行われている。
後者(2)の銅配線材料をメッキ法により形成後その表面をCMPにて平坦化する工程においては、メッキ法にて形成された銅配線材料を所望の厚み、平坦性、配線パターンとするためにCMP工程にて酸化セリウム等の研磨粒子を含むスラリーと研磨パッドを用いて銅配線材料表面を研磨(CMP)した後、削られた余剰の銅や研磨された銅配線材料表面に残留している研磨粒子等が洗浄により除去される。この洗浄には超純水や炭酸水でリンスする工程が含まれる。このときの炭酸水はもとより、超純水は容易に大気中の二酸化炭素を吸収して弱酸性を示す。この弱酸性の水を用いてリンスを行うと銅配線材料表面は容易に腐食される。またリンス後の乾燥工程においても、半導体基板をスピンし水切り乾燥する方法、スピン回転する半導体基板上に空気を吹きかけて水分を飛ばし乾燥する方法、そして熱風、または蒸気を用い乾燥する方法等が用いられているものの、これらの乾燥方法によっては乾燥工程時に銅配線材料表面の酸化や変質を招く事がある。上記乾燥工程で銅配線材料表面の酸化や変質を防止できたとしてもこれらの工程の後で拡散防止膜が形成されるまでの間、露出した銅配線材料表面は大気中の酸素の作用により容易に酸化され、その銅配線材料表面には酸化層が形成される。そして、次工程までの待機時間の長さによっては露出した銅配線材料表面の酸化が著しく促進し異物が発生したり、製造環境に由来する汚染、腐食、異物等の発生が生じたりすることがある。
このように腐食や酸化により変質した銅配線材料は電気抵抗の上昇や拡散防止膜との密着性の低下、ボイドの発生等の要因となり好ましくない。さらに微細化が進む近年ではこれまでは許容されていたような微小な腐食や酸化膜厚の増加、異物等のわずかな変質でも半導体素子の性能に大きな影響を与え不良の要因となり大きな問題となっている。こうした不良の要因をなくし問題を回避するには配線材料となる銅あるいは銅を80質量%以上含んだ銅合金の表面状態をいかに清浄に保つかということが重要となる。
まず、前述のような洗浄工程での銅配線材料表面の酸化、腐食、異物等の変質が問題となる場合、金属変質防止方法としては水洗工程において溶存酸素を除去する脱酸素剤、腐食抑制剤、不動態皮膜の形成剤等を使用する方法が知られている。乾燥工程においては真空乾燥や窒素雰囲気での乾燥方法等を用いて銅表面の変質を防止する方法が知られている。水洗工程における溶存酸素を除去する脱酸素剤としては例えばヒドラジン、ヒドロキシルアミン、亜硫酸ソーダ、重亜硫酸ソーダ等の還元剤が使用されるが、水洗時における水中での銅配線材料表面の酸化や変質を防止することができても乾燥時あるいは乾燥後の銅配線材料表面の酸化や変質を完全に防止することはできない。また乾燥工程に真空乾燥や窒素雰囲気での乾燥法を用いても銅配線材料表面が露出している限り酸化や変質の防止は困難であるし、真空乾燥法や窒素雰囲気での乾燥法は設備費が高価になり作業効率も低く、さらに多くの窒素を使用することからコスト高になるため全く不利である。
その他の銅表面保護膜として特許文献1〜3には、アセチレンアルコールにヒドロキシルアミン類やヒドラジン類、アルキルアルコールを含んだ乾燥前処理液が開示されており、乾燥工程の酸化が抑制されるためムラ、シミ(変色)のない金属表面が得られることが開示されている。しかし金属の種類によっては酸化され易いものがあり、また半導体回路素子の製造工程などで用いられる弱酸性を示す純水を用いたリンス時の腐食の防止や、乾燥から次工程までの待機時間中に露出した銅配線材料表面に生じる不具合があった。
特許文献4〜6には、アセチレンアルコール類やアセチレンジオール類、およびそのエチレンオキシドやプロピレンオキシドを、有機酸や半導体製造工程に用いられる現像液、剥離液、洗浄液およびそのリンス液、CMPスラリーに混合し用いることが提案されている。しかし、半導体回路素子の製造工程などで銅配線材料表面上に生じる製造環境に由来する汚染、腐食、異物の発生を防止することはできない。
また、露出した銅表面の酸化や変質を要因とする半導体素子の不良を回避するために、変質防止抑制剤、又は防食剤を銅表面に付着させ金属と大気(酸素等)との接触を絶ち銅表面の酸化変質を抑制する方法がある。また、特許文献4の従来技術の欄には銅配線を用いた半導体回路素子の製造工程でのフォトレジスト剥離液に銅の防食剤としてベンゾトリアゾール(以下、BTAと略す)を使用することが記載されている。BTA等のアミン化合物やトリアゾール化合物を用いると、これらと銅との錯形成物が銅の表面に存在し清浄な銅表面を得ることは困難である。これらの防食剤が銅表面に存在する場合、変質した銅と同じく電気抵抗の上昇や拡散防止膜との密着性の低下、ボイド発生等の要因となるので好ましくない。また水に対する溶解性が低いトリアゾール化合物等を用いる場合、水リンス後でもウェハ表面に残留し、後工程に悪影響を与えるため好ましくない。更に、BTA等のトリアゾール化合物は生分解性が悪く廃液処理への負荷が大きい等の問題がある。
このように高集積化、微細化が進んだ高精度、高品質の半導体回路素子の製造を行うには、清浄な銅配線材料表面を維持して拡散防止膜を形成する事が極めて重要である。よって半導体回路素子の製造において、層間絶縁膜中に配線形状の溝を下層の銅配線材料に到達するように形成し、銅配線材料表面を露出させる工程や、銅あるいは銅合金をメッキ法により形成後その表面をCMPにて平坦化する工程で銅配線材料表面が露出する工程等から拡散防止膜を形成するまでの間、腐食や酸化等の変質や製造環境に由来する汚染から保護し清浄な銅配線材料表面を保つ技術が求められている。
特開平09−302325号公報 特開平10−8278号公報 特開2002−164315号公報 特開2000−162788号公報 特開2005−109452号公報 特開2006−251491号公報
本発明は、半導体回路素子の製造において、露出した銅配線材料表面を洗浄、水洗、乾燥等する工程や各工程間における待機時間において発生する腐食や酸化、異物発生等の変質や製造環境に由来する汚染に対し、拡散防止膜で銅配線材料を覆う工程の直前まで銅配線材料表面を保護し、清浄な銅配線材料表面を得る銅配線材料表面保護処理液並びにこれを用いた半導体回路素子の製造方法を提供することを目的とする。
本発明者らは上記課題を解決すべく鋭意検討を重ねた結果、アセチレンジオールのオキシアルキレン付加物(前記アルキレンを構成する炭素の数は2又は3)を含有する水溶液からなる銅配線材料表面保護液を使用することにより、銅配線材料表面の腐食や酸化、異物発生等の変質や製造環境からの汚染等から銅配線材料表面を効果的に保護し、その後の簡便な処理にて銅配線材料表面にそのアセチレンジオールのオキシアルキレン付加物が付着していない清浄な銅配線材料表面が得られることを見出し本発明に至った。
すなわち、本発明は下記の通りである。
[1] アセチレンジオールに炭素数2又は3のオキシアルキレンが付加してなるアセチレンジオールのオキシアルキレン付加物を含有する半導体素子製造用の銅配線材料表面保護液。
[2] 前記アセチレンジオールが、2,4,7,9−テトラメチル−5−デシン−4,7−ジオールおよび/または2,5,8,11−テトラメチル−6−ドデシン−5,8−ジオールである[1]に記載の銅配線材料表面保護液。
[3] 前記アセチレンジオールのオキシアルキレン付加物のオキシアルキレンのモル数が1〜10モルであることを特徴とする[1]に記載の銅配線材料表面保護液。
[4] 前記アセチレンジオールのオキシアルキレン付加物の前記オキシアルキレンがオキシエチレンであり、全炭素数が16〜34である[1]に記載の銅配線材料表面保護液。
[5] さらに、アルコール類及びグリコールエーテル類の少なくとも1種を含有する[1]に記載の銅配線材料表面保護液。
[6] シリコン基板上に絶縁膜および/または拡散防止膜を成膜後、スパッタ法により成膜された銅膜、その上にメッキ法により銅を80質量%以上含んだ銅配線を配した後、CMP(化学機械研磨)により平坦化した銅配線を含む半導体基板を形成する半導体回路素子製造において、銅配線材料表面が露出した半導体基板を[1]〜[5]のいずれかに記載の銅配線材料表面保護液を用いて接液処理する半導体回路素子の製造方法。
本発明によれば、半導体回路素子の製造において、露出した銅配線材料表面を洗浄、水洗、乾燥等する工程や各工程間における待機時間において発生する腐食や酸化、異物発生等の変質や製造環境に由来する汚染に対し、拡散防止膜で銅配線材料を覆う工程の直前まで銅配線材料表面を保護し、清浄な銅配線材料表面を得る銅配線材料表面保護処理液並びにこれを用いた半導体回路素子の製造方法を提供することができる。
[1.銅配線材料表面保護液]
本発明の半導体素子製造用の銅配線材料表面保護液は、アセチレンジオールに炭素数2又は3のオキシアルキレンが付加してなるアセチレンジオールのオキシアルキレン付加物(以下、「アセチレンジオールのオキシアルキレン付加物」ということがある)を含有する。
本発明は、半導体回路素子の製造において、露出した銅配線材料表面に腐食や酸化等の変質を発生させる要因となる水リンスや炭酸水リンス、大気や製造環境雰囲気等との接触に先立ち本発明の銅配線材料表面保護液で接液処理(接触処理)するものである。
接液処理により、露出した銅配線材料の表面には、アセチレンジオールのオキシアルキレン付加物が化学的もしくは物理的に吸着すると考えられる。この吸着成分(アセチレンジオールのオキシアルキレン付加物)の存在により、上記のような腐食や酸化等の変質を発生させる要因から銅配線材料の表面を保護することが可能になると推測される。また、この吸着成分は所定の処理により容易に除去することが可能であるため、拡散防止膜で銅配線材料を覆う工程の直前で除去することにより、変質等のない清浄な銅配線材料表面に拡散防止膜を形成することができる。
半導体回路素子の製造工程において、本発明の銅配線材料表面保護液が用いられるタイミングとしては、下記のようなものが挙げられる。すなわち、
(1)メッキ法にて銅配線材料を半導体基板上に成膜した後
(2)CMPにてその銅配線材料を所望の厚み、平坦性、配線パターンとするために酸化セリウム、酸化アルミニウム、酸化ケイ素等の研磨粒子を含むCMPスラリーと研磨パッドを用いて銅配線材料表面を研磨した後
(3)CMPにより削られた余剰の銅や研磨された銅配線材料表面に残留している研磨粒子等を洗浄除去した後、
(4)ダマシン法による配線形成工程において、例えばドライエッチング法を用いて絶縁膜材料である層間絶縁膜中に銅配線材料を埋め込むための配線形状の溝を下層の銅配線材料に到達するように形成し、その際に生じるエッチング残渣を除去するための洗浄液による洗浄を施した後、
等が挙げられる。
上記それぞれにおいて、乾燥や水リンス、炭酸水リンスに先立ち銅配線材料表面が露出した半導体基板を本発明の銅配線材料表面保護液で接液処理した後、乾燥する。これによりアセチレンジオールのオキシアルキレン付加物が吸着成分として銅配線材料表面に吸着し各工程時だけでなく乾燥後も銅配線材料表面の腐食や酸化、異物等による変質、および製造環境由来の汚染から保護され、次の拡散防止膜形成時の減圧や加熱処理等によって銅配線材料表面より簡便に除去され清浄な銅配線材料表面が得られる。
なお、接液処理後に、水リンスや炭酸水リンスを行う工程を再び設けてもよい。
本発明に係るアセチレンジオールは、例えば、2,4,7,9−テトラメチル−5−デシン−4,7−ジオール、2,5,8,11−テトラメチル−6−ドデシン−5,8−ジオール、2−ブチン−1,4−ジオール,3,6−ジメチル−4−オクチン−3,6−ジオールおよび3−へキシン−2,5−ジオールなどであり、特に好ましくは、2,4,7,9−テトラメチル−5−デシン−4,7−ジオールおよび/または2,5,8,11−テトラメチル−6−ドデシン−5,8−ジオールである。
本発明に係る炭素数2または3のオキシアルキレン化合物は、エチレンオキサイド(オキシエチレン)、プロピレンオキサイド(オキシプロピレン)であり、特に好ましくは、エチレンオキサイドである。
アセチレンジオールのオキシアルキレン付加物におけるオキシアルキレン化合物の付加割合は、アセチレンジオール1モルに対してオキシアルキレン化合物が1〜10モルであることが好ましく、2〜10モルであることがより好ましく、4〜10モルであることがさらに好ましい。
オキシアルキレン化合物が1〜10モルであることで、親水性が増し、水や溶媒への溶解が容易になり好適に用いることができる。
また、アセチレンジオールのオキシアルキレン付加物の全炭素数は16〜34であることが好ましく、22〜34であることがより好ましい。全炭素数が16〜34であることで、あまりに高い粘性を持ち取り扱いが煩雑になったりすることなく、また親水性と疎水性のバランスが取りやすくなり水や溶媒への溶解が容易で取り扱いが非常に簡便となり銅配線材料表面保護液として好適に使用することができる。
本発明に係るアセチレンジオールのオキシアルキレン付加物の濃度はその保護効果、水への溶解度等から適宜選定されるが、経済性と効果とのバランスを考慮すると0.001質量%〜3質量%であることが好ましい。経済性、銅表面保護効果等をさらに考慮するとアセチレンジオールのオキシアルキレン付加物の濃度は0.005質量%〜2質量%であることがより好ましく、0.01質量%〜1質量%であることがさらに好ましい。
本発明に用いる溶剤としては水を使用することが好ましいが、これと共にアルコール類、グリコールエーテル類を適宜混合して用いることも有効である。
アルコール類としては炭素数1〜10程度のアルコールが好ましく、特にメタノール、エタノール、イソプロパノールが好適である。
グリコールエーテル類としてはエチレングリコール、ジエチレングリコール、トリエチレングリコール、プロピレングリコール、ジプロピレングリコール、トリプロピレングリコール等のモノアルキルエーテル或いはジアルキルエーテルが好ましく、この中でもジエチレングリコールモノアルキルエーテルやジエチレングリコールジアルキルエーテル、ジプロピレングリコールモノアルキルエーテルやジプロピレングリコールジアルキルエーテル等が好適であり具体的にはジエチレングリコールモノメチルエーテルやジエチレングリコールモノブチルエーテル、ジプロピレングリコールモノメチルエーテル等が好適である。
また、乾燥時における乾燥効率を向上させるために、上記アルコール類、グリコールエーテル類以外にアミド、ジメチルスルホキシド等の有機溶媒の成分を混合して用いることも有効である。アミドとしてはN,N−ジメチルホルムアミド、N,N−ジメチルアセトアミド、N−メチル−2−ピロリドン等を例示することができるがこれらに限定されるものではない。また、上記以外として所望により本発明の目的を損なわない範囲で従来から半導体回路素子の製造に用いられる水溶液に使用されている酸、アルカリ、有機溶剤、キレート化合物や添加剤等を配合しても良い。
上記溶剤の水溶液中の濃度は、1質量%〜80質量%であることが好ましく、3質量%〜50質量%であることがより好ましく、5質量%〜30質量%であることがさらに好ましい。
本発明の銅配線材料表面保護液を用いて処理する処理装置、処理方法は半導体回路素子製造に用いられる処理装置、処理方法を用いることができる。例えば浸漬型処理装置を用いるバッチ処理でも、半導体基板を回転させながら本発明の銅配線材料表面保護液を噴射するスピンスプレー型処理装置や枚葉式処理装置でもよい。
浸漬型処理装置を用いて接液処理を行う場合の例としては、前工程の処理(メッキ銅を成膜してCMPを行った後や、CMPを行った後で洗浄した後、また、絶縁膜をドライエッチングした後のドライエッチング残渣を洗浄した後等)が完了し銅配線が露出した半導体基板を本発明の銅配線材料表面保護液の入った接液処理槽に浸漬処理し、所定時間後接液処理槽より取り出し、次いでリンス槽へ浸漬しその後乾燥する方法がある。
この際、接液処理槽に入った銅配線材料表面保護液の使用態様は槽下部から供給され槽上部よりオーバーフローし再度槽下部から供給される循環使用する場合や、銅配線材料表面保護液の循環なく処理槽に溜めた状態で接液処理する場合、接液処理槽自体が複数の多段接液処理する場合や、接液処理槽の中で半導体基板やその保持物を揺動して接液処理する場合、また超音波を併用する場合等、使用する接液処理装置仕様により適宜決められる。
同様にリンス槽も、超純水等がリンス槽下部から供給され槽上部よりオーバーフローする方式であったり、リンス槽が複数ある多段接液処理であったり、超純水等のリンス水が溜められたリンス槽に半導体基板を投入後リンス槽下部からリンス水を抜き出した後再度リンス槽にリンス水を溜めて抜き出すことを繰り返すクイックダンプ方式を採用でき、そのクイックダンプ方式でリンス槽にリンス水を溜める際リンス槽上部からスプレーにて半導体基板を洗いながら供給する方式等処理装置仕様により適宜決められる。
本発明の銅配線材料表面保護液により接触接液処理され、リンスされた半導体基板を乾燥する方法はリンス槽から取り出された後に回転を加えてリンス水を振り切ったり、熱風乾燥したり、イソプロピルアルコール等の乾燥性の良い有機溶剤を用いる方法が処理装置仕様により適宜決められる。
スピンスプレー型装置を用いる場合、チャンバー内に半導体基板をほぼ垂直に設置し、その半導体基板を回転させながらスプレーにて洗浄液を半導体基板上部より供給・噴霧する洗浄工程完了後、本発明の銅配線材料表面保護液を前述同様に回転する半導体基板へスプレーにて供給・噴霧することが好ましい。その後のリンス工程も、前述同様に回転する半導体基板へスプレーにて超純水等のリンス水を供給・噴霧すればよく、その後の乾燥は半導体基板を高速回転して振り切ったり、回転させながら加温した窒素や空気をチャンバーに供給して乾燥したりすればよい。
枚様式処理装置を用いる場合、水平に設置された半導体基板に洗浄液による洗浄やCMP処理、CMP後洗浄を施した後、回転する半導体基板上部より本発明の銅配線材料表面保護液を供給することが好ましい。その際、本発明の銅配線材料表面保護液を供給する方法としては、これを供給する供給ノズルを半導体基板の中心部だけではなく中心部よりずらし供給する方法、供給ノズルを半導体基板上で移動させながら供給する方法、半導体基板の回転数を変えながら水溶液等を供給する方法、半導体基板の回転を止め洗浄液やリンス水を半導体基板上に液盛りする方法等を適用することができる。リンスも前述同様に回転する半導体基板へ上部より超純水等のリンス水を供給すればよく、上記同様の方法を用いる事ができる。乾燥は半導体基板を高速回転して振り切る方法、窒素や空気を半導体基板に供給して吹き飛ばす等の方法を適用することができる。これらの処理時の半導体基板回転数や液供給量、水溶液等を循環使用、使い捨てにする等は用いる処理装置の仕様により適宜決められる。
本発明の銅配線材料表面保護液による接液処理時間は処理装置や処理方法により適宜決められ特に制限はない。実用的には5秒〜1000秒が好ましく、5秒〜900秒がより好ましく、5秒〜600秒がさらに好ましい。5秒以上とすることで接液処理の効果が十分に得られる。また、生産性、経済性の観点より1000秒以下とすることが適当である。
例えば、浸漬型処理装置やスピンスプレー型処理装置を用いるバッチ処理の場合、1つの処理槽で複数枚の半導体基板の同時処理が可能であることや処理装置の操作性の観点から、処理時間を600秒程度に設定する場合がある。
枚葉式処理装置の場合は、1つの処理槽で半導体基板を1枚毎に処理するものであること、数秒単位での処理時間管理が可能な処理方式であること等から5〜120秒の処理時間を設定する場合がある。
また処理時の水溶液温度、半導体基板の温度、処理雰囲気温度等も特に制限はないが、銅配線材料表面の酸化、変質の防止といった観点から5℃〜50℃が好ましく、10℃〜40℃がより好ましく、20℃〜30℃がさらに好ましい。処理雰囲気は窒素雰囲気等、銅配線材料表面の酸化の要因となる酸素のない状態での雰囲気が好ましく、生産性、経済性、用いる処理装置仕様等から勘案し適宜決定することができる。
銅配線材料表面保護剤を使用する場合は、以下の条件を満足するようにすることが好ましい。接液処理後に吸着成分を脱離させる際の温度は、40℃〜400℃とすることが好ましく、80℃〜350℃とすることがさらに好ましく、100℃〜300℃とすることがさらに好ましい。40℃以上とすることで銅配線材料表面保護剤による保護効果を十分な状態に維持することが可能で、400℃以下とすることで半導体回路素子にダメージが与えられるのを防ぐことができる。
また本発明の銅配線材料表面保護液中の成分を銅配線材料表面より脱離させる圧力は常圧下でも減圧下でも良く処理方法や処理装置により適宜決められ特に制限はない。減圧下の場合1×10-5Paより高真空とすることが好ましい。減圧下とするには処理装置の設備費が高価となる場合がある。
用いられる工程や脱離時に用いられる装置仕様によるが、実用的には常圧〜1×10-8Paが好ましく、常圧〜1×10-7Paがより好ましく、常圧〜1×10-5Paさらに好ましい。
本発明で処理される半導体回路素子は銅配線材料の露出面があればよく、その他の部材が共存してもかまわない。半導体回路素子を構成する部材としてはシリコン、非晶質シリコン、ポリシリコン、ガラスなどの基板材料、その上に積層される酸化シリコン、窒化シリコン、炭化シリコン、テトラエトキシシラン(以下、TEOSと称す)、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、コバルト、銅、タングステン及びこれらの誘導体や合金などの配線材料や絶縁材料などが挙げられる。また銅配線材料の露出面を有するガリウム−砒素、ガリウム−リン、インジウム−リン等の化合物半導体やクロム酸化物などの酸化物半導体等も対象となる。
[2.半導体回路素子の製造方法]
本発明の半導体回路素子の製造方法は、まず、シリコン基板上に絶縁膜および/または拡散防止膜を成膜し、さらにフォトリソ工程、ドライエッチング工程、ドライエッチング時に生じた残渣を除去する洗浄工程を経て所望の形状を形成する。さらにスパッタ法により成膜された銅膜、その上にメッキ法により銅を80質量%以上含んだ銅配線を設け、その後、化学機械研磨(CMP)により平坦化し、CMP工程に用いられた薬液を除去する為のCMP後洗浄等の洗浄工程を経て形成された銅配線並びに絶縁膜上に拡散防止膜、絶縁膜を成膜する。その後再度フォトリソ工程、ドライエッチング工程、洗浄工程、銅成膜工程等を繰り返し、銅配線を含む半導体基板を形成するが、各工程中や工程間において銅配線材料表面が露出した半導体基板を本発明の銅配線材料表面保護液を用いて接液処理するものである。
接液処理の条件は既述の通りである。このような接液処理を施すことで、清浄な銅配線材料表面を有する半導体回路素子が得られる。
次に実施例及び比較例を以下に示し本発明を具体的に説明する。ただし本発明は以下の実施例により何ら限定されるものではない。
(評価用基板サンプルの作製)
シリコン基板上に、500nm厚みのTEOS(テトラエトキシシラン)膜、10nm厚みの窒化タンタル膜、20nm厚みのタンタル膜をこの順に、CVD法(化学気相堆積法)により形成した。形成されたタンタル膜上に、スパッタ法で100nm厚みの銅膜を形成した後、メッキ法により銅を主成分とするメッキ銅膜を成膜し、このメッキ銅膜をCMPにより500nmの厚みになるように平坦化して半導体基板を作製し、これを評価用基板サンプルとした。
この評価用基板サンプルを用い、次のような評価を行った。
(評価−1 炭酸水腐食評価)
銅配線材料表面保護性能を評価するために、上記評価用基板サンプルを実施例、比較例に記載の条件、方法にて処理後、二酸化炭素を溶解させた超純水(比抵抗0.2MΩ・cm、以下炭酸水と称す)に25℃、5分間浸漬しその後窒素ブローにより乾燥した。このように処理した炭酸水処理済みサンプルの銅表面を高分解能電解放出形走査電子顕微鏡(以下、SEMと略す)で観察した。結果を下記表1に示す。なお、評価指標は下記の通りである。サンプル表面の銅が腐食しているもの(評価が×のもの)は保護性能が低いと判断した。
○:銅配線材料表面に腐食が観察されなかった。
×:銅配線材料表面に腐食が観察された。
(評価−2 多湿下曝露評価)
銅配線材料表面の変質抑制効果を評価するために、上記評価用基板サンプルを実施例、比較例に記載の条件、方法にて処理後、温度60℃、湿度60%に保持した恒温恒湿器(ヤマト科学製IW221A)内に設置し、そのまま4時間曝した。その後、サンプル表面をSEMにより観察した。結果を下記表1に示す。なお、評価指標は下記の通りである。サンプルの銅表面に異物が発生しているもの(評価が×のもの)は銅表面の変質抑制効果が低いと判断した。
○:銅配線材料表面に異物が観察されなかった。
×:銅配線材料表面に異物が観察された。
(評価−3 吸着成分の脱離性評価)
吸着成分の銅配線材料表面からの脱離性を確かめるために、下記表1に記載の条件下で加熱、あるいは加熱・減圧処理を行い、その後、炭酸水に25℃、5分間浸漬し銅配線材料表面をSEMで観察した。銅配線材料膜を加熱・減圧することにより吸着成分が銅配線材料表面から除去されている場合、炭酸水処理において銅配線材料表面に腐食が観察される。よって、評価−1では銅に腐食が見られないことが好ましい結果であったが、この評価−3では銅配線材料表面に腐食が見られることが好ましい結果となる。結果を下記表1に示す。なお、評価指標は下記の通りである。
○:銅配線材料表面の大部分に腐食が観察された。
×:銅配線材料表面に腐食が観察されなかった。
[実施例1]
評価用基板サンプルを、1質量%の2,4,7,9−テトラメチル−5−デシン−4,7−ジオールのオキシエチレン10mol付加物(全炭素数34)の水溶液に25℃、120秒間接液処理(浸漬処理)し超純水にてリンスした。
上記接液処理後のサンプルにて評価−1の炭酸水腐食評価を行ったところ銅配線材料表面に腐食は観察されなかった。
上記同様の接液処理をし窒素ブローにより乾燥したサンプルを評価−2の多湿下曝露評価を行ったところ銅配線材料表面に異物は観察されなかった。
上記同様の接液処理をし窒素ブローにより乾燥したサンプルを評価−3の吸着成分の脱離評価のため1×10-7Paの減圧下300℃で20分間加熱し更に炭酸水処理しSEM観察したところ、銅配線材料表面に腐食が観察され、吸着成分の脱離が確認された。
[実施例2]
評価用基板サンプルの銅配線材料表面の酸化膜を除去するために1%フッ化水素水溶液(以下、HF水)に25℃60秒間接液後超純水リンスした。その後、0.1質量%の2,4,7,9−テトラメチル−5−デシン−4,7−ジオールのオキシエチレン10mol付加物(全炭素数34)の水溶液に評価用基板サンプルを25℃150秒間接液処理し超純水にてリンスした。
このサンプルにて評価−1の炭酸水腐食評価を行ったところ銅配線材料表面に腐食は観察されなかった。
上記同様の接液処理をし窒素ブローにより乾燥したサンプルを評価−2の多湿下曝露評価を行ったところ銅配線材料表面に異物は観察されなかった。
上記同様の接液処理をし窒素ブローにより乾燥したサンプルを評価−3の吸着成分の脱離評価のため1×10-7Paの減圧下250℃で10分間加熱し更に炭酸水処理しSEM観察したところ、銅配線材料表面に腐食が観察され、吸着成分の脱離が確認された。
[実施例3]
評価用基板サンプルを1%HF水に25℃60秒接液した後超純水リンス後、窒素ブローせずに1質量%の2,5,8,11−テトラメチル−6−ドデシン−5,8−ジオールのオキシエチレン4mol付加物(全炭素数24)の50質量%イソプロピルアルコール水溶液に25℃、180秒間接液処理し、超純水にてリンスした。
このサンプルにて評価−1の炭酸水腐食評価を行ったところ銅配線材料表面に腐食は観察されなかった。
上記同様の接液処理をし窒素ブローにより乾燥したサンプルを評価−2の多湿下曝露評価を行ったところ銅配線材料表面に異物は観察されなかった。
上記同様の接液処理をし窒素ブローにより乾燥したサンプルを評価−3の吸着成分の脱離評価のため1×10-7Paの減圧下350℃で10分間加熱し更に炭酸水処理しSEM観察したところ、銅配線材料表面に腐食が観察され、吸着成分の脱離が確認された。
[実施例4]
評価用基板サンプルを、0.08質量%の2,5,8,11−テトラメチル−6−ドデシン−5,8−ジオールのオキシエチレン4mol付加物(全炭素数24)の水溶液に25℃600秒間接液処理し、超純水にてリンスした。
このサンプルにて評価−1の炭酸水腐食評価を行ったところ銅配線材料表面に腐食は観察されなかった。
上記同様の接液処理をし窒素ブローにより乾燥したサンプルを評価−2の多湿下曝露評価を行ったところ銅配線材料表面に異物は観察されなかった。
上記同様の接液処理をし窒素ブローにより乾燥したサンプルを評価−3の吸着成分の脱離評価のため1×10-7Paの減圧下400℃で10分間加熱し更に炭酸水処理しSEM観察したところ、銅配線材料表面に腐食が観察され、吸着成分の脱離が確認された。
[実施例5]
評価用基板サンプルを1%HF水に25℃60秒接液させた後、0.5質量%の2,4,7,9−テトラメチル−5−デシン−4,7−ジオールのオキシエチレン4mol付加物(全炭素数22)の50質量%メチルアルコール水溶液を25℃120秒間接液処理し、超純水にてリンスした。
このサンプルにて評価−1の炭酸水腐食評価を行ったところ銅配線材料表面に腐食は観察されなかった。
上記同様の接液処理をし窒素ブローにより乾燥したサンプルを評価−2の多湿下曝露評価を行ったところ銅配線材料表面に異物は観察されなかった。
上記同様の接液処理をし窒素ブローにより乾燥したサンプルを評価−3の吸着成分の脱離評価のため1×10-7Paの減圧下350℃で10分間加熱し更に炭酸水処理しSEM観察したところ、銅配線材料表面に腐食が観察され、吸着成分の脱離が確認された。
[実施例6]
評価用基板サンプルを0.5質量%の2,4,7,9−テトラメチル−5−デシン−4,7−ジオールのオキシエチレン6mol付加物(全炭素数26)の70質量%エチレングリコール水溶液を25℃150秒間接液処理し、超純水にてリンスした。
このサンプルにて評価−1の炭酸水腐食評価を行ったところ銅配線材料表面に腐食は観察されなかった。
上記同様の接液処理をし窒素ブローにより乾燥したサンプルを評価−2の多湿下曝露評価を行ったところ銅配線材料表面に異物は観察されなかった。
上記同様の接液処理をし窒素ブローにより乾燥したサンプルを評価−3の吸着成分の脱離評価のため1×10-7Paの減圧下300℃で15分間加熱し更に炭酸水処理しSEM観察したところ、銅配線材料表面に腐食が観察され、吸着成分の脱離が確認された。
[実施例7]
評価用基板サンプルを1%HF水に25℃60秒接液させた後、1質量%の2,4,7,9−テトラメチル−5−デシン−4,7−ジオールのオキシエチレン8mol付加物(全炭素数30)の30質量%エチルアルコール水溶液に25℃90秒間接液処理し、超純水にてリンスした。
このサンプルにて評価−1の炭酸水腐食評価を行ったところ銅配線材料表面に腐食は観察されなかった。
上記同様の接液処理をし窒素ブローにより乾燥したサンプルを評価−2の多湿下曝露評価を行ったところ銅配線材料表面に異物は観察されなかった。
上記同様の接液処理をし窒素ブローにより乾燥したサンプルを評価−3の吸着成分の脱離評価のため1×10-7Paの減圧下400℃で10分間加熱し更に炭酸水処理しSEM観察したところ、銅配線材料表面に腐食が観察され、吸着成分の脱離が確認された。
[実施例8]
評価用基板サンプルを1%HF水に25℃60秒接液した後超純水リンス後、窒素ブローせずに1質量%の2,5,8,11−テトラメチル−6−ドデシン−5,8−ジオールのオキシエチレン4mol付加物(全炭素数24)の60質量%ジプロピレングリコールモノメチルエーテル水溶液に25℃120秒間接液処理し、超純水にてリンスした。
このサンプルにて評価−1の炭酸水腐食評価を行ったところ銅配線材料表面に腐食は観察されなかった。
上記同様の接液処理し窒素ブローにより乾燥したサンプルを評価−2の多湿下曝露評価を行ったところ銅配線材料表面に異物は観察されなかった。
上記同様の接液処理し窒素ブローにより乾燥したサンプルを評価−3の吸着成分の脱離評価のため1×10-7Paの減圧下300℃で15分間加熱し更に炭酸水処理しSEM観察したところ、銅配線材料表面に腐食が観察され、吸着成分の脱離が確認された。
[実施例9]
評価用基板サンプルを0.01質量%の2,4,7,9−テトラメチル−5−デシン−4,7−ジオールのオキシエチレン10mol付加物(全炭素数34)の20質量%イソプロパノール水溶液に25℃600秒間接液処理し、超純水にてリンスした。
このサンプルにて評価−1の炭酸水腐食評価を行ったところ銅配線材料表面に腐食は観察されなかった。
上記同様の接液処理をし窒素ブローにより乾燥したサンプルを評価−2の多湿下曝露評価を行ったところ銅配線材料表面に異物は観察されなかった。
上記同様の接液処理をし窒素ブローにより乾燥したサンプルを評価−3の吸着成分の脱離評価のため1×10-7Paの減圧下200℃で15分間加熱し更に炭酸水処理しSEM観察したところ、銅配線材料表面に腐食が観察され、成分脱離が確認された。
[比較例1]
評価用基板サンプルを銅配線材料表面の酸化膜を除去するための1質量%−HF水処理や接液処理することなく評価−1、評価−2を行った。
評価−1の炭酸水腐食評価を行ったところ銅配線材料表面には腐食が観察された。
評価−2の多湿下曝露評価を行ったところ銅配線材料表面に異物が観察された。
評価−1にて効果がなかったため、評価−3は行わなかった。
[比較例2]
評価用基板サンプルの銅配線材料表面の酸化膜を除去するために1質量%HF水に25℃60秒間浸漬後、超純水にてリンスし窒素ブローして乾燥した。
このサンプルにて評価−1の炭酸水腐食評価を行ったところ銅配線材料表面に腐食が観察された。
上記同様の1質量%HF水による処理をし、乾燥したサンプルにて評価−2の多湿下曝露評価を行ったところ銅配線材料表面に異物が観察された。
評価−1にて効果がなかったため、評価−3は行わなかった。
[比較例3]
評価用基板サンプルを接液処理として、0.5質量%イミノ二酢酸水溶液に25℃120秒間浸漬し超純水にてリンスした。
このサンプルにて評価−1の炭酸水腐食評価を行ったところ銅表面に腐食が観察された。
上記同様の接液処理をし乾燥したサンプルにて評価−2の多湿下曝露評価を行ったところ銅配線材料表面に異物は観察されなかった。
評価−1にて効果がなかったため、評価−3は行わなかった。
[比較例4]
評価用基板サンプルを接液処理として、0.5質量%の2,5−ジメチル−3−へキシン−2,5−ジオールの20質量%イソプロピルアルコール水溶液に25℃120秒間浸漬し超純水にてリンスした。
このサンプルにて評価−1の炭酸水腐食評価を行ったところ銅配線材料表面に腐食が観察された。
上記同様の接液処理後に窒素ブローしたサンプルにて評価−2の多湿下曝露評価を行ったところ銅配線材料表面に異物が観察された。
評価−1にて効果がなかったため、評価−3は行わなかった。
[比較例5]
評価用基板サンプルを接液処理として、0.01質量%D−α−トコフェロールの30質量%エチルアルコール水溶液に25℃120秒間浸漬し超純水にてリンスした。
このサンプルにて評価−1の炭酸水腐食評価を行ったところ銅表面に腐食が観察された。
上記同様の接液処理後に窒素ブローしたサンプルにて評価−2の多湿下曝露評価を行ったところ銅配線材料表面に異物が観察された。
評価−1にて効果がなかったため、評価−3は行わなかった。
[比較例6]
評価用基板サンプルを接液処理として、0.15質量%メルカプトコハク酸水溶液に25℃120秒間浸漬し超純水にてリンスした。
このサンプルにて評価−1の炭酸水腐食評価を行ったところ銅表面に腐食は観察されなかった。
上記同様の接液処理をし窒素ブローにより乾燥したサンプルを評価−2の多湿下曝露評価を行ったところ銅配線材料表面に異物は観察されなかった。
上記同様の接液処理をし窒素ブローにより乾燥したサンプルを評価−3の成分脱離評価のため、1×10-7Paの減圧下200℃で10分間加熱し更に炭酸水処理しSEM観察したところ、銅配線材料表面に腐食が観察されず、吸着成分の脱離が確認されなかった。
[比較例7]
評価用基板サンプルをHF水に25℃60秒間接液した後超純水にてリンスし、接液処理として、0.15質量%5−メチル−1H−ベンゾトリアゾール水溶液に25℃120秒間浸漬し超純水にてリンスした。
このサンプルにて評価−1の炭酸水腐食評価を行ったところ銅表面に腐食は観察されなかった。
上記同様の接液処理後に窒素ブローしたサンプルにて評価−2の多湿下曝露評価を行ったところ銅配線材料表面に異物が観察された。
上記同様の接液処理をし窒素ブローにより乾燥したサンプルを評価−3の吸着成分脱離評価のため1×10-7Paの減圧下200℃で10分間加熱し更に炭酸水処理しSEM観察したところ、銅配線材料表面に腐食が観察されず、吸着成分の脱離が確認されなかった。
これら実施例1〜9、比較例1〜7の結果を表1、表2にまとめて示す。表1、表2に示したように、本発明を適用した実施例1〜9においては銅表面の保護効果に優れ、また、吸着成分が簡便に銅表面より取り除くかれることがわかる。
Figure 0005423992
Figure 0005423992

Claims (6)

  1. シリコン基板上に絶縁膜および/または拡散防止膜を成膜後、スパッタ法により成膜された銅膜、その上にメッキ法により銅を80質量%以上含んだ銅配線を配した後、CMP(化学機械研磨)により平坦化した後の銅配線材料表面保護液であって、アセチレンジオールに炭素数2又は3のオキシアルキレンが付加してなるアセチレンジオールのオキシアルキレン付加物を含有する半導体素子製造用の銅配線材料表面保護液。
  2. 前記アセチレンジオールが、2,4,7,9−テトラメチル−5−デシン−4,7−ジオールおよび/または2,5,8,11−テトラメチル−6−ドデシン−5,8−ジオールである請求項1に記載の銅配線材料表面保護液。
  3. 前記アセチレンジオールのオキシアルキレン付加物のオキシアルキレンのモル数が1〜10モルであることを特徴とする請求項1に記載の銅配線材料表面保護液。
  4. 前記アセチレンジオールのオキシアルキレン付加物の前記オキシアルキレンがオキシエチレンであり、全炭素数が16〜34である請求項1に記載の銅配線材料表面保護液。
  5. さらに、アルコール類及びグリコールエーテル類の少なくとも1種を含有する請求項1に記載の銅配線材料表面保護液。
  6. シリコン基板上に絶縁膜および/または拡散防止膜を成膜後、スパッタ法により成膜された銅膜、その上にメッキ法により銅を80質量%以上含んだ銅配線を配した後、CMP(化学機械研磨)により平坦化した後の銅配線を含む半導体基板を形成する半導体回路素子製造において、銅配線材料表面が露出した半導体基板を請求項1〜5のいずれか1項に記載の銅配線材料表面保護液を用いて接液処理する半導体回路素子の製造方法。
JP2010529712A 2008-09-19 2009-09-02 銅配線表面保護液および半導体回路の製造方法 Active JP5423992B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010529712A JP5423992B2 (ja) 2008-09-19 2009-09-02 銅配線表面保護液および半導体回路の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008240671 2008-09-19
JP2008240671 2008-09-19
PCT/JP2009/065320 WO2010032616A1 (ja) 2008-09-19 2009-09-02 銅配線表面保護液および半導体回路の製造方法
JP2010529712A JP5423992B2 (ja) 2008-09-19 2009-09-02 銅配線表面保護液および半導体回路の製造方法

Publications (2)

Publication Number Publication Date
JPWO2010032616A1 JPWO2010032616A1 (ja) 2012-02-09
JP5423992B2 true JP5423992B2 (ja) 2014-02-19

Family

ID=42039449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010529712A Active JP5423992B2 (ja) 2008-09-19 2009-09-02 銅配線表面保護液および半導体回路の製造方法

Country Status (6)

Country Link
US (1) US8420529B2 (ja)
JP (1) JP5423992B2 (ja)
KR (1) KR101588485B1 (ja)
CN (1) CN102160151B (ja)
TW (1) TWI444503B (ja)
WO (1) WO2010032616A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401336B2 (en) 2014-11-04 2016-07-26 International Business Machines Corporation Dual layer stack for contact formation

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010032616A1 (ja) * 2008-09-19 2010-03-25 三菱瓦斯化学株式会社 銅配線表面保護液および半導体回路の製造方法
JP6022490B2 (ja) * 2013-08-27 2016-11-09 東京エレクトロン株式会社 基板処理方法、基板処理システムおよび記憶媒体
KR20210090294A (ko) * 2017-01-18 2021-07-19 엔테그리스, 아이엔씨. 표면으로부터 세리아 입자를 제거하기 위한 조성물 및 방법
JP7191591B2 (ja) * 2018-08-27 2022-12-19 株式会社Screenホールディングス 基板処理方法
CN110047735A (zh) * 2019-04-02 2019-07-23 深圳市华星光电技术有限公司 金属结构湿制程处理方法、tft制备方法、tft及显示装置
JP2023131657A (ja) * 2022-03-09 2023-09-22 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310596A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 金属膜cmp用スラリー、研磨方法、および半導体装置の製造方法
JP2008199036A (ja) * 2001-10-31 2008-08-28 Hitachi Chem Co Ltd 研磨液及び研磨方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE506265C2 (sv) * 1995-04-28 1997-11-24 Akzo Nobel Nv Vattenhaltig komposition innehållande en alkylglykosid och användning därav som vätmedel
JP3755548B2 (ja) 1996-05-09 2006-03-15 三菱瓦斯化学株式会社 金属の乾燥前処理剤及び乾燥方法
JP3594057B2 (ja) 1996-06-21 2004-11-24 三菱瓦斯化学株式会社 金属乾燥方法
JP2000162788A (ja) 1998-11-27 2000-06-16 Tokyo Ohka Kogyo Co Ltd 銅配線形成基板に用いるホトレジスト用剥離液組成物およびこれを用いたレジスト剥離方法
JP3941284B2 (ja) * 1999-04-13 2007-07-04 株式会社日立製作所 研磨方法
JP4742417B2 (ja) 2000-11-29 2011-08-10 三菱瓦斯化学株式会社 半導体素子の製造方法
JP4850167B2 (ja) 2001-10-31 2012-01-11 日立化成工業株式会社 研磨液及び研磨方法
JP3692067B2 (ja) * 2001-11-30 2005-09-07 株式会社東芝 銅のcmp用研磨スラリーおよびそれを用いた半導体装置の製造方法
JP3974127B2 (ja) 2003-09-12 2007-09-12 株式会社東芝 半導体装置の製造方法
JP4988165B2 (ja) 2005-03-11 2012-08-01 関東化学株式会社 フォトレジスト剥離液組成物及びフォトレジストの剥離方法
US8349207B2 (en) * 2007-03-26 2013-01-08 Jsr Corporation Aqueous dispersion for chemical mechanical polishing and chemical mechanical polishing method for semiconductor device
WO2010032616A1 (ja) * 2008-09-19 2010-03-25 三菱瓦斯化学株式会社 銅配線表面保護液および半導体回路の製造方法
JP4631963B2 (ja) * 2008-12-02 2011-02-16 ブラザー工業株式会社 インクジェット記録装置およびインクジェット記録方法
RU2522749C2 (ru) * 2009-07-31 2014-07-20 Зм Инновейтив Пропертиз Компани Соединения фторполимера, содержащие многоатомные соединения, и способы из производства
JP5491806B2 (ja) * 2009-09-18 2014-05-14 富士フイルム株式会社 インクジェットヘッド洗浄用メンテナンス液、インクセット及びメンテナンス方法
JP2012193268A (ja) * 2011-03-16 2012-10-11 Fujifilm Corp インク組成物

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008199036A (ja) * 2001-10-31 2008-08-28 Hitachi Chem Co Ltd 研磨液及び研磨方法
JP2006310596A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 金属膜cmp用スラリー、研磨方法、および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401336B2 (en) 2014-11-04 2016-07-26 International Business Machines Corporation Dual layer stack for contact formation

Also Published As

Publication number Publication date
JPWO2010032616A1 (ja) 2012-02-09
TWI444503B (zh) 2014-07-11
TW201022474A (en) 2010-06-16
CN102160151B (zh) 2014-10-15
WO2010032616A1 (ja) 2010-03-25
US8420529B2 (en) 2013-04-16
KR20110088496A (ko) 2011-08-03
KR101588485B1 (ko) 2016-01-25
CN102160151A (zh) 2011-08-17
US20110237071A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
KR101331747B1 (ko) 반도체 기판 처리 조성물
JP5423992B2 (ja) 銅配線表面保護液および半導体回路の製造方法
EP1888735B1 (en) Copper passivating post-chemical mechanical polishing cleaning composition and method of use
KR101140970B1 (ko) Cmp 후 세정을 위한 개선된 산성 화학
KR100822156B1 (ko) 잔재물을 제거하기 위한 수성 세정 조성물 및 이것을사용하는 방법
JP4221191B2 (ja) Cmp後洗浄液組成物
US20080076688A1 (en) Copper passivating post-chemical mechanical polishing cleaning composition and method of use
WO2001097268A1 (fr) Composion detergente
US20060205623A1 (en) Composition for photoresist stripping solution and process of photoresist stripping
US20130045597A1 (en) Liquid composition for cleaning semiconductor substrate and method of cleaning semiconductor substrate using the same
JP4375991B2 (ja) 半導体基板洗浄液組成物
CN102399648A (zh) 一种含氟清洗液
JP5170477B2 (ja) 銅配線表面保護液および半導体回路素子の製造方法
US7985297B2 (en) Method of cleaning a quartz part
EP2687589A2 (en) Copper passivating post-chemical mechanical polishing cleaning composition and method of use
CN102569023A (zh) 一种减少金属腐蚀的清洗方法
KR100661240B1 (ko) 구리의 화학기계적연마 후 세정 방법
CN109976110A (zh) 一种清洗液

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131112

R151 Written notification of patent or utility model registration

Ref document number: 5423992

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151