[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5422889B2 - Solid-state imaging device and imaging apparatus using the same - Google Patents

Solid-state imaging device and imaging apparatus using the same Download PDF

Info

Publication number
JP5422889B2
JP5422889B2 JP2007337070A JP2007337070A JP5422889B2 JP 5422889 B2 JP5422889 B2 JP 5422889B2 JP 2007337070 A JP2007337070 A JP 2007337070A JP 2007337070 A JP2007337070 A JP 2007337070A JP 5422889 B2 JP5422889 B2 JP 5422889B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
solid
pixels
conversion unit
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007337070A
Other languages
Japanese (ja)
Other versions
JP2009158800A (en
Inventor
円 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2007337070A priority Critical patent/JP5422889B2/en
Publication of JP2009158800A publication Critical patent/JP2009158800A/en
Application granted granted Critical
Publication of JP5422889B2 publication Critical patent/JP5422889B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Description

本発明は、   The present invention

近年、ビデオカメラや電子スチルカメラ等の撮像装置が広く一般に普及している。これらのカメラには、CCD型や増幅型などの固体撮像素子が使用されている。これらの固体撮像素子では、入射光の光量に応じて信号電荷を生成する光電変換部を有する画素が、マトリクス状に複数配置されている。増幅型の固体撮像素子では、画素の光電変換部にて生成・蓄積された信号電荷を画素に設けられた増幅部に導き、増幅部で増幅した信号を画素から出力する。   In recent years, imaging devices such as video cameras and electronic still cameras have been widely used. These cameras use a solid-state imaging device such as a CCD type or an amplification type. In these solid-state imaging devices, a plurality of pixels having photoelectric conversion units that generate signal charges according to the amount of incident light are arranged in a matrix. In an amplification type solid-state imaging device, signal charges generated and accumulated in a photoelectric conversion unit of a pixel are guided to an amplification unit provided in the pixel, and a signal amplified by the amplification unit is output from the pixel.

カメラなどの撮像装置では、自動焦点調節を実現するため、撮影レンズの焦点調節状態を検出する必要がある。従来は、固体撮像素子とは別個に焦点検出素子が設けられていた。しかし、その場合には、焦点検出素子やこれに光を導く焦点検出用光学系の分だけ、コストが増大したり装置が大型となったりする。   In an imaging device such as a camera, it is necessary to detect the focus adjustment state of the photographing lens in order to realize automatic focus adjustment. Conventionally, a focus detection element has been provided separately from the solid-state imaging element. However, in that case, the cost increases or the size of the apparatus increases by the amount of the focus detection element and the focus detection optical system that guides light to the focus detection element.

そこで、近年、焦点検出方式としていわゆる瞳分割位相差方式(瞳分割方式又は位相差方式などと呼ばれる場合もある。)を採用しつつ、焦点検出素子としても用いることができるように構成した固体撮像素子が提案されている(例えば、下記特許文献1)。瞳分割位相差方式は、撮影レンズの通過光束を瞳分割して一対の分割像を形成し、そのパターンズレ(位相シフト量)を検出することで、撮影レンズのデフォーカス量を検出するものである。   Therefore, in recent years, a so-called pupil division phase difference method (sometimes called a pupil division method or a phase difference method) is adopted as a focus detection method, and solid-state imaging configured to be used as a focus detection element. An element has been proposed (for example, Patent Document 1 below). The pupil division phase difference method detects the defocus amount of the photographing lens by forming a pair of divided images by dividing the light beam passing through the photographing lens into pupils and detecting the pattern shift (phase shift amount). is there.

特許文献1に開示された固体撮像素子では、2分割された光電変換部を有する複数の画素が、設けられている。2分割された光電変換部の一方部分と他方部分との間にはフローティングディフュージョンが配置され、このフローティングディフュージョンによって光電変換部が2分割されている。このような光電変換部上に、マイクロレンズが画素に対して1対1に設けられている。2分割された光電変換部は、マイクロレンズによって撮影レンズの射出瞳と略結像関係(すなわち、略共役)となる位置に配置されている。以上述べた関係から、各画素において、2分割された光電変換部の一方部分は、撮影レンズの射出瞳の一部の領域であって前記射出瞳の中心から所定方向へ偏心した領域からの光束を選択的に受光して光電変換することになる。また、各画素において、2分割された光電変換部の他方部分は、撮影レンズの射出瞳の一部の領域であって前記射出瞳の中心から反対方向へ偏心した領域からの光束を選択的に受光して光電変換することになる。   In the solid-state imaging device disclosed in Patent Document 1, a plurality of pixels each having a photoelectric conversion unit divided into two are provided. A floating diffusion is arranged between one part and the other part of the two-divided photoelectric conversion unit, and the photoelectric conversion unit is divided into two by this floating diffusion. On such a photoelectric conversion unit, microlenses are provided on a one-to-one basis with respect to pixels. The two-divided photoelectric conversion unit is disposed at a position that is substantially image-formed (ie, substantially conjugate) with the exit pupil of the photographing lens by the microlens. From the relationship described above, in each pixel, one part of the photoelectric conversion unit divided into two is a light beam from a region that is a part of the exit pupil of the photographing lens and decentered in a predetermined direction from the center of the exit pupil. Is selectively received and photoelectrically converted. Further, in each pixel, the other part of the photoelectric conversion unit divided into two is selectively a light beam from a region that is a part of the exit pupil of the photographing lens and decentered in the opposite direction from the center of the exit pupil. Light is received and photoelectrically converted.

特許文献1に開示された固体撮像素子では、焦点検出時には、2分割された光電変換部を持つ各画素の2分割光電変換部の一方部分の信号及び他方部分の信号が、異なるタイミングで前記フローティングディフュージョンに転送されて、それぞれ個別に読み出される。そして、瞳分割位相差方式の原理に従って、それらの信号に基づいて、撮影レンズの焦点調節状態が検出される。   In the solid-state imaging device disclosed in Patent Document 1, at the time of focus detection, the signal of one part and the signal of the other part of the two-divided photoelectric conversion unit of each pixel having the photoelectric conversion unit divided into two are floating at different timings. It is transferred to the diffusion and read out individually. Then, according to the principle of the pupil division phase difference method, the focus adjustment state of the photographing lens is detected based on these signals.

ところで、下記特許文献2には、各画素の光電変換部が2分割されおらず焦点検出機能を有していない通常の固体撮像素子において、光電変換部への集光効率を高めるために、基板上に形成された層間膜に、間隙が、前記基板の法線方向から見た平面視で前記光電変換部を囲むように形成された固体撮像素子が開示されている。   By the way, in the following Patent Document 2, in a normal solid-state imaging device in which the photoelectric conversion unit of each pixel is not divided into two and does not have a focus detection function, a substrate is provided to increase the light collection efficiency to the photoelectric conversion unit. A solid-state imaging device is disclosed in which a gap is formed in an interlayer film formed thereon so as to surround the photoelectric conversion unit in a plan view as viewed from the normal direction of the substrate.

また、下記特許文献3には、各画素の光電変換部が2分割されおらず焦点検出機能を有していない固体撮像素子であって、各画素の露光時間が一定となる全画素同時の電子シャッタ動作を実現するために、各画素において、光電変換部と増幅部との間に当該光電変換部からの電荷を一時的に蓄積する電荷格納部を設けた固体撮像素子が開示されている。そして、特許文献3に開示された固体撮像素子では、前記電荷格納部への光入射を低減してその光入射による偽信号の発生を抑えるために、基板上に形成された層間膜に、間隙が、前記基板の法線方向から見た平面視で前記電荷格納部を囲むように形成されている。
特開2003−244712号公報 特開2003−60179号公報 特開2007−157912号公報
Patent Document 3 listed below is a solid-state imaging device in which the photoelectric conversion unit of each pixel is not divided into two and does not have a focus detection function. In order to realize the shutter operation, a solid-state imaging device is disclosed in which a charge storage unit that temporarily accumulates charges from the photoelectric conversion unit is provided between the photoelectric conversion unit and the amplification unit in each pixel. In the solid-state imaging device disclosed in Patent Document 3, in order to reduce the light incident on the charge storage portion and suppress the generation of a false signal due to the light incidence, a gap is formed in the interlayer film formed on the substrate. Is formed so as to surround the charge storage portion in a plan view as viewed from the normal direction of the substrate.
JP 2003-244712 A JP 2003-60179 A JP 2007-157912 A

しかしながら、本発明者の研究の結果、前記特許文献1に開示されたような固体撮像素子では、2分割された光電変換部の各部分間で、光信号の分離及び電気信号の分離が必ずしも十分ではなく、これに起因して、焦点検出精度が低下してしまうことが判明した。   However, as a result of the inventor's research, in the solid-state imaging device as disclosed in Patent Document 1, the separation of the optical signal and the separation of the electrical signal is not necessarily sufficient between each part of the photoelectric conversion unit divided into two. However, it has been found that the focus detection accuracy is reduced due to this.

すなわち、前記特許文献1に開示されたような光電変換部では、2分割された光電変換部の一方部分は、撮影レンズの射出瞳の一方側からの光のみを受光すべきであるのに、当該射出瞳の他方側からの光も漏れ光や迷光などとして受光してしまい、同様に、2分割された光電変換部の他方部分は、撮影レンズの射出瞳の他方側からの光のみを受光すべきであるのに、当該射出瞳の一方側からの光も漏れ光や迷光などとして受光してしまうため、2分割された光電変換部の各部分間で光信号の分離が必ずしも十分ではなく、その結果、焦点検出精度が低下してしまうのである。   That is, in the photoelectric conversion unit as disclosed in Patent Document 1, one part of the photoelectric conversion unit divided into two parts should receive only light from one side of the exit pupil of the photographing lens. Light from the other side of the exit pupil is also received as leakage light, stray light, etc. Similarly, the other part of the photoelectric conversion unit divided into two receives only light from the other side of the exit pupil of the photographing lens. However, since light from one side of the exit pupil is also received as leakage light, stray light, etc., the separation of the optical signal is not always sufficient between the two parts of the photoelectric conversion unit divided into two. As a result, the focus detection accuracy decreases.

また、前記特許文献1に開示されたような光電変換部では、2分割された光電変換部の一方部分が光電変換して生成した電子は、当該一方部分の電荷蓄積層に蓄積されるのみならず、クロストーク成分として2分割された光電変換部の他方部分の電荷蓄積層にも蓄積されてしまい、同様に、2分割された光電変換部の他方部分が光電変換して生成した電子は、当該他方部分の電荷蓄積層に蓄積されるのみならず、クロストーク成分として2分割された光電変換部の一方部分の電荷蓄積層にも蓄積されてしまうため、2分割された光電変換部の各部分間で電気信号の分離が必ずしも十分ではなく、その結果、焦点検出精度が低下してしまうのである。   In the photoelectric conversion unit as disclosed in Patent Document 1, electrons generated by photoelectric conversion of one part of the two-divided photoelectric conversion unit are only accumulated in the charge storage layer of the one part. In other words, it is also accumulated in the charge storage layer of the other part of the photoelectric conversion unit divided into two as a crosstalk component. Similarly, the electrons generated by photoelectric conversion of the other part of the photoelectric conversion unit divided into two are In addition to being stored in the charge storage layer of the other part, it is also stored in the charge storage layer of one part of the photoelectric conversion unit divided into two as a crosstalk component. The separation of the electrical signals between the parts is not always sufficient, and as a result, the focus detection accuracy decreases.

なお、前記特許文献1,2に開示された固体撮像素子では、層間膜に形成した間隙により光を反射させて、集光効率を高めたり偽信号の発生を抑えているが、焦点検出機能を有していない固体撮像素子(各画素の光電変換部が2分割されていない固体撮像素子)を前提とするものであり、引用文献1,2は、そのような間隙の形成位置を工夫することで焦点検出精度の向上に寄与し得る点については、何ら開示も示唆もしていない。   In the solid-state imaging devices disclosed in Patent Documents 1 and 2, light is reflected by the gap formed in the interlayer film to increase the light collection efficiency and suppress the generation of false signals. It is premised on a solid-state imaging device that does not have (a solid-state imaging device in which the photoelectric conversion unit of each pixel is not divided into two), and cited references 1 and 2 devise such a gap formation position. However, it does not disclose or suggest any points that can contribute to improvement of focus detection accuracy.

本発明は、前述した本発明者の研究の結果として新たに見出された、前記特許文献1に開示されたような固体撮像素子の問題点を解決すること、すなわち、2分割された光電変換部を持つ画素を備えることで焦点検出可能であり、しかも、焦点検出精度をより高めることができる固体撮像素子を提供すること、を目的する。また、本発明は、このような固体撮像素子を用いた撮像装置を提供することを目的とする。   The present invention solves the problems of the solid-state imaging device newly disclosed as a result of the above-described research of the present inventor, that is, the photoelectric conversion divided into two. An object of the present invention is to provide a solid-state imaging device that can detect a focus by including a pixel having a portion and can further improve focus detection accuracy. It is another object of the present invention to provide an imaging apparatus using such a solid-state imaging device.

前記課題を解決するため、本発明の第1の態様による固体撮像素子は、2次元状に配置された複数の画素を基板上に備え、前記複数の画素のうちの少なくとも一部の画素は、前記基板の法線方向から見た平面視において分割線により分割される一方側の領域及び他方側の領域にそれぞれ存し各々が入射光を光電変換する第1の光電変換部及び第2の光電変換部を有し、前記基板上に形成された層間膜に、間隙が、前記平面視において前記分割線に沿って形成されたものである。   In order to solve the above-described problem, the solid-state imaging device according to the first aspect of the present invention includes a plurality of pixels arranged in a two-dimensional shape on a substrate, and at least some of the plurality of pixels include: A first photoelectric conversion unit and a second photoelectric conversion unit that respectively exist in one region and the other region divided by a dividing line in a plan view viewed from the normal direction of the substrate, and each photoelectrically converts incident light. A gap is formed along the dividing line in the plan view in the interlayer film having the conversion portion and formed on the substrate.

本発明の第2の態様による固体撮像素子は、前記少なくとも一部の画素にはマイクロレンズが設けられ、前記マイクロレンズは、被写体像を当該固体撮像素子に結像させる光学系の射出瞳を、前記間隙における光入射側の端部付近の高さ位置において結像させるものである。   In the solid-state imaging device according to the second aspect of the present invention, the at least some of the pixels are provided with a microlens, and the microlens has an exit pupil of an optical system that forms a subject image on the solid-state imaging device. The image is formed at a height position near the end of the light incident side in the gap.

本発明の第3の態様による固体撮像素子は、前記第1又は第2の態様において、前記基板上に形成された層間膜に、間隙が、前記平面視において、前記少なくとも一部の画素の前記第1及び第2の光電変換部の有効受光領域をそれぞれ囲むように、前記分割線に沿った箇所以外にも形成されたものである。   The solid-state imaging device according to a third aspect of the present invention is the solid-state imaging device according to the first or second aspect, wherein a gap is formed in the interlayer film formed on the substrate in the planar view. In addition to the portions along the dividing line, they are formed so as to surround the effective light receiving regions of the first and second photoelectric conversion units, respectively.

本発明の第4の態様による固体撮像素子は、前記第1乃至第3のいずれかの態様において、前記少なくとも一部の画素において、前記第1の光電変換部を構成する半導体領域と前記第2の光電変換部を構成する半導体領域との間に、間隙が形成されたものである。   A solid-state imaging device according to a fourth aspect of the present invention is the solid-state imaging device according to any one of the first to third aspects, wherein in at least some of the pixels, the semiconductor region constituting the first photoelectric conversion unit and the second A gap is formed between the semiconductor region constituting the photoelectric conversion portion.

本発明の第5の態様による固体撮像素子は、前記第1乃至第3のいずれかの態様において、前記少なくとも一部の画素において、前記第1の光電変換部を構成する半導体領域と前記第2の光電変換部を構成する半導体領域との間に、絶縁材料からなる分離部が形成されたものである。   The solid-state imaging device according to a fifth aspect of the present invention is the solid-state imaging device according to any one of the first to third aspects, wherein the at least some pixels include the semiconductor region constituting the first photoelectric conversion unit and the second. A separation portion made of an insulating material is formed between the semiconductor region constituting the photoelectric conversion portion.

本発明の第6の態様による固体撮像素子は、2次元状に配置された複数の画素を基板上に備え、前記複数の画素のうちの少なくとも一部の画素は、前記基板の法線方向から見た平面視において分割線により分割される一方側の領域及び他方側の領域にそれぞれ存し各々が入射光を光電変換する第1の光電変換部及び第2の光電変換部を有し、前記少なくとも一部の画素において、前記第1の光電変換部を構成する半導体領域と前記第2の光電変換部を構成する半導体領域との間に、間隙が形成されたものである。   The solid-state imaging device according to the sixth aspect of the present invention includes a plurality of pixels arranged two-dimensionally on a substrate, and at least some of the plurality of pixels are arranged in a normal direction of the substrate. Each having a first photoelectric conversion unit and a second photoelectric conversion unit that photoelectrically convert incident light respectively in one region and the other region divided by a dividing line in a plan view as viewed, In at least some of the pixels, a gap is formed between the semiconductor region forming the first photoelectric conversion unit and the semiconductor region forming the second photoelectric conversion unit.

本発明の第7の態様による固体撮像素子は、2次元状に配置された複数の画素を基板上に備え、前記複数の画素のうちの少なくとも一部の画素は、前記基板の法線方向から見た平面視において分割線により分割される一方側の領域及び他方側の領域にそれぞれ存し各々が入射光を光電変換する第1の光電変換部及び第2の光電変換部を有し、前記少なくとも一部の画素において、前記第1の光電変換部を構成する半導体領域と前記第2の光電変換部を構成する半導体領域との間に、絶縁材料からなる分離部が形成されたものである。   A solid-state imaging device according to a seventh aspect of the present invention includes a plurality of pixels arranged two-dimensionally on a substrate, and at least some of the plurality of pixels are located in a normal direction of the substrate. Each having a first photoelectric conversion unit and a second photoelectric conversion unit that photoelectrically convert incident light respectively in one region and the other region divided by a dividing line in a plan view as viewed, In at least some of the pixels, a separation portion made of an insulating material is formed between a semiconductor region constituting the first photoelectric conversion portion and a semiconductor region constituting the second photoelectric conversion portion. .

本発明の第8の態様による固体撮像素子は、前記第6又は第7の態様において、前記少なくとも一部の画素にはマイクロレンズが設けられ、前記マイクロレンズは、被写体像を当該固体撮像素子に結像させる光学系の射出瞳を、前記第1及び第2の光電変換部の付近の高さ位置において結像させるものである。   The solid-state imaging device according to an eighth aspect of the present invention is the solid-state imaging device according to the sixth or seventh aspect, wherein at least some of the pixels are provided with a microlens, and the microlens has a subject image on the solid-state imaging device. The exit pupil of the optical system to be imaged is imaged at a height position near the first and second photoelectric conversion units.

本発明の第9の態様による固体撮像素子は、前記第6乃至第8のいずれかの態様において、前記基板上に形成された層間膜に、間隙が、前記平面視において、前記少なくとも一部の画素の前記分割線に沿った箇所を除いて前記少なくとも一部の画素の前記第1及び第2の光電変換部の有効受光領域をそれぞれ囲むように、形成されたものである。   A solid-state imaging device according to a ninth aspect of the present invention is the solid-state imaging device according to any one of the sixth to eighth aspects, wherein a gap is formed in the interlayer film formed on the substrate in the plan view. The pixel is formed so as to surround the effective light receiving regions of the first and second photoelectric conversion units of the at least some of the pixels, except for the location along the dividing line of the pixels.

本発明の第10の態様による撮像装置は、前記第1乃至第9のいずれかの態様による固体撮像素子と、被写体像を前記固体撮像素子に結像させる光学系と、前記少なくとも一部の画素の前記第1の光電変換部からの信号及び前記第2の光電変換部からの信号に基づいて、前記光学系の焦点調節状態を示す検出信号を出力する検出処理部と、前記検出処理部からの前記検出信号に基づいて前記光学系の焦点調節を行う調節部と、を備えたものである。   An imaging apparatus according to a tenth aspect of the present invention includes a solid-state imaging element according to any one of the first to ninth aspects, an optical system that forms a subject image on the solid-state imaging element, and the at least some pixels. A detection processing unit that outputs a detection signal indicating a focus adjustment state of the optical system based on a signal from the first photoelectric conversion unit and a signal from the second photoelectric conversion unit; and from the detection processing unit And an adjusting unit that adjusts the focus of the optical system based on the detection signal.

本発明によれば、2分割された光電変換部を持つ画素を備えることで焦点検出可能でありしかも焦点検出精度をより高めることができる固体撮像素子、及び、これを用いた撮像装置を提供することができる。   According to the present invention, it is possible to provide a solid-state image pickup device that can detect a focus by providing a pixel having a photoelectric conversion unit divided into two and can further improve the focus detection accuracy, and an image pickup apparatus using the same. be able to.

以下、本発明による固体撮像素子及び撮像装置について、図面を参照して説明する。   Hereinafter, a solid-state imaging device and an imaging apparatus according to the present invention will be described with reference to the drawings.

[第1の実施の形態]   [First Embodiment]

図1は、本発明の第1の実施の形態に係る撮像装置としての電子カメラ1を示す概略ブロック図である。電子カメラ1には、撮影レンズ2が装着される。この撮影レンズ2は、レンズ制御部2aによってフォーカスや絞りが駆動される。この撮影レンズ2の像空間には、固体撮像素子3の撮像面が配置される。   FIG. 1 is a schematic block diagram showing an electronic camera 1 as an imaging apparatus according to the first embodiment of the present invention. A photographing lens 2 is attached to the electronic camera 1. The photographing lens 2 is driven by a lens control unit 2a for focus and diaphragm. In the image space of the photographic lens 2, the imaging surface of the solid-state imaging device 3 is arranged.

固体撮像素子3は、撮像制御部4の指令によって駆動され、信号を出力する。固体撮像素子3から出力される信号は、画像用の信号、焦点検出用の信号のいずれかである。いずれにおいても信号は、信号処理部5、及びA/D変換部6を介して処理された後、メモリ7に一旦蓄積される。メモリ7は、バス8に接続される。バス8には、レンズ制御部2a、撮像制御部4、マイクロプロセッサ9、焦点演算部(検出処理部)10、記録部11、画像圧縮部12及び画像処理部13なども接続される。上記マイクロプロセッサ9には、レリーズ釦などの操作部9aが接続される。また、上記の記録部11には記録媒体11aが着脱自在に装着される。この電子カメラ1の動作については、後に、図13を参照して説明する。   The solid-state imaging device 3 is driven by a command from the imaging control unit 4 and outputs a signal. The signal output from the solid-state imaging device 3 is either an image signal or a focus detection signal. In any case, the signal is processed through the signal processing unit 5 and the A / D conversion unit 6 and then temporarily stored in the memory 7. The memory 7 is connected to the bus 8. The bus 8 is also connected with a lens control unit 2a, an imaging control unit 4, a microprocessor 9, a focus calculation unit (detection processing unit) 10, a recording unit 11, an image compression unit 12, an image processing unit 13, and the like. The microprocessor 9 is connected to an operation unit 9a such as a release button. A recording medium 11a is detachably attached to the recording unit 11 described above. The operation of the electronic camera 1 will be described later with reference to FIG.

図2は、図1中の固体撮像素子3の概略構成を示す回路図である。固体撮像素子3は、マトリクス状に配置された複数の画素20と、画素20から信号を出力するための周辺回路とを有している。図において、画素数は、横に4行縦に4行の16個の画素を示している。しかし、これに限られるものではない。本実施の形態では、画素として後述する5種類の画素20R,20G,20B,20V,20Hを有しているが、図2ではそれらのいずれであるかを区別することなく、符号20で示している。これらの画素20は、周辺回路の駆動信号に従って撮像用信号、及び、焦点検出用信号のいずれかを出力する。又、すべての画素20は、同時に光電変換部がリセットされて露光の時間とタイミングが同一にされることが可能となっている。   FIG. 2 is a circuit diagram showing a schematic configuration of the solid-state imaging device 3 in FIG. The solid-state imaging device 3 includes a plurality of pixels 20 arranged in a matrix and a peripheral circuit for outputting a signal from the pixels 20. In the figure, the number of pixels indicates 16 pixels of 4 rows horizontally and 4 rows vertically. However, it is not limited to this. In this embodiment, there are five types of pixels 20R, 20G, 20B, 20V, and 20H, which will be described later, as pixels, but in FIG. Yes. These pixels 20 output either an imaging signal or a focus detection signal in accordance with a peripheral circuit drive signal. Further, the exposure time and timing of all the pixels 20 can be made the same by simultaneously resetting the photoelectric conversion unit.

周辺回路は、垂直走査回路21、水平走査回路22、これらと接続されている駆動信号線23,24、画素からの信号を受け取る垂直信号線25、垂直信号線25と接続される定電流源26及び相関二重サンプリング回路(CDS)27、相関二重サンプリング回路27から出力される信号を受け取る水平信号線28、出力アンプ29等からなる。   The peripheral circuit includes a vertical scanning circuit 21, a horizontal scanning circuit 22, driving signal lines 23 and 24 connected thereto, a vertical signal line 25 for receiving a signal from a pixel, and a constant current source 26 connected to the vertical signal line 25. And a correlated double sampling circuit (CDS) 27, a horizontal signal line 28 for receiving a signal output from the correlated double sampling circuit 27, an output amplifier 29, and the like.

垂直走査回路21及び水平走査回路22は、電子カメラ1の撮像制御部4からの指令に基づいて駆動信号を出力する。各画素20は、垂直走査回路21から出力される駆動信号を所定の駆動信号線23から受け取って駆動され、撮像用信号又は焦点検出用信号を垂直信号線25に出力する。垂直走査回路21から出力される駆動信号は複数あり、それに伴い駆動配線23も複数ある。これらについては後述する。   The vertical scanning circuit 21 and the horizontal scanning circuit 22 output drive signals based on a command from the imaging control unit 4 of the electronic camera 1. Each pixel 20 is driven by receiving a drive signal output from the vertical scanning circuit 21 from a predetermined drive signal line 23, and outputs an imaging signal or a focus detection signal to the vertical signal line 25. There are a plurality of drive signals output from the vertical scanning circuit 21, and accordingly, a plurality of drive wirings 23. These will be described later.

図3は、図1中の固体撮像素子3(特にその有効画素領域31)を模式的に示す概略平面図である。本実施の形態では、図3に示すように、固体撮像素子3の有効画素領域31には、中央に配置された十字状をなす2つの焦点検出領域32,33と、両側に配置された2つの焦点検出領域34,35と、上下に配置された2つの焦点検出領域36,37とが、設けられている。なお、図3に示すように、互いに直交するX軸、Y軸及びZ軸を定義する。また、X軸方向のうち矢印の向きを+X方向又は+X側、その反対の向きを−X方向又は−X側と呼び、Y軸方向についても同様とする。XY平面と平行な平面が固体撮像素子3の撮像面(受光面)と一致している。X軸方向の並びを行、Y軸方向の並びを列とする。なお、入射光は図3の紙面手前側から奥側に入射する。これらの点は、後述する図についても同様である。なお、本願明細書では、X軸方向を左右方向、+X側を右側、−X側を左側、Y軸方向を上下方向、+Y側を上側、−Y側を下側と呼ぶ場合がある。   FIG. 3 is a schematic plan view schematically showing the solid-state imaging device 3 (particularly, its effective pixel region 31) in FIG. In the present embodiment, as shown in FIG. 3, the effective pixel region 31 of the solid-state imaging device 3 includes two focus detection regions 32 and 33 having a cross shape disposed in the center, and 2 disposed on both sides. Two focus detection areas 34 and 35 and two focus detection areas 36 and 37 arranged above and below are provided. As shown in FIG. 3, an X axis, a Y axis, and a Z axis that are orthogonal to each other are defined. The direction of the arrow in the X-axis direction is called the + X direction or + X side, and the opposite direction is called the -X direction or -X side, and the same applies to the Y-axis direction. A plane parallel to the XY plane coincides with the imaging surface (light receiving surface) of the solid-state imaging device 3. The arrangement in the X-axis direction is a row, and the arrangement in the Y-axis direction is a column. Incident light is incident from the front side of the drawing in FIG. These points are the same for the drawings described later. In the present specification, the X-axis direction may be referred to as the left-right direction, the + X side as the right side, the -X side as the left side, the Y-axis direction as the up-down direction, the + Y side as the upper side, and the -Y side as the lower side.

図4は、図3における焦点検出領域35の付近を拡大した概略拡大図であり、画素配置を模式的に示している。図5は、図3における焦点検出領域36の付近を拡大した概略拡大図であり、画素配置を模式的に示している。前述したように、固体撮像素子3は、画素20として、5種類の画素20R,20G,20B,20V,20Hを有している。図4及び図5において、画素20R,20G,20B,20V,20Hには、それぞれ符号「R」、「G」、「B」、「V」、「H」を付している。   FIG. 4 is a schematic enlarged view in which the vicinity of the focus detection region 35 in FIG. 3 is enlarged, and schematically shows the pixel arrangement. FIG. 5 is a schematic enlarged view in which the vicinity of the focus detection area 36 in FIG. 3 is enlarged, and schematically shows the pixel arrangement. As described above, the solid-state imaging device 3 has the five types of pixels 20R, 20G, 20B, 20V, and 20H as the pixels 20. 4 and 5, the pixels 20R, 20G, 20B, 20V, and 20H are denoted by reference signs “R”, “G”, “B”, “V”, and “H”, respectively.

画素20R,20G,20Bは、撮影レンズ2によって結像される被写体像を示す画像信号を形成するための撮像用信号を出力する撮像用画素である。本実施の形態では、画素20R,20G,20Bにはそれぞれ対応する色のカラーフィルタ(図示せず)が設けられることで、画素20Rは赤色の撮像用信号、画素20Gは緑色の撮像用信号、画素20Bは青色の撮像用信号をそれぞれ出力するように構成されている。一方、画素20V,20Hは、撮影レンズ2の焦点調節状態を検出するための焦点検出用信号を出力する焦点検出用画素(以下、「AF用画素」という。)であり、画素20V,20Hにはカラーフィルタは設けられていない。AF用画素20V,20Hに対する入射光量を増大させ焦点検出精度を高めるためには、画素20V,20Hにはカラーフィルタを設けないことが好ましいが、本発明では必ずしもこれに限定されるものではない。   The pixels 20 </ b> R, 20 </ b> G, and 20 </ b> B are imaging pixels that output imaging signals for forming an image signal indicating a subject image formed by the photographing lens 2. In the present embodiment, each of the pixels 20R, 20G, and 20B is provided with a corresponding color filter (not shown), so that the pixel 20R has a red imaging signal, the pixel 20G has a green imaging signal, The pixels 20B are configured to output blue imaging signals. On the other hand, the pixels 20V and 20H are focus detection pixels (hereinafter referred to as “AF pixels”) that output a focus detection signal for detecting the focus adjustment state of the photographic lens 2, and are connected to the pixels 20V and 20H. Is not provided with a color filter. In order to increase the incident light quantity with respect to the AF pixels 20V and 20H and increase the focus detection accuracy, it is preferable that the pixels 20V and 20H are not provided with a color filter, but the present invention is not necessarily limited thereto.

本実施の形態では、図4及び図5に示すように、撮像用画素20R,20G,20Bは基本的にベイヤー配列に従って配列され、Y軸方向に延びた焦点検出領域35には1画素置きにAF用画素20Vが配置され、X軸方向に延びた焦点検出領域36には1画素置きにAF用画素20Hが配置されている。焦点検出領域33,34は焦点検出領域35と同様であり、焦点検出領域32,37は焦点検出領域36と同様である。もっとも、このような配置に限定されるものではなく、例えば、焦点検出領域33〜35の画素を全てAF用画素20Vとしたり、焦点検出領域32,36,37の画素を全てAF用画素20Hとしてもよい。また、本発明では、白黒用として構成してもよく、その場合には撮像用画素にカラーフィルタを設けなくてよい。また、カラー用として構成する場合であっても、前述したようなベイヤー配列に限定されるものではない。   In the present embodiment, as shown in FIGS. 4 and 5, the imaging pixels 20R, 20G, and 20B are basically arranged according to the Bayer array, and every other pixel in the focus detection area 35 extending in the Y-axis direction. AF pixels 20V are arranged, and AF pixels 20H are arranged every other pixel in the focus detection region 36 extending in the X-axis direction. The focus detection areas 33 and 34 are the same as the focus detection area 35, and the focus detection areas 32 and 37 are the same as the focus detection area 36. However, the arrangement is not limited to such an arrangement. For example, all the pixels in the focus detection areas 33 to 35 are AF pixels 20V, and all the pixels in the focus detection areas 32, 36, and 37 are AF pixels 20H. Also good. Further, in the present invention, it may be configured for black and white, and in that case, it is not necessary to provide a color filter for the imaging pixels. Further, even when configured for color, it is not limited to the Bayer arrangement as described above.

図6は、図1中の固体撮像素子3の撮像用画素20R,20G,20Bを示す回路図である。これらの画素は同一の回路構成を有している。各撮像用画素20R,20G,20Bは、入射光に応じた電荷を生成し蓄積する光電変換部としてのフォトダイオード41と、所定部位としてのフローティング拡散部44と、フォトダイオード41からフローティング拡散部44へ電荷を転送する転送トランジスタ45と、フローティング拡散部44の電荷量に応じた信号を出力する増幅部としての画素アンプ48と、フローティング拡散部44の電荷を排出するリセット部としてのリセットトランジスタ49と、画素アンプ48の信号を当該画素から出力する選択スイッチとしての選択トランジスタ50とを有している。なお、図6において、VDDは電源であり、235は電源VDDに接続するための電源配線である。   FIG. 6 is a circuit diagram showing the imaging pixels 20R, 20G, and 20B of the solid-state imaging device 3 in FIG. These pixels have the same circuit configuration. Each of the imaging pixels 20R, 20G, and 20B includes a photodiode 41 as a photoelectric conversion unit that generates and accumulates charges according to incident light, a floating diffusion unit 44 as a predetermined portion, and the photodiode 41 to the floating diffusion unit 44. A transfer transistor 45 for transferring charges to the pixel, a pixel amplifier 48 as an amplifier for outputting a signal corresponding to the amount of charge in the floating diffusion 44, and a reset transistor 49 as a reset for discharging the charge in the floating diffusion 44. And a selection transistor 50 as a selection switch for outputting a signal of the pixel amplifier 48 from the pixel. In FIG. 6, VDD is a power supply, and 235 is a power supply wiring for connecting to the power supply VDD.

図7は、図1中の固体撮像素子3のAF用画素20V,20Hを示す回路図である。これらの画素は同一の回路構成を有している。図7において、図6中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。AF用画素20V,20Hが撮像用画素20R,20G,20Bと回路構成上異なる所は、1つの光電変換部としての1つのフォトダイオード41に代えて、それを2つに分割したような2つの光電変換部としての2つのフォトダイオード42,43を有する点と、これに伴い、1つの転送トランジスタ45に代えて、互いに独立して作動し得る2つの転送トランジスタ46,47を有する点のみである。転送トランジスタ46はフォトダイオード42からフローティング拡散部44へ電荷を転送し、転送トランジスタ47はフォトダイオード43からフローティング拡散部44へ電荷を転送する。   FIG. 7 is a circuit diagram showing the AF pixels 20V and 20H of the solid-state imaging device 3 in FIG. These pixels have the same circuit configuration. 7, elements that are the same as or correspond to the elements in FIG. 6 are given the same reference numerals, and redundant descriptions thereof are omitted. The AF pixels 20V and 20H are different from the imaging pixels 20R, 20G, and 20B in terms of circuit configuration in that two photodiodes are divided into two instead of one photodiode 41 as one photoelectric conversion unit. The only point is that it has two photodiodes 42 and 43 as a photoelectric conversion unit, and accordingly, there are two transfer transistors 46 and 47 that can operate independently of each other, instead of one transfer transistor 45. . The transfer transistor 46 transfers charge from the photodiode 42 to the floating diffusion 44, and the transfer transistor 47 transfers charge from the photodiode 43 to the floating diffusion 44.

本実施の形態では、転送トランジスタ45〜47、画素アンプ48、リセットトランジスタ49、選択トランジスタ50は、いずれもNMOSトランジスタで構成されている。   In this embodiment, the transfer transistors 45 to 47, the pixel amplifier 48, the reset transistor 49, and the selection transistor 50 are all configured by NMOS transistors.

撮像用画素20R,20G,20Bの転送トランジスタ45及びAF用画素20V,20Hの一方の転送トランジスタ46のゲート電極は、画素行ごとに共通に接続されて、垂直走査回路21から駆動配線23のうちの配線231を介して駆動信号φTGAが供給される。AF用画素20V,20Hの他方の転送トランジスタ47のゲート電極は、画素行毎に共通に接続されて、垂直走査回路21から駆動配線23のうちの配線232を介して駆動信号φTGBが供給される。   The gate electrodes of the transfer transistors 45 of the imaging pixels 20R, 20G, and 20B and one of the transfer transistors 46 of the AF pixels 20V and 20H are connected in common to each pixel row, and are connected to the drive wiring 23 from the vertical scanning circuit 21. The drive signal φTGA is supplied through the wiring 231. The gate electrodes of the other transfer transistors 47 of the AF pixels 20V and 20H are connected in common to each pixel row, and the drive signal φTGB is supplied from the vertical scanning circuit 21 via the wiring 232 of the drive wiring 23. .

画素20R,20G,20B,20V,20Hの選択トランジスタ50のゲート電極は、画素行毎に共通に接続されて、垂直走査回路21から駆動配線23のうちの配線233を介して駆動信号φSが供給される。画素20R,20G,20B,20V,20Hのリセットトランジスタ49のゲート電極は、画素行毎に共通に接続されて、垂直走査回路21から駆動配線23のうちの配線234を介して駆動信号φRが供給される。   The gate electrodes of the selection transistors 50 of the pixels 20R, 20G, 20B, 20V, and 20H are connected in common to each pixel row, and the drive signal φS is supplied from the vertical scanning circuit 21 via the wiring 233 of the drive wiring 23. Is done. The gate electrodes of the reset transistors 49 of the pixels 20R, 20G, 20B, 20V, and 20H are commonly connected to each pixel row, and the drive signal φR is supplied from the vertical scanning circuit 21 via the wiring 234 of the drive wiring 23. Is done.

なお、図6及び図7において、フォトダイオード41,42,43の一方の端子、及び、フローティング拡散部44の一方の端子は、便宜的に接地として記載されている。しかし、本実施の形態では、実際は、後述する図9及び図11から理解されるとおりP型ウエル層52の電位となる。   6 and 7, one terminal of the photodiodes 41, 42, and 43 and one terminal of the floating diffusion portion 44 are described as ground for convenience. However, in this embodiment, the potential is actually the potential of the P-type well layer 52 as understood from FIGS. 9 and 11 described later.

図8は、図1中の固体撮像素子3のAF用画素20Hの主要部を模式的に示す概略平面図である。理解を容易にするため、図8において、マイクロレンズ66は一点鎖線で示し、間隙71〜77にはハッチングを付している。図9は、図8中のA−A’線に沿った概略断面図である。図9には、典型的な光線の様子も示している。   FIG. 8 is a schematic plan view schematically showing the main part of the AF pixel 20H of the solid-state imaging device 3 in FIG. In order to facilitate understanding, in FIG. 8, the microlens 66 is indicated by a one-dot chain line, and the gaps 71 to 77 are hatched. FIG. 9 is a schematic cross-sectional view along the line A-A ′ in FIG. 8. FIG. 9 also shows a typical light beam.

図9に示すように、N型のシリコン基板51上にP型ウエル52が形成されている。P型ウエル52に電荷蓄積層であるN型層(N)53が形成されることで、フォトダイオード42,43が構成されている。これらのフォトダイオード42,43は、高濃度のP型層(P++)54を基板表面側に付加した構造を有し、フォトダイオードとなっている。この点は、撮像用画素20R,20G,20Bのフォトダイオード41についても同様である。図面には示していないが、P型ウエル52には、前述したトランジスタのソース/ドレインやフローティング拡散部44等が形成されている。 As shown in FIG. 9, a P-type well 52 is formed on an N-type silicon substrate 51. Photodiodes 42 and 43 are formed by forming an N-type layer (N + ) 53 as a charge storage layer in the P-type well 52. These photodiodes 42 and 43 have a structure in which a high-concentration P-type layer (P ++ ) 54 is added to the substrate surface side, and are photodiodes. The same applies to the photodiodes 41 of the imaging pixels 20R, 20G, and 20B. Although not shown in the drawing, in the P-type well 52, the above-described source / drain of the transistor, the floating diffusion portion 44, and the like are formed.

図8に示すように、2つのフォトダイオード42,43は、基板51の法線方向(Z軸方向)から見た平面視においてY軸方向の分割線B−B’により分割される−X側の領域及び+X側の領域に、それぞれ配置されている。そして、図8及び図9に示すように、入射光をフォトダイオード42,43に導く一つのマイクロレンズ66が、配置されている。本実施の形態では、図9に示すように、マイクロレンズ66は、図1中の撮影レンズ2の射出瞳を、フォトダイオード42,43の付近の高さ位置(Z軸方向位置)において結像させるように設計されている。図8に示すように、マイクロレンズ66は、その光軸が分割線B−B’とフォトダイオード42,43のY軸方向の中心線との交点を通るように、配置されている。このため、マイクロレンズ66から導かれる入射光は、瞳分割されて各フォトダイオード42,43に入射される。すなわち、画素20Hでは、フォトダイオード42は、撮影レンズ2の射出瞳の中心から+X側へ偏心した前記射出瞳の領域からの光束を選択的に有効に受光し、フォトダイオード43は、撮影レンズ2の射出瞳の中心から−X側へ偏心した前記射出瞳の領域からの光束を選択的に有効に受光する。なお、例えば、有効画素領域の中心部の画素では、マイクロレンズ66をその光軸が前記交点を通るように配置する一方、有効画素領域の周辺部の画素では、マイクロレンズ66をその光軸が前記交点からずれた位置を通るように配置してもよい。   As shown in FIG. 8, the two photodiodes 42 and 43 are divided by a dividing line BB ′ in the Y-axis direction in a plan view as viewed from the normal direction (Z-axis direction) of the substrate 51. And the region on the + X side. As shown in FIGS. 8 and 9, one microlens 66 that guides incident light to the photodiodes 42 and 43 is disposed. In the present embodiment, as shown in FIG. 9, the microlens 66 forms an image of the exit pupil of the photographing lens 2 in FIG. 1 at a height position (Z-axis direction position) near the photodiodes 42 and 43. Designed to let you. As shown in FIG. 8, the microlens 66 is arranged so that its optical axis passes through the intersection of the dividing line B-B ′ and the center line of the photodiodes 42 and 43 in the Y-axis direction. Therefore, the incident light guided from the microlens 66 is divided into pupils and is incident on the photodiodes 42 and 43. That is, in the pixel 20H, the photodiode 42 selectively receives light flux from the exit pupil region decentered to the + X side from the center of the exit pupil of the photographing lens 2, and the photodiode 43 The light beam from the exit pupil region decentered from the center of the exit pupil toward -X side is selectively received effectively. For example, in the pixel at the center of the effective pixel region, the micro lens 66 is arranged so that its optical axis passes through the intersection point, while in the pixel at the peripheral portion of the effective pixel region, the micro lens 66 has its optical axis as the optical axis. You may arrange | position so that it may pass through the position shifted | deviated from the said intersection.

そして、本実施の形態では、図8及び図9に示すように、AF用画素20Hにおいて、フォトダイオード42を構成する半導体領域とフォトダイオード43を構成する半導体領域との間に、間隙71が形成されている。図8に示すように、間隙71は、Z軸方向から見た平面視において分割線B−B’に沿って形成されている。シリコン表面からの間隙71の深さ(Z軸方向の深さ)は、例えば、1μm程度、5μm程度、10μm程度などにすることができる。間隙71の幅は、例えば、0.1μm以上であってもよい。本実施の形態では、間隙71内は、空気が存在するか又は真空に近い状態になっている。もっとも、本発明では、間隙71内に酸化シリコンなどの絶縁材料を埋め込んでもよい(後述する第2及び第3の実施の形態も同様。)。この場合、当該絶縁材料は、フォトダイオード42を構成する半導体領域とフォトダイオード43を構成する半導体領域との間を電気的に分離する分離部となる。 In this embodiment, as shown in FIGS. 8 and 9, a gap 71 is formed between the semiconductor region constituting the photodiode 42 and the semiconductor region constituting the photodiode 43 in the AF pixel 20 </ b> H. Has been. As shown in FIG. 8, the gap 71 is formed along the dividing line BB ′ in a plan view viewed from the Z-axis direction. The depth of the gap 71 from the silicon surface (depth in the Z-axis direction) can be, for example, about 1 μm, about 5 μm, about 10 μm, and the like. The width of the gap 71 may be, for example, 0.1 μm or more. In the present embodiment, air is present in the gap 71 or is in a state close to a vacuum. However, in the present invention, an insulating material such as silicon oxide may be embedded in the gap 71 (the same applies to second and third embodiments described later). In this case, the insulating material becomes a separation portion that electrically separates the semiconductor region constituting the photodiode 42 and the semiconductor region constituting the photodiode 43.

図9に示すように、基板51上には、ゲート絶縁膜等となるシリコン酸化膜55、及び、例えばシリコン酸化膜からなる層間膜56〜58が、下側(基板51側)から順に形成されている。図面には示していないが、シリコン酸化膜55と層間膜56との間には、前述したトランジスタのゲート電極等が形成されている。また、図9に示すように、1層目のアルミニウム配線層59、2層目のアルミニウム配線層60及び3層目のアルミニウム配線層61が形成され、これらによって、図2に示す回路の配線がなされている。3層目のアルミニウム配線層61は、各画素の有効受光領域以外を覆う遮光膜となっている。   As shown in FIG. 9, on the substrate 51, a silicon oxide film 55 to be a gate insulating film and the like, and interlayer films 56 to 58 made of, for example, a silicon oxide film are sequentially formed from the lower side (substrate 51 side). ing. Although not shown in the drawing, between the silicon oxide film 55 and the interlayer film 56, the gate electrode of the transistor described above is formed. Further, as shown in FIG. 9, a first aluminum wiring layer 59, a second aluminum wiring layer 60, and a third aluminum wiring layer 61 are formed, and thereby the wiring of the circuit shown in FIG. Has been made. The third aluminum wiring layer 61 is a light shielding film that covers the area other than the effective light receiving area of each pixel.

そして、本実施の形態では、図8及び図9に示すように、層間膜56〜58には、間隙72〜76が形成されている。図8に示すように、間隙72はZ軸方向から見た平面視でフォトダイオード42の左辺に沿って形成され、間隙73は前記平面視でフォトダイオード42の上辺に沿って形成され、間隙74はZ軸方向から見た平面視でフォトダイオード42の下辺に沿って形成され、間隙75はZ軸方向から見た平面視でフォトダイオード43の右辺に沿って形成され、間隙76は前記平面視でフォトダイオード43の上辺に沿って形成され、間隙77はZ軸方向から見た平面視でフォトダイオード43の下辺に沿って形成されている。このように、間隙72〜77が、分割線B−B’線に沿った箇所を除いて、フォトダイオード42,43の有効受光領域をそれぞれ囲んでいる。   In the present embodiment, as shown in FIGS. 8 and 9, gaps 72 to 76 are formed in the interlayer films 56 to 58. As shown in FIG. 8, the gap 72 is formed along the left side of the photodiode 42 in a plan view as viewed from the Z-axis direction, and the gap 73 is formed along the upper side of the photodiode 42 in the plan view. Is formed along the lower side of the photodiode 42 in a plan view viewed from the Z-axis direction, and the gap 75 is formed along the right side of the photodiode 43 in a plan view viewed from the Z-axis direction. The gap 77 is formed along the lower side of the photodiode 43 in a plan view as viewed from the Z-axis direction. As described above, the gaps 72 to 77 surround the effective light receiving regions of the photodiodes 42 and 43, respectively, except for the portions along the dividing line B-B '.

また、本実施の形態では、図9に示すように、3層目のアルミニウム配線層61より上側の位置において、窒化シリコン膜等の絶縁膜62、平坦化層63,65及びマイクロレンズ66が設けられている。AF用画素20Hでは、平坦化層63,65間にカラーフィルタは設けられていない。   In the present embodiment, as shown in FIG. 9, an insulating film 62 such as a silicon nitride film, planarization layers 63 and 65, and a microlens 66 are provided at a position above the third aluminum wiring layer 61. It has been. In the AF pixel 20H, no color filter is provided between the planarization layers 63 and 65.

以上、図1中の固体撮像素子3の画素20H(図5参照)の構造について説明した。図1中の固体撮像素子3の画素20V(図4参照)の構造は、基本的に、画素20HをZ軸方向回りに90゜回転させたものとなっているので、その詳細な説明は省略する。   The structure of the pixel 20H (see FIG. 5) of the solid-state imaging device 3 in FIG. 1 has been described above. The structure of the pixel 20V (see FIG. 4) of the solid-state imaging device 3 in FIG. 1 is basically the pixel 20H rotated by 90 ° around the Z-axis direction, and thus detailed description thereof is omitted. To do.

次に、図1中の固体撮像素子3の撮像用画素20R,20G,20B(図4及び図5参照)の構造について説明する。図10は、撮像用画素20R,20G,20Bの主要部を模式的に示す概略平面図であり、図8に対応している。図11は、図10中のC−C’線に沿った概略断面図であり、図9に対応している。図10及び図11において、図8及び図9中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。   Next, the structure of the imaging pixels 20R, 20G, and 20B (see FIGS. 4 and 5) of the solid-state imaging device 3 in FIG. 1 will be described. FIG. 10 is a schematic plan view schematically illustrating main parts of the imaging pixels 20R, 20G, and 20B, and corresponds to FIG. 11 is a schematic cross-sectional view taken along line C-C ′ in FIG. 10 and corresponds to FIG. 9. 10 and 11, the same or corresponding elements as those in FIGS. 8 and 9 are denoted by the same reference numerals, and redundant description thereof is omitted.

撮像用画素20R,20G,20Bが、AF用画素20Hと主に異なる所は、以下に説明する点のみである。撮像用画素20R,20G,20Bでは、2分割されていた2つのフォトダイオード42,43が1つのフォトダイオード41にまとめられている。これに伴い、撮像用画素20R,20G,20Bでは、AF用画素20Hにおいて分割線B−B’線に沿って半導体領域に形成されていた間隙71は、形成されていない。また、撮像用画素20R,20G,20Bでは、AF用画素20Hの間隙72〜77に相当する間隙81〜84が、層間膜56〜58に形成されている。図10に示すように、間隙81はZ軸方向から見た平面視でフォトダイオード41の左辺に沿って形成され、間隙82は前記平面視でフォトダイオード41の右辺に沿って形成され、間隙83は前記平面視でフォトダイオード41の上辺に沿って形成され、間隙84は前記平面視でフォトダイオード41の下辺に沿って形成されている。さらに、撮像用画素20R,20G,20Bでは、平坦化層63,65間に、対応する色のカラーフィルタ64が設けられている。   The imaging pixels 20R, 20G, and 20B are mainly different from the AF pixel 20H only in the points described below. In the imaging pixels 20 </ b> R, 20 </ b> G, and 20 </ b> B, the two photodiodes 42 and 43 that have been divided into two are combined into one photodiode 41. Accordingly, in the imaging pixels 20R, 20G, and 20B, the gap 71 formed in the semiconductor region along the dividing line B-B ′ in the AF pixel 20H is not formed. In the imaging pixels 20R, 20G, and 20B, gaps 81 to 84 corresponding to the gaps 72 to 77 of the AF pixel 20H are formed in the interlayer films 56 to 58. As shown in FIG. 10, the gap 81 is formed along the left side of the photodiode 41 in a plan view as viewed from the Z-axis direction, and the gap 82 is formed along the right side of the photodiode 41 in the plan view. Is formed along the upper side of the photodiode 41 in the plan view, and the gap 84 is formed along the lower side of the photodiode 41 in the plan view. Further, in the imaging pixels 20R, 20G, and 20B, a color filter 64 of a corresponding color is provided between the flattening layers 63 and 65.

本実施の形態による固体撮像素子3は、基本的に、従来の固体撮像素子と同様に半導体製造プロセスを利用して製造することができる。間隙71に関しては、例えば、P型ウエル層52内にフォトダイオード41〜43のN型層53などを形成した後、全面にレジストを形成し、フォトリソエッチング法によりこのレジストにおける間隙71に相当する部分のみを除去し、このレジストをマスクとしてドライエッチングにより間隙71を形成した後にこのレジストを除去し、その後、通常の手法でシリコン酸化膜55を形成すればよい。このとき、間隙71の幅を適当に狭めたりその後に成膜する材料の成膜条件を適宜設定しておくことで、間隙71が当該材料で埋め込まれないようにすることができる。もっとも、絶縁材料であれば、間隙71内に入ったとしても、電子の移動を阻止する機能には影響がないので、支障はない。なお、前述したように、本実施の形態を変形して間隙71内に酸化シリコンなどの絶縁材料を埋め込む場合には、間隙71の幅を比較的広くし、当該絶縁材料の成膜条件を適宜設定しておくことによって、間隙71内に絶縁材料を埋め込むことができる。   The solid-state imaging device 3 according to the present embodiment can basically be manufactured using a semiconductor manufacturing process in the same manner as a conventional solid-state imaging device. As for the gap 71, for example, after forming the N-type layer 53 of the photodiodes 41 to 43 in the P-type well layer 52, a resist is formed on the entire surface, and a portion corresponding to the gap 71 in this resist is formed by photolithography etching. Using this resist as a mask, the gap 71 is formed by dry etching, and then the resist is removed. Thereafter, the silicon oxide film 55 is formed by a normal method. At this time, the gap 71 can be prevented from being filled with the material by appropriately narrowing the width of the gap 71 or appropriately setting the film forming conditions of the material to be formed thereafter. However, in the case of an insulating material, even if it enters the gap 71, there is no problem because the function of blocking the movement of electrons is not affected. As described above, when the present embodiment is modified to embed an insulating material such as silicon oxide in the gap 71, the width of the gap 71 is made relatively wide and the film forming conditions of the insulating material are appropriately set. By setting, the insulating material can be embedded in the gap 71.

間隙72〜77に関しては、層間膜58まで作製した後に、層間膜58上に全面にレジストを形成し、フォトリソエッチング法によりこのレジストにおける間隙72〜77に相当する部分のみを除去し、このレジストをマスクとしてドライエッチングにより間隙72〜77を形成した後にこのレジストを除去し、その後、通常の手法で絶縁膜62を形成すればよい。このとき、絶縁膜62の材料が間隙72〜77内に入らないように、間隙72〜77の幅や絶縁膜62の成膜条件を設定する。   With respect to the gaps 72 to 77, after forming up to the interlayer film 58, a resist is formed on the entire surface of the interlayer film 58, and only a portion corresponding to the gaps 72 to 77 in the resist is removed by a photolithography etching method. After forming the gaps 72 to 77 by dry etching as a mask, the resist is removed, and then the insulating film 62 may be formed by a normal method. At this time, the width of the gaps 72 to 77 and the film formation conditions for the insulating film 62 are set so that the material of the insulating film 62 does not enter the gaps 72 to 77.

なお、間隙71〜77の形成方法が、前述したようなドライエッチングに限定されるものでないことは、言うまでもない。   Needless to say, the method of forming the gaps 71 to 77 is not limited to the dry etching as described above.

次に、固体撮像素子3の駆動手順の各例について、図12及び図13を参照して説明する。図12は、焦点検出モード(固体撮像素子3から焦点検出用信号を読み出す動作モード)時の固体撮像素子3の駆動手順を示すタイミングチャートである。図13は、撮像モード(固体撮像素子3から撮像用信号を読み出す動作モード)時の固体撮像素子3の駆動手順を示すタイミングチャートである。なお、各画素に含まれるトランジスタはNMOSトランジスタであり、ハイレベル(ハイ)の駆動信号を受けてオン状態とされる。   Next, each example of the driving procedure of the solid-state imaging device 3 will be described with reference to FIGS. 12 and 13. FIG. 12 is a timing chart showing a driving procedure of the solid-state image sensor 3 in the focus detection mode (operation mode for reading a focus detection signal from the solid-state image sensor 3). FIG. 13 is a timing chart showing a driving procedure of the solid-state image sensor 3 in the image-capturing mode (an operation mode for reading an imaging signal from the solid-state image sensor 3). Note that a transistor included in each pixel is an NMOS transistor, and is turned on in response to a high level (high) driving signal.

最初に、図12を参照して焦点検出モード時の駆動手順を説明する。まず、期間T1において、全行のφTGA,φTGBがハイにされ、全画素20R,20G,20B,20V,20Hの転送トランジスタ45〜47がオンにされる。このとき、全行のφRがハイにされて全画素20R,20G,20B,20V,20Hのリセットトランジスタ49がオンにされているので、期間T1において、全画素20R,20G,20B,20V,20Hのフォトダイオード41〜43及びフローティング拡散部44がリセットされる。全行のφTGA,φTGBは、期間T1後にローにされ、全画素20R,20G,20B,20V,20Hの転送トランジスタ45〜47がオフにされる。   First, a driving procedure in the focus detection mode will be described with reference to FIG. First, in the period T1, φTGA and φTGB of all rows are set to high, and the transfer transistors 45 to 47 of all the pixels 20R, 20G, 20B, 20V, and 20H are turned on. At this time, φR of all rows is set high and the reset transistors 49 of all the pixels 20R, 20G, 20B, 20V, and 20H are turned on. Therefore, in the period T1, all the pixels 20R, 20G, 20B, 20V, and 20H are turned on. The photodiodes 41 to 43 and the floating diffusion portion 44 are reset. ΦTGA and φTGB of all the rows are set to low after the period T1, and the transfer transistors 45 to 47 of all the pixels 20R, 20G, 20B, 20V, and 20H are turned off.

期間T1の後の期間T2において、メカニカルシャッタ(図示せず)が開かれる。この期間T2が露光期間となる。   In a period T2 after the period T1, a mechanical shutter (not shown) is opened. This period T2 is an exposure period.

次いで、期間T3において、1行目のφSがハイにされる。これにより、1行目の選択トランジスタ50がオンにされ、1行目の行選択が開始され、1行目の画素アンプ48によるソースフォロワ読み出しが開始される。   Next, in a period T3, φS in the first row is set high. As a result, the selection transistor 50 in the first row is turned on, row selection in the first row is started, and source follower readout by the pixel amplifier 48 in the first row is started.

期間T3の開始時点から所定期間経過した後に期間T11が開始される。期間T11では、1行目のφRがローにされて1行目のリセットトランジスタ49がオフにされ、1行目のフローティング拡散部44のリセットが終了される。期間T11の開始時点から期間T14の開始時点までの間に、1行目のダークレベル(フローティング拡散部44のリセット状態に対応して1行目の画素アンプ48から出力される信号)が、画素アンプ48から垂直信号線25を介してCDS回路27にクランプ(保存)される。このダークレベルは、次回に読み出しされる信号が1行目のφTGAに応答してフォトダイオード41,42(図12では、PDAと表記)から転送されて来る信号電荷によるものであるため、フォトダイオード41,42(PDA)に関するダークレベルとして用いられる。   The period T11 is started after a predetermined period has elapsed since the start of the period T3. In the period T11, φR in the first row is set low, the reset transistor 49 in the first row is turned off, and the reset of the floating diffusion portion 44 in the first row is completed. Between the start time of the period T11 and the start time of the period T14, the dark level of the first row (the signal output from the pixel amplifier 48 of the first row corresponding to the reset state of the floating diffusion portion 44) is a pixel. Clamped (stored) in the CDS circuit 27 from the amplifier 48 via the vertical signal line 25. This dark level is due to the signal charge transferred from the photodiodes 41 and 42 (indicated as PDA in FIG. 12) in response to the φTGA in the first row, so that the next read signal is the photodiode. Used as a dark level for 41 and 42 (PDA).

期間T14において、1行目のφTGAがハイにされて1行目の転送トランジスタ45,46がオンにされる。これにより、1行目の撮像用画素20R,20G,20Bのフォトダイオード41に蓄積されていた信号電荷及び1行目のAF用画素20V,20Hの一方のフォトダイオード42に蓄積されていた信号電荷が、当該画素のフローティング拡散部44に転送される。そして、期間T14の終了時に、1行目のφTGAがローにされて1行目の転送トランジスタ45,46がオフにされる。期間T14の終了時点から期間T11の終了時点(期間T12の開始時点)までの間に、1行目のフローティング拡散部44に転送された電荷による電位変動が画素アンプ48から垂直信号線25を介してCDS回路27にクランプされる。すなわち、フォトダイオード41,42(PDA)の信号読出しが行われる。そして、CDS回路27によって、フォトダイオード41,42(PDA)に関するこの信号と、フォトダイオード41,42(PDA)に関する先のダークレベルとの差分信号が取得される。この差分信号のうちAF用画素20V,20Hの一方のフォトダイオード42に関するもののみが、焦点検出用信号として用いられる。   In period T14, φTGA in the first row is set high, and the transfer transistors 45 and 46 in the first row are turned on. Thereby, the signal charge accumulated in the photodiode 41 of the imaging pixels 20R, 20G, and 20B in the first row and the signal charge accumulated in one photodiode 42 of the AF pixels 20V and 20H in the first row. Is transferred to the floating diffusion 44 of the pixel. Then, at the end of the period T14, φTGA in the first row is set low, and the transfer transistors 45 and 46 in the first row are turned off. Between the end time of the period T14 and the end time of the period T11 (start time of the period T12), the potential fluctuation due to the charge transferred to the floating diffusion portion 44 in the first row is transmitted from the pixel amplifier 48 via the vertical signal line 25. And is clamped to the CDS circuit 27. That is, signal reading of the photodiodes 41 and 42 (PDA) is performed. Then, the CDS circuit 27 acquires a difference signal between this signal relating to the photodiodes 41 and 42 (PDA) and the previous dark level relating to the photodiodes 41 and 42 (PDA). Of these difference signals, only the one relating to the photodiode 42 of the AF pixels 20V and 20H is used as a focus detection signal.

期間T12において、1行目のφRがハイにされて1行目のリセットトランジスタ49がオンにされ、1行目のフローティング拡散部44がリセットされる。   In period T12, φR in the first row is set high, the reset transistor 49 in the first row is turned on, and the floating diffusion portion 44 in the first row is reset.

期間T12の終了時点から期間T13が開始される。期間T13では、1行目のφRがローにされて1行目のリセットトランジスタ49がオフにされ、フローティング拡散部44のリセットが終了される。期間T13の開始時点(期間T12の終了時点)から期間T15の開始時点までの間に、1行目のダークレベル(フローティング拡散部44のリセット状態に対応して1行目の画素アンプ48から出力される信号)が、画素アンプ48から垂直信号線25を介してCDS回路27にクランプ(保存)される。このダークレベルは、次回に読み出しされる信号が1行目のφTGBに応答してフォトダイオード43(図12では、PDBと表記)から転送されて来る信号電荷によるものであるため、フォトダイオード43(PDB)に関するダークレベルとして用いられる。   Period T13 starts from the end of period T12. In period T13, φR in the first row is set low, the reset transistor 49 in the first row is turned off, and the reset of the floating diffusion portion 44 is completed. Between the start time of the period T13 (end time of the period T12) and the start time of the period T15, the dark level of the first row (output from the pixel amplifier 48 of the first row corresponding to the reset state of the floating diffusion portion 44) Signal) is clamped (stored) from the pixel amplifier 48 to the CDS circuit 27 via the vertical signal line 25. This dark level is due to the signal charge transferred from the photodiode 43 (denoted as PDB in FIG. 12) in response to the φTGB in the first row for the next read signal. Used as dark level for PDB).

期間T15において、1行目のφTGBがハイにされて1行目の転送トランジスタ47がオンにされる。これにより、1行目のAF用画素20V,20Hの他方のフォトダイオード43に蓄積されていた信号電荷が、当該画素のフローティング拡散部44に転送される。そして、期間T15の終了時に、1行目のφTGBがローにされて1行目の転送トランジスタ47がオフにされる。期間T15の終了時点から期間T13の終了時点(期間T3の終了時点)までの間に、1行目のフローティング拡散部44に転送された電荷による電位変動が画素アンプ48から垂直信号線25を介してCDS回路27にクランプされる。すなわち、フォトダイオード43(PDB)の信号読出しが行われる。そして、CDS回路27によって、フォトダイオード43(PDB)に関するこの信号と、フォトダイオード43(PDB)に関する先のダークレベルとの差分信号が取得される。この差分信号が、焦点検出用信号として用いられる。   In period T15, φTGB in the first row is set high, and the transfer transistor 47 in the first row is turned on. Thereby, the signal charge accumulated in the other photodiode 43 of the AF pixels 20V, 20H in the first row is transferred to the floating diffusion portion 44 of the pixel. Then, at the end of the period T15, φTGB in the first row is set low and the transfer transistor 47 in the first row is turned off. Between the end point of the period T15 and the end point of the period T13 (end point of the period T3), the potential fluctuation due to the charge transferred to the floating diffusion portion 44 in the first row is transmitted from the pixel amplifier 48 via the vertical signal line 25. And is clamped to the CDS circuit 27. That is, signal reading of the photodiode 43 (PDB) is performed. Then, the CDS circuit 27 acquires a difference signal between this signal related to the photodiode 43 (PDB) and the previous dark level related to the photodiode 43 (PDB). This difference signal is used as a focus detection signal.

その後、期間T3の終了時点(期間T13の終了時点)において、1行目のφRがハイにされて1行目のリセットトランジスタ49がオンにされ、1行目のフローティング拡散部44のリセットが開始されるとともに、1行目のφSがローにされて1行目の選択トランジスタ50がオフにされ、1行目の行選択が終了される。   Thereafter, at the end of the period T3 (end of the period T13), φR in the first row is set high, the reset transistor 49 in the first row is turned on, and resetting of the floating diffusion portion 44 in the first row is started. At the same time, φS in the first row is set low, the selection transistor 50 in the first row is turned off, and the row selection in the first row is completed.

次に、水平帰線期間を経て次の2行目の選択動作の期間T4へと移行する。2行目以降も1行目と同様な動作が繰り返されるので、ここではその説明は省略する。このようにして、すべての行から信号が読み出されると、焦点検出モードを終了する。   Next, the process proceeds to the selection operation period T4 of the next second row through the horizontal blanking period. Since the same operation as the first line is repeated in the second and subsequent lines, the description thereof is omitted here. In this way, when signals are read from all rows, the focus detection mode is terminated.

次に、図13を参照して撮像モード時の駆動手順を説明する。撮像モード時では、AF用画素20V,20Hのフォトダイオード43からの信号は使用せず意味を持たないため、φTGBは任意でよい。したがって、図13には、φTGBを記載していない。   Next, a driving procedure in the imaging mode will be described with reference to FIG. In the imaging mode, the signal from the photodiodes 43 of the AF pixels 20V and 20H is not used and has no meaning, so φTGB may be arbitrary. Therefore, FIG. 13 does not describe φTGB.

撮像モード時には、まず、期間T21において、全行のφTGAがハイにされ、全画素20R,20G,20B,20V,20Hの転送トランジスタ45,46がオンにされる。このとき、全行のφRがハイにされて全画素20R,20G,20B,20V,20Hのリセットトランジスタ49がオンにされているので、期間T21において、少なくとも画素20R,20G,20Bのフォトダイオード41及びフローティング拡散部44がリセットされる。全行のφTGAは、期間T21後にローにされ、画素20R,20G,20B,20V,20Hの転送トランジスタ45,46がオフにされる。   In the imaging mode, first, in a period T21, φTGA of all the rows is set high, and the transfer transistors 45 and 46 of all the pixels 20R, 20G, 20B, 20V, and 20H are turned on. At this time, φR of all rows is set high, and the reset transistors 49 of all the pixels 20R, 20G, 20B, 20V, and 20H are turned on. Therefore, in the period T21, at least the photodiodes 41 of the pixels 20R, 20G, and 20B. And the floating diffusion 44 is reset. ΦTGA of all rows is set to low after period T21, and the transfer transistors 45 and 46 of the pixels 20R, 20G, 20B, 20V, and 20H are turned off.

期間T21の後の期間T22において、メカニカルシャッタ(図示せず)が開かれる。この期間T22が露光期間となる。   In a period T22 after the period T21, a mechanical shutter (not shown) is opened. This period T22 is an exposure period.

次いで、期間T23において、1行目のφSがハイにされる。これにより、1行目の選択トランジスタ50がオンにされ、1行目の行選択が開始され、1行目の画素アンプ48によるソースフォロワ読み出しが開始される。   Next, in a period T23, φS in the first row is set high. As a result, the selection transistor 50 in the first row is turned on, row selection in the first row is started, and source follower readout by the pixel amplifier 48 in the first row is started.

期間T23の開始時点から所定期間経過した後に期間T31が開始される。期間T31では、1行目のφRがローにされて1行目のリセットトランジスタ49がオフにされ、1行目のフローティング拡散部44のリセットが終了される。期間T31の開始時点から期間T32の開始時点までの間に、1行目のダークレベル(フローティング拡散部44のリセット状態に対応して1行目の画素アンプ48から出力される信号)が、画素アンプ48から垂直信号線25を介してCDS回路27にクランプ(保存)される。このダークレベルは、次回に読み出しされる信号が1行目のφTGAに応答してフォトダイオード41,42(図12では、PDAと表記)から転送されて来る信号電荷によるものであるため、フォトダイオード41,42(PDA)に関するダークレベルとして用いられる。   The period T31 is started after a predetermined period has elapsed since the start of the period T23. In period T31, φR in the first row is set low, the reset transistor 49 in the first row is turned off, and resetting of the floating diffusion portion 44 in the first row is completed. Between the start time of the period T31 and the start time of the period T32, the dark level of the first row (the signal output from the pixel amplifier 48 of the first row corresponding to the reset state of the floating diffusion portion 44) is the pixel. Clamped (stored) in the CDS circuit 27 from the amplifier 48 via the vertical signal line 25. This dark level is due to the signal charge transferred from the photodiodes 41 and 42 (indicated as PDA in FIG. 12) in response to the φTGA in the first row, so that the next read signal is the photodiode. Used as a dark level for 41 and 42 (PDA).

期間T32において、1行目のφTGAがハイにされて1行目の転送トランジスタ45,46がオンにされる。これにより、1行目の撮像用画素20R,20G,20Bのフォトダイオード41に蓄積されていた信号電荷及び1行目のAF用画素20V,20Hの一方のフォトダイオード42に蓄積されていた信号電荷が、当該画素のフローティング拡散部44に転送される。そして、期間T32の終了時に、1行目のφTGAがローにされて1行目の転送トランジスタ45,46がオフにされる。期間T32の終了時点から期間T31の終了時点(期間T23の終了時点)までの間に、1行目のフローティング拡散部44に転送された電荷による電位変動が画素アンプ48から垂直信号線25を介してCDS回路27にクランプされる。すなわち、フォトダイオード41,42(PDA)の信号読出しが行われる。そして、CDS回路27によって、フォトダイオード41,42(PDA)に関するこの信号と、フォトダイオード41,42(PDA)に関する先のダークレベルとの差分信号が取得される。この差分信号のうち撮像用画素20R,20G,20Bのフォトダイオード41に関するもののみが、撮像用信号として用いられる。   In the period T32, φTGA in the first row is set high, and the transfer transistors 45 and 46 in the first row are turned on. Thereby, the signal charge accumulated in the photodiode 41 of the imaging pixels 20R, 20G, and 20B in the first row and the signal charge accumulated in one photodiode 42 of the AF pixels 20V and 20H in the first row. Is transferred to the floating diffusion 44 of the pixel. Then, at the end of the period T32, φTGA in the first row is set to low, and the transfer transistors 45 and 46 in the first row are turned off. Between the end point of the period T32 and the end point of the period T31 (end point of the period T23), potential fluctuation due to the charge transferred to the floating diffusion portion 44 in the first row is transmitted from the pixel amplifier 48 via the vertical signal line 25. And is clamped to the CDS circuit 27. That is, signal reading of the photodiodes 41 and 42 (PDA) is performed. Then, the CDS circuit 27 acquires a difference signal between this signal relating to the photodiodes 41 and 42 (PDA) and the previous dark level relating to the photodiodes 41 and 42 (PDA). Of these differential signals, only those relating to the photodiodes 41 of the imaging pixels 20R, 20G, and 20B are used as imaging signals.

その後、期間T23の終了時点(期間T31の終了時点)において、1行目のφRがハイにされて1行目のリセットトランジスタ49がオンにされ、1行目のフローティング拡散部44のリセットが開始されるとともに、1行目のφSがローにされて1行目の選択トランジスタ50がオフにされ、1行目の行選択が終了される。   Thereafter, at the end of the period T23 (end of the period T31), φR in the first row is set high, the reset transistor 49 in the first row is turned on, and resetting of the floating diffusion portion 44 in the first row is started. At the same time, φS in the first row is set low, the selection transistor 50 in the first row is turned off, and the row selection in the first row is completed.

次に、水平帰線期間を経て次の2行目の選択動作の期間T24へと移行する。2行目以降も1行目と同様な動作が繰り返されるので、ここではその説明は省略する。このようにして、すべての行から信号が読み出されると、撮像モードを終了する。   Next, the process proceeds to the selection operation period T24 of the second row through the horizontal blanking period. Since the same operation as the first line is repeated in the second and subsequent lines, the description thereof is omitted here. In this way, when signals are read from all rows, the imaging mode is terminated.

ここで、本実施の形態による電子カメラ1の動作の一例について、図14及び図1を参照して説明する。図14は、本実施の形態による電子カメラ1の動作を示す概略フローチャートである。   Here, an example of the operation of the electronic camera 1 according to the present embodiment will be described with reference to FIGS. FIG. 14 is a schematic flowchart showing the operation of the electronic camera 1 according to the present embodiment.

操作部9aのレリーズ釦の半押し操作が行われる(ステップS1)と、電子カメラ1内のマイクロプロセッサ9は、その半押し操作に同期して撮像制御部4を駆動する。撮像制御部4は、被写体の確認を行うために予め定めた公知の手法により、撮像用画素20R,20G,20Bのうちの全画素又は所定画素から被写体確認用の撮像信号を読み出し、メモリ7に蓄積する。このとき、全画素を読み出す場合は、例えば、前記図13に示す動作と同様の動作を行う。そして、画像処理部13は、その信号から、画像認識技術を利用して被写体を認識する(ステップS2)。例えば、顔認識モードの場合、被写体として顔を認識する。このとき、画像処理部13は、被写体の位置及び形状を得る。   When the half-press operation of the release button of the operation unit 9a is performed (step S1), the microprocessor 9 in the electronic camera 1 drives the imaging control unit 4 in synchronization with the half-press operation. The imaging control unit 4 reads out an imaging signal for subject confirmation from all the pixels of the imaging pixels 20R, 20G, and 20B or a predetermined pixel by a known method that is predetermined for confirming the subject, and stores it in the memory 7. accumulate. At this time, when all the pixels are read out, for example, an operation similar to the operation shown in FIG. 13 is performed. Then, the image processing unit 13 recognizes the subject from the signal using an image recognition technique (step S2). For example, in the face recognition mode, a face is recognized as a subject. At this time, the image processing unit 13 obtains the position and shape of the subject.

その後、マイクロプロセッサ9は、ステップ2で得られた被写体の位置及び形状に従って、焦点検出領域32〜37のうちから、被写体に対する焦点調節状態を精度良く検出するのに最適な、焦点検出に用いるべき、オートフォーカス用ラインセンサに相当する焦点検出領域を設定する(ステップS3)。また、マイクロプロセッサ9は、ステップS2の認識結果等に基づいて、焦点検出用の撮影条件(絞り、焦点調節状態、シャッタ時間等)を設定する(ステップS4)。   Thereafter, the microprocessor 9 should be used for focus detection, which is optimal for accurately detecting the focus adjustment state for the subject from the focus detection regions 32 to 37 according to the position and shape of the subject obtained in step 2. A focus detection area corresponding to the autofocus line sensor is set (step S3). Further, the microprocessor 9 sets shooting conditions (aperture, focus adjustment state, shutter time, etc.) for focus detection based on the recognition result in step S2 (step S4).

引き続いて、マイクロプロセッサ9は、ステップS4で設定した絞り等の条件となるようにレンズ制御部2aを作動させ、ステップS4で設定したシャッタ時間等の条件でかつステップS3で設定した焦点検出領域のAF用画素20V又は20Hの画素列の座標に従って、撮像制御部4を駆動することで、焦点検出用信号を読み出し、メモリ7に蓄積する(ステップS5)。このとき、前述した図12に示す動作と同様の動作によって、焦点検出用信号を読み出す。   Subsequently, the microprocessor 9 operates the lens control unit 2a so as to satisfy the conditions such as the diaphragm set in step S4, and the focus detection region set in step S3 under the conditions such as the shutter time set in step S4. By driving the imaging control unit 4 according to the coordinates of the pixel row of the AF pixel 20V or 20H, the focus detection signal is read out and stored in the memory 7 (step S5). At this time, the focus detection signal is read out by the same operation as that shown in FIG.

次に、マイクロプロセッサ9は、ステップS5で取得されメモリ7に格納された全画素の信号のうちから、ステップS3で設定した焦点検出領域のAF用画素20V又は20Hからの焦点検出用信号をピックアップし、それらの信号に基づいて瞳分割位相差方式に従った演算(焦点調節状態の検出処理)を焦点検出演算部10に行わせることで、焦点検出演算部10にデフォーカス量を算出させる(ステップS6)。   Next, the microprocessor 9 picks up a focus detection signal from the AF pixel 20V or 20H in the focus detection area set in step S3 from all the pixel signals acquired in step S5 and stored in the memory 7. Then, the focus detection calculation unit 10 is made to calculate the defocus amount by causing the focus detection calculation unit 10 to perform calculation (focus adjustment state detection processing) according to the pupil division phase difference method based on these signals ( Step S6).

次いで、マイクロプロセッサ9は、ステップS6で算出されたデフォーカス量に応じて合焦状態となるように、レンズ制御部2aに撮影レンズ2を調節させる。引き続いて、マイクロプロセッサ9は、本撮影のための撮影条件(絞り、シャッタ時間等)を設定する(ステップS8)。   Next, the microprocessor 9 causes the lens control unit 2a to adjust the photographing lens 2 so as to be in focus according to the defocus amount calculated in step S6. Subsequently, the microprocessor 9 sets shooting conditions (aperture, shutter time, etc.) for the main shooting (step S8).

次に、マイクロプロセッサ9は、ステップS8で設定した絞り等の条件となるようにレンズ制御部2aを作動させ、操作部9aのレリーズ釦の全押し操作に同期して、ステップS9で設定したシャッタ時間等の条件で撮像制御部4を駆動することで、画像信号を読み出して本撮影を行う(ステップS9)。このとき、前述した図13に示す動作と同様の動作によって、撮像用信号を読み出す。撮像制御部4によって、この撮像用信号は、メモリ7に蓄積される。   Next, the microprocessor 9 operates the lens control unit 2a so as to satisfy the conditions such as the aperture set in step S8, and the shutter set in step S9 in synchronization with the full pressing operation of the release button of the operation unit 9a. By driving the imaging control unit 4 under conditions such as time, an image signal is read out and actual imaging is performed (step S9). At this time, the imaging signal is read out by the same operation as that shown in FIG. The imaging control unit 4 accumulates the imaging signal in the memory 7.

その後、マイクロプロセッサ9は、操作部9aの指令に基づき、必要に応じて画像処理部13や画像圧縮部12にて所望の処理を行い、記録部に処理後の信号を出力させ記録媒体11aに記録する。   Thereafter, the microprocessor 9 performs a desired process in the image processing unit 13 or the image compression unit 12 as necessary based on a command from the operation unit 9a, and outputs a processed signal to the recording unit to the recording medium 11a. Record.

本実施の形態では、前述したように、AF用画素20Hにおいて、フォトダイオード42を構成する半導体領域とフォトダイオード43を構成する半導体領域との間に、間隙71が形成されている。したがって、フォトダイオード42が光電変換して生成した電子(フォトダイオード42の電荷蓄積層53の下側のP型ウエル52の領域で発生した電子)が、フォトダイオード43の電荷蓄積層53の方へ移動しようとしても、その移動が間隙71によって阻止されて、当該電子はフォトダイオード43の電荷蓄積層53に補足されない。同様に、フォトダイオード43が光電変換して生成した電子(フォトダイオード43の電荷蓄積層53の下側のP型ウエル52の領域で発生した電子)が、フォトダイオード42の電荷蓄積層53の方へ移動しようとしても、その移動が間隙71によって阻止されて、当該電子はフォトダイオード43の電荷蓄積層53に補足されない。このため、本実施の形態によれば、フォトダイオード42,43の間での電子の移動によるクロストーク成分が低減され、フォトダイオード42,43の間の電気信号の分離が高まる。以上の点は、AF用画素20Vについても同様である。したがって、本実施の形態によれば、焦点検出精度が高まる。なお、間隙71内に絶縁材料を埋め込んだ場合も、同様の利点が得られる。   In the present embodiment, as described above, the gap 71 is formed between the semiconductor region forming the photodiode 42 and the semiconductor region forming the photodiode 43 in the AF pixel 20H. Therefore, electrons generated by photoelectric conversion of the photodiode 42 (electrons generated in the region of the P-type well 52 below the charge storage layer 53 of the photodiode 42) are directed toward the charge storage layer 53 of the photodiode 43. Even if it tries to move, the movement is blocked by the gap 71, and the electrons are not captured by the charge storage layer 53 of the photodiode 43. Similarly, electrons generated by photoelectric conversion of the photodiode 43 (electrons generated in the region of the P-type well 52 below the charge storage layer 53 of the photodiode 43) are transferred to the charge storage layer 53 of the photodiode 42. Even if the movement is attempted, the movement is blocked by the gap 71 and the electrons are not captured by the charge storage layer 53 of the photodiode 43. For this reason, according to the present embodiment, the crosstalk component due to the movement of electrons between the photodiodes 42 and 43 is reduced, and the separation of the electrical signals between the photodiodes 42 and 43 is enhanced. The same applies to the AF pixel 20V. Therefore, according to the present embodiment, focus detection accuracy is increased. A similar advantage can be obtained when an insulating material is embedded in the gap 71.

また、本実施の形態によれば、AF用画素20Hに関して、間隙72〜77が形成されている。間隙72〜77内は、空気が存在するか又は真空に近い状態になるが、いずれにせよ、間隙72〜77内の屈折率はほぼ1.0となる。一方、層間膜56〜58は、例えばシリコン酸化膜であるため、比較的屈折率が大きい。このため、間隙72〜77の壁部での臨界角は小さくなる。したがって、層間膜56〜58から間隙72〜77内へ入射しようとする大部分の光に対して、間隙72〜77の壁部が全反射面として作用することになる。よって、AF用画素20Hにおいて、マイクロレンズ66を通過した後に間隙72〜77の壁部に入射する光は、当該壁部により全反射され、迷光や漏れ光などになることなく、フォトダイオード42,43に入射する。このため、フォトダイオード42,43への集光効率が高まる。以上の点は、AF用画素20Vについても同様である。したがって、本実施の形態によれば、SN比の高い焦点検出用信号を得ることができ、この点からも、焦点検出精度を高めることができる。   Further, according to the present embodiment, the gaps 72 to 77 are formed with respect to the AF pixel 20H. In the gaps 72 to 77, air exists or is in a state close to a vacuum, but in any case, the refractive index in the gaps 72 to 77 is approximately 1.0. On the other hand, since the interlayer films 56 to 58 are, for example, silicon oxide films, the refractive index is relatively large. For this reason, the critical angle at the walls of the gaps 72 to 77 becomes small. Therefore, the wall portions of the gaps 72 to 77 act as total reflection surfaces with respect to most of the light entering the gaps 72 to 77 from the interlayer films 56 to 58. Therefore, in the AF pixel 20H, the light incident on the wall portions of the gaps 72 to 77 after passing through the microlens 66 is totally reflected by the wall portions, and does not become stray light or leakage light. 43 is incident. For this reason, the condensing efficiency to the photodiodes 42 and 43 increases. The same applies to the AF pixel 20V. Therefore, according to the present embodiment, it is possible to obtain a focus detection signal with a high S / N ratio, and from this point, it is possible to improve focus detection accuracy.

さらに、本実施の形態によれば、撮像用画素20R,20G,20Bに関して、間隙81〜84が形成されているので、間隙81〜84の壁部は間隙72〜77の壁部と同様に全反射面として作用する。したがって、撮像用画素20R,20G,20Bに関して、フォトダイオード41への集光効率が高まり、これにより高品質の画像を得ることができる。   Further, according to the present embodiment, since the gaps 81 to 84 are formed for the imaging pixels 20R, 20G, and 20B, the wall portions of the gaps 81 to 84 are all the same as the wall portions of the gaps 72 to 77. Acts as a reflective surface. Therefore, with respect to the imaging pixels 20R, 20G, and 20B, the light condensing efficiency to the photodiode 41 is increased, whereby a high-quality image can be obtained.

なお、本実施の形態を次のように変形してもよい。すなわち、必ずしも、AF用画素20H,20Vにおいて間隙72〜77を形成しなくてもよいし、撮像用画素20R,20G,20Bにおいて間隙81〜84を形成しなくてもよい。この場合、AF用画素20H,20Vのフォトダイオード42,43への集光率の向上や、撮像用画素20R,20G,20Bのフォトダイオード41への集光率の向上を図ることはできないが、間隙71よって、フォトダイオード42,43の間の電気信号の分離を高めることはできる。   Note that the present embodiment may be modified as follows. That is, the gaps 72 to 77 are not necessarily formed in the AF pixels 20H and 20V, and the gaps 81 to 84 are not necessarily formed in the imaging pixels 20R, 20G, and 20B. In this case, it is impossible to improve the light condensing rate to the photodiodes 42 and 43 of the AF pixels 20H and 20V and to improve the light condensing rate to the photodiode 41 of the imaging pixels 20R, 20G and 20B. The gap 71 can enhance the separation of electrical signals between the photodiodes 42 and 43.

[第2の実施の形態]   [Second Embodiment]

図15は、本発明の第2の実施の形態による電子カメラの固体撮像素子のAF用画素20Hの主要部を模式的に示す概略断面図であり、図9に対応している。図15において、図9中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。   FIG. 15 is a schematic cross-sectional view schematically showing the main part of the AF pixel 20H of the solid-state imaging device of the electronic camera according to the second embodiment of the present invention, and corresponds to FIG. 15, elements that are the same as or correspond to those in FIG. 9 are given the same reference numerals, and redundant descriptions thereof are omitted.

本実施の形態が前記第1の実施の形態と異なる所は、前記第1の実施の形態では、AF用画素20Hにおいて、1つの間隙71に代えて、並列した2つの間隙71a,71bが、Z軸方向から見た平面視で分割線B−B’線(図8参照。)に沿って形成されている点のみである。本実施の形態によっても、前記第1の実施の形態と同様の利点が得られる。   The difference between the present embodiment and the first embodiment is that in the first embodiment, in the AF pixel 20H, two gaps 71a and 71b arranged in parallel are replaced by one gap 71. It is only a point formed along the dividing line BB ′ (see FIG. 8) in a plan view viewed from the Z-axis direction. Also in this embodiment, the same advantages as those in the first embodiment can be obtained.

[第3の実施の形態]   [Third Embodiment]

図16は、本発明の第3の実施の形態による電子カメラの固体撮像素子のAF用画素20Hの主要部を模式的に示す概略平面図であり、図8に対応している。図17は、図16中のD−D’線に沿った概略断面図であり、図9に対応している。図18は、本発明の第3の実施の形態による電子カメラの固体撮像素子の撮像用画素20R,20G,20Bの主要部を模式的に示す概略平面図であり、図10に対応している。図19は、図18中のE−E’線に沿った概略断面図であり、図11に対応している。   FIG. 16 is a schematic plan view schematically showing the main part of the AF pixel 20H of the solid-state imaging device of the electronic camera according to the third embodiment of the present invention, and corresponds to FIG. FIG. 17 is a schematic cross-sectional view taken along line D-D ′ in FIG. 16 and corresponds to FIG. 9. FIG. 18 is a schematic plan view schematically showing main parts of the imaging pixels 20R, 20G, and 20B of the solid-state imaging device of the electronic camera according to the third embodiment of the present invention, and corresponds to FIG. . FIG. 19 is a schematic cross-sectional view taken along line E-E ′ in FIG. 18 and corresponds to FIG. 11.

図16乃至図19において、図8乃至図11中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態が前記第1の実施の形態と異なる所は、以下に説明する点のみである。   16 to 19, the same or corresponding elements as those in FIGS. 8 to 11 are denoted by the same reference numerals, and redundant description thereof is omitted. This embodiment is different from the first embodiment only in the points described below.

本実施の形態では、図16及び図17に示すように、AF用画素20Hにおいて、層間膜56〜58には、間隙91も形成されている。間隙91は、Z軸方向から見た平面視において分割線B−B’に沿って形成されている。この点は、AF用画素20Vについても同様である。   In the present embodiment, as shown in FIGS. 16 and 17, in the AF pixel 20 </ b> H, a gap 91 is also formed in the interlayer films 56 to 58. The gap 91 is formed along the parting line B-B ′ in a plan view viewed from the Z-axis direction. The same applies to the AF pixel 20V.

また、前記第1の実施の形態では、図9に示すように、マイクロレンズ66は、図1中の撮影レンズ2の射出瞳を、フォトダイオード42,43の付近の高さ位置(Z軸方向位置)において結像させるように設計されているのに対し、本実施の形態では、図17に示すように、マイクロレンズ66は、撮影レンズ2の射出瞳を、間隙91の上端(+Z側端部)の付近の高さ位置(Z軸方向位置)(すなわち、層間膜58の上面付近)において結像させるように設計されている。この点は、AF用画素20Vについても同様である。   In the first embodiment, as shown in FIG. 9, the microlens 66 is configured so that the exit pupil of the photographing lens 2 in FIG. 1 is positioned at a height position near the photodiodes 42 and 43 (Z-axis direction). In this embodiment, as shown in FIG. 17, the microlens 66 is configured so that the exit pupil of the photographic lens 2 is positioned at the upper end (+ Z side end) of the gap 91. Is formed at a height position (position in the Z-axis direction) (that is, near the upper surface of the interlayer film 58). The same applies to the AF pixel 20V.

さらに、本実施の形態では、図19に示すように、撮像用画素20R,20G,20Bのマイクロレンズ66も、AF用画素20H,20Vのマイクロレンズ66と同じ結像特性を持つように設計されている。   Furthermore, in the present embodiment, as shown in FIG. 19, the microlens 66 of the imaging pixels 20R, 20G, and 20B is also designed to have the same imaging characteristics as the microlens 66 of the AF pixels 20H and 20V. ing.

本実施の形態では、間隙72〜77の場合と同様に、間隙91の両壁部が全反射面として作用することになる。したがって、本実施の形態によれば、AF用画素20Hにおいて、間隙91の両壁部の全反射作用によって、前記第1の実施の形態に比べて、撮影レンズ2の射出瞳の一方側からの光のみを受光すべきフォトダイオード42が、当該射出瞳の他方側からの光を受光してしまうことが低減され、同様に、撮影レンズ2の射出瞳の他方側からの光のみを受光すべきフォトダイオード43が、当該射出瞳の一方側からの光を受光してしまうことが低減される。このため、本実施の形態によれば、AF用画素20Hにおいて、フォトダイオード42,43間の光信号の分離が高まる。以上の点は、AF用画素20Vについても同様である。したがって、本実施の形態によれば、より一層、焦点検出精度が高まる。   In the present embodiment, as in the case of the gaps 72 to 77, both wall portions of the gap 91 act as total reflection surfaces. Therefore, according to the present embodiment, in the AF pixel 20H, the total reflection action of both wall portions of the gap 91 causes the exit from the one side of the exit pupil of the photographing lens 2 as compared with the first embodiment. It is reduced that the photodiode 42 that should receive only light receives light from the other side of the exit pupil, and similarly, only light from the other side of the exit pupil of the photographing lens 2 should be received. The photodiode 43 is reduced from receiving light from one side of the exit pupil. Therefore, according to the present embodiment, the separation of the optical signal between the photodiodes 42 and 43 is enhanced in the AF pixel 20H. The same applies to the AF pixel 20V. Therefore, according to the present embodiment, the focus detection accuracy is further increased.

なお、本実施の形態によっても、前記第1の実施の形態と同様に、間隙71によってフォトダイオード42,43間の電気信号の分離が高まるという利点、及び、間隙72〜77によってフォトダイオード42,43への集光効率が高まるという利点が、得られる。   In the present embodiment, as in the first embodiment, the advantage that the separation of electric signals between the photodiodes 42 and 43 is increased by the gap 71, and the photodiodes 42, 77 by the gaps 72 to 77 are increased. The advantage that the light collection efficiency to 43 is increased is obtained.

なお、本実施の形態を次のように変形してもよい。すなわち、必ずしも、AF用画素20H,20Vにおいて間隙72〜77を形成しなくてもよいし、撮像用画素20R,20G,20Bにおいて間隙81〜84を形成しなくてもよい。この場合、AF用画素20H,20Vのフォトダイオード42,43への集光率の向上や、撮像用画素20R,20G,20Bのフォトダイオード41への集光率の向上を図ることはできないが、間隙71よってフォトダイオード42,43の間の電気信号の分離を高めることはできるとともに、間隙91によってフォトダイオード42,43の間の光信号の分離を高めることはできる。   Note that the present embodiment may be modified as follows. That is, the gaps 72 to 77 are not necessarily formed in the AF pixels 20H and 20V, and the gaps 81 to 84 are not necessarily formed in the imaging pixels 20R, 20G, and 20B. In this case, it is impossible to improve the light condensing rate to the photodiodes 42 and 43 of the AF pixels 20H and 20V and to improve the light condensing rate to the photodiode 41 of the imaging pixels 20R, 20G and 20B. The separation of electrical signals between the photodiodes 42 and 43 can be enhanced by the gap 71, and the separation of optical signals between the photodiodes 42 and 43 can be enhanced by the gap 91.

[第4の実施の形態]   [Fourth Embodiment]

図20は、本発明の第4の実施の形態による電子カメラの固体撮像素子のAF用画素20Hの主要部を模式的に示す概略断面図であり、図17に対応している。図20において、図17中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。   FIG. 20 is a schematic cross-sectional view schematically showing the main part of the AF pixel 20H of the solid-state imaging device of the electronic camera according to the fourth embodiment of the present invention, and corresponds to FIG. 20, elements that are the same as or correspond to those in FIG. 17 are given the same reference numerals, and redundant descriptions thereof are omitted.

本実施の形態が前記第3の実施の形態と異なる所は、AF用画素20Hにおいて、フォトダイオード42の半導体領域とフォトダイオード43の半導体領域との間に間隙71が形成されていない点のみである。本実施の形態によれば、間隙71が形成されていないので、フォトダイオード42,43の間の電気信号の分離を高めることはできないが、その他は、前記第3の実施の形態と同様の利点が得られる。   This embodiment differs from the third embodiment only in that no gap 71 is formed between the semiconductor region of the photodiode 42 and the semiconductor region of the photodiode 43 in the AF pixel 20H. is there. According to the present embodiment, since the gap 71 is not formed, it is not possible to enhance the separation of electric signals between the photodiodes 42 and 43, but the other advantages are the same as those of the third embodiment. Is obtained.

なお、本実施の形態を次のように変形してもよい。すなわち、必ずしも、AF用画素20H,20Vにおいて間隙72〜77を形成しなくてもよいし、撮像用画素20R,20G,20Bにおいて間隙81〜84を形成しなくてもよい。この場合、AF用画素20H,20Vのフォトダイオード42,43への集光率の向上や、撮像用画素20R,20G,20Bのフォトダイオード41への集光率の向上を図ることはできないが、間隙91によってフォトダイオード42,43の間の光信号の分離を高めることはできる。   Note that the present embodiment may be modified as follows. That is, the gaps 72 to 77 are not necessarily formed in the AF pixels 20H and 20V, and the gaps 81 to 84 are not necessarily formed in the imaging pixels 20R, 20G, and 20B. In this case, it is impossible to improve the light condensing rate to the photodiodes 42 and 43 of the AF pixels 20H and 20V and to improve the light condensing rate to the photodiode 41 of the imaging pixels 20R, 20G and 20B. The separation of the optical signal between the photodiodes 42 and 43 can be enhanced by the gap 91.

以上、本発明の各実施の形態及びそれらの変形例について説明したが、本発明はこれらに限定されるものではない。   As mentioned above, although each embodiment of this invention and those modifications were demonstrated, this invention is not limited to these.

例えば、前述した各実施の形態では、撮像モードにおいて、AF用画素20H,20Vからの信号は、撮像用信号として用いていなかったが、AF用画素20H,20Vにもカラーフィルタを設け、撮像モードにおいて、転送トランジスタ46,47(図7参照)を同時にオンすることで、フォトダイオード42,43の電荷を両方とも同時にフローティング拡散部44へ転送し、これにより両信号を加算して読み出せば、その加算信号は撮像用信号として用いることができる。   For example, in each of the embodiments described above, in the imaging mode, the signals from the AF pixels 20H and 20V are not used as imaging signals. However, the AF pixels 20H and 20V are also provided with color filters, and the imaging mode In FIG. 7, the transfer transistors 46 and 47 (see FIG. 7) are simultaneously turned on, so that both charges of the photodiodes 42 and 43 are transferred to the floating diffusion unit 44 at the same time. The added signal can be used as an imaging signal.

また、前述した各実施の形態では、AF用画素20H,20Vでは、2つのフォトダイオード42,43の分割方向が縦又は横となっていたが、その分割方向は斜め45度などにしてもよい。   Further, in each of the above-described embodiments, in the AF pixels 20H and 20V, the division direction of the two photodiodes 42 and 43 is vertical or horizontal, but the division direction may be 45 degrees obliquely or the like. .

本発明の第1の実施の形態に係る撮像装置としての電子カメラを示す概略ブロック図である。It is a schematic block diagram which shows the electronic camera as an imaging device which concerns on the 1st Embodiment of this invention. 図1中の固体撮像素子の概略構成を示す回路図である。It is a circuit diagram which shows schematic structure of the solid-state image sensor in FIG. 図1中の固体撮像素子を模式的に示す概略平面図である。It is a schematic plan view which shows typically the solid-state image sensor in FIG. 図3における所定の焦点検出領域の付近を拡大した概略拡大図である。FIG. 4 is a schematic enlarged view in which the vicinity of a predetermined focus detection region in FIG. 3 is enlarged. 図3における他の焦点検出領域の付近を拡大した概略拡大図である。FIG. 4 is a schematic enlarged view in which the vicinity of another focus detection region in FIG. 3 is enlarged. 図1中の固体撮像素子の撮像用画素を示す回路図である。It is a circuit diagram which shows the pixel for an imaging of the solid-state image sensor in FIG. 図1中の固体撮像素子のAF用画素を示す回路図である。It is a circuit diagram which shows the pixel for AF of the solid-state image sensor in FIG. 図1中の固体撮像素子のAF用画素の主要部を模式的に示す概略平面図である。FIG. 2 is a schematic plan view schematically showing a main part of an AF pixel of the solid-state imaging device in FIG. 1. 図8中のA−A’線に沿った概略断面図である。It is a schematic sectional drawing in alignment with the A-A 'line in FIG. 図1中の固体撮像素子の撮像用画素の主要部を模式的に示す概略平面図である。It is a schematic plan view which shows typically the principal part of the pixel for imaging of the solid-state image sensor in FIG. 図10中のC−C’線に沿った概略断面図である。It is a schematic sectional drawing in alignment with the C-C 'line in FIG. 焦点検出モード時の図1中の固体撮像素子の駆動手順を示すタイミングチャートである。It is a timing chart which shows the drive procedure of the solid-state image sensor in FIG. 1 at the time of focus detection mode. 撮像モード時の図1中の固体撮像素子の駆動手順を示すタイミングチャートである。It is a timing chart which shows the drive procedure of the solid-state image sensor in FIG. 1 at the time of imaging mode. 第1の実施の形態による電子カメラの動作を示す概略フローチャートである。It is a schematic flowchart which shows operation | movement of the electronic camera by 1st Embodiment. 本発明の第2の実施の形態による電子カメラの固体撮像素子のAF用画素の主要部を模式的に示す概略断面図である。It is a schematic sectional drawing which shows typically the principal part of the pixel for AF of the solid-state image sensor of the electronic camera by the 2nd Embodiment of this invention. 本発明の第3の実施の形態による電子カメラの固体撮像素子のAF用画素の主要部を模式的に示す概略平面図である。It is a schematic plan view which shows typically the principal part of the pixel for AF of the solid-state image sensor of the electronic camera by the 3rd Embodiment of this invention. 図16中のD−D’線に沿った概略断面図である。It is a schematic sectional drawing in alignment with the D-D 'line in FIG. 本発明の第3の実施の形態による電子カメラの固体撮像素子の撮像用画素の主要部を模式的に示す概略平面図である。It is a schematic plan view which shows typically the principal part of the imaging pixel of the solid-state image sensor of the electronic camera by the 3rd Embodiment of this invention. 図18中のE−E’線に沿った概略断面図である。It is a schematic sectional drawing in alignment with the E-E 'line in FIG. 本発明の第4の実施の形態による電子カメラの固体撮像素子のAF用画素の主要部を模式的に示す概略断面図である。It is a schematic sectional drawing which shows typically the principal part of the pixel for AF of the solid-state image sensor of the electronic camera by the 4th Embodiment of this invention.

符号の説明Explanation of symbols

1 電子カメラ

20 画素
20V,20H 焦点検出用画素(AF用画素)
20R,20G,20B 撮像用画素
42,43 フォトダイオード
51 基板
56〜58 層間膜
71〜77,81〜84,91 間隙
1 Electronic camera 3
20 pixels 20V, 20H Focus detection pixels (AF pixels)
20R, 20G, 20B Imaging pixels 42, 43 Photodiode 51 Substrate 56-58 Interlayer film 71-77, 81-84, 91 Gap

Claims (12)

2次元状に配置された複数の画素を基板上に備え、
前記複数の画素のうちの少なくとも一部の画素は、前記基板の法線方向から見た平面視において分割線により分割される一方側の領域及び他方側の領域にそれぞれ存し各々が入射光を光電変換する第1の光電変換部及び第2の光電変換部を有し、
前記基板上に形成された層間膜に、壁部が全反射面として作用する中空の間隙が、前記平面視において前記分割線に沿って形成されたことを特徴とする固体撮像素子。
A plurality of pixels arranged two-dimensionally on a substrate;
At least some of the plurality of pixels are respectively present in one region and the other region divided by a dividing line in a plan view as viewed from the normal direction of the substrate, and each of which receives incident light. Having a first photoelectric conversion unit and a second photoelectric conversion unit for photoelectric conversion;
A solid-state imaging device, wherein a hollow gap whose wall acts as a total reflection surface is formed in the interlayer film formed on the substrate along the dividing line in the plan view.
前記少なくとも一部の画素にはマイクロレンズが設けられ、
前記マイクロレンズは、被写体像を当該固体撮像素子に結像させる光学系の射出瞳を、前記間隙における光入射側の端部付近の高さ位置において結像させることを特徴とする請求項1記載の固体撮像素子。
The at least some pixels are provided with microlenses,
2. The microlens forms an image of an exit pupil of an optical system that forms a subject image on the solid-state image sensor at a height position near an end of the light incident side in the gap. Solid-state image sensor.
前記基板上に形成された層間膜に、壁部が全反射面として作用する中空の間隙が、前記平面視において、前記少なくとも一部の画素の前記第1及び第2の光電変換部の有効受光領域をそれぞれ囲むように、前記分割線に沿った箇所以外にも形成されたことを特徴とする請求項1又は2記載の固体撮像素子。   In the interlayer film formed on the substrate, a hollow gap whose wall acts as a total reflection surface has an effective light reception of the first and second photoelectric conversion units of the at least some pixels in the plan view. 3. The solid-state imaging device according to claim 1, wherein the solid-state imaging element is formed in a portion other than the portion along the dividing line so as to surround each region. 前記層間膜に形成された前記間隙内は、空気が存在するか又は真空に近い状態になっていることを特徴とする請求項1乃至3のいずれかに記載の固体撮像素子。   4. The solid-state imaging device according to claim 1, wherein air exists in the gap formed in the interlayer film or is in a state close to a vacuum. 5. 前記少なくとも一部の画素において、前記第1の光電変換部を構成する半導体領域と前記第2の光電変換部を構成する半導体領域との間に、その間を電気的に分離する中空の間隙が形成されたことを特徴とする請求項1乃至4のいずれかに記載の固体撮像素子。   In the at least some of the pixels, a hollow gap is formed between the semiconductor region forming the first photoelectric conversion unit and the semiconductor region forming the second photoelectric conversion unit to electrically isolate the first and second photoelectric conversion units. The solid-state imaging device according to claim 1, wherein the solid-state imaging device is formed. 前記第1の光電変換部を構成する前記半導体領域と前記第2の光電変換部を構成する前記半導体領域との間に形成された前記間隙内は、空気が存在するか又は真空に近い状態になっていることを特徴とする請求項5記載の固体撮像素子。   In the gap formed between the semiconductor region constituting the first photoelectric conversion unit and the semiconductor region constituting the second photoelectric conversion unit, air exists or is in a state close to a vacuum. The solid-state imaging device according to claim 5, wherein 前記少なくとも一部の画素において、前記第1の光電変換部を構成する半導体領域と前記第2の光電変換部を構成する半導体領域との間に、絶縁材料からなる分離部が形成されたことを特徴とする請求項1乃至4のいずれかに記載の固体撮像素子。   In at least some of the pixels, a separation portion made of an insulating material is formed between a semiconductor region constituting the first photoelectric conversion portion and a semiconductor region constituting the second photoelectric conversion portion. The solid-state image sensor according to any one of claims 1 to 4, wherein 2次元状に配置された複数の画素を基板上に備え、
前記複数の画素のうちの少なくとも一部の画素は、前記基板の法線方向から見た平面視において分割線により分割される一方側の領域及び他方側の領域にそれぞれ存し各々が入射光を光電変換する第1の光電変換部及び第2の光電変換部を有し、
前記少なくとも一部の画素において、前記第1の光電変換部を構成する半導体領域と前記第2の光電変換部を構成する半導体領域との間に、その間を電気的に分離する中空の間隙が形成され
前記基板上に形成された層間膜に、壁部が全反射面として作用する中空の間隙が、前記平面視において、前記少なくとも一部の画素の前記第1及び第2の光電変換部の有効受光領域をそれぞれ囲む箇所のうち、前記少なくとも一部の画素の前記分割線に沿った箇所以外の箇所に、形成されたことを特徴とする固体撮像素子。
A plurality of pixels arranged two-dimensionally on a substrate;
At least some of the plurality of pixels are respectively present in one region and the other region divided by a dividing line in a plan view as viewed from the normal direction of the substrate, and each of which receives incident light. Having a first photoelectric conversion unit and a second photoelectric conversion unit for photoelectric conversion;
In the at least some of the pixels, a hollow gap is formed between the semiconductor region forming the first photoelectric conversion unit and the semiconductor region forming the second photoelectric conversion unit to electrically isolate the first and second photoelectric conversion units. It is,
In the interlayer film formed on the substrate, a hollow gap whose wall acts as a total reflection surface has an effective light reception of the first and second photoelectric conversion units of the at least some pixels in the plan view. A solid-state imaging device, wherein the solid-state imaging device is formed at a location other than a location along the dividing line of the at least some pixels among locations surrounding each region .
前記第1の光電変換部を構成する前記半導体領域と前記第2の光電変換部を構成する前記半導体領域との間に形成された前記間隙内は、空気が存在するか又は真空に近い状態になっていることを特徴とする請求項8記載の固体撮像素子。   In the gap formed between the semiconductor region constituting the first photoelectric conversion unit and the semiconductor region constituting the second photoelectric conversion unit, air exists or is in a state close to a vacuum. The solid-state imaging device according to claim 8, wherein 前記少なくとも一部の画素にはマイクロレンズが設けられ、
前記マイクロレンズは、被写体像を当該固体撮像素子に結像させる光学系の射出瞳を、前記第1及び第2の光電変換部の付近の高さ位置において結像させることを特徴とする請求項8又は9記載の固体撮像素子。
The at least some pixels are provided with microlenses,
The microlens forms an image of an exit pupil of an optical system that forms a subject image on the solid-state imaging device at a height position near the first and second photoelectric conversion units. The solid-state imaging device according to 8 or 9.
請求項1乃至10のいずれかに記載の固体撮像素子と、
被写体像を前記固体撮像素子に結像させる光学系と、
前記少なくとも一部の画素の前記第1の光電変換部からの信号及び前記第2の光電変換部からの信号に基づいて、前記光学系の焦点調節状態を示す検出信号を出力する検出処理部と、
前記検出処理部からの前記検出信号に基づいて前記光学系の焦点調節を行う調節部と、
を備えたことを特徴とする撮像装置。
A solid-state imaging device according to any one of claims 1 to 10 ,
An optical system for forming a subject image on the solid-state imaging device;
A detection processing unit that outputs a detection signal indicating a focus adjustment state of the optical system based on a signal from the first photoelectric conversion unit and a signal from the second photoelectric conversion unit of at least some of the pixels; ,
An adjusting unit that adjusts the focus of the optical system based on the detection signal from the detection processing unit;
An imaging apparatus comprising:
2次元状に配置された複数の画素を基板上に備え、
前記複数の画素のうちの少なくとも一部の画素は、各々が入射光を光電変換する第1の光電変換部及び第2の光電変換部と、前記第1の光電変換部に対応して前記基板上に形成された層間膜と、前記第2の光電変換部に対応して前記基板上に形成された層間膜とを有し、
前記両層間膜の間に、壁部が全反射面として作用する中空の間隙が形成されたことを特徴とする固体撮像素子。
A plurality of pixels arranged two-dimensionally on a substrate;
At least some of the plurality of pixels each include a first photoelectric conversion unit and a second photoelectric conversion unit that photoelectrically convert incident light, and the substrate corresponding to the first photoelectric conversion unit. An interlayer film formed thereon, and an interlayer film formed on the substrate corresponding to the second photoelectric conversion unit;
A solid-state imaging device, wherein a hollow gap whose wall portion acts as a total reflection surface is formed between the two interlayer films.
JP2007337070A 2007-12-27 2007-12-27 Solid-state imaging device and imaging apparatus using the same Expired - Fee Related JP5422889B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007337070A JP5422889B2 (en) 2007-12-27 2007-12-27 Solid-state imaging device and imaging apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007337070A JP5422889B2 (en) 2007-12-27 2007-12-27 Solid-state imaging device and imaging apparatus using the same

Publications (2)

Publication Number Publication Date
JP2009158800A JP2009158800A (en) 2009-07-16
JP5422889B2 true JP5422889B2 (en) 2014-02-19

Family

ID=40962478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007337070A Expired - Fee Related JP5422889B2 (en) 2007-12-27 2007-12-27 Solid-state imaging device and imaging apparatus using the same

Country Status (1)

Country Link
JP (1) JP5422889B2 (en)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5503209B2 (en) * 2009-07-24 2014-05-28 キヤノン株式会社 Imaging device and imaging apparatus
JP5506517B2 (en) * 2010-04-12 2014-05-28 キヤノン株式会社 Solid-state image sensor
JP5468478B2 (en) * 2010-06-30 2014-04-09 株式会社東芝 Solid-state imaging device manufacturing method and solid-state imaging device
JP5763474B2 (en) * 2010-08-27 2015-08-12 株式会社半導体エネルギー研究所 Optical sensor
JP5834398B2 (en) * 2010-11-22 2015-12-24 株式会社ニコン Imaging device and imaging apparatus
JP2013004635A (en) 2011-06-14 2013-01-07 Canon Inc Image sensor, imaging device, and formation method
JP5995416B2 (en) * 2011-08-24 2016-09-21 キヤノン株式会社 Imaging device and imaging apparatus
JP5563166B2 (en) * 2011-08-30 2014-07-30 富士フイルム株式会社 Solid-state imaging device and digital camera
US9590004B2 (en) 2011-12-22 2017-03-07 Canon Kabushiki Kaisha Solid-state imaging device and imaging apparatus
JP6034629B2 (en) 2012-09-12 2016-11-30 キヤノン株式会社 Image pickup device and image pickup apparatus using the same
JP6120523B2 (en) * 2012-10-24 2017-04-26 オリンパス株式会社 Imaging device and imaging apparatus
JP6124555B2 (en) 2012-11-01 2017-05-10 キヤノン株式会社 Solid-state imaging device and distance measuring device using the same
JP6231741B2 (en) * 2012-12-10 2017-11-15 キヤノン株式会社 Solid-state imaging device and manufacturing method thereof
JPWO2014112002A1 (en) * 2013-01-15 2017-01-19 オリンパス株式会社 Imaging device and imaging apparatus
KR102350138B1 (en) * 2013-03-29 2022-01-14 소니그룹주식회사 Imaging element and imaging apparatus
JP2014216970A (en) 2013-04-27 2014-11-17 キヤノン株式会社 Distance measuring device
JP6271900B2 (en) * 2013-07-31 2018-01-31 キヤノン株式会社 Solid-state imaging device and imaging apparatus using the same
JP2015060855A (en) * 2013-09-17 2015-03-30 ソニー株式会社 Solid state imaging device, manufacturing method therefor, and electronic apparatus
JP6347620B2 (en) 2014-02-13 2018-06-27 キヤノン株式会社 Solid-state imaging device and imaging apparatus
JP6347621B2 (en) 2014-02-13 2018-06-27 キヤノン株式会社 Solid-state imaging device and imaging apparatus
JP6355362B2 (en) * 2014-02-28 2018-07-11 キヤノン株式会社 Photoelectric conversion device and imaging system
JP2015216186A (en) 2014-05-09 2015-12-03 ソニー株式会社 Solid-state image pickup device and electronic device
JP6173259B2 (en) 2014-06-02 2017-08-02 キヤノン株式会社 Photoelectric conversion device and imaging system
JP6444066B2 (en) * 2014-06-02 2018-12-26 キヤノン株式会社 Photoelectric conversion device and imaging system
JP6425427B2 (en) 2014-06-16 2018-11-21 キヤノン株式会社 Photoelectric conversion device, method of manufacturing the same, imaging system
JP2016031993A (en) * 2014-07-28 2016-03-07 キヤノン株式会社 Solid state image pickup device and camera
KR102286109B1 (en) 2014-08-05 2021-08-04 삼성전자주식회사 An image pixel, an image sensor including the same, and an image processing system including the same
JP2017054991A (en) * 2015-09-10 2017-03-16 キヤノン株式会社 Imaging device and imaging apparatus using the same
JP2017069553A (en) 2015-09-30 2017-04-06 キヤノン株式会社 Solid-state imaging device, method of manufacturing the same, and camera
JP6738200B2 (en) * 2016-05-26 2020-08-12 キヤノン株式会社 Imaging device
US10204943B2 (en) 2016-08-10 2019-02-12 Canon Kabushiki Kaisha Image sensor, method of manufacturing the same, and camera with pixel including light waveguide and insulation film
JP6895724B2 (en) 2016-09-06 2021-06-30 キヤノン株式会社 Image sensor and image sensor
CN115763508B (en) 2016-10-28 2024-03-19 索尼公司 Light detection device
JP6506814B2 (en) * 2017-10-18 2019-04-24 キヤノン株式会社 Solid-state imaging device and camera
JP6779929B2 (en) * 2018-02-09 2020-11-04 キヤノン株式会社 Photoelectric converters and equipment
JP2018142739A (en) * 2018-06-06 2018-09-13 キヤノン株式会社 Photoelectric conversion device
JP2020161648A (en) * 2019-03-27 2020-10-01 ソニーセミコンダクタソリューションズ株式会社 Image pick-up device and imaging apparatus
TW202207484A (en) * 2020-03-27 2022-02-16 日商索尼半導體解決方案公司 Imaging device and electronic apparatus
JP2020188267A (en) * 2020-07-14 2020-11-19 キヤノン株式会社 Imaging device
JP7015350B2 (en) * 2020-07-28 2022-02-02 キヤノン株式会社 Solid-state image sensor and camera
WO2022080124A1 (en) * 2020-10-12 2022-04-21 ソニーセミコンダクタソリューションズ株式会社 Imaging device and manufacturing method for imaging device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139061A (en) * 1984-12-11 1986-06-26 Hamamatsu Photonics Kk Semiconductor photodetector
JP3672085B2 (en) * 2000-10-11 2005-07-13 シャープ株式会社 Solid-state imaging device and manufacturing method thereof
JP2002314062A (en) * 2001-04-18 2002-10-25 Canon Inc Solid-state image sensing device and image sensing system
JP4027113B2 (en) * 2002-02-19 2007-12-26 キヤノン株式会社 Imaging apparatus and system
US20060289777A1 (en) * 2005-06-29 2006-12-28 Wen Li Detector with electrically isolated pixels
JP4710660B2 (en) * 2006-03-10 2011-06-29 株式会社ニコン Solid-state imaging device and electronic camera using the same

Also Published As

Publication number Publication date
JP2009158800A (en) 2009-07-16

Similar Documents

Publication Publication Date Title
JP5422889B2 (en) Solid-state imaging device and imaging apparatus using the same
JP5076528B2 (en) Photoelectric conversion unit connection / separation structure, solid-state imaging device, and imaging apparatus
JP4957413B2 (en) Solid-state imaging device and imaging apparatus using the same
JP5045012B2 (en) Solid-state imaging device and imaging apparatus using the same
JP4835270B2 (en) Solid-state imaging device and imaging apparatus using the same
JP5157436B2 (en) Solid-state imaging device and imaging apparatus
JP6721511B2 (en) Solid-state image sensor, manufacturing method thereof, and electronic device
JP4839990B2 (en) Solid-state imaging device and imaging apparatus using the same
TWI663877B (en) Solid-state imaging element, driving method thereof, and electronic device
JP5693082B2 (en) Imaging device
US10163971B2 (en) Image sensor, image capturing apparatus, and forming method
JP5566457B2 (en) Solid-state imaging device and digital camera
JP2008270298A (en) Solid-state image sensor and imaging apparatus employing the same
CN111508982A (en) Imaging device and imaging apparatus
JP5034936B2 (en) Solid-state imaging device and imaging apparatus using the same
JP5532599B2 (en) Solid-state imaging device manufacturing method and imaging apparatus
JP5461343B2 (en) Imaging device and imaging apparatus
JP5413481B2 (en) Photoelectric conversion unit connection / separation structure, solid-state imaging device, and imaging apparatus
JP2023067935A (en) Imaging device
JP5750918B2 (en) Solid-state imaging device and imaging apparatus using the same
JP2012211942A (en) Solid-state image sensor and image pickup apparatus
US20190268543A1 (en) Image sensor and focus adjustment device
JP7149278B2 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic device
JP2005175893A (en) Two-plate type color solid-state image pickup device and digital camera
JP5730419B2 (en) Imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5422889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees