JP5417257B2 - Detection circuit - Google Patents
Detection circuit Download PDFInfo
- Publication number
- JP5417257B2 JP5417257B2 JP2010123821A JP2010123821A JP5417257B2 JP 5417257 B2 JP5417257 B2 JP 5417257B2 JP 2010123821 A JP2010123821 A JP 2010123821A JP 2010123821 A JP2010123821 A JP 2010123821A JP 5417257 B2 JP5417257 B2 JP 5417257B2
- Authority
- JP
- Japan
- Prior art keywords
- connector
- connection line
- terminal
- cover
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Keying Circuit Devices (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
本発明は、検出回路に関し、例えば、通常時に遮断し異常時に導通し異常を検出するするスイッチを有する検出回路に関する。 The present invention relates to a detection circuit, for example, a detection circuit having a switch that shuts off in a normal state and conducts in an abnormal state to detect the abnormality.
筐体等のカバーの開閉を検出する検出回路が用いられている。例えば特許文献1には、プリンタのカバーの開閉といった通常状態か異常状態かをスイッチを用い検出する検出回路が記載されている。 A detection circuit that detects opening and closing of a cover such as a housing is used. For example, Patent Document 1 describes a detection circuit that uses a switch to detect whether the printer is in a normal state or an abnormal state, such as opening or closing a cover.
通常状態か異常状態かをスイッチを用い検出する場合、正常の場合スイッチが導通する方式では、正常状態においてスイッチに電流が流れ消費電力が悪化する。一方、正常の場合、スイッチが遮断する方式の場合、消費電力は抑制できるがスイッチに接続された接続線等の断線を異常として判断することできない。 When a normal state or an abnormal state is detected using a switch, in a method in which the switch is conductive when normal, a current flows through the switch in a normal state and power consumption deteriorates. On the other hand, in the case of a method in which the switch is cut off in the normal state, power consumption can be suppressed, but disconnection of a connection line or the like connected to the switch cannot be determined as abnormal.
本発明は、上記課題に鑑みなされたものであり、通常時に遮断し異常時に導通し異常を検出するするスイッチを用い通常異常を検出する検出回路において、接続線の断線を検出することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to detect a disconnection of a connection line in a detection circuit that detects a normal abnormality by using a switch that shuts off at a normal time and conducts at the time of abnormality and detects the abnormality. To do.
本発明は、一端と他端とを有し、通常時に遮断し異常時に導通し異常を検出すると、前記スイッチの一端と第1接続線を介し接続された第1端子と、前記第1端子と前記第1接続線との間の第1ノードと第1定電位電源との間にそれぞれ一端と他端とが接続された第1抵抗と、前記スイッチの他端と第2接続線を介し接続された第2端子と、前記第2端子と前記第2接続線との間の第2ノードと第2定電位電源との間にそれぞれ一端と他端とが接続された第2抵抗と、前記第2ノードと第3定電位電源との間にそれぞれ一端と他端とが接続された第3抵抗と、前記スイッチの一端と他端との間に前記スイッチと並列に接続された第4抵抗と、前記スイッチの他端と前記第2接続線との間の第3ノードに一端が接続され、他端と、前記第3定電位電源と前記第3抵抗との間の第4ノードと、が第3接続線を介し接続された第5抵抗と、を具備することを特徴とする検出回路である。本発明によれば、通常時に遮断し異常時に導通し異常を検出するするスイッチを用い通常異常を検出する検出回路において、接続線の断線を検出することができる。 The present invention has one end and the other end, and shuts off in a normal state and conducts in an abnormal state and detects an abnormality, a first terminal connected to one end of the switch via a first connection line, and the first terminal A first resistor having one end and the other end connected between a first node between the first connection line and the first constant potential power source, and a connection between the other end of the switch and a second connection line A second resistor having one end and the other end connected between the second terminal, a second node between the second terminal and the second connection line, and a second constant potential power source, A third resistor having one end and the other end connected between the second node and the third constant potential power source, and a fourth resistor connected in parallel with the switch between the one end and the other end of the switch One end of the switch and a third node between the other end of the switch and the second connection line, and the other end of the switch and the third constant voltage And a fourth node between the power source and the third resistor, but is a detection circuit, characterized by comprising a fifth resistor connected through the third connection line, the. According to the present invention, a disconnection of a connection line can be detected in a detection circuit that detects a normal abnormality by using a switch that shuts off at a normal time and conducts at an abnormal time and detects the abnormality.
上記構成において、前記第1接続線と前記第1ノードとの間に接続された第1コネクタと、前記第2接続線と前記第2ノードとの間に接続された第2コネクタと、前記第3接続線と前記第4ノードとの間に接続された第3コネクタと、を具備する構成とすることができる。この構成によれば、接続線またはコネクタの断線を検出することができる。 In the above configuration, a first connector connected between the first connection line and the first node, a second connector connected between the second connection line and the second node, and the first connector And a third connector connected between the three connection lines and the fourth node. According to this configuration, it is possible to detect disconnection of a connection line or a connector.
上記構成において、前記第1端子および前記第2端子の電圧に基づき、通常時または異常時の検出、前記第1接続線または前記第1コネクタの断線、前記第2接続線または第2コネクタの断線、および前記第3接続線または第3コネクタの断線を検出する制御部を具備する構成とすることができる。 In the above configuration, based on the voltage of the first terminal and the second terminal, detection at normal time or abnormality, disconnection of the first connection line or the first connector, disconnection of the second connection line or the second connector And a controller that detects disconnection of the third connection line or the third connector.
上記構成において、前記制御部、前記第1抵抗、前記第2抵抗および前記第3抵抗を搭載する回路基板を具備し、前記第1コネクタ、前記第2コネクタおよび前記第3コネクタは、前記回路基板に設けられている構成とすることができる。 In the above configuration, the circuit board includes the control unit, the first resistor, the second resistor, and the third resistor, and the first connector, the second connector, and the third connector are connected to the circuit substrate. It can be set as the structure provided in.
上記構成において、前記第3定電位電源の電位は前記第1定電位電源および前記第2定電位電源より低い構成とすることができる。また、上記構成において、前記第3定電位電源はグランドである構成とすることができる。 In the above configuration, the potential of the third constant potential power source may be lower than that of the first constant potential power source and the second constant potential power source. In the above configuration, the third constant potential power supply may be a ground.
上記構成において、前記通常時はカバーが閉まった状態であり、前記異常時はカバーが開いた状態である構成とすることができる。また、前記カバーは、プリンタのカバーである構成とすることができる。 In the above configuration, the cover may be closed during the normal time, and the cover may be open during the abnormality. The cover may be a printer cover.
本発明によれば、通常時に遮断し異常時に導通し異常を検出するするスイッチを用い通常異常を検出する検出回路において、接続線の断線を検出することができる。 According to the present invention, a disconnection of a connection line can be detected in a detection circuit that detects a normal abnormality by using a switch that shuts off at a normal time and conducts at an abnormal time and detects the abnormality.
以下、本発明の実施例についてプリンタを例に説明する。 Hereinafter, a printer will be described as an example of an embodiment of the present invention.
図1は、実施例1に係るプリンタのブロック図である。プリンタ100は機械部20と制御部10とを備えている。機械部20は、サーマルヘッド、印刷用紙排出ローラ、カバー等を備えている。スイッチ34は、機械部20のカバーの開閉を検出するスイッチである。制御部10は、機械部20を制御し、印刷用紙に印字させる。また、スイッチ34の信号をコネクタ18を介し受信する。スイッチ34からの信号により、カバーの開閉を判断する。制御部10はプリント基板等の回路基板12に形成されており、機械部20からの信号は、FPC(Flexible Printed Circuit)またはワイヤハーネス等の接続線16を介しコネクタ18から制御部10に入力する。
FIG. 1 is a block diagram of the printer according to the first embodiment. The
図2(a)および図2(b)は、プリンタのカバーを示す断面図である。図2(a)はカバーが開いた状態、図2(b)はカバーが閉じた状態を示している。図2(a)のように、プリンタ100には、カバー21および22が設けられている。カバー22はプリンタ用紙ローラ24を収納している。プリンタ用紙26は、例えばゴム製のローラ28が回転することにより紙送りされる。プリンタ用紙26には、サーマルヘッドにより印字がされる。印字されたプリンタ用紙26は、排出孔27から排出される。ローラ28の軸30は、カバー21に形成された軸受け32に嵌る。これにより、カバー22が閉じる。軸受け32にはスイッチ34が設けられている。カバー22が閉じると、軸30によりスイッチ34が押下される。
2A and 2B are cross-sectional views showing a printer cover. 2A shows a state in which the cover is open, and FIG. 2B shows a state in which the cover is closed. As shown in FIG. 2A, the
図2(b)のように、カバー22を開くことにより、例えばカバー22内のプリンタ用紙ローラ24を交換することができる。カバー21と22とは、箇所25において例えばヒンジ等により機械的に接続されている。カバー22が開くと、軸30が軸受け32から脱離する。これにより、スイッチ34は開放される。以上のように、実施例1においては、カバー22が閉じるとスイッチ34は押下され、カバー22が開くと、スイッチ34は開放される。
As shown in FIG. 2B, by opening the
図3は、比較例に係る検出回路を示す図である。機械部20にスイッチ34が設けられている。回路基板12に制御部10が設けられている。回路基板12にはコネクタ18が設けられている。スイッチ34は、FPCまたはワイヤハーネス等の接続線16を介しコネクタ18において、回路基板12と電気的に接続されている。スイッチ34の一端は接続線16およびコネクタ18を介し制御部10の端子Tに接続されている。回路基板12上において、コネクタ18と端子Tとの間のノードと直流電源VDDとの間に抵抗Rが接続されている。スイッチ34の他端は接続線16およびコネクタ18を介し制御部10のグランドに接続されている。
FIG. 3 is a diagram illustrating a detection circuit according to a comparative example. A
表1は、図3に図示した比較例において、カバーが閉じているとき(プリンタを使用可能な通常状態のとき)スイッチ34が導通し(オン状態となる)、カバーが開いているとき(プリンタを使用できい異常状態のとき)スイッチ34が遮断する(オフ状態となる)場合の端子Tの電位を示した表である。カバーが閉じているとき端子Tはロー、カバーが開いているとき端子Tはハイとなる。例えばコネクタ18等が断線した場合、端子Tはハイとなる。図2(a)および図2(b)の例においては、カバー22が開いている場合(異常状態の場合)、またはコネクタ18等が断線した場合、端子Tはハイとなり、制御部10は、プリンタのいずれかの箇所が異常であることが判断できる。しかしながら、表1の例では、プリンタ100が動作しているカバーが閉じているとき(通常状態のとき)、抵抗Rに電流が流れてしまい消費電力が増大する。
表2は、図3に図示した比較例において、カバーが閉じているとき(通常状態のとき)スイッチ34が遮断し、カバーが開いているとき(異常状態のとき)スイッチ34が導通する場合の端子Tの電位を示した表である。カバーが閉じているとき端子Tはハイ、カバーが開いているとき端子Tはローとなる。コネクタ18等が断線した場合、端子Tはハイとなる。カバーが閉じているとき(通常状態のとき)、抵抗Rに電流が流れず消費電力を削減することができる。しかしながら、コネクタ18等が断線した場合も端子Tはハイとなってしまう。よって、制御部10は、コネクタ18等の断線の異常を検出することができない。
図4は、実施例1に係る検出回路を示す図である。図4を参照し、機械部20に、スイッチ34、第4抵抗R4、第5抵抗R5が設けられている。回路基板12に、制御部10とともに、第1抵抗R1、第2抵抗R2、第3抵抗R3が設けられている。制御部10には第1端子T1および第2端子T2より検出信号が入力する。回路基板12には、第1コネクタC1、第2コネクタC2および第3コネクタC3が設けられている。機械部20と、第1コネクタC1、第2コネクタC2および第3コネクタC3と、は、それぞれ第1接続線L1、第2接続線L2および第3接続線L3により接続されている。第1接続線L1、第2接続線L2および第3接続線L3は例えばFPCまたはワイヤハーネスである。
FIG. 4 is a diagram illustrating the detection circuit according to the first embodiment. Referring to FIG. 4, the
スイッチ34は、カバー22の開閉を検出するスイッチであり、一端と他端とを有している。スイッチ34は、通常時に遮断し異常時に導通し異常を検出する。第1端子T1は、スイッチ34の一端と第1接続線L1を介し接続されている。第1抵抗R1は、第1端子T1と第1接続線L1との間の第1ノードN1と第1定電位電源VDD1との間にそれぞれ一端と他端とが接続されている。第2端子T2は、スイッチ34の他端と第2接続線L2を介し接続されている。第2抵抗R2は、第2端子T2と第2接続線L2との間の第2ノードN2と第2定電位電源VDD2との間にそれぞれ一端と他端とが接続されている。
The
第3抵抗R3は、第2端子T2と第2接続線L2との間の第2ノードN2と第3定電位電源Gndとの間にそれぞれ一端と他端とが接続されている。第4抵抗R4は、スイッチ34の一端と他端との間にスイッチ34と並列に接続されている。第5抵抗R5は、スイッチ34の他端と第2接続線L2との間の第3ノードN3に一端が接続され、他端と、第3定電位電源Gndと第3抵抗R3との間の第4ノードN4と、とが第3接続線L3を介し接続されている。
The third resistor R3 has one end and the other end connected between the second node N2 between the second terminal T2 and the second connection line L2 and the third constant potential power supply Gnd. The fourth resistor R <b> 4 is connected in parallel with the
第1コネクタC1は、第1接続線L1と第1ノードN1との間に接続されている。第2コネクタC2は、第2接続線L2と第2ノードN2との間に接続されている。第3コネクタC3は、第3接続線L3と第4ノードN4との間に接続されている。 The first connector C1 is connected between the first connection line L1 and the first node N1. The second connector C2 is connected between the second connection line L2 and the second node N2. The third connector C3 is connected between the third connection line L3 and the fourth node N4.
制御部10は、AD(Analog Digital)変換器およびマイコンを備えている。AD変換器が、第1端子T1および第2端子T2の電圧をデジタル信号に変換する。マイコンがデジタル信号に基づき、カバー21が通常状態が異常常態か、接続線16またはコネクタ18が断線しているかを判断する。
The
図5は、各端子の電位を示す図である。第1定電位電源VDD1および第2定電位電源VDD2の電圧をVDD、第3定電位電源をグランド(電位が0V)、第1抵抗R1〜第5抵抗R5の抵抗値をR1〜R5とした。このとき、カバー閉(通常常態)、カバー開(異常状態)およびコネクタを未接続(コネクタC1〜C3が未接続)のときのそれぞれの第1端子T1および第2端子T2の電位を示している。このように、カバー閉のときスイッチ34は遮断状態であり、カバー開のときスイッチ34は導通状態である。つまり、通常状態(カバー閉)の場合、スイッチ34には電流が流れず、消費電力を抑制することができる。図5のように、制御部10が第1端子T1および第2端子T2の電位を測定することにより、通常状態(カバー閉)、異常状態(カバー開)およびコネクタ未接続状態を検出することができる。
FIG. 5 is a diagram showing the potential of each terminal. The voltage of the first constant potential power supply V DD1 and the second constant potential power supply V DD2 is V DD , the third constant potential power supply is ground (potential is 0 V), and the resistance values of the first resistor R1 to the fifth resistor R5 are R1 to R5. It was. At this time, the potentials of the first terminal T1 and the second terminal T2 when the cover is closed (normal normal state), the cover is open (abnormal state), and the connector is not connected (connectors C1 to C3 are not connected) are shown. . Thus, the
図6は、各端子の電位を示す別の図である。図5と同様に、第1定電位電源VDD1および第2定電位電源VDD2の電圧をVDD、第3定電位電源をグランド、第1抵抗R1〜第5抵抗R5の抵抗値をR1〜R5とした。このとき、第1接続線L1または第1コネクタC1が断線した場合、第2接続線L2または第2コネクタC2が断線した場合、第3接続線L3または第3コネクタC3が断線した場合、それぞれにつきカバー閉(通常状態)、カバー開(異常状態)の場合のそれぞれの第1端子T1および第2端子T2の電位を示している。図6のように、制御部10が第1端子T1および第2端子T2の電位を測定することにより、第1接続線L1または第1コネクタC1、から第3接続線L3または第3コネクタC3のいずれの接続線またはコネクタが断線したかを検出することもできる。
FIG. 6 is another diagram showing the potential of each terminal. Similarly to FIG. 5, the voltage of the first constant potential power supply V DD1 and the second constant potential power supply V DD2 is V DD , the third constant potential power supply is ground, and the resistance values of the first resistor R1 to the fifth resistor R5 are R1 R5. At this time, when the first connection line L1 or the first connector C1 is disconnected, when the second connection line L2 or the second connector C2 is disconnected, when the third connection line L3 or the third connector C3 is disconnected, The potentials of the first terminal T1 and the second terminal T2 when the cover is closed (normal state) and the cover is open (abnormal state) are shown. As shown in FIG. 6, when the
図7は、各端子の電位を測定した結果を示す図である。VDDを3.3V、第1抵抗R1からR5の抵抗値R1からR5をそれぞれ1kΩとして、第1端子T1および第2端子T2の電圧を測定した。コネクタ18が断線していないときのカバー閉(通常状態)、カバー開(異常状態)の場合、第1接続線L1または第1コネクタC1、から第3接続線L3または第3コネクタC3が断線したときのそれぞれについて、カバー閉、カバー開の場合について測定した。実際の測定では、第1抵抗R1から第5抵抗R5以外にも抵抗成分が存在するため、図7では、第1端子T1および第2端子T2の電圧は図5および図6の計算値通りの値とはなっていない。しかしながら、制御部10が第1端子T1および第2端子T2の電圧を測定することにより、制御部10は、カバー開閉および接続線またはコネクタの断線を検出することができる。なお、抵抗R1〜R5を1kΩとしたが、その他の抵抗であってもよい。また、抵抗R1〜R5毎に異なる抵抗値を有していてもよい。
FIG. 7 is a diagram showing the results of measuring the potential of each terminal. The voltage at the first terminal T1 and the second terminal T2 was measured by setting V DD to 3.3 V and the resistance values R1 to R5 of the first resistors R1 to R5 to 1 kΩ, respectively. When the cover is closed (normal state) and the cover is open (abnormal state) when the
以上のように、実施例1によれば、制御部10は、第1端子T1および第2端子T2の電圧に基づき、通常時または異常時の検出、第1接続線L1または第1コネクタC1の断線、第2接続線L2または第2コネクタC2の断線および第3接続線L3または第3コネクタC3の断線を検出することができる。なお第1コネクタC1から第3コネクタC3が設けられていない場合も、第1接続線L1から第3接続線L3の断線を検出することができる。
As described above, according to the first embodiment, the
第1コネクタC1〜第2コネクタC3は1つのコネクタなかの接続部分であってもよい。第1接続線L1〜第3接続線L3は1つのFPC内の接続線であってもよい。 The first connector C1 to the second connector C3 may be a connection portion in one connector. The first connection line L1 to the third connection line L3 may be connection lines in one FPC.
さらに、回路基板12は、制御部10、第1抵抗R1、第2抵抗R2および第3抵抗R3を搭載し、第1コネクタC1、第2コネクタC2および第3コネクタC3は、回路基板12に設けられている。このように、回路基板12に機械部20の出力をコネクタ18を介し回路基板12に入力する場合、コネクタにおける断線が発生しやすい。実施例1によれば、このような断線を検出することができる。
Further, the
第3定電位電源の電位は第1定電位電源および第2定電位電源より低いことが好ましい。または、第3定電位電源の電位は第1定電位電源および第2定電位電源より高くてもよい。また、第3定電位電源は、定電位の電源であれば、グランドでなくともよいが、簡単な定電位としてグランドを用いることができる。 The potential of the third constant potential power source is preferably lower than that of the first constant potential power source and the second constant potential power source. Alternatively, the potential of the third constant potential power source may be higher than that of the first constant potential power source and the second constant potential power source. Further, the third constant potential power source is not necessarily a ground as long as it is a constant potential power source, but a ground can be used as a simple constant potential.
実施例1では、通常時はカバー21が閉まった状態であり、異常時はカバー21が開いた状態である場合を例に説明したが、通常時に遮断し異常時に導通し異常を検出するスイッチ34であれば、カバーの開閉以外の通常状態または異常状態を検出してもよい。
In the first embodiment, the case where the
また、カバー21としてプリンタ100のカバーの例を説明したが、プリンタ以外の電子装置のカバーでもよい。
Moreover, although the example of the cover of the
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.
10 制御部
12 回路基板
20 機械部
34 スイッチ
C1 第1コネクタ
C2 第2コネクタ
C3 第3コネクタ
L1 第1接続線
L2 第2接続線
L3 第3接続線
R1 第1抵抗
R2 第2抵抗
R3 第3抵抗
R4 第4抵抗
R5 第5抵抗
VDD1 第1定電位電源
VDD2 第2定電位電源
Gnd 第3定電位電源
DESCRIPTION OF
Claims (8)
前記スイッチの一端と第1接続線を介し接続された第1端子と、
前記第1端子と前記第1接続線との間の第1ノードと第1定電位電源との間にそれぞれ一端と他端とが接続された第1抵抗と、
前記スイッチの他端と第2接続線を介し接続された第2端子と、
前記第2端子と前記第2接続線との間の第2ノードと第2定電位電源との間にそれぞれ一端と他端とが接続された第2抵抗と、
前記第2ノードと第3定電位電源との間にそれぞれ一端と他端とが接続された第3抵抗と、
前記スイッチの一端と他端との間に前記スイッチと並列に接続された第4抵抗と、
前記スイッチの他端と前記第2接続線との間の第3ノードに一端が接続され、他端と、前記第3定電位電源と前記第3抵抗との間の第4ノードと、が第3接続線を介し接続された第5抵抗と、
を具備することを特徴とする検出回路。 A switch having one end and the other end, which shuts off at normal time and conducts at abnormal time to detect abnormality;
A first terminal connected to one end of the switch via a first connection line;
A first resistor having one end and the other end connected between a first node between the first terminal and the first connection line and a first constant potential power supply;
A second terminal connected to the other end of the switch via a second connection line;
A second resistor having one end and the other end connected between a second node between the second terminal and the second connection line and a second constant potential power supply;
A third resistor having one end and the other end connected between the second node and a third constant potential power source;
A fourth resistor connected in parallel with the switch between one end and the other end of the switch;
One end is connected to a third node between the other end of the switch and the second connection line, and the other end and a fourth node between the third constant potential power source and the third resistor are A fifth resistor connected via three connecting lines;
A detection circuit comprising:
前記第2接続線と前記第2ノードとの間に接続された第2コネクタと、
前記第3接続線と前記第4ノードとの間に接続された第3コネクタと、を具備することを特徴とする請求項1記載の検出回路。 A first connector connected between the first connection line and the first node;
A second connector connected between the second connection line and the second node;
The detection circuit according to claim 1, further comprising a third connector connected between the third connection line and the fourth node.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010123821A JP5417257B2 (en) | 2010-05-31 | 2010-05-31 | Detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010123821A JP5417257B2 (en) | 2010-05-31 | 2010-05-31 | Detection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011247843A JP2011247843A (en) | 2011-12-08 |
JP5417257B2 true JP5417257B2 (en) | 2014-02-12 |
Family
ID=45413262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010123821A Expired - Fee Related JP5417257B2 (en) | 2010-05-31 | 2010-05-31 | Detection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5417257B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103852680A (en) * | 2012-12-07 | 2014-06-11 | 中国核动力研究设计院 | Device and method for detecting broken line of switching value signal transmission circuit |
JP6196550B2 (en) * | 2013-12-26 | 2017-09-13 | 富士通コンポーネント株式会社 | Printer device and printer device control method |
JP6966408B2 (en) * | 2018-09-26 | 2021-11-17 | 日立建機株式会社 | Safety switch input diagnostic device and work machine using it |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62131400A (en) * | 1985-12-04 | 1987-06-13 | 住友電気工業株式会社 | Contact signal transmission system |
JP2001133502A (en) * | 1999-11-01 | 2001-05-18 | Unisia Jecs Corp | Abnormality detecting device |
JP2006119239A (en) * | 2004-10-20 | 2006-05-11 | Kyocera Mita Corp | Detecting apparatus and image forming apparatus |
-
2010
- 2010-05-31 JP JP2010123821A patent/JP5417257B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011247843A (en) | 2011-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8339760B2 (en) | Thermal protection circuits and structures for electronic devices and cables | |
JP4628987B2 (en) | Current sensor with temperature detection function | |
US20080299819A1 (en) | Connection detection device | |
JP5417257B2 (en) | Detection circuit | |
US20140159497A1 (en) | Universal power supply system | |
JP2010226844A (en) | Hall sensor abnormality detector and motor drive | |
JP2005253128A (en) | Battery connection detecting circuit | |
US7763874B2 (en) | Signal detection circuit and signal detection method, and state detection circuit | |
US8616674B2 (en) | Printing apparatus | |
JP6003171B2 (en) | Electronics | |
JP4885699B2 (en) | Connection detection device and connection detection system | |
WO2010100754A1 (en) | Detection system and electric system | |
US20060038693A1 (en) | Connection checking system, printer device, method of checking connected state, connection checking program, and recording medium storing connection checking program | |
JP4967762B2 (en) | Short detection circuit, short / open detection circuit, and detection methods thereof | |
JP2005109084A (en) | Printed circuit board and electronic apparatus | |
CN108369252A (en) | Electronic equipment | |
JP6233659B2 (en) | Printing device | |
CN214310819U (en) | Power supply abnormity detection circuit and PCB | |
CN110303773B (en) | Chip for printing equipment and ink box | |
JP2008203115A (en) | Engagement state inspection device and image forming device | |
JP4842573B2 (en) | Sensor detection circuit and device provided with the detection circuit | |
WO2022201317A1 (en) | Corrosion sensor circuit, corrosion detection sensor, corrosion diagnosis system, and air conditioner | |
JP4938296B2 (en) | Image forming apparatus | |
JP7137366B2 (en) | Electronic equipment and its inspection method | |
CN104901667A (en) | Two wire technology of electronic switching device and method of operation the switch gear |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5417257 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |