[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5414484B2 - Fourier transform circuit, receiver and Fourier transform method - Google Patents

Fourier transform circuit, receiver and Fourier transform method Download PDF

Info

Publication number
JP5414484B2
JP5414484B2 JP2009273545A JP2009273545A JP5414484B2 JP 5414484 B2 JP5414484 B2 JP 5414484B2 JP 2009273545 A JP2009273545 A JP 2009273545A JP 2009273545 A JP2009273545 A JP 2009273545A JP 5414484 B2 JP5414484 B2 JP 5414484B2
Authority
JP
Japan
Prior art keywords
point
fourier transform
data
input data
data string
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009273545A
Other languages
Japanese (ja)
Other versions
JP2011119851A (en
Inventor
薫 塚本
和明 石岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009273545A priority Critical patent/JP5414484B2/en
Publication of JP2011119851A publication Critical patent/JP2011119851A/en
Application granted granted Critical
Publication of JP5414484B2 publication Critical patent/JP5414484B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Complex Calculations (AREA)

Description

本発明は、フーリエ変換対象のデータポイント数を2のべき乗数以外に限定しないフーリエ変換回路、受信装置およびフーリエ変換方法に関する。   The present invention relates to a Fourier transform circuit, a receiving apparatus, and a Fourier transform method that do not limit the number of data points to be subjected to Fourier transform other than a power of 2.

従来、OFDM(Orthogonal Frequency Division Multiplexing),SC−FDMA(Single Carrier−Frequency Division Multiple Access)などの無線通信システムでは、送信装置は周波数領域の信号を逆フーリエ変換により時間領域の信号に変換して送信する。また、受信装置では、受信信号をフーリエ変換により周波数領域に変換する。上記の送信装置および受信装置では、処理の高速化のため、逆フーリエ変換またはフーリエ変換を実施する際、一般にIFFT(Inverse Fast Fourier Transform)またはFFT(Fast Fourier Transform)が用いられる。   Conventionally, in a wireless communication system such as OFDM (Orthogonal Frequency Division Multiplexing) and SC-FDMA (Single Carrier-Frequency Division Multiple Access), a transmission apparatus converts a frequency domain signal into a time domain signal by inverse Fourier transform and transmits the signal. To do. In the receiving device, the received signal is converted into the frequency domain by Fourier transform. In the transmission apparatus and the reception apparatus, IFFT (Inverse Fast Fourier Transform) or FFT (Fast Fourier Transform) is generally used when performing inverse Fourier transform or Fourier transform in order to increase the processing speed.

一方、IFFTまたはFTTを実現する回路(以下FFT回路という)は処理対象とするデータポイント数が固定されている。したがって、サブキャリア数が異なる受信信号を受信するためには、FFT回路をそれぞれのサブキャリア数に対応した数備えることになり、装置規模が増大する。   On the other hand, the number of data points to be processed is fixed in a circuit that implements IFFT or FTT (hereinafter referred to as FFT circuit). Therefore, in order to receive received signals having different numbers of subcarriers, the number of FFT circuits corresponding to the number of subcarriers is provided, which increases the device scale.

キャリア数(サブキャリア数)が異なる受信信号を受信する場合に装置規模を抑えるための技術として、たとえば、下記特許文献1に記載の技術がある。下記特許文献1に記載のOFDM受信機は、想定する受信信号の最大のキャリア数(2のべき乗)の入力端子を有するFFT回路を備え、入力端子数より少ないキャリア数の受信信号を受信した場合に、そのキャリア数分のデータ数の受信信号を入力端子に入力し、また受信信号が入力されない入力端子には0を挿入する。そして、FFT回路から出力されるデータを間引きして受信信号のキャリア数分のデータ数として出力する。このようにして下記特許文献1に記載のOFDM受信機は、キャリア数の異なる受信信号を受信する場合にも、1つのFFT回路で対応できるようにしている。   As a technique for suppressing the device scale when receiving received signals having different numbers of carriers (number of subcarriers), for example, there is a technique described in Patent Document 1 below. The OFDM receiver described in Patent Document 1 below includes an FFT circuit having an input terminal having the maximum number of carriers (power of 2) of an assumed received signal, and receives a received signal having a number of carriers smaller than the number of input terminals. In addition, a reception signal having the number of data corresponding to the number of carriers is input to the input terminal, and 0 is inserted to the input terminal to which no reception signal is input. Then, the data output from the FFT circuit is thinned and output as the number of data corresponding to the number of carriers of the received signal. In this way, the OFDM receiver described in Patent Document 1 described below can cope with a single FFT circuit when receiving received signals having different numbers of carriers.

特開2004−186852号公報JP 2004-186852 A

しかしながら、上記特許文献1に記載の技術によれば、キャリア数の異なる受信信号に1つのFFT回路で対応しているが、想定する受信信号のキャリア数はいずれも2のべき乗であり、入力端子数はキャリア数の整数倍となる。FFT間引きの際には、この整数比に基づいて単純に間引きをしている。そのため、キャリア数が2のべき乗以外の場合に対応することができない、という問題があった。   However, according to the technique described in Patent Document 1, reception signals with different numbers of carriers are handled by one FFT circuit, but the number of assumed reception signals is a power of 2, and the input terminal The number is an integral multiple of the number of carriers. At the time of FFT thinning, thinning is simply performed based on this integer ratio. Therefore, there is a problem that it is impossible to cope with cases where the number of carriers is other than a power of two.

本発明は、上記に鑑みてなされたものであって、入力されるデータポイント数が異なる複数の種類のデータを処理する場合に、回路規模を増大することなく、2のべき乗以外のデータポイント数のデータに対しても高速にフーリエ変換または逆フーリエ変換を行なうことができるフーリエ変換回路、受信装置およびフーリエ変換方法を得ることを目的とする。   The present invention has been made in view of the above, and when processing a plurality of types of data having different numbers of input data points, the number of data points other than a power of 2 is not increased without increasing the circuit scale. An object of the present invention is to obtain a Fourier transform circuit, a receiving apparatus, and a Fourier transform method capable of performing Fourier transform or inverse Fourier transform at high speed on the above data.

上述した課題を解決し、目的を達成するために、本発明は、IDFT処理を行うフーリエ変換回路であって、N(Nは正の整数)点の入力データに対し、前記入力データの前後に値を0とするデータを挿入してNより大きい2のべき乗数であるM点のデータ列を生成する0挿入手段と、前記データ列に対してM点のIFFT処理を行なうIFFT手段と、前記IFFT処理後のM点のデータ列をN点の出力データ列へ変換する変換手段と、を備え、前記変換手段は、前記入力データに対応する領域を通過させ、かつ前記入力データのエイリアシング成分に対応する領域を除去するようなフィルタ関数でフィルタリングを行なうようタップ係数を設定した所定のタップ数のフィルタ、を備え、前記出力データ列のインデックスをnとするとき、nごとに、M×n/N=m+p(mは正の整数,pは1以下の数)を満たすようなmおよびpを求め、前記フィルタは、前記入力データをm点シフトし、前記フィルタ関数をpだけ遅延させた遅延フィルタ関数に対応するタップ係数を設定して前記フィルタリングを行なう、ことを特徴とする。 In order to solve the above-described problems and achieve the object, the present invention is a Fourier transform circuit that performs an IDFT process, wherein N (N is a positive integer) point input data before and after the input data. 0 insertion means for inserting data having a value of 0 to generate an M-point data string that is a power of 2 greater than N, IFFT means for performing an M-point IFFT process on the data string, Conversion means for converting the M-point data string after the IFFT processing into an N-point output data string , wherein the conversion means passes through an area corresponding to the input data and is used as an aliasing component of the input data. A filter having a predetermined number of taps in which tap coefficients are set so as to perform filtering with a filter function that removes the corresponding region, and when the index of the output data sequence is n, Each time, m and p satisfying M × n / N = m + p (m is a positive integer, p is a number of 1 or less) are obtained, the filter shifts the input data by m points, and the filter function The filtering is performed by setting a tap coefficient corresponding to a delay filter function that is delayed by p .

本発明によれば、N(Nは正の整数)ポイントの入力信号が入力される場合に、入力信号に0を挿入してM(Mは2のべき乗)ポイントの信号とし、その信号に対してMポイントのFFT処理を実施し、FFT処理後の信号をNポイントのデータに変換するようにしたので、入力されるデータポイント数が異なる複数の種類のデータを処理する場合に、回路規模を増大することなく、2のべき乗以外のデータポイント数のデータに対しても高速にフーリエ変換または逆フーリエ変換を行なうことができる、という効果を奏する。   According to the present invention, when an input signal of N (N is a positive integer) point is input, 0 is inserted into the input signal to obtain a signal of M (M is a power of 2) point. The M-point FFT processing is performed and the signal after the FFT processing is converted into N-point data. Therefore, when processing multiple types of data with different numbers of input data points, the circuit scale is reduced. There is an effect that Fourier transform or inverse Fourier transform can be performed at high speed even for data having a number of data points other than a power of 2 without increasing.

図1は、本発明にかかる受信装置の機能構成例を示す図である。FIG. 1 is a diagram illustrating a functional configuration example of a receiving apparatus according to the present invention. 図2は、IDFT部の構成例を示す図である。FIG. 2 is a diagram illustrating a configuration example of the IDFT unit. 図3は、0挿入部の0挿入処理の一例を示す図である。FIG. 3 is a diagram illustrating an example of 0 insertion processing of the 0 insertion unit. 図4は、データ間引き部が備えるフィルタの周波数特性の一例を示す図である。FIG. 4 is a diagram illustrating an example of frequency characteristics of a filter included in the data thinning unit. 図5は、例1の間引き処理を行った場合の誤差特性を示す図である。FIG. 5 is a diagram illustrating error characteristics when the thinning process of Example 1 is performed. 図6は、例2の間引き処理を行った場合の誤差特性を示す図である。FIG. 6 is a diagram illustrating error characteristics when the thinning process of Example 2 is performed.

以下に、本発明にかかるフーリエ変換回路、受信装置およびフーリエ変換方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。   Embodiments of a Fourier transform circuit, a receiving device, and a Fourier transform method according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.

実施の形態.
図1は、本発明にかかる受信装置の実施の形態の機能構成例を示す図である。図1に示すように、本実施の形態の受信装置は、受信アンテナ1と、FFT部2と、SC−FDMA復調部3と、IDFT(Inverse Discrete Fourier Transform)部4と、LLR(Log Likelihood Ratio:対数尤度比)計算部5と、誤り訂正部6と、で構成される。
Embodiment.
FIG. 1 is a diagram illustrating a functional configuration example of an embodiment of a receiving device according to the present invention. As shown in FIG. 1, the receiving apparatus of this embodiment includes a receiving antenna 1, an FFT unit 2, an SC-FDMA demodulating unit 3, an IDFT (Inverse Discrete Fourier Transform) unit 4, an LLR (Log Likelihood Ratio). : Log likelihood ratio) calculating unit 5 and error correcting unit 6.

本実施の形態では、受信装置が、LTE(Long Term Evolution)の基地局受信(上りリンクの受信)を行なう場合を例にとり、説明する。LTEの上りリンクでは、SC−FDMA方式が適用される。したがって、本実施の形態の受信装置は、SC−FDMA方式で送信された信号を受信する。   In this embodiment, a case will be described in which the receiving apparatus performs LTE (Long Term Evolution) base station reception (uplink reception). The SC-FDMA scheme is applied in the LTE uplink. Therefore, the receiving apparatus of this embodiment receives a signal transmitted by the SC-FDMA method.

まず、受信装置の全体動作を説明する。受信アンテナ1は、SC−FDMA方式で送信された信号を受信する。FFT部2は、受信アンテナ1で受信した信号に対して高速フーリエ変換を行い、周波数領域の信号(周波数領域信号)に変換する。SC−FDMA復調部3は、周波数領域信号に基づいて所定の復調処理を行う。IDFT部4は、復調処理後の信号を逆離散フーリエ変換により、時間領域の信号(時間領域信号)に変換する。LLR計算部5は、時間領域信号に基づいて対数尤度比(LLR)を算出する。誤り訂正部6は、LLRに基づいて誤り訂正復号を行い、復号データを得る。   First, the overall operation of the receiving apparatus will be described. The receiving antenna 1 receives a signal transmitted by the SC-FDMA method. The FFT unit 2 performs fast Fourier transform on the signal received by the receiving antenna 1 to convert the signal into a frequency domain signal (frequency domain signal). The SC-FDMA demodulator 3 performs a predetermined demodulation process based on the frequency domain signal. The IDFT unit 4 converts the demodulated signal into a time domain signal (time domain signal) by inverse discrete Fourier transform. The LLR calculation unit 5 calculates a log likelihood ratio (LLR) based on the time domain signal. The error correction unit 6 performs error correction decoding based on the LLR to obtain decoded data.

LTEでは、FFT部2に入力されるデータポイント数は2のべき乗となるものの、データが割り当てられるサブキャリア数が2のべき乗数とは限らないため、IDFT部4へ入力するデータポイント数は2のべき乗ポイントとならない。したがって、IDFT部4として、IDFTの高速アルゴリズムである2のべき乗ポイントのIFFTのアルゴリズムを適用することができない。   In LTE, the number of data points input to the FFT unit 2 is a power of 2, but the number of subcarriers to which data is allocated is not necessarily a power of 2, so the number of data points input to the IDFT unit 4 is 2 It is not a power point. Therefore, an IFFT algorithm with a power-of-two point that is a high-speed IDFT algorithm cannot be applied as the IDFT unit 4.

また、データが割り当てられるサブキャリア数は、12×2a×3b×5c(a,b,cは0以上の整数)であり、最大で1200である。データが割り当てられるサブキャリア数は、通信中でも伝搬環境の変化などにより時々刻々と変化する。したがって、IDFT部4は、複数通りの入力データポイント数に対応する必要がある。 The number of subcarriers to which data is assigned is 12 × 2 a × 3 b × 5 c (a, b, c are integers of 0 or more), and is 1200 at the maximum. The number of subcarriers to which data is allocated changes from moment to moment even during communication due to changes in the propagation environment. Therefore, the IDFT unit 4 needs to cope with a plurality of types of input data points.

そこで、本実施の形態では、IDFT部4を以下に示す構成とする。図2は、IDFT部4の構成例を示す図である。IDFT部4は、0挿入部11と、IFFT部12と、データ間引き部13と、で構成される。   Therefore, in the present embodiment, the IDFT unit 4 is configured as follows. FIG. 2 is a diagram illustrating a configuration example of the IDFT unit 4. The IDFT unit 4 includes a 0 insertion unit 11, an IFFT unit 12, and a data thinning unit 13.

図2を用いて本実施の形態のIDFT部4の動作を説明する。上述のように、IDFT部4に入力されるSC−FDMA復調処理後の信号のデータポイント数N(Nは正の整数)は、送信側でデータの割り当てられたサブキャリア数に等しいため、2のべき乗とは限らない。そこで、まず、0挿入部11が、入力されたNポイントの信号に0を付加しM(Mは2のべき乗)ポイントの信号とする。   The operation of the IDFT unit 4 of the present embodiment will be described with reference to FIG. As described above, the number N of data points of the signal after SC-FDMA demodulation processing input to the IDFT unit 4 (N is a positive integer) is equal to the number of subcarriers to which data is allocated on the transmission side. It is not always a power of. Therefore, first, the 0 insertion unit 11 adds 0 to the input N-point signal to obtain an M-point signal (M is a power of 2).

図3は、0挿入部11の0挿入処理の一例を示す図である。図3に示すように、周波数領域のNポイントの入力信号(IDFT部4への入力信号)の両側(高周波数側)に0の値の信号を挿入し、合計Mポイントの信号とする。なお、ここでは、後段のIFFT処理を効率良く実施するため、サブキャリアの実際の周波数にかかわらず、データの割り当てられたサブキャリアのうち最小の周波数を0としてデータ処理を行う。したがって、図3では、IDFT部4への入力信号を0を中心とした周波数帯の信号として示している。   FIG. 3 is a diagram illustrating an example of the 0 insertion process of the 0 insertion unit 11. As shown in FIG. 3, zero value signals are inserted on both sides (high frequency side) of an N-point input signal (input signal to the IDFT unit 4) in the frequency domain to obtain a total of M point signals. Here, in order to efficiently perform the subsequent IFFT processing, data processing is performed by setting the minimum frequency among the subcarriers to which data is allocated to 0 regardless of the actual frequency of the subcarrier. Therefore, in FIG. 3, the input signal to the IDFT unit 4 is shown as a signal in a frequency band centered on 0.

IFFT部12は、0挿入後のMポイントの信号に対して従来と同様のIFFT処理を行い、Mポイントの時間領域信号を出力する。データ間引き部13は、IFFT部12から出力されたMポイントの時間領域信号に対して間引き処理を行いNポイントの時間領域信号とする。すなわち、データ間引き部13は、Mポイントの信号をNポイントの信号に変換する変換手段である。   The IFFT unit 12 performs IFFT processing similar to the conventional method on the M-point signal after 0 insertion, and outputs an M-point time domain signal. The data thinning unit 13 performs a thinning process on the M-point time domain signal output from the IFFT unit 12 to obtain an N-point time domain signal. That is, the data thinning unit 13 is a conversion unit that converts an M point signal into an N point signal.

つぎに、データ間引き部13が実施する間引き処理について説明する。本実施の形態では、MはNの整数倍とは限らないため、所定の数ごとに単純にデータを間引く方法は適用できない。ここでは、一例として、フィルタを用いた間引き処理について説明する。   Next, a thinning process performed by the data thinning unit 13 will be described. In the present embodiment, since M is not necessarily an integer multiple of N, a method of simply thinning out data every predetermined number cannot be applied. Here, as an example, a thinning process using a filter will be described.

図4は、データ間引き部13が備えるフィルタの周波数特性(透過特性)の一例を示す図である。図4に示すように、データ間引き部13が備えるフィルタは、IDFT部4への入力信号(データが割り当てられているサブキャリアに対応する周波数のNポイントの信号、図4の斜線で塗りつぶした部分)の周波数帯については周波数特性がフラットであり、この周波数帯の信号を通過させる。   FIG. 4 is a diagram illustrating an example of a frequency characteristic (transmission characteristic) of a filter included in the data thinning unit 13. As shown in FIG. 4, the filter included in the data thinning unit 13 is an input signal to the IDFT unit 4 (N-point signal having a frequency corresponding to a subcarrier to which data is allocated, and a portion filled with a diagonal line in FIG. ) Has a flat frequency characteristic, and signals in this frequency band are allowed to pass through.

一方、IFFT部12から出力される信号は、IFFT処理によりサンプリング周波数fsの整数倍付近にエイリアシングによる高周波成分が生じる。図4では、fsを中心とした塗りつぶしのない矩形で示している。データ間引き部13が備えるフィルタは、この高周波成分を除去するような周波数特性とする。図4に示したフィルタの周波数特性は一例であり、IDFT部4への入力信号(Nポイントのデータ)に対応する周波数帯を通過させ、fsの整数倍付近の高周波成分を除去するような周波数特性であればどのようなフィルタを用いてもよい。   On the other hand, the signal output from the IFFT unit 12 generates a high frequency component due to aliasing in the vicinity of an integer multiple of the sampling frequency fs by IFFT processing. In FIG. 4, an unfilled rectangle centered at fs is shown. The filter included in the data thinning unit 13 has a frequency characteristic that removes the high-frequency component. The frequency characteristic of the filter shown in FIG. 4 is an example, and a frequency that passes a frequency band corresponding to an input signal (N-point data) to the IDFT unit 4 and removes a high-frequency component near an integral multiple of fs. Any filter may be used as long as it has characteristics.

本実施の形態では、データ間引き部13が上記のようなフィルタを用いて間引き処理を行う。フィルタを用いた間引き処理の一例として、まず、データ割り当てサブキャリア数(=IDFT部4への入力データポイント数)Nを1200とし、0挿入後のポイント数(=IFFTポイント数)Mを2048とする場合について説明する。この例では、2048/1200=128/75のサンプル間隔で間引きを行えばよい。したがって、データ間引き部13の出力信号の各データに対するインデックスをn(n=0,1,…,1199)とすると、データ間引き部13の入力信号のうち128×n/75番目に相当する信号をサンプリングする。   In the present embodiment, the data thinning unit 13 performs a thinning process using the above filter. As an example of the thinning process using a filter, first, the number of data allocation subcarriers (= number of input data points to the IDFT unit 4) N is set to 1200, and the number of points after 0 insertion (= number of IFFT points) M is set to 2048. The case where it does is demonstrated. In this example, thinning may be performed at a sample interval of 2048/1200 = 128/75. Therefore, if the index of each output signal of the data thinning unit 13 is n (n = 0, 1,..., 1199), a signal corresponding to the 128 × n / 75th of the input signals of the data thinning unit 13 is obtained. Sampling.

128×n/75は、正整数mおよびiを用いて以下の式(1)のように変形することができる。
128×n/75=m+i/75 (mは正整数,iは75以下の正整数) …(1)
128 × n / 75 can be transformed into the following equation (1) using positive integers m and i.
128 × n / 75 = m + i / 75 (m is a positive integer, i is a positive integer of 75 or less) (1)

すなわち、Mサンプルの入力信号のm番目のサンプルのさらにi/75サンプルだけ進んだ点をサンプル点としてサンプリングすればよい。したがって、データ間引き部13は、NとMに基づいて、mおよびi/75(=pとする。p≦1)を求め、フィルタのシフトレジスタのシフト量をmとしてmの値に応じて入力信号をシフトさせるようにし、また、フィルタ(図4に例示したようなフィルタ)のフィルタ関数をpサンプルだけ遅延させたフィルタ関数となるようタップ係数を設定する。タップ係数は、たとえばiごとにテーブルとして保持しておくことで、タップ係数算出に要する処理量を削減することができる。   That is, a point that is further advanced by i / 75 samples of the m-th sample of the M-sample input signal may be sampled. Therefore, the data thinning unit 13 obtains m and i / 75 (= p, p ≦ 1) based on N and M, and inputs the shift amount of the filter shift register as m according to the value of m. The tap coefficient is set so that the signal is shifted, and the filter function of the filter (filter as illustrated in FIG. 4) is delayed by p samples. For example, by storing the tap coefficient as a table for each i, the processing amount required for calculating the tap coefficient can be reduced.

つぎに、フィルタのタップ係数を求める上記の例(以下、例1とする)と異なる一例を例2として説明する。例2では、間引き処理のためのフィルタ関数を多項式で近似し、その多項式の係数をテーブルとして保持する。   Next, an example different from the above example of obtaining the filter tap coefficient (hereinafter referred to as Example 1) will be described as Example 2. In Example 2, the filter function for the thinning process is approximated by a polynomial, and the coefficients of the polynomial are held as a table.

タップ長をKとすると、データ間引き部13の出力信号y(n)は、以下の式(2)のように表すことができる。   Assuming that the tap length is K, the output signal y (n) of the data thinning unit 13 can be expressed as in the following equation (2).

Figure 0005414484
Figure 0005414484

ただし、cΔ(k)はタップkに対応したタップ係数であり、d(m)は間引きフィルタ部13のm番目の入力信号である。また、Δをフィルタ関数の遅延量とする。Δは上記式(1)のp(=i/75)に相当する遅延量である。   However, cΔ (k) is a tap coefficient corresponding to the tap k, and d (m) is an mth input signal of the thinning filter unit 13. Further, Δ is the delay amount of the filter function. Δ is a delay amount corresponding to p (= i / 75) in the above formula (1).

cΔ(k)をΔのL次(Lは正整数)の多項式で表現するとし、l次の多項式係数をbk(l)とおくと、cΔ(k)は以下の式(3)で表すことができる。 If cΔ (k) is expressed by an L-th order polynomial of L (L is a positive integer), and an l-th order polynomial coefficient is b k (l), cΔ (k) is expressed by the following equation (3). be able to.

Figure 0005414484
Figure 0005414484

上記式(3)を式(2)の右辺に代入することにより、式(2)は以下のように変形することができる。   By substituting Equation (3) into the right side of Equation (2), Equation (2) can be modified as follows.

Figure 0005414484
Figure 0005414484

したがって、適用するフィルタの周波数特性に応じて多項式係数bk(l)を予め計算しておき、bk(l)をテーブルとして保持しておくことで、bk(l)に基づいてタップ係数を設定することで、上記の式(4)を用いてデータ間引き処理(すなわちy(n)の算出)を行うことができる。 Accordingly, the polynomial coefficient b k (l) is calculated in advance according to the frequency characteristics of the filter to be applied, and b k (l) is stored as a table, so that the tap coefficient is based on b k (l). Is set, the data decimation process (that is, the calculation of y (n)) can be performed using the above equation (4).

つぎに、本実施の形態のIDFT部4の処理を行う場合について、NポイントのIDFT処理を以下の式(5)に示す定義式とおりに行う場合との誤差の算出例を示す。なお、本実施の形態のIDFT部4の処理の間引き処理については上記例1および例2の2通りのデータ間引き方法を適用する。   Next, an example of calculating an error in the case where the process of the IDFT unit 4 of the present embodiment is performed with respect to the case where the N-point IDFT process is performed according to the definition formula shown in the following formula (5) will be described. Note that the two data thinning methods of Example 1 and Example 2 are applied to the thinning process of the IDFT unit 4 of the present embodiment.

Figure 0005414484
Figure 0005414484

なお、tは時間領域でのインデックスであり、fは周波数領域でのインデックスであり、X(f)は周波数領域での信号を示し、x(t)はX(f)をIDFT処理により時間領域に変換した信号を示す。   Note that t is an index in the time domain, f is an index in the frequency domain, X (f) indicates a signal in the frequency domain, and x (t) is X (f) obtained by IDFT processing in the time domain. Shows the converted signal.

ここでは、具体例として、系列長NのZadoff−Chu系列を、式(5)に従ってIDFTする場合と、本実施の形態のIDFT部4の処理(0挿入処理+IFFT処理+データ間引き処理)によって行う場合との二乗誤差を算出した結果を示す。なお、データ間引きで使用するフィルタはロールオフ率0.414のコサインロールオフフィルタとする。   Here, as a specific example, a Zadoff-Chu sequence having a sequence length of N is performed by performing IDFT according to Equation (5) and by processing (0 insertion processing + IFFT processing + data thinning processing) of the IDFT unit 4 of the present embodiment. The result of calculating the square error with the case is shown. The filter used for data thinning is a cosine roll-off filter with a roll-off rate of 0.414.

図5は、例1の間引き処理を行った場合の誤差特性を示す図である。図5では、3から10までの8種類のタップ長について、それぞれ式(5)に従ってIDFT処理を行った場合との誤差を示している。横軸には、IDFTのポイント数N(入力信号のポイント数)を示している。なお、ここでは、IFFTのポイント数(M)は、Nより大きい最小の2のべき乗数としている。図5に示すように、タップ長を6以上とすることで誤差を−40dBc以下に抑えることができる。   FIG. 5 is a diagram illustrating error characteristics when the thinning process of Example 1 is performed. FIG. 5 shows errors with respect to eight types of tap lengths from 3 to 10 with respect to the case where IDFT processing is performed according to the equation (5). The horizontal axis represents the IDFT point number N (number of input signal points). Here, the number of IFFT points (M) is a minimum power of 2 greater than N. As shown in FIG. 5, by setting the tap length to 6 or more, the error can be suppressed to −40 dBc or less.

図6は、例2の間引き処理を行った場合の誤差特性を示す図である。図6では、タップ長を6に固定し、多項式の次数Lを1から5までの5種類とした場合について、それぞれ式(5)に従ってIDFT処理を行った場合との誤差を示している。図6に示すように、多項式の次数を3以上とすることで誤差を−40dBc以下に抑えることができる。   FIG. 6 is a diagram illustrating error characteristics when the thinning process of Example 2 is performed. FIG. 6 shows errors with respect to the case where the tap length is fixed to 6 and the degree L of the polynomial is 5 types from 1 to 5, respectively, when the IDFT processing is performed according to the equation (5). As shown in FIG. 6, the error can be suppressed to -40 dBc or less by setting the degree of the polynomial to 3 or more.

タップ長および多項式の次数を、大きくすると誤差が小さくなる反面、処理量が増大してしまう。そのため、システムで許容される誤差以下となるような最小のタップ長,多項式の次数を選択すればよい。   Increasing the tap length and the polynomial order reduces the error, but increases the amount of processing. For this reason, the minimum tap length and the order of the polynomial may be selected so as to be less than the error allowed by the system.

なお、本実施の形態で述べた間引き処理方法(MポイントからNポイントへの変換方法)は一例であり、上記方法に限らず、どのような方法を用いてもよい。   Note that the thinning-out processing method (conversion method from M points to N points) described in this embodiment is merely an example, and any method may be used without being limited to the above method.

また、IDFT部4の入力ポイント数NとIFFT部12の入力ポイント数Mの比率(以下、変換比率という)が同じ場合(たとえば、N=1200,M=2048のケースとN=30,M=512のケース)は、同一のタップ係数を使用することができるため、変換比率ごとにタップ係数を保持することで、タップ係数テーブルの大きさを削減することができる。   Further, when the ratio of the number of input points N of the IDFT unit 4 and the number of input points M of the IFFT unit 12 (hereinafter referred to as conversion ratio) is the same (for example, N = 1200, M = 2048 and N = 30, M = Since the same tap coefficient can be used in the 512 case), the size of the tap coefficient table can be reduced by holding the tap coefficient for each conversion ratio.

また、変換比率が異なる場合でも、変換比率の分母(分母をM,分子をNとする)が同じになる場合(たとえば、N=1200,M=2048のケース(2048/1200=384/225)と、N=900,M=2048のケース(2048/900=512/225))も、同一のタップ係数を使用することができる。したがって、変換比率の分母が同じものについてはタップ係数テーブルを共通化することで、タップ係数テーブルの大きさを削減することができる。   Even when the conversion ratios are different, the conversion ratio denominator (M is the denominator and N is the numerator) is the same (for example, N = 1200, M = 2048 (2048/1200 = 384/225). In the case of N = 900 and M = 2048 (2048/900 = 512/225), the same tap coefficient can be used. Therefore, the tap coefficient table can be reduced in size by sharing the tap coefficient table for those having the same conversion ratio denominator.

また、本実施の形態では、IFFTポイント数Mを、IDFT部4への入力信号のポイント数Nより大きい最小の2のべき乗の数とした。これにより、IFFT処理のポイント数を必要最小限にすることができ、処理量を削減することができるが、IFFTポイント数Mはこれにかぎらず、Nより大きい2のべき乗の数であればどのような値としてもよい。たとえば、IFFTポイント数Mを、システムで想定される最大のIDFT部4への入力信号のポイント数(たとえば、最大のデータが割当られるサブキャリア数)より大きな最小の2のべき乗数としてもよい。この場合、Nの値が複数想定される場合にも必要なIFFT回路は1つとなり,回路規模を削減することができる。   Further, in the present embodiment, the IFFT point number M is the minimum power of 2 that is larger than the point number N of the input signal to the IDFT unit 4. As a result, the number of points of IFFT processing can be minimized and the amount of processing can be reduced. However, the number of IFFT points M is not limited to this, and any number that is a power of 2 greater than N can be used. It is good also as such a value. For example, the IFFT point number M may be a minimum power of 2 greater than the number of points of the input signal to the maximum IDFT unit 4 assumed in the system (for example, the number of subcarriers to which the maximum data is allocated). In this case, even when a plurality of N values are assumed, only one IFFT circuit is required, and the circuit scale can be reduced.

また、上記の例では、周波数領域から時間領域へ変換するIDFTを行なう場合について説明したが、時間領域から周波数領域へ変換するDFTについても、IFFT部12をFFT部に替え、データ間引き処理時のフィルタの時間領域のフィルタリングを行なうフィルタとして設定することにより、同様に0挿入と間引きを行なうことで2のべき乗以外の入力信号の処理を行うことができる。   In the above example, the case of performing IDFT for converting from the frequency domain to the time domain has been described. However, for the DFT for converting from the time domain to the frequency domain, the IFFT unit 12 is replaced with the FFT unit, and the data thinning process is performed. By setting the filter as a filter that performs filtering in the time domain, it is possible to process input signals other than powers of 2 by similarly performing zero insertion and thinning.

また、本実施の形態では、LTE上りリンクを例にとり説明したが、これに限らず、2のべき乗ポイントに限定されないポイント数の信号を入力とする、DFTまたはIDFTを行うすべてのシステムに対して本実施の形態と同様の処理を適用することができる。   In this embodiment, the LTE uplink has been described as an example. However, the present invention is not limited to this, and for all systems that perform DFT or IDFT that have a signal having a number of points that is not limited to a power-of-two point. Processing similar to that in this embodiment can be applied.

このように、IDFT部4へNポイントの入力信号が入力される場合に、0挿入部11が入力信号に0を挿入してMポイントの信号とし、IFFT部12がその信号に対してMポイントのIFFT処理を実施し、データ間引き部13が、IFFT処理後の信号をNポイントのデータに変換するようにした。そのため、2のべき乗ポイントとは限らない任意のデータポイント数のデータについて、回路規模を増大することなく高速に逆フーリエ変換を行なうことができる。   In this way, when an N-point input signal is input to the IDFT unit 4, the 0 insertion unit 11 inserts 0 into the input signal to generate an M-point signal, and the IFFT unit 12 receives M points for the signal. The data thinning unit 13 converts the IFFT-processed signal into N-point data. Therefore, inverse Fourier transform can be performed at high speed without increasing the circuit scale for data of any number of data points that are not necessarily power-of-two points.

また、入力されるデータポイント数が異なる複数の種類のデータを処理する場合でも、Nを超える最小の2のべき乗が等しくなる場合には、同一の範囲であればIFFT部12を1つのIFFT回路で実現でき、回路規模を抑えることができる。また、Mをシステムで想定される最大のIDFT部4への入力信号のポイント数より大きな最小の2のべき乗数とすれば、Nを超える最小の2のべき乗が等しくない場合にもIFFT部12を1つのIFFT回路で実現でき、回路規模を抑えることができる。   Further, even when a plurality of types of data having different numbers of input data points are processed, if the minimum power of 2 exceeding N is equal, the IFFT unit 12 is connected to one IFFT circuit within the same range. The circuit scale can be reduced. Further, if M is the minimum power of 2 greater than the number of points of the input signal to the maximum IDFT unit 4 assumed in the system, the IFFT unit 12 even when the minimum power of 2 exceeding N is not equal. Can be realized with one IFFT circuit, and the circuit scale can be reduced.

以上のように、本発明にかかるフーリエ変換回路、受信装置およびフーリエ変換方法は、フーリエ変換対象のデータポイント数を2のべき乗数以外に限定しないフーリエ変換を行なうシステムに有用であり、特に、フーリエ変換処理に入力されるデータポイント数が複数想定されるシステムに適している。   As described above, the Fourier transform circuit, the receiving apparatus, and the Fourier transform method according to the present invention are useful for a system that performs a Fourier transform that does not limit the number of data points to be subjected to Fourier transform other than a power of two. This is suitable for a system in which a plurality of data points are input to the conversion process.

1 受信アンテナ
2 FFT部
3 SC−FDMA復調部
4 IDFT部
5 LLR計算部
6 誤り訂正部
11 0挿入部
12 IFFT部
13 データ間引き部
DESCRIPTION OF SYMBOLS 1 Reception antenna 2 FFT part 3 SC-FDMA demodulation part 4 IDFT part 5 LLR calculation part 6 Error correction part 11 0 insertion part 12 IFFT part 13 Data thinning part

Claims (8)

IDFT処理を行うフーリエ変換回路であって、
N(Nは正の整数)点の入力データに対し、前記入力データの前後に値を0とするデータを挿入してNより大きい2のべき乗数であるM点のデータ列を生成する0挿入手段と、
前記データ列に対してM点のIFFT処理を行なうIFFT手段と、
前記IFFT処理後のM点のデータ列をN点の出力データ列へ変換する変換手段と、
を備え
前記変換手段は、
前記入力データに対応する領域を通過させ、かつ前記入力データのエイリアシング成分に対応する領域を除去するようなフィルタ関数でフィルタリングを行なうようタップ係数を設定した所定のタップ数のフィルタ、
を備え、
前記出力データ列のインデックスをnとするとき、nごとに、M×n/N=m+p(mは正の整数,pは1以下の数)を満たすようなmおよびpを求め、
前記フィルタは、前記入力データをm点シフトし、前記フィルタ関数をpだけ遅延させた遅延フィルタ関数に対応するタップ係数を設定して前記フィルタリングを行なう、ことを特徴とするフーリエ変換回路。
A Fourier transform circuit for performing IDFT processing,
Insertion of data with a value of 0 before and after the input data for N (N is a positive integer) point input data to generate an M-point data string that is a power of 2 greater than N Means,
IFFT means for performing M-point IFFT processing on the data string;
Conversion means for converting the M-point data string after the IFFT processing into an N-point output data string;
Equipped with a,
The converting means includes
A filter with a predetermined number of taps in which tap coefficients are set so as to perform filtering with a filter function that passes the region corresponding to the input data and removes the region corresponding to the aliasing component of the input data;
With
When the index of the output data string is n, m and p satisfying M × n / N = m + p (m is a positive integer and p is a number of 1 or less) are obtained for each n.
The Fourier transform circuit , wherein the filter performs the filtering by setting a tap coefficient corresponding to a delay filter function obtained by shifting the input data by m points and delaying the filter function by p .
DFT処理を行うフーリエ変換回路であって、
N(Nは正の整数)点の入力データに対し、前記入力データの前後に値を0とするデータを挿入してNより大きい2のべき乗数であるM点のデータ列を生成する0挿入手段と、
前記データ列に対してM点のFFT処理を行なうFFT処理手段と、
前記FFT処理後のM点のデータ列をN点の出力データ列へ変換する変換手段と、
を備え
前記変換手段は、
前記入力データに対応する領域を通過させ、かつ前記入力データのエイリアシング成分に対応する領域を除去するようなフィルタ関数でフィルタリングを行なうようタップ係数を設定した所定のタップ数のフィルタ、
を備え、
前記出力データ列のインデックスをnとするとき、nごとに、M×n/N=m+p(mは正の整数,pは1以下の数)を満たすようなmおよびpを求め、
前記フィルタは、前記入力データをm点シフトし、前記フィルタ関数をpだけ遅延させた遅延フィルタ関数に対応するタップ係数を設定して前記フィルタリングを行なう、ことを特徴とするフーリエ変換回路。
A Fourier transform circuit for performing DFT processing,
Insertion of data with a value of 0 before and after the input data for N (N is a positive integer) point input data to generate an M-point data string that is a power of 2 greater than N Means,
FFT processing means for performing M point FFT processing on the data string;
Conversion means for converting the M-point data string after the FFT processing into an N-point output data string;
Equipped with a,
The converting means includes
A filter with a predetermined number of taps in which tap coefficients are set so as to perform filtering with a filter function that passes the region corresponding to the input data and removes the region corresponding to the aliasing component of the input data;
With
When the index of the output data string is n, m and p satisfying M × n / N = m + p (m is a positive integer and p is a number of 1 or less) are obtained for each n.
The Fourier transform circuit , wherein the filter performs the filtering by setting a tap coefficient corresponding to a delay filter function obtained by shifting the input data by m points and delaying the filter function by p .
前記変換手段は、
想定される前記pごとに前記タップ係数を保持し、保持している前記タップ係数をpに応じて設定する、
ことを特徴とする請求項1または2に記載のフーリエ変換回路。
The converting means includes
Holding the tap coefficient for each assumed p, and setting the held tap coefficient according to p,
The Fourier transform circuit according to claim 1 or 2 .
前記変換手段は、
前記フィルタ関数を生成するタップ係数を前記pに関する多項式で近似した際の前記多項式の係数を保持し、保持している前記係数を用いてpに応じて前記タップ係数を設定する、
ことを特徴とする請求項1または2に記載のフーリエ変換回路。
The converting means includes
Holding a coefficient of the polynomial when the tap coefficient for generating the filter function is approximated by a polynomial related to p, and setting the tap coefficient according to p using the held coefficient.
The Fourier transform circuit according to claim 1 or 2 .
MをNごとに設定することとし、MをNより大きい最小の2のべき乗数とする、
ことを特徴とする請求項1〜のいずれか1つに記載のフーリエ変換回路。
Let M be set every N, and let M be the smallest power of 2 greater than N.
The Fourier transform circuit according to any one of claims 1 to 4 .
Mを、想定されるNの最大値より大きい最小の2のべき乗数とする、
ことを特徴とする請求項1〜のいずれか1つに記載のフーリエ変換回路。
Let M be the smallest power of 2 greater than the assumed maximum value of N.
The Fourier transform circuit according to any one of claims 1 to 4 .
複数のサブキャリアを用いた信号を受信する受信装置であって、
請求項1に記載のフーリエ変換回路、
を備え、
Nをデータが割り当てられたサブキャリア数とする、
ことを特徴とする受信装置。
A receiving device for receiving a signal using a plurality of subcarriers,
The Fourier transform circuit according to claim 1,
With
N is the number of subcarriers to which data is assigned,
A receiving apparatus.
IDFT処理を行うフーリエ変換回路におけるフーリエ変換方法であって、
N(Nは正の整数)点の入力データに対し、前記入力データの前後に値を0とするデータを挿入してNより大きい2のべき乗数であるM点のデータ列を生成する0挿入ステップと、
前記データ列に対してM点のIFFT処理を行なうIFFTステップと、
前記IFFT処理後のM点のデータ列をN点の出力データ列へ変換する変換ステップと、
を含み、
前記変換ステップは、
前記入力データに対応する領域を通過させ、かつ前記入力データのエイリアシング成分に対応する領域を除去するようなフィルタ関数でフィルタリングを行なうフィルタリングステップ、
を備え、
前記変換ステップでは、前記出力データ列のインデックスをnとするとき、nごとに、M×n/N=m+p(mは正の整数,pは1以下の数)を満たすようなmおよびpを求め、前記フィルタリングステップでは、前記入力データをm点シフトし、前記フィルタ関数をpだけ遅延させた遅延フィルタ関数に対応するタップ係数を設定して前記フィルタリングを行なう、ことを特徴とするフーリエ変換方法。
A Fourier transform method in a Fourier transform circuit that performs IDFT processing,
Insertion of data with a value of 0 before and after the input data for N (N is a positive integer) point input data to generate an M-point data string that is a power of 2 greater than N Steps,
IFFT step for performing M-point IFFT processing on the data string;
A conversion step of converting the M-point data string after the IFFT processing into an N-point output data string;
Only including,
The converting step includes
A filtering step of performing filtering with a filter function that passes a region corresponding to the input data and removes a region corresponding to an aliasing component of the input data;
With
In the conversion step, when n is an index of the output data string, m and p satisfying M × n / N = m + p (m is a positive integer and p is a number of 1 or less) for each n. In the filtering step, the filtering is performed by setting the tap coefficient corresponding to a delay filter function obtained by shifting the input data by m points and delaying the filter function by p. .
JP2009273545A 2009-12-01 2009-12-01 Fourier transform circuit, receiver and Fourier transform method Expired - Fee Related JP5414484B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009273545A JP5414484B2 (en) 2009-12-01 2009-12-01 Fourier transform circuit, receiver and Fourier transform method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009273545A JP5414484B2 (en) 2009-12-01 2009-12-01 Fourier transform circuit, receiver and Fourier transform method

Publications (2)

Publication Number Publication Date
JP2011119851A JP2011119851A (en) 2011-06-16
JP5414484B2 true JP5414484B2 (en) 2014-02-12

Family

ID=44284674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009273545A Expired - Fee Related JP5414484B2 (en) 2009-12-01 2009-12-01 Fourier transform circuit, receiver and Fourier transform method

Country Status (1)

Country Link
JP (1) JP5414484B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8873656B2 (en) * 2011-08-19 2014-10-28 Intel Corporation Device, system and method of processing single-carrier wireless communication signals
KR101542296B1 (en) * 2013-02-26 2015-08-06 홍익대학교 산학협력단 Method and apparatus for channel estimation for ofdm communication system
WO2018092183A1 (en) * 2016-11-15 2018-05-24 三菱電機株式会社 Arithmetic device and arithmetic method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627163A (en) * 1992-07-06 1994-02-04 Yokogawa Electric Corp Fft analyzer
PL180753B1 (en) * 1995-04-03 2001-04-30 Motorola Inc Frequency increasing converter/modulator of increased accessibility and method
EP1005203A1 (en) * 1998-11-24 2000-05-31 STMicroelectronics SA Multistandard DMT DSL transmission system
JP3967226B2 (en) * 2002-08-07 2007-08-29 三星電子株式会社 transceiver
JP3915678B2 (en) * 2002-12-02 2007-05-16 株式会社デンソー OFDM receiver
KR100628303B1 (en) * 2004-09-03 2006-09-27 한국전자통신연구원 Method and apparatus of the variable points IFFT/FFT
JP2007143106A (en) * 2005-10-19 2007-06-07 Matsushita Electric Ind Co Ltd Receiver, receiving circuit, receiving method, and reception program
JP2007329588A (en) * 2006-06-06 2007-12-20 Fujitsu Ltd Transmission apparatus and transmission method

Also Published As

Publication number Publication date
JP2011119851A (en) 2011-06-16

Similar Documents

Publication Publication Date Title
JP4409771B2 (en) Generality enhancement for improved fast convolution algorithm
CN111901263B (en) Wireless signal compensation method, numerical value determination method and device, equipment and medium
US9680681B2 (en) Transmission apparatus, reception apparatus, and communication system
CN105992385B (en) Physical random access channel signal generation method
CN101909024A (en) Method and device for estimating maximum Doppler frequency offset
US20180034671A1 (en) Transmission apparatus, reception apparatus, and communication system
JP5414484B2 (en) Fourier transform circuit, receiver and Fourier transform method
CN102098258A (en) Method for removing narrow-band interference and self-adapting filter
JP4612511B2 (en) Receiving apparatus and receiving method
US8478325B2 (en) Low sample rate peak power reduction
EP2277293B1 (en) Method for moving quantization noise introduced in fixed-point calculation of fast fourier transforms
JP4652443B2 (en) Discrete Fourier transform arithmetic processing apparatus and wireless communication apparatus
EP4208987A1 (en) Transmitter device and receiver device for a wireless communication system
US20220345336A1 (en) Reference signal channel estimation
US20120275291A1 (en) Wireless communication apparatus and wireless communication method
JP5454237B2 (en) Receiving apparatus and receiving method
JP6779226B2 (en) Transmitter, communication device, transmission signal generation method, receiver and demodulation method
JP6214822B2 (en) Transmitting apparatus, receiving apparatus, and communication system
CN108353048B (en) Data transmission method and device
WO2018163359A1 (en) Transmitter apparatus, receiver apparatus, communication system and transmission method
WO2012114769A1 (en) Channel estimation device and channel estimation method
JP2014112920A (en) Communication device
Choi et al. Filter design of interpolation-based SC-FDMA transmitter for random access preamble generation
CN116938661A (en) Signal transmission method and device
JP6486570B2 (en) Reception device, communication device, and demodulation method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131112

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees