JP5411843B2 - 駆動装置、スイッチ装置、および試験装置 - Google Patents

Description

本発明は、駆動装置、スイッチ装置、および試験装置に関する。

従来、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）等の半導体スイッチのオンまたはオフを制御する目的で、当該スイッチのゲートに供給する駆動信号を半導体回路による駆動装置で形成していた（例えば、特許文献１参照）。
特許文献１ 特開２００３−３１８７２２

しかしながら、このような駆動装置は、インバータ回路等を用いて入力電圧を反転増幅させているので、例えば、入力信号を非反転増幅する駆動装置を実現させることは困難であった。また、このような回路を、半導体素子が持つ特性の製造上のバラツキを考慮しつつ、ＦＥＴ等の半導体スイッチ回路で形成することは困難であった。

上記課題を解決するために、本発明の第１の態様においては、入力端子に入力させる入力電圧に応じた出力電圧を出力端子から出力する駆動装置であって、第１基準電圧を出力する第１基準電圧出力部と、入力端子および第１基準電圧出力部の間に位置する第１端子および第２端子の間に設けられ、第１端子から第２端子へと流れる電流に応じて電圧を降下させる第１電圧降下部と、第１端子および出力端子の間に接続された第１電流源と、第２基準電圧を出力する第２基準電圧出力部と、出力端子および第２端子の間に設けられ、第２基準電圧と第２端子の電圧との差に応じてオンまたはオフとなる第１スイッチ部と、第１スイッチ部がオンおよびオフの状態における第１電圧降下部が降下させる電圧の変化を補償する補償部と、を備える駆動装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係る駆動装置１００の構成を示す。 本実施形態に係る駆動装置１００に備えられる、複数のＦＥＴのそれぞれのゲート−ソース間電圧Ｖ_ＧＳに対するドレイン電流Ｉ_Ｄの特性の例を示す。 本実施形態に係るスイッチ装置１０の構成を示す。 本実施形態に係る試験装置２００の構成を被試験デバイス３００とともに示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る駆動装置１００の構成を示す。駆動装置１００は、入力端子に入力させる入力電圧に応じた出力電圧を出力端子から出力する。一例として、駆動装置１００は、＋３Ｖの入力に対して−１９Ｖのオン駆動信号を出力し、０Ｖの入力に対して−２９Ｖのオフ駆動信号を出力する。

駆動装置１００は、第１電圧降下部１１０と、第１電流源１２０と、第１スイッチ部１３０と、補償部１４０と、第１基準電圧出力部１５０と、第２基準電圧出力部１６０と、第３電流源１７０と、第１電圧調整部１８０と、第２電圧調整部１９０とを備える。また、駆動装置１００は、入力端子および第１基準電圧出力部１５０の間に第１端子および第２端子を位置する。また、駆動装置１００は、入力端子および第１端子の間に第３端子および第４端子を位置する。

第１電圧降下部１１０は、第１端子および第２端子の間に設けられ、第１端子から第２端子へと流れる電流に応じて電圧を降下させる。第１電圧降下部１１０は、抵抗であってよい。第１電圧降下部１１０は、当該抵抗の抵抗値と第１電圧降下部１１０を流れる電流の大きさとを乗じて算出される電圧値を、第１端子の電圧からシフトさせる。一例として、第１電圧降下部１１０は、７０ｋΩの抵抗である。

第１電流源１２０は、第１端子および出力端子の間に接続される。第１電流源１２０は、第１端子に接続される一端から、出力端子および第１スイッチ部１３０に接続される他端へと一定の電流を流す。第１電流源１２０は、ＦＥＴおよび抵抗を有し、定電流源として機能してよい。例えば、第１電流源１２０は、抵抗の一端がＦＥＴのソースに接続され、他端がＦＥＴのゲートに接続され、ＦＥＴのドレインから抵抗の他端へと２０μＡの電流を流す定電流回路である。

第１スイッチ部１３０は、出力端子および第２端子の間に設けられ、第２基準電圧出力部１６０と第２端子の電圧との差に応じてオンまたはオフとなる。第１スイッチ部１３０は、ゲートが第２基準電圧出力源に接続され、ドレインが出力端子および第１電流源１２０に接続され、ソースが第２端子に接続されるＦＥＴであってよい。ここで、第１スイッチ部１３０は、入力電圧にオン電圧の＋３Ｖが入力された場合にオフとなり、入力電圧にオフ電圧の０Ｖが入力された場合はオンとなるスイッチでよい。

補償部１４０は、第１スイッチ部１３０がオンおよびオフの状態における第１電圧降下部１１０が降下させる電圧の変化を補償する。補償部１４０は、第３端子および第４端子の間に設けられる。補償部１４０は、第２電圧降下部１４２と、第２電流源１４４と、第２スイッチ部１４６とを有する。

第２電圧降下部１４２は、第３端子から第４端子へと流れる電流に応じて電圧を降下させる。第２電圧降下部１４２は、抵抗であってよい。第２電圧降下部１４２は、当該抵抗の抵抗値と第２電圧降下部１４２を流れる電流の大きさとを乗じて算出される電圧値を、第３端子の電圧からシフトさせる。第２電圧降下部１４２は、一例として、７０ｋΩの抵抗である。

第２電流源１４４は、第３端子に一端を接続される。第２電流源１４４は、第３端子に接続される一端から、第２スイッチ部１４６に接続される他端へと一定の電流を流す。第２電流源１４４は、第１電流源１２０と同様に、ＦＥＴおよび抵抗を有し、定電流源として機能してよい。例えば、第２電流源１４４は、抵抗の一端がＦＥＴのソースに接続され、他端がＦＥＴのゲートに接続され、ＦＥＴのドレインから抵抗の他端へと２０μＡの電流を流す定電流回路である。

第２スイッチ部１４６は、第２電流源１４４の他端および第４端子の間に設けられ、第１スイッチ部１３０がオンの場合にはオフとなり、第１スイッチ部１３０がオフの場合はオンとなる。また、第２スイッチ部１４６は、出力端子に接続され、出力電圧に応じてオンまたはオフとなる。第２スイッチ部１４６は、第１スイッチ部１３０と同様に、ゲートが第２基準電圧出力源に接続され、ドレインが出力端子および第１電流源１２０に接続され、ソースが第２端子に接続されるＦＥＴであってよい。

第１スイッチ部１３０および第２スイッチ部１４６は、Ｎチャネルのデプレッション型であって、ゲート−ソース間電圧が０Ｖの場合にオンとなるノーマリオン型のＦＥＴでよい。第１スイッチ部１３０および第２スイッチ部１４６は、化合物半導体で形成されるＦＥＴであってよく、例えば、ＧａＮ系のＨＥＭＴである。また、第１スイッチ部１３０および第２スイッチ部１４６は、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有してよい。

第１基準電圧出力部１５０は、第１基準電圧を出力する。第２基準電圧出力部１６０は、第２基準電圧を出力する。ここで、第２基準電圧は、第１基準電圧よりも高電圧でよい。一例として、第１基準電圧は−４８Ｖであり、第２基準電圧は−３５．５Ｖである。

第３電流源１７０は、第２端子および第１基準電圧出力部１５０の間を流れる電流を規定する。例えば、第３電流源１７０は、抵抗の一端がＦＥＴのソースに接続され、他端がＦＥＴのゲートに接続され、ＦＥＴのドレインから抵抗の他端へと１００μＡの電流を流す定電流回路である。第３電流源１７０は、第１電流源１２０と同様に、ＦＥＴおよび抵抗を有し、定電流源として機能してよい。第１電流源１２０、第２電流源１４４、および第３電流源１７０は、Ｎチャネルのデプレッション型であって、ゲート構造がショットキー構造のノーマリオン型のＦＥＴをそれぞれ有してよい。

第１電圧調整部１８０は、入力端子と第３端子の間に設けられ、入力端子から第３端子へと流れる電流に応じて電圧を降下させる。第１電圧調整部１８０は、抵抗でよい。一例として、第１電圧調整部１８０は、１１２ｋΩの抵抗である。

第２電圧調整部１９０は、第４端子と第１端子の間に設けられ、第４端子から第１端子へと流れる電流に応じて電圧を降下させる。第２電圧調整部１９０は、抵抗でよい。一例として、第２電圧調整部１９０は、５２ｋΩの抵抗である。

図２は、本実施形態に係る駆動装置１００に備えられる、複数のＦＥＴのそれぞれのゲート−ソース間電圧Ｖ_ＧＳに対するドレイン電流Ｉ_Ｄの特性の例を示す。駆動装置１００が備える全てのＦＥＴは、一例として、図２に示すような特性を有する。

図中の特性は、ゲート−ソース間電圧が０でもドレイン電流が流れるノーマリオンの特性を有し、Ｎチャネルのデプレッション型ＦＥＴの特性を示す。本例における、第１スイッチ部１３０および第２スイッチ部１４６は、ゲート−ソース間電圧が−６Ｖ以上の場合に完全にオンとなり、ゲート−ソース間電圧が−９Ｖ以下の場合に完全にオフとなる。ここで、ゲート−ソース間電圧が−６Ｖから−８Ｖまでの範囲の場合、ＦＥＴは完全にオンにも完全にオフにもならない状態（半オン状態）となって、ドレイン−ソース間に数μ〜数百μＡの電流を流す。

本例における、第１電流源１２０、第２電流源１４４、および第３電流源１７０は、ゲート−ソース間電圧が−１．８Ｖ以上の場合に完全にオンとなり、ゲート−ソース間電圧が−４．８Ｖ以下の場合に完全にオフとなるショットキー構造のＦＥＴをそれぞれ有する。ここで、ゲート−ソース間電圧が−１．８Ｖから−３．８Ｖまでの範囲の場合、ＦＥＴは完全にオンにも完全にオフにもならない状態（半オン状態）となって、ドレイン−ソース間に数μ〜数百μＡの電流を流す。

例えば、ゲート−ソース間電圧を−３．６ＶにするとＦＥＴが半オン状態として２０μＡの電流を流す場合、第１電流源１２０および第２電流源１４４は、３．６Ｖを２０μＡで除算した１８０ｋΩの抵抗をそれぞれ有する。これによって、第１電流源１２０および第２電流源１４４は、２０μＡの電流を流す定電流源としてそれぞれ機能する。

同様に、ゲート−ソース間電圧を−３．４ＶにするとＦＥＴが半オン状態として１００μＡの電流を流す場合、第３電流源１７０は、３．４Ｖを１００μＡで除算した３４ｋΩの抵抗を有する。これによって、第３電流源１７０は、１００μＡの電流を流す定電流源として機能する。

本例の駆動装置１００は、入力端子からの入力オン／オフ信号である＋３Ｖ／０Ｖの電圧が、第１電圧降下部１１０、第２電圧降下部１４２、第１電圧調整部１８０、第２電圧調整部１９０によってそれぞれ電圧シフトされる。

例えば、駆動装置１００の第２電流源１４４および第２スイッチ部１４６がない場合、入力端子から第１端子までは１００μＡの電流が流れるので、第１電圧調整部１８０は１１．２Ｖ、第２電圧降下部１４２は７Ｖ、第２電圧調整部１９０は５．２Ｖ、それぞれ電圧シフトする。したがって、＋３Ｖ／０Ｖの入力信号に対して、第１端子は−２０．４Ｖ／−２３．４Ｖとなる。

ここで、第１スイッチ部１３０がオフの状態の場合、第１電流源１２０には電流が流れずに第１電圧降下部１１０に１００μＡの電流が流れるので、第１電圧降下部１１０は７Ｖの電圧をシフトする。駆動装置１００は、入力オン信号の＋３Ｖが入力されると、第１スイッチ部１３０をオフ状態にして、出力端子から第１端子の電圧を出力する。即ち、駆動装置１００は、＋３Ｖの入力オン信号に対して、出力端子から−２０．４Ｖを出力し、第２端子を−２７．４Ｖとする。

一方、第１スイッチ部１３０がオンの状態の場合、第１電流源１２０に２０μＡの電流が流れるので第１電圧降下部１１０には８０μＡの電流が流れ、第１電圧降下部１１０は５．６Ｖの電圧をシフトする。駆動装置１００は、入力オフ信号の０Ｖが入力されると、第１スイッチ部１３０をオン状態にして、出力端子から第２端子の電圧を出力する。即ち、駆動装置１００は、０Ｖの入力オフ信号に対して、出力端子からの出力電圧および第２端子を−２９Ｖとする。

このように、駆動装置１００は、入力オン／オフ信号の＋３Ｖ／０Ｖに対して、−２０．４Ｖ／−２９Ｖの電圧を出力して、非反転増幅として機能することができる。その一方で、駆動装置１００は、入力オン／オフ信号の＋３Ｖ／０Ｖに対して、第２端子の電圧を−２７．４Ｖ／−２９Ｖとする。第２端子の電圧と、第２基準電圧の差は、第１スイッチ部１３０のゲート−ソース電圧なので、入力端子においてオン／オフ信号の電圧差を３Ｖで与えているにも関わらず、駆動装置１００は、ゲート−ソース電圧のオン／オフ信号の電圧差を１．６Ｖに減少させる。

駆動装置１００は、第１スイッチ部１３０を完全にオフになるように、第２基準電圧を−３６．９Ｖにして、ゲート−ソース電圧のオフ電圧を−９．５Ｖにしてよい。この場合、オン／オフ信号の電圧差が１．６Ｖなので、駆動装置１００は、ゲート−ソース電圧のオン電圧を−７．９Ｖにして、第１スイッチ部１３０を半オン状態にする。しかしながら、ＦＥＴの製造バラツキ等により、図２に示したゲート−ソース間電圧に対するドレイン電流の特性は変動するので、例えば横軸方向に０．２Ｖ程度変動しただけで、第１スイッチ部１３０は、スイッチング動作が不安定になる。

そこで、本実施形態に係る駆動装置１００は、補償部１４０を備えて第１スイッチ部１３０のオン／オフ電圧差が減少しないように、第１スイッチ部１３０がオンおよびオフの状態における第１電圧降下部１１０が降下させる電圧の変化を補償する。即ち、補償部１４０は、第１スイッチ部１３０がオンおよびオフ状態において、第１電圧降下部１１０が降下させる電圧と第２電圧降下部１４２が降下させる電圧との和を一定にするように、第１スイッチ部１３０の状態に応じて第２電圧降下部１４２に流す電流を切り換える。

例えば、補償部１４０は、第１電圧降下部１１０、第１電流源１２０、および第１スイッチ部１３０を有する回路と略等しい第２電圧降下部１４２、第２電流源１４４、および第２スイッチ部１４６を有する。ここで、第１電流源１２０および第２電流源１４４は、同一の特性を有してよい。一例として、補償部１４０は、第１電圧降下部１１０に流れる電流が８０μＡの場合は第２電圧降下部１４２に流れる電流を１００μＡにし、第１電圧降下部１１０に流れる電流が１００μＡの場合は第２電圧降下部１４２に流れる電流を８０μＡにする。

より具体的には、第２スイッチ部１４６がオフの場合は、第２電流源１４４には電流が流れずに第２電圧降下部１４２に１００μＡの電流が流れるので、第１電圧調整部１８０は１１．２Ｖ、第２電圧降下部１４２は７Ｖ、第２電圧調整部１９０は５．２Ｖ、それぞれ電圧シフトする。ここで、第２スイッチ部１４６がオフの場合は、第１スイッチ部１３０はオンであり、駆動装置１００はオフである。即ち、駆動装置１００は、オフ電圧の０Ｖの入力信号に対して、第３端子を−１１．２Ｖ、第４端子を−１８．２Ｖ、第１端子を−２３．４Ｖとする。

ここで、第１スイッチ部１３０がオンの状態の場合、第１電流源１２０に２０μＡの電流が流れるので第１電圧降下部１１０には８０μＡの電流が流れ、第１電圧降下部１１０は５．６Ｖの電圧をシフトする。したがって、駆動装置１００は、０Ｖの入力オフ信号に対して、出力端子および第２端子を−２９Ｖとする。

一方、第２スイッチ部１４６がオンの場合は、第２電流源１４４には２０μＡの電流が流れ、第２電圧降下部１４２には８０μＡの電流が流れるので、第１電圧調整部１８０は１１．２Ｖ、第２電圧降下部１４２は５．６Ｖ、第２電圧調整部１９０は５．２Ｖ、それぞれ電圧シフトする。ここで、第２スイッチ部１４６がオンの場合は、第１スイッチ部１３０はオフであり、駆動装置１００はオンである。即ち、駆動装置１００は、オン電圧の＋３Ｖの入力信号に対して、第３端子を−８．２Ｖ、第４端子を−１３．８Ｖ、第１端子を−１９Ｖとする。

ここで、第１スイッチ部１３０がオフの状態の場合、第１電流源１２０には電流が流れずに第１電圧降下部１１０に１００μＡの電流が流れるので、第１電圧降下部１１０は７Ｖの電圧をシフトする。したがって、駆動装置１００は、＋３Ｖの入力オン信号に対して、第１端子および出力端子からの出力電圧を−１９Ｖとして、第２端子を−２６Ｖとする。

このように、駆動装置１００は、入力オン／オフ信号の＋３Ｖ／０Ｖに対して、−１９Ｖ／−２９Ｖの電圧を出力して、非反転増幅として機能することができる。また、駆動装置１００は、入力オン／オフ信号の＋３Ｖ／０Ｖに対して、第２端子の電圧を−２６Ｖ／−２９Ｖの電圧を出力する。即ち、駆動装置１００は、入力端子において与えたオン／オフ電圧差の３Ｖを、そのまま、第１スイッチ部１３０のゲート−ソース電圧のオン／オフ電圧差として与えることができる。

ここで、駆動装置１００は、第２基準電圧を−３５．５Ｖとすることで、第１スイッチ部１３０のゲート−ソース電圧のオン／オフ電圧を−６．５Ｖ／−９．５Ｖとすることができる。これによって、第１スイッチ部１３０は、−９．５Ｖの電圧をゲート−ソース電圧にすることで完全にオフになり、また、−６．５Ｖの電圧をゲート−ソース電圧にすることで半オン状態となる。

したがって、第１スイッチ部１３０は、駆動装置１００がオン状態の時にオフとなり、駆動装置１００がオフ状態の時にオンとなる。また、第２スイッチ部１４６は、第１スイッチ部１３０がオフの場合にゲート−ソース電圧を第４端子と第１端子の間の電圧差である−５．２Ｖとするので、オンとなる。また、第２スイッチ部１４６は、第１スイッチ部１３０がオンの場合にゲート−ソース電圧を第４端子と第２端子の間の電圧差である−１０．８Ｖとするので、オフとなる。

以上のように、駆動装置１００がゲート−ソース電圧のオン／オフ電圧差を３Ｖにしたことで、ゲート−ソース間電圧に対するドレイン電流の特性が製造バラツキ等で横軸方向に−０．５Ｖ〜＋０．５Ｖ程度変動しても、第１スイッチ部１３０は、安定なスイッチング動作を実行することができる。

図３は、本実施形態に係るスイッチ装置１０の構成を示す。スイッチ装置１０は、第１スイッチ端子１２および第２スイッチ端子１４間を電気的に接続または切断する。スイッチ装置１０は、外部から入力される制御信号の電圧に応じて、第１スイッチ端子１２と第２スイッチ端子１４との間を導通または切断する。スイッチ装置１０は、メインＦＥＴ２０と、オン用ＦＥＴ２２と、オフ用ＦＥＴ２４と、オン側入力抵抗２６と、オフ側入力抵抗２８と、制御部３０と、電圧検出部３２とを備える。

メインＦＥＴ２０は、第１スイッチ端子１２および第２スイッチ端子１４の間に設けられたメインスイッチとして機能する。メインＦＥＴ２０は、第１スイッチ端子１２から受け取った信号を第２スイッチ端子１４へと伝送する。メインＦＥＴ２０は、ソースが第１スイッチ端子１２に接続され、ドレインが第２スイッチ端子１４に接続される。本実施形態においては、メインＦＥＴ２０は、Ｎチャネルのデプレッション型であって、ゲート−ソース間電圧が０Ｖの場合にオンとなるノーマリオン型の電界効果トランジスタである。

オン用ＦＥＴ２２は、第１スイッチ端子１２およびメインＦＥＴ２０のゲートの間に電気的に接続されたオン用スイッチとして機能する。オン用ＦＥＴ２２は、ソースがメインＦＥＴ２０のソースに接続され、ドレインがメインＦＥＴ２０のゲートに接続される。

オフ用ＦＥＴ２４は、メインＦＥＴ２０のゲートおよびメインＦＥＴ２０をオフとするためのオフ電圧との間に接続されたオフ用スイッチとして機能する。オフ用ＦＥＴ２４は、ソースが制御部３０のオフ電圧端子４０に接続され、ドレインがメインＦＥＴ２０のゲートに接続される。

オン側入力抵抗２６は、一端が制御部３０のオン側端子４２に接続され、他端がオン用ＦＥＴ２２のゲートに接続される。オフ側入力抵抗２８は、一端が制御部３０のオフ側端子４４に接続され、他端がオフ用ＦＥＴ２４のゲートに接続される。

電圧検出部３２は、第２スイッチ端子１４の電圧が基準範囲内か否かを検出する。本実施形態においては、電圧検出部３２は、第２スイッチ端子１４の電圧が基準電圧未満となったか否かを検出する。

電圧検出部３２は、第２スイッチ端子１４および制御部３０の検出端子５２の間に設けられた検出用ＦＥＴ３４を有する。検出用ＦＥＴ３４は、第２スイッチ端子１４の電圧が基準範囲内の場合には第２スイッチ端子１４および制御部３０の検出端子５２の間を切断し、第２スイッチ端子１４の電圧が基準範囲外の場合には第２スイッチ端子１４および制御部３０の検出端子５２の間を導通する検出用スイッチとして機能する。

本実施形態において、検出用ＦＥＴ３４は、Ｎチャネルのデプレッション型の電界効果トランジスタである。検出用ＦＥＴ３４は、ソースが第２スイッチ端子１４に接続され、ドレインが制御部３０の検出端子５２に接続され、ゲートが制御部３０のゲート電圧端子５４に接続される。検出用ＦＥＴ３４は、第２スイッチ端子１４の電圧が予め定められた基準電圧以上の場合（正常動作時）にオフとなる。そして、検出用ＦＥＴ３４は、第２スイッチ端子１４の電圧が予め定められた基準電圧未満の場合（異常動作時）にオンとなる。

制御部３０は、制御端子５０に入力される制御信号の電圧に応じてメインＦＥＴ２０をオンまたはオフに制御する。制御部３０は、メインＦＥＴ２０をオンとする場合に、オン用ＦＥＴ２２をオン、オフ用ＦＥＴ２４をオフとする。また、制御部３０は、メインＦＥＴ２０をオフとする場合に、オン用ＦＥＴ２２をオフ、オフ用ＦＥＴ２４をオンとする。

本実施形態において、制御部３０は、制御端子５０に入力される制御信号として、メインＦＥＴ２０をオンとする場合にロー側（オフ）の電圧を受信し、メインＦＥＴ２０をオフとする場合にハイ側（オン）の電圧を受信する。制御部３０は、駆動装置１００と、反転駆動装置３１０を有する。

駆動装置１００および反転駆動装置３１０は、制御端子５０に入力される制御信号を受信する。駆動装置１００は、オフの制御信号を受信した場合に、オフの制御信号を非反転増幅させた駆動電圧をオフ側制御電圧としてオフ側端子４４から出力する。また、駆動装置１００は、オンの制御信号を受信した場合に、オンの制御信号を非反転増幅させた駆動電圧をオフ側制御電圧としてオフ側端子４４から出力する。

これによって、スイッチ装置１０は、ＦＥＴで形成された駆動装置１００により、オン／オフ制御信号に応じて、制御信号を非反転増幅させてオフ用ＦＥＴ２４のゲートドライブ信号として供給することができる。また、スイッチ装置１０は、ＦＥＴで形成された駆動装置１００により、３Ｖ振幅の制御信号を３倍以上増幅させ、オフ用ＦＥＴ２４にゲートドライブ信号として安定して供給することができる。

反転駆動装置３１０は、オフの制御信号を受信した場合に、オフの制御信号を反転増幅させた駆動電圧をオン側制御電圧として出力する。反転駆動装置３１０は、オンの制御信号を受信した場合に、オンの制御信号を反転増幅させた駆動電圧をオン側制御電圧として出力する。反転駆動装置３１０は、インバータ回路を有してよい。

このように、制御部３０は、オン側端子４２からオン側制御電圧を出力する。オン側端子４２から出力されたオン側制御電圧は、オン側入力抵抗２６を介してオン用ＦＥＴ２２のゲートに印加される。制御部３０は、制御端子５０から入力される制御信号の電圧に応じてオン側制御電圧のレベルを変化させて、オン用ＦＥＴ２２のオン／オフを制御する。

また、制御部３０は、オフ側端子４４からオフ側制御電圧を出力する。オフ側端子４４から出力されたオフ側制御電圧は、オフ側入力抵抗２８を介してオフ用ＦＥＴ２４のゲートに印加される。制御部３０は、制御端子５０から入力される制御信号の電圧に応じてオフ側制御電圧のレベルを変化させて、オフ用ＦＥＴ２４のオン／オフを制御する。

オン用ＦＥＴ２２がオン、オフ用ＦＥＴ２４がオフとなると、メインＦＥＴ２０のゲート−ソース間電圧は、０Ｖとなる。メインＦＥＴ２０は、ゲート−ソース間電圧が０Ｖの場合にオンとなるノーマリオン型である。従って、制御部３０は、オン用ＦＥＴ２２をオンおよびオフ用ＦＥＴ２４をオフとすることにより、メインＦＥＴ２０をオンとすることができる。

また、制御部３０は、オフ電圧端子４０からメインＦＥＴ２０をオフとするオフ電圧を出力する。即ち、制御部３０は、第１スイッチ端子１２に予め定められた範囲の電圧が印加された場合において、メインＦＥＴ２０が完全にオフとすることができるゲート電圧を、オフ電圧としてオフ電圧端子４０から出力する。これにより、オン用ＦＥＴ２２がオフ、オフ用ＦＥＴ２４がオンとなると、メインＦＥＴ２０のゲート−ソース間電圧に、当該メインＦＥＴ２０が完全にオフとなる電位差が印加される。従って、制御部３０は、オン用ＦＥＴ２２をオフおよびオフ用ＦＥＴ２４をオンとすることにより、メインＦＥＴ２０をオフとすることができる。

また、制御部３０は、第２スイッチ端子１４の電圧が基準電圧以上の場合（正常動作時）に検出用ＦＥＴ３４がオフとし、第２スイッチ端子１４の電圧が基準電圧未満の場合（異常動作時）にオンとするような、基準ゲート電圧をゲート電圧端子５４から出力する。これにより、制御部３０は、正常動作時において、第２スイッチ端子１４および当該制御部３０の検出端子５２の間を切断させ、異常動作時において、第２スイッチ端子１４および当該制御部３０の検出端子５２の間を導通させることができる。

そして、制御部３０は、第２スイッチ端子１４の電圧が基準範囲外の場合には（例えば第２スイッチ端子１４の電圧が基準電圧未満の場合には）、メインＦＥＴ２０を強制的にオフとする。即ち、制御部３０は、電圧検出部３２の検出用ＦＥＴ３４がオンの場合（即ち、第２スイッチ端子１４および当該制御部３０の検出端子５２の間が導通した場合）、制御信号の電圧に関わらず強制的にオン用ＦＥＴ２２をオフ且つオフ用ＦＥＴ２４をオンとして、メインＦＥＴ２０をオフとする。

このようなスイッチ装置１０は、メインＦＥＴ２０のゲートとソースとの間をオン用ＦＥＴ２２により導通させてメインＦＥＴ２０をオンとするので、メインＦＥＴ２０のゲートをフローティング状態とすることができる。これにより、スイッチ装置１０によれば、メインＦＥＴ２０のゲートの絶縁性を高めて、ソース−ドレイン間に伝送される信号の通過特性を良くすることができる。

また、このようなスイッチ装置１０は、第２スイッチ端子１４に異常な電圧が発生したことをＡＤコンバータ等により検出せずに、検出用ＦＥＴ３４により検出する。従って、スイッチ装置１０は、第２スイッチ端子１４に異常な電圧が発生した場合に、プロセッサを用いずにメインＦＥＴ２０を強制的にオフすることができる。これにより、スイッチ装置１０によれば、回路規模を小さくすることができる。

図４は、本実施形態に係る試験装置２００の構成を被試験デバイス３００とともに示す。試験装置２００は、被試験デバイス３００を試験する。

試験装置２００は、試験信号発生部２１０と、ドライバ２２０と、コンパレータ２３０と、判定部２４０と、スイッチ装置１０と、スイッチ制御部２５０とを備える。試験信号発生部２１０は、被試験デバイス３００を試験するための試験信号を発生する。

ドライバ２２０は、試験信号発生部２１０から発生された試験信号を被試験デバイス３００へと供給する。コンパレータ２３０は、試験信号が供給されたことに応じて被試験デバイス３００から出力された応答信号の論理値を取得する。判定部２４０は、コンパレータ２３０により取得された論理値と期待値とを比較して、被試験デバイス３００の良否を判定する。

スイッチ装置１０は、試験信号発生部２１０および被試験デバイス３００の間に設けられる。本例において、スイッチ装置１０は、ドライバ２２０と被試験デバイス３００との間に設けられる。スイッチ装置１０は、スイッチ制御部２５０から供給される制御信号の電圧に応じて、試験信号発生部２１０と被試験デバイス３００との間を導通または切断する。スイッチ制御部２５０は、試験信号発生部２１０による試験時においてスイッチ装置１０を導通状態として、試験信号発生部２１０による試験時以外においてスイッチ装置１０を切断状態とする。

これによって、試験装置２００は、小型、長寿命、かつ信頼性の高いＦＥＴで構成され、非反転増幅の駆動装置１００によって駆動されるスイッチ装置１０を用いて試験を実行することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０ スイッチ装置、１２ 第１スイッチ端子、１４ 第２スイッチ端子、２０ メインＦＥＴ、２２ オン用ＦＥＴ、２４ オフ用ＦＥＴ、２６ オン側入力抵抗、２８ オフ側入力抵抗、３０ 制御部、３２ 電圧検出部、３４ 検出用ＦＥＴ、４０ オフ電圧端子、４２ オン側端子、４４ オフ側端子、５０ 制御端子、５２ 検出端子、５４ ゲート電圧端子、１００ 駆動装置、１１０ 第１電圧降下部、１２０ 第１電流源、１３０ 第１スイッチ部、１４０ 補償部、１４２ 第２電圧降下部、１４４ 第２電流源、１４６ 第２スイッチ部、１５０ 第１基準電圧出力部、１６０ 第２基準電圧出力部、１７０ 第３電流源、１８０ 第１電圧調整部、１９０ 第２電圧調整部、２００ 試験装置、２１０ 試験信号発生部、２２０ ドライバ、２３０ コンパレータ、２４０ 判定部、２５０ スイッチ制御部、３００ 被試験デバイス、３１０ 反転駆動装置

Claims (11)

1. 入力端子に入力させる入力電圧に応じた出力電圧を出力端子から出力する駆動装置であって、
   第１基準電圧を出力する第１基準電圧出力部と、
   前記入力端子および前記第１基準電圧出力部の間に位置する第１端子および第２端子の間に設けられ、前記第１端子から前記第２端子へと流れる電流に応じて電圧を降下させる第１電圧降下部と、
   前記第１端子および前記出力端子の間に接続された第１電流源と、
   第２基準電圧を出力する第２基準電圧出力部と、
   前記出力端子および前記第２端子の間に設けられ、前記第２基準電圧出力部と前記第２端子の電圧との差に応じてオンまたはオフとなる第１スイッチ部と、
   前記入力端子および前記第１端子の間に位置する第３端子および第４端子の間に設けられ、前記第１スイッチ部がオンおよびオフの状態における前記第１電圧降下部が降下させる電圧の変化を補償する補償部と、
   を備える
   駆動装置。
2. 前記補償部は、
   前記第３端子から前記第４端子へと流れる電流に応じて電圧を降下させる第２電圧降下部と、
   前記第３端子に一端を接続された第２電流源と、
   前記第２電流源の他端および前記第４端子の間に設けられ、前記第１スイッチ部がオンの場合にはオフとなり、前記第１スイッチ部がオフの場合はオンとなる第２スイッチ部と、
   を有する請求項１に記載の駆動装置。
3. 前記第２スイッチ部は、前記出力端子に接続され、出力電圧に応じてオンまたはオフとなる請求項２に記載の駆動装置。
4. 前記第１電流源および前記第２電流源は、同一の特性を有する請求項２または３に記載の駆動装置。
5. 前記第１電圧降下部および前記第２電圧降下部は、抵抗である請求項２から４のいずれか１項に記載の駆動装置。
6. 前記第１スイッチ部および前記第２スイッチ部は、ＭＩＳ構造のトランジスタである請求項３から５のいずれか１項に記載の駆動装置。
7. 前記第１スイッチ部および前記第２スイッチ部は、ＧａＮ系ＨＥＭＴスイッチである請求項６に記載の駆動装置。
8. 前記第２端子および前記第１基準電圧出力部の間を流れる電流を規定する第３電流源を更に備える請求項１から７のいずれか１項に記載の駆動装置。
9. 第１スイッチ端子および第２スイッチ端子間を電気的に接続または切断するスイッチ装置であって、
   入力端子への入力電圧に応じた駆動電圧を出力端子から出力する請求項１から８のいずれか１項に記載の駆動装置と、
   前記駆動電圧に応じてオンまたはオフとなるメインスイッチと、
   を備える
   スイッチ装置。
10. 前記スイッチ装置は、
    前記第１スイッチ端子および前記メインスイッチのゲートの間に電気的に接続されたオン用スイッチと、
    前記メインスイッチのゲートおよび前記メインスイッチをオフとするためのオフ電圧との間に接続されたオフ用スイッチと、
    前記オン用スイッチに駆動電圧を供給するオン用駆動回路と、
    をさらに備え、
    前記メインスイッチをオンとする場合に、前記オン用駆動回路は前記オン用スイッチをオン、前記駆動装置は前記オフ用スイッチをオフとし、前記メインスイッチをオフとする場合に、前記オン用駆動回路は前記オン用スイッチをオフ、前記駆動装置は前記オフ用スイッチをオフとする請求項９に記載のスイッチ装置。
11. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスを試験するための試験信号を発生する試験信号発生部と、
    前記試験信号発生部および前記被試験デバイスの間に設けられ、前記試験信号発生部および前記被試験デバイスの間を導通または切断する請求項９または１０に記載のスイッチ装置と、
    を備える試験装置。

Images