JP5408983B2 - Multilevel cell data reading method - Google Patents
Multilevel cell data reading method Download PDFInfo
- Publication number
- JP5408983B2 JP5408983B2 JP2008315865A JP2008315865A JP5408983B2 JP 5408983 B2 JP5408983 B2 JP 5408983B2 JP 2008315865 A JP2008315865 A JP 2008315865A JP 2008315865 A JP2008315865 A JP 2008315865A JP 5408983 B2 JP5408983 B2 JP 5408983B2
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- level
- data
- voltage
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Description
本発明は、2ビットデータを読出すことができるマルチレベルセルのデータ読出し方法に関する。 The present invention relates to a data reading method for a multi-level cell capable of reading 2-bit data.
近年、不揮発性半導体記憶装置の集積度をさらに高めるために、マルチレベルセルに対する研究が盛んに行われている。このマルチレベルセルは、特許文献1に開示されるように、複数の閾値電圧の1つを有して、1つのメモリセルで2ビットデータを読出せるものである。 In recent years, research on multi-level cells has been actively conducted in order to further increase the degree of integration of nonvolatile semiconductor memory devices. As disclosed in Patent Document 1, this multi-level cell has one of a plurality of threshold voltages and can read 2-bit data with one memory cell.
図3は、従来のマルチレベルセルの閾値電圧、読出しデータ、およびマルチレベルセルに印加されるデータ読出し電圧の関係を示す図である。この図を参照して、従来のマルチレベルセルのデータ読出し方法を説明すると、マルチレベルセルの閾値電圧としては、低い方から第1閾値電圧Vt1、第2閾値電圧Vt2、第3閾値電圧Vt3、第4閾値電圧Vt4を有する。一方、データ読出し電圧としては、第1閾値電圧Vt1と第2閾値電圧Vt2間のレベルに相当する第1レベルL1と、第2閾値電圧Vt2と第3閾値電圧Vt3間のレベルに相当する第2レベルL2と、第3閾値電圧Vt3と第4閾値電圧Vt4間のレベルに相当する第3レベルL3とを有する。このデータ読出し電圧は、低い方の第1レベルL1から順に階段状にマルチレベルセルに印加される。 FIG. 3 is a diagram illustrating a relationship between a threshold voltage of a conventional multilevel cell, read data, and a data read voltage applied to the multilevel cell. Referring to this figure, a conventional multilevel cell data read method will be described. As threshold voltages of a multilevel cell, a first threshold voltage Vt1, a second threshold voltage Vt2, a third threshold voltage Vt3, A fourth threshold voltage Vt4 is provided. On the other hand, the data read voltage includes a first level L1 corresponding to the level between the first threshold voltage Vt1 and the second threshold voltage Vt2, and a second level corresponding to the level between the second threshold voltage Vt2 and the third threshold voltage Vt3. It has a level L2, and a third level L3 corresponding to the level between the third threshold voltage Vt3 and the fourth threshold voltage Vt4. The data read voltage is applied to the multi-level cell in a stepped manner in order from the lower first level L1.
いま、マルチレベルセルが第1閾値電圧Vt1を有すると、マルチレベルセルは第1レベルL1のデータ読出し電圧が印加されただけで電流が流れ、この状態をデータ“11”が読出された状態とする。次に、マルチレベルセルが第2閾値電圧Vt2を有すると、マルチレベルセルは第1レベルL1のデータ読出し電圧が印加された状態では電流が流れず、第2レベルL2のデータ読出し電圧が印加されると電流が流れるので、この状態をデータ“10”が読出された状態とする。次に、マルチレベルセルが第3閾値電圧Vt3を有すると、マルチレベルセルは第1、第2レベルL1,L2のデータ読出し電圧が印加された状態では電流が流れず、第3レベルL3のデータ読出し電圧が印加されると電流が流れるので、この状態をデータ“00”が読出された状態とする。このとき、マルチレベルセルが第4閾値電圧Vt4を有すると、マルチレベルセルは第3レベルL3のデータ読出し電圧が印加されても電流が流れず、この状態をデータ“01”が読出された状態とする。このようにして、マルチレベルセルは、2ビットデータを読出すことができる。
しかしながら、上記のような従来のデータ読出し方法では、常に3回(第1レベルL1、第2レベルL2、第3レベルL3)のデータ読出し電圧の印加がなされる必要があるため、連続読出しにおける読出し時間が長いという問題点があった。 However, in the conventional data reading method as described above, it is necessary to always apply the data read voltage three times (first level L1, second level L2, and third level L3). There was a problem of long time.
本発明は上記の点に鑑みなされたもので、読出し時間を短縮することができるマルチレベルセルのデータ読出し方法を提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a multilevel cell data reading method capable of shortening the reading time.
本発明のマルチレベルセルのデータ読出し方法は、マルチレベルセルの閾値電圧として第1ないし第4閾値電圧を有し、マルチレベルセルに第2閾値電圧あるいは第3閾値電圧を設定する場合は、該マルチレベルセルを選択するアドレスの一部に第1レベルの情報を記憶させ、マルチレベルセルに第1閾値電圧あるいは第4閾値電圧を設定する場合は、前記アドレスの一部に第2レベルの情報を記憶させ、データの読出し時、前記アドレスの一部に記憶された情報のレベルを判定し、該レベルが第1レベルならば、第2閾値電圧と第3閾値電圧間のレベルに相当する読出し電圧を印加してマルチレベルセルの閾値電圧を判定し、読出しデータを確定し、前記レベルが第2レベルならば、第1閾値電圧と第2閾値電圧間のレベルに相当する読出し電圧、および第3閾値電圧と第4閾値電圧間のレベルに相当する読出し電圧を順に印加してマルチレベルセルの閾値電圧を判定し、読出しデータを確定することを特徴とする。 The multilevel cell data read method of the present invention has first to fourth threshold voltages as threshold voltages of the multilevel cell, and when the second threshold voltage or the third threshold voltage is set in the multilevel cell, When the first level information is stored in a part of the address for selecting the multilevel cell and the first threshold voltage or the fourth threshold voltage is set in the multilevel cell, the second level information is set in the part of the address. When the data is read, the level of the information stored in a part of the address is determined. If the level is the first level, reading corresponding to the level between the second threshold voltage and the third threshold voltage is performed. A voltage is applied to determine the threshold voltage of the multi-level cell, read data is determined, and if the level is the second level, the read corresponding to the level between the first threshold voltage and the second threshold voltage Voltage, and applies a read voltage in order to determine the threshold voltage of the multi-level cell that third corresponding to a level between the threshold voltage and a fourth threshold voltage, and wherein the determining the read data.
上記のような本発明によれば、マルチレベルセル選択アドレスの一部に記憶させた情報を参照しながら、最大2回の電圧印加でマルチレベルセルの閾値電圧を判定してデータを読出すことができる。したがって、読出し時間を短縮することができる。 According to the present invention as described above, data is read by determining the threshold voltage of a multilevel cell by applying voltage up to two times while referring to information stored in a part of the multilevel cell selection address. Can do. Therefore, the reading time can be shortened.
以下、図面を参照して本発明によるマルチレベルセルのデータ読出し方法の実施の形態を詳細に説明する。図1(a),(b)は、本発明の実施の形態を説明するための図で、マルチレベルセルの閾値電圧、読出しデータ、およびマルチレベルセルに印加されるデータ読出し電圧の関係を示す。 Hereinafter, embodiments of a data reading method for a multi-level cell according to the present invention will be described in detail with reference to the drawings. FIGS. 1A and 1B are diagrams for explaining an embodiment of the present invention, and show a relationship between a threshold voltage of a multilevel cell, read data, and a data read voltage applied to the multilevel cell. .
この図に示すように、マルチレベルセルの閾値電圧としては、低い方から第1閾値電圧Vt1、第2閾値電圧Vt2、第3閾値電圧Vt3、第4閾値電圧Vt4を有する。第1閾値電圧Vt1は、データ“11”に対応し、第2閾値電圧Vt2は、データ“10”に対応し、第3閾値電圧Vt3は、データ“00”に対応し、第4閾値電圧Vt4は、データ“01”に対応する。 As shown in this figure, the threshold voltages of the multi-level cell include a first threshold voltage Vt1, a second threshold voltage Vt2, a third threshold voltage Vt3, and a fourth threshold voltage Vt4 from the lowest. The first threshold voltage Vt1 corresponds to the data “11”, the second threshold voltage Vt2 corresponds to the data “10”, the third threshold voltage Vt3 corresponds to the data “00”, and the fourth threshold voltage Vt4. Corresponds to data “01”.
また、データ読出し電圧としては、低い方から第1レベルL1、第2レベルL2、第3レベルL3を有する。第1レベルL1は、第1閾値電圧Vt1と第2閾値電圧Vt2間のレベルに相当し、第2レベルL2は、第2閾値電圧Vt2と第3閾値電圧Vt3間のレベルに相当し、第3レベルL3は、第3閾値電圧Vt3と第4閾値電圧Vt4間のレベルに相当する。 The data read voltage has a first level L1, a second level L2, and a third level L3 from the lowest. The first level L1 corresponds to the level between the first threshold voltage Vt1 and the second threshold voltage Vt2, the second level L2 corresponds to the level between the second threshold voltage Vt2 and the third threshold voltage Vt3, and the third level L2 The level L3 corresponds to a level between the third threshold voltage Vt3 and the fourth threshold voltage Vt4.
本発明の実施の形態では、上記のような閾値電圧の1つを、選択されたマルチレベルセルに設定してデータを書込むとき、マルチレベルセルを選択するアドレスの一部に、設定された閾値電圧に応じて情報を記憶させる。 In the embodiment of the present invention, when one of the threshold voltages as described above is set in the selected multilevel cell and data is written, it is set in a part of the address for selecting the multilevel cell. Information is stored according to the threshold voltage.
マルチレベルセルを選択するアドレスとしては、A0〜A7ビットを有する。A0〜A2ビットはページアドレスの設定に割当てられているから、A3ビットが上記情報の記憶に使用される。いま、マルチレベルセルの閾値電圧として第2閾値電圧Vt2または第3閾値電圧Vt3が設定されると、A3ビットには上記情報として“H”レベルが記憶される。また、マルチレベルセルの閾値電圧として第1閾値電圧Vt1または第4閾値電圧Vt4が設定されると、A3ビットには上記情報として“L”レベルが記憶される。 An address for selecting a multi-level cell has A0 to A7 bits. Since the A0 to A2 bits are assigned to the page address setting, the A3 bit is used for storing the information. If the second threshold voltage Vt2 or the third threshold voltage Vt3 is set as the threshold voltage of the multi-level cell, the “H” level is stored as the information in the A3 bit. When the first threshold voltage Vt1 or the fourth threshold voltage Vt4 is set as the threshold voltage of the multi-level cell, the “L” level is stored as the information in the A3 bit.
したがって、データ読出し動作に移り、読出し用のマルチレベルセルが選択されると、該マルチレベルセルを選択する前記アドレスのA3ビットの内容が判定される。そして、いま、A3ビットの内容が“H”レベルであれば、マルチレベルセルに設定された閾値電圧は第2閾値電圧Vt2または第3閾値電圧Vt3であるから、図1(a)に示すように、第2閾値電圧Vt2と第3閾値電圧Vt3間のレベルに相当する第2レベルL2のデータ読出し電圧がマルチレベルセルに印加されて、マルチレベルセルの閾値電圧が判定される。すなわち、マルチレベルセルの閾値電圧が第2閾値電圧Vt2に設定されていて、第2レベルL2のデータ読出し電圧でマルチレベルセルに電流が流れれば、マルチレベルセルの閾値電圧は第2閾値電圧Vt2と判定され、読出しデータは“10”と確定される。また、マルチレベルセルの閾値電圧が第3閾値電圧Vt3に設定されていて、第2レベルL2のデータ読出し電圧が印加されてもマルチレベルセルに電流が流れなければ、マルチレベルセルの閾値電圧は第3閾値電圧Vt3と判定され、読出しデータは“00”と確定される。 Therefore, when the data read operation is started and a multilevel cell for reading is selected, the content of the A3 bit of the address for selecting the multilevel cell is determined. If the content of the A3 bit is “H” level, the threshold voltage set in the multi-level cell is the second threshold voltage Vt2 or the third threshold voltage Vt3, as shown in FIG. In addition, the data read voltage of the second level L2 corresponding to the level between the second threshold voltage Vt2 and the third threshold voltage Vt3 is applied to the multilevel cell, and the threshold voltage of the multilevel cell is determined. That is, if the threshold voltage of the multilevel cell is set to the second threshold voltage Vt2, and the current flows through the multilevel cell with the data read voltage of the second level L2, the threshold voltage of the multilevel cell is the second threshold voltage. Vt2 is determined, and the read data is determined to be “10”. Further, if the threshold voltage of the multi-level cell is set to the third threshold voltage Vt3 and no current flows through the multi-level cell even when the data read voltage of the second level L2 is applied, the threshold voltage of the multi-level cell is The third threshold voltage Vt3 is determined, and the read data is determined to be “00”.
また、前記A3ビットの内容判定で、A3ビットの内容が“L”レベルであれば、マルチレベルセルに設定された閾値電圧は第1閾値電圧Vt1または第4閾値電圧Vt4であるから、図1(b)に示すように、第1レベルL1のデータ読出し電圧(第1閾値電圧Vt1と第2閾値電圧Vt2間のレベルに相当する)と第3レベルL3のデータ読出し電圧(第3閾値電圧Vt3と第4閾値電圧Vt4間のレベルに相当する)が順に階段状にマルチレベルセルに印加されて、マルチレベルセルの閾値電圧が判定される。すなわち、マルチレベルセルの閾値電圧が第1閾値電圧Vt1に設定されていて、前記第1レベルL1のデータ読出し電圧が印加されたときにマルチレベルセルに電流が流れれば、マルチレベルセルの閾値電圧は第1閾値電圧Vt1と判定され、読出しデータは“11”と確定される。また、マルチレベルセルの閾値電圧が第4閾値電圧Vt4に設定されていて、前記第3レベルL3のデータ読出し電圧が印加されても電流が流れなければ、マルチレベルセルの閾値電圧は第4閾値電圧Vt4と判定され、読出しデータは“01”と確定される。 If the content of the A3 bit is “L” level in the content determination of the A3 bit, the threshold voltage set in the multi-level cell is the first threshold voltage Vt1 or the fourth threshold voltage Vt4. As shown in (b), the data read voltage at the first level L1 (corresponding to the level between the first threshold voltage Vt1 and the second threshold voltage Vt2) and the data read voltage at the third level L3 (third threshold voltage Vt3). And the fourth threshold voltage Vt4) are sequentially applied to the multilevel cell in a stepped manner, and the threshold voltage of the multilevel cell is determined. That is, if the threshold voltage of the multilevel cell is set to the first threshold voltage Vt1, and a current flows through the multilevel cell when the data read voltage of the first level L1 is applied, the threshold of the multilevel cell The voltage is determined to be the first threshold voltage Vt1, and the read data is determined to be “11”. If the threshold voltage of the multi-level cell is set to the fourth threshold voltage Vt4 and no current flows even when the data read voltage of the third level L3 is applied, the threshold voltage of the multi-level cell is the fourth threshold voltage. The voltage is determined to be Vt4, and the read data is determined to be “01”.
このように、上記の方法によれば、セル選択アドレスの一部に記憶させた情報を参照しながら、図1(b)の最大2回の電圧印加でマルチレベルセルの閾値電圧を判定してデータを読出すことができる。したがって、読出し時間を短縮することができる。また、上記の方法によれば、A3ビットの内容が“L”レベルで、第1閾値電圧Vt1と第4閾値電圧Vt4の判定を行うとき、第2閾値電圧Vt2と第3閾値電圧Vt3の判定は行われないから、第2閾値電圧Vt2と第3閾値電圧Vt3の分布が広がり、第2閾値電圧Vt2と第3閾値電圧Vt3間の間隔が狭まったとしても、正確な閾値電圧の判定を行うことができる。さらに、A3ビットの内容が“H”レベルで、第2閾値電圧Vt2と第3閾値電圧Vt3の判定を行うときは、第2レベルL2の1回のみのデータ読出し電圧の印加であるから、時間をかけて正確なレベルにデータ読出し電圧を設定することができるので、第2閾値電圧Vt2と第3閾値電圧Vt3の分布が広がり、第2閾値電圧Vt2と第3閾値電圧Vt3間の間隔が狭まったとしても、やはり正確な閾値電圧の判定を行うことができる。 As described above, according to the above method, the threshold voltage of the multilevel cell is determined by applying the voltage twice at the maximum in FIG. 1B while referring to the information stored in a part of the cell selection address. Data can be read. Therefore, the reading time can be shortened. Further, according to the above method, when the first threshold voltage Vt1 and the fourth threshold voltage Vt4 are determined when the content of the A3 bit is “L” level, the determination of the second threshold voltage Vt2 and the third threshold voltage Vt3 is performed. Therefore, even when the distribution of the second threshold voltage Vt2 and the third threshold voltage Vt3 is widened and the interval between the second threshold voltage Vt2 and the third threshold voltage Vt3 is narrowed, the threshold voltage is accurately determined. be able to. Furthermore, when the content of the A3 bit is “H” level and the determination of the second threshold voltage Vt2 and the third threshold voltage Vt3 is performed, since the data read voltage is applied only once at the second level L2, time Since the data read voltage can be set to an accurate level over time, the distribution of the second threshold voltage Vt2 and the third threshold voltage Vt3 is widened, and the interval between the second threshold voltage Vt2 and the third threshold voltage Vt3 is narrowed. Even so, it is possible to accurately determine the threshold voltage.
図2は、上記のようなデータ読出し方法を実現する回路を示す構成図である。この図において、11はコア部で、マルチレベルセルを有するメモリセルアレイ12と、ロウデコーダ13と、カラムデコーダ14と、センスアンプ15とで構成される。また、16はアドレスデコーダ、17は読出し電圧発生回路であり、アドレスデコーダ16にはアドレスA0〜A7が入力される。このアドレスデコーダ16と前記ロウデコーダ13およびカラムデコーダ14とにより、メモリセルアレイ12の読出し用のマルチレベルセルが選択される。また、アドレスデコーダ16は、アドレスA0〜A7のうちA3ビットの内容をデコードして読出し電圧発生回路17に出力する。したがって、読出し電圧発生回路17は、入力されたA3ビットの内容に従って、第2レベルL2のデータ読出し電圧のみを、あるいは第1レベルL1と第3レベルL3の階段状のデータ読出し電圧を発生させて、メモリセルアレイ12の選択されたマルチレベルセルにデータ読出し電圧として供給する。したがって、上記実施の形態のようなデータ読出し動作が実行される。
FIG. 2 is a block diagram showing a circuit for realizing the data reading method as described above. In this figure,
Vt1 第1閾値電圧
Vt2 第2閾値電圧
Vt3 第3閾値電圧
Vt4 第4閾値電圧
L1 データ読出し電圧の第1レベル
L2 データ読出し電圧の第2レベル
L3 データ読出し電圧の第3レベル
Vt1 first threshold voltage Vt2 second threshold voltage Vt3 third threshold voltage Vt4 fourth threshold voltage L1 first level of data read voltage L2 second level of data read voltage L3 third level of data read voltage
Claims (1)
前記第1ないし第4閾値電圧は、低い方から第1閾値電圧、第2閾値電圧、第3閾値電圧、第4閾値電圧を有し、前記第1閾値電圧は、データ“11”に対応し、前記第2閾値電圧は、データ“10”に対応し、前記第3閾値電圧は、データ“00”に対応し、前記第4閾値電圧は、データ“01”に対応し、
前記マルチレベルセルに前記第2閾値電圧あるいは前記第3閾値電圧を設定する場合は、該マルチレベルセルを選択するアドレスの一部に第1レベルの情報を記憶させ、
前記マルチレベルセルに前記第1閾値電圧あるいは前記第4閾値電圧を設定する場合は、前記アドレスの一部に第2レベルの情報を記憶させ、
データの読出し時、前記アドレスの一部に記憶された情報のレベルを判定し、該レベルが前記第1レベルならば、前記第2閾値電圧と前記第3閾値電圧間のレベルに相当する読出し電圧を印加して前記マルチレベルセルの閾値電圧を判定し、読出しデータを確定し、
前記レベルが前記第2レベルならば、前記第1閾値電圧と第2閾値電圧間のレベルに相当する読出し電圧、および前記第3閾値電圧と前記第4閾値電圧間のレベルに相当する読出し電圧を順に印加して前記マルチレベルセルの閾値電圧を判定し、読出しデータを確定する
ことを特徴とするマルチレベルセルのデータ読出し方法。 Having first to fourth threshold voltages as threshold voltages of the multi-level cell;
The first to fourth threshold voltages have a first threshold voltage, a second threshold voltage, a third threshold voltage, and a fourth threshold voltage from the lowest, and the first threshold voltage corresponds to data “11”. The second threshold voltage corresponds to data “10”, the third threshold voltage corresponds to data “00”, and the fourth threshold voltage corresponds to data “01”.
Wherein when setting the multi-level cell to the second threshold voltage or said third threshold voltage, stores the first level of information on a part of the address that selects the multi-level cell,
Wherein when setting the multi the level cell first threshold voltage or said fourth threshold voltage, stores the second level of information on a part of the address,
When reading data, the level of information stored in a part of the address is determined, and if the level is the first level, the read voltage corresponding to the level between the second threshold voltage and the third threshold voltage To determine the threshold voltage of the multi-level cell, determine the read data,
If the level is the second level, the first threshold voltage and a read voltage corresponding to a level between the second threshold voltage, and a read voltage corresponding third threshold voltage level between said fourth threshold voltage It is applied in order to determine the threshold voltage of the multi-level cell, the data reading method of a multi-level cell, which comprises determining the read data.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008315865A JP5408983B2 (en) | 2008-12-11 | 2008-12-11 | Multilevel cell data reading method |
KR1020090084029A KR101554726B1 (en) | 2008-12-11 | 2009-09-07 | Nonvoltaile memory device and method of operating the same |
US12/654,063 US8184480B2 (en) | 2008-12-11 | 2009-12-09 | Multi-level nonvolatile memory device with reduced number of read voltages based on a cell address and method for operating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008315865A JP5408983B2 (en) | 2008-12-11 | 2008-12-11 | Multilevel cell data reading method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010140555A JP2010140555A (en) | 2010-06-24 |
JP5408983B2 true JP5408983B2 (en) | 2014-02-05 |
Family
ID=42350572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008315865A Active JP5408983B2 (en) | 2008-12-11 | 2008-12-11 | Multilevel cell data reading method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5408983B2 (en) |
KR (1) | KR101554726B1 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1092186A (en) * | 1996-09-12 | 1998-04-10 | Hitachi Ltd | Semiconductor memory |
JP2001093288A (en) * | 1999-09-20 | 2001-04-06 | Toshiba Corp | Non-volatile semiconductor memory |
JP2007157234A (en) * | 2005-12-05 | 2007-06-21 | Matsushita Electric Ind Co Ltd | Memory system |
-
2008
- 2008-12-11 JP JP2008315865A patent/JP5408983B2/en active Active
-
2009
- 2009-09-07 KR KR1020090084029A patent/KR101554726B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101554726B1 (en) | 2015-10-06 |
JP2010140555A (en) | 2010-06-24 |
KR20100067600A (en) | 2010-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8068368B2 (en) | Method of performing read operation in flash memory device | |
JP5404685B2 (en) | Nonvolatile semiconductor memory device | |
US7826277B2 (en) | Non-volatile memory device and method of operating the same | |
US7782667B2 (en) | Method of operating a flash memory device | |
JP2011197957A (en) | Apparatus and method for decoding error correction code | |
KR20210020964A (en) | Accelerated soft read for multi-level cell nonvolatile memories | |
JP2009016021A (en) | Nand type flash memory | |
JP2008108297A (en) | Nonvolatile semiconductor memory device | |
JP2012018744A (en) | Operation method of semiconductor memory element | |
JP4270898B2 (en) | Nonvolatile semiconductor memory device | |
US11043249B2 (en) | Memory devices with improved refreshing operation | |
KR20140113100A (en) | Non-volatile memory device and data management method thererof | |
US20090285020A1 (en) | Method of programming a multi level cell in a non-volatile memory device | |
JP2009158082A (en) | Method for writing data into memory and method for reading data | |
KR100948468B1 (en) | The method for flag satus deterimining of non volatile memory device | |
KR20090098439A (en) | Non volatile memory device | |
JP2009134799A (en) | Memory system | |
JP5408983B2 (en) | Multilevel cell data reading method | |
JP5039168B2 (en) | Semiconductor memory device | |
JP2007157234A (en) | Memory system | |
KR20100022229A (en) | Non volatile memory device and method of operating the same | |
JP2007035179A (en) | Nonvolatile semiconductor storage device | |
JP2006155840A (en) | Semiconductor memory device, method for operating the same, and method for testing the same | |
KR101044015B1 (en) | Operating Method of Nonvolatile Memory Device | |
JP2012094211A (en) | Nonvolatile semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5408983 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |