[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5408852B2 - パターン測定装置 - Google Patents

パターン測定装置 Download PDF

Info

Publication number
JP5408852B2
JP5408852B2 JP2007207344A JP2007207344A JP5408852B2 JP 5408852 B2 JP5408852 B2 JP 5408852B2 JP 2007207344 A JP2007207344 A JP 2007207344A JP 2007207344 A JP2007207344 A JP 2007207344A JP 5408852 B2 JP5408852 B2 JP 5408852B2
Authority
JP
Japan
Prior art keywords
pattern
design data
image
fov
contour
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007207344A
Other languages
English (en)
Other versions
JP2009043937A (ja
Inventor
良一 松岡
明洋 鬼澤
明之 杉山
秀俊 諸熊
康隆 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2007207344A priority Critical patent/JP5408852B2/ja
Priority to US12/188,791 priority patent/US7732792B2/en
Publication of JP2009043937A publication Critical patent/JP2009043937A/ja
Priority to US12/763,710 priority patent/US8445871B2/en
Application granted granted Critical
Publication of JP5408852B2 publication Critical patent/JP5408852B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/22—Optical, image processing or photographic arrangements associated with the tube
    • H01J37/222—Image processing arrangements associated with the tube
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/22—Treatment of data
    • H01J2237/221—Image processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24592—Inspection and quality control of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Theoretical Computer Science (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体デバイス等の設計データと走査電子顕微鏡によって得られる画像に基づいて、パターンの測定，検査を行う装置に係り、特に、電子顕微鏡画像内の線分に識別情報を持たせ、パターンを形成する線分を識別情報に基づいて管理するパターン測定装置に関する。
昨今、半導体デバイスの設計データが、走査電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）による半導体デバイスの測定等に用いられるようになってきた。特許文献１には、設計データに基づく線分と、走査電子顕微鏡によって得られるパターンの輪郭線との間で、パターンマッチングを行い、当該パターンマッチングによって特定されたパターンの測定を行う例が説明されている。
更に、特許文献２には、電子顕微鏡画像上のマスクパターンのパターンエッジを、ＧＤＳIIなどの標準フォーマットを用いて、データベースに記憶させることが説明されている。
特許文献３には、複数の視野を繋ぎ合わせて、極低倍像を形成する技術が開示されている。
特開２００６−６６４７８号公報 特開２０００−１７７９６１号公報（対応米国特許USP6,768,958） 特開平７−１３０３１９号公報（対応米国特許USP5,523,567）
ＳＥＭ画像そのものは、二次元的な輝度情報でしかないので、ＳＥＭ画像上に表現されたエッジは、それ自身が何を示すかの情報を持たない。よって、測定目的のパターンを特定する場合等には、引用文献１に説明されているようなパターンマッチングによる位置特定を行う必要がある。
一方、昨今の半導体デバイスの微細化に伴い、更なる高倍率像に基づく測定が求められるようになってきた。例えば、ＯＰＣ（Optical Proximity Correction）パターンによるパターン補正の程度を把握するためには、ＯＰＣパターンの影響を受けて変形するであろうパターンの一部を測定する必要がある。このような個所を評価するに必要な高い倍率で測定を行うと、視野の内部に、そのパターンの全体、或いは少なくともパターンの形状を特定するに必要な範囲を収めることが困難になるという問題がある。
高い倍率で画像を取得すると、反面、狭い視野でしか画像を取得できないことになるので、高分解能化のための高倍率観察と、広い領域の観察を両立することは困難であった。特許文献２の説明でも、このような相反する問題を同時に解決し得る提案はなされていない。更に、特許文献３に記載の技術によれば、極低倍像を形成するために、却って走査線を間引くような処理が行われており、高分解能化のための高倍率観察という趣旨には不向きである。
本発明の主たる目的の１つは、高倍率での測定と、広い領域での測定の両立を実現することにあり、他の目的として、ＳＥＭ画像に基づくエッジ情報であったとしても、設計データと同等の管理を実現し得るパターン測定装置の提供にある。
上記目的を達成するための一態様として、ＳＥＭによって得られる画像内におけるパターンを構成する各片に、他の片と区別するための識別情報を付加し、所定の記憶形式にて記憶するパターン測定装置を提案する。
上記構成によれば、本来固有の識別情報を持たないＳＥＭ画像上の各片に、識別情報を付加することになるので、当該識別情報に基づくＳＥＭ画像の管理が可能となる。一例を挙げれば、複数の視野の画像を繋ぎ合わせて、合成画像を形成するような場合、その形成の際に、視野間で共通する識別情報をもった片同士を繋ぐようにして、視野間の繋ぎ合わせを行えば良いので、繋ぎ合わせ画像を形成する際に、視野間でのずれのない高精度な位置合せに基づく繋ぎ合わせが可能となる。発明を実施するための最良の形態の欄にて、本発明のより具体的な構成や効果について説明する。
以下、電子顕微鏡によって形成されるＳＥＭ（Scanning Electron Microscope）画像のエッジ部分と設計データ間の突合せ（比較）を行うことにより、パターンの各片を形成するＳＥＭエッジに識別情報を付加する例について説明する。図１では、電子顕微鏡によって形成されたＳＥＭ画像から、ＳＥＭエッジを抽出し、ＳＥＭエッジの各線分について、設計情報との突合せを行っている。設計情報には、パターンに関する種々の情報が含まれているが、本例では、この情報の中から、特にパターンを構成する各線分固有の情報を抽出し、各片の識別情報として適用する。図２は、ＳＥＭエッジに識別情報を付加する例を説明する図である。各パターンの各線分に関する識別情報が、もとの設計データに記憶されている場合には、その情報を用いれば良いが、そうでない場合には、所定のルールに従って、各線分に対する識別情報を割り当てることも可能である。図２はそのような例を説明する図である。
図２は、所定のアルゴリズムに従って、各片のＳＥＭエッジに識別情報を付加した例の説明図である。図２は、設計データ２０１と、ＳＥＭエッジに基づく線分２０２間のマッチングを行った後、線分の視野内での位置情報（Top, Left, Bottom, Right）と、最も左側に存在する線分から、反時計まわりに順番に番号を割り当てていくというアルゴリズムに基づいて、各線分固有の識別情報を自動的に割り当てる例を説明する図である。なお、線分２０２はＳＥＭエッジを輪郭線化（contour化）したものである。輪郭線化の概要については後述する。
更に線分２０２を構成する各片が、設計データ２０１のいずれの線分に関連するかを判定するために、設計データ２０１の各片に割り当てられた複数の測定点２０３から、最も近い線分２０２の位置を求めている。当該測定点２０３が属する設計データ２０１の線分の識別情報に基づいて、線分２０２の各線分に識別情報が付加される。また、線分２０２の各線分間の境界は、例えば図３に図示するように、設計データ２０１の頂角を２分するように直線を引き、線分２０２が２分された領域のどちらに属するかによって、線分の境界を決定するようにしても良い。
以上の説明のように、設計データに基づいて、ＳＥＭエッジの線分に対し、識別情報を付加することによって、各線分を用いた検査や測定を容易に実現することができる。以下の説明では、その具体例を図面を用いて詳細に説明する。無論、上記の線分２０２に対する識別情報付加手法は一例に過ぎず、発明の趣旨を逸脱しない範囲で、種々の変形が可能であることは言うまでもない。
なお、本例では輪郭線化されたＳＥＭエッジに、識別情報を付加する処理を行っているが、輪郭線化の技術としては以下のようなものがある。
図４は、ＳＥＭ画像上のパターンのホワイトバンド４０１と、当該ホワイトバンド４０１の輝度プロファイルピーク位置の対応関係を説明する図である。図４ではパターンの先端部の右半分が、ＳＥＭ画像上に表示されている。本例では、ホワイトバンド４０１を含むように、輝度信号抽出領域４０２を設定し、パターンエッジに交差する方向に輝度分布を求め、輝度分布のピーク位置４０３、或いは所定の輝度を持つ個所間を繋げるようにして、ＳＥＭエッジの輪郭線化を実行する。ＳＥＭ画像上のホワイトバンド４０１は、図４に示すように、幅を持った画像情報であり、凸形状の輝度分布を持つ。本例では、設計データ２０１との比較を行うべく、ホワイトバンドを設計データと同じ線分情報化する。なお、ホワイトバンドとは、勾配や突起のあるパターンに発生するＳＥＭに代表される荷電粒子線装置特有の画像情報であり、図４に示すようにＳＥＭ画像上に白く写し出される。
なお、本例で説明する輪郭線化の手法はあくまでも一例に過ぎず、ホワイトバンド、或いはＳＥＭエッジを細線化可能であって、ホワイトバンド等の状況を精度良くトレースできる技術であれば、種々の手法の適用が可能である。
以上のようにして、識別情報が付加された線分情報は、例えばＧＤＳIIなどの標準フォーマットで、記憶媒体に記憶される。本例では、ＧＤＳIIは、もとの半導体デバイスの設計データに用いられるフォーマットとしても用いられる。このように、もとの設計データと同じフォーマットでＳＥＭエッジ情報を登録することによって、設計データと同等の取り扱いが可能となる。この点については後述する。
以下、より具体的な実用例について、図面を用いて説明する。図５はＳＥＭ画像を取得するための走査電子顕微鏡の概要を説明する図である。
以下に、図５を用いて走査形電子顕微鏡（以下、Scanning Electron Microscope：ＳＥＭと呼ぶ場合がある）の概略を説明する。陰極１と第一陽極２の間には、制御プロセッサ３０で制御される高圧制御電源２０により電圧が印加され、所定のエミッション電流で一次電子線４が陰極１から引き出される。陰極１と第二陽極３の間には、制御プロセッサ３０で制御される高圧制御電源２０により加速電圧が印加され、陰極１から放出された一次電子線４が加速されて後段のレンズ系に進行する。
一次電子線４は、制御プロセッサ３０で制御されるレンズ制御電源２１により電流制御された収束レンズ５で収束され、絞り板８で一次電子線４の不要な領域が除去された後に、制御プロセッサ３０で制御されるレンズ制御電源２２により電流制御された収束レンズ６、および制御プロセッサ３０で制御される対物レンズ制御電源２３により電流制御された対物レンズ７により試料１０に微小スポットとして収束される。対物レンズ７は、インレンズ方式，アウトレンズ方式、およびシュノーケル方式（セミインレンズ方式）など、種々の形態をとることができる。また、試料１０に負の電圧を印加して一次電子線を減速させるリターディング方式も可能である。さらに、各々のレンズは、制御された電圧を印加した複数の電極で構成される静電型レンズで構成してもよい。
一次電子線４は、制御プロセッサ３０で制御される走査コイル制御電源２４により電流制御される走査コイル９で試料１０上を二次元的に走査される。一次電子線の照射で試料１０から発生した二次電子等の二次信号１２は、対物レンズ７の上部に進行した後、二次信号分離用の直交電磁界発生装置１１により、一次電子と分離されて二次信号検出器１３に検出される。二次信号検出器１３で検出された信号は、信号増幅器１４で増幅された後、画像メモリ２５に転送されて画像表示装置２６に試料像として表示される。走査コイル９と同じ位置に制御プロセッサ３０で制御される対物レンズ用アライナー制御電源２７により電流制御される２段の偏向コイル（対物レンズ用アライナー）１６が配置されており、対物レンズ７に対する一次電子線４の通過位置を二次元的に制御できる。ステージ１５は、少なくとも一次電子線と垂直な面内の２方向（Ｘ方向，Ｙ方向）に試料１０を移動することができ、それによって試料１０上の一次電子線４の走査領域を変更することができる。
ポインティング装置３１は、画像表示装置２６に表示された試料像の位置を指定してその情報を得ることができる。入力装置３２からは、画像の取り込み条件（走査速度，画像積算枚数）や視野補正方式などの指定、および画像の出力や保存などを指定することができる。
なお、画像メモリのメモリ位置に対応したアドレス信号が、制御プロセッサ３０内、或いは別に設置された制御コンピューター内で生成され、アナログ変換された後に、走査コイル制御電源２４に供給される。Ｘ方向のアドレス信号は、例えば画像メモリが５１２×５１２画素（pixel）の場合、０から５１２を繰り返すデジタル信号であり、Ｙ方向のアドレス信号は、Ｘ方向のアドレス信号が０から５１２に到達したときにプラス１される０から５１２の繰り返しのデジタル信号である。これがアナログ信号に変換される。
画像メモリ２５のアドレスと電子線を走査するための偏向信号のアドレスが対応しているので、画像メモリには走査コイル９による電子線の偏向領域の二次元像が記録される。なお、画像メモリ２５内の信号は、読み出しクロックで同期された読み出しアドレス生成回路で時系列に順次読み出すことができる。アドレスに対応して読み出された信号はアナログ変換され、画像表示装置２６の輝度変調信号となる。
また本例で説明する装置は、検出された二次電子或いは反射電子等に基づいて、ラインプロファイルを形成する機能を備えている。ラインプロファイルは一次電子線４を試料１０上を一次元、或いは二次元走査したときの電子検出量、或いは試料像の輝度情報等に基づいて形成されるものであり、得られたラインプロファイルは、例えば半導体ウェハ上に形成されたパターンの寸法測定等に用いられる。
なお、図５の説明は制御プロセッサ３０が走査電子顕微鏡と一体、或いはそれに準ずるものとして説明したが、無論それに限られることはなく、走査電子顕微鏡鏡体とは別に設けられたプロセッサで以上に説明するような処理を行っても良い。その際には二次信号検出器１３で検出される検出信号を画像として制御プロセッサ３０に伝達したり、制御プロセッサ３０から走査電子顕微鏡の対物レンズ制御電源２３や走査コイル制御電源２４等に信号を伝達する伝達媒体と、当該伝達媒体経由で伝達される信号を入出力する入出力端子が必要となる。
更に、本例装置は、例えば半導体ウェハ上の複数点を観察する際の条件（測定個所，走査電子顕微鏡の光学条件等）を予めレシピとして記憶しておき、そのレシピの内容に従って、測定や観察を行う機能を備えている。
また、以下に説明する処理を行うプログラムを記憶媒体に登録しておき、走査電子顕微鏡等に必要な信号を供給するプロセッサで、当該プログラムを実行するようにしても良い。即ち、以下に説明する例は画像を取得可能な走査電子顕微鏡等の荷電粒子線装置に採用可能なプログラム、或いはプログラムプロダクトとしての説明でもある。
更に、制御プロセッサ３０には、ＧＤＳフォーマットやＯＡＳＩＳフォーマットなどで表現された半導体デバイスの回路パターン設計データを記憶し、ＳＥＭの制御に必要なデータに変換するデザインデータ管理部３３を接続しても良い。当該デザインデータ管理部３３は、入力されたデザインデータに基づいて、上記ＳＥＭを制御するレシピを作成する機能を備えている。また、制御プロセッサ３０から伝達される信号に基づいて、デザインデータを加工する機能をも備えている。また、以下に説明する処理を当該デザインデータ管理部３３内に設けられたプロセッサで行っても良い。更に、制御プロセッサ３０に代わってデザインデータ管理部３３内に設けられたプロセッサによって、走査電子顕微鏡を制御するようにしても良い。
なお、本例の説明ではデザインデータ管理部３３が、制御プロセッサ３０と別体のものとして説明するが、これに限られることはなく、例えばデザインデータ管理部３３が制御
プロセッサ３０と一体であっても良い。
本例においては試料１０として、半導体製品を製造する工程の中にあるウェハとした。リソグラフィー工程によりウェハ上に形成されたレジストパターンを用いた。その比較対象として、そのパターンのもととなる半導体デバイスの回路パターンの設計データ（デザインデータ）を用いた。
ここで用いる半導体デバイスの回路パターンの設計データとは、最終的に半導体デバイスの回路をウェハ上に形成する際の理想的なパターン形状を示す。なお、以下の説明は、検査対象を半導体ウェハとしたが、設計データと評価したい対象が対をなしていればこれに限ることはない。例えば、半導体パターンをウェハ上に露光する際に使用するガラス基板上に形成されたマスクパターンや、液晶パネルのようなガラス基板上に形成されたパターンに対しても以下の説明は有効である。また、回路パターンの設計データは、回路パターンの設計データを表示するソフトウェアがそのフォーマット形式を表示でき図形データとして取り扱うことができれば、その種類は問わない。
図６は、図５にて説明したデザインデータ管理部３３、或いは制御プロセッサ３０において、ＳＥＭ画像の取得から、得られたＳＥＭ画像に基づいて形成される所定フォーマット化された輪郭線（contour）情報を用いてパターンの検証を行うまでの大よその処理の流れを説明する図である（本例では、所定のフォーマットとしてＧＤＳフォーマットを採用した）。
また、デザインデータ管理部３３、或いは制御プロセッサ３０（双方を含む文言として単に制御部と称することもある）では、パターン形状の輪郭化によって、当該パターンを含む周辺パターンの形状異状や欠陥形状を抽出することも可能であり、また、この輪郭線をパターン設計データの形式として生成することで各種の設計手法で用いられている評価・検証技術を使用する事ができる為、半導体製造工程における高精度な歩留まり管理と向上を図ることを可能にした。
更に、パターン形状の輪郭線を、階層構造を持った設計データで表することにより、当該回路の設計データの構造と対応関係を持って表現する事ができるため、当該輪郭線の検証結果の良否を直接、設計データに反映し確認、予測及び修正することができ、より迅速な設計不具合に対応することができ、歩留まり向上に寄与することができる。
設計データを基にしたレシピ生成システムと設計データに基づく画像取得方式とに密に連携することにより、製造の元となった設計データと関連付けながらの輪郭線化を行うことにより、精度の高い形状再現や欠陥形状の抽出が可能となる。尚、以下の説明では、シリコンの転写パターンに限らず、半導体マスクパターンの適用についても、言及する。
以下に、図６に説明する各構成要素の具体的な機能について、説明する。
（１）レシピ生成部の概要
レシピ生成部では、半導体パターン製造の為のパターン設計データに対応した測定座標と設計データを入力し、計測の為のレシピを自動的に生成する。この測定点には、リソグラフィや加工の際の危険点や回路性能的な要因の危険点（素子特性，配線遅延，ビア）また、ＣＡＡ／ＤＲＣ…等の座標が含まれる。これらを入力し、撮像（走査電子顕微鏡による走査）の為のレシピを作成する。即ち、測定対象の位置及び撮像倍率及び測定視野出しのためのアライメントパターン位置（ＡＰ）やオートフォーカス位置（ＡＦ）を自動的に生成する。
レシピ生成部では、設計データを検査の基準として用いることで、設計データを基準とした測定位置と視野範囲の確定とその形状を基準とした対象データの撮像を正確性の向上を実現している。
以下に、測定，検査対象のための画像からその形状を正確に表す輪郭形状を抽出するのに好適なレシピ生成技術を説明する。
以下に、測定検査のための撮像視野位置の最適化と、その撮像条件の最適化技術について、詳述する。
・撮像視野位置の最適化技術について（測定点に基づくパノラマ画像取得）
検査対象パターンを輪郭線化し形状評価を行う場合、以下のような各測定点のＦＯＶ（Field Of View）を組み合わせたパノラマ合成の輪郭線を生成することによって、それぞれのＦＯＶの輪郭線はサブナノｍ単位での精度を保ちつつ、広い範囲の検査対象の輪郭線を作成する事ができる。
また、輪郭線生成処理はＦＯＶ毎に画像処理を行う為、並列処理計算が可能となり、処理の高速化を実現できる。
これらのレシピ作成においては撮像結果の画像に対して輪郭線を抽出する際に、各視野毎の境界での接続を考慮し、ある程度のオーバーラップ量を加味したＦＯＶの設定を行う事が必要である。これにより各視野毎の輪郭線の接続において精度の高い接続部を実現する事ができる。以下に図面を用いて詳細に説明する。
（１−１）複数のＦＯＶに跨るパターンを測定する場合
昨今の半導体デバイスの微細化に伴い、測定装置に求められる測長精度や再現性に対する要求もより厳しいものになっている。微細化するパターンに対してＦＯＶを小さくする（倍率を高くする）ことによって、より微細な情報を取得する必要があるが、その一方で、ＦＯＶを小さくすると、測定対象パターンが１つのＦＯＶに収まりきらなくなる場合がある。
また、パターンの出来具合を評価する場合、１のパターンだけではなく、そのパターンに近接する他のパターンとの関係を評価する必要がある場合がある。具体的には、近接して複数のパターンが形成されている場合、近接補正効果によるパターンの変形を評価する場合がある。
以上のような課題に鑑み、本例では、複数のＦＯＶを合成して大ＦＯＶとすることによって、ＦＯＶからはみ出すような大きなパターンの表示が可能な画像、或いは複数のパターン間の相対的な関係を正確に特定可能な画像を形成するためのレシピの生成技術について、紹介する。
具体的には、所望の設計パターンのサイズを元に測定，検査対象の領域（近隣パターンを含む評価を行う場合には、対象パターンと近隣パターンを含む領域）の決定を行い、決定された大領域について、検査対象画像が高精度に撮像可能な小さな複数の視野領域を算出し、この小さな視野領域（ＦＯＶ）を組み合わせることによって、大きな領域の画像を形成することができる。
なお、ＦＯＶ間での接続性を考慮して、本例では図７に示すようにＦＯＶ７０１同士が、重なるようにその大きさを決定する。重なり部分７０２では、同等の形状が表現されているため、例えば、その形状間のパターンマッチングによって、正確な位置合せを行うことも可能である。更に、本例では、ＳＥＭエッジについて、輪郭線化を行い、その線分が重なるようにＦＯＶ間の位置合せを行っているので、非常に精度の高いＦＯＶ間の位置合せを行うことが可能となる。
また、本例の各輪郭線には、上述のように識別情報が付加されることになるので、例えば同じパターンが複数配列されるような試料であっても、隣接するＦＯＶ間で輪郭線の識別情報の突合せを行うことによって、パターン間の取り違えを防止しつつ、正確なＦＯＶ間の重ね合わせを実現することが可能となる。特に本例にて用いる輪郭線は、設計データに基づいて識別情報が付加されるので、異なるＦＯＶであっても、同一のパターンの輪郭線であれば、その識別情報を共通化させることができ、手間なく高い重ね合わせ精度に基づく、ＦＯＶ間の重ね合わせを実現することが可能となる。
また、個々のＦＯＶの大きさが不均一であると、重ね合わせ後の画像は、場所ごとに測定精度にばらつきが生じることになるため、各ＦＯＶについて均一な倍率で撮像を行う必要がある。また、複数の測定対象に対し、安定した測長精度を維持するためには、常に同じ倍率で画像を取得する必要がある。本例では、このような条件に鑑み、所望の測定精度を確保できるＦＯＶの大きさを不変にして、ＦＯＶの数を変化させることで、パターンの大きさの変化に対応可能なレシピ設定手法を提案する。即ち、所望の測定パターンが収まるようにＦＯＶの取得数を決定する際に、測定パターンを包含する領域の大きさの設定に応じて、各ＦＯＶの大きさを不変にして、ＦＯＶ取得枚数のみを自動的に変化させる。このように、ＦＯＶの大きさを優先して決定することによって、パターンの大きさに因らず、測定精度を安定に維持することが可能となる。
また、パターンの大きさに応じて、取得枚数と、重ね合わせ領域の大きさを変化させることによっても、同等の効果を得ることができる。この場合、パターン全体を含む領域を包含するように、取得枚数を決定すると共に、形成される画像の大きさ調整のために、重ね合わせ領域の大きさを変化させるようにすると良い。
以上のような基準に基づいて、図５にて説明したデザインデータ管理部３３、或いは制御プロセッサ３０にて、画像の取得枚数、重ね合わせ領域の大きさ等が自動決定され、走査電子顕微鏡を制御するためのレシピに記憶させる。上述のように、各ＦＯＶの大きさをあらかじめ決定しておき、その情報を基準として、画像の取得枚数、重ね合わせ領域の大きさ等を決定することが望ましいが、他に優先すべき事情があれば、ＦＯＶの大きさを変化させることも可能である。
（１−２）ある領域を選択的に高倍率にて測定，観察を行う場合
半導体デバイスの出来を評価するに当たり、設計データに基づくシュミレーションを行い、そのシュミレーション結果に基づいて、欠陥等が発生する可能性のある危険領域を含む試料を測定，検査する場合、当該危険領域については、他の領域と比較して、より詳細な測定，検査を行う場合がある。このような試料を測定するためのレシピを自動的に作成するために、シュミレーション結果によって得られた危険度を測定領域毎に定量化し、当該定量化された危険度に応じて、ＦＯＶの大きさを自動的に決定するアルゴリズムを提案する。
即ち、図８に図示するように、危険度が高い領域８０１については小さなＦＯＶを用いて、詳細な測定を行い、そうでない領域については大きなＦＯＶ（図示せず）を用いて、おおよその測定を行うように、各ＦＯＶを自動的に決定する。このようなルールに基づいて、ＦＯＶを決定すれば、高い測定精度と測定効率の向上の両立が可能なＦＯＶの決定を実現することが可能となる。なお、危険度を定量化するに当たり、半導体デバイスの形成上の諸条件を考慮して、その係数に重み付けを行うことも可能である。
重ね合わせ領域の大きさの設定等は、（１−１−１）にて説明したルールに基づいて、自動決定される。
（１−３）回路的な意味を考慮してＦＯＶを決定する場合
半導体デバイス上には、複数の素子が多数形成されており、その中には、トランジスタのゲート部，ゲートエクステンション部，拡散層との交差部，ポリシリコン配線、或いは隣接トランジスタとの拡散共有部等、回路的に異なる意味を持つものがある。よって、設計データに基づいて、各回路単位でパターンの評価を行うことが考えられる。図９は、任意に設定したパターンの種類に応じて、設計データに基づいて、ＦＯＶを自動的に設定する例を説明する図である。図９に図示されるように、ＦＯＶはパターンを選択的にその中に含むように割り当てられている。また、設計データには、パターンが属する回路のデータが含まれているので、回路データの選択によって、当該回路を構成するパターンの位置と、形状の情報、及び予め設定される所望のＦＯＶの大きさに基づいて、適正な位置にＦＯＶが割り当てられる。
なお、回路的な重要度や測定の目的に鑑みた測定精度から、適正な大きなのＦＯＶを割り当てることができれば、高い測定精度の維持と、測定の効率化の両立を図ることができる。よって、本例では、回路の種類ごとに領域の分類を行い、その領域ごとに、適用するＦＯＶの大きさを変化させる手法を提案する。
一例として、回路の重要度ごとに予め重み付けの係数を設定しておき、その重み付け係数に応じて、ＦＯＶの大きさを決定するようなアルゴリズムを設定しておくことが考えられる。例えば、設定された重み付け係数に応じたＦＯＶの大きさを予め決定しておき、所望のパターン或いは所望の領域を含むように、ＦＯＶの数と位置を設定するようにすると良い。
同種の回路には、同じ大きさのＦＯＶが割り当てられるため、同じ精度に基づいて、測定を行うことが可能となる。
より具体的には、複数のトランジスタ等の集合を回路的単位で評価し、例えば標準セル（スタンダードセル）等のキャラクタリゼーション（セルの特性評価）等に用いることもできる。図９は回路の種類に応じて、設計データに適正なＦＯＶを割り当てた例を概念的に説明する図である。また、図９に図示するようなＦＯＶの割り当ては、図１０のような概念図に示されるように、階層構造をもって為されており、単なる配線部のような相対的に高い精度が要求されない個所については低倍率，トランジスタ等の半導体素子の性能を決定する重要な部位は高倍率のＦＯＶが割り当てられるように、自動的にレシピが設定される。また、低倍部はアドレッシングにも用いられる。
各々のＦＯＶはトランジスタの計測すべき場所、即ち、ゲート部，ゲートエクステンション部，拡散との交差，ポリシリコン配線，隣接トランジスタとの拡散共有部等に回路的な意味で分類が行われている。この分類に対してあらかじめ設計−ルールから算出される測定倍率の条件から各々の当該倍率即ちＦＯＶ領域をもとめ当該位置の自動で配置を行う。従って、測定すべきパターンの区分により、倍率が異なり、ＦＯＶが重なるようなレシピを作成する事ができる。
（２）画像取得部の概要
画像取得部では、レシピ生成部によって生成されたレシピに従って、測定，検査対象の画像を順次取得する。画像取得には、設計データ（以下、設計データの一例としてＣＡＤ（Computer Aided Design）データと称することもある）を用いて、アライメントの為の画像を取得し、この画像を用いて当該場所の位置決めをＣＡＤデータを用いて行う。次に、ここで位置決めした位置を基に測定対象位置の高倍率の画像を取得し、ＣＡＤデータを重ねる。この際、高倍率画像にて位置決めに誤差が生じている場合は、再度ＣＡＤデータのマッチングを行い位置補正を行う。その後、取得画像を当該のＣＡＤの位置との対応付け情報を管理する。
本例では、パターン製造の元となる設計データ（例えばＧＤＳデータ）を用いて検査対象となる当該パターンの画像を高精度に画像取得を行うものである。
即ち、設計データを元に画像取得を行う為、検査画像は設計データと１対１の対応関係があり、設計データのどの位置に当該画像が所属するかが即座に求めることができる。
従って、当該画像を検査することによりその画像の良否が設計上（例えば回路性能や歩留まり上）、どの様な影響があるかを設計データに基づいて判定することができる。
この様に本検査方式では設計データと対応関係をもった画像記録方式を採用し、後述する輪郭線の設計データへの変換を容易にしている。
（３）エッジ検出部の概要
エッジ検出部では、画像取得部にて取得された取得画像を基にパターンを示すエッジを検出する。検出はＣＡＤデータの線分を基準とし、画素毎にプロファイルを検出する領域を設定し、測長ＳＥＭのエッジ検出方式にてエッジ点を検出する。この際、パターンの崩れ（パターン切れやショート）を認識する為に、当該部分とＣＡＤ線分との対応関係を検出し、崩れを抽出する。更に検出エッジ点列に対して平均化処理を行い、輪郭線としての平滑化を行う。エッジ検出部では以下のようなエッジ検出が行われる。
（３−１）ラインプロファイル形成に基づくエッジ検出
以下に、電子線走査によって得られるラインプロファイル（以下、単にプロファイルと称することもある）からＳＥＭエッジを抽出し、そのＳＥＭエッジを線分化（輪郭線化と称することもある）する手法について説明する。本例における輪郭線は以下のようなステップに従って形成される。
１）画像処理を用いて、概略の輪郭線を形成する。この場合、例えば、図１１に図示するように、ＳＥＭエッジのホワイトバンドに沿って、線分が形成されるような画像処理を行う。
２）輪郭線を形成する画素を含むように、測長ボックスを設定する。設定された測長ボックス内に電子線を走査させることによって、プロファイルを形成する。また、測長ボックスは、輪郭線の形成方向に沿って、任意の数が設定される。プロファイルの形成方向は、設計データをもとに、実際のパターンの転写の予測に基づいて決定する。
３）測長ボックス内でプロファイル計算を行い、正確に、線分化されたエッジ点を選択し、当該エッジ点を繋ぎ合わせるようにして、輪郭線を形成する。この場合、形成したラインプロファイルのピーク位置、或いは所定の輝度閾値（Ｔｈ）に相当するプロファイル位置を選択して、エッジ点とする。
（３−２）エッジ検出時のノイズ除去処理
輪郭線化を行うとき、もとになる画像のエッジ情報が欠損し、適正な輪郭線化が困難となる場合がある、そのようなエッジを適正に接続するステップについて、図１２の記載に基づいて、以下に説明する。
１）まず、エッジを構成する画像のホワイトバンドを検出する。
２）閾値１（Ｔｈ１）で二値化後、細線化を実施（ノイズ少）。
３）閾値２（Ｔｈ２）で二値化後を実施（ノイズ多）。
４）Ｔｈ１では欠損と判断されたが、Ｔｈ２ではエッジが存在すると判断される部分を欠損ポイントとして検出。
５）欠損ポイント区間で、エッジ存在率を検出。
６）エッジ存在率が一定以上の場合、欠損ポイントを接続。
以上のような処理を行うことにより、適正に欠損区間の接続が可能となる。
（３−３）ひげ状のノイズの除去処理
エッジ検出を行う場合、エッジとは直接関係がないのにも拘らず、図１３に図示するように、エッジからひげのように伸びる線分が発生することがある。このようなノイズを除去するステップについて、以下に説明する。
１）ＳＥＭエッジの細線化を行う。
２）テンプレート処理によってひげ位置を検出する。
３）テンプレート処理によって、端点位置を検出する。
４）ひげ位置と端点位置間の画素信号を除去し、ひげ部分の除去を行う。
（３−４）具体的なパターン崩れ判定
輪郭線生成を行う上でのエッジ検出に於いては設計データに対応する当該パターンの形状崩（設計データに対して形状が一致しないパターン）れを認識する必要がある。
本手法では、設計データを基準とした画素毎のプロファイル計算を行う為、設計データに対して大幅に後退または拡大したパターンや、設計データとは異なる分割形状，接続形状の場合、設計データである線分から対象とするエッジ点までの距離が離れており、正確なプロファイル計算が不可能となる場合があり、正確な輪郭線構築が不可能となる場合がある。
本手法ではこれらの問題を解決する為に、以下の処理を行いエッジ検出の最適化を図っている。
１）上記したノイズ除去及び欠損除去の過程で画像処理を用いて概略の輪郭線の計算を行う。このとき一般的な画素毎の信号量の判定でおおまかな輪郭形状を求める。
２）上記の概略の輪郭線と近傍に対応する設計データの線分との対応関係を求め、距離の差異による後退または拡大や、設計データの線分と対応しない輪郭部の分割，接続の分類を行う。
３）上記分類からパターン崩れ部分の正確なエッジ検出についてプロファイル計算領域の位置を当該概略のエッジ位置とし、プロファイル計算領域の最適化を行う。
（３−５）設計データにはない線分を処理して、輪郭線を形成する場合
半導体ウェハ上の転写パターンに於いては製造歩留まりを高く維持する為に、面ないの表面の平坦化（ＣＭＰ（Chemical Mechanical Polishing）処理）を行う必要がある。この為、配線領域等では配線の混雑度に応じて配線パターンの疎な領域に対して配線パターンとしては機能しないダミーの配線パターンを転写する場合が、多々ある（ダミーフィルム）。このパターンは回路を構成するパターンでは無い為、一般的には設計データとしては存在しない。また、このパターンは疎な領域を埋める目的である為、回路としての配線パターンより大きな形状として埋め込まれている。本輪郭線抽出ではこのような配線パターより大きなダミーパターンを設計ルールを基にして抽出の対象から除外する処理を行っている。
また、近年、設計の自動化処理（ＥＤＡ（Electronic Design Automation））においてはこのダミーパターンの生成に関して配線密度を基にした平坦化処理のシミュレーションを行い、ダミーパターンの自動生成を行う事が可能となって来ている。
従って、本輪郭線抽出処理では上記のダミーパターン生成に用いたデータが存在する場合は、この形状データを参照してダミーパターンと実パターンとの対応を行い、ダミーパターンの認識を行い、輪郭線抽出から除外する事ができる。
（３−６）多層の輪郭線に対する識別情報の付加
半導体の製造工程では各工程により、対象となる素子や配線の仕上がりが工程毎に検査対象パターンとして存在する。
例えば、図１４に図示するように、トランジスタのゲート製造工程の直後では拡散領域とゲートパターンが転写パターンとして存在する。また、各層の配線工程では配線層のパターンとコンタクトパターンが混在する。
輪郭線抽出でのエッジ検出の処理では、対象となる層毎に設計された設計データとの対応関係を計算することにより、当該エッジが拡散層のパターンなのかゲート層のパターンなのかを識別する事ができ、各層の設計データに対応して当該エッジを分類することができる。このために、上述した線分の識別情報として、レイヤーの情報も併せて付加するようにすると良い。
これにより、拡散層のパターンを除外してゲート層だけの検査を行う為の輪郭線を抽出したり、拡散層とゲート層の両方を同時に検査することができる。
（４）形状化・ＧＤＳ生成部の概要
形状化・ＧＤＳ生成部では、検出された各エッジ点と対応するＣＡＤデータ線分の対応関係を計算する。これらの点列をＣＡＤデータ線分毎にソーティングを行い一筆描きとなる様に閉多角形化を行う。
この結果を用いて、いつのＦＯＶ毎にＧＤＳデータとしてのセル構造を作成する。また、このセルを設計データ上の座標空間に配置する事により、階層的な設計データに対応した輪郭線のデータをＧＤＳとして表現する。
検査対象から抽出した高精度な輪郭線形状はそのパターンの製造の基となった設計データと対応関係を持っている為、設計データの形式であるＧＤＳ等の形式と同一形式で表現する事で様々な活用が可能となる。
パターン形状の輪郭線を階層構造を持った設計データで表することにより、当該回路の設計データの構造と対応関係を持って表現する事ができるため、当該輪郭線の検証結果の良否を直接、設計データに反映し確認及び修正することができ、より迅速な設計不具合に対応することができる。
また、パターン形状を輪郭線化したＧＤＳとして表現することにより、設計データとの統合化ができ、設計データとその結果の製造パターンの形状を同一の環境で管理することができるので、設計工程で設計データと製造パターンを同時に確認する事ができる。これにより、設計工程にて容易に最適な製造の為の設計が可能となる（データ修正等）。
また、パターン形状をＧＤＳ化することにより、ＥＤＡの各種汎用ツールでのデータ処理が容易となり、パターン形状を設計データと同一に扱ったＥＤＡ処理が可能となる。
また、パターン形状を階層的なＧＤＳとして表現することにより、当該パターンを設計のレイアウト上にそれぞれ対応付けして配置することにより、各測定領域のＦＯＶを貼り付けたパノラマ形状の作成が用意となり、広範囲での各種のパターン検証が可能となる。
（４−１）ＳＥＭ画像の所定フォーマット化による設計データとの統合化
以下の説明では、検査対象となるウェハ上のパターンやマスク画像からのパターン形状の輪郭線が、所定のフォーマット（本例ではＧＤＳフォーマット）に変換され図形データとして管理する例について説明する。
回路とレイアウト及びライブラリの統合，測定レシピ（広範囲，隣接ＦＯＶ）との統合，階層化表現、或いはデザイン構造にリンクしたレシピ、輪郭線Ｄ／Ｂ管理を行い、これらの統合管理されたデータとすることによって、以下の各種ＥＤＡシステムを活用することができる。
（４−１−１）ＥＤＡ各種汎用ツールでのデータ処理
検査対象パターンを輪郭線としてＧＤＳ化する事により、既存の半導体設計の自動化システムで処理可能となる。
即ち設計環境では半導体パターンを表す設計データとして図形を用いており、この図形を模式的に半導体転写パターンとして用い各種の検証や解析ソフトウェアで処理を擬似的に行っている。
本手法で得られる検査対象のパターンの輪郭線を正確な半導体パターンとして上記の各種の検証や解析ソフトウェアで処理する事で高精度な検証や解析が可能であり、設計工程での製造容易性を考慮した設計環境の構築の最適化を促進することができる。
（４−１−２）設計データを用いた複数ＦＯＶの貼り付け技術（パノラマ画像作成）
検査対象となるパターンの輪郭は、高精度化を図る為、１００万倍〜２００万倍というような高倍率にて取得した画像に基づいて形成する必要がある。よって、ＦＯＶは極めて狭い領域である。
一方、隣接パターンとの位置関係や形状依存性の観点からは、広い領域の検査が望ましい。
本例では、広い領域を、高倍率にて取得した画像と同等の精度にて測定，検査するために、複数のＦＯＶを繋ぎ合わせて、広い領域の輪郭線を形成する技術を紹介する。
具体的には、（１）にて説明した通り、高倍率にて取得した画像を繋ぎ合わせて、広い領域の輪郭線像を形成するようにすれば、高精度に広い領域を測定，検査することが可能となる。輝度情報に基づいて形成された輪郭線同士を重ね合わせるようにＦＯＶ間の相対的な位置調整を行うことによって、非常に高精度な大領域輪郭線画像を形成することが可能となる。
また、各辺をなす輪郭線に、識別情報を付加し、重ね合わせの際の検証に用いることによって、同様のパターンが隣接するような場合であっても、取り違えることなく、正確にＦＯＶ間の重ね合わせを行うことが可能となる。
（４−２）輪郭線のＧＤＳファイル化の概要
図１５は、ＳＥＭエッジから求められる輪郭線を、ＧＤＳファイル化するプロセスを説明するフローチャートである。検出エッジのＤ／Ｂの内容を、輪郭線化処理の為にメモリー構造化する。
このメモリー構造には、設計データを用いた画像取得の際に得られる検出エッジ，設計図形線分，重ね合わせ補正係数等の情報も格納する。ここで、これらの情報を用いて各設計図形線分と検出エッジ点の対応関係（距離及び角度）を求める。
このメモリー構造には一つの画像取得に対応した視野（ＦＯＶ）の設計図形の線分が全て格納されており、上記の処理に於いて全てのエッジ点と図形線分の対応関係付けされている。これらの線分は一つの閉多角形毎に図形番号として同一番号がふられており、上記のエッジ点と線分の対応付けが終わった後に各線分を図形毎にソートする。
次に一つの図形番号で表された複数の線分群を線分番号でソートする。これは、一つの閉多角形を構成する各頂点の順序に従って各線分の並びを規定したもので、この並びは２次元座標空間において時計回りまたは反時計回りが存在する。
この規則は閉多角形で表現された図形の内側が面積（半導体としてのパターン部）を表現する場合を時計回りとし、この逆の閉多角形で表現された図形の外側が面積の場合を反時計周りとして表現している点に特徴がある。
上記の図形内の各線分毎のソートの結果、この線分に対応する各エッジ点のソート（設計図形の頂点列の方向）が可能であり、この方向（時計回りもしくは反時計回り）に各線分毎に対応付けされた、エッジ点のソートを行う。
上記のソートの結果、閉多角形を表現している設計図形線分毎に対応しているエッジ点が生成され、最終的に閉多角形を表現する輪郭線形状が生成できる。また、撮像した画像の輪郭形状は視野枠（ＦＯＶ）で切り取られている場合もあり、この場合はＦＯＶで輪郭線をクリッピングし、閉多角形化する。
（４−３）サンプリングデンシティ（形状安定化）の概要
画像から抽出したエッジ点を用いて設計データの座標空間に輪郭線を生成する場合、画像の視野内の画素と設計データの座標空間との分解能に関して差が生じるのが一般的である。
例えば、１２０万倍で撮像した画像の画素分解能が５１２Piexlの場合、１画素は２〜３ｎｍに相当する。
従って、この分解能で設計データの座標空間で輪郭線を表現すると２〜３ｎｍ単位での座標空間にマッピングされることになり、この間は直線で接続されることになるため、誤差が生じてしまう。設計データの分解能は一般的に０.１ｎｍ〜１.０ｎｍで表現可能である為、この分解能で輪郭線形状を近似的に表現する必要がある。
本手法では、図１６に図示するように、各座標位置を元に輪郭化を行った後に、各頂点の平均化の為の閾値を求め、これを基準としてスムージングを行う。
（４−４）並列処理
本手法は広域の撮像範囲に於いて高精度な輪郭線形状を構築する目的の為、広域の領域を高い倍率の視野（ＦＯＶ）に分割して撮像する方式を採用している。
これらの結果、上述の輪郭線化処理は取得した画像単位で独立した処理を行うことが可能であり、それぞれが独立した処理装置で作成が可能となる。即ち、図１７に図示するような並列処理が可能となり、処理装置の数に比例した高速処理が可能となる、データ構造と処理方式を特徴としている。
即ち、ＦＯＶ毎の処理を並列化し、最終的な広域の輪郭線形状を構築する為には測定に使用した広域の設計データ上での各々のＦＯＶの配置座標を用いることで階層化された設計データを正確に構築することができる。
（４−５）輪郭線の階層化処理
以下に、輪郭線化したエッジを、設計データと同等に、セルの単位で管理する例について説明する。図１８はそのようなデータ構造の概念図である。
本手法では視野毎の輪郭線形状を設計データの単位であるセルとして表現する事ができる。このセルには画像取得の際に用いた設計データ線分やこれと関連する設計上の他のレイヤ（配線層やコンタクト層等のレイヤの図形）の図形を重ねて格納する事ができる。
これにより、設計データと輪郭線形状を一つのセルとして管理することができる。即ち、半導体転写形状とその基になった設計データとを同一データとして管理する事ができる。
また、撮像に使用したレシピでは各測定の位置がチップ上の位置として設計の座標系として表されている。従って、上記のＦＯＶセルをその当該のチップの位置に階層的に配置することで、チップ上のパターン輪郭形状として扱うことができる。
さらに撮像レシピではウェハ上の複数のチップの撮像条件を記述して画像取得を行う為、この情報にしたがって上記の輪郭線を配置したチップをウエファー座標系として配置した設計データを作成することができる。
また、上記データ構造を基に複数のウェハに関する輪郭形状をＧＤＳとして階層化する事ができる為、素子レベル〜ロットレベルまでのデータとして一元管理する事ができ、各種の歩留まり解析や統計的管理等にパターン形状を活用することができる。
（４−６）輪郭線のパノラマ化処理
上述のような本輪郭線生成手法では、前述した様に、パノラマ画像取得レシピと輪郭線の設計データ表現（ＧＤＳ化等）により各ＦＯＶの輪郭線を組み合わせ配置した広範囲のパノラマ輪郭線の構築が可能である。
パノラマ輪郭線の生成にあたっては、ＦＯＶ間での輪郭線接続に関して以下の補正を行い高精度なパノラマ輪郭線生成を実現している。
（４−６−１）ＦＯＶ間の接続部の補正（ＦＯＶの重なり方向）
各ＦＯＶの輪郭線抽出ではそのＦＯＶ境界付近において、画像取得の際の電子ビームの性質上、輪郭線検出の為の画像の精度が低く抽出した輪郭線の信頼性に欠ける場合がある。
この項で紹介する手法では、ＦＯＶ境界付近での輪郭線接続処理では撮像時にレシピによって最適化されたＦＯＶの重なり画像から境界部分の輪郭線の重なり量を検出し重なり部の座標を補正することでＦＯＶ境界部の輪郭線生成の精度を補償している。
（４−６−２）輪郭線間の接続
各ＦＯＶの輪郭線をその上位階層に配置するには先に述べた撮像レシピで管理されている設計データの座標（当該ＦＯＶが配置されるべき座標）を用いて配置を行う。
これにより当該座標は設計データ座標系で表現されているため各ＦＯＶの設計データ（図形）を配置した場合、正確にＦＯＶ間が接続されることになる。
しかし、画像取得にて得られたＦＯＶ内の輪郭線の位置は電子ビームの性質上、数画素のずれが生じる可能性があり、上位階層に配置された輪郭線は結果的に数ｎｍのずれが生じる場合がある。
本手法では、上記の重なり方向の補正に加え、重なり部の輪郭線の微妙なずれを設計データとの差異をパラメータとして補正を行っている。
即ち当該ＦＯＶの一方の重なり領域に存在する輪郭線とそれに対応する設計データの線分との差異を計算する。同様に他方の重なり領域の輪郭線も当該領域の差異を計算し、それぞれの差異が均等になる様に補正を行いその補正分で輪郭線を構成する座標の補正を行う。
次いでこの補正を当該ＦＯＶに隣接する上下左右のＦＯＶに対してそれぞれ行う事で二次元の座標補正を行う。この結果、隣接ＦＯＶでの輪郭線が正確に接続される。
（４−６−３）閉多角形のグループ化
パノラマ輪郭線では１つの閉多角形を輪郭線として表現する場合に、設計データの座標系で表現する為、その構成座標点列が膨大なものとなり、設計データ（ＧＤＳ等）として表現できる限界を超える場合がある。
また、限界の範囲内であっても構成座標点列が膨大の為、ＥＤＡツールを初めとする輪郭線を処理する応用システムにおいてその点列を処理するにあたり、分割して処理する必要が出てくる。
この様な場合に対して、本手法ではＦＯＶ境界上で閉多角形を構成する輪郭線を閉多角形化するために、分断する事ができる。この場合、ＦＯＶ間にまたがった１つの分断された輪郭線に対して、同じグループ番号（図形番号）を付加することにより、応用システムにて同一の分断された輪郭線であることを認識できる。
尚、分断するために輪郭線には本来パターンには存在しない線分（ＦＯＶの線分）が発生するが、これは上記の図形番号の付加の有無とＦＯＶ境界情報から応用システムがこの線分を認識し、処理（必要に応じて除去）する事ができる。
例えば、比較的広い領域を対象とするＯＰＣモデル補正の応用では、この分断線分をＯＰＣ処理部分のシステムにて認識することにより、閉多角形としての輪郭線を容易に再構築することができる。
また、配線パターンのような単一層にて電気的接続を表現する場合、上記のグループ番号を認識することでパターン間の等電位を表現することができる。
これにより、パターンのショート検出の判定においてパターン同士のショートが検出された場合、同一電位でのショーパターンを無視する等の応用に使用することができる。
（５）ＧＤＳ利用部の概要について
ＧＤＳ利用部では、上述のように形成された輪郭線を用いて、各種の検証を行う。その検証には以下のようなものがある。
（５−１）マスク形状の輪郭線化によるＯＰＣシュミレーション
以下の説明では、半導体マスクの形状の輪郭線化に基づいて、高い精度でのＯＰＣ（Optical Proximity Correction）シュミレーションを行う例について、説明する。
ＯＰＣシュミレーションとは、マスクパターンである設計データ、或いはマスク製造のもとになるマスクデータを用いて、光の近接効果を予想し、この効果を補正するパターンを形成するためのものである。
しかし、微細加工が進歩するにつれ、設計データと実際に出来上がるマスク形状との仕上がり差が顕著となって来ており、シミュレーションの誤差が大きくなり、最適な補正が困難となって来ている。
そこで、本手法で作成した極めて高精度なマスク形状の輪郭線をシミュレーションのデータとして用いる事で実マスク形状を用いてのシミュレーションと同等の精度を達成することができ、高精度なＯＰＣのモデル補正及びモデルの検証を実現する事ができる。
また、本手法での輪郭線データは設計データの形式としてＧＤＳ等で表現しているため、シミュレーション環境として、従来の環境をそのまま活用することができる。
さらに、マスク形状の輪郭線とＯＰＣシミュレーション結果の輪郭線及びウエーファパターンに転写したパターンの輪郭線とを設計データとして重ねることにより、設計データの製造容易性についての検証が高精度に可能となる。
（５−２）ＣＡＡ
設計データを解析し、そのパターン密度（配線幅や配線間隔）に対する欠陥サイズの相関を計算しレイアウトでの欠陥に対するクリティカル部位を予想するシミュレーション技術がある（以下、ＣＡＡと称する）。
設計データの代わりに本手法で抽出した輪郭形状を用いてＣＡＡ計算を行うことで正確な歩留まり予測や欠陥サイズとの相関を計算することができる。
（５−３）回路ライブラリのモデル高精度補正
回路性能のシミュレーション（主にＴｒ素子）としては従来からSpiceが一般に用いられている。
設計パターンから計算された抵抗値や容量値を用いて疑似的に動作モデルの定義を行い、テスト回路を作成し実測しモデル補正を行う場合、極めて手間のかかる作業であると共に取得可能な測定データが少なく精度を高める事が困難であった。
また、ＡＳＩＣ等に使用されるスタンダードセル（StdCell：標準セル）については近年の製造容易化設計（ＤＦＭ）の為のセル（ＤＦＭライブラリ）の厳密な電気的特性（セルのキャラクタライゼーション）の補償が必要となってきており、高精度なパターン形状を表現する輪郭線を用いることにより、セル内のＴｒの特性のみならず、配線の容量や抵抗値等の電気的パラメータの高精度化が可能である。
特に設計データで表現される配線の長さ方向の認識が可能な、シート抵抗（Ｒｓ）を与えることにより、より高精度な配線抵抗抽出（ＬＰＥ）が可能となり、セルライブラリにバックアノテートできる。
本手法での高精度な輪郭線を用いて実際のデバイス形状を再現することで、最適化可能な主な用途には以下のものがある。１）ＤＦＭライブラリのキャラクタライゼーション、２）Ｔｒゲートの漏れ電流の予測、３）Signal Inregrithyの為の物理的パラメータ抽出⇒クロストークとＩＲドロップ、４）信頼性検証⇒アンテナ効果，エレクトロマイグレーション，ホットエレクトロン、５）物理配線長⇒回路シミュレータ（タイミング検証）の為の厳密な遅延パラメータ。
（５−４）パターン出来映え検査と欠陥検査
パターン形状を高精度に設計データとして再現する事により、設計環境で用いることが可能なＤＲＣ（デザインルールチェック）やＥＲＣ（電気的接続性チェック）のプログラムを使用することができる。
また、図１９に図示するように、輪郭線は２次元形状を表しているため、水平及び垂直以外の任意角度方向（斜め方向）の配線間隔や配線幅等のパターンチェックが行える。これにより、実パターン形状の出来映えを評価する事ができ、パターンの高精度な検証を行うことができる。
また、本手法では前述した『パターン崩れ認識』の手法により、設計データに無いＳＲＡＦやサイドローブ等の消え残りパターンを検出し、異状パターンとして判定する事も可能となり、視野内のパターン異状の検査に使用する事ができる。
（５−５）ＧＤＳベースの測長と重ね表示
本手法にて作成した輪郭線を表すＧＤＳデータを、図２０に示すように、ＣＡＤ表示装置上にて表示する事ができる。
これにより高精度なシリコンパターン形状またはマスク形状をその基となった設計データと重ね表示する事ができる。特に設計データとマスク及びシリコンパターンのそれぞれの輪郭形状を重ね表示する事でそれぞれの相関関係を考慮した目視評価が高速に行える。
また、輪郭線の座標値をＣＡＤ装置上にて計測する事により、測長ＳＥＭを使用する事無くＣＡＤ装置上で容易に測長を行うことができる。
また、輪郭線生成の基となった画像データと上記の重ね表示を行う事によりパターン形状の画像と設計データとの相関関係の評価が簡単に行える。
更に、ＳＥＭエッジの各線分について、設計データをもとに、識別情報を付加する際に、パターンを閉図形として捉えたときの線分の情報を、識別情報として付加することによって、測定個所を容易に設定することが可能となる。
具体例を、図２１を参照して説明する。図２１は、同等のラインパターンが複数、ＦＯＶ内に配列された状態を示すものである。昨今、半導体製造技術として、ＤＰＴ（Double Patterning Technology）と呼ばれる技術が採用されつつある。
この技術は、光学式露光装置（以下、ステッパと称することもある）を用いた露光技術の一種であり、露光処理を２回に分けて行うことによって、１回の露光では不可能なパターン間間隔を持つ試料のパターン形成を可能ならしめるものである。
図２１の例は、１回目に露光したパターン（Ａ）と、２回目に露光したパターン（Ｂ）が交互に配列されている状態にある試料の電子顕微鏡画像に基づいて得られるデータを示している。このデータには、設計データに基づいて、各線分（本例では、ラインパターンの左右情報のみ）について、識別情報（Ｌ，Ｒ）が付加されている。また、各ラインを識別するための情報（本例ではＡ１，Ｂ１，Ａ２，Ｂ２…）が、付加されている。即ち、各線分は、ラインを識別するための識別情報と、ライン内の線分の位置を識別するための識別情報を併用することで、他の線分との識別が可能である。
このような識別情報を、各線分に付加することによって、例えば、パターン幅やパターンのピッチ，スペース間間隔等、半導体デバイスの測定に用いられる測定個所の設定を容易にすることができる。また、測定結果が理想値と明らかに乖離があると判断される場合は、その個所について再測定や、より詳細な測定を行うような設定を行うことも容易に実現することができる。
ＳＥＭエッジの各線分（片）に識別情報を付加するステップを説明するフローチャート。 ＳＥＭエッジに識別情報を付加した例を説明する図。 ＳＥＭエッジの境界線の決定法を説明する図。 ホワイトバンドの輝度情報に基づいて、エッジの輪郭線化を行う例を説明する図。 走査電子顕微鏡の概略を説明する図。 輪郭線情報に基づいて、パターンの検証を行うための処理の流れを説明する図。 ＦＯＶ間に重なり領域を設けて、接続を行うためのＦＯＶを取得する例を説明する図。 危険度に応じて、ＦＯＶの大きさを変化させることを説明する図。 ＦＯＶを階層構造状に割り当てる例を説明する図。 ＦＯＶの階層構造を説明する図。 輪郭線形成の原理を説明する図。 エッジ接続アルゴリズムを説明する図。 ひげ除去アルゴリズムを説明する図。 多層構造の配線層を説明する図。 輪郭線をＧＤＳファイル化する手順を示すフローチャート。 輪郭線の平滑化処理の概念図。 輪郭線化処理を並列に行う例を説明する図。 輪郭線情報をセル単位で管理する例を説明する図。 任意の方向に輪郭線間間隔を測定する例を説明する図。 ＧＤＳデータを設計データ上に表示した例を説明する図。 ＤＰＴによって形成されたパターンの例を説明する図。
符号の説明
１ 陰極
２ 第一陽極
３ 第二陽極
４ 一次電子線
５，６ 収束レンズ
７ 対物レンズ
８ 絞り板
９ 走査コイル
１０ 試料
１１ 直交電磁界発生装置
１２ 二次信号
１３ 二次信号検出器
１４ 信号増幅器
１５ ステージ
１６ 対物レンズ用アライナー
２０ 高圧制御電源
２１，２２ レンズ制御電源
２３ 対物レンズ制御電源
２４ 走査コイル制御電源
２５ 画像メモリ
２６ 画像表示装置
２７ 対物レンズ用アライナー制御電源
３０ 制御プロセッサ
３１ ポインティング装置
３２ 入力装置
３３ デザインデータ管理部

Claims (2)

  1. 走査電子顕微鏡によって得られる画像の画像処理を行う制御部を備えたパターン測定装置において、
    当該制御部は、前記走査電子顕微鏡によって得られる隣接する複数の視野の複数の画像内のパターンを構成する各片に、当該パターンの設計データの線分から最も近い前記片の検出に基づいて、他の片と識別するための識別情報を付加し、当該識別情報が付加された前記各片の情報を記憶すると共に、前記複数の画像の重畳領域に含まれる前記各片の識別情報の突き合わせに基づいて、前記複数の画像間の重ね合わせを実行することを特徴とするパターン測定装置。
  2. 走査電子顕微鏡によって得られる画像の画像処理を行う制御部を備えたパターン測定装置において、
    当該制御部は、前記走査電子顕微鏡によって得られる隣接する複数の視野の複数の画像内のパターンを構成する各片に、当該パターンの前記視野内の位置情報に基づいて、他の片と識別するための識別情報を付加し、当該識別情報が付加された前記各片の情報を記憶すると共に、前記複数の画像の重畳領域に含まれる前記各片の識別情報の突き合わせに基づいて、前記複数の画像間の重ね合わせを実行することを特徴とするパターン測定装置。
JP2007207344A 2007-08-09 2007-08-09 パターン測定装置 Expired - Fee Related JP5408852B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007207344A JP5408852B2 (ja) 2007-08-09 2007-08-09 パターン測定装置
US12/188,791 US7732792B2 (en) 2007-08-09 2008-08-08 Pattern measurement apparatus
US12/763,710 US8445871B2 (en) 2007-08-09 2010-04-20 Pattern measurement apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007207344A JP5408852B2 (ja) 2007-08-09 2007-08-09 パターン測定装置

Publications (2)

Publication Number Publication Date
JP2009043937A JP2009043937A (ja) 2009-02-26
JP5408852B2 true JP5408852B2 (ja) 2014-02-05

Family

ID=40345588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007207344A Expired - Fee Related JP5408852B2 (ja) 2007-08-09 2007-08-09 パターン測定装置

Country Status (2)

Country Link
US (2) US7732792B2 (ja)
JP (1) JP5408852B2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923703B2 (en) * 2006-02-17 2011-04-12 Hitachi High-Technologies Corporation Sample dimension inspecting/measuring method and sample dimension inspecting/measuring apparatus
JP4925961B2 (ja) * 2007-07-31 2012-05-09 株式会社日立ハイテクノロジーズ パターン測定装置
JP5408852B2 (ja) * 2007-08-09 2014-02-05 株式会社日立ハイテクノロジーズ パターン測定装置
JP2010087070A (ja) * 2008-09-30 2010-04-15 Hitachi High-Technologies Corp 走査電子顕微鏡に用いられるレシピの診断装置
JP5063551B2 (ja) * 2008-10-03 2012-10-31 株式会社日立ハイテクノロジーズ パターンマッチング方法、及び画像処理装置
JP5066056B2 (ja) * 2008-10-31 2012-11-07 株式会社日立ハイテクノロジーズ 試料観察方法、及び電子顕微鏡
US8352890B2 (en) * 2009-02-06 2013-01-08 Chapman David C Method for reading polygon data into an integrated circuit router
JP5313069B2 (ja) * 2009-07-17 2013-10-09 株式会社日立ハイテクノロジーズ 走査荷電粒子顕微鏡装置及びそれを用いたパターン寸法の計測方法
JP5604067B2 (ja) 2009-07-31 2014-10-08 株式会社日立ハイテクノロジーズ マッチング用テンプレートの作成方法、及びテンプレート作成装置
JP5423286B2 (ja) * 2009-09-29 2014-02-19 凸版印刷株式会社 パターンデータ変換方法
JP5589366B2 (ja) * 2009-11-27 2014-09-17 ソニー株式会社 情報処理装置、情報処理方法及びそのプログラム
JP5198420B2 (ja) * 2009-12-18 2013-05-15 株式会社日立ハイテクノロジーズ 画像処理装置、及び、測定／検査システム、並びに、プログラム
JP5422411B2 (ja) 2010-01-22 2014-02-19 株式会社日立ハイテクノロジーズ 荷電粒子線装置によって得られた画像データの輪郭線抽出方法、及び輪郭線抽出装置
JP2012068051A (ja) * 2010-09-21 2012-04-05 Toshiba Corp パターン欠陥検査装置およびパターン欠陥検査方法
JP5651428B2 (ja) * 2010-10-27 2015-01-14 株式会社日立ハイテクノロジーズ パターン測定方法，パターン測定装置及びそれを用いたプログラム
JP5525421B2 (ja) * 2010-11-24 2014-06-18 株式会社日立ハイテクノロジーズ 画像撮像装置および画像撮像方法
WO2012155267A1 (en) * 2011-05-13 2012-11-22 Fibics Incorporated Microscopy imaging method and system
JP2013125511A (ja) * 2011-12-16 2013-06-24 Hitachi High-Technologies Corp 画像処理装置、輪郭線形成方法、及びコンピュータープログラム
RU2483354C1 (ru) * 2011-12-16 2013-05-27 Открытое Акционерное Общество "Производственное Объединение "Уральский Оптико-Механический Завод" Имени Э.С. Яламова" (Оао "По "Уомз") Способ выделения объекта в изображении
JP6018803B2 (ja) 2012-05-31 2016-11-02 株式会社日立ハイテクノロジーズ 計測方法、画像処理装置、及び荷電粒子線装置
JP6027362B2 (ja) * 2012-07-26 2016-11-16 株式会社日立ハイテクノロジーズ 半導体の輪郭線データを広視野化する画像処理装置、及びコンピュータプログラム
JP5656958B2 (ja) * 2012-11-06 2015-01-21 株式会社アドバンテスト パターン検査方法及びパターン検査装置
JP5674868B2 (ja) * 2013-07-03 2015-02-25 株式会社日立ハイテクノロジーズ 走査荷電粒子顕微鏡装置を用いたパターン撮像方法
SG11201602201XA (en) * 2013-12-26 2016-04-28 Hamamatsu Photonics Kk Image processing method, image processing system, image processing program, and storage medium storing image processing program
US9715724B2 (en) 2014-07-29 2017-07-25 Applied Materials Israel Ltd. Registration of CAD data with SEM images
US10430543B2 (en) * 2014-10-04 2019-10-01 Synopsys, Inc. Matrix reduction for lithography simulation
US10483081B2 (en) * 2014-10-22 2019-11-19 Kla-Tencor Corp. Self directed metrology and pattern classification
EP3037878B1 (en) * 2014-12-23 2020-09-09 Aselta Nanographics Method of applying vertex based corrections to a semiconductor design
US11669953B2 (en) * 2015-01-30 2023-06-06 Hitachi High-Tech Corporation Pattern matching device and computer program for pattern matching
KR102257031B1 (ko) * 2015-03-13 2021-05-27 삼성전자주식회사 반도체 집적 회로 설계 방법
TWI684225B (zh) * 2015-08-28 2020-02-01 美商克萊譚克公司 自定向計量和圖樣分類
JP6661980B2 (ja) * 2015-11-06 2020-03-11 富士通株式会社 重畳表示方法、重畳表示装置、及び重畳表示プログラム
KR102190292B1 (ko) 2015-12-31 2020-12-14 에이에스엠엘 네델란즈 비.브이. 패터닝 공정들을 위한 측정 위치들의 선택
KR102582665B1 (ko) * 2016-10-07 2023-09-25 삼성전자주식회사 집적 회로의 패턴들을 평가하는 시스템 및 방법
US10296702B2 (en) 2017-03-15 2019-05-21 Applied Materials Israel Ltd. Method of performing metrology operations and system thereof
US10120973B2 (en) 2017-03-15 2018-11-06 Applied Materials Israel Ltd. Method of performing metrology operations and system thereof
JP2019050316A (ja) * 2017-09-11 2019-03-28 東芝メモリ株式会社 Ｓｅｍ検査装置およびパターンマッチング方法
EP4235305A1 (en) * 2017-09-27 2023-08-30 ASML Netherlands B.V. A method in the manufacturing process of a device, a non-transitory computer-readable medium and a system configured to perform the method
US11100272B2 (en) * 2018-08-17 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer-to-design image analysis (WDIA) system
US10832399B2 (en) * 2018-10-23 2020-11-10 International Business Machines Corporation Detection for abnormal connectivity on a product
JP7242361B2 (ja) * 2019-03-18 2023-03-20 キオクシア株式会社 パターン形状計測方法
EP3822703A1 (en) * 2019-11-18 2021-05-19 ASML Netherlands B.V. Method for determining a field-of-view setting
CN114514476A (zh) * 2019-10-08 2022-05-17 Asml荷兰有限公司 用于确定视场设定的方法
JP2023151121A (ja) 2022-03-31 2023-10-16 株式会社日立ハイテク 計測システム、計測方法
CN115690064A (zh) * 2022-11-09 2023-02-03 东方晶源微电子科技（北京）有限公司 对准方法、装置、电子设备及计算机可读存储介质

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746370B2 (ja) * 1986-12-05 1995-05-17 日本電気株式会社 文字図形認識装置
JP3230911B2 (ja) 1993-11-04 2001-11-19 株式会社日立製作所 走査電子顕微鏡及びその画像形成方法
JPH087818A (ja) * 1994-06-23 1996-01-12 Ryoden Semiconductor Syst Eng Kk 走査型電子顕微鏡
US7068808B1 (en) * 1998-06-10 2006-06-27 Prokoski Francine J Method and apparatus for alignment, comparison and identification of characteristic tool marks, including ballistic signatures
JP2000177961A (ja) 1998-12-15 2000-06-27 Hitachi Building Systems Co Ltd エレベータ乗場ユニットの仮保持装置
EP2590167B1 (en) * 1999-09-27 2015-04-08 JVC KENWOOD Corporation Information-signal recording and reproducing apparatus
JP2002050572A (ja) * 2000-05-18 2002-02-15 Jeol Ltd パターン接続精度検査方法
US6768958B2 (en) 2002-11-26 2004-07-27 Lsi Logic Corporation Automatic calibration of a masking process simulator
JP4364524B2 (ja) 2003-02-20 2009-11-18 株式会社日立製作所 パターン検査方法
US7490009B2 (en) * 2004-08-03 2009-02-10 Fei Company Method and system for spectroscopic data analysis
JP4154374B2 (ja) 2004-08-25 2008-09-24 株式会社日立ハイテクノロジーズ パターンマッチング装置及びそれを用いた走査型電子顕微鏡
JP4593236B2 (ja) * 2004-10-29 2010-12-08 株式会社日立ハイテクノロジーズ 寸法計測走査型電子顕微鏡システム並びに回路パターン形状の評価システム及びその方法
JP2006234588A (ja) * 2005-02-25 2006-09-07 Hitachi High-Technologies Corp パターン測定方法、及びパターン測定装置
JP4585926B2 (ja) * 2005-06-17 2010-11-24 株式会社日立ハイテクノロジーズ パターンレイヤーデータ生成装置、それを用いたパターンレイヤーデータ生成システム、半導体パターン表示装置、パターンレイヤーデータ生成方法、及びコンピュータプログラム
US8041103B2 (en) * 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
JP2006234808A (ja) * 2006-02-15 2006-09-07 Hitachi Ltd 計測システム
JP5408852B2 (ja) * 2007-08-09 2014-02-05 株式会社日立ハイテクノロジーズ パターン測定装置

Also Published As

Publication number Publication date
US7732792B2 (en) 2010-06-08
JP2009043937A (ja) 2009-02-26
US8445871B2 (en) 2013-05-21
US20100202654A1 (en) 2010-08-12
US20090039263A1 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
JP5408852B2 (ja) パターン測定装置
JP5986817B2 (ja) オーバーレイ誤差測定装置、及びコンピュータープログラム
KR101828124B1 (ko) 패턴 평가 방법 및 패턴 평가 장치
JP5604067B2 (ja) マッチング用テンプレートの作成方法、及びテンプレート作成装置
US8547429B2 (en) Apparatus and method for monitoring semiconductor device manufacturing process
US8767038B2 (en) Method and device for synthesizing panorama image using scanning charged-particle microscope
US8295584B2 (en) Pattern measurement methods and pattern measurement equipment
US20130010100A1 (en) Image generating method and device using scanning charged particle microscope, sample observation method, and observing device
KR20200026110A (ko) 패턴 검사 시스템
US8577125B2 (en) Method and apparatus for image generation
US20130271595A1 (en) Circuit pattern inspecting device and inspecting method thereof
JP5783953B2 (ja) パターン評価装置およびパターン評価方法
US8994815B2 (en) Method of extracting contour lines of image data obtained by means of charged particle beam device, and contour line extraction device
JPWO2007094439A1 (ja) 試料寸法検査・測定方法、及び試料寸法検査・測定装置
JP2009222454A (ja) パターン測定方法及びパターン測定装置
WO2011080873A1 (ja) パターン計測条件設定装置
WO2022230338A1 (ja) 欠陥を検出するシステム、及びコンピュータ可読媒体
JP2009252959A (ja) パターン検査装置、パターン検査方法および半導体装置の製造方法
TWI567384B (zh) 圖案形狀評估裝置及方法
KR20170034287A (ko) 반도체 웨이퍼를 진단하는 방법 및 시스템
US20230222764A1 (en) Image processing method, pattern inspection method, image processing system, and pattern inspection system
JP2020134165A (ja) 検査装置及び検査方法
US8014587B2 (en) Pattern test method of testing, in only specific region, defect of pattern on sample formed by charged beam lithography apparatus
WO2023156125A1 (en) Systems and methods for defect location binning in charged-particle systems

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131105

R150 Certificate of patent or registration of utility model

Ref document number: 5408852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees