JP5407422B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5407422B2 JP5407422B2 JP2009047253A JP2009047253A JP5407422B2 JP 5407422 B2 JP5407422 B2 JP 5407422B2 JP 2009047253 A JP2009047253 A JP 2009047253A JP 2009047253 A JP2009047253 A JP 2009047253A JP 5407422 B2 JP5407422 B2 JP 5407422B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- exposed
- extending
- mask
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 116
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 238000000034 method Methods 0.000 claims description 64
- 238000013461 design Methods 0.000 claims description 15
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 255
- 238000012986 modification Methods 0.000 description 26
- 230000004048 modification Effects 0.000 description 26
- 238000005530 etching Methods 0.000 description 24
- 239000004020 conductor Substances 0.000 description 19
- 239000000758 substrate Substances 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 239000011241 protective layer Substances 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
絶縁層内に形成された環状のプラグ部を有する耐湿リングを備え、
前記プラグ部は、
直線状に延びる第1延伸部と、
前記第1延伸部と直交する方向に延びる垂直部と、
前記垂直部と直交する第2延伸部と、を有し、
前記第1延伸部と、前記第2延伸部とは離間する半導体装置。
前記垂直部と前記第2延伸部とは、同じ幅を有する付記1に記載の半導体装置。
前記第1延伸部を形成するための第1露光処理と、前記第2延伸部を形成するための第2露光処理とは異なる露光処理であり、
前記第1延伸部と、前記第2延伸部とが離間する設計上の量は、
前記第1露光処理によって、前記第1延伸部を形成する第1延伸部パターンがマスク層に本来露光されるべき位置に対して、前記第1延伸部パターンが前記マスク層に実際に露光された位置のずれの量と、前記第2露光処理によって、前記第2延伸部を形成する第2延伸部パターンが前記マスク層に本来露光されるべき位置に対して、前記第2延伸部パターンが前記マスク層に実際に露光された位置のずれの量とを合わせた量よりも大きい付記2に記載の半導体装置。
前記第1延伸部と前記垂直部とは離間し、
前記プラグ部は、前記第1延伸部と前記垂直部とを接続する接続部を有し、
前記接続部は、
前記第1延伸部に対して垂直に折曲する第1連結部と、
前記第1連結部に対して垂直に折曲し且つ前記垂直部に接続する第2連結部と、を有する付記1から3の何れか一項に記載の半導体装置。
前記第1延伸部と前記垂直部とは離間し、
前記プラグ部は、前記第1延伸部と前記垂直部とを接続する接続部を有し、
前記接続部は、前記垂直部と共に閉ループを形成する付記3に記載の半導体装置。
前記接続部は、
前記垂直部と同じ長さを有し、且つ前記垂直部と間隔をあけて対向し、且つ前記第1延伸部と接続する第2の垂直部と、
前記垂直部及び前記第2の垂直部の対向する端部同士を接続する一対の連結部と、
を有する付記5に記載の半導体装置。
前記第2延伸部と、前記第2の垂直部とは離間する付記6に記載の半導体装置。
前記第2の垂直部を形成する第2の垂直部パターンは、前記第1延伸部パターンと共に前記マスク層に前記第1露光処理によって形成され、
前記第2の垂直部と前記第2延伸部とが離間する設計上の量は、
前記第1露光処理によって、前記第2の垂直部を形成する前記第2の垂直部パターンがマスク層に本来露光されるべき位置に対して、前記第2の垂直部パターンが前記マスク層に実際に露光された位置のずれの量と、前記第2露光処理によって、前記第2延伸部を形成する前記第2延伸部パターンが前記マスク層に本来露光されるべき位置に対して、前記第2延伸部パターンが前記マスク層に実際に露光された位置のずれの量とを合わせた量よりも大きい付記7に記載の半導体装置。
前記第1延伸部と前記垂直部とは離間し、
前記プラグ部は、前記第1延伸部と前記垂直部とを接続する接続部を有し、
前記接続部は、複数の直線状の連結部を有し、
各連結部は、それらの端部同士が鈍角を形成して接続し、
前記第1延伸部と接続する連結部は、鈍角を形成して前記第1延伸部と接続し、
前記垂直部と接続する連結部は、鈍角を形成して前記垂直部と接続する付記1から3の何れか一項に記載の半導体装置。
前記半導体装置は、複数の前記絶縁層と、前記絶縁層間に配置される配線層とを有し、
前記耐湿リングは、前記絶縁層内に形成される前記プラグ部と、前記配線層内に形成され且つ隣接する前記プラグ部と接続される配線部と、を有し、
前記第1延伸部と、前記垂直部と、前記第2延伸部と、前記接続部とが、同一の前記絶縁層内に形成される付記4から9の何れか一項に記載の半導体装置。
前記絶縁層と隣接する前記配線層内の前記配線部が、前記第1延伸部と、前記垂直部と、前記接続部と、前記第2延伸部とを覆うように形成される付記10に記載の半導体装置。
前記配線部は、前記垂直部及び前記接続部を覆う部分が、その他の部分よりも幅広に形成される付記11に記載の半導体装置。
前記半導体装置は、前記耐湿リングによって囲まれ、且つ回路素子が配置される内部回路を有し、
前記第1延伸部と、前記垂直部と、前記接続部と、前記第2延伸部とは、前記内部回路における同一の絶縁層に形成されるプラグ部と同一の深さ及び幅を有する付記10から12の何れか一項に記載の半導体装置。
直線状に延びる第1延伸部パターンと、前記第1延伸部パターンと直交する方向に延びる垂直部パターンとを有する第1マスクと、直線状に延びる第2延伸部パターンを有する第2マスクとを用いて、耐湿リングの溝形状のビアパターンを露光して半導体装置を製造する方法であって、
前記第1マスク又は前記第2マスクの何れか一方を用いて、耐湿リングの溝形状のビアパターンを露光し、
次に、他方のマスクを用いて、耐湿リングの溝形状のビアパターンを露光し、
前記垂直部パターンによって露光された部分と、前記第2延伸部パターンによって露光された部分とが直交し、且つ前記第1延伸部パターンによって露光された部分と、前記第2延伸部パターンによって露光された部分とが離間するように露光する、半導体装置の製造方法。
前記垂直部パターンと前記第2延伸部パターンとは、同じ幅を有する付記14に記載の半導体装置の製造方法。
前記第1延伸部パターンによって露光された部分と、前記第2延伸部パターンによって露光された部分とが離間する設計上の量は、
前記第1マスクが本来露光されるべき位置に対して、前記第1マスク実際に露光された位置のずれの量と、前記第2マスクが本来露光されるべき位置に対して、前記第2マスクが実際に露光された位置のずれの量とを合わせた合計量よりも大きい付記15に記載の半導体装置の製造方法。
前記第1延伸部パターン及び前記第2延伸部パターンの幅は同じであり、
前記離間する設計上の量は、前記合計量と前記幅との和よりも大きい付記16記載の半導体装置の製造方法。
前記垂直部パターンは、前記第1延伸部パターンよりも幅が狭く、
前記第2延伸部パターンは、前記第1延伸部パターンと同じ幅を有する幅広部と、前記第1延伸部パターンの幅よりも狭い幅の幅狭部とを有し、
前記垂直部パターンによって露光された部分と、前記第2延伸部パターンの前記幅狭部によって露光された部分とが直交するように露光する、付記14から17の何れか一項に記載の半導体装置の製造方法。
前記垂直部パターンは、前記第1延伸部パターンと同じ幅を有する第1幅広部と、前記第1延伸部の幅よりも狭い幅の第1幅狭部とを有し、
前記第2延伸部パターンは、前記第1延伸部パターンと同じ幅を有する第2幅広部と、前記第1延伸部パターンの幅よりも狭い幅の第2幅狭部とを有し、
前記垂直部パターンの前記第1幅狭部によって露光された部分と、前記第2延伸部パターンの前記第2幅狭部によって露光された部分とが直交するように露光する、付記14から17の何れか一項に記載の半導体装置の製造方法。
前記第1マスクは、
前記第1延伸部パターンと前記垂直部パターンとが離間しており、前記第1延伸部パターンと前記垂直部パターンとを接続する接続部パターンを有し、
前記接続部パターンは、
前記第1延伸部パターンに対して垂直に折曲する第1連結部パターンと、
前記第1連結部パターンに対して垂直に折曲し且つ前記垂直部パターンに接続する第2連結部パターンと、を有する付記14から19の何れか一項に記載の半導体装置。
一方の端部に、直線状に延びる第1延伸部パターンと、前記第1延伸部パターンと直交する方向に延びる垂直部パターンとを有し、他方の端部に、前記第1延伸部パターンと平行な方向に延びる第2延伸部パターンを有するマスクを用いて、耐湿リングの溝形状のビアパターンを露光して半導体装置を製造する方法であって、
前記マスクを用いて露光し、
前記マスクによって露光される領域を移動し、
前記マスクを用いて露光し、
前記垂直部パターンによって露光された部分と、前記第2延伸部パターンによって露光された部分とが直交するように露光する、半導体装置の製造方法。
11 シリコン基板
20 耐湿リング
21 延伸部
21p 延伸部パターン
21a 第1延伸部
21ap 第1延伸部パターン
21b 第2延伸部
21bp 第2延伸部パターン
22 垂直部
22p 垂直部パターン
23 接続部
23p 接続部パターン
23a 第1連結部
23ap 第1連結部パターン
23b 第2連結部
23bp 第2連結部パターン
30 内部回路領域
P1 耐湿リングのプラグ部のマスク
P3 耐湿リングの配線部のマスク
D 分割領域
DL 分割線
RP1〜RP5 耐湿リングのプラグ部
RW1〜RW5 耐湿リングの配線部
CP1〜CP5 内部回路領域のプラグ部
CW1〜CW5 内部回路領域の配線部
D1〜D5 半導体装置の絶縁層
W1〜W4 半導体装置の配線層
Claims (10)
- 絶縁層内に形成された環状のプラグ部を有する耐湿リングを備え、
前記プラグ部は、
直線状に延びる第1延伸部と、
前記第1延伸部と直交する方向に延びる垂直部と、
前記垂直部と直交し、前記垂直部を超えて延びる部分を有する第2延伸部と、を有し、
前記第1延伸部と、前記第2延伸部とは離間する半導体装置。 - 前記垂直部と前記第2延伸部とは、同じ幅を有する請求項1に記載の半導体装置。
- 前記第1延伸部と前記垂直部とは離間し、
前記プラグ部は、前記第1延伸部と前記垂直部とを接続する接続部を有し、
前記接続部は、
前記第1延伸部に対して垂直に折曲する第1連結部と、
前記第1連結部に対して垂直に折曲し且つ前記垂直部に接続する第2連結部と、を有する請求項1又は2に記載の半導体装置。 - 前記第1延伸部と前記垂直部とは離間し、
前記プラグ部は、前記第1延伸部と前記垂直部とを接続する接続部を有し、
前記接続部は、前記垂直部と共に閉ループを形成する請求項1又は2に記載の半導体装置。 - 前記接続部は、
前記垂直部と同じ長さを有し、且つ前記垂直部と間隔をあけて対向し、且つ前記第1延伸部と接続する第2の垂直部と、
前記垂直部及び前記第2の垂直部の対向する端部同士を接続する一対の連結部と、
を有する請求項4に記載の半導体装置。 - 前記第1延伸部と前記垂直部とは離間し、
前記プラグ部は、前記第1延伸部と前記垂直部とを接続する接続部を有し、
前記接続部は、複数の直線状の連結部を有し、
各連結部は、それらの端部同士が鈍角を形成して接続し、
前記第1延伸部と接続する連結部は、鈍角を形成して前記第1延伸部と接続し、
前記垂直部と接続する連結部は、鈍角を形成して前記垂直部と接続する請求項1又は2に記載の半導体装置。 - 直線状に延びる第1延伸部パターンと、前記第1延伸部パターンと直交する方向に延びる垂直部パターンとを有する第1マスクと、直線状に延びる第2延伸部パターンを有する第2マスクとを用いて、耐湿リングの溝形状のビアパターンを露光して半導体装置を製造する方法であって、
前記第1マスク又は前記第2マスクの何れか一方を用いて、耐湿リングの溝形状のビアパターンを露光し、
次に、他方のマスクを用いて、耐湿リングの溝形状のビアパターンを露光し、
前記垂直部パターンによって露光された部分と、前記第2延伸部パターンによって露光された部分とが直交し、且つ前記第1延伸部パターンによって露光された部分と、前記第2延伸部パターンによって露光された部分とが離間するように露光する、半導体装置の製造方法。 - 前記垂直部パターンと前記第2延伸部パターンとは、同じ幅を有する請求項7に記載の半導体装置の製造方法。
- 前記第1延伸部パターンによって露光された部分と、前記第2延伸部パターンによって露光された部分とが離間する設計上の量は、
前記第1マスクが本来露光されるべき位置と実際に露光された位置とのずれの量と、前記第2マスクが本来露光されるべき位置と実際に露光された位置とのずれの量とを合わせた合計量よりも大きい請求項7又は8に記載の半導体装置の製造方法。 - 前記第1マスクは、
前記第1延伸部パターンと前記垂直部パターンとが離間しており、前記第1延伸部パターンと前記垂直部パターンとを接続する接続部パターンを有し、
前記接続部パターンは、
前記第1延伸部パターンに対して垂直に折曲する第1連結部パターンと、
前記第1連結部パターンに対して垂直に折曲し且つ前記垂直部パターンに接続する第2連結部パターンと、を有する請求項7から9の何れか一項に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009047253A JP5407422B2 (ja) | 2009-02-27 | 2009-02-27 | 半導体装置及びその製造方法 |
US12/702,729 US8264064B2 (en) | 2009-02-27 | 2010-02-09 | Semiconductor device |
KR1020100017977A KR101130369B1 (ko) | 2009-02-27 | 2010-02-26 | 반도체 장치 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009047253A JP5407422B2 (ja) | 2009-02-27 | 2009-02-27 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010205800A JP2010205800A (ja) | 2010-09-16 |
JP5407422B2 true JP5407422B2 (ja) | 2014-02-05 |
Family
ID=42666670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009047253A Active JP5407422B2 (ja) | 2009-02-27 | 2009-02-27 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8264064B2 (ja) |
JP (1) | JP5407422B2 (ja) |
KR (1) | KR101130369B1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104919569B (zh) | 2013-01-11 | 2017-12-22 | 瑞萨电子株式会社 | 半导体装置 |
KR102276546B1 (ko) * | 2014-12-16 | 2021-07-13 | 삼성전자주식회사 | 수분 방지 구조물 및/또는 가드 링, 이를 포함하는 반도체 장치 및 그 제조 방법 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62147729A (ja) | 1985-12-20 | 1987-07-01 | Nec Corp | 半導体装置の製造方法 |
JPH05136020A (ja) * | 1991-11-11 | 1993-06-01 | Fujitsu Ltd | 半導体装置の露光方法 |
JP3150461B2 (ja) * | 1992-12-17 | 2001-03-26 | 株式会社日立製作所 | 高集積電子回路装置とその製造方法 |
JP3502288B2 (ja) * | 1999-03-19 | 2004-03-02 | 富士通株式会社 | 半導体装置およびその製造方法 |
KR20010003523A (ko) * | 1999-06-23 | 2001-01-15 | 김영환 | 반도체소자의 퓨즈 형성방법 |
JP4118029B2 (ja) * | 2001-03-09 | 2008-07-16 | 富士通株式会社 | 半導体集積回路装置とその製造方法 |
KR100416608B1 (ko) * | 2002-01-16 | 2004-02-05 | 삼성전자주식회사 | 반도체 메모리 장치 및 그의 제조방법 |
JP2004153015A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP4434606B2 (ja) * | 2003-03-27 | 2010-03-17 | 株式会社東芝 | 半導体装置、半導体装置の製造方法 |
JP4689244B2 (ja) * | 2004-11-16 | 2011-05-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR20070022522A (ko) * | 2005-08-22 | 2007-02-27 | 삼성전자주식회사 | 반도체 메모리 장치 |
KR101005028B1 (ko) * | 2005-12-27 | 2010-12-30 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 |
JP5061520B2 (ja) * | 2006-07-18 | 2012-10-31 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体ウェーハ |
JP4842164B2 (ja) * | 2007-02-02 | 2011-12-21 | 富士通セミコンダクター株式会社 | フォトマスク及び半導体装置の製造方法 |
WO2008126268A1 (ja) * | 2007-03-30 | 2008-10-23 | Fujitsu Microelectronics Limited | 半導体装置 |
JP2010098095A (ja) * | 2008-10-16 | 2010-04-30 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
-
2009
- 2009-02-27 JP JP2009047253A patent/JP5407422B2/ja active Active
-
2010
- 2010-02-09 US US12/702,729 patent/US8264064B2/en active Active
- 2010-02-26 KR KR1020100017977A patent/KR101130369B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101130369B1 (ko) | 2012-03-27 |
US8264064B2 (en) | 2012-09-11 |
JP2010205800A (ja) | 2010-09-16 |
US20100219508A1 (en) | 2010-09-02 |
KR20100098336A (ko) | 2010-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2706410B1 (en) | Semiconductor device and method of manufacturing the same | |
EP3208846B1 (en) | Semiconductor device | |
KR100993405B1 (ko) | 반도체장치의 제조방법 | |
KR20100103469A (ko) | 집적 회로에서 사용되는 국부적 상호접속부들을 자기-정렬시키기 위한 방법, 구조 및 설계 | |
JP2008027934A (ja) | 半導体装置及びその製造方法 | |
JP2005268748A (ja) | 半導体装置及びその製造方法 | |
JP5493166B2 (ja) | 半導体装置及びその製造方法 | |
JP2011091208A (ja) | 半導体記憶装置及びその製造方法 | |
JP5407422B2 (ja) | 半導体装置及びその製造方法 | |
JP6025190B2 (ja) | Sram | |
JP4357498B2 (ja) | 位相シフトマスク | |
JP6751234B2 (ja) | 半導体装置の製造方法 | |
JP2007281197A (ja) | 半導体装置及びその製造方法 | |
JP2005026510A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010283288A (ja) | 配線形成方法及び半導体装置 | |
JP2011044660A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2010074010A (ja) | 半導体装置およびその製造方法 | |
JP2009123773A (ja) | 半導体装置、及び半導体装置製造用マスクパターン | |
JP2006013140A (ja) | 半導体装置及びその製造方法 | |
JP2008198946A (ja) | 半導体チップおよびその製造方法ならびに半導体ウエハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131021 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5407422 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |