[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5407422B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5407422B2
JP5407422B2 JP2009047253A JP2009047253A JP5407422B2 JP 5407422 B2 JP5407422 B2 JP 5407422B2 JP 2009047253 A JP2009047253 A JP 2009047253A JP 2009047253 A JP2009047253 A JP 2009047253A JP 5407422 B2 JP5407422 B2 JP 5407422B2
Authority
JP
Japan
Prior art keywords
pattern
exposed
extending
mask
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009047253A
Other languages
English (en)
Other versions
JP2010205800A (ja
Inventor
健一 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2009047253A priority Critical patent/JP5407422B2/ja
Priority to US12/702,729 priority patent/US8264064B2/en
Priority to KR1020100017977A priority patent/KR101130369B1/ko
Publication of JP2010205800A publication Critical patent/JP2010205800A/ja
Application granted granted Critical
Publication of JP5407422B2 publication Critical patent/JP5407422B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に耐湿リングを備えた半導体装置及びその製造方法に関する。
従来、図1に示すように、半導体装置100は、内部回路130と、この内部回路130を囲む環状の耐湿リング120とを有する。耐湿リング120は、内部回路130の周りに連続して形成され、水分が半導体装置100の外部から内部回路に侵入することを防止する。
半導体装置100は、半導体基板上に絶縁層と配線層とが積層されて形成される。内部回路130は、半導体基板上に形成された回路素子と、絶縁層内に形成されるプラグ部と、配線層内に形成され配線部とを有する。耐湿リング120も、同様に、絶縁層内に形成されるプラグ部と、配線層内に形成される配線部とを有する。耐湿リング120は、半導体基板上にプラグ部と配線部とが交互に積層された構造を有する。このように、耐湿リング120は、内部回路130の周りに連続して形成されると共に、半導体基板上の深さ方向においても水分の侵入を防止する壁を形成する。
また、近年、1つの半導体装置に搭載される回路素子の増加にともなって、大きな寸法を有する半導体装置が製造されている。
半導体装置の製造工程では、フォトリソグラフィ技術が用いられ、マスクの回路パターンが半導体基板上のフォトレジスト等のマスク層に露光される。そして、図2(A)に示すように、半導体装置100の寸法が、マスクによる露光部分Pmの寸法よりも大きいものが製造される場合がある。
このような場合には、例えば、図2(B)に示すように、複数のマスクPA,PB,PC,PBを作製し、これらのマスクを用いて、回路パターンが半導体基板上のマスク層に露光される。
図2(B)に示す例では、半導体装置100は、設計上4つの分割領域に分けられており、4つのマスクPA,PB,PC,PBを用いて、各分割領域が露光される。このように、複数の分割領域に分けて露光する場合、隣接する領域のパターンとの接続が問題になる。
隣接する分割領域は、一部分が重なるようにつなぎ露光が行われる。内部回路130の配線部が、隣接する分割領域に跨っている場合には、重なり部分で配線部が連続することが必要である。そのために、重なり部分では、隣接する分割領域の露光位置がずれても、隣接する分割領域の配線部が確実に接続するように、配線部を太くしたり、隣接する分割領域の配線部を交差するパターンとすることが行われる。言い換えれば、配線層を加工する各プロセスは、太い配線部などの加工も可能なように条件が設定されている。
一方、内部回路130のプラグ部は、設計上、重なり部分には配置しないようにされる。プラグ部は、小さな穴であるビアホールに導体が埋めかまれて形成される。このプラグ部が形成される絶縁層を加工する各プロセスの条件は、小さな幅を加工するのに最適化されている。
前述のように、耐湿リングは、配線層および絶縁層に形成される壁であり、隣接する分割領域に跨って連続していることが要求される。配線層に耐湿リングを形成する場合、配線層の各プロセスは、太い配線部などの加工も可能なように条件が設定されているので、公知の隣接する分割領域の配線部が確実に接続する技術を適用可能である。
これに対して、絶縁層に耐湿リングを形成する場合、上記のように、絶縁層を加工する各プロセスの条件は、小さな幅を加工するのに最適化されているため、公知の隣接する分割領域の配線部が確実に接続する技術が適用できない。以下、絶縁層に耐湿リングを形成する場合の問題点を説明する。
次に、マスクPC及びマスクPBを用いて露光される図2(B)の丸で囲まれた部分に、耐湿リングを露光する場合の例を、図3(A)〜(B)参照して以下に説明する。
図3(A)〜(C)は、従来の例による、複数のマスクを用いて耐湿リングを有する半導体装置を露光する方法を説明する図である。図3(A)及び(B)に示すパターンは、耐湿リングのプラグ部を形成するためのパターンを示す。
まず、図3(A)に示すように、耐湿リングのプラグ部のパターン121pを有するマスクPCを作製する。
次に、図3(B)に示すように、耐湿リングのプラグ部のパターン122pを有するマスクPDを作製する。
次に、図3(C)に示すように、マスクPCのパターン121pによって露光される部分と、マスクPDのパターン122pによって露光される部分とが重なるように、耐湿リングのパターンが半導体基板上のマスク層に露光される。半導体装置の設計上の分割線DLを図3(C)に示す。
図3(C)に示すように露光されたマスク層をマスクとして絶縁層には、溝形状のビアが形成され、この溝形状のビア内に導体が埋め込まれて耐湿リングのプラグ部が形成される。
特開平5−136020号公報 特開2008ー27934号公報
マスク層にマスクパターンが露光される際には、マスクパターンがマスク層に本来露光されるべき位置に対して、マスクパターンがマスク層に実際に露光された位置がずれる場合がある。
例えば、図4(A)に示すように、半導体基板上のマスク層に対して、マスクPC又はマスクPDの位置がずれてパターンが露光されると、パターン121Pによってマスク層に露光された部分と、パターン122Pによって露光された部分とが離間する場合がある。このような露光によって形成された耐湿リングは、水分の内部回路への侵入を十分に防止できない。
また、図4(B)に示すように、マスク層に対して、マスクPC又はマスクPDの位置がずれてパターンが露光されると、パターン121Pによってマスク層に露光された部分と、パターン122Pによって露光された部分とが接した状態になる場合がある。このような露光によって形成された絶縁層は、開口面積の大きな溝形状のビアを有するので、エッチング処理の際に、図4(C)に示すように、ビアの底部にエッチング不良が生じる場合がある。
従来から、複数のマスクを用いて隣合う分割領域を露光して、分割領域を跨ぐ配線層の配線部を形成する技術は開示されている。しかし、この技術を耐湿リングのプラグ部の形成に用いると、図4(B)又は図4(C)に示すような問題が生じるおそれがある。
次に、複数のマスクパターンを用いて耐湿リングを備えた半導体装置を露光する他の方法を、図5(A)〜(C)を参照して以下に説明する図である。
まず、図5(A)に示すように、耐湿リングのパターン123pを有するマスクPCを作製する。パターン123pは、一方の端部に面積の大きな矩形形状のパターンを有している。他方のマスクPDも、図5(B)に示すように、同様のパターン124pを有する。
このように、パターン123p及びパターン124pそれぞれは、対向する一方の端部に面積の大きな矩形形状のパターンを有する。そのため、図5(B)に示すように、半導体基板上のマスク層に対して、マスクPC又はマスクPDの位置がずれて露光されても、パターン123Pによってマスク層に露光された部分と、パターン124Pによって露光された部分とが離間することが防止される。
しかし、このような露光によって形成された絶縁層は、開口面積の大きな溝形状のビアを有するので、エッチング処理の際に、図5(C)に示すように、ビアの底部にエッチング不良が生じる場合がある。また、開口面積の大きな溝形状のビアに導体を埋め込む際には、導体の埋め込み不良が生じる場合がある。
上述したように、分割領域を跨いで形成された耐湿リングのプラグ部が、連続し且つ溝形状のビアの形成不良又は導体の埋め込み不良を有さないよう形成される方法は、未だ開示されていない。
本明細書では、連続し且つ溝形状のビアの形成不良又は導体の埋め込み不良を有さないプラグ部を有する耐湿リングを備えた半導体装置及びその製造方法を提供することを目的とする。
上記課題を解決するために、本明細書で開示する半導体装置の一形態によれば、絶縁層内に形成されたプラグ部を有する耐湿リングを備え、上記プラグ部は、直線状に延びる第1延伸部と、上記第1延伸部と直交する方向に延びる垂直部と、上記垂直部と直交する第2延伸部と、を有し、上記第1延伸部と、上記第2延伸部とは離間する。
また、上記課題を解決するために、本明細書で開示する半導体装置の製造方法の一形態によれば、直線状に延びる第1延伸部パターンと、上記第1延伸部パターンと直交する方向に延びる垂直部パターンとを有する第1マスクと、直線状に延びる第2延伸部パターンを有する第2マスクとを用いて、耐湿リングの溝形状のビアパターンを露光して半導体装置を製造する方法であって、上記第1マスク又は上記第2マスクの何れか一方を用いて、耐湿リングの溝形状のビアパターンを露光し、次に、他方のマスクを用いて、耐湿リングの溝形状のビアパターンを露光し、上記垂直部パターンによって露光された部分と、上記第2延伸部パターンによって露光された部分とが直交し、且つ上記第1延伸部パターンによって露光された部分と、上記第2延伸部パターンによって露光された部分とが離間するように露光する。
上述した半導体装置の一形態によれば、連続し且つ溝形状のビアの形成不良又は導体の埋め込み不良を有さないプラグ部を有する耐湿リングが形成される。
また、上述した半導体装置の製造方法の一形態によれば、連続し且つ溝形状のビアの形成不良又は導体の埋め込み不良を有さないプラグ部を有する耐湿リングを備える半導体装置を製造することができる。
従来の例による耐湿リングを備えた半導体装置を示す図である。 (A)は、マスクと、このマスクによる露光部分よりも寸法が大きい半導体装置とを示す図であり、(B)は、従来の例による、複数のマスクを用いて半導体装置を露光する方法を説明する図である。 (A)〜(C)は、従来の例による、複数のマスクを用いて耐湿リングを備えた半導体装置を露光する方法を説明する図である。 (A)は2つのマスクの位置が離間して露光された状態を示し、(B)は2つのマスクの位置が接するように露光された状態を示し、(C)は(B)の露光によって形成された溝形状のビアの断面図を示す。 (A)〜(C)は、他の方法による、複数のマスクを用いて耐湿リングを備えた半導体装置を露光する方法を説明する図である。 本明細書に開示する半導体装置の構成を示す平面図である。 図6のA−A’線断面図及びB−B’線断面図である。 図6の半導体装置における耐湿リングのプラグ部の拡大平面図である。 図6の耐湿リングのプラグ部及びこのプラグ部に隣接する配線部を示す平面図である。 耐湿リングの変形例1を示す図である。 耐湿リングの変形例2を示す図である。 耐湿リングの変形例3を示す図である。 耐湿リングの変形例4を示す図である。 耐湿リングの変形例5を示す図である。 耐湿リングの変形例6を示す図である。 (A)及び(B)は、本明細書に開示する半導体装置の製造方法の一実施形態を示す図である。 (A)及び(B)は、図16に続く工程を示す図である。 (A)及び(B)は、図17に続く工程を示す図である。 プラグ部パターンによって形成されたマスク層の露光部分を示す平面図である。 (A)及び(B)は、図19に続く工程を示す図である。 (A)及び(B)は、図20に続く工程を示す図である。 (A)及び(B)は、図21に続く工程を示す図である。 (A)及び(B)は、図22に続く工程を示す図である。 配線部パターンによって形成されたマスク層の露光部分を示す平面図である。 (A)〜(C)は、図23に続く工程を示す図である。 図25に続く工程を示す図である。 プラグ部パターンによって露光されるマスク層の露光部分を説明する図である。 プラグ部パターンによって露光されるマスク層の露光部分を説明する図である。 プラグ部パターンによって露光されるマスク層の露光部分を説明する図である。 プラグ部パターンによって露光されるマスク層の露光部分を説明する図である。 プラグ部パターンによって露光されるマスク層の露光部分を説明する図である。 プラグ部パターンによって露光されるマスク層の露光部分を説明する図である。 多重露光を用いて形成された耐湿リングのプラグ部を説明する図である。 耐湿リングのプラグ部を露光するために用いるマスクの変形例1を示す図である。 耐湿リングのプラグ部を露光するために用いるマスクの変形例2を示す図である。 耐湿リングのプラグ部を露光するために用いるマスクの変形例3を示す図である。
以下、本明細書で開示する半導体装置の好ましい実施形態を、図6〜9を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。
図6は、本明細書に開示する半導体装置の構成を示す平面図である。図7は、図6のA−A’線断面図及びB−B’線断面図である。図8は、半導体装置における耐湿リングのプラグ部の拡大平面図である。図9は、図6の耐湿リングのプラグ部及びこのプラグ部に隣接する配線部を示す平面図である。
図6に示すように、半導体装置10は、回路素子が配置される内部回路30を有する。また、半導体装置10は、内部回路30を連続して囲む環状の耐湿リング20を有する。耐湿リング20は、水分が、半導体装置10の外部から内部回路30に侵入することを防止する。
半導体装置10は多くの回路素子を備えているので大きな寸法を有している。そのため、半導体装置10の寸法は、回路パターンを露光するマスクによる露光部分の面積よりも大きい。半導体装置10は、図6に示すように、複数の分割領域Dに分けられており、分割領域ごとにマスクを用いた露光が行われて、回路全体が露光される。
分割領域Dは、設計上、半導体装置10が露光される区分ごとに半導体装置10を分けた領域である。分割領域Dごとに、マスクを用いた露光が行われる。製造された半導体装置10には、分割領域Dが存在するわけではないが、説明のために分割領域Dを点線で示している。
図7に示すように、半導体装置10は、シリコン基板11上に、複数の絶縁層D1〜D5と、絶縁層間に配置され配線層W1〜W4とを有する。各配線層と各絶縁層との間には、半導体装置10の製造工程においてエッチングストッパとして用いられたエッチングストッパ層ESが配置される。
図7では、半導体装置10の耐湿リング20を含む耐湿リング領域が、図6のA−A’線断面図として示されている。耐湿リング20は、絶縁層D1〜D5内に形成されるプラグ部RP1〜RP5と、配線層W1〜W4内に形成され且つ隣接するプラグ部と接続される配線部RW1〜RW4と、プラグ部RP5と接続される配線部RW5と、を有する。
耐湿リング20は、図7に示すように、単結晶の半導体であるシリコン基板11上にプラグ部と配線部とが連続した積層構造を有し、半導体装置10の深さ方向に亘って水分の侵入を防止する壁を形成する。
耐湿リング20の最上層にある配線部RW5は、SiO2等により形成される第1保護層CV1と、この第1保護層CV1を覆う第2保護層CV2とによって覆われる。これらの第1保護層CV1及び第2保護層CV2は、耐湿リング領域から内部回路領域に亘って、半導体装置10の全面を覆うように形成されており、耐湿リング20と共に、内部回路30内への水分の侵入を防止する。
図6に示す耐湿リング20は、具体的には、環状プラグ部RP1を平面視した形状を示している。耐湿リング20の他のプラグ部RP2〜RP5も、プラグ部RP1と同様の形状を有する。耐湿リング20の配線部を平面視した形状については、後で説明する。
図7では、半導体装置10の内部回路30を含む内部回路領域が、図6のB−B’線断面図として示されている。シリコン基板11上には、素子分離構造12で画成された素子領域上にトランジスタ13が配置される。
半導体装置10の内部回路領域は、シリコン基板11上に、絶縁層D1〜D5内に形成されるプラグ部CP1〜CP5と、配線層W1〜W4内に形成され且つ隣接するプラグ部と接続される配線部CW1〜CW4と、プラグ部CP5と接続されるCW5と、を有する。プラグ部CP1は、トランジスタ13のソース/ドレイン領域と、上層の配線部CW1とを接続する。また、図示しないが、トランジスタ13のゲート電極上面部もプラグ部によって上層の配線部と接続される。
内部回路領域の最上層の配線部CW5上には、外部からの配線を接続するための開口が設けられる。
耐湿リング20のプラグ部それぞれと、各プラグ部と同一の絶縁層内に配置される内部回路30のプラグ部とは、同時に形成される。耐湿リング20のプラグ部RP1〜RP5は、同時に形成される内部回路30のプラグ部CP1〜CP5と同じ導体によって形成される。
同様に、耐湿リング20の配線部それぞれは、各配線部と同一の配線層内に配置される内部回路30の配線部と同時に形成される。耐湿リング20の配線部RW1〜RW5は、同時に形成される内部回路30の配線部CW1〜CW5と同じ導体によって形成される。
従って、耐湿リング20は全体として導体によって形成されており、全体が同じ電位を有する。耐湿リング20の電位は、例えば、半導体装置10のグランド電位とすることができる。
耐湿リング10のプラグ部RP1の一部の平面図を図8に示す。図8では、2つの分割領域Dに配置されたプラグ部RP1の部分と、これらの分割領域に隣接するプラグ部RP1の一部分とが示されている。隣接する2つの分割領域Dは、分割線DLによって分けられる。
プラグ部RP1は、図8に示すように、Y方向に直線状に延びる延伸部21を有する。また、プラグ部RP1は、第1延伸部21aと直交しX方向に延びる垂直部22を有する。延伸部21は、一方の端部に、Y方向に直線状に延びる第1延伸部21aを有し、他方の端部に、垂直部22と直交し且つ方向に直線状に延びる第2延伸部21bを有する。
第1延伸部21aと、隣接する分割領域から分割線DLを超えて延びる第2延伸部21bとは、離間している。第1延伸部21aの延長線上に、隣接する分割領域から延びる第2延伸部21bが配置される。
耐湿リング20のプラグ部RP1を露光により形成する際には、第1延伸部21aを形成するための露光処理(第1露光処理)と、隣接する分割領域から分割線DLを超えて延びる第2延伸部21bを形成するための露光処理(第2露光処理)とは異なっている。ここで、第1露光処理によって、第1延伸部21aを形成する第1延伸部パターンがシリコン基板11上のマスク層に本来露光されるべき位置に対して、第1延伸部パターンがマスク層に実際に露光された位置のずれの量をD1とする。また、第2露光処理によって、第2延伸部21bを形成する第2延伸部パターンがマスク層に本来露光されるべき位置に対して、第2延伸部パターンがマスク層に実際に露光された位置のずれの量をD2とする。そして、第1延伸部21aと、隣接する分割領域から分割線DLを超えて延びる第2延伸部21bとが離間する設計上の量は、D1とD2とを合わせた量よりも大きくすることが好ましい。
このようにプラグ部RP1の露光を行なうことによって、マスクパターンがマスク層に露光された位置がずれた場合でも、プラグ部RP1の第1延伸部21aと、隣接する分割領域から分割線DLを超えて延びる第2延伸部21bとを、確実に離間させることができる。
また、図8に示すように、第1延伸部21aと垂直部22とは離間しており、プラグ部RP1は、第1延伸部21aと垂直部22とを接続する接続部23を有する。接続部23は、第1延伸部21aに対して垂直に折曲する第1連結部23aと、第1連結部23aに対して垂直に折曲し且つ垂直部22に接続する第2連結部23bと、を有する。
プラグ部RP1は、基本構造として、第1延伸部21a及び第2延伸部21bを有する延伸部21と、第1連結部23a及び第2連結部23bを有する接続部23と、垂直部22とを備える。第1延伸部21aと第2延伸部21bとは同じ幅を有する。第1連結部23aと第2連結部23bとは同じ幅を有する。延伸部21と、接続部23と、垂直部22とは、同じ幅を有する。
第1延伸部21a及び第2延伸部21bを有する延伸部21と、第1連結部23a及び第2連結部23bを有する接続部23と、垂直部22とは、同一の絶縁層D1内に形成される。プラグ部RW1は、下層のシリコン基板11と上層の配線部RW1とに接続される。
耐湿リング20のプラグ部RP1は、図7及び8に示すように、溝形状のビアに導体が埋め込まれて形成される。第1延伸部21a及び第2延伸部21bを有する延伸部21は、その長手方向に直交する断面で切断した場合の深さ及び幅が、内部回路30における同一の絶縁層D1に形成されるプラグ部CP1と同一の深さ及び幅を有することが好ましい。同様に、垂直部22と、第1連結部23a及び第2連結部23bを有する接続部23とは、その長手方向に直交する断面で切断した場合の深さ及び幅が、内部回路30における同一の絶縁層D1に形成されるプラグ部CP1と同一の深さ及び幅を有することが好ましい。
ここで、プラグ部CP1の深さとは、図7におけるY方向の寸法を意味し、プラグ部CP1の幅とは、図7におけるX方向の寸法を意味する。
内部回路30におけるプラグ部CP1の深さは、0.35〜1.0μmであることが好ましい。また、内部回路30におけるプラグ部CP1の幅は、0.08〜0.9μmであることが好ましい。
プラグ部CP1の深さ又は幅が、上記範囲の上限値を超えると、プラグ部を形成するビアホールを形成する際に形状不良発生するか、又は、ビアホールへの導体の埋め込み不良が発生する場合がある。
同様に、耐湿リング20の他のプラグ部RP2〜RP5に関しても、内部回路30における同一の絶縁層D1に形成されるプラグ部CP2〜CP5と同一の深さ及び幅を有することが好ましい。
なお、プラグ部CP1の深さ又は幅の下限値は、半導体装置10の製造に用いる微細加工技術によって制限される。
図9には、プラグ部RP1と共に、配線層W1内に形成される耐湿リング20の配線部RW1の一部を平面視した形状が点線で示されている。配線部RW1は、図7に示すように、プラグ部RP1が形成される絶縁層D1の上に積層された配線層W1内に配置される。配線部RW1は、下層に配置されるプラグ部RP1と、上層に配置されるプラグ部RP2とに接続される。
図9に示すように、配線部RW1は、第1延伸部21aと、垂直部22と、接続部23と、隣接する分割領域から延びる第2延伸部21bとを覆うように、Y方向に帯状に形成される。配線部RW1の全体を平面視した形状は、図示しないが、図6に示す耐湿リング20を覆うように、環状の形状を有する。図示しないが、図6において、X方向に延びるプラグ部RP1の部分を覆う配線部RW1の部分は、X方向に帯状に形成される。
耐湿リング20の他の配線部RW2〜RW5も、配線部RW1と同様の形状を有する。
上述した半導体装置10によれば、分割領域に跨る耐湿リングを複数のマスクを用いた露光によって形成する際に、マスクパターンがマスク層に露光された位置がずれた場合でも、半導体装置10は連続した耐湿リング20を備えることができる。
また、上述した半導体装置10によれば、垂直部22と、隣接する分割領域から分割線DLを超えて延びる第2延伸部21bとが直交するので、垂直部22と第2延伸部21bとが重なった部分の幅は、他のプラグ部の幅と同じである。従って、半導体装置10は、幅の広いプラグ部の部分を有さないので、耐湿リング20のプラグ部を形成する溝形状のビアの形成不良又は導体の埋め込み不良を有さない。
更に、上述した半導体装置10によれば、第1延伸部21aと、隣接する分割領域から分割線DLを超えて延びる第2延伸部21bとが重ならないので、半導体装置10は、耐湿リング20のプラグ部を形成する溝形状のビアの形成不良又は導体の埋め込み不良を有さない。
次に、上述した耐湿リング20の変形例を、図10〜15を参照して以下に説明する。
図10は、耐湿リング20の変形例1を示す図である。
図10に示すように、耐湿リング20の変形例1のプラグ部RP1aは、上述したプラグ部RP1とは異なり、3本の第1延伸部21aと、3本の第2延伸部21bとを有する。3本の第1延伸部21aは、X方向に等間隔に並行に配置される。また、3本の第2延伸部21bも、X方向に等間隔に並行に配置される。
また、プラグ部RP1aは、第1延伸部21aと垂直部22とを接続する接続部24を有し、接続部24は、垂直部22と共に閉ループを形成する。
接続部24は、垂直部22と同じ長さを有し、且つ垂直部22と間隔をあけて対向し、且つ第1延伸部21aと接続する第2の垂直部24aと、垂直部22及び第2の垂直部24aの対向する端部同士を接続する一対の連結部24bと、を有する。
第2の垂直部24aは、X方向に直線状に延びる。一対の連結部24bそれぞれは、Y方向に直線状に延びる。
3本の第1延伸部21aそれぞれは、第2の垂直部24aから垂直に延びる。また、3本の第2延伸部21bそれぞれは、垂直部22と直交する。
図10に示すように、第2延伸部21bと、第2の垂直部24aとは離間している。
耐湿リング20のプラグ部RP1aを露光により形成する際には、第1延伸部21aと共に第2の垂直部24aを形成するための露光処理(第1露光処理)と、第2延伸部21bを形成するための露光処理(第2露光処理)とは異なっている。ここで、第1露光処理によって、第2の垂直部24aを形成する第2の垂直部パターンがシリコン基板11上のマスク層に本来露光されるべき位置に対して、第2の垂直部パターンがマスク層に実際に露光された位置のずれの量をD3とする。また、第2露光処理によって、第2延伸部21bを形成する第2延伸部パターンがマスク層に本来露光されるべき位置に対して、第2延伸部パターンがマスク層に実際に露光された位置のずれの量をD4とする。そして、第2の垂直部24aと、隣接する分割領域から分割線DLを超えて延びる第2延伸部21bとが離間する設計上の量は、D3とD4とを合わせた量よりも大きくすることが好ましい。
このようにプラグ部RP1aの露光を行なうことによって、マスクパターンがマスク層に露光された位置がずれた場合でも、プラグ部RP1aの第2の垂直部24aと、隣接する分割領域から分割線DLを超えて延びる第2延伸部21bとを、確実に離間させることができる。
上述した耐湿リング20によれば、プラグ部RP1aが、3本の第1延伸部21aと、3本の第2延伸部21bとを有し、且つ、3本の第1延伸部21aと3本の第2延伸部21bとが閉ループ構造を介して接続されるので、耐湿リング20の構造がより強固となる。
また、上述した耐湿リング20によれば、第2の垂直部24aと、隣接する分割領域から分割線DLを超えて延びる第2延伸部21bとが重ならないので、半導体装置10は、耐湿リング20のプラグ部を形成する溝形状のビアの形成不良又は導体の埋め込み不良を有さない。
図11は、耐湿リング20の変形例2を示す図である。
耐湿リング20の変形例2のプラグ部RP1bでは、図10に示すプラグ部RP1aとは異なり、1つの連結部24bが閉ループ構造から除去されている。
図12は、耐湿リング20のプラグ部RP1の変形例3であるプラグ部RP1cを示す図である。
図12に示すように、プラグ部RP1cは、第1延伸部21aと垂直部22とを接続する接続部25を有する。接続部25は、図8に示すプラグ部RP1とは異なり、複数の直線状の連結部25aを有し、各連結部25aは、それらの端部同士が鈍角αを形成して接続する。また、第1延伸部21aと接続する連結部25aは、鈍角αを形成して第1延伸部21aと接続する。更に、垂直部22と接続する連結部25aは、鈍角αを形成して垂直部22と接続する。
プラグ部RP1cでは、鈍角αとして135度を用いる。なお、鈍角αの値は、他の値を有していても良い。
上述した耐湿リング20によれば、プラグ部RP1cは、第1延伸部21aと垂直部22とが、鈍角αを有する接続部25を介して接続されるので、接続部分における導体の埋め込み不良又はクラックの発生が防止される。
図13は、耐湿リング20の変形例4を示す図である。
図13に示すように、耐湿リング20の変形例3のプラグ部RP1dは、図8に示すプラグ部RP1とは異なり、接続部を有しておらず、第1延伸部21aと垂直部22とが直接接続する。
また、プラグ部RP1dでは、第2延伸部21bが、第1延伸部21aの延長線上には配置されていない。
上述した耐湿リング20によれば、プラグ部RP1dの構造が単純なので、耐湿リング20のマスクパターンの作製が容易となる。
図14は、耐湿リング20の変形例5を示す図である。
図14に示すように、耐湿リング20の変形例5のプラグ部RP1eは、図13に示すプラグ部RP1cとは異なり、3本の第1延伸部21aと、3本の第2延伸部21bとを有する。3本の第1延伸部21aは、X方向に等間隔に並行に配置される。また、3本の第2延伸部21bも、X方向に等間隔に並行に配置される。
第1延伸部21a同士の間隔と、第2延伸部21b同士の間隔とは同じであるが、第1延伸部21aは、第2延伸部21bに対して、X方向に半ピッチずれて配置されている。
3本の第1延伸部21aそれぞれは、垂直部22から垂直に延びる。また、3本の第2延伸部21bそれぞれは、垂直部22と直交する。
上述した耐湿リング20によれば、図13に示すプラグ部RP1cよりも構造がより強固となる。
図15は、耐湿リング20の変形例6を示す図である。
図15に示すように、耐湿リング20の変形例5の配線部RW1aは、図9に示す配線部RW1とは異なり、垂直部22及び接続部23を覆う部分RW1abが、その他の部分RW1aaよりも幅広に形成される。
プラグ部RP1の垂直部22及び接続部23は、延伸部21よりもX方向に幅広に形成されるので、これらの垂直部22及び接続部23を覆うように配置される配線部RW1abも、垂直部22及び接続部23と同様に、X方向に幅広に形成されている。
上述した耐湿リング20によれば、半導体装置10を製造する際にマスクパターンがずれてマスク層に露光された場合でも、配線部RW1aが、プラグ部PR1を確実に覆うように配置される。
次に、上述した半導体装置10に関して、本明細書に開示する半導体装置の製造方法の一実施形態を、図16〜図25を参照して以下に説明する。
まず、図16(A)に示すように、シリコン基板11内に素子分離構造12で画成された素子領域が形成される。続いて、素子領域上にトランジスタ13が形成される。
次に、図16(B)に示すように、エッチングストッパ層ESが、シリコン基板11上にトランジスタ13を覆うように形成される。エッチングストッパ層ESは、例えばSiNを用いて形成される。また、エッチングストッパ層ESの厚さは、例えば100nmとすることができる。
続いて、絶縁層D1が、エッチングストッパ層ES上に形成される。絶縁層D1は、例えばSiO2を用いて形成される。絶縁層D1の厚さは、例えば600nmとすることができる。続いて、絶縁層D1は、化学機械研磨法(CMP法)を用いて研磨されて平坦化される。絶縁層D1は、この研磨によって、例えば、400nmの厚さに形成される。
続いて、マスク層M1が、絶縁層D1上に形成される。マスク層M1としては、例えばフォトレジストを用いて形成される。
次に、図17(A)に示すマスクP1を用いて、耐湿リング20におけるプラグ部RP1の溝形状のビアパターンの一部が、マスク層M1に露光される。
マスクP1は、直線状に延びる延伸部パターン21pを有する。延伸部パターン21pは、一方の端部に、直線状に延びる第1延伸部パターン21apを有し、他方の端部に、第1延伸部パターン21apと平行な方向に延びる第2延伸部パターン21bpを有する。また、マスクP1は、第1延伸部パターン21apと離間し、第1延伸部パターン21apと直交する方向に延びる垂直部パターン22pを有する。
また、マスクP1は、図17(A)に示すように、第1延伸部パターン21apと垂直部パターン22pとを接続する接続部パターン23pを有する。接続部パターン23pは、第1延伸部パターン21apに対して垂直に折曲する第1連結部パターン23apと、第1連結部パターン23apに対して垂直に折曲し且つ垂直部パターン22pに接続する第2連結部パターン23bpと、を有する。
第1延伸部パターン21apと第2延伸部パターン21bpとは同じ幅を有する。第1連結部パターン23apと第2連結部パターン23bpとは同じ幅を有する。延伸部パターン21pと、接続部パターン23pと、垂直部パターン22pとは、同じ幅を有する。
図17(A)に示すマスクP1を用いた1回目の露光によって、マスク層M1に形成される露光部分P1maを図19に示す。延伸部パターン21pによって露光部分21mが形成される。露光部分21mは、第1延伸部パターン21apによって形成される露光部分21am及び第2延伸部パターン21bpによって形成される露光部分21bmを有する。また、垂直部パターン22pによって露光部分22mが形成される。更に、接続部パターン23pによって露光部分23mが形成される。露光部分23mは、第1連結部パターン23apによって形成される露光部分23am及び第2連結部パターン23bpによって形成される露光部分23bmを有する。図19には、マスクP1を用いた2回目の露光によって、マスク層M1に形成される露光部分P1mbも示されている。
なお、図19では、説明を分かり易くするために、2つの露光においてマスクP1によって露光されるマスク層M1の露光部分P1ma、P1mbの位置が、X方向において、互いにずらされて示されている。
この露光では、図19に示すように、マスクP1によって露光されるマスク層M1の露光部分P1maは、分割線DLが第2延伸部パターン21bpによって形成される露光部分21bmを跨ぐように配置される。マスクP1により露光されるマスク層M1の露光部分P1maは、隣の分割領域の一部分まで延びる。
図17(B)には、図17(A)に示すマスクP1のA−A’線の部分によって露光されたマスク層M1の断面図が示されている。マスク層M1には、マスクP1を用いた露光によって、露光部分21bmが形成される。図17(A)及び図17(B)のA−A’線は、図6のA−A’線に対応する。
次に、同じマスクP1を用いた2回目の露光が行われる。その前に、マスクP1によって露光されるマスク層M1の領域が移動される。具体的には、図19に示すように、マスクP1によって2回目に露光されるマスク層M1の露光部分P1mbは、分割線DLが第2連結部パターン23bpによって形成される露光部分23bmを跨ぐように配置される。そして、マスクP1を用いて、耐湿リング20におけるプラグ部RP1の溝形状のビアパターンの一部が、マスク層M1に露光される。
マスクP1により2回目に露光されるマスク層M1の露光部分P1mbは、隣の分割領域の一部分まで延びて、マスクP1による1回目の露光部分P1maと重なる。このように、マスクP1を用いたつなぎ露光が行われる。
図18(B)には、図18(A)に示すマスクP1のA−A’線の部分によって露光されたマスク層M1の断面図が示される。マスク層M1には、マスクP1を用いた露光によって、露光部分23bmが形成される。図18(A)及び図18(B)のA−A’線は、図6のA−A’線に対応する。
これらの2つの露光によって、図19に示すように、垂直部パターン22pによって露光されたマスク層M1の露光部分22mと、第2延伸部パターン21bpによって露光されたマスク層M1の露光部分21bmとが直交するようにマスク層M1が露光される。露光部分22mと露光部分21bmとが直交する部分は、露光部分P1maと露光部分P1mbとの重なり部分内に形成される。
また、第1延伸部パターン21apによって露光されたマスク層M1の露光部分21amと、第2延伸部パターン21bpによって露光されたマスク層M1の露光部分21bmとは離間している。
マスク層M1の他の分割領域Dも、同様にして、垂直部パターン22pによって露光されたマスク層M1の露光部分22mと、第2延伸部パターン21bpによって露光されたマスク層M1の露光部分21bmとが直交するようにマスク層M1が露光される。なお、分割領域によっては、マスクP1とは異なるパターンを有するマスクが用いられる。
また、図18(B)における露光によって、内部回路領域には、マスクP2を用いて、ビアホールパターンがマスク層M1に露光される。マスクP2は、ビアホールパターン40,41を有する。
図18(B)には、図18(A)に示すマスクP2のB−B’線の部分によって露光されたマスク層M1の断面図が示さる。図18(B)に示すように、マスク層M1には、マスクP2を用いた露光によって、露光部分40m,41mが形成される。図18(A)及び図18(B)のB−B’線は、図6のB−B’線に対応する。
マスク層M1の他の分割領域Dも、同様にして、内部回路パターンが露光される。
上述した説明では、マスクP1を用いてマスク層M1に露光領域P1maが形成された後に、露光領域P1mbが形成されたが、この順番を逆にして、マスクP1を用いてマスク層M1に露光領域P1mbが形成された後に、露光領域P1maが形成されても良い。また、2つの露光には同じマスクP1が用いられたが、別なマスクを用いて2つの露光が行なわれても良い。
次に、図20(A)に示すように、マスク層M1が現像されて、耐湿リング領域における露光部分21bm,23bmが除去され、溝形状のビアV1,V2が形成される。同様に、内部回路領域における露光部分40m、41mが除去され、ビアホールV3,V4が形成される。
次に、図20(B)に示すように、マスク層M1をマスクとして、絶縁層D1がエッチングされて、溝形状のビアV1,V2及びビアホールV3,V4の底にES層が露出する。このエッチングでは、例えば、CF系のガス、又は、多種の混合ガスを用いて、異方性エッチングが行われる。
続いて、プラズマエッチングによって、マスク層M1が灰化(アッシング)処理されて、マスク層M1が除去される。続いて、絶縁層D1をマスクとして、プラズマエッチングによって、溝形状のビアV1,V2及びビアホールV3,V4の底に露出するES層の部分が除去される。これらのプラズマエッチングでは、例えば、O2又は多種の混合ガスが用いられる。
続いて、スパッタリング等によって、溝形状のビアV1,V2及びビアホールV3,V4内及び絶縁層D1上に、TiN層が形成される。続いて、WF6ガス等を用いたCVD等によって、TiN層上にW層が形成される。TiN層の厚さは、例えば50nmとすることができる。また、W層の厚さは、例えば、400nmとすることができる。
続いて、CMP法等によって、絶縁層D1上の余分なW層及びTiN層が除去されて、図21(A)に示すように、溝形状のビアV1内に耐湿リング20のプラグ部RP1aが形成され、溝形状のビアV2内に耐湿リング20のプラグ部RP1bが形成される。プラグ部RP1a及びプラグ部RP1bは、耐湿リング20のプラグ部RP1の一部を形成する。
同時に、ビアホールV3,V4内には、内部回路30のプラグ部CP1a、CP1bが形成される。プラグ部CP1a及びプラグ部CP1bは、内部回路30のプラグ部CP1の一部を形成する。
次に、図21(A)に示すように、CVD等によって、エッチングストッパ層ESが絶縁層D1上に形成される。このエッチングストッパ層ESの厚さは、例えば50nmとすることができる。
次に、図21(B)に示すように、CVD等によって、配線層W1が、エッチングストッパ層ES上に形成される。配線層W1は、例えばSiO2を用いて形成される。配線層W1の厚さは、例えば300nmとすることができる。
続いて、マスク層M2が、配線層W1上に形成される。マスク層M2は、例えばフォトレジストを用いて形成される。
次に、図22(A)に示すマスクP3を用いて、耐湿リング20における配線部RW1の溝形状のビアを形成する配線部パターンRW1pが、マスク層M2に露光される。マスクP3は、縦長矩形の配線部パターンRW1pを有する。
図22(A)に示すマスクP3を用いた1回目の露光によって、マスク層M1に形成される露光部分P3maを図24に示す。配線部パターンRW1pによって露光部分RW1mがマスク層M1に形成される。図24には、マスクP3を用いた2回目の露光によって、マスク層M1に形成される露光部分P3mbも示されている。
なお、図24では、説明を分かり易くするために、2つの露光においてマスクP3によって露光されるマスク層M2の露光部分P3ma、P3mbの位置が、X方向において、互いにずらされて示されている。
この1回目の露光では、図24に示すように、マスクP3によって露光されるマスク層M2の露光部分P3maが、絶縁層D1内に形成されたプラグ部RP1の基本構成である延伸部21と接続部23と垂直部22とを覆うように、マスク層M2に対して配置される。プラグ部RP1の基本構成が、図24において、点線で示されている。
また、マスクP3によって露光されるマスク層M2の露光部分P3maは、分割線DLが第2延伸部21bを覆う側の一方の端部を跨ぐようにマスク層M2に対して配置される。マスクP3により露光されるマスク層M1の露光部分P3maは、隣の分割領域の一部分まで延びる。
図22(B)には、図22(A)に示すマスクP3のA−A’線の部分によって露光されたマスク層M2の断面図が示される。マスク層M2には、マスクP3を用いた露光によって、露光部分RW1mが形成される。図22(A)及び図22(B)のA−A’線は、図6のA−A’線に対応する。
次に、同じマスクP3を用いた2回目の露光が行われる。その前に、マスクP3によって露光されるマスク層M2の領域が移動される。具体的には、図24に示すように、マスクP3によって露光されるマスク層M2の露光部分P3mbは、分割線DLが垂直部22を覆う側の他方の端部を跨ぐようにマスク層M2に対して配置される。そして、マスクP3を用いて、配線部パターンRW1pが、マスク層M2に露光される。
マスクP3により2回目に露光されるマスク層M1の露光部分P3mbは、隣の分割領域の一部分まで延びて、マスクP3による1回目の露光部分P3maと重なる。このように、マスクP3を用いたつなぎ露光が行われる。
図23(B)には、図23(A)に示すマスクP3のA−A’線の部分によって露光されたマスク層M2の断面図が示される。マスク層M2には、マスクP3を用いた2回目の露光によって、露光部分RW1mが2重に露光される。図23(A)及び図23(B)のA−A’線は、図6のA−A’線に対応する。
これらの2つの露光によって、図24に示すように、Y方向に帯状に連続した露光部分RW1mが形成される。この帯状に連続した露光部分RW1mは、プラグ部RP1を覆うように形成される。
マスク層M1の他の分割領域Dも、同様にして、配線部パターンが下層のプラグ部を覆うように露光される。なお、分割領域によっては、マスクP3とは異なるパターンを有するマスクが用いられる。
また、図23(B)における露光によって、内部回路領域には、マスクP4を用いて、配線部パターンがマスク層M2に露光される。マスクP4は、配線部パターン42,43を有する。
図23(B)に示すように、マスク層M2には、マスクP4を用いた露光によって、露光部分42m,43mが形成される。図23(B)には、図23(A)に示すマスクP4のB−B’線の部分によって露光されたマスク層M2の断面図が示される。図23(A)及び図23(B)のB−B’線は、図6のB−B’線に対応する。
上述した説明では、マスクP3を用いてマスク層M1に露光領域P3maが形成された後に、露光領域P3mbが形成されたが、この順番を逆にして、マスクP3を用いてマスク層M1に露光領域P3mbが形成された後に、露光領域P3maが形成されても良い。また、2つの露光には同じマスクP3が用いられたが、別なマスクを用いて2つの露光が行われても良い。
次に、図25(A)に示すように、マスク層M2が現像されて、耐湿リング領域における露光部分RW1mが除去され、トレンチV5が形成される。同様に、内部回路領域における露光部分42m,43mが除去され、トレンチV6,V7が形成される。
次に、図25(B)に示すように、マスク層M2をマスクとして、配線層W1がエッチングされて、トレンチV5及びトレンチV6,V7の底にES層が露出する。このエッチングでは、例えば、CF系のガス、又は、多種の混合ガスを用いて、異方性エッチングが行われる。
続いて、プラズマエッチングによって、マスク層M2が灰化(アッシング)処理されて、マスク層M2が除去される。続いて、配線層W1をマスクとして、プラズマエッチングによって、トレンチV5及びトレンチV6,V7の底に露出するエッチングパ層ESの部分が除去される。これらのプラズマエッチングでは、例えば、O2又は多種の混合ガスが用いられる。
続いて、スパッタリング等によって、トレンチV5及びトレンチV6,V7内及び配線層W1上に、バリアメタルとしてのTa層が形成される。Ta層の厚さは、例えば20nmとすることができる。続いて、スパッタリング等によって、Cu層がTa層上に形成される。Cu層の厚さは、例えば80nmとすることができる。このCu層は、次に行う電解メッキの電極として用いられる。続いて、電解メッキによって、上記Cu層上に更にCu層が形成される。この電解メッキによって形成されるCu層は、例えば1μmとすることができる。
続いて、CMP法等によって、配線層W1上の余分なCu層及びTa層が除去されて、図25(C)に示すように、トレンチV5内に耐湿リング20の配線部RW1が形成される。
同時に、トレンチV6,V7内には、内部回路30の配線部CW1a、CW1bが形成される。配線部CW1a及び配線部CW1bは、内部回路30の配線部CW1を形成する。
次に、図25(C)に示すように、CVD等によって、エッチングストッパ層ESが配線層W1上に形成される。このエッチングストッパ層ESの厚さは、例えば70nmとすることができる。このエッチングストッパ層ESは、Cuの拡散を防止する。
次に、図26に示すように、耐湿リング領域には、耐湿リング20のプラグ部RP2及び配線部RW2が、配線層W1上に形成される。プラグ部RP2及び配線部RW2は、例えば、デュアルダマシン法を用いて形成される。
また、プラグ部RP2及び配線部RW2の形成と共に、絶縁層D2と、絶縁層D2上に配置されるエッチングストッパ層ESと、配線層W2と、配線層W2上に配置されるエッチングストッパ層ESとが形成される。絶縁層D2の厚さは、例えば500nmとすることができる。エッチングストッパ層ESの厚さは、例えば70nmとすることができる。配線層W2の厚さは、例えば300nmとすることができる。
プラグ部RP2を形成する溝形状のビアは、図17〜19を参照して説明したのと同様の方法を用いて形成される。
また、配線部RW2を形成する溝形状のビアは、図22〜24を参照して説明したのと同様の方法を用いて形成される。
また、内部回路領域には、プラグ部RP2及び配線部RW2が形成されるのと共に、プラグ部CP2及び配線部CW2が形成される。
次に、上述したのと同様の方法を用いて、絶縁層D3〜D5と、配線層W3〜W4と、各エッチングストッパ層ESと、耐湿リング20のプラグ部RP3〜RP5及び配線部RW3〜RW4と、内部回路30のプラグ部CP3〜CP5及び配線部CW3〜CW4とが形成される。
最上層にある耐湿リング20の配線部RW5及び内部回路30の配線部CW5は、AlCu層がTiN層よって挟まれて形成される。
続いて、最上層にある耐湿リング20の配線部RW5及び内部回路30の配線部CW5を覆うように、第1保護層CV1と第2保護層CV2とが順番に積層されて、図6に示す半導体装置10が形成される。
次に、図19に示した2つの露光によって、耐湿リング20のプラグ部RP1の溝形状のビアがマスク層M1に露光される際の露光部分の好ましい位置関係を、図27〜32を参照して以下に説明する。
図19に示す露光部分の部分拡大図を図27に示す。
図27において、第2延伸部パターン21bpによって形成される露光部分21bmは、図19における1回目の露光によって形成される。また、露光部分21amと、露光部分22mと、露光部分23am及び23bmを有する露光部分23mとは、図19における2回目の露光によって形成される。
マスク層M1に形成された各露光部分21bm、21am、22m、23mは、幅d1を有する
1回目の露光において、マスクP1がマスク層M1に本来露光されるべき位置に対して、マスクP1がマスク層M1に実際に露光された位置のずれの最大量をD5とする。また、2回目の露光において、マスクP1がマスク層M1に本来露光されるべき位置に対して、マスクP1がマスク層P3に実際に露光された位置のずれの最大量をD6とする。そして、ずれの最大量D5とD6とを合わせた合計量をDmとする。このDmは、2つの露光によって形成される露光部分間の相対的なずれの最大量である。また、ずれの最大量Dmは、X方向及びY方向において同じ値を有するとする。
そして、第2延伸部パターン21bpによって露光された露光部分21bmと、第2連結部パターン23bpによって露光された露光部分23bmとが離間するX方向における設計上の量T1は、T1>Dm+d1の関係を満たすことが好ましい。
同様に、第1延伸部パターン21apによって露光される露光部分21amと、第2延伸部パターン21bpによって露光された露光部分21bmとが離間するY方向における設計上の量T2は、T2>Dm+d1の関係を満たすことが好ましい。
T1又はT2が上記関係を満たすことによって、2つの露光部分間の相対的なずれの量が、X方向又はY方向において最大量Dmとなった場合でも、図28に示すように、露光部分21bmが、露光部分22m以外の他の露光部分と重なることが防止される。
従って、露光部分21bmによって形成される第2延伸部21bが、垂直部22以外の他のプラグ部の部分と重なることが防止される。
また、図29に示すように、第2延伸部パターン21bpによって露光された露光部分21bmと、垂直部パターン22pによって露光されたマスク層M1の露光部分22mの自由端とが離間するX方向における設計上の量T3は、T3>Dmーd1の関係を満たすことが好ましい。
同様に、第2延伸部パターン21bpによって露光された露光部分21bmの自由端が、垂直部パターン22pによって露光された露光部分22mから突出するY方向における設計上の量T4は、T4>Dmーd1の関係を満たすことが好ましい。
T3又はT4が上記関係を満たすことによって、2つの露光部分間の相対的なずれの量が、X方向又はY方向において最大量Dmとなった場合でも、図30に示すように、露光部分21bmと露光部分22mとの接続が保証される。
従って、露光部分21bmによって形成される第2延伸部21bが、垂直部22と接続されることが保証される。
さて、T3又はT4が上記関係を満たしていても、2つの露光部分間の相対的なずれの量が、X方向及びY方向において最大量Dmとなった場合には、図31に示すように、露光部分21bmと露光部分22mとが接続されないおそれがある。
そこで、上記T3は、更には、T3>Dmーd1+d1=Dmの関係を満たすことが好ましい。同様に、上記T4は、更には、T4>Dmーd1+d1=Dmの関係を満たすことが好ましい。
T3又はT4が上記の関係を満たすことによって、2つの露光部分間の相対的なずれの量が、X方向及びY方向において最大量Dmとなった場合でも、図32に示すように、露光部分21bmと露光部分22mとの接続が確実に保証される。
従って、露光部分21bmによって形成される第2延伸部21bが、垂直部22と接続されることが確実に保証される。
上述した本実施形態の半導体装置の製造方法によれば、分割領域に跨る耐湿リングを複数のマスクを用いた露光によって形成する際に、マスクパターンがマスク層に露光された位置がずれた場合でも、垂直部22と第2延伸部21bとが確実に直交する。従って、連続した耐湿リング20を備える半導体装置10を製造することができる。
また、本実施形態の半導体装置の製造方法によれば、垂直部22と、隣接する分割領域から分割線DLを超えて延びる第2延伸部21bとが直交して形成されるので、垂直部22と第2延伸部21bとが重なった部分の幅は、他のプラグ部の幅と同じである。従って、幅の広い溝形状のビアが形成されないので、耐湿リング20のプラグ部を形成する溝形状のビアの形成不良又は導体の埋め込み不良の発生が防止される。
更に、本実施形態の半導体装置の製造方法によれば、第1延伸部21aと、第2延伸部21bとが重ならない。また、第1延伸部21aと、接続部23とが重ならない。そのため、幅の広い溝形状のビアが形成されないので、耐湿リング20のプラグ部を形成する溝形状のビアの形成不良又は導体の埋め込み不良の発生が防止される。
上述した本実施形態の半導体装置の製造方法の説明は、耐湿リング20におけるプラグ部RP1の溝形状のビアを露光する場合を例に挙げて説明されたが、上述した説明は、耐湿リング20の他のプラグ部を形成する場合にも適用される。
次に、上述した耐湿リングのプラグ部RP1の溝形状のビアを露光するのに用いたマスクP1の変形例を、図33〜36を参照して以下に説明する。
図33は、マスクP1を用いた2回の露光によって形成されたプラグ部RP1の一部を示す平面図である。第2延伸部21bと、垂直部22とが重なる部分は、2回の露光がマスク層M1の同じ部分に対して行われる。
1回の露光でも、照射の広がりによって、マスク層M1の露光部分の周辺では若干の広がりを持って露光される。マスク層M1の同じ部分に2回の露光が行われた場合には、露光部分の周辺における露光量が更に増加するので、現像後における溝の広がりが設計値よりも大きくなる場合がある。
従って、2回の露光が行われたマスク層M1の露光部分において、現像後に形成される溝形状のビアが、図33の丸Cで囲まれた部分に示すように、溝の幅が広がって形成される場合がある。このように、耐湿リング20のプラグ部RP1には、設計値よりも幅の広い部分が形成される場合がある。
そこで、マスク層M1の同じ部分に2回の露光が行われた場合でも、プラグ部RP1に幅の広い部分が生じることを防止するためのマスクP1の変形例を以下に説明する。
図34は、マスクP1の変形例1を示す図である。
変形例1のマスクP1aは、第1延伸部パターン21apと、第1連結部23apと、第2連結部23bpとが、幅d1を有する。
マスクP1aの垂直部パターン22pは、第1延伸部パターン21apよりも幅が狭く、幅d2を有する。図34の点線は、幅d1を有する場合の垂直部パターンを示す。幅d2は、d2<d1の関係を満たす。
マスクP1aの第2延伸部パターン21bpは、第1延伸部パターン21apと同じ幅d1を有する幅広部21bp1と、第1延伸部パターン21apの幅よりも狭い幅d3の幅狭部21bp2とを有する。幅d3は、d3<d1の関係を満たす。
そして、マスクP1aを用いて、マスク層M1を露光する際には、垂直部パターン22pによって露光されたマスク層M1の露光部分と、第2延伸部パターン21bpの幅狭部21bp2によって露光されたマスク層M1の露光部分とが直交するようにマスク層M1が露光される。
垂直部パターン22pの幅d2及び幅狭部21bp2の幅d3は、幅d1と共に、プラグ部RP1に幅の広い部分が生じないように、露光条件等により適宜設定される。幅d2と幅d3は同じにしても良い。
図35は、マスクP1の変形例2を示す図である。
変形例2のマスクP1bは、第1延伸部パターン21apと、第1連結部23apと、第2連結部23bpとが、幅d1を有する。
変形例2のマスクP1bの垂直部パターン22pは、第1延伸部パターン21apと同じ幅d1を有する第1幅広部22p1と、第1延伸部パターン21apの幅よりも狭い幅d2の第1幅狭部22p2とを有する。幅d2は、d2<d1の関係を満たす。
また、マスクP1bの第2延伸部パターン21bpは、第1延伸部パターン21apと同じ幅d1を有する第2幅広部21bp1と、第1延伸部パターン21apの幅よりも狭い幅d3の第2幅狭部21bp2とを有する。幅d3は、d3<d1の関係を満たす。
そして、マスクP1aを用いて、マスク層M1を露光する際には、垂直部パターン22pの第1幅狭部22p2によって露光されたマスク層M1の露光部分と、第2延伸部パターン21bpの第2幅狭部21bp2によって露光されたマスク層M1の露光部分とが直交するようにマスク層M1が露光される。
第1幅狭部22p2の幅d2及び第2幅狭部21bp2の幅d3は、幅d1と共に、プラグ部RP1に幅の広い部分が生じないように、露光条件等により適宜設定される。幅d2と幅d3は同じにしても良い。
図36は、マスクP1の変形例3を示す図である。
変形例3のマスクP1cは、第1延伸部パターン21apと、第1連結部23apと、第2連結部23bpとが、幅d1を有する。
マスクP1cは、上述した図35に示すマスクP1bとは異なり、垂直部パターン22pの第1幅狭部22p2が、中央の幅が狭まった第1括れ部22p3を有する。第1括れ部22p3は幅d4を有し、この幅d4は、d4<d2の関係を満たす。
また、マスクP1cは、上述した図35に示すマスクP1bとは異なり、第2延伸部パターン21bpの第2幅狭部21bp2が、中央の幅が狭まった第2括れ部21bp3を有する。第2括れ部21bp3は幅d5を有し、この幅d5は、d5<d3の関係を満たす。
第1括れ部22p3の幅d4及び第2延伸部パターン21bpの第2括れ部21bp3の幅d5は、幅d1、d2,d3と共に、プラグ部RP1に幅の広い部分が生じないように、露光条件等により適宜設定される。幅d2と幅d3は同じにしても良い。また、幅d4と幅d5は同じにしても良い。
上述したマスクP1の変形例の説明は、耐湿リング20の他のプラグ部を形成する場合にも適用される。
本発明では、上述した各実施形態の半導体装置及びその製造方法は、本発明の趣旨を逸脱しない限り適宜変更が可能である。
以上の上述した複数の実施形態に関し、更に以下の付記を開示する。
(付記1)
絶縁層内に形成された環状のプラグ部を有する耐湿リングを備え、
前記プラグ部は、
直線状に延びる第1延伸部と、
前記第1延伸部と直交する方向に延びる垂直部と、
前記垂直部と直交する第2延伸部と、を有し、
前記第1延伸部と、前記第2延伸部とは離間する半導体装置。
(付記2)
前記垂直部と前記第2延伸部とは、同じ幅を有する付記1に記載の半導体装置。
(付記3)
前記第1延伸部を形成するための第1露光処理と、前記第2延伸部を形成するための第2露光処理とは異なる露光処理であり、
前記第1延伸部と、前記第2延伸部とが離間する設計上の量は、
前記第1露光処理によって、前記第1延伸部を形成する第1延伸部パターンがマスク層に本来露光されるべき位置に対して、前記第1延伸部パターンが前記マスク層に実際に露光された位置のずれの量と、前記第2露光処理によって、前記第2延伸部を形成する第2延伸部パターンが前記マスク層に本来露光されるべき位置に対して、前記第2延伸部パターンが前記マスク層に実際に露光された位置のずれの量とを合わせた量よりも大きい付記2に記載の半導体装置。
(付記4)
前記第1延伸部と前記垂直部とは離間し、
前記プラグ部は、前記第1延伸部と前記垂直部とを接続する接続部を有し、
前記接続部は、
前記第1延伸部に対して垂直に折曲する第1連結部と、
前記第1連結部に対して垂直に折曲し且つ前記垂直部に接続する第2連結部と、を有する付記1から3の何れか一項に記載の半導体装置。
(付記5)
前記第1延伸部と前記垂直部とは離間し、
前記プラグ部は、前記第1延伸部と前記垂直部とを接続する接続部を有し、
前記接続部は、前記垂直部と共に閉ループを形成する付記3に記載の半導体装置。
(付記6)
前記接続部は、
前記垂直部と同じ長さを有し、且つ前記垂直部と間隔をあけて対向し、且つ前記第1延伸部と接続する第2の垂直部と、
前記垂直部及び前記第2の垂直部の対向する端部同士を接続する一対の連結部と、
を有する付記5に記載の半導体装置。
(付記7)
前記第2延伸部と、前記第2の垂直部とは離間する付記6に記載の半導体装置。
(付記8)
前記第2の垂直部を形成する第2の垂直部パターンは、前記第1延伸部パターンと共に前記マスク層に前記第1露光処理によって形成され、
前記第2の垂直部と前記第2延伸部とが離間する設計上の量は、
前記第1露光処理によって、前記第2の垂直部を形成する前記第2の垂直部パターンがマスク層に本来露光されるべき位置に対して、前記第2の垂直部パターンが前記マスク層に実際に露光された位置のずれの量と、前記第2露光処理によって、前記第2延伸部を形成する前記第2延伸部パターンが前記マスク層に本来露光されるべき位置に対して、前記第2延伸部パターンが前記マスク層に実際に露光された位置のずれの量とを合わせた量よりも大きい付記7に記載の半導体装置。
(付記9)
前記第1延伸部と前記垂直部とは離間し、
前記プラグ部は、前記第1延伸部と前記垂直部とを接続する接続部を有し、
前記接続部は、複数の直線状の連結部を有し、
各連結部は、それらの端部同士が鈍角を形成して接続し、
前記第1延伸部と接続する連結部は、鈍角を形成して前記第1延伸部と接続し、
前記垂直部と接続する連結部は、鈍角を形成して前記垂直部と接続する付記1から3の何れか一項に記載の半導体装置。
(付記10)
前記半導体装置は、複数の前記絶縁層と、前記絶縁層間に配置される配線層とを有し、
前記耐湿リングは、前記絶縁層内に形成される前記プラグ部と、前記配線層内に形成され且つ隣接する前記プラグ部と接続される配線部と、を有し、
前記第1延伸部と、前記垂直部と、前記第2延伸部と、前記接続部とが、同一の前記絶縁層内に形成される付記4から9の何れか一項に記載の半導体装置。
(付記11)
前記絶縁層と隣接する前記配線層内の前記配線部が、前記第1延伸部と、前記垂直部と、前記接続部と、前記第2延伸部とを覆うように形成される付記10に記載の半導体装置。
(付記12)
前記配線部は、前記垂直部及び前記接続部を覆う部分が、その他の部分よりも幅広に形成される付記11に記載の半導体装置。
(付記13)
前記半導体装置は、前記耐湿リングによって囲まれ、且つ回路素子が配置される内部回路を有し、
前記第1延伸部と、前記垂直部と、前記接続部と、前記第2延伸部とは、前記内部回路における同一の絶縁層に形成されるプラグ部と同一の深さ及び幅を有する付記10から12の何れか一項に記載の半導体装置。
(付記14)
直線状に延びる第1延伸部パターンと、前記第1延伸部パターンと直交する方向に延びる垂直部パターンとを有する第1マスクと、直線状に延びる第2延伸部パターンを有する第2マスクとを用いて、耐湿リングの溝形状のビアパターンを露光して半導体装置を製造する方法であって、
前記第1マスク又は前記第2マスクの何れか一方を用いて、耐湿リングの溝形状のビアパターンを露光し、
次に、他方のマスクを用いて、耐湿リングの溝形状のビアパターンを露光し、
前記垂直部パターンによって露光された部分と、前記第2延伸部パターンによって露光された部分とが直交し、且つ前記第1延伸部パターンによって露光された部分と、前記第2延伸部パターンによって露光された部分とが離間するように露光する、半導体装置の製造方法。
(付記15)
前記垂直部パターンと前記第2延伸部パターンとは、同じ幅を有する付記14に記載の半導体装置の製造方法。
(付記16)
前記第1延伸部パターンによって露光された部分と、前記第2延伸部パターンによって露光された部分とが離間する設計上の量は、
前記第1マスクが本来露光されるべき位置に対して、前記第1マスク実際に露光された位置のずれの量と、前記第2マスクが本来露光されるべき位置に対して、前記第2マスクが実際に露光された位置のずれの量とを合わせた合計量よりも大きい付記15に記載の半導体装置の製造方法。
(付記17)
前記第1延伸部パターン及び前記第2延伸部パターンの幅は同じであり、
前記離間する設計上の量は、前記合計量と前記幅との和よりも大きい付記16記載の半導体装置の製造方法。
(付記18)
前記垂直部パターンは、前記第1延伸部パターンよりも幅が狭く、
前記第2延伸部パターンは、前記第1延伸部パターンと同じ幅を有する幅広部と、前記第1延伸部パターンの幅よりも狭い幅の幅狭部とを有し、
前記垂直部パターンによって露光された部分と、前記第2延伸部パターンの前記幅狭部によって露光された部分とが直交するように露光する、付記14から17の何れか一項に記載の半導体装置の製造方法。
(付記19)
前記垂直部パターンは、前記第1延伸部パターンと同じ幅を有する第1幅広部と、前記第1延伸部の幅よりも狭い幅の第1幅狭部とを有し、
前記第2延伸部パターンは、前記第1延伸部パターンと同じ幅を有する第2幅広部と、前記第1延伸部パターンの幅よりも狭い幅の第2幅狭部とを有し、
前記垂直部パターンの前記第1幅狭部によって露光された部分と、前記第2延伸部パターンの前記第2幅狭部によって露光された部分とが直交するように露光する、付記14から17の何れか一項に記載の半導体装置の製造方法。
(付記20)
前記第1マスクは、
前記第1延伸部パターンと前記垂直部パターンとが離間しており、前記第1延伸部パターンと前記垂直部パターンとを接続する接続部パターンを有し、
前記接続部パターンは、
前記第1延伸部パターンに対して垂直に折曲する第1連結部パターンと、
前記第1連結部パターンに対して垂直に折曲し且つ前記垂直部パターンに接続する第2連結部パターンと、を有する付記14から19の何れか一項に記載の半導体装置。
(付記21)
一方の端部に、直線状に延びる第1延伸部パターンと、前記第1延伸部パターンと直交する方向に延びる垂直部パターンとを有し、他方の端部に、前記第1延伸部パターンと平行な方向に延びる第2延伸部パターンを有するマスクを用いて、耐湿リングの溝形状のビアパターンを露光して半導体装置を製造する方法であって、
前記マスクを用いて露光し、
前記マスクによって露光される領域を移動し、
前記マスクを用いて露光し、
前記垂直部パターンによって露光された部分と、前記第2延伸部パターンによって露光された部分とが直交するように露光する、半導体装置の製造方法。
10 半導体装置
11 シリコン基板
20 耐湿リング
21 延伸部
21p 延伸部パターン
21a 第1延伸部
21ap 第1延伸部パターン
21b 第2延伸部
21bp 第2延伸部パターン
22 垂直部
22p 垂直部パターン
23 接続部
23p 接続部パターン
23a 第1連結部
23ap 第1連結部パターン
23b 第2連結部
23bp 第2連結部パターン
30 内部回路領域
P1 耐湿リングのプラグ部のマスク
P3 耐湿リングの配線部のマスク
D 分割領域
DL 分割線
RP1〜RP5 耐湿リングのプラグ部
RW1〜RW5 耐湿リングの配線部
CP1〜CP5 内部回路領域のプラグ部
CW1〜CW5 内部回路領域の配線部
D1〜D5 半導体装置の絶縁層
W1〜W4 半導体装置の配線層

Claims (10)

  1. 絶縁層内に形成された環状のプラグ部を有する耐湿リングを備え、
    前記プラグ部は、
    直線状に延びる第1延伸部と、
    前記第1延伸部と直交する方向に延びる垂直部と、
    前記垂直部と直交し、前記垂直部を超えて延びる部分を有する第2延伸部と、を有し、
    前記第1延伸部と、前記第2延伸部とは離間する半導体装置。
  2. 前記垂直部と前記第2延伸部とは、同じ幅を有する請求項1に記載の半導体装置。
  3. 前記第1延伸部と前記垂直部とは離間し、
    前記プラグ部は、前記第1延伸部と前記垂直部とを接続する接続部を有し、
    前記接続部は、
    前記第1延伸部に対して垂直に折曲する第1連結部と、
    前記第1連結部に対して垂直に折曲し且つ前記垂直部に接続する第2連結部と、を有する請求項1又は2に記載の半導体装置。
  4. 前記第1延伸部と前記垂直部とは離間し、
    前記プラグ部は、前記第1延伸部と前記垂直部とを接続する接続部を有し、
    前記接続部は、前記垂直部と共に閉ループを形成する請求項1又は2に記載の半導体装置。
  5. 前記接続部は、
    前記垂直部と同じ長さを有し、且つ前記垂直部と間隔をあけて対向し、且つ前記第1延伸部と接続する第2の垂直部と、
    前記垂直部及び前記第2の垂直部の対向する端部同士を接続する一対の連結部と、
    を有する請求項4に記載の半導体装置。
  6. 前記第1延伸部と前記垂直部とは離間し、
    前記プラグ部は、前記第1延伸部と前記垂直部とを接続する接続部を有し、
    前記接続部は、複数の直線状の連結部を有し、
    各連結部は、それらの端部同士が鈍角を形成して接続し、
    前記第1延伸部と接続する連結部は、鈍角を形成して前記第1延伸部と接続し、
    前記垂直部と接続する連結部は、鈍角を形成して前記垂直部と接続する請求項1又は2に記載の半導体装置。
  7. 直線状に延びる第1延伸部パターンと、前記第1延伸部パターンと直交する方向に延びる垂直部パターンとを有する第1マスクと、直線状に延びる第2延伸部パターンを有する第2マスクとを用いて、耐湿リングの溝形状のビアパターンを露光して半導体装置を製造する方法であって、
    前記第1マスク又は前記第2マスクの何れか一方を用いて、耐湿リングの溝形状のビアパターンを露光し、
    次に、他方のマスクを用いて、耐湿リングの溝形状のビアパターンを露光し、
    前記垂直部パターンによって露光された部分と、前記第2延伸部パターンによって露光された部分とが直交し、且つ前記第1延伸部パターンによって露光された部分と、前記第2延伸部パターンによって露光された部分とが離間するように露光する、半導体装置の製造方法。
  8. 前記垂直部パターンと前記第2延伸部パターンとは、同じ幅を有する請求項7に記載の半導体装置の製造方法。
  9. 前記第1延伸部パターンによって露光された部分と、前記第2延伸部パターンによって露光された部分とが離間する設計上の量は、
    前記第1マスクが本来露光されるべき位置と実際に露光された位置のずれの量と、前記第2マスクが本来露光されるべき位置と実際に露光された位置のずれの量とを合わせた合計量よりも大きい請求項7又は8に記載の半導体装置の製造方法。
  10. 前記第1マスクは、
    前記第1延伸部パターンと前記垂直部パターンとが離間しており、前記第1延伸部パターンと前記垂直部パターンとを接続する接続部パターンを有し、
    前記接続部パターンは、
    前記第1延伸部パターンに対して垂直に折曲する第1連結部パターンと、
    前記第1連結部パターンに対して垂直に折曲し且つ前記垂直部パターンに接続する第2連結部パターンと、を有する請求項7から9の何れか一項に記載の半導体装置の製造方法
JP2009047253A 2009-02-27 2009-02-27 半導体装置及びその製造方法 Active JP5407422B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009047253A JP5407422B2 (ja) 2009-02-27 2009-02-27 半導体装置及びその製造方法
US12/702,729 US8264064B2 (en) 2009-02-27 2010-02-09 Semiconductor device
KR1020100017977A KR101130369B1 (ko) 2009-02-27 2010-02-26 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009047253A JP5407422B2 (ja) 2009-02-27 2009-02-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010205800A JP2010205800A (ja) 2010-09-16
JP5407422B2 true JP5407422B2 (ja) 2014-02-05

Family

ID=42666670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009047253A Active JP5407422B2 (ja) 2009-02-27 2009-02-27 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8264064B2 (ja)
JP (1) JP5407422B2 (ja)
KR (1) KR101130369B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104919569B (zh) 2013-01-11 2017-12-22 瑞萨电子株式会社 半导体装置
KR102276546B1 (ko) * 2014-12-16 2021-07-13 삼성전자주식회사 수분 방지 구조물 및/또는 가드 링, 이를 포함하는 반도체 장치 및 그 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62147729A (ja) 1985-12-20 1987-07-01 Nec Corp 半導体装置の製造方法
JPH05136020A (ja) * 1991-11-11 1993-06-01 Fujitsu Ltd 半導体装置の露光方法
JP3150461B2 (ja) * 1992-12-17 2001-03-26 株式会社日立製作所 高集積電子回路装置とその製造方法
JP3502288B2 (ja) * 1999-03-19 2004-03-02 富士通株式会社 半導体装置およびその製造方法
KR20010003523A (ko) * 1999-06-23 2001-01-15 김영환 반도체소자의 퓨즈 형성방법
JP4118029B2 (ja) * 2001-03-09 2008-07-16 富士通株式会社 半導体集積回路装置とその製造方法
KR100416608B1 (ko) * 2002-01-16 2004-02-05 삼성전자주식회사 반도체 메모리 장치 및 그의 제조방법
JP2004153015A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置及びその製造方法
JP4434606B2 (ja) * 2003-03-27 2010-03-17 株式会社東芝 半導体装置、半導体装置の製造方法
JP4689244B2 (ja) * 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
KR20070022522A (ko) * 2005-08-22 2007-02-27 삼성전자주식회사 반도체 메모리 장치
KR101005028B1 (ko) * 2005-12-27 2010-12-30 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치
JP5061520B2 (ja) * 2006-07-18 2012-10-31 富士通セミコンダクター株式会社 半導体装置及び半導体ウェーハ
JP4842164B2 (ja) * 2007-02-02 2011-12-21 富士通セミコンダクター株式会社 フォトマスク及び半導体装置の製造方法
WO2008126268A1 (ja) * 2007-03-30 2008-10-23 Fujitsu Microelectronics Limited 半導体装置
JP2010098095A (ja) * 2008-10-16 2010-04-30 Sony Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR101130369B1 (ko) 2012-03-27
US8264064B2 (en) 2012-09-11
JP2010205800A (ja) 2010-09-16
US20100219508A1 (en) 2010-09-02
KR20100098336A (ko) 2010-09-06

Similar Documents

Publication Publication Date Title
EP2706410B1 (en) Semiconductor device and method of manufacturing the same
EP3208846B1 (en) Semiconductor device
KR100993405B1 (ko) 반도체장치의 제조방법
KR20100103469A (ko) 집적 회로에서 사용되는 국부적 상호접속부들을 자기-정렬시키기 위한 방법, 구조 및 설계
JP2008027934A (ja) 半導体装置及びその製造方法
JP2005268748A (ja) 半導体装置及びその製造方法
JP5493166B2 (ja) 半導体装置及びその製造方法
JP2011091208A (ja) 半導体記憶装置及びその製造方法
JP5407422B2 (ja) 半導体装置及びその製造方法
JP6025190B2 (ja) Sram
JP4357498B2 (ja) 位相シフトマスク
JP6751234B2 (ja) 半導体装置の製造方法
JP2007281197A (ja) 半導体装置及びその製造方法
JP2005026510A (ja) 半導体装置および半導体装置の製造方法
JP2010283288A (ja) 配線形成方法及び半導体装置
JP2011044660A (ja) 半導体装置及び半導体装置の製造方法
JP2010074010A (ja) 半導体装置およびその製造方法
JP2009123773A (ja) 半導体装置、及び半導体装置製造用マスクパターン
JP2006013140A (ja) 半導体装置及びその製造方法
JP2008198946A (ja) 半導体チップおよびその製造方法ならびに半導体ウエハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131021

R150 Certificate of patent or registration of utility model

Ref document number: 5407422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250