JP5405039B2 - Current confinement type light emitting device and manufacturing method thereof - Google Patents
Current confinement type light emitting device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5405039B2 JP5405039B2 JP2008092912A JP2008092912A JP5405039B2 JP 5405039 B2 JP5405039 B2 JP 5405039B2 JP 2008092912 A JP2008092912 A JP 2008092912A JP 2008092912 A JP2008092912 A JP 2008092912A JP 5405039 B2 JP5405039 B2 JP 5405039B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- semiconductor layer
- type semiconductor
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 127
- 239000000758 substrate Substances 0.000 claims description 57
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 238000010438 heat treatment Methods 0.000 claims description 13
- 229910052737 gold Inorganic materials 0.000 claims description 11
- 229910052709 silver Inorganic materials 0.000 claims description 11
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 19
- 230000000052 comparative effect Effects 0.000 description 10
- 238000000605 extraction Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 7
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910015367 Au—Sb Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010549 co-Evaporation Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000002517 constrictor effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Description
本発明は、特に大電流にわたって内部量子効率ならびに光取り出し効率を向上させることができるとともに、高光出力性能の発光強度と信頼性を両立させた電流狭窄型発光素子およびその製造方法に関するものである。 The present invention relates to a current-confined light-emitting element capable of improving internal quantum efficiency and light extraction efficiency over a large current, and having both light emission intensity and reliability with high light output performance, and a method for manufacturing the same.
近年、自動車のヘッドランプやブレーキランプ、または信号機への応用など、LED(半導体発光素子)の用途の多様化と共に、LEDの高出力化および大電流での使用が求められている。 In recent years, with the diversification of uses of LED (semiconductor light-emitting elements) such as application to automobile headlamps, brake lamps, and traffic lights, use of LEDs with high output and large current is required.
一般に、LEDは、基板上に発光部を含む半導体層が積層され、その半導体層積層基板の下面および上面に第1電極層と下面に第2電極層がそれぞれ設けられ、その間に、p型半導体層のような第1導電型半導体層、n型半導体層のような第2導電型半導体層、およびこれらの半導体層間の活性層(発光部)を具える構造を有する。 In general, in a LED, a semiconductor layer including a light emitting portion is stacked on a substrate, and a first electrode layer and a second electrode layer are provided on the lower surface and the upper surface of the semiconductor layer stacked substrate, respectively, and a p-type semiconductor is interposed therebetween. It has a structure including a first conductive semiconductor layer such as a layer, a second conductive semiconductor layer such as an n-type semiconductor layer, and an active layer (light emitting portion) between these semiconductor layers.
LEDに電流を注入した場合、活性層で発生した光子は、全方位に進むが、そのうち第1電極層に達したものは、第1電極層の電極材料に吸収および反射され、LED外部へ光として出力されない。特にMOCVD(Metal Organic Chemical Vapor Deposition)法などにより積層された薄膜の半導体層では、第1電極層の配設直下位置の活性層で発生した光の大部分が第1電極層に吸収および反射され、光取り出し効率が大幅に低下するという問題があった。 When current is injected into the LED, photons generated in the active layer travel in all directions, but those that reach the first electrode layer are absorbed and reflected by the electrode material of the first electrode layer, and light is emitted to the outside of the LED. Is not output as. In particular, in a thin-film semiconductor layer laminated by the MOCVD (Metal Organic Chemical Deposition) method or the like, most of the light generated in the active layer immediately below the first electrode layer is absorbed and reflected by the first electrode layer. There has been a problem that the light extraction efficiency is greatly reduced.
そこで、第1電極層での光の遮蔽による出力低下は、例えば第1電極層の配設直下位置に位置していない活性層により多くの電流を導くことで改善される。光子の発生位置である活性層が、第1電極層の配設直下位置から離れた位置にあるほど、発生した光の第1電極層による遮蔽の影響を少なくすることができる。 Therefore, the output reduction due to light shielding at the first electrode layer is improved by, for example, introducing a larger amount of current to the active layer that is not positioned immediately below the first electrode layer. The more the active layer that is the photon generation position is located farther from the position immediately below the first electrode layer, the less the influence of the generated light that is blocked by the first electrode layer.
また、活性層の特定の領域のみに電流を集中させる電流狭窄領域は、そこに注入した電子とホールを集中することで、キャリアの再結合確率が上昇するため、内部量子効率を向上させることができる。 The current confinement region, which concentrates the current only in a specific region of the active layer, increases the probability of carrier recombination by concentrating the electrons and holes injected there, so that the internal quantum efficiency can be improved. it can.
例えば、特許文献1には、GaAs基板と、この基板上に第1導電型InGaAlP層及び第2導電型InGaAlP層を積層して形成された発光部と、この発光部上の一部に形成された電流狭窄のための電極とを具え、前記発光部の第1導電型層と基板との間に、基板よりもエネルギーギャップが大きく、且つ第1導電型層よりもエネルギーギャップが小さい第1導電型の中間エネルギーギャップ層を選択的に形成し、前記電極の下の少なくとも一部で第1導電型InGaAlP層と基板とを直接接触させる技術が開示され、基板との接合部で、中間エネルギーギャップ層により多くの電流が流れることで、電流狭窄による内部量子効率の向上と、発生した光の取り出し効率の向上により高出力が図られている。 For example, in Patent Document 1, a GaAs substrate, a light emitting unit formed by laminating a first conductivity type InGaAlP layer and a second conductivity type InGaAlP layer on the substrate, and a part of the light emitting unit are formed. A first conductive layer having an energy gap larger than that of the substrate and smaller than that of the first conductive type layer between the first conductive type layer of the light emitting unit and the substrate. A technique of selectively forming a middle energy gap layer of a mold and directly contacting a first conductive type InGaAlP layer and a substrate at least at a part under the electrode, wherein an intermediate energy gap is formed at a junction with the substrate. Since a large amount of current flows through the layers, high output is achieved by improving internal quantum efficiency due to current confinement and improving efficiency of extracting generated light.
しかるに、特許文献1に記載の半導体層では、GaAs基板を支持基板として用いるため、半導体層が薄くなり、横方向の電流の広がりが悪く、しばしば上部電極外周鉛直下近傍の活性層が強く発光し、光取り出し効率に改善の余地がある。 However, in the semiconductor layer described in Patent Document 1, since the GaAs substrate is used as the supporting substrate, the semiconductor layer is thin, the lateral current spread is poor, and the active layer near the upper electrode outer periphery vertically often emits light strongly. There is room for improvement in light extraction efficiency.
また、活性層から基板方向に向かった光を効率よく取り出すために、半導体層積層済み基板を、直接、もしくは接合層を介して他の基板と接合するウェハ接合技術があり、例えば特許文献2には、半導体層積層済み基板に、反射膜を含む接合層を介して他の基板を貼り合わせた後、半導体層積層に用いた基板を除去して発光素子を作成する技術が開示され、半導体層中の活性層で発生した光のうち、接合部側に向かった光が、高反射率の反射膜で反射されて接合部と対向する半導体層表面から取り出されることで、基板での光吸収を防ぎ、出力を向上させている。 Further, in order to efficiently extract light directed from the active layer toward the substrate, there is a wafer bonding technique in which a semiconductor layer laminated substrate is bonded to another substrate directly or via a bonding layer. Discloses a technique in which a light-emitting element is formed by attaching another substrate to a semiconductor layer laminated substrate through a bonding layer including a reflective film and then removing the substrate used for the semiconductor layer lamination. Of the light generated in the active layer inside, the light directed toward the junction is reflected by the reflective film having a high reflectivity and extracted from the surface of the semiconductor layer facing the junction, thereby absorbing light at the substrate. Prevents and improves output.
さらに特許文献2に記載の構造では、接合部に、半導体層と接するように絶縁層が形成されており、上面電極鉛直下以外の領域の一部にのみ絶縁層の開口を作り、前述同様の電流狭窄による出力向上効果を得ることが開示されている。
Furthermore, in the structure described in
しかるに、特許文献2記載の半導体層では、小さな開口部のある絶縁層で狭窄構造を形成した場合には、大電流通電時には局所的に電流の集中した部分での発熱量が増え、出力が低下するとともに発光素子としての信頼性にも悪い影響を与えるおそれがあった。
そこで、本発明の目的は、高出力の発光素子を得るとともに、大電流では、その電流密度の集中が緩和されることで出力の低下を低減でき、発光素子としての信頼性も併せ持った電流狭窄型発光素子を提供することにある。 Accordingly, an object of the present invention is to obtain a high-power light-emitting element, and at a large current, the concentration of the current density can be relaxed to reduce a decrease in output, and the current confinement also has reliability as a light-emitting element. It is providing a type light emitting element.
上記目的を達成するため、本発明の要旨構成は以下の通りである。
(1)支持基板の上面側に、異種導電材料からなる2つの導電層からなる金属積層体、第1導電型半導体層、活性層、第2導電型半導体層および第1電極層を有し、前記支持基板の下面側に第2電極層を有する電流狭窄型発光素子において、前記金属積層体は、前記第1導電型半導体層に接触する凸部をもつ第1導電層と、該第1導電層の、凸部以外の第1表面の部分上に位置し、前記第1導電型半導体層に接触する第2表面をもつ第2導電層とで構成され、前記第1導電層は、前記第1導電型半導体層に対するコンタクト抵抗が、前記第2導電層に比べて低く、かつ前記凸部が、前記第1電極層の配設位置の鉛直下部からずらした位置に配設してなり、前記第2導電層と前記第1導電型半導体層との界面に、前記第1導電層よりも電流密度が低い電流が流れることを特徴とする電流狭窄型発光素子。
(2)前記第1導電層は、AuもしくはAgからなる金属層、または、AuもしくはAgを含む合金層である(1)記載の電流狭窄型発光素子。
(3)前記第2導電層は、AlもしくはAgからなる金属層、または、Alおよび/もしくはAgを含む合金層である(1)記載の電流狭窄型発光素子。
(4)第2導電型成長基板の上方に、第2導電型半導体層、活性層および第1導電型半導体層を順次形成する工程と、前記第1導電型半導体層の上方に、第2導電層を形成する工程と、該第2導電層に、凹部を形成する工程と、該凹部から露出した前記第1導電型半導体層の表面部分および前記第2導電層の上方に、第1導電層を形成する工程と、前記第1および第2導電層と、前記第1導電型半導体層とのコンタクト抵抗を下げる熱処理を行なう工程と、該熱処理の後に、該第1導電層の上方に、支持基板を接合する工程と、前記第2導電型成長基板を除去する工程と、前記第2導電型半導体層上に第1電極層を、前記支持基板の下面側に第2電極層を形成する工程と、を具え、上記(1)に記載の電流狭窄型発光素子を得ることを特徴とする電流狭窄型発光素子の製造方法。
(5)前記支持基板接合工程は、金属接合層を介して前記支持基板を接合することを含む(4)記載の電流狭窄型発光素子の製造方法。
In order to achieve the above object, the gist of the present invention is as follows.
(1) On the upper surface side of the support substrate, a metal laminate composed of two conductive layers made of different conductive materials, a first conductive type semiconductor layer, an active layer, a second conductive type semiconductor layer, and a first electrode layer, In the current confinement type light emitting device having the second electrode layer on the lower surface side of the support substrate, the metal laminate includes a first conductive layer having a convex portion in contact with the first conductive type semiconductor layer, and the first conductive layer. And a second conductive layer having a second surface located on a portion of the first surface other than the convex portion and in contact with the first conductive type semiconductor layer, wherein the first conductive layer includes the first conductive layer contact resistance to the first conductivity type semiconductor layer is lower than that of the second conductive layer, and the convex portion, Ri Na and disposed at a position shifted from the vertical lower portion of the arrangement position of the first electrode layer, More current density than the first conductive layer at the interface between the second conductive layer and the first conductive type semiconductor layer. A current confinement-type light-emitting device characterized Rukoto low current flows.
(2) The current confinement type light emitting device according to (1), wherein the first conductive layer is a metal layer made of Au or Ag, or an alloy layer containing Au or Ag.
(3) The current confined light-emitting element according to (1), wherein the second conductive layer is a metal layer made of Al or Ag, or an alloy layer containing Al and / or Ag.
(4) A step of sequentially forming a second conductive type semiconductor layer, an active layer and a first conductive type semiconductor layer above the second conductive type growth substrate, and a second conductive type above the first conductive type semiconductor layer. A step of forming a layer; a step of forming a recess in the second conductive layer; and a surface portion of the first conductivity type semiconductor layer exposed from the recess and the first conductive layer above the second conductive layer. A step of performing a heat treatment for reducing contact resistance between the first and second conductive layers and the first conductive type semiconductor layer, and after the heat treatment , a support is provided above the first conductive layer. A step of bonding the substrate, a step of removing the second conductivity type growth substrate, and a step of forming a first electrode layer on the second conductivity type semiconductor layer and a second electrode layer on the lower surface side of the support substrate. When the equipped, and wherein Rukoto obtain a current confinement-type light-emitting device according to (1) Method for producing a current confinement-type light-emitting element that.
(5) The method for manufacturing a current confining light-emitting element according to (4), wherein the supporting substrate bonding step includes bonding the supporting substrate through a metal bonding layer.
ここで、「コンタクト抵抗」とは、導電層と第1導電型半導体層の接触部でオーミック特性を示す狭義な抵抗成分のみではなく、接触部とその周辺を含めた部分での電圧降下等から見積もられる抵抗であり、例えば接触部とその周辺を含めた等価回路全体のインピーダンスなどで定義される特性のことをいうものとする。 Here, the “contact resistance” is not only a narrowly-defined resistance component showing ohmic characteristics at the contact portion between the conductive layer and the first conductivity type semiconductor layer, but also from a voltage drop at the contact portion and the portion including the periphery thereof. The estimated resistance, for example, a characteristic defined by the impedance of the entire equivalent circuit including the contact portion and its periphery.
本発明の半導体発光素子は、金属積層体が、第1導電型半導体層に接触する凸部をもつ第1導電層と、該第1導電層の、凸部以外の第1表面の部分上に位置し、前記第1導電型半導体層に接触する第2表面をもつ第2導電層とで構成されるとともに、第1導電層は、前記第1導電型半導体層に対するコンタクト抵抗が、前記第2導電層に比べて低く、かつ前記凸部が、前記第1電極層の配設位置の鉛直下部からずらした位置に配設され、前記第2導電層と前記前記第1導電型半導体層との界面に、前記第1導電層よりも電流密度が低い電流が流れることにより、大電流にわたって光取り出し効率を向上させることができるとともに、高光出力性能の発光強度と信頼性を両立させることができる。 In the semiconductor light emitting device of the present invention, the metal laminate is provided on the first conductive layer having a convex portion that contacts the first conductivity type semiconductor layer, and on the first surface portion of the first conductive layer other than the convex portion. And a second conductive layer having a second surface in contact with the first conductive type semiconductor layer, the first conductive layer having a contact resistance to the first conductive type semiconductor layer, It is lower than the conductive layer, and the convex portion is disposed at a position shifted from the vertically lower position of the position where the first electrode layer is disposed , and the second conductive layer and the first conductive semiconductor layer the interface, by Rukoto the current density than the first conductive layer is low current flows, it is possible to improve the light extraction efficiency over a large current, it is possible to achieve both the emission intensity and reliability of high light output performance .
また、本発明の半導体発光素子の製造方法は、第2導電層に、凹部を形成する工程と、該凹部から露出した第1導電型半導体層の表面部分および前記第2導電層の上方に、第1導電層を形成する工程と、前記第1および第2導電層と、前記第1導電型半導体層とのコンタクト抵抗を下げる熱処理を行なう工程と、を具えることにより、電流狭窄型発光素子の光出力性能を向上させることができる。 The method for manufacturing a semiconductor light emitting device of the present invention includes a step of forming a recess in the second conductive layer, a surface portion of the first conductivity type semiconductor layer exposed from the recess, and above the second conductive layer. A current confinement type light emitting device comprising: a step of forming a first conductive layer; and a step of performing a heat treatment for reducing contact resistance between the first and second conductive layers and the first conductive type semiconductor layer. The light output performance can be improved.
以下に、図面を参照しながら本発明の電流狭窄型発光素子の実施形態を詳細に説明する。
図1は、本発明に係る電流狭窄型発光素子の実施形態を、半導体発光素子の一部の断面構造について模式的に示したものである。
Hereinafter, embodiments of the current confined light emitting device of the present invention will be described in detail with reference to the drawings.
FIG. 1 schematically shows an embodiment of a current confinement type light emitting device according to the present invention with respect to a partial cross-sectional structure of a semiconductor light emitting device.
図1に示す半導体発光素子1は、支持基板2の上面側に、金属積層体3、第1導電型半導体層4、活性層5、第2導電型半導体層6および第1電極層7を有し、支持基板2の下面側に第2電極層8を有する、いわゆる電流狭窄型発光素子である。
A semiconductor light emitting device 1 shown in FIG. 1 has a
例えば、支持基板2を構成する好適な材料としては、例えばSi材料、GaAs材料、GaP材料、SiC材料、他の半導体基板材料のほか、CuやAlなどの金属基板等が挙げられ、第1導電型半導体層4を、AlaGa(1−a)As(0≦a≦1)で表されるn型半導体層、活性層5を、InbGa(1−b)As(0<b≦1)とAlcGa(1−c)As(0≦c≦1)からなる多重量子井戸層、第2導電型半導体層6を、AldGa(1−d)As(0≦d≦1)で表されるp型半導体層が挙げられる。
また、第1導電型半導体層4を、(AlfGa(1−f))0.5In0.5P層(0≦f≦1)、活性層5を、IngGa(1−g)P層(0<g≦1)とAlhGaiIn(1−h−i)P層(0≦h≦1、0≦i≦1、かつ0≦h+i≦1)からなる多重量子井戸層、第2導電型半導体層6を、(AljGa(1−j))0.5In0.5P層(0≦j≦1)とする場合も挙げられる。
第1電極層7は、第2導電型半導体層6上の一部で接合し、その界面で低コンタクト抵抗のオーミック接合をとる必要がある。第1導電型半導体層4がAlGaAsまたはAlGaInPの場合には、Au、Agのほか、Au−Zn、Au−Sbなどの合金が好ましい。
第2電極層8は、絶縁では無いが第1電極層7と比較して半導体層とのコンタクト抵抗が高い必要があり、また、半導体層と第1金属層7との密着性が良好であることが要件である。発光層からの光を反射する金属であることが発光効率向上の点でも好ましい。第1電極層と比較して半導体層とのコンタクト抵抗が高い金属として、半導体層とショットキー接続をとる金属が好適である。これらを総合的に考慮すると、Al、Agもしくはそれらの成分を含む合金が挙げられるが、Alが最も好ましい。
For example, suitable materials constituting the
The first conductivity
The
Although the
また、支持基板2は、好適には100〜400μmの厚さ、第1導電型半導体層4は、好適には1〜2μmの厚さ、第2導電型半導体層6は、好適には5〜10μmの厚さを有する。第1導電型半導体層4の厚みを薄くすることにより、厚くした場合と比較して同層内での横方向の電流拡散により活性層5での電流狭窄効果が薄れるためである。
The
半導体発光素子1は、支持基板2と金属積層体3との間に導電性を有する金属接合層9を具えるのが好ましい。金属接合層9を設けることにより、支持基板2と金属積層体3とを加熱圧着により接合することができる。
金属接合層9を構成する好適な材料としては、例えばAu、Cu等が挙げられ、好適には1〜2μmの厚さを有する。
The semiconductor light emitting element 1 preferably includes a
As a suitable material which comprises the
そして、本発明に従う発光素子1の構成上の主な特徴は、金属積層体3を、第1導電型半導体層4に接触する凸部10aをもつ第1導電層10と、第1導電層10の、凸部10a以外の第1表面10bの部分上に位置し、第1導電型半導体層4に接触する第2表面11bをもつ第2導電層11とで構成するとともに、第1導電層10は、第1導電型半導体層4に対するコンタクト抵抗が、第2導電層11に比べて低く、かつ凸部10aが、第1電極層7の配設位置の鉛直下部からずらした位置に配設することである。
The main structural features of the light-emitting element 1 according to the present invention are that the
かかる構成を採用することにより、活性層5(発光部)での発光領域Sへの電流密度が上がり、発光領域Sでの発光分布が均一な光出力が得られるとともに、大電流の密度であっても、局所的な熱発生による出力低下を防ぎ信頼性の向上を両立させことができる。 By adopting such a configuration, the current density to the light emitting region S in the active layer 5 (light emitting portion) is increased, a light output with a uniform light distribution in the light emitting region S can be obtained, and a high current density can be obtained. However, it is possible to prevent a decrease in output due to local heat generation and improve reliability.
すなわち、金属積層体3を、第1導電型半導体層4に接触する凸部10aをもつ第1導電層10と、第1導電層10の、凸部10a以外の第1上面10bの部分に位置し、第1導電型半導体層4に接触する第2上面11bをもつ第2導電層11とで構成することにより、活性層5の上部電極鉛直下から離れた位置に開口部を小さくして、局所的に電流密度が高い領域を形成することになり、内部量子効率ならびに光取り出し効率の大幅な向上が期待される。発光領域Sへの電流密度が上がり、発光強度を向上することができる。
That is, the
また、第1導電層10は、第1導電型半導体層4に対するコンタクト抵抗が、第2導電層11に比べて低くすることで、第1導電層10と第1導電型半導体層4との界面で、第1導電層10に多くの電流が流れ、狭窄の効果が高まる。
Further, the first
そして、高い電流密度にわたって光取り出し効率を向上させることができるのは、電流を狭窄する手段が絶縁物や異種導電型の半導体狭窄層ではなく、ショットキー等の高抵抗部を有する第2導電層11を用いるためである。絶縁物や前記狭窄層では全く電流が流れないが、第2導電層11では第1導電層10よりも電流密度が低い状態ではあるものの電流が流れるため、第1導電層10の凸部10aを最大として第2導電層11にも裾の広がる電流密度分布となり狭窄による出力向上効果を有したうえで、大電流での電流集中による出力や信頼性の低下を防ぐことができる。
The light extraction efficiency can be improved over a high current density because the current confining means is not an insulator or a semiconductor confining layer of a different conductivity type but a second conductive layer having a high resistance portion such as a Schottky. 11 is used. Although no current flows through the insulator or the constricted layer, the current flows in the second conductive layer 11 although the current density is lower than that of the first
第1導電層10としてAu、第2導電層11としてアルミニウムAl、第1導電型半導体層4としてp型AlGaAsを用いた場合の、各導電層と半導体層との電流―電圧(I−V)曲線の比較図を図2に示す。
第1導電型半導体層4はCドープp型のAl0.3Ga0.7Asとし、厚さは5μm、キャリア濃度は1×1018(cm−3)とした。このp型AlGaAs上にAuまたはAlを蒸着し、直径110μm、厚さ100nmのドットを中心間距離275μmとなるように配置し、380℃で熱処理をした後に、隣り合う2つのドット間のI−V測定を行った。
Current-voltage (IV) between each conductive layer and semiconductor layer when Au is used as the first
The first conductivity
図2より、Auのp型AlGaAsに対するI−Vは直線的で、2電極間でのトータルの抵抗は約50Ωが求められる(オーミックコンタクト)。Alのp型AlGaAsに対するI−Vは非直線的であり、接触部での電圧降下が確認され、0〜1Vの範囲を直線近似した場合の2電極間でのトータルの抵抗は約400Ωと近似できる。(ショットキーコンタクト)。 From FIG. 2, the IV of Au with respect to p-type AlGaAs is linear, and the total resistance between the two electrodes is required to be about 50Ω (ohmic contact). The IV of Al with respect to p-type AlGaAs is non-linear, a voltage drop at the contact portion is confirmed, and the total resistance between the two electrodes when approximating the range of 0 to 1 V is approximated to about 400Ω. it can. (Schottky contact).
第1導電層10と、第2導電層11が、ともに第1導電型半導体層4とオーミックコンタクトを形成する場合は、TLM(Transmission Line Model)法などで求められる導電層と半導体層の接触部の狭義な抵抗成分を比較し、その抵抗成分の大小で、導電層の組み合わせを決めることもできる。
When both the first
第1導電層10と、第2導電層11のどちらか一方、もしくは両方がショットキーコンタクトを形成する場合、高周波電源を用いた交流伝導度の測定などから、広義な抵抗成分を求めることができ、その大小で導電層の組み合わせを決めることもできる。
図2のようなI−V測定でショットキー、オーミックの判別を行うことができ、また定性的にそのコンタクト抵抗の大小を比較することが可能である。
When one or both of the first
It is possible to distinguish between Schottky and ohmic by IV measurement as shown in FIG. 2, and it is possible to compare the magnitude of the contact resistance qualitatively.
そして、第1導電層10の凸部10aが、第1電極層7の配設直下位置からずらした位置に配設することで、活性層5の、第1電極層7の下方に位置していない部分に多くの電流が集中するために、その発光領域Sの光が、第1電極層7に邪魔されないで発光領域Sから外部へ出力されるので、光の取り出し効率が向上することができる。
And the
図3は、本発明の半導体発光素子の上面図を模式的に示したものである。
このような電流狭窄型発光素子おいて好ましくは、第1電極層7を、第2導電型半導体層6の上面外周部にリング状に設け、第1導電層10の凸部10aは、第1電極層7で包囲された発光領域Sの中心位置Cに対応して設ける。このように、第1電極層7配設位置から離れた位置に第1導電層10の凸部10aを形成することで、高い内部量子効率と光取り出し効率を得ることができる。また、第1電極層7の位置と第1導電層10の凸部10aの位置との距離がチップ内で均一になるように配置することで、チップ内に15箇所ある発光領域Sをすべて均等な強度で、個々の発光領域を偏りなく中心対称で発光させることができる。図3では凸部10aの形状は円形としたが方形でもよく、さらに第1電極層7の形状に応じて変更することができる。
FIG. 3 schematically shows a top view of the semiconductor light emitting device of the present invention.
In such a current confinement type light emitting device, preferably, the
第1導電層10は、AuもしくはAgからなる金属層、または、AuもしくはAgを含む合金層であることが好ましく、第1導電型半導体層4と低コンタクト抵抗のオーミックコンタクトを形成するとともに、第2導電層11よりも多くの電流が流れるようにすることで、内部量子効率を向上させることができる。
The first
第2導電層11は、AlもしくはAgからなる金属層、または、Alおよび/もしくはAgを含む合金層であることが好ましく、第1導電型半導体層4と高コンタクト抵抗のショットキーコンタクトを形成するとともに、反射効果で光取り出し効果を向上させることができる。
The second conductive layer 11 is preferably a metal layer made of Al or Ag, or an alloy layer containing Al and / or Ag, and forms a Schottky contact with high contact resistance with the first conductive
本発明において、第1導電層10の凸部10aは、第1電極層7配設位置の直下部から、半導体層4〜6の総厚み以上に離れた位置にあることが好ましい。つまり、第1電極層7の鉛直下方向には凸部10aは配置されず、第1電極層7の端部の垂線に対して、第1電極層の端部と凸部10aの端部を結ぶ直線が長いことが好ましい。凸部10aの位置は第1電極層7の位置から最も離れたところにあることがさらに好ましい。これは、活性層5(発光部)での発光領域の中心を第1電極層から遠ざけ、第1電極層7での発光の遮蔽の影響をより少なくするためである。
また、第1導電層10の凸部頂面10a1に関しては、アスペクト比などの観点から、その最小サイズが制限される。第2導電層11の厚みにもよるが、凸部頂面10a1は、円形であれば直径10μm以上であることが好ましい。
In this invention, it is preferable that the
Regarding the protrusion
次に、本発明の電流狭窄型発光素子の製造方法の実施形態について図面を参照しながら説明する。
図4(a)〜(f)は、本発明に従う半導体発光素子の製造方法における主な工程をそれぞれ示したものである。
Next, an embodiment of a method for manufacturing a current confined light emitting device of the present invention will be described with reference to the drawings.
4A to 4F show the main steps in the method for manufacturing a semiconductor light emitting device according to the present invention.
本発明の電流狭窄型発光素子の製造方法は、図4(a)に示すように、第2導電型成長基板12の上方に、第2導電型半導体層6、活性層5および第1導電型半導体層4を順次形成する。これら各層4〜6は、例えばMOCVD法(有機金属化学気相蒸着法)等の薄層成長法により1回のエピタキシャル成長で順次形成する。
As shown in FIG. 4A, the manufacturing method of the current confinement type light emitting device of the present invention has a second conductive
次いで、図4(b)に示すように、第1導電型半導体層4の上方に、第2導電層11を、例えば、電子ビーム共蒸着法または抵抗加熱により形成する。
Next, as shown in FIG. 4B, the second conductive layer 11 is formed above the first conductive
その後、図4(c)に示すように、第2導電層11の一部、図では中央付近を、例えばNaOHエッチング液を用いたウェットエッチングまたは所定のガスを用いたドライエッチングにより除去して凹部11aを形成する。
その後、図4(d)に示すように、凹部11aから露出した第1導電型半導体層4の表面部分および第2導電層11の上方に、第1導電層10を形成し、第2導電層11と第1導電型半導体層4のコンタクト抵抗を下げるための熱処理を施す。
Thereafter, as shown in FIG. 4C, a part of the second conductive layer 11, that is, the vicinity of the center in the figure, is removed by, for example, wet etching using an NaOH etching solution or dry etching using a predetermined gas. 11a is formed.
Thereafter, as shown in FIG. 4D, the first
そして、図4(e)に示すように、この第1導電層10の上方に支持基板2を接合する。
Then, as shown in FIG. 4E, the
その後、図4(f)に示すように、第2導電型成長基板12を、例えば、所定のエッチング液を用いたウェットエッチング法により除去する。
Thereafter, as shown in FIG. 4F, the second conductivity
本発明の製造方法は、半導体発光素子1を構成する支持基板2の上面側に、金属積層体3、第1導電型半導体層4、活性層5および第2導電型半導体層6の形成を、1回のエピタキシャル成長を行い、本発明の電流狭窄型発光素子を製造することができる。
In the manufacturing method of the present invention, the
支持基板2を接合する際、図4(e)に示すように、金属接合層9を介して支持基板2を接合するのが好ましい。また、金属接合層9は、第1導電層10の上面上に予め接合用金属材料、例えばAuやCuもしくは各種半田材料の接合層9aと、支持基板2の上面上に予め接合用金属材料、例えばAuやCuもしくは各種半田材料の接合層9bとを蒸着により形成し、これらを加熱圧着することにより接合することが好ましい。これらの金属を介して接合することで、低温での基板接合が可能になり、半導体層の特性や構造を劣化させることなく接合することが可能である。
When joining the
第2導電型成長基板12を除去した後、第2導電型半導体層6上に第1電極層7を、支持基板2の下面側に第2電極層8を形成し、ダイシングすることにより、図4(f)に示すような半導体発光素子1を形成することが好ましい。
After removing the second conductivity
上述したところは、この発明の実施形態の一例を示したにすぎず、請求の範囲において種々の変更を加えることができる。 The above description is merely an example of the embodiment of the present invention, and various modifications can be made within the scope of the claims.
(実施例)
次に、第2導電型成長基板12(GaAs、厚さ:350μm)の上面側に、第2導電型半導体層6(Al0.4Ga0.6As層、厚さ:5μm)、活性層5(InGaAs/AlGaAsの多重量子井戸構造、厚さ:50nm)、第1導電型半導体層4(Al0.4Ga0.6As層、厚さ:2μm)をMOCVD法により順次形成した。
(Example)
Next, on the upper surface side of the second conductivity type growth substrate 12 (GaAs, thickness: 350 μm), the second conductivity type semiconductor layer 6 (Al 0.4 Ga 0.6 As layer, thickness: 5 μm), active layer 5 (InGaAs / AlGaAs multiple quantum well structure, thickness: 50 nm) and first conductive semiconductor layer 4 (Al 0.4 Ga 0.6 As layer, thickness: 2 μm) were sequentially formed by MOCVD.
その後、第1導電型半導体層4の上方に第2導電層11(Al、厚さ:100nm)を電子ビーム蒸着法により蒸着した。
Thereafter, a second conductive layer 11 (Al, thickness: 100 nm) was deposited on the first conductive
第2導電層11に対し、フォトリソグラフィ工程により、NaOHエッチング液を用いてウェットエッチングを行い、凹部11aを形成した。その後、凹部11aから露出した第1導電型半導体層4の表面部分および第2導電層11の上方に、抵抗加熱によりAu第1導電層10(厚さ:500nm)を蒸着した。第1導電層10の凸部頂面10a1の面積は4700μm2であった
その後、オーミックコンタクトをとるための熱処理を施し、その上に、電子ビーム蒸着法によりAu接合層9a(厚さ:0.5〜1μm)を形成した。
The second conductive layer 11 was wet-etched using a NaOH etching solution by a photolithography process to form a recess 11a. Thereafter, an Au first conductive layer 10 (thickness: 500 nm) was deposited by resistance heating on the surface portion of the first conductive
一方、支持基板2上(GaAs、厚さ:350μm)は、オーミックコンタクトを形成した後、その上に、電子ビーム蒸着法によりAu接合層9b(厚さ:0.5〜1μm)を形成した。 On the other hand, on the support substrate 2 (GaAs, thickness: 350 μm), an ohmic contact was formed, and then an Au bonding layer 9b (thickness: 0.5 to 1 μm) was formed thereon by electron beam evaporation.
そして、接合層9aと接合層9bの両者を、350℃で30分間、加熱圧着することによりウェハ接合した。 Then, both the bonding layer 9a and the bonding layer 9b were bonded to each other by thermocompression bonding at 350 ° C. for 30 minutes.
次に、上述したように構成された構造物を、室温のアンモニア水:過酸化水素水:水=1:12:18(体積比)の液中にて2時間揺動させることによりウェットエッチングを行い、第2導電型成長基板12を除去した。
Next, wet etching is performed by swinging the structure configured as described above in a solution of ammonia water: hydrogen peroxide water: water = 1: 12: 18 (volume ratio) at room temperature for 2 hours. The second conductivity
その後、支持基板2上にはボート加熱式蒸着法によりAuZn/Auからなる第2電極層8(厚さ:0.5〜1μm)を蒸着した。第2導電型半導体層6上には、ボート加熱式蒸着法によりAuGe/Ni/Au層(厚さ:0.5〜1μm)を蒸着して第1電極層7を形成した。
そして、抵抗加熱により、第1電極層7の上方Ti/Au層で上面パッドを形成し、フォトリソグラフィ工程後、燐酸と過酸化水素水の混合液でエッチングして、メサ形成後、ダイサーを用いてダイシングすることにより540μm角の、図3に示すような構造の正方形チップを製造した。
Then, the 2nd electrode layer 8 (thickness: 0.5-1 micrometer) which consists of AuZn / Au was vapor-deposited on the
Then, an upper surface pad is formed on the Ti / Au layer above the
なお、半導体発光素子1は、図3に示すような構造であり、発光領域Sの寸法は一辺の長さsが90μmの正方形、凸部10aの直径dが20μm、凸部頂面10a1の面積が4700μm2、および、チップ面積に対する凸部頂面10a1の存在割合が約1.6%である。
The semiconductor light-emitting element 1 has a structure as shown in FIG. 3, and the dimensions of the light-emitting region S are a square having a side length s of 90 μm, a
(比較例)
比較例は、実施例とほぼ同様の構造であるが、図5に示すように、SiNからなる絶縁層32(厚さ200nm)を、第2導電層31と第1導電型半導体層24の間に追加している。絶縁層32を、第2導電層と同位置に同形状で配設したこと以外は実施例と同様な方法で半導体発光素子21を得た。なお、第2導電層31は、活性層25からの光を反射させる効果を実施例と同等とするために、配置した。
(Comparative example)
The comparative example has substantially the same structure as the example, but as shown in FIG. 5, an insulating layer 32 (thickness 200 nm) made of SiN is provided between the second
上記実施例および比較例の半導体発光素子に、電流を流した場合の出力を測定した結果を表1に示す。 Table 1 shows the results of measuring the output when a current was passed through the semiconductor light emitting devices of the above examples and comparative examples.
表1に示すように、実施例は比較例に対して、電流が50mA以上で光出力が顕著に向上した。 As shown in Table 1, the light output was significantly improved in the example at a current of 50 mA or more as compared with the comparative example.
上記実施例および比較例の半導体発光素子に、電流を流した場合の凸部中心位置(点C)と第1電極層から5μm幅方向内側の点(点E)との発光プロファイルをNear Field Pattern測定装置で、チップ上面に焦点を合わせ、凸部中心を通るチップの中心線で測定した。点Cでの発光強度に対する点Eでの発光強度の比の測定結果を表2および図6,7に示す。
なお、小電流領域を1〜20mA、中電流領域を40〜60mA、大電流領域を80〜120mAとした。
In the semiconductor light emitting devices of the above examples and comparative examples, the light emission profiles of the center position of the convex portion (point C) and the point on the inner side in the 5 μm width direction from the first electrode layer (point E) when current is passed are Near Field Pattern. The measurement was performed with the measuring device focused on the top surface of the chip and the center line of the chip passing through the center of the convex portion. The measurement results of the ratio of the emission intensity at point E to the emission intensity at point C are shown in Table 2 and FIGS.
The small current region was 1 to 20 mA, the medium current region was 40 to 60 mA, and the large current region was 80 to 120 mA.
表2および図6,7の結果から、実施例は、比較例に対して、50mAまでの小〜中電流領域では、幅広な発光強度(電流)を観測し、100mAの大電流領域では中心位置付近で発光の飽和が観測されなかった。すなわち、比較例では電流を上げる事で中心位置での電流集中による熱発生により、中心付近Cの発光強度が下がるのに対し、実施例では、比較例のような中心位置Cでの発光強度の飽和が見られず、電流集中の緩和により、大電流での更なる出力の伸びが確認された。 From the results shown in Table 2 and FIGS. 6 and 7, the embodiment observes a wide emission intensity (current) in the small to medium current region up to 50 mA and the center position in the large current region of 100 mA, compared to the comparative example. In the vicinity, no luminescence saturation was observed. That is, in the comparative example, when the current is increased, the emission intensity at the center C decreases due to heat generation due to current concentration at the center position, whereas in the embodiment, the emission intensity at the center position C as in the comparative example decreases. Saturation was not observed, and further increase in output at high current was confirmed due to relaxation of current concentration.
本発明の半導体発光素子は、金属積層体が、第1導電型半導体層に接触する凸部をもつ第1導電層と、該第1導電層の、凸部以外の第1上面の部分に位置し、前記第1導電型半導体層に接触する第2上面をもつ第2導電層とで構成されるとともに、第1金属層は、前記第1導電型半導体層に対するコンタクト抵抗が、前記第2導電層に比べて低く、かつ前記凸部が、前記第1電極層の配設直下位置に配設することにより、大電流にわたって光出力性能を向上させることができるとともに、信頼性を向上させることができる半導体発光素子を提供することができる。 In the semiconductor light emitting device of the present invention, the metal laminate is positioned on the first conductive layer having a convex portion that contacts the first conductive type semiconductor layer, and on the first upper surface portion of the first conductive layer other than the convex portion. And a second conductive layer having a second upper surface in contact with the first conductivity type semiconductor layer, and the first metal layer has a contact resistance with respect to the first conductivity type semiconductor layer, and the second conductivity layer. It is lower than the layer and the convex portion is disposed at a position immediately below the first electrode layer, so that the light output performance can be improved over a large current and the reliability can be improved. A semiconductor light-emitting element that can be provided can be provided.
また、本発明の半導体発光素子の製造方法は、第2導電層に、凹部を形成する工程と、該凹部から露出した第1導電型半導体層の表面部分および前記第2導電層の上方に、第1導電層を形成する工程と、前記第2導電層の上方に、第1導電層を形成する工程を具えることにより、電流狭窄型発光素子の光出力性能を向上させることができる半導体発光素子の製造方法を提供することができる。 The method for manufacturing a semiconductor light emitting device of the present invention includes a step of forming a recess in the second conductive layer, a surface portion of the first conductivity type semiconductor layer exposed from the recess, and above the second conductive layer. Semiconductor light emission capable of improving the light output performance of the current confined light emitting device by providing a step of forming the first conductive layer and a step of forming the first conductive layer above the second conductive layer An element manufacturing method can be provided.
1,21 半導体発光素子
2,22 支持基板
3 金属積層体
4,24 第1導電型半導体層
5,25 活性層
6,26 第2導電型半導体層
7,27 第1電極層
8,28 第2電極層
9,29 金属接合層
9a,9b 接合層
10,30 第1導電層
10a 凸部
10b 第1表面
11,31 第2導電層
11a 凹部
11b 第2表面
12 第2導電型成長基板
32 絶縁層
DESCRIPTION OF
Claims (5)
前記金属積層体は、
前記第1導電型半導体層に接触する凸部をもつ第1導電層と、
該第1導電層の、凸部以外の第1表面の部分上に位置し、前記第1導電型半導体層に接触する第2表面をもつ第2導電層とで構成され、
前記第1導電層は、
前記第1導電型半導体層に対するコンタクト抵抗が、前記第2導電層に比べて低く、かつ前記凸部が、前記第1電極層の配設位置の鉛直下部からずらした位置に配設してなり、
前記第2導電層と前記第1導電型半導体層との界面に、前記第1導電層よりも電流密度が低い電流が流れることを特徴とする電流狭窄型発光素子。 The support substrate has a metal laminate composed of two conductive layers made of different conductive materials, a first conductivity type semiconductor layer, an active layer, a second conductivity type semiconductor layer, and a first electrode layer on the upper surface side of the support substrate, In the current confined light emitting device having the second electrode layer on the lower surface side of
The metal laminate is
A first conductive layer having a convex portion in contact with the first conductive semiconductor layer;
A second conductive layer having a second surface located on a portion of the first surface of the first conductive layer other than the convex portion and in contact with the first conductive type semiconductor layer;
The first conductive layer includes
The contact resistance with respect to the first conductive type semiconductor layer is lower than that of the second conductive layer, and the convex portion is disposed at a position shifted from the vertically lower position of the position at which the first electrode layer is disposed. The
Wherein the interface between the first conductive type semiconductor layer and the second conductive layer, the current confinement-type light-emitting element current density than the first conductive layer and said Rukoto low current flows.
前記第1導電型半導体層の上方に、第2導電層を形成する工程と、
該第2導電層に、凹部を形成する工程と、
該凹部から露出した前記第1導電型半導体層の表面部分および前記第2導電層の上方に、第1導電層を形成する工程と、
前記第1および第2導電層と、前記第1導電型半導体層とのコンタクト抵抗を下げる熱処理を行なう工程と、
該熱処理の後に、該第1導電層の上方に、支持基板を接合する工程と、
前記第2導電型成長基板を除去する工程と、
前記第2導電型半導体層上に第1電極層を、前記支持基板の下面側に第2電極層を形成する工程と、
を具え、請求項1に記載の電流狭窄型発光素子を得ることを特徴とする電流狭窄型発光素子の製造方法。 Forming a second conductive type semiconductor layer, an active layer and a first conductive type semiconductor layer sequentially on the second conductive type growth substrate;
Forming a second conductive layer above the first conductive semiconductor layer;
Forming a recess in the second conductive layer;
Forming a first conductive layer above the surface portion of the first conductive type semiconductor layer exposed from the recess and the second conductive layer;
Performing a heat treatment for reducing contact resistance between the first and second conductive layers and the first conductive semiconductor layer;
Bonding the support substrate above the first conductive layer after the heat treatment;
Removing the second conductivity type growth substrate ;
Forming a first electrode layer on the second conductivity type semiconductor layer and forming a second electrode layer on the lower surface side of the support substrate;
The comprising manufacturing method of the current confinement-type light-emitting device characterized Rukoto obtain a current confinement-type light emitting device according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008092912A JP5405039B2 (en) | 2008-03-31 | 2008-03-31 | Current confinement type light emitting device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008092912A JP5405039B2 (en) | 2008-03-31 | 2008-03-31 | Current confinement type light emitting device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246237A JP2009246237A (en) | 2009-10-22 |
JP5405039B2 true JP5405039B2 (en) | 2014-02-05 |
Family
ID=41307789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008092912A Active JP5405039B2 (en) | 2008-03-31 | 2008-03-31 | Current confinement type light emitting device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5405039B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2942823B1 (en) | 2009-12-09 | 2021-05-05 | LG Innotek Co., Ltd. | Light emitting device, light emitting package, and lighting system |
JP2013026451A (en) * | 2011-07-21 | 2013-02-04 | Stanley Electric Co Ltd | Semiconductor light-emitting device |
JP2013179227A (en) * | 2012-02-29 | 2013-09-09 | Toshiba Corp | Semiconductor light emitting element |
JP6190591B2 (en) * | 2013-01-15 | 2017-08-30 | スタンレー電気株式会社 | Semiconductor light emitting device |
JP6198396B2 (en) * | 2013-01-15 | 2017-09-20 | スタンレー電気株式会社 | Semiconductor light emitting device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3290672B2 (en) * | 1990-08-20 | 2002-06-10 | 株式会社東芝 | Semiconductor light emitting diode |
JP2655943B2 (en) * | 1991-02-28 | 1997-09-24 | シャープ株式会社 | Semiconductor light emitting device and method of manufacturing the same |
JPH07254732A (en) * | 1994-03-15 | 1995-10-03 | Toshiba Corp | Semiconductor light emitting device |
JP2006032857A (en) * | 2004-07-21 | 2006-02-02 | Koha Co Ltd | Light emitting device |
JP2007258326A (en) * | 2006-03-22 | 2007-10-04 | Matsushita Electric Ind Co Ltd | Light emitting element |
JP5126875B2 (en) * | 2006-08-11 | 2013-01-23 | シャープ株式会社 | Manufacturing method of nitride semiconductor light emitting device |
-
2008
- 2008-03-31 JP JP2008092912A patent/JP5405039B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009246237A (en) | 2009-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4985260B2 (en) | Light emitting device | |
KR102191933B1 (en) | A light emitting die component formed by multilayer structures | |
US8809894B2 (en) | Semiconductor light emitting diode and method of producing the same | |
KR20200123126A (en) | Light-emitting diode and its manufacturing method | |
JP5377725B1 (en) | Semiconductor light emitting device | |
JP5608589B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
JP5405039B2 (en) | Current confinement type light emitting device and manufacturing method thereof | |
US7022550B2 (en) | Methods for forming aluminum-containing p-contacts for group III-nitride light emitting diodes | |
TW201407760A (en) | Light-emitting diode array | |
US9287458B2 (en) | Semiconductor light emitting diode and method of producing the same | |
JP5518273B1 (en) | Light emitting diode element and light emitting diode device | |
KR101534846B1 (en) | fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods | |
US8742395B2 (en) | Semiconductor light emitting device | |
JP2010161160A (en) | Semiconductor light-emitting element | |
JP2011129724A (en) | Semiconductor light-emitting element and method of manufacturing the same | |
JP5865870B2 (en) | Semiconductor light emitting device | |
JP2013179227A (en) | Semiconductor light emitting element | |
KR101901173B1 (en) | Ultra violet luminous element and package | |
JP5755511B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP2015130399A (en) | Light emitting element and manufacturing method of the same | |
KR101675020B1 (en) | Light emitting diode and Method for manufacturing for the same | |
JP2014107475A (en) | Semiconductor light-emitting element | |
JP2012209451A (en) | Semiconductor light emitting element | |
JP2011129621A (en) | Light emitting device | |
JP2012142630A (en) | Light-emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131030 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5405039 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |