[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5403527B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5403527B2
JP5403527B2 JP2012522728A JP2012522728A JP5403527B2 JP 5403527 B2 JP5403527 B2 JP 5403527B2 JP 2012522728 A JP2012522728 A JP 2012522728A JP 2012522728 A JP2012522728 A JP 2012522728A JP 5403527 B2 JP5403527 B2 JP 5403527B2
Authority
JP
Japan
Prior art keywords
region
layer
copper
indium
manganese
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012522728A
Other languages
English (en)
Other versions
JPWO2012002573A1 (ja
Inventor
淳一 小池
ピルサン ユン
英昭 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Interconnect Materials LLC
Original Assignee
Advanced Interconnect Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Interconnect Materials LLC filed Critical Advanced Interconnect Materials LLC
Priority to JP2012522728A priority Critical patent/JP5403527B2/ja
Publication of JPWO2012002573A1 publication Critical patent/JPWO2012002573A1/ja
Application granted granted Critical
Publication of JP5403527B2 publication Critical patent/JP5403527B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体層にオーミック接合する電極を備えた半導体装置に関する。
近年、導電性の酸化物半導体は、光学的に透明な透明電極や薄膜トランジスタ（英略称：ＴＦＴ）などの半導体装置の動作（チャネル：ｃｈａｎｎｅｌ）層を構成する材料として注目されている。酸化物半導体を動作層として用いた薄膜トランジスタは、平面表示装置の一種である液晶表示装置（英略称：ＬＣＤ）や有機エレクトロルミネッセンス（英略称：ＥＬ）装置へ盛んに応用されている。また、酸化物半導体を構成要素として含む透明電極は、フラットディスプレイパネルなどの平面表示装置或いはタッチパネルへ応用されている。
これらの導電性酸化物半導体の産業上の応用分野では、信号伝達のＲＣ遅延を小さくするなどの目的で、酸化物半導体に係る配線及び電極については、導電性が高く、電気的に低抵抗な金属材料からなるオーミック電極が用いられている。従来技術では、例えば、アルミニウム（元素記号：Ａｌ）、アルミニウム合金やモリブデン（元素記号：Ｍｏ）などが用いられている。また、チタン（元素記号：Ｔｉ）やアルミニウムと珪素（元素記号：Ｓｉ）の合金の異種金属層を積層させた電極や配線材料が提案されている。また、最近では、より低い電気抵抗を有する銅（元素記号：Ｃｕ）から酸化物半導体のオーミック電極を形成する技術が試みられている。
例えば、液晶ディスプレイ装置（英略称：ＬＣＤ）に用いられる薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：略称ＴＦＴ）では、銅合金を用いてソース電極及びドレイン電極のオーミック電極や銅配線を形成する技術がある（特許文献１〜７参照）。特に、特許文献５では、銅に適切な添加元素を添加した銅合金を用いることにより、その添加元素の形成する金属酸化膜が銅の酸化を抑止し、従って、電気的接触抵抗の小さなオーミック電極やＲＣ遅延の小さな銅配線をもたらすことが開示されている。
上記の添加元素としては、マンガン（元素記号：Ｍｎ）が好ましいとの示唆がなされている（特許文献５参照）。非特許文献１は、導電性の酸化物半導体を動作（チャネル）層として用いた薄膜トランジスタに銅電極を形成する技術を教示している。具体的には、非晶質の酸化ガリウム・インジウム・亜鉛（ＧａＩｎＺｎＯ）を動作層とする薄膜トランジスタに銅電極を形成するに際して、銅・マンガン（ＣｕＭｎ）合金を用いている。
特開２００５−１６６７５７号公報 特開２００２−６９５５０号公報 特開２００５−１５８８８７号公報 特開２００４−９１９０７号公報 国際公開第２００６／０２５３４７号 特許３３０２８９４号公報 特開２００４−１６３９０１号公報
Ｐ．Ｓ．Ｙｕｎ，Ｊ．Ｋｏｉｋｅ，２０１０年春季第３７回応用物理学会関係連合講演会（２０１０年３月１７日〜３月２０日）、講演番号１７ａ−ＴＬ−４、「Ｃｕ−Ｍｎ／Ｉｎ−Ｇａ＝Ｚｎ−Ｏ薄膜の反応界面における組織学的分析」
従来の薄膜トランジスタの動作層の構成材料である非晶質のシリコン（アモルファスシリコン）に比較して約１０倍の電子移動度を有する酸化物半導体を動作層とすれば、高速動作が可能な薄膜トランジスタを構成できる。更に、電気的抵抗の小さな銅からオーミック電極或いはゲート電極を安定して形成できれば、平面ディスプレイの高精細化を実現できることとなる。
しかしながら、低い電気的接触抵抗の銅からなるオーミック電極を酸化物半導体に対して安定的に形成する技術は充分に開発されていないのが現状である。従来技術に於いては、例えば、銅・マンガン合金を用いて銅のソース電極又はドレイン電極を、例えばインジウム（元素記号：Ｉｎ）を含有する酸化物半導体動作層に設けるに際し、電気的接触抵抗の小さなオーミック電極をもたらすための銅オーミック電極／酸化物半導体層との界面の接合構成などは未だ、充分に解明されるに至っていない。
本発明は、上記の従来技術の問題点を解決すべくなされたもので、電極と半導体層との間のオーミック接合をより安定的に形成することができるようにし、その間の電気的接触抵抗をより一層低減することができる半導体装置を提供することを目的とする。
本発明は、導電性の酸化物半導体層について、銅からなる電気的接触抵抗の小さなオーミック電極をもたらせる銅オーミック電極と酸化物半導体層との界面での接合構成を提示し、その接合構成を含む銅オーミック電極を備えた半導体装置を提供するものである。
以下に、本発明の目的を達成するための手段を例示する。
（１）インジウムを含む酸化物半導体材料からなる半導体層と、上記半導体層上に設けられ、当該半導体層とオーミック接合を有し、マンガンを含む銅、マンガンを含む銅合金又はマンガンと銅の積層の何れかからなるオーミック電極と、上記半導体層と上記オーミック電極との間に設けられた中間層と、を備え、上記中間層は、半導体層の内部よりもインジウムの原子濃度を大とする第１の領域と、その第１の領域よりもインジウムの原子濃度を小とする第２の領域とを有している、ことを特徴とする半導体装置。
（２）（１）において、上記第１および第２の領域は、オーミック電極を構成する金属の酸化物を含めて構成されている半導体装置。
（３）（１）または（２）において、上記マンガンの電子価は、第２の領域から第１の領域に向けて増加している半導体装置。
（４）（１）から（３）の何れかにおいて、上記マンガンの電子濃度は、上記第２の領域で最大値を示し、第１の領域では第２の領域より低くなっている半導体装置。
（５）（１）から（４）の何れかにおいて、上記第２の領域は、第１の領域より多量の銅が含まれている半導体装置。
その他の例示する手段は、以下のとおりである。
上記第１の領域は半導体層に接して配置され、上記第２の領域はオーミック電極に接して配置されている半導体装置。
上記第１の領域はインジウム（Ｉｎ）を含む結晶粒から構成されている半導体装置。
上記第２の領域は非晶質から構成されている半導体装置。
上記第１及び第２の領域を合わせた中間層の層厚は、３ｎｍ以上３０ｎｍ以下である半導体装置。
上記第１および第２の領域は、オーミック電極を構成する金属の酸化物を含めて構成されている半導体装置。
上記オーミック電極を構成する金属は、インジウムよりも酸化物形成自由エネルギーを小さい値とする金属である半導体装置。
上記オーミック電極を構成する金属は、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）の少なくともいずれか一つを含む半導体装置。
上記オーミック電極を構成する金属は、マンガンを含む半導体装置。
上記マンガンの電子価は、第２の領域から第１の領域に向けて増加している半導体装置。
上記マンガンの原子濃度は、上記第２の領域で最大値を示し、第１の領域では第２の領域より低くなっている半導体装置。
上記オーミック電極を構成する金属はチタンを含む半導体装置。
上記チタンの電子価は、第２の領域から第１の領域に向けて増加している半導体装置。
上記第１および第２の領域の酸素濃度は、半導体層の酸素濃度より低い半導体装置。
上記オーミック電極は銅を主要構成元素とする銅合金から構成されている半導体装置。
上記第２の領域は、第１の領域よりも多量の銅が含まれている半導体装置。
本発明は、インジウムを含む酸化物半導体材料からなる半導体層と、上記半導体層上に設けられ、当該半導体層とオーミック接合を有し、マンガンを含む銅、マンガンを含む銅合金又はマンガンと銅の積層の何れかからなるオーミック電極と、上記半導体層と上記オーミック電極との間に設けられた中間層と、を備え、中間層が、半導体層の内部よりもインジウムの原子濃度を大とする第１の領域と、その第１の領域よりもインジウムの原子濃度を小とする第２の領域とを有するように構成した。インジウムが濃化された第１の領域は、高導電層として作用するため、電気的接触抵抗の小さなオーミック電極を得ることができる。
また、中間層をなす第２の領域は第１の領域よりインジウムの原子濃度が小さくなるようにしたので、この第２の領域は、酸化物半導体層を構成する元素であるインジウムが電極へ侵入するのを抑止する作用を発揮し、したがって、インジウムを殆ど含まない電気的抵抗の小さなオーミック電極を安定して形成することができる。
図１は実施例１の熱処理前の積層構造の断面模式図である。 図２は実施例１における加熱処理後の界面近傍の断面ＴＥＭ像である。 図３は実施例１における加熱処理後の界面近傍のＸ線エネルギー分散分光器（ＥＤＳ）による各元素の強度分布を示す図である。 図４は実施例１における加熱処理後の界面近傍の電子エネルギー損失分光器（ＥＥＬＳ）による各元素の強度分布を示す図である。 図５は実施例１における加熱処理後の中間層の内部の元素の結合エネルギーを示す図である。 図６は実施例１で得られた電極構造での電流−電圧特性を示す図である。 図７は比較例における加熱処理後の界面近傍の断面ＴＥＭ像である。 図８は比較例で得られた電極構造での電流−電圧特性を示す図である。 図９は実施例２における加熱処理後の界面近傍の断面ＴＥＭ像である。 図１０は実施例２で得られた電極構造での電流−電圧特性を示す図である。
本発明では、導電性の酸化物半導体材料から構成される酸化物半導体層にオーミック電極を設ける。オーミック電極を設ける酸化物半導体層としては、例えば酸化亜鉛（ＺｎＯ）やインジウム・錫複合酸化物などのインジウム（元素記号：Ｉｎ）を含む酸化物からなる層（インジウム含有酸化物層）を例示できる。本発明では、特に、インジウム・ガリウム・亜鉛複合酸化物（組成式ＩｎαＧａβＺｎγＯδ：α、β、γ及びδは組成を示し、α＞０、β≧０、γ≧０、δ＞０である。）層にオーミック電極を配置する。
本発明では、第１及び第２の領域からなる中間層を介して、インジウム含有酸化物半導体層上にオーミック電極を設ける構成とする。中間層をなす第１の領域は、インジウムを高濃度に存在させた、云わば、インジウムが濃化された領域であるのを好ましいとする。インジウムが濃化された領域とは、インジウム含有酸化物半導体層の内部よりもインジウムを多く含むものとする。
中間層は、インジウムが濃化されている第１の領域をインジウム含有酸化物半導体層に接して配置し、第２の領域をオーミック電極に接して配置する構成とするのが最善である。インジウムが濃化された第１の領域は、高導電層として作用するため、この様に第１及び第２の領域を配置すると電気的接触抵抗の小さなオーミック電極を得るのに貢献することができる。
中間層をなす第２の領域は、今度は、インジウム含有酸化物半導体層を構成する元素、特にインジウムがオーミック電極へ侵入するのを抑止するために、第１の領域よりインジウムの原子濃度を小とする領域とする。第２の領域の内部のインジウムの濃度を減少させておけば、オーミック電極へ侵入するインジウムの量を減ずるに効果を上げられ、従って、不純物が少なく、電気的抵抗の小さなオーミック電極を得るのに貢献できる。例えば、インジウムを殆ど含まない銅からなるオーミック電極をもたすことができる。
第２の領域を、インジウムよりも酸化物の標準生成自由エネルギー（酸化物形成自由エネルギー）が小さい値である金属を主要元素として含む酸化物から構成すると、その金属は、インジウム含有酸化物半導体層を還元して金属酸化物となっているために、金属酸化物形成過程において、第１の領域にインジウムを濃化することができる。同時に、第１の領域はインジウム含有酸化物と比較して酸素欠損が多く形成されキャリア濃度が増加する。このため、第１の領域の導電性が向上し、オーミック電極との界面接触抵抗を減少するのに貢献する。さらに、界面反応が生じる結果、オーミック電極とインジウム含有酸化物半導体との界面密着性も改善できる。ここで、酸化物形成自由エネルギーは負の値であり、酸化物形成自由エネルギーが小さいということは、その絶対値が大きく、酸化物としてより安定であることを示す。
さらに、第２の領域を、インジウムよりも酸化物形成自由エネルギーが小さい値を持つ金属を主要元素として含む酸化物から構成すると、インジウム含有酸化物より安定な酸化物を形成することができる。このため、インジウム含有酸化物を構成する元素は、第２の領域に形成された金属酸化物に拡散侵入することができず、インジウム含有酸化物の構成元素がオーミック電極に拡散することも防止できる。その結果、電極材料の抵抗がいたずらに上昇することを防止できる。
インジウムよりも酸化物形成自由エネルギーが小さい値を持つ金属は、エリンガム図（例えば、鉄冶金熱力学、大谷正康著、日刊工業新聞社、ｐ１０３参照）によれば、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、タンタル（Ｔａ）、チタン（Ｔｉ）、セリウム（Ｃｅ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、カルシウム（Ｃａ）などがある。これらの金属の中で、特に、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、チタン（Ｔｉ）が好ましい。Ｍｎ、Ｍｏ、Ｖ、Ｔｉはいずれも遷移金属であり、複数の価数状態を取ることができる。このため、第１の領域および第２の領域において、価数を適宜変化することによって、領域全体の電荷分布を最も安定な状態に維持することが可能となる。その結果、第１の領域と第２の領域は、ともに電気的にも熱的にも安定な状態をとることが可能となり、オーミック特性や密着性において長期信頼性を確保することができる。
これらの遷移金属の中でも、Ｍｎがより好ましい。Ｍｎは、隣接して存在するオーミック電極の主構成金属であるＣｕと固溶体を形成する傾向がある。このため、Ｍｎを含む酸化物が第２の領域に形成されると、オーミック電極に対して優れた密着性を得ることができる利点がある。
ＴｉもＭｎと同様に好ましい。Ｔｉは、隣接して存在するオーミック電極の主構成金属であるＣｕと金属間化合物を形成する傾向がある。このため、Ｔｉを含む酸化物が第２の領域に形成されると、オーミック電極に対して優れた密着性を得ることができる利点がある。
Ｍｎが含まれる第１及び第２の領域にあって、第２の領域のオーミック電極に接する部分から、第１の領域のインジウム含有酸化物半導体層に接する部分に向けて、マンガンの結合価（電子価）をより大とするマンガンを存在させるのが好都合である。エリンガム図によれば、Ｍｎ酸化物はＭｎの価数が小さいほど酸化物形成自由エネルギーが小さく、安定に存在する。このため、第２の領域では、構造的に安定なＭｎ酸化物を形成することによって、オーミック電極とインジウム含有酸化物半導体との相互拡散を防止することが可能となる。また、第１の領域では、Ｍｎの価数を増加することによって、還元されて酸素欠損が増加した領域の電荷分布の乱れを修正し、電気的に安定な構造を構成することができる。
ＴｉもＭｎと同様であり、Ｔｉが含まれる第１及び第２の領域にあって、第２の領域のオーミック電極に接する部分から、第１の領域のインジウム含有酸化物半導体層に接する部分に向けて、Ｔｉの結合価をより大とするＴｉを存在させるのが好都合である。エリンガム図によれば、Ｔｉ酸化物はＴｉの価数が小さいほど酸化物形成自由エネルギーが小さく、安定に存在する。このため、第２の領域では、構造的に安定なＴｉ酸化物を形成することによって、オーミック電極とインジウム含有酸化物半導体との間の相互拡散を防止することが可能となる。また、第１の領域では、Ｔｉの価数を増加することによって、還元されて酸素欠損が増加した領域の電荷分布の乱れを修正し、電気的に安定な構造を構成することができる。
中間層をなす第２の領域は非晶質層から構成するのが最適である。酸化物半導体層を構成する元素は結晶粒界を介して高速に拡散、移動する。非晶質層には、結晶粒界が無いため、第２の領域を非晶質層から構成すると、インジウム含有酸化物半導体層を構成するインジウムなどの元素がオーミック電極へ拡散侵入することを抑止でき、従って、電気的抵抗の小さなオーミック電極を得るのに貢献できる。
中間層をなす第１の領域をインジウムを含む結晶粒から構成すると、高導電性の部分が形成されるため、中間層の電気抵抗が減少し、オーミック電極とインジウム含有酸化物半導体層との界面接触抵抗を減少する効果がある。従って、高速動作をもたらす電子移動度の高い酸化物半導体層を動作層とする例えば薄膜トランジスタなどを提供するにおいて好適である。ここで、インジウムを含む結晶粒とは、インジウムからなる略球状などの結晶粒である。或いはインジウムを含む酸化物からなる結晶粒である。
中間層をなす第１及び第２の領域の層厚は略同一であり、第１及び第２の領域を合わせた中間層の層厚は、３ｎｍ以上であり、３０ｎｍ以下であることが好ましい。中間層にあって、例えばインジウムが濃化された第１の領域の厚さが第２の領域より極端に厚いと、インジウムの濃化により導電率の高い第１の領域が中間層に占める割合が大きくなるため、オーミック性に優れる電極の帰結が期待される。一方で、この場合、第２の領域が薄くなるため、第１の領域に含まれているインジウムなどの電極の内部へ侵入する量が増えるため、時として、オーミック性に優れる電極の形成が阻害される。相互に拡散する機会が増えるため、第１及び第２の領域の各々の厚さの合計である中間層全体の厚さとしては最低でも３ｎｍは必要である。一方で、第１及び第２の領域の各々の厚さを同等とするとしても、中間層全体の厚さが増して３０ｎｍを超えると、中間層の電気的抵抗は増すため、オーミック性に優れる電極を安定して形成するに至らない。従って、中間層の層厚は３０ｎｍ以下とするのが好ましい。
インジウム含有酸化物半導体層上に、同層の内部よりインジウムを高濃度に含む、インジウムが濃化された第１の領域を形成するには、例えば、酸化ガリウム・インジウム・亜鉛（英略称：ＩＧＺＯ）半導体層を高周波スパッタリング法により形成した後、酸化インジウム（組成式Ｉｎ2Ｏ3）などのＩＧＺＯよりもインジウムの組成比率を高くする酸化物ターゲットと、例えば酸化マンガンからなるターゲットとを用いて、同時にスパッタリングして形成する。高周波スパッタリング法で形成する場合では、第１の領域の厚さは、決められた成膜速度を与える成膜条件下に於いて、スパッタリング時間の長短により調整する。然る後、第１の領域上に、マンガンなどの金属を含んでなる第２の領域を、一般的な真空蒸着法、電子ビーム蒸着法や高周波スパッタリング法などにより形成する。第２の領域の厚さを第１の領域のそれと同じくしておけば、厚さを同じくする第１及び第２の領域からなる中間層を形成できる。
また、ＩＧＺＯ半導体層の表面上にインジウムが濃化された第１の領域を形成する別の方法としては、金属インジウムを添加する手段がある。例えば、酸化マンガン膜を高周波スパッタリング法により形成する際に、併せて金属インジウムをドーピングして、第１の領域を形成する。次に、第１の領域上に、インジウムより酸化物形成自由エネルギーを小とする、例えばマンガンの酸化物（ＭｎｘＯｙ：ｘ＞０，ｙ＞０）層を第２の領域として形成する。第１及び第２の領域の各々の厚さを同じにしておけば中間層を好都合に形成できる。
本発明では、オーミック電極をアルミニウムよりも電気的抵抗の小さな銅から構成する。銅からなるオーミック電極（銅オーミック電極と略記する場合がある。）は、純粋な銅（純銅）や金属元素を添加元素として含む銅合金を素材としても形成できる。銅オーミック電極を形成するための銅合金としては、酸化物の形成自由エネルギーが小さく、複数の異なる価数をもつことができる遷移金属元素が添加されているのが望ましい。例えば、マンガン（元素記号：Ｍｎ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、タンタル（Ｔａ）、チタン（Ｔｉ）、セリウム（Ｃｅ）である。この中でも特にＭｎあるいはＴｉを添加元素とした銅合金を素材とするのが好ましい。
配線抵抗を低減し、良好なオーミック接触を得るためには、ＭｎまたはＴｉの薄膜をＩＧＺＯ半導体層表面に成膜したのち、純Ｃｕ薄膜を成膜して電極としてもよい。この場合においては、Ｍｎ又はＴｉがＩＧＺＯ半導体層に直接的に接するために、低温で短時間の熱処理によって上記と同様の効果を得ることができる。
さらに配線抵抗の低減を狙うには、Ｃｕ−Ｍｎ合金、またはＣｕ−Ｔｉ合金の薄膜をＩＧＺＯ半導体層表面に成膜したのち、純Ｃｕ薄膜を成膜して電極としてもよい。
酸化物半導体層上にこれらの添加元素を含む銅合金膜を被着させた後、その銅合金に対し熱処理をすると、酸化物半導体層と銅合金膜との接合界面に添加元素の酸化物が形成され得る。熱処理により、添加元素が酸化物半導体層に向けて拡散し、銅より酸化物の形成自由エネルギーが小さい添加元素が酸化物半導体層を構成する酸素と優先的に結合するためである。この添加元素の酸化物からなる層は第２の領域を構成するのに好都合に利用できる。併せて、添加元素によって還元された酸化物半導体の領域は酸素欠損となり、キャリア濃度が増加して高導電性を有する第１の領域となる。さらに、添加元素が内部より抜け出した銅合金の内部はほぼ純銅から構成されることとなり、電気抵抗の小さな銅からオーミック電極を好都合に形成できる。
このように、銅合金を熱処理することによって添加元素を内部から排出することができるが、その程度は熱処理条件に強く依存する。条件によっては銅合金中に添加元素が残存する場合があるし、銅合金中から完全に排出されて、内部が純銅になる場合がある。本発明では、両者を合わせて「銅合金」ということにする。例えば、Ｃｕ−Ｍｎ合金であれば、熱処理後の内部Ｍｎ濃度によらず、熱処理前の状態を参照して「Ｃｕ−Ｍｎ合金」あるいは「銅・マンガン合金」」ということにする。
特に、マンガンを添加元素として原子濃度にして１原子％から１０原子％の割合で含む銅・マンガン合金を素材とすると、薄膜トランジスタの動作層などをなす導電性酸化物層との界面に、第２の領域足る、合金素材中のマンガンが濃縮したバリア（ｂａｒｒｉｅｒ）層を自己的に形成できる。このバリア層は、酸化物半導体層の内部に含まれる酸素の、電極をなす銅への浸透を防ぐための拡散バリアとして作用する。この作用により電極をなす銅が酸化されるのが回避され、従って、電気的抵抗の小さな純銅からオーミック電極を構成することができる。
酸化物半導体層上に銅・マンガン合金を被着させた後、その銅・マンガン合金を素材として、インジウムを濃化した第１の領域と、マンガンを含む第２の領域とを同時に形成するのに適する加熱温度は、１００℃以上で４５０℃以下であり、加熱時間は５分以上、９０分以下である。加熱する時間は加熱温度を高温とする程、短縮するのが適する。
（実施例１）
本発明の内容を、導電性のｎ形インジウム含有酸化物半導体層に銅・マンガン合金を電極素材として形成する場合を例にして説明する。
図１は実施例１の熱処理前の積層構造の断面模式図である。シリコン基板１０１上に、テトラエトキシシリコン（略称：ＴＥＯＳ）を原料として厚さ５０ｎｍの二酸化珪素（ＳｉＯ2）絶縁層１０２を形成した。ＳｉＯ2絶縁層１０２上には、一般的な高周波スパッタリング法により厚さを３０ｎｍとするｎ形で非晶質の酸化インジウム・ガリウム・亜鉛（ａ−ＩｎＧａＺｎＯ4）からなる酸化物半導体層（ＩＧＺＯ層）１０３を被着した。ＩＧＺＯ層１０３は、酸素を体積分率にして５％とするアルゴンと酸素の混合雰囲気内で圧力を０．１パスカル（圧力単位：Ｐａ）として被着させた。次に、そのＩＧＺＯ層１０３の表面に、マンガンを原子濃度にして４％含む銅・マンガン合金をターゲット（ｔａｒｇｅｔ）材として一般的な高周波スパッタリング法により、銅・マンガン合金層１０４を被着させた。銅・マンガン合金層１０４の層厚は１００ｎｍとした。さらに耐酸化防止膜として高周波スパッタリング法によってＳｉＯ2層１０５を２００ｎｍの厚さに形成した。これにより、積層構造体１０の形成を終了した。被着させた銅・マンガン合金層１０４の内部のマンガンの原子濃度は、上記のターゲット材のマンガンの原子濃度と略同一と推定された。
次に、積層構造体１０を、大気中で、２５０℃で６０分間、加熱した。この加熱に因り、銅・マンガン合金層１０４の内部のマンガンはＩＧＺＯ層１０３側に拡散し、移動した。このため、銅・マンガン合金層１０４はほぼ純粋な銅からなる層（電極本体）１０７となった。積層構造体を上記の雰囲気内に留置し冷却した後、電極本体１０７とＩＧＺＯ層１０３との間の界面領域の断面ＴＥＭ像を撮像した。図２にその断面ＴＥＭ像を示す。ＩＧＺＯ層１０３とコントラストを相違する２つの領域１０６ａ，１０６ｂの存在が認められた。第１の領域１０６ａは、ＩＧＺＯ層１０３と隣接し、粒状に分布した組織が観察された。この部分から得た高分解能ＴＥＭ像は周期的な格子縞模様を示しており、結晶性であることが確認できた。第２の領域１０６ｂは、電極本体１０７（オーミック電極）と隣接しており、連続した薄いコントラストを有する層が観察された。試料を回転してもコントラストに変化はなく、高分解能ＴＥＭ像においても周期的な格子縞模様は見られず、第２の領域１０６ｂは非晶質層であると明示された。また、第１の領域１０６ａと第２の領域１０６ｂの各々の厚さは略同一であり、第１の領域１０６ａと第２の領域１０６ｂとからなる中間層１０６の厚さは６ｎｍであった。
図２で示す層界面（中間層１０６）に垂直な方向に沿ってＥＤＸ（エネルギー分散型Ｘ線マイクロアナリシイス）分析を行い、各構成元素から発せられるＸ線強度分布を求めた結果を図３に示す。Ｘ線強度分布は各元素の濃度分布に対応し、元素濃度の位置による変化を相対的に知ることができる。ＩＧＺＯ層１０３に接している第１の領域１０６ａは、ＩＧＺＯ層１０３を構成する元素、特にインジウムを多量に含む領域であるのが示された。第１の領域１０６ａの内部のインジウムの原子濃度（Ｘ線強度にして約３５）は、ＩＧＺＯ層１０３の内部のインジウム原子濃度（Ｘ線強度にして約２５）より約１．４倍高かった。また、第１の領域１０６ａの内部には、図３に示す如く、酸素が含まれており、その原子濃度は、ＩＧＺＯ層１０３の内部の酸素の原子濃度より低い。従って、第１の領域１０６ａは、インジウムが濃化された酸化物層であると断定された。
また、電極本体１０７に接して存在する第２の領域１０６ｂは、図３の結果から、マンガンを主要構成元素に含む層であった。第２の領域１０６ｂの内部のインジウムやその他のＩＧＺＯ層１０３を構成する元素の原子濃度は、第１の領域１０６ａと比較して低かったが、銅は第１の領域１０６ａより高濃度に含まれていた。即ち、第２の領域１０６ｂは、電極本体１０７の主要構成元素である銅とＩＧＺＯ層１０３との間の相互拡散を防止するバリア層として好適な組織構成を有するものであった。第２の領域１０６ｂの厚さは数ｎｍと、第１の領域１０６ａと同様の厚さの薄層であった。
図２の層界面（中間層１０６）に垂直な方向に沿ってＥＥＬＳ（電子エネルギー損失分光法）で分析した結果を図４に示す。図４は、ＥＬＬＳ法によって求めた、銅（Ｃｕ）、マンガン（Ｍｎ）、酸素（Ｏ）の観測強度を示す図である。図の左から電極本体１０７、第２の領域１０６ｂ、第１の領域１０６ａ、ＩＧＺＯ層１０３となっている。加熱処理の結果、電極本体１０７中のＭｎ濃度は無視できるほど低減している。また、第２の領域１０６ｂにおいてＭｎ濃度が最大となる。第１の領域１０６ａにおいてＭｎ強度は平坦な分布となり、Ｍｎを含む平衡層の形成を示唆している。また、酸素強度はＩＧＺＯ層１０３内部より第１および第２の領域１０６ａ，１０６ｂのほうが弱くなっている。このことは、酸素濃度にして考えると、ＩＧＺＯ層１０３内部より第１および第２の領域１０６ａ，１０６ｂのほうが低い酸素濃度であることを示し、ＭｎがＩＧＺＯ層１０３を還元して第２の領域１０６ｂでＭｎ酸化物を形成することに伴って、第１の領域１０６ａでは酸素欠損が生じていることを示している。
第２の領域１０６ｂに含まれているマンガンの化学的な存在形態をＸ線光電子分光法（英略称：ＸＰＳ）法で同定した。図５に、第２の領域１０６ｂのマンガンと共に、ＩＧＺＯ層１０３をなすインジウム、ガリウム及び亜鉛の酸化物の結合エネルギーを示す。第２の領域１０６ｂに含まれるマンガンは酸化物（ＭｎxＯy：０＜ｘ，ｙ＜１）の状態で存在しており、第２の領域１０６ｂの表面近傍のマンガンの結合エネルギーは６４０．５エレクトロンボルト（エネルギーの単位：ｅＶ）と計測された。第２の領域１０６ｂの中央部ではマンガンの結合エネルギーは６４１．５ｅＶであり、第１の領域１０６ａ側では６４１．７ｅＶに漸次、増加していた。これにより、第２の領域１０６ｂから第１の領域１０６ａにかけてマンガンは酸化マンガン（ＭｎＯ）から三酸化二マンガン（Ｍｎ2Ｏ3）を経て二酸化マンガン（ＭｎＯ2）と化学的形態を変化させて存在していることが分かった。即ち、マンガンは第２の領域１０６ｂから第１の領域１０６ａにかけて２価（ＭｎＯの場合である）から４価（ＭｎＯ2の場合である）に価数（電子価）を増加させて存在していた。
一方、中間層１０６からＩＧＺＯ層１０３に渡る領域で、インジウム、ガリウム及び亜鉛の結合エネルギーは、各々、４４５．１ｅＶ、１１１９．４ｅＶ、１０２３．１ｅＶであった。これにより、インジウムは三酸化二インジウム（Ｉｎ2Ｏ3）、ガリウムは三酸化二ガリウム（Ｇａ2Ｏ3）、亜鉛は酸化亜鉛（ＺｎＯ）の結合形態で各々存在していると判断された。また、マンガンの場合とは対照的に、中間層１０６からＩＧＺＯ層１０３に渡る領域でインジウム、ガリウム及び亜鉛の結合エネルギーに変化は認められなかった。即ち、インジウム、ガリウム及び亜鉛の価数は深さ方向で変化を来たしていなかった。
上記の加熱で、第２の領域１０６ｂの形成に寄与したマンガンを拡散させることにより純粋に近い銅から形成されることとなった層１０７について、幅を１２０ミクロンメートル（長さの単位：μｍ）とし、長さ（電流の通流方向に平行な方向の長さ）を６０μｍとする長方形状の電極に加工した後、対向する電極間に直流電流を通電した。その場合の電流（Ｉ）−電圧（Ｖ）特性を図６に示す。図中に示した数字は測定した電極間の距離である。銅・マンガン合金を素材として用いた場合は、低い印加電圧から電圧に対して直線的に電流が増加する良好なオーミック特性を呈する結果が得られた。さらに、ＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｏｄｅ）法により電気的接触抵抗を測定した。マンガンを原子濃度にして４％の割合で含む銅合金を用いて形成した銅オーミック電極の室温での接触抵抗は１．２〜２．９×１０-4Ω・ｃｍ2と計算された。尚、銅オーミック電極を形成した後の非晶質ＩＧＺＯ層の移動度は約７〜８ｃｍ2／Ｖ・ｓと高く保持されていた。
密着性を調べるために、スコッチテープを銅薄膜表面に貼り付けて剥がしたところ、テープの粘着面には何も付着しておらず、膜剥離は起こらなかった。このことから、銅・マンガン合金（電極本体１０７）とＩＧＺＯ１０３との密着性が優れていることが明らかになった。
電極の構成として、銅／マンガン二層膜、又は銅／銅・マンガン合金二層膜をＩＧＺＯ層に被着し熱処理を加えて得られるものを用いるようにしてもよい。それらも、上記の銅・マンガン合金／ＩＧＺＯ層に熱処理を加えたものと同様の結果を得ることができる。
（比較例）
上記実施例１において、銅・マンガン合金を純銅（純度９９．９９９９％）に代えて、同じ条件で実験を行った。銅（１０８）とＩＧＺＯ（１０３）の界面近傍を断面ＴＥＭによって観察した結果を図７に示す。２５０℃で１時間の熱処理を行ったにも拘わらず、界面反応による中間層の形成は確認されない。また、密着性を調べるために、スコッチテープを銅薄膜表面に貼り付けて剥がしたところ、テープの粘着面に銅薄膜が付着しており、銅とＩＧＺＯの密着性が乏しいことが明らかになった。また、電極列を形成して電極間の電流−電圧を測定した結果を図８に示す。否直線的な関係が得られ、図５に示した銅・マンガン合金と比較すると、傾きが緩やかであり、界面接触抵抗が高抵抗であることを示している。
（参考例）
上記実施例１において、銅・マンガン合金をチタンに代えて、同じ条件で実験を行った。チタンとＩＧＺＯの界面近傍をＴＥＭによって観察した結果を図９に示す。２５０℃で１時間の熱処理をしているので、Ｔｉ層２０７とＩＧＺＯ層２０３が反応し、中間層２０６を形成している。この中間層２０６は、銅・マンガン合金の場合と同様に、第１の領域２０６ａと第２の領域２０６ｂから構成されている。第１の領域２０６ａは微細な結晶粒からなっており、第２の領域２０６ｂは均一なコントラストを示す非晶質からなっていることがわかる。
リフトオフ法を用いてチタンの電極列を形成し、電極間の電流−電圧関係を測定した。その結果を図１０に示す。図中の数字は測定に用いた電極間の間隔を示す。どの電極間隔においても、明瞭な直線関係が得られており、界面はオーミック接触であることがわかる。ＴＬＭ法を用いて界面の接触比抵抗を求めたところ、０．２〜１．５×１０-4Ω・ｃｍ2であり、銅・マンガン合金と同等の性能を示した。
電極材料の構成として、銅／チタン二層膜、銅−チタン合金膜、銅／銅・チタン合金二層膜を用いても同様の結果を得ることができる。
本発明の銅からなるオーミック電極は、例えば、インジウム含有酸化物半導体を動作層とする薄膜トランジスタのソースやドレイン電極として利用できる。ｎ形の酸化ガリウム・インジウム・亜鉛などのから形成する。例えば、ｎ形のから形成する。特に、動作層をなす従来の材料である非晶質シリコン（電子移動度は約０．３〜約１．０ｃｍ2／Ｖ・ｓである。）に比べ、約１０倍の高い電子移動度を有するガリウム・インジウム・亜鉛複合酸化物から好適に形成できる。
また、例えば半導体装置であるところの発光ダイオード（英略称：ＬＥＤ）にあって、光学的に透明な酸化物半導体からなる、発光を外部へ効率的に透過させるための所謂、窓（ｗｉｎｄｏｗ）層に設けるｎ形やｐ形のオーミック電極として利用できる。例えば、窒化ガリウム・インジウム（ＧａｘＩｎｙＮ：０≦ｘ，ｙ≦１、ｘ＋ｙ＝１）を発光層とするｐｎ接合型ダブルヘテロ（英略称：ＤＨ）構造のＬＥＤ用途のインジウム・錫（元素記号：Ｓｎ）複合酸化物或いはインジウム・亜鉛（元素記号：Ｚｎ）複合酸化物からなる窓層に設けるオーミック電極として利用できる。
１０ 積層構造体
１０１ シリコン基板
１０２ 二酸化珪素（ＳｉＯ2）層
１０３ 酸化インンジウム・ガリウム・亜鉛（ＩＧＺＯ）酸化物半導体層
１０４ 銅・マンガン合金層
１０５ 二酸化珪素（ＳｉＯ2）層
１０６ 中間層
１０６ａ 中間層をなす第１の領域
１０６ｂ 中間層をなす第２の領域
１０７ 銅・マンガン合金層より形成された銅層、電極本体
１０８ 純銅層
２０３ 酸化インンジウム・ガリウム・亜鉛酸化物半導体層、ＩＧＺＯ層
２０６ 中間層
２０６ａ 中間層をなす第１の領域
２０６ｂ 中間層をなす第２の領域
２０７ チタン層

Claims (5)

  1. インジウムを含む酸化物半導体材料からなる半導体層と、
    上記半導体層上に設けられ、当該半導体層とオーミック接合を有し、マンガンを含む銅、マンガンを含む銅合金又はマンガンと銅の積層の何れかからなるオーミック電極と、
    上記半導体層と上記オーミック電極との間に設けられた中間層と、を備え、
    上記中間層は、半導体層の内部よりもインジウムの原子濃度を大とする第１の領域と、その第１の領域よりもインジウムの原子濃度を小とする第２の領域とを有している、ことを特徴とする半導体装置。
  2. 上記第１および第２の領域は、オーミック電極を構成する金属の酸化物を含めて構成されている、請求項１に記載の半導体装置。
  3. 上記マンガンの電子価は、第２の領域から第１の領域に向けて増加している、請求項１または２に記載の半導体装置。
  4. 上記マンガンの電子濃度は、上記第２の領域で最大値を示し、第１の領域では第２の領域より低くなっている、請求項１から３の何れか１項に記載の半導体装置。
  5. 上記第２の領域は、第１の領域より多量の銅が含まれている、請求項１から４の何れか１項に記載の半導体装置。
JP2012522728A 2010-07-02 2011-06-30 半導体装置 Expired - Fee Related JP5403527B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012522728A JP5403527B2 (ja) 2010-07-02 2011-06-30 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010152113 2010-07-02
JP2010152113 2010-07-02
PCT/JP2011/065525 WO2012002573A1 (ja) 2010-07-02 2011-06-30 半導体装置
JP2012522728A JP5403527B2 (ja) 2010-07-02 2011-06-30 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013177931A Division JP5467564B2 (ja) 2010-07-02 2013-08-29 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2012002573A1 JPWO2012002573A1 (ja) 2013-08-29
JP5403527B2 true JP5403527B2 (ja) 2014-01-29

Family

ID=45402267

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012522728A Expired - Fee Related JP5403527B2 (ja) 2010-07-02 2011-06-30 半導体装置
JP2013177931A Expired - Fee Related JP5467564B2 (ja) 2010-07-02 2013-08-29 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013177931A Expired - Fee Related JP5467564B2 (ja) 2010-07-02 2013-08-29 半導体装置

Country Status (4)

Country Link
US (1) US8895978B2 (ja)
JP (2) JP5403527B2 (ja)
CN (1) CN103038866A (ja)
WO (1) WO2012002573A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5719610B2 (ja) * 2011-01-21 2015-05-20 三菱電機株式会社 薄膜トランジスタ、及びアクティブマトリクス基板
JP5912046B2 (ja) * 2012-01-26 2016-04-27 株式会社Ｓｈカッパープロダクツ 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
KR102056407B1 (ko) * 2012-05-09 2019-12-16 아이엠이씨 브이제트더블유 금속 산화물 반도체층의 전기 전도도를 증가시키기 위한 방법
WO2013180040A1 (en) * 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20240001283A (ko) 2012-09-13 2024-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6193786B2 (ja) * 2013-03-14 2017-09-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TW201523877A (zh) * 2013-11-29 2015-06-16 Semiconductor Energy Lab 半導體裝置、半導體裝置的製造方法以及顯示裝置
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6402017B2 (ja) 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
KR102306200B1 (ko) * 2014-01-24 2021-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6444745B2 (ja) * 2015-01-22 2018-12-26 東芝メモリ株式会社 半導体装置及びその製造方法
US10734529B2 (en) 2016-01-29 2020-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN106847890B (zh) * 2017-02-17 2019-10-25 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板、显示面板
KR20210065186A (ko) * 2018-10-09 2021-06-03 마이크론 테크놀로지, 인크 이종 채널을 포함하는 트랜지스터 및 관련 디바이스, 전자 시스템 및 방법
CN111640836A (zh) * 2020-06-18 2020-09-08 佛山紫熙慧众科技有限公司 GaN基LED器件电极结构及LED器件
JP2022146576A (ja) 2021-03-22 2022-10-05 キオクシア株式会社 半導体装置及び半導体記憶装置
KR20220149880A (ko) * 2021-04-30 2022-11-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2008205469A (ja) * 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2010003822A (ja) * 2008-06-19 2010-01-07 Idemitsu Kosan Co Ltd 薄膜トランジスタおよびその製造方法
JP2010135770A (ja) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011129897A (ja) * 2009-11-20 2011-06-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3302894B2 (ja) 1996-11-25 2002-07-15 株式会社東芝 液晶表示装置
JP4494610B2 (ja) 2000-09-04 2010-06-30 株式会社フルヤ金属 薄膜形成用スパッタリングターゲット材
WO2006025347A1 (ja) 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
JP3754011B2 (ja) 2002-09-04 2006-03-08 デプト株式会社 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2005158887A (ja) 2003-11-21 2005-06-16 Dept Corp 回路基板及びその製造方法
JP2005166757A (ja) 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
KR100939998B1 (ko) * 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI487104B (zh) * 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
US8808693B2 (en) * 2009-04-01 2014-08-19 The University Of British Columbia Semaphorin 3C (Sema3C) inhibitor therapeutics, methods, and uses
JP2011049543A (ja) 2009-07-27 2011-03-10 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2008205469A (ja) * 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2010003822A (ja) * 2008-06-19 2010-01-07 Idemitsu Kosan Co Ltd 薄膜トランジスタおよびその製造方法
JP2010135770A (ja) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011129897A (ja) * 2009-11-20 2011-06-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ

Also Published As

Publication number Publication date
JP2014007418A (ja) 2014-01-16
JP5467564B2 (ja) 2014-04-09
JPWO2012002573A1 (ja) 2013-08-29
WO2012002573A1 (ja) 2012-01-05
US20130168671A1 (en) 2013-07-04
US8895978B2 (en) 2014-11-25
CN103038866A (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
JP5403527B2 (ja) 半導体装置
US11824062B2 (en) Thin film transistor, method for manufacturing the same, and semiconductor device
US8866140B2 (en) Thin-film transistor
TWI478308B (zh) Wiring construction and display device
TW468268B (en) Transistor and semiconductor device
TWI442570B (zh) Semiconductor thin film and its manufacturing method and thin film transistor
JP5429718B2 (ja) 酸化物半導体用電極、その形成方法
JP2018110226A (ja) 薄膜トランジスタ基板及び表示装置
JP5774005B2 (ja) 銅電極を有する薄膜トランジスタ（ｔｆｔ）
TW201214623A (en) Wiring structure, display device, and semiconductor device

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20130624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130829

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131021

LAPS Cancellation because of no payment of annual fees