[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5486848B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5486848B2
JP5486848B2 JP2009138772A JP2009138772A JP5486848B2 JP 5486848 B2 JP5486848 B2 JP 5486848B2 JP 2009138772 A JP2009138772 A JP 2009138772A JP 2009138772 A JP2009138772 A JP 2009138772A JP 5486848 B2 JP5486848 B2 JP 5486848B2
Authority
JP
Japan
Prior art keywords
bump
semiconductor element
element substrate
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009138772A
Other languages
English (en)
Other versions
JP2010287640A (ja
Inventor
欣秀 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009138772A priority Critical patent/JP5486848B2/ja
Priority to PCT/JP2010/003580 priority patent/WO2010143369A1/ja
Publication of JP2010287640A publication Critical patent/JP2010287640A/ja
Application granted granted Critical
Publication of JP5486848B2 publication Critical patent/JP5486848B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

本発明は、少なくとも2段以上の半導体素子を積み重ねてなる半導体装置およびその製造方法に関し、半導体装置のバンプ電極構造およびバンプ電極の接合方法に関する。
電気電子機器には、近年、ますます高機能かつ高速な情報処理が求められるようになってきた。そこで、このようなニーズをタイムリーに実現することを目的に、複数個の半導体素子が組み合わせて使用される例が増え始めている。
複数個の半導体素子を組み合わせて使用する際に、それぞれの半導体素子の性能を最大限に引き出すには、一般的には、半導体素子間を電気的に接続する導体長を最小化することが望ましいと言われている。そこで、第1の半導体素子の上部に第2の半導体素子を積み重ねていわゆる3次元的な構造を構築して半導体素子間の最短接続を実現し、それによって各半導体素子の性能を最大限引き出そうとする試みが提案されている。
例えば、特開2006-210745号公報（特許文献１）では、上下２個の半導体チップ間を最短距離で接続するために、貫通孔を設けたインターポーザチップを上下の半導体チップ間に配置して、半導体チップ表面に設けた突起電極を貫通孔に圧接注入させた構造を提案している。
特開2006-210745号公報
上記特許技術１においては、複数の半導体チップ間を３次元的に積み重ねて最短の配線長での接続を実現している。その際、上側に配置した半導体チップに設けた凸形状の外部接続端子を、下側に配置した半導体チップに設けた凹形状の外部接続端子に圧接注入するわけであるが、その際、上下の半導体チップ間の電気的な接続を加熱せずに確実に実現するために、前記外部接続端子の金属を組成流動させる技術を採用している。
金属を組成流動させるためには、実用上は、半導体チップを加圧しながら超音波振動を付加する方法、いわゆる超音波ボンディング法が採られる。超音波ボンディング法では、半導体チップに設けた金属性バンプ（外部接続端子）をその金属の融点以下の温度で組成流動させるために荷重下での超音波印加を実施する。このような超音波ボンディング法では、一般に、そのボンディングツールの振動幅が最小でプラスマイナス１０マイクロメートル程度は必要とされている。ボンディングツールの振幅幅がプラスマイナス１０マイクロメートルを下回ると、金属性バンプの塑性変形量が小さくなり、その結果として、組成流動量も小さくなって外部接続端子同士の接触部で十分な接続断面積を確保することが難しくなるからである。ボンディングツールがプラスマイナス１０マイクロメートルの振幅を持つように超音波を印加すると、金属バンプの位置変位が１０マイクロメートル程度は発生することになり、そのようなバンプの変位は接合の位置精度を低下させて高位置精度の接合の歩留を下げる原因の１つとなったり、小径バンプの場合にはバンプの破断原因の１つとなったりする傾向がある。従って、狭ピッチで接続する用途、特に小径バンプで狭ピッチ接続する用途へ超音波ボンディング技術を適用する場合には改善の余地が大きい。
また、上述の通り、金属バンプを塑性流動させるためには、超音波に加えて加圧力を併用印加することが一般的に行われる。加圧力を最適化するためには、バンプは金属製であること、バンプ金属の弾性限界を越えて塑性変形させる荷重が印加される必要があること、などを鑑みる必要がある。超音波ボンディング技術においては、一般に、バンプ径にもよるが１バンプ当たり１０グラム程度、少なくとも数グラム程度の押圧荷重を超音波振動と同時に印加する。従って、バンプ数が多い半導体チップへ適用する場合には、例えば具体例として５００本を超える多数のバンプを有する半導体チップを接合するためには、半導体チップ全体としてはかなり大きな値の押圧荷重を印加することになる。上記特許文献１の技術においては、チップに貫通孔を設けているので、孔の開いた半導体チップ（通常、シリコンなどの脆性材料からなる）に対して大きな押圧荷重を印加することになり、半導体チップが脆性破壊する危険性があることは否定できない。また、孔の開いていない半導体チップであっても、脆性材料の加工工程において過大な押圧荷重を印加することは好ましい事とは言えない。特に、シリコン以外の化合物半導体、例えば、SiCやGaNなどの脆性破壊耐性が小さい半導体チップでは、チップの脆性破壊抑制の観点から、過大な押圧荷重を避ける必要性が高いことはいうまでもない。
上記外部接続端子として金属製バンプを形成する方法として、上記特許文献１では、Auワイヤを用いたボールボンディング法を用いている（上記特許文献１の段落００３４参照）。ボールボンディング法を用いてバンプを形成する場合は、Auワイヤの先端を溶融してAuボール部を形成した後に、そのボール部をチップ表面の所望の電極パッド箇所に押し当てて超音波振動を印加しながら熱圧着し、Auワイヤからボール先端を切断するという一連の工程によってバンプが作られる。細径のAuワイヤ、例えば、径が２０マイクロメートル以下の細径Auワイヤは取り扱いが難しいため需要が少なく、従って高価であるゆえ、小径バンプをボールボンディング法で作製すると高価とならざるを得ない。また、Auワイヤからボール先端を切断する際には、隣接するバンプとの間に隙間が必要なため、実用上は、狭ピッチバンプを実現するバンプレイアウトは外周１列に制限されている。したがって、逆にボールボンディング法を用いてフルグリッド配置でバンプ形成する場合には狭ピッチ配列をとり得ず、多数バンプを高密度で配置するという観点では改善の余地が有るといえる。
多数のＡｕバンプをフルグリッドかつ狭ピッチに配置できる方法としてめっきバンプ法が知られている。しかしながら、Ａｕバンプはアンダーフィル材との接着性が乏しい場合が多く、その結果として、アンダーフィルとＡｕバンプとの界面に隙間が生じて絶縁信頼性低下を招きやすい傾向があるので、フルグリッドかつ狭ピッチに配置された多数バンプを用いて半導体チップを接合する用途に使用する場合には、一定の制限がある。
上述のような様々な観点から考えると、上記特許文献１の技術は、多数のバンプを有する半導体チップの3次元積層への適用は必ずしも有利とは言えない。
本願発明者は、上記公報に記載された技術の改善策を探った結果、下記のような構造・構成、手段を採る事によって良好な結果を得ることができ、本願発明に至った。
まず、本願発明にかかる半導体装置の1つの構造・構成は下記の通りである。
第1の半導体素子基板の表面に形成した凸形状の金属性導体バンプと第2の半導体素子基板の表面に形成した凸形状の金属性導体バンプとを互いに接合させる。その際、前記第1の半導体素子基板の表面に形成した第1の凸形状金属性導体バンプは、あらかじめその先端を尖らせておく。一方、前記第2の半導体素子基板の表面に形成した第2の凸形状金属性導体バンプはその頂部、側壁部、および本体部の少なくとも３種類の材質からなる複合構造とし、その本体部は軟性金属とする。さらに、先端の尖った前記第1の凸形状金属性導体バンプの先端部分が前記第2の凸形状金属性導体バンプの本体部分である軟性金属層に圧入された構造とする。このような構造、構成により、半導体チップを積層してなるチップ積層構造体が実現できる。
本願発明にかかる半導体装置の別の１つの構造・構成として、上記構造・構成を応用して、半導体チップを多段に積層接合してなるチップ多段積層構造体を提供する。その際、半導体素子基板の第1の面には先端が尖った第1のバンプを有し、第2の面には頂部、側壁部、および軟性金属からなる本体部の少なくとも3種類の材質からなる複合構造となる第2のバンプを有した半導体素子基板を用いる。このような構造からなる両面バンプつき半導体素子基板を少なくとも３個以上用意し、第1の半導体素子基板の第1の面にあらかじめ形成されている先端が尖った第1-1のバンプと、第2の半導体素子基板の第2の面にあらかじめ形成されている軟性金属を含有する第2-2のバンプとを接合し、第２の半導体素子基板の第1の面にあらかじめ形成されている先端が尖った第2-1のバンプと、第３の半導体素子基板の第2の面にあらかじめ形成されている軟性金属を含有する第3-2のバンプとを接合する構造とする。このような構造を所望段数繰り返すことによって、所望段数の接合が為された構造および構成となり、所望段数の半導体チップを積層接合してなるチップ多段積層構造体を実現できる。
本願発明では、本願発明に掛かる上記半導体装置の製造方法もあわせて提供する。本願発明の提供する半導体装置の製造方法は下記の通りである。
まず始めに、第1の半導体素子基板表面に均一膜厚にて第1の金属導体層を形成し、その第1の均一膜厚金属導体膜の所望箇所を選択的に湿式エッチング法によって加工除去して第1のバンプ付き半導体素子基板を作製する。湿式エッチング法を用いて所望箇所を選択的に除去する際には、フォトリソグラフィーなどの方法が望ましい。一方、上記第1の半導体素子基板とは別に、第2の半導体素子基板を用意し、この表面にも均一膜厚にて第2の金属導体層膜を形成して、さらにその上に少なくとも２種類の導体からなる導体層膜（第3の導体層、第4の導体層）を連続成膜した後に、前記第2〜第4の金属導体層膜の所望部分を残して選択的に除去することによって第2のバンプ付き半導体素子基板を作製する。第3の導体層および第4の導体層の形成方法は、エッチング法でもめっき法でも構わない。めっき法を採用する場合には、フォトリソグラフィー技術を使って選択的にめっき析出させる箇所のみに第3および第4の導体層を連続的に形成した後に、めっきの種膜となった第2の導体層膜の不要な箇所を取り除くことによって前記第2〜第4の金属導体層膜の所望部分を残すことができる。
その次の段階で、前記第1のバンプつき半導体素子基板と前記第2のバンプ付き半導体素子基板とを互いの相対的な位置が上下となるように配置し、前記第1のバンプ付き半導体素子基板のバンプ位置と前記第2のバンプ付き半導体素子基板のバンプ位置とを整合させる。
さらに次の工程では、第1のバンプ付き半導体素子基板上に設けられたバンプが第2のバンプ付き半導体素子基板上に設けられたバンプに圧入されるように、前記第1のバンプ付き半導体素子基板と前記第2のバンプ付き半導体素子基板とが相対的に移動させる。
このような工程により、本願発明では少なくとも２個以上の半導体チップを積層接合してなるチップ積層構造体を実現するための製造方法を提供する。
本願発明の提供する技術によって得られる効果は下記の通りである。
3次元的に多段積層される複数の半導体チップ間を最短配線長で接続する熱圧着接合において、先端が尖ったバンプを軟性金属バンプへ圧入する構造としたことにより、従来と比べて低荷重で確実な接合が可能となる。
本発明の実施例にかかる半導体装置の1形態の断面を示す概略図である。 本発明の実施例にかかる半導体素子基板の1形態の部分拡大構造断面を示す概略図であり、凸形状金属性導体バンプの断面構造の一例を示す概略図である。 本発明の実施例にかかる半導体装置の1形態の部分拡大構造断面を示す概略図であり、バンプ接合部の断面構造の一例を示す概略図である。 本発明の実施例にかかる半導体装置の製造方法において、その部分工程の1形態における断面構造を説明するための概略図である。 本発明の実施例にかかる半導体装置の製造方法において、別の部分工程の1形態における断面構造を説明するための概略図である。 本発明の実施例にかかる半導体装置の製造方法において、さらに別の部分工程の1形態における断面構造を説明するための概略図である。 本発明の実施例にかかる半導体装置の別の1形態の断面を示す概略図である。
以下、本願発明を実施するための形態を図面に基づいて説明する。なお、図面を構成する各部品にはそれぞれ符号を付して説明を施すが、同一機能の場合には符号や説明を省略する場合がある。また、図中に示した各部品の寸法は実際の部品寸法を反映した縮尺には必ずしも一致していない場合がある。
本実施形態の半導体装置の断面概略構造を図１に示す。
第1の半導体素子基板１の表面には複数個の凸形状の金属性導体バンプ２が形成されており、第2の半導体素子基板３の表面には複数個の凸形状の金属性導体バンプ４が形成されている。第1の半導体素子基板１と第2の半導体素子基板３とはお互いにその表面を向かい合わせに配置され、第1の半導体素子基板１上に設けられた凸形状金属性導体バンプ２は第2の半導体素子基板３上に設けられた凸形状の金属性導体バンプ４に圧入されてそれぞれの凸形状の金属性導体バンプ２と４とを電気的に接続している。第1の半導体素子基板１と第2の半導体素子基板３との間のギャップ部には、金属性導体バンプの隙間を埋めるようにアンダーフィル材５が充填され、第1の半導体素子基板１と第2の半導体素子基板３とが分離しないように固定されている。アンダーフィル材５は、半導体素子基板１と第2の半導体素子基板３とを固定するだけではなく、金属性導体バンプ間の絶縁信頼性を確保し、また、そのアンダーフィル材５自身が有する応力分散作用によって接続信頼性の確保に寄与している。またアンダーフィル材５の熱収縮作用および硬化収縮作用によって、第1の半導体素子基板1上に設けられた金属性導体バンプ２と第2の半導体素子基板３上に設けられた金属性導体バンプ４との接合界面に適正な応力が作用し続ける構造となっている。
本願発明では、第2の半導体素子基板３上に設けられた金属性導体バンプ４は、少なくとも３種類以上の材質からなる複合構造体を使用する。本実施形態では、図２に示してあるとおり、高さ整合層４ａ、軟性金属層４ｂ、頂部層４ｃ、側壁部４ｄの４種類の材質からなる複合構造体を用いた。
本実施形態で採用した高さ整合層４ａは、凸形状金属性導体バンプ２を凸形状金属性導体バンプ４に圧入する際に、その圧入深さを制御するための層である。本実施形態においては、高さ整合層４ａを内包する導体バンプ４を用いたことにより、半導体素子基板１と半導体素子基板３との間のギャップが所望の値となるように精密に制御され、またその数値ばらつき範囲も制御できる。より具体的には、半導体素子基板１と半導体素子基板３との間のギャップ値のばらつき範囲は高さ整合層４ａの厚みばらつき範囲とほぼ同じとなる。高さ整合層４ａの厚みばらつきは、高さ整合層４ａ平均厚みのプラスマイナス１０％以下となるように製造することは比較的容易であり、一般にそのような仕様で作製されるので、半導体素子基板１と半導体素子基板３との間のギャップ値のばらつき範囲をプラスマイナス１０％以下に制御することは容易に実現される。高さ整合層４ａの製造方法の詳細については後述するが、高さ整合層４ａの製造方法を工夫すれば、ギャップ値のばらつき範囲を更に抑制できる。更に具体的に一例を示すなら、高さ整合層４ａの平均厚みが５マイクロメートルの場合、半導体素子基板１と半導体素子基板３との間のギャップ値のばらつき範囲はプラスマイナス０．５マイクロメートル以下となるように制御される。
本実施形態では、上述のような高さ整合層４ａを設けたことによって半導体素子基板間ギャップの精密制御を実現し、その結果として、アンダーフィル材５の充填工程における不具合発生の低減に成功した。半導体素子基板間ギャップを精密に制御できるようになったことにより、その所望のギャップ値において最適となるようなアンダーフィル充填条件を選択できたためであると考えている。一般に、半導体素子基板間のギャップが５０マイクロメートル以下となるような積層実装構造においては、半導体素子基板間ギャップがアンダーフィル５の充填工程における流路抵抗の主要要因の１つとなる。従って、アンダーフィル充填工程における不具合発生を抑制するためには、本実施形態のように半導体素子基板間ギャップを精密に制御するための高さ整合層４ａを設けることが望ましいわけである。逆に、高さ整合層４ａを設けない場合には、半導体素子基板間ギャップの値を安定させるための別種の制御方法や製造方法を採らなければ、アンダーフィル５の充填工程における流路抵抗が安定しないことに起因してアンダーフィル充填不具合発生の危険性が高まる。
軟性金属層４ｂは金属性導体バンプ４の本体部分であり、金属性導体バンプ２が圧入されて、金属性導体バンプ２との間で接合界面を為す層となる。金属性導体バンプ２を圧入する工程において低荷重での圧入を実現するためには、軟性金属層４ｂに変形容易な導体を用いることが望ましい。変形容易な導体として多種多様な材料が知られているが、本願発明者は金属性導体バンプ２との確実な接合界面を形成するという観点から、導電性樹脂よりも金属材料あるいは合金材料が望ましいと判断した。さらに、さまざまな金属材料あるいは合金材料について、本願発明技術への適用可能性を検討し、ブリュネル硬度が１００ＭＰａ以下となる金属性材料が望ましく、ブリュネル硬度が５０ＭＰａ未満であれば特に好ましいという指針を得た。逆にブリュネル硬度が５０ＭＰａ以上となると、金属性導体バンプ２を圧入する工程において必要な荷重が大きくなり、半導体素子の動作特性に影響が現れることがある。ブリュネル硬度が５０ＭＰａ以下となる導体金属の具体例を挙げると、例えば、Ｉｎ（ブリュネル硬度＝９ＭＰａ）、Ｎａ（ブリュネル硬度＝０．７ＭＰａ）、Ａｇ（ブリュネル硬度＝２５ＭＰａ）、Ｐｂ（ブリュネル硬度＝３８ＭＰａ）などが挙げられる。ちなみに、Ｓｎはブリュネル硬度＝５１ＭＰａであるので、本願発明の軟性金属層４ｂとして最も好ましい導体金属の範疇には入らない。また、ブリュネル硬度が５０ＭＰａ未満の幾つかの金属、例えば、Ｎａ（ブリュネル硬度＝０．７ＭＰａ）は安全性の観点から実用的とは言えないし、環境的な観点で法的な規制が設けられているＰｂ（ブリュネル硬度＝３８ＭＰａ）やＰｂ含有導体はその実用性には制限が有る。こうした観点を総合的に鑑み、本実施形態では軟性金属層４ｂに最も好ましい材料として金属Ｉｎ（ブリュネル硬度＝９ＭＰａ）を採用した。
金属性導体バンプ４のバンプ頂部にはバンプ頂部層４ｃが設けられており、金属性導体バンプ４の頂上部分の酸化を防止する膜となっている。このバンプ頂部層４ｃは凸形状金属性導体バンプ２を凸形状金属性導体バンプ４に圧入する際に破断される必要があるので、破断が容易な膜であることが望ましい。本願発明者は破断が容易ないくつかの材料について本願発明技術への適用可能性を検討した結果、シェア強度（Ｓｈｅａｒ Ｍｏｄｕｌｕｓ）が５０ＧＰａ以下となる皮膜であれば凸形状金属性導体バンプ２を圧入する際に障害となりにくく、シェア強度が３０ＧＰａ以下でかつ膜厚が１．０マイクロメータ以下であれば障害になることはほとんどないという指針を得た。製造のし易さ、酸化防止作用、導体抵抗を考慮すれば、本願発明のバンプ頂部層４ｃには金属の薄膜が望ましい。本実施形態においては、最も好ましい材料としてＡｇ（Ｓｈｅａｒ Ｍｏｄｕｌｕｓ＝３０ＧＰａ）を採用し、その厚みを最大でも１．０マイクロメータ以下となるように制限した上で用いる。バンプ頂部層４ｃの膜厚が１．０マイクロメートルを越えて大きくなる場合、凸形状金属性導体バンプ２を圧入する工程において破断に必要な必要な荷重が大きくなり、その結果として、半導体素子の動作特性に影響が現れることがある。本実施形態では、バンプ頂部層４ｃの膜厚０．０５〜０．４０マイクロメートルの範囲で作製した。バンプ頂部層４ｃの膜厚が０．０５マイクロメートルを下回ると、金属性導体バンプ４の酸化防止の作用が十分に得られない傾向が見られるためである。膜厚０．０５〜０．４０マイクロメートルの範囲で作製されたバンプ頂部層４ｃを用いれば、凸形状金属性導体バンプ２の圧入時の破断には特段の問題は発生しない。また、バンプ頂部層４ｃの膜厚が厚ければ、バンプ頂部層４ｃの残骸となる破断断片が金属性導体バンプ２と金属性導体バンプ４との界面付近に生成することがあるが、本実施形態では膜厚０．０５〜０．４０マイクロメートルの範囲で制限したため、残骸となる破断断片の発生はごく僅かである。また、僅かに発生する破断断片は、軟性金属層４ｂとして採用したＩｎと反応してＩｎ-Ａｇ共晶（共晶温度１４１℃）となって軟性金属層４ｂ内へ拡散するので、バンプ頂部層４ｃの残骸が金属性導体バンプ２と金属性導体バンプ４との接合性を損なうことはない。逆に、本実施形態においては、適切な膜厚（０．０５〜０．４０マイクロメートル）のバンプ頂部層４ｃを用いたことにより、その断片がバンプ２の導体および導体バンプ４内部の高さ整合層４ａの導体と合金化し、あるいはバンプ２の導体と導体バンプ４内部の高さ整合層４ａ導体との合金化反応を促進して、バンプ２とバンプ４との間の接合面を強化する作用があった。
金属性導体バンプ４には、更に、その側壁部分に側壁部４ｄが形成されている。側壁部４ｄはアンダーフィル材５との接着性を確保するための層であり、アンダーフィル材５との接着性が維持できる最小の厚みで構わない。従って、金属層４ｂの材質によっては、敢えて積極的に成膜せずに軟性金属層４ｂの側壁に自然生成する自然酸化膜を活用しても構わない。本実施形態においては、軟性金属層４ｂに使用したＩｎの自然酸化によって生成した酸化インジウム膜を側壁部４ｄとした。酸化インジウム膜は空気中でＩｎの表面に速やかに生成して薄くて強固な皮膜となり、Ｉｎを化学的に安定化させる作用がある。本実施形態では金属性導体バンプ４の本体部分にはＩｎを使用しているので、上記のようにして自然に生成するＩｎの自然酸化膜を側壁部４ｄとして使用することは好適である。なお、本実施形態においては、バンプ４の本体部分である軟性金属層４ｂに用いたＩｎよりもイオン化しにくいＡｇ薄膜をバンプ頂部層４ｃに形成してあるので、それらの間に発現する局部電池作用によってＩｎの自然酸化膜ができやすい構成となっている。
上記および図２に示した高さ整合層４ａ、軟性金属層４ｂ、頂部層４ｃ、側壁部４ｄの４種類の材質からなる金属性導体バンプ４へ凸形状金属性導体バンプ２が圧入されている状態を拡大した概略断面構造の一例を図３に示す。凸形状金属性導体バンプ２は高さ整合層４ａの上部に突き当った以上の深さには侵入しない。本実施形態では高さ整合層４ａの厚みは金属性導体バンプ４に対して約５０％、軟性金属層４ｂの厚みは金属性導体バンプ４全体の膜厚に対して約４８％、頂部層４ｃの厚みは高さ整合層４ａと軟性金属層４ｂの合計厚みに対して約２％とした。また、凸形状金属性導体バンプ２の厚みは軟性金属層４ｂよりも若干厚めとし、本実施形態では金属性導体バンプ４に対して約５０％の厚みとした。高さ整合層４ａ、軟性金属層４ｂ、凸形状金属性導体バンプ２のそれぞれの厚みに関して必ずしも本実施形態の数値にこだわる必要はないが、最も好ましい構成比の１例である。本願発明においては、凸形状金属性導体バンプ２の厚みは軟性金属層４ｂの膜厚と同等以上とし、かつ、金属性導体バンプ４全体の膜厚に対して１０〜９５％の範囲とすることが望ましい。凸形状金属性導体バンプ２の厚みが金属性導体バンプ４全体の膜厚に対して１０％未満の場合には、必然的に軟性金属層４ｂも薄くせざるを得ず、その結果として、凸形状金属性導体バンプ２と金属性導体バンプ４との接合界面が小さくなって接合信頼性が不足する懸念が高まる。逆に、凸形状金属性導体バンプ２の厚みが金属性導体バンプ４全体の膜厚に対して９５％を超える場合には、必然的に軟性金属層４ｂが金属性導体バンプ４全体に占める割合が大きくなって、言い換えると高さ整合層４ａの占める割合が小さくなるので、半導体素子基板１と半導体素子基板３との間のギャップ制御性が低下する傾向が高まる。
次に、凸形状金属性導体バンプ２について説明する。図３に例示されている通り、凸形状金属性導体バンプ２は先端が尖った形状となっていて、その小径側の先端が凸形状金属性導体バンプ４の表面に形成された頂部層４ｃを貫通して軟性金属層４ｂに圧入され、高さ整合層４ａに突き当たった状態で接合されている。一方、凸形状金属性導体バンプ２の大径側の先端は、図３では省略されているが、第１の半導体素子基板の表面に繋がっている。
本願発明では、凸形状金属性導体バンプ２の大径側の先端径を凸形状金属性導体バンプ２の厚み（高さ）より大きくすることが望ましい。より具体的に例示すれば、凸形状金属性導体バンプ２の大径側の先端径は凸形状金属性導体バンプ２の厚み（高さ）に対して約２００％程度あるいはそれ以上あることが望ましい。このような径／厚み比とすることによって、簡略な製造工程を採用でき、従って低コスト化が出来るからである。本実施形態においては、凸形状金属性導体バンプ２の大径側の先端径を１０マイクロメートル、凸形状金属性導体バンプ２の厚み（高さ）を４．８マイクロメートルとした。凸形状金属性導体バンプ２の大径側と小径側の径の比は、言い換えると、凸形状金属性導体バンプ２の先端の尖り具合をあらわす数値である。凸形状金属性導体バンプ４の表面に形成された頂部層４ｃを低荷重で貫通させるためには、凸形状金属性導体バンプ２の先端が尖っていることが望ましいが、本願発明では金属性導体バンプ４の頂部層４ｃおよびバンプ４内部の軟性金属層４ｂの膜厚や材質に制限を設けた特定の仕様を採用しているので、導体バンプ２の先端が極端に尖っている必要はない。本実施形態の導体バンプ２は、その軸は半導体表面に略垂直であり、その先端付近の外表面が半導体表面に対して平行となる面との間で為す角８が約３５〜５５度の範囲となるように作られている。５５度を越えて過剰に尖っていると製造工程途中でバンプ先端が座屈するなどの不具合が発生する危険性が高まるし、逆に、３５度に満たない鈍角では凸形状金属性導体バンプ４の表面に形成された頂部層４ｃの貫通および軟性金属層４ｂへの圧入工程で大きな荷重が必要になるという傾向が高まる。なお、上記角度にするのは、厳密に先端ではなく先端付近であればよく、バンプ４の先端を含む微小な領域を半導体素子基板に平行な平坦形状や丸みを帯びた形状にしてもよい。
本願発明の凸形状金属性導体バンプ２は、上述の通り、凸形状金属性導体バンプ４内部の軟性金属層４ｂへ圧入するので、軟性金属層４ｂと比べて高硬度な材料であって、例えば、圧入工程において座屈などが起こらないことが必要である。このような観点から、本願発明においては凸形状金属性導体バンプ２にはシェア強度（Ｓｈｅａｒ Ｍｏｄｕｌｕｓ）２５ＧＰａ以上の金属導体を選択することが望ましい。より具体的には、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、ＮｉＣｕ合金、ＣｕＳｎ合金（スペキュラム合金）、Ｔｉなどである。本実施形態においては、軟性金属層４ｂのＩｎ材への圧入容易性の観点に加えて、フォトリソグラフィを用いた高精度な加工が容易、良導電性、安価、などの観点を考慮して、銅（４８ＧＰａ）を採用した。なお、シェア強度１００ＧＰaを越える材料の場合、高精度加工の困難さに加えて、バンプ製造過程でバンプ内部に発生する内部応力が大きくなり易いため、本願発明の金属性導体バンプ２としては必ずしも適切な材料とは言えないので、適用する前に事前の評価が必要である。
一方、金属性導体バンプ２の先端が突き当たる凸形状金属性導体バンプ４内部の高さ整合層４ａとしては、金属性導体バンプ２の先端が突き当たったことによって容易に変形したり、座屈したりなどが起こらないことが望ましい。検討の結果、本願発明の構造では、金属性導体バンプ２よりもモース硬度が０．５以上大きい導体であれば、このような問題が発生する危険性を抑制できることがわかった。つまり、本願発明では高さ整合層４ａの材質には、金属性導体バンプ２よりモース硬度が０．５以上大きい導体から選定することが望ましい。本実施形態においては銅膜（モース硬度３．０）よりもモース硬度が１．０大きいニッケル膜（モース硬度４．０）を採用した。なお、ニッケル膜はその製造方法によって硬度を制御できる場合があり、硬度の制御範囲が広いめっき法を用いて高さ整合層４ａを作製した（高さ整合層４ａの製造方法の詳細は後述）。めっき法を用いて皮膜硬度を制御する方法を具体的に挙げると、レベラーあるいはブライトナーと呼ばれる添加剤をめっき液に添加してめっき皮膜表面の凹凸を抑制して平滑面となるようにすれば良い。レベラーあるいはブライトナーと呼ばれる添加剤が添加されためっき液を用いてニッケルめっきを行うと、析出した皮膜は微細な結晶粒の集合体となっており、従って硬い皮膜となるのである。
上述のように、本願発明では導体バンプ２の材質、導体バンプ４の内部構造および各構成層の材質および厚み、硬度、形状を細かく規定したことにより、低温低荷重での確実な接合を実現できる。これにより、1、000本を超えるバンプを一括接合することが可能となり、また、本願実施形態の仕様にてSiCやGaNなどの脆性破壊耐性が小さい半導体チップを積層接合したところ、チップ破壊なしで接合できた。
次に図４〜図６に基づいて製造方法の詳細を説明する。
図４は第1の半導体素子基板１に導体バンプ２を作製するための製造方法を説明するための断面概略構造を示す図である。図４（ａ）は本実施例で使用した第1の半導体素子基板１の断面構造を示す概略図である。ここでは詳細構造が省略されているが、第1の半導体素子基板１には少なくとも１個以上の半導体回路が形成され、第1の半導体素子基板１の第1の面には各半導体回路の外部出力端子６が設けられている。
まず始めにこの外部出力端子６を完全に覆うように均一膜厚にて第1の均一膜厚導体層７を形成する（図４（ｂ））。この図はあくまでも概略図であるため、第1の均一膜厚導体層７の詳細な層構成を記載していないが、製造工程上の都合で第1の均一膜厚導体層７が多層膜であっても構わない。本実施形態においては、均一膜厚導体層７はＣｒとＣｕの2種類の材料からなる2層膜を採用し、膜厚均一性を確保するために2層いずれもスパッタ法を用いて連続成膜した。本実施形態では第1の半導体素子基板１と第1の均一膜厚導体層７とを確実に密着させるために７５ナノメートル厚のＣｒ膜を使用したが、他の材質、例えばＴｉやＷなどの密着膜で代用しても良い。本実施形態では４．８マイクロメートル厚の金属性導体バンプ２を確保するために、第1の均一膜厚導体層７のＣｕ膜は４．９マイクロメートル厚となるように成膜した。
次に、上記第1の均一膜厚導体層７の所望位置を選択的にエッチング除去することによって導体バンプ２を有する第1の半導体素子基板１を作製する（図４（ｃ））。本実施形態では、均一膜厚導体層７の所望位置を選択的にエッチング除去するために、均一膜厚導体層７の表面に感光性レジストを成膜し、露光現像によって選択除去すべき所望箇所のエッチングレジストを除去した後に、残った部分のレジストをエッチングマスクとして均一膜厚導体層７を溶解するエッチング液で処理した。本願発明に好適な感光性のエッチングレジストは、所望の形状および解像度が得られる材料であれば良いので特殊な材料を使用する必要は無いが、膜厚１０マイクロメートル以下の膜厚で成膜できるレジストであることが望ましい。膜厚が１０マイクロメートルを越えると、レジスト開口幅の大小や開口部の粗密がエッチング形状やエッチング形状の膜厚均一性に影響する危険性が高まるからである。本実施形態においては、膜厚２．３マイクロメートルのポジ型ドライフィルムレジストを用い、４．９マイクロメートル厚のＣｕ膜を除去するために硫酸-過酸化水素混合系のエッチング液を用いた。エッチング処理においては上部（レジストに密着している側）のエッチングは、下部（基板に密着している側）のエッチングよりも進み方が早い、いわゆるサイドエッチング現象が生じて先端が尖ったバンプが自発的に形成される。本実施形態においては、基板面内で均一なエッチング反応が進むように十分に注意を払ってエッチング処理したところ、面内で均一な傾斜角８を有するバンプ２が形成できた。本実施形態ではこの後、バンプ２をパターン分離するためにアルカリ性Ｃｒエッチング液にてバンプ２間に残っているＣｒ膜をエッチング除去し、最後にレジストを剥離することによって、先端が尖った導体バンプ２が所望箇所に形成された第1の半導体素子基板１を作製できた。なお、図４はあくまでも概略構造図なので省略されているが、導体バンプ２と半導体素子基板１との境界部には７５ナノメートル厚のＣｒ膜が残存していることは改めて指摘するまでも無い。また、先端が尖った導体バンプ２の接合性低下の原因となる表面酸化を抑制するために、導体バンプ２の表面に酸化防止膜を成膜しても良い。本実施形態においては、導体バンプ２が精密に制御された形状の微細円錐形状のＣｕであることに着目して、簡便かつ低コストに成膜でき、かつ、接合性に影響を与えず、また、表面のすべり性のよい酸化防止膜となるＳｎめっき皮膜を置換めっき法にて形成した。表面のすべり性が良好で低コストな酸化防止膜であればＳｎ以外の皮膜でも構わない。有機性の酸化防止皮膜、例えばプリフラックスやいわゆるＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）は、酸化防止作用は良好であるが表面すべり性の観点で不十分であるため、本願発明への適用はあまり好ましくはない。
このように本実施形態においては、先端が尖った形状のバンプ２を湿式エッチング法で作製することによって均一形状のバンプ２の低コストな製造を可能にし、バンプ２の形状布不均一性に起因する接合歩留低下を抑制できた。このような歩留低下抑制は、後述する多段積層構造体においては、製造歩留、製造コスト、品質の観点で特段の効果を発揮する。
図５は第２の半導体素子基板３に導体バンプ４を作製するための製造方法を説明するための断面概略構造を示す図であり、図５（ａ）は本実施例で使用した第２の半導体素子基板３の断面構造を示す概略図である。ここでは詳細構造が省略されているが、第２の半導体素子基板３には少なくとも１個以上の半導体回路が形成され、第２の半導体素子基板３の第1の面には各半導体回路の外部出力端子９が設けられている。図４に示した第1の半導体素子基板１の場合と同様、この外部出力端子９を完全に覆い隠すように均一膜厚にて第2の均一膜厚導体層１０を形成する（図５（ｂ））。この図はあくまでも概略図であるため、第２の均一膜厚導体層１０の詳細な層構成を記載していないが、製造工程上の都合で第２の均一膜厚導体層１０が多層膜であっても構わない。本実施形態においては、均一膜厚導体層１０としてＣｒとＣｕの2種類の材料からなる多層構造を採用し、膜厚均一性を確保するためにスパッタ法にて連続成膜した。本実施形態では、第２の均一膜厚導体層１０は第２の半導体素子基板３の第1の面にバンプ４を作製するために使用するめっき下地のための導体膜となるので、めっき工程に要求される密着性と電流密度分布を確保できる膜厚があれば十分である。本実施形態においては、密着膜としては上記第1の半導体素子基板の場合と同様、７５ナノメートル厚のＣｒ膜を使用し、導体膜としては５００ナノメートル厚のＣｕ膜とした。
次に、上記第２の均一膜厚導体層１０の所望位置に導体バンプ４を作成する（図５（ｃ））。本実施形態では、均一膜厚導体層１０の所望位置を選択的にバンプ４となる導体構造を選択的に成長させるために、均一膜厚導体層１０の表面に感光性レジストを成膜する。この感光性レジストに対して所定の露光現像処理を施して所望箇所のレジストを除去した後に、残った部分のレジストをめっきレジストマスクとしてバンプ４となる導体をめっき成長させる。
上述の通り、第2の半導体素子基板３上に設けられた金属性導体バンプ４は、少なくとも３種類以上の材質からなる複合構造体を使用する。このような複雑な構造体を最小コスト、最短工程で作製するために、本実施形態では高さ整合層４ａ、軟性金属層４ｂ、頂部層４ｃの３層連続めっき技術を適用し、約４マイクロメートル厚の高さ整合層４ａ、約３．８マイクロメートル厚の軟性金属層４ｂ、０．０５〜０．４０マイクロメートル厚の頂部層４ｃという構成とした。
本願発明に好適な感光性のめっきレジストは、所望の形状および解像度が得られる材料であれば良いので特殊な材料を使用する必要は無いが、膜厚１０マイクロメートル以上の膜厚で２０マイクロメートル程度の解像度が得られるレジストであることが望ましく、本実施形態ではそのようなレジストを少なくとも膜厚１０マイクロメートルを越える膜厚で成膜して使用する。膜厚が１０マイクロメートルを下回ると上述の高さ整合層４ａ（膜厚４マイクロメートル）、軟性金属層４ｂ（膜厚３．８マイクロメートル）、頂部層４ｃ（膜厚０．０５〜０．４０マイクロメートル）の３層連続めっきへの適用が困難となるからである。本実施形態においては、膜厚１４．８マイクロメートルのネガ型ドライフィルムレジストを用い、膜厚４マイクロメートルの高さ整合層４ａにはスルファミン酸ニッケルめっき、膜厚３．８マイクロメートルの軟性金属層４ｂには硫酸インジウム系酸性インジウムめっき、頂部層４ｃにはフラッシュ銀めっきを適用した。所定の３層連続めっき処理を施した後、レジスト除去、パターン分離を行うことによって、３層構造を有する導体バンプ４が所望箇所に形成された第２の半導体素子基板３を作製できた。なお、本実施形態においては、パターン分離工程で５００ナノメートル厚のＣｕ導体膜および７５ナノメートル厚のＣｒ膜をエッチング除去する際には、酸性エッチング液を使用せず、必ずアルカリ性のエッチング液とすることが肝要であった。酸性エッチング液を使用すると軟性金属層４ｂへのダメージが生じるためである。なお、図５はあくまでも概略構造図なので省略されているが、導体バンプ４と半導体素子基板３との境界部には、５００ナノメートル厚のＣｕ導体膜および７５ナノメートル厚のＣｒ膜が残存していることは改めて指摘するまでも無い。
図６は、図４を用いて説明した製造方法に基づいて作製したバンプ付き半導体素子基板１と、図５を用いて説明した製造方法に基づいて作製したバンプつき半導体素子基板３とを、接合する工程を説明するための概略断面構造図である。
まず始めに、第1のバンプ付き半導体素子基板１と第2のバンプつき半導体素子基板３を上下の相対する位置に配置し、さらに、互いのバンプ位置を整合させる（図６（ａ））。
次の工程で、第1のバンプ付き半導体素子基板１と第2のバンプ付き半導体素子基板３とを相対的に移動することによって、第1のバンプ付き半導体素子基板１上に設けられたバンプ２を第2のバンプ付き半導体素子基板３上に設けられたバンプ４に圧入させる。第1の半導体素子基板１を固定しておいて第2の半導体素子基板３を移動しても構わないが、本実施形態においては、下側に固定設置されている第2のバンプ付き半導体素子基板３に対して、上側に配置した第1の半導体素子基板１を移動させることによって、第1の半導体素子基板１の表面に設けられている先端の尖った導体バンプ２が、第2のバンプ付き半導体素子基板３の表面に設けられている軟性金属層を有する導体バンプ４に圧入するように仕向けた。また、本実施形態においては、第1の半導体素子基板１を上側に、第2の半導体素子基板３を下側となるように配置した時点で、第1の半導体素子基板１と第2の半導体素子基板３の間のギャップ部分に充填させるべきアンダーフィル材５の所定量を量り採り、該所定量のアンダーフィル材５を第2の半導体素子基板３の上に載せ、しかる後に、第1の半導体素子基板１を移動して圧入接合するという工程を採用した。アンダーフィル材５は、第1の半導体素子基板１と第2の半導体素子基板３とを圧入接合して一体となった後に、半導体素子基板間のギャップが毛管となる毛管現象を使って充填する、いわゆるキャピラリー充填しても良いが、本願発明者の検討によると、第2の半導体素子基板３に先に載せてから圧入接合するという手順を取ったほうがボイド発生率が低減しやすい傾向があった。本実施形態においては、この検討結果を考慮して、圧入接合工程に先立ってアンダーフィルを載せる工程を採用した。
なお、第1の半導体素子基板１の表面に形成した先端部の尖った導体バンプ２の高さは、前記第2の半導体素子基板３の表面に形成してある軟性金属層を内包する導体バンプ４の高さよりも低めが望ましく、先端が尖ったバンプ２の高さは、軟性金属層内包バンプ４の全体高さに対して10〜95％の範囲に入っていることが望ましい。このように先端の尖ったバンプ２の高さを軟性金属層内包バンプ４の高さより低くすることにより、第2の半導体素子基板３の半導体素子へのダメージを最小限に抑制できる。
図４〜図６を用いて説明したような工程を用いることにより、本願発明では少なくとも２個以上の半導体チップを積層接合してなるチップ積層構造体を実現できた。
図７は本願発明にかかる半導体装置の別の1実施形態を説明するための概略図であり、表裏両面にバンプを有する第3の半導体素子基板１２を多段積層してパッケージ基板１１上に実装した半導体装置の構造概略断面を示している。なお、この構造では積層最上段となる半導体素子基板には片面のみにバンプが形成されていれば良いので、本実施形態では上記実施例１において先の尖ったバンプ２を形成した第1の半導体素子基板１を流用した。
本実施形態の第3の半導体素子基板１２は、上述の実施例１に記載したバンプ２およびバンプ４の製造方法を応用して作製する。詳細な説明は省略するが、まず、先端が尖った形状となっているバンプ２を半導体素子基板１２の第1の面に形成し、その第1の面の全面にめっきレジストを成膜し、しかる後に、半導体素子基板１２の第2の面に軟性金属層を内包するバンプ４を形成するという工程によって作製できる。なお、本実施形態では、第1の面の全面に成膜されるめっきレジスト材料は、第２の面のバンプ形成のためのめっきレジスト材料とは異なる材料を使用することによって、製造工程途中での不具合発生を抑制している。
本実施形態で使用する半導体素子基板１２には、その表裏に形成されたバンプ間の電気的な接続を確保するための配線が形成されている（図示せず）。電気的な接続を確保するための配線として具体的に一例を挙げれば、半導体素子基板１２を板厚方向に貫通する貫通孔配線が挙げられる。本実施形態では、半導体素子基板１２の側壁面に形成した微細配線を用いて表裏を電気的に接続した。必要配線本数が比較的少ない場合は、貫通孔配線を使って表裏接続するよりも側壁配線を使って接続する構造をとることによって製造コストを削減できる。
１・・・第1の半導体素子基板、２・・・第1の半導体素子基板上に形成した第1の凸形状金属性導体バンプ、３・・・第２の半導体素子基板、４・・・第２の半導体素子基板上に形成した第２の凸形状金属性導体バンプ、４ａ・・・第２の凸形状金属性導体バンプの部分構造の１つ、４ｂ・・・第２の凸形状金属性導体バンプの別の部分構造の１つ、４ｃ・・・第２の凸形状金属性導体バンプの更に別の部分構造の１つ、４ｄ・・・第２の凸形状金属性導体バンプの更に別の部分構造の１つ、５・・・アンダーフィル材、６・・・第1の半導体素子基板上の半導体チップの外部出力端子、７・・・第1の半導体素子基板上に形成した均一膜厚導体層、８・・・バンプ２の傾斜角、９・・・第２の半導体素子基板上の半導体チップの外部出力端子、１０・・・第２の半導体素子基板上に形成した均一膜厚導体層、１１・・・パッケージ基板、１２・・・第3の半導体素子基板。

Claims (15)

  1. 第1の半導体素子基板と、
    第2の半導体素子基板とを備え、
    前記第１の半導体素子基板と、第２の半導体素子基板とを接合してなる半導体装置であって、
    前記第1の半導体素子基板は、その表面に形成した金属性導体の第1のバンプを有し、
    前記第2の半導体素子基板は、その表面に形成した金属性導体の第2のバンプを有し、
    前記第2のバンプの本体部は頂部に酸化防止膜を備える軟性金属層であって、
    前記第1のバンプが、前記第2のバンプの本体部である軟性金属層に前記酸化防止膜を備えた領域から圧入された構造であることを特徴とする半導体装置。
  2. 請求項１において、
    前記第２のバンプの軟性金属層は、ブリュネル硬度が５０ＭＰａ以下であることを特徴とする半導体装置。
  3. 請求項２において、
    前記第２のバンプの軟性金属層は、Ｉｎ層であることを特徴とする半導体装置。
  4. 請求項３において、
    前記Ｉｎ層の頂部にAg膜を備え、
    前記Ag膜を備えた領域から、前記第１のバンプが前記第２のバンプに圧入されていることを特徴とする半導体装置。
  5. 請求項１または請求項４において、
    前記第２のバンプの表面であり、前記酸化防止膜または前記Ａｇ膜を設けていない位置
    に、前記軟性金属層の酸化膜を備え、
    前記第１の半導体素子基板と前記第２の半導体素子基板との間であり、前記酸化膜に接する位置に、樹脂を備えたことを特徴とする半導体装置。
  6. 請求項５において、
    前記樹脂は、アンダーフィルであることを特徴とする半導体装置。
  7. 請求項１において、
    前記第1のバンプの高さは、前記第2のバンプの高さの10%以上95%以下の範囲であることを特徴とする半導体装置。
  8. 請求項１において、
    前記第１のバンプは、シェア硬度が５０ＭＰａ以上であることを特徴とする半導体装置。
  9. 請求項８において、
    前記第１のバンプは、Ｃｕを主成分とすることを特徴とする半導体装置。
  10. 請求項１、請求項８または請求項９において、
    前記第１のバンプは、先端付近の外表面が前記半導体基板の面と形成する角度が３５〜５５度であることを特徴とする半導体装置。
  11. 複数の基板と、
    複数の前記基板の一主面に形成された第１のバンプと、
    前記一主面の反対の面に形成された第２のバンプとを備え、
    前記第１のバンプは、シェア硬度が５０ＭＰａ以上であり、
    前記第２のバンプは、頂部に酸化防止膜を備え、ブリュネル硬度が５０ＭＰａ以下の軟性金属であり、
    複数の前記基板を積層し、前記第1のバンプが、前記第2のバンプの本体部である軟性金属層に前記酸化防止膜を備えた領域から圧入された構造であることを特徴とする半導体素子基板。
  12. 請求項１１において、
    前記第１のバンプの主成分はＣｕであり、
    前記第２のバンプの主成分はＩｎであることを特徴とする半導体素子基板。
  13. 第１の半導体素子基板上に、第１のバンプを形成する工程と、
    第２の半導体素子基板上に、軟性金属である第２のバンプを形成する工程と、
    前記第１のバンプを、前記第２のバンプに、常温で圧入する工程とを有し、
    前記第２のバンプを形成する工程は、
    前記第２のバンプ本体を形成する工程と、
    前記第２のバンプ本体上に、酸化防止膜を形成する工程と、
    前記酸化防止膜を形成後、前記第２のバンプの表面を酸化させる工程とを有することを特徴とする半導体装置の製造方法。
  14. 請求項１３において、
    前記圧入する工程では、前記第１のバンプを前記酸化防止膜を通じて前記第２のバンプに圧入することを特徴とする半導体装置の製造方法。
  15. 請求項１４において、
    前記圧入する工程の後に、前記第１の半導体素子基板と前記第２の半導体素子基板との間であり、前記第２のバンプの酸化した表面に接する位置に、アンダーフィルを形成する工程を有することを特徴とする半導体装置の製造方法。
JP2009138772A 2009-06-10 2009-06-10 半導体装置およびその製造方法 Expired - Fee Related JP5486848B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009138772A JP5486848B2 (ja) 2009-06-10 2009-06-10 半導体装置およびその製造方法
PCT/JP2010/003580 WO2010143369A1 (ja) 2009-06-10 2010-05-28 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009138772A JP5486848B2 (ja) 2009-06-10 2009-06-10 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010287640A JP2010287640A (ja) 2010-12-24
JP5486848B2 true JP5486848B2 (ja) 2014-05-07

Family

ID=43308632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009138772A Expired - Fee Related JP5486848B2 (ja) 2009-06-10 2009-06-10 半導体装置およびその製造方法

Country Status (2)

Country Link
JP (1) JP5486848B2 (ja)
WO (1) WO2010143369A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2971081B1 (fr) * 2011-02-02 2013-01-25 Commissariat Energie Atomique Procédé de fabrication de deux substrats relies par au moins une connexion mécanique et électriquement conductrice obtenue
JP5884301B2 (ja) * 2011-06-01 2016-03-15 住友ベークライト株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2555875B2 (ja) * 1988-06-24 1996-11-20 日本電気株式会社 バンプ電極結合の形成方法
JP3764321B2 (ja) * 2000-05-08 2006-04-05 ローム株式会社 半導体装置
JP4824327B2 (ja) * 2005-03-16 2011-11-30 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2010287640A (ja) 2010-12-24
WO2010143369A1 (ja) 2010-12-16

Similar Documents

Publication Publication Date Title
JP5367914B2 (ja) 配線基板およびその製造方法ならびに半導体装置
JP2008153470A (ja) 半導体装置および半導体装置の製造方法
KR20030055130A (ko) 반도체 장치 및 그 제조 방법
JP2010171386A (ja) 半導体装置及びその製造方法
JP2008277733A (ja) 半導体装置
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP2008181977A (ja) パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法
JP2024075666A (ja) 貫通電極基板
JP5024348B2 (ja) 基板の表面に樹脂絶縁膜のパターンを形成する方法及び半導体装置
JP2008198706A (ja) 回路基板、その製造方法およびそれを用いた半導体モジュール
JP2006114827A (ja) 半導体装置
JP5486848B2 (ja) 半導体装置およびその製造方法
JPS59139636A (ja) ボンデイング方法
US20180218987A1 (en) Semiconductor device and method of manufacturing the same
JP5098902B2 (ja) 電子部品
JP2008166432A (ja) クラックを生じにくい半田接合部、該半田接続部を備える回路基板などの電子部品、半導体装置、及び電子部品の製造方法
JP4481065B2 (ja) 半導体装置の製造方法
US7197817B2 (en) Method for forming contact bumps for circuit board
JP5282380B2 (ja) 半導体装置およびその製造方法
JP3624080B2 (ja) 半導体装置用補強材
JP4086771B2 (ja) バンプ電極、バンプ電極製造方法及びバンプ電極接続構造
JP5195715B2 (ja) 半導体装置の部品実装方法、及び半導体装置の実装部品
JP3565142B2 (ja) 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器
JP3470787B2 (ja) 半導体素子用複合パッケージの製造方法
US20080210457A1 (en) Tape carrier for semiconductor device and method for making same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140224

LAPS Cancellation because of no payment of annual fees