JP5472667B2 - バリスタ機能付き積層型半導体セラミックコンデンサとその製造方法 - Google Patents

Description

本発明はバリスタ機能付き積層型半導体セラミックコンデンサとその製造方法に関し、より詳しくはＳｒＴｉＯ_３系粒界絶縁型の半導体セラミックを利用したバリスタ機能を有するバリスタ機能付き積層型半導体セラミックコンデンサとその製造方法に関する。

近年のエレクトロニクス技術の発展に伴い、携帯電話やノート型パソコン等の携帯用電子機器や、自動車などに搭載される車載用電子機器の普及と共に、電子機器の小型化、多機能化が求められている。

一方、電子機器の小型化、多機能化を実現するために、各種ＩＣ、ＬＳＩなどの半導体素子が多く用いられるようになってきており、それに伴って電子機器のノイズ耐力が低下しつつある。

そこで、従来より、半導体素子の電源ラインにバイパスコンデンサとしてフィルムコンデンサ、積層型セラミックコンデンサ、積層型半導体セラミックコンデンサなどを配し、これにより電子機器のノイズ耐力を確保することが行われている。

特に、カーナビやカーオーディオ、車載ＥＣＵ等では、静電容量が１ｎＦ程度のコンデンサを外部端子に接続し、これにより高周波ノイズを吸収することが広く行われている。

しかしながら、これらのコンデンサは、高周波ノイズの吸収に対しては優れた性能を示すが、コンデンサ自体は高電圧パルスや静電気を吸収する機能を有さない。このため斯かる高電圧パルスや静電気が電子機器内に侵入すると、電子機器の誤動作や半導体素子の破損を招くおそれがある。特に、静電容量が１ｎＦ程度の低容量になると、ＥＳＤ（Electro-Static Discharge：「静電気放電」）耐圧が極端に低くなり(例えば、２ｋＶ〜４ｋＶ程度)、コンデンサそのものの破損を招くおそれがある。

そこで、従来では、図５に示すように、外部端子１０１と半導体素子１０２とを接続する電源ライン１０３にバイパスコンデンサ１０４を配すると共に、該バイパスコンデンサ１０４と並列に、例えばツェナーダイオード１０５を接続することが広く行われている。ツェナーダイオード１０５は、バイパスコンデンサ１０４を保護すると共に半導体素子１０２を保護する役割を担い、これによりＥＳＤ耐圧を確保すると共に、半導体素子１０２をも保護している。

しかしながら、上述したようにバイパスコンデンサ１０４に対し並列にツェナーダイオード１０５を設けた場合は、部品個数が増加しコスト高を招く上に、設置スペースを確保しなければならず、デバイスの大型化を招くおそれがある。

一方、ＳｒＴｉＯ_３系粒界絶縁型の積層型半導体セラミックコンデンサは、バリスタ特性を有することが知られており、一定の電圧以上の電圧が印加されると大きな電流が流れることから、ＥＳＤ対策品としても注目されている。

したがって、この種の積層型半導体セラミックコンデンサが、ＥＳＤに対する耐性だけではなく、半導体素子１０２の保護をも担うことができれば、従来のコンデンサとツェナーダイオードに代え、図６に示すように、１個の積層型半導体セラミックコンデンサ１０６のみで賄うことができる。そしてこれにより、部品点数の削減や低コスト化と共に、設計の標準化も容易となり、付加価値を有するコンデンサの提供が可能となる。

そして、特許文献１では、ＳｒＴｉＯ_３系粒界絶縁型の半導体セラミックで形成された複数の半導体セラミック層と複数の内部電極層とが交互に積層されて焼成されてなる積層焼結体と、該積層焼結体の両端部に前記内部電極層と電気的に接続された外部電極とを有するバリスタ機能付き積層型半導体セラミックコンデンサであって、前記半導体セラミックが、ＳｒサイトとＴｉサイトとの配合モル比ｍは１．０００＜ｍ≦１．０２０であり、ドナー元素が結晶粒子中に固溶されると共に、アクセプタ元素が、前記Ｔｉ元素１００モルに対し０．５モル以下（ただし、０モルを含まず。）の範囲で粒界層中に存在し、かつ、結晶粒子の平均粒径が１．０μｍ以下としたバリスタ機能付き積層型半導体セラミックコンデンサが提案されている。

この特許文献１では、内部電極材料にＮｉを使用し、半導体セラミック層の１層当たりの厚みを１３μｍ、積層数を１０層として半導体セラミックコンデンサを作製している。そして、見掛け比誘電率εr_APPが１０００以上の良好な電気特性を有し、比抵抗logρが９．５以上の良好な絶縁性を有し、３０ｋＶ以上のＥＳＤ耐圧を確保できる小型低容量に適したバリスタ機能を有する積層型半導体セラミックコンデンサを得ている。

また、特許文献２には、半導体磁器を得るための主成分又はこの主成分を得るための物質と半導体化促進剤とを含む磁器原料を酸化性雰囲気中で仮焼する工程と、前記仮焼した磁器材料を使用して磁器生シートを形成する工程と、前記磁器生シートの主面に前記半導体磁器の粒界を絶縁化するための物質を混入した導電性ペーストを塗布する工程と、前記導電性ペーストが塗布された複数の磁器生シートを積層して積層体を形成する工程と、前記積層体を還元性雰囲気中で焼成して焼結体を得る工程と、前記焼結体を弱酸化性雰囲気中、９００℃〜１２００℃で熱処理する工程とを含む粒界絶縁型半導体積層磁器コンデンサの製造方法が提案されている。

特許文献２では、大気雰囲気下、１１５０℃の温度で仮焼されたセラミック原料からペースト塗布層を有する生シート積層体を作製し（生シートの厚み：６０μｍ）、該生シート積層体を還元性雰囲気下、１３００℃で一次焼成した後、弱酸化性雰囲気下、１０００℃で二次焼成を行ない、これにより内部電極材料としてＮｉ等の卑金属材料が使用可能なバリスタ機能を有する積層型半導体セラミックコンデンサを得ている。

国際公開２００８／００４３８９号（請求項１、段落番号〔０１００〕、〔０１１２〕、表１） 特開平５−３６５６１号公報（請求項１、段落番号〔００１５〕〜〔００２２〕）

ところで、特許文献１では、内部電極材料としてＮｉを使用しているが、本発明者の研究結果により、Ｎｉは焼成中に半導体セラミック層側に拡散することが分かった。しかしながら、このＮｉは電荷的にアクセプタとして作用するため、Ｎｉのセラミック層中への拡散量が多くなると、見掛け比誘電率εr_appや絶縁抵抗が低下し、電気特性や絶縁性が劣化するおそれがある。また、このようなＮｉの拡散量に応じて電気特性や絶縁性が変動することから、製品間で特性バラツキが生じるおそれもある。

また、特許文献２は、一次焼成処理の焼成温度が仮焼処理よりも高く、このため一次焼成処理時に結晶粒子の粒成長が促進されて粗大化するおそれがある。このように結晶粒子が粗大化すると、二次焼成時には粒界層に酸素が行き渡り難くなり、このため比抵抗の大きな粒界絶縁層を得ることができなくなる。

また、この特許文献２では、生シートの厚みは６０μｍと厚いものの、一次焼成処理の焼成温度が１３００℃と高いことから、内部電極材料であるＮｉの半導体セラミック層側への拡散が促進され、このため、上述した結晶粒子の粗大化と相俟って、絶縁性の低下を助長するおそれがある。

本発明はこのような事情に鑑みなされたものであって、製品間の特性バラツキが小さく、良好な電気特性や絶縁性を安定して得ることができ、かつ良好な信頼性を有するバリスタ機能付き積層型半導体セラミックコンデンサ及びその製造方法を提供することを目的とする。

本発明者は、上記目的を達成するために、ＳｒＴｉＯ_３系粒界絶縁型の積層型半導体セラミックコンデンサについて、Ｎｉを主成分とした卑金属材料を内部電極材料に使用して鋭意研究を行った。その結果、半導体セラミック層の各厚みを２０μｍ以上とし、かつ半導体セラミックの結晶粒子の平均粒径を１．５μｍ以下とすることにより、製品間の特性バラツキを抑制でき、これにより電気特性や絶縁性が良好で信頼性の優れた半導体セラミックコンデンサを安定して得ることができるという知見を得た。

本発明はこれらの知見に基づきなされたものであって、本発明に係るバリスタ機能付き積層型半導体セラミックコンデンサ（以下、単に「積層型半導体セラミックコンデンサ」という。）は、ＳｒＴｉＯ_３系粒界絶縁型の半導体セラミックで形成された複数の半導体セラミック層とＮｉを主成分とする複数の内部電極層とが交互に積層されて焼結されてなる積層焼結体と、該積層焼結体の両端部に前記内部電極層と電気的に接続された外部電極とを有するバリスタ機能付き積層型半導体セラミックコンデンサにおいて、前記半導体セラミック層の各厚みが２０μｍ以上であって、前記半導体セラミック層における結晶粒子の平均粒径が１．５μｍ以下であることを特徴としている。

上述のように半導体セラミック層の各厚みと結晶粒子の平均粒径を規定することにより、両者が相俟って製品間の特性バラツキを抑制でき、これにより電気特性や絶縁性が良好で信頼性に優れ、ＥＳＤ対応に適した積層型半導体セラミックコンデンサを高効率で安定的に得ることができる。

また、半導体セラミック層の積層方向の中央部又は該中央部近傍を波長分散型蛍光Ｘ線分析（Wave Length-dispersive X-ray Spectroscopy；以下、「ＷＤＸ」という。）法で元素分析したところ、半導体セラミック層の厚みが２０μｍ以上になると、Ｎｉ元素の強度ｘとＴｉ元素の強度ｙとの比率ｘ／ｙが０．０６以下に低減できることが分かった。したがって、Ｎｉ元素の強度ｘとＴｉ元素の強度ｙとの比率ｘ／ｙが０．０６以下となるような領域帯を半導体セラミック層中に形成することにより、Ｎｉ拡散が特性に与える影響を極力排除できる。

すなわち、本発明の積層型半導体セラミックコンデンサは、前記半導体セラミック層の積層方向の中央部又は該中央部近傍をＷＤＸ法で分析した場合に、Ｎｉ元素の強度ｘとＴｉ元素の強度ｙとの比率ｘ／ｙが０．０６以下であるのが好ましい。

これにより半導体セラミック層の中央部又は中央部付近は、特性に影響を与えない程度にＮｉ濃度を低減させることが可能となる。

また、本発明の積層型半導体セラミックコンデンサは、前記半導体セラミックは、ＳｒサイトとＴｉサイトとの配合モル比ｍは０．９９０≦ｍ≦１．０１０であり、ドナー元素が結晶粒子中に固溶されると共に、アクセプタ元素が、前記Ｔｉ元素１００モルに対し０．７モル以下（ただし、０モルを含まず。）の範囲で粒界層中に存在しているのが好ましい。

さらに、本発明の積層型半導体セラミックコンデンサは、前記アクセプタ元素が、前記Ｔｉ元素１００モルに対し、０．３〜０．５モルの範囲で含有されているのが好ましい。

また、本発明の積層型半導体セラミックコンデンサは、前記アクセプタ元素が、Ｍｎ、Ｃｏ、Ｎｉ、及びＣｒのうちの少なくとも１種の元素であるのが好ましい。

また、本発明の積層型半導体セラミックコンデンサは、前記ドナー元素が、Ｌａ、Ｎｄ、Ｓｍ、Ｄｙ、Ｎｂ、及びＴａ中から選択された少なくとも１種の元素であるのが好ましい。

また、本発明の積層型半導体セラミックコンデンサは、低融点酸化物が、前記Ｔｉ元素１００モルに対し０．１モル以下の範囲で含有されているのが好ましい。

さらに、本発明の積層型半導体セラミックコンデンサは、前記低融点酸化物が、ＳｉＯ_２であるのが好ましい。

また、本発明に係る積層型半導体セラミックコンデンサの製造方法は、Ｓｒ化合物、Ｔｉ化合物、及びドナー化合物を所定量秤量して混合粉砕した後、仮焼処理を行って仮焼粉末を作製する仮焼粉末作製工程と、アクセプタ化合物を前記仮焼粉末と混合して混合粉末を作製する混合粉末作製工程と、前記混合粉末に成形加工を施してセラミックグリーンシートを作製し、その後Ｎｉを主成分とする導電膜とセラミックグリーンシートを交互に積層して積層体を形成する積層体形成工程と、還元雰囲気下、前記積層体に一次焼成処理を行った後、大気雰囲気下で二次焼成処理を行う焼成工程とを含む積層型半導体セラミックコンデンサの製造方法において、前記セラミックグリーンシートは焼成後の半導体セラミック層の厚みが２０μｍ以上となるように作製すると共に、前記一次焼成処理における焼成温度は、前記仮焼処理における仮焼温度よりも低いことを特徴としている。

これによりＮｉ拡散の影響が少ない領域帯を容易に形成することができ、かつ、結晶粒子の粗大化を極力抑制することが可能となる。そしてその結果、特性バラツキが抑制され、信頼性に優れた高性能の積層型半導体セラミックコンデンサを製造することができる。

また、本発明の積層型半導体セラミックコンデンサの製造方法は、前記仮焼粉末作製工程は、前記仮焼温度を１３００〜１４５０℃に設定して仮焼処理を行い、前記焼成工程は、前記一次焼成処理における焼成温度を１１５０〜１２５０℃に設定して焼成処理を行うのが好ましい。

このように前記一次焼成処理の焼成温度を１２５０℃以下の低温で行なうことにより、内部電極材料であるＮｉの半導体セラミック層側への拡散を抑制することができ、見掛け比誘電率εr_APPや絶縁抵抗が良好な積層型半導体セラミックコンデンサを得ることができる。

上記積層型半導体セラミックコンデンサによれば、半導体セラミック層の各厚みが２０μｍ以上であって、前記半導体セラミック層における結晶粒子の平均粒径が１．５μｍ以下であるので、製品間の特性バラツキを抑制でき、これにより電気特性や絶縁性が良好で、信頼性が良好なバリスタ機能を有する積層型半導体セラミックコンデンサを安定して得ることができる。

すなわち、半導体セラミック層の各厚みを２０μｍ以上とすることにより、半導体セラミック層の中央部乃至中央部付近にはＮｉ拡散の影響を受けない領域帯が形成される。そしてこれにより、見掛け比誘電率εr_APPや絶縁抵抗の製品間でのバラツキを抑制され、かつこれらの特性向上を図ることができる。しかも、結晶粒子の平均粒径が１．５μｍ以下と小さいので、二次焼成時に粒界層中に酸素が行き渡り易くなって絶縁抵抗の大きな粒界絶縁層を得ることが可能となる。

このように本発明の積層型半導体セラミックコンデンサによれば、半導体セラミック層の各厚みと結晶粒子の平均粒径を上述のように規定することにより、両者が相俟って製品間の特性バラツキを抑制でき、これにより電気特性や絶縁性が良好で信頼性に優れ、ＥＳＤ対応に適した積層型半導体セラミックコンデンサを高効率で安定的に得ることができる。その結果、コンデンサとツェナーダイオードの機能を１個の積層型半導体セラミックコンデンサで実現することが可能となり、部品点数が削減され、低コスト化が可能となり、設計の標準化も容易となり、付加価値を有する積層型半導体セラミックコンデンサを提供することができる。

また、本発明の積層型半導体セラミックコンデンサの製造方法によれば、セラミックグリーンシートは焼成後の半導体セラミック層の厚みが２０μｍ以上となるように作製すると共に、一次焼成処理における焼成温度が仮焼処理における仮焼温度よりも低いので、Ｎｉ拡散の影響が少ない領域帯を容易に形成することができ、かつ、結晶粒子の粗大化を極力抑制することが可能となり、これにより特性バラツキが抑制され、信頼性に優れた高性能の積層型半導体セラミックコンデンサを製造することができる。

本発明に係る積層型半導体セラミックコンデンサの一実施の形態を模式的に示す断面図である。 ＷＤＸ法により元素分析する場合の分析点を示す積層型半導体セラミックコンデンサの要部拡大断面図である。 実施例における半導体セラミック層の厚みと見掛け比誘電率εr_APPとの関係を示す図である。 実施例における半導体セラミック層の厚みと強度比ｘ／ｙとの関係を示す図である。 電源ラインに配されたバイパスコンデンサにツェナーダイオードを並列接続した場合の電気回路図である。 積層型半導体セラミックコンデンサを電源ラインに接続した場合の電気回路図である。

次に、本発明の実施の形態を詳説する。

図１は本発明に係る積層型半導体セラミックコンデンサの一実施の形態を模式的に示す断面図である。

この積層型半導体セラミックコンデンサは、部品素体４と、該部品素体４の両端部に形成された外部電極３ａ、３ｂとを備えている。

部品素体４は、複数の半導体セラミック層１ａ〜１ｇと複数の内部電極層２ａ〜２ｆとが交互に積層されて焼結されてなる積層焼結体からなり、内部電極層２ａ、２ｃ、２ｅは、部品素体４の一方の端面に露出すると共に、一方の外部電極３ａと電気的に接続され、内部電極層２ｂ、２ｄ、２ｆは、部品素体１の他方の端面に露出すると共に、他方の外部電極３ｂと電気的に接続されている。

また、内部電極層２ａ〜２ｆは、低コストで良導電性を有するＮｉを主成分とした卑金属材料が使用されている。

半導体セラミック層１ａ〜１ｇは、主成分がＳｒＴｉＯ_３系材料からなり、ドナー元素が結晶粒子中に固溶されると共に、アクセプタ元素が、粒界層中に存在している。すなわち、半導体セラミック層１ａ〜１ｇは、半導体からなる結晶粒子と、結晶粒子の周囲に形成される粒界層との集合体からなり、結晶粒子同士が粒界層を介して静電容量を形成する。これら半導体セラミック層１ａ〜１ｇが内部電極層２ａ、２ｃ、２ｅと内部電極層２ｂ、２ｄ、２ｆとの対向面間で直列に、或いは並列に繋げることで、全体として所望の静電容量を得ている。

そして、上記積層型半導体セラミックコンデンサは、半導体セラミック層１ａ〜１ｇ中、外装用の半導体セラミック層１ａ、１ｇを除く半導体セラミック層１ｂ〜１ｆの各厚みが２０μｍ以上であって、半導体セラミックにおける結晶粒子の平均粒径が１．５μｍ以下とされている。これにより製品間の特性バラツキを抑制でき、電気特性や絶縁性が良好で信頼性に優れた積層型半導体セラミックコンデンサを得ることができる。

以下、半導体セラミック層の各厚み、及び結晶粒子の平均粒径を上述のようにした理由を述べる。

（１）半導体セラミック層の各厚み
図２は図１のＡ部拡大断面図である。尚、図２では、半導体セラミック層１ｄが内部電極層２ｃと内部電極層２ｄとで挟まれている部分を示しているが、他の半導体セラミック層及び内部電極層も同様の関係にある。

すなわち、内部電極層２ａ〜２ｆは導電性ペーストを塗布して得られた導電膜を焼成して形成されるが、焼成時には、図２の矢印Ｂで示すように、導電膜中のＮｉが、半導体セラミック層１ａ〜１ｇとなるべきセラミックグリーンシート側に拡散する。このＮｉは２価であり４価のＴｉに比べて価数が小さく、電荷的にアクセプタとして作用する。このため半導体セラミック層１ａ〜１ｇ中、静電容量の形成に寄与する半導体セラミック層１ｂ〜１ｆでは、該半導体セラミック層１ｂ〜１ｆ中のＮｉ濃度が大きくなると、見掛け比誘電率εr_APPの低下を招く。また、結晶粒界にＮｉが入り込むことから、絶縁抵抗の低下を招くおそれがある。さらにＮｉの拡散量に応じて見掛け比誘電率εr_APPや絶縁抵抗も変動することから、静電容量や絶縁抵抗にもバラツキが生じる。

しかしながら、Ｎｉの拡散量は、半導体セラミック層１ｂ〜１ｆの内部で一定の濃度勾配を有しており、内部電極層２ａ〜２ｆから離間すればするほどＮｉ濃度は低くなる。

したがって、半導体セラミック層１ｂ〜１ｆの各厚みを所定厚さ以上とすることにより、内部電極層２ａ〜２ｆから離間した半導体セラミック層１ｂ〜１ｆの中央部乃至中央部付近には、Ｎｉが全く存在しないか又は特性に影響を与えない程度の極微量しか存在しない領域帯が形成される。そしてこれにより、見掛け比誘電率εr_APPや絶縁抵抗が低下したり、製品間でこれらの特性にバラツキが生じるのを回避することが可能となる。

そのためには半導体セラミック層１ｂ〜１ｆの各厚みは、少なくとも２０μｍ以上必要である。

すなわち、半導体セラミック層１ｂ〜１ｆの積層方向の中央部又は中央付近（図２中、点Ｐで示す。）をＷＤＸ法で元素分析した場合、半導体セラミック層１ｂ〜１ｆの各厚みを２０μｍ以上にすると、Ｎｉ元素の強度ｘとＴｉ元素の強度ｙとの比率（以下、「強度比」という。）ｘ／ｙが０．０６以下に低減することができ、これによりＮｉ拡散が特性に影響を及ぼすのを回避することができる。

ＷＤＸ装置は、分光結晶、受光スリット、Ｘ線検出器等を備え、試料と分光結晶とＸ線検出器とは常にブラッグの条件を満たすように円弧状に配されており、試料に対するＸ線取り出し角度は常に一定とされている。

このＷＤＸ装置では、電子線を試料に照射すると、この電子線照射により特性Ｘ線を発生し、発生した特性Ｘ線のＸ線スペクトルの中から、所定波長のＸ線を分光結晶で選別し、Ｘ線検出器で検出することにより、特定元素の強度を計測することができ、これにより微小粒子の元素分析を行うことができる。

そして、本積層型半導体セラミックコンデンサでは、上述したように半導体セラミック層１の各厚みを２０μｍ以上とすることにより、点Ｐで示す積層方向の中央部又は中央付近における強度比ｘ／ｙを０．０６以下に低減することができ、これによりＮｉ拡散が特性に影響を及ぼすのを回避することができる。

尚、半導体セラミック層１ｂ〜１ｆのいずれかの厚みが２０μｍ未満になると、強度比ｘ／ｙが０．０６を超えてしまってＮｉの半導体セラミック層１への拡散の影響を受け、見掛け比誘電率εr_APPや絶縁抵抗の低下を招き、製品間でこれらの特性にバラツキが生じるおそれがある。

半導体セラミック層１ｂ〜１ｆの厚みの上限値は、特に限定されるものではないが、５０μｍ以下が好ましい。小型の積層型半導体セラミックコンデンサ（例えば、長さ１．０ｍｍ、幅０．５ｍｍ、厚み０．５ｍｍ）の場合、厚みが５０μｍを超えて厚くなると、１ｎＦ程度の静電容量を得るのが困難になる。

尚、外装用の半導体セラミック層１ａ，１ｇは、特性に影響を及ぼさないことから、その厚みは特に限定されるものではなく、２０μｍ未満であってもよい。

（２）結晶粒子の平均粒径
上記積層型半導体セラミックコンデンサの製造過程では、還元雰囲気下で一次焼成を行ってセラミックを半導体化した後、大気雰囲気下で二次焼成を行ない、再酸化処理によって酸素を結晶粒界に拡散させている。そしてこれにより結晶粒界を絶縁層（粒界絶縁層）とし、結晶粒界にショットキー障壁が形成され、絶縁抵抗を向上させることができる。

しかしながら、結晶粒子の平均粒径が１．５μｍを超えると、平均粒径が大きくなりすぎ、二次焼成時に酸素が行き渡り難くなり、このためショットキー障壁の形成が不十分となって絶縁抵抗の低下を招くおそれがある。

そこで、本実施の形態では、結晶粒子の平均粒径が１．５μｍ以下となるようにしている。

このように上記積層型半導体セラミックコンデンサは、半導体セラミック層１ｂ〜１ｆの各厚みが２０μｍ以上であって、半導体セラミックにおける結晶粒子の平均粒径を１．５μｍ以下であるので、半導体セラミック層１ｂ〜１ｆはＮｉ拡散の影響を抑制でき、所望のショットキー障壁を形成できることから、静電容量や絶縁抵抗のバラツキを抑制しつつ、良好な電気特性や絶縁性を得ることができ、信頼性が良好で高性能のＥＳＤ対策にも適した積層型半導体セラミックコンデンサを得ることができる。

したがって、コンデンサとツェナーダイオードの機能を１個の積層型半導体セラミックコンデンサで実現することが可能となり、部品点数の削減や低コスト化が可能となり、設計の標準化も容易となり、付加価値を有する積層型半導体セラミックコンデンサを提供することが可能となる。

尚、本実施の形態では、ＳｒサイトとＴｉサイトとの配合モル比ｍは、０．９９０≦ｍ≦１．０１０となるように調製するのが好ましい。

すなわち、Ｓｒを化学量論組成よりも過剰に含有させることにより、結晶粒子に固溶されずに結晶粒界に析出したＳｒが粒成長を抑制し、これにより微粒の結晶粒子が得られる。そして結晶粒子が微粒化することによって結晶粒界に酸素が行き渡りやすくなり、ショットキー障壁の形成を促進し、良好な絶縁抵抗を確保することができる。

ただし、配合モル比ｍは１．０１０を超えると、結晶粒子に固溶されなかったＳｒの結晶粒界への析出が増加し、粒界絶縁層の厚みが過度に厚くなって静電容量の過度の低下を招くおそれがある。

一方、Ｔｉを化学量論組成よりも過剰に含有させた場合は、結晶粒子が若干粗大化し、絶縁抵抗は低下傾向となるものの、十分に実用性に耐えうる絶縁抵抗を確保でき、しかもＥＳＤ耐圧も良好に維持することができる。

ただし、配合モル比ｍが０．９９０未満になると、結晶粒子の平均粒径が過度に粗大化して絶縁性の低下が顕著となり、しかもＥＳＤ耐圧も低下する。

したがって、配合モル比ｍは０．９９０≦ｍ≦１．０１０となるように調製するのが好ましい。

尚、ドナー元素は、上述したように還元雰囲気で焼成処理を行ってセラミックを半導体化するために結晶粒子中に固溶させているが、その含有量は特に限定されない。ただし、ドナー元素がＴｉ元素１００モルに対し０．２モル未満の場合は静電容量の過度の低下を招くおそれがある。一方、ドナー元素がＴｉ元素１００モルに対し１．２モルを超えると焼成温度の許容温度幅が狭くなるおそれがある。

したがって、ドナー元素の含有モル量はＴｉ元素１００モルに対し０．２〜１．２モル、好ましくは０．４〜１．０モルがよい。

そして、このようなドナー元素としては、特に限定されるものではなく、例えば、例えば、Ｌａ、Ｎｄ、Ｓｍ、Ｄｙ、Ｎｂ、及びＴａ等を使用することができる。

また、アクセプタ元素は、上述したように粒界絶縁層中に存在する。粒界絶縁層は、電気的に活性化するエネルギー準位（粒界準位）を形成してショットキー障壁の形成を促進し、これにより絶縁抵抗が向上し、良好な絶縁性を有する積層型半導体セラミックコンデンサを得ることができる。ただし、アクセプタ元素の含有モル量がＴｉ元素１００モルに対し０．７モルを超えると、ＥＳＤ耐圧の低下を招き、好ましくない。

したがって、アクセプタ元素の含有モル量をＴｉ元素１００モルに対し０．７モル以下（ただし、０モルを含まず。）、好ましくは０．３〜０．５モルが好ましい。

そして、このようなアクセプタ元素としては、特に限定されるものではないが、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｒ等を使用することができ、特にＭｎが好んで使用される。

また、上記半導体セラミック層１ａ〜１ｇ中に、Ｔｉ元素１００モルに対し、０．１モル以下の範囲で低融点酸化物を添加するのも好ましく、このような低融点酸化物を添加することにより、焼結性を向上させることができると共に上記アクセプタ元素の結晶粒界への偏析を促進することができる。

尚、低融点酸化物の含有モル量を上記範囲としたのは、その含有モル量がＴｉ元素１００モルに対し、０．１モルを超えると静電容量の過度の低下を招き、所望の電気特性が得られないおそれがあるからである。

また、低融点酸化物としては、特に限定されるものではなく、ＳｉＯ_２、Ｂやアルカリ金属元素（Ｋ、Ｌｉ、Ｎａ等）を含有したガラスセラミック、銅−タングステン塩等を使用することができるが、ＳｉＯ_２が好んで使用される。

次に、上記積層型半導体セラミックコンデンサの製造方法の一実施の形態を説明する。

まず、セラミック素原料としてＳｒＣＯ_３等のＳｒ化合物、ＬａやＳｍ等のドナー元素を含有したドナー化合物、及び、例えば比表面積が１０ｍ^２／ｇ以上（平均粒径：約０．１μｍ以下）のＴｉＯ_２等、微粒のＴｉ化合物をそれぞれ用意し、所定量秤量する。

次いで、この秤量物に所定量（例えば、１〜３重量部）の分散剤を添加し、ＰＳＺ（Partially Stabilized Zirconia；「部分安定化ジルコニア」）ボール等の粉砕媒体及び純水と共にボールミルに投入し、該ボールミル内で十分に湿式混合してスラリーを作製する。

次に、このスラリーを蒸発乾燥させた後、大気雰囲気下、所定温度（例えば、１３００℃〜１４５０℃）で２時間程度、仮焼処理を施し、ドナー元素が固溶した仮焼粉末を作製する。

次いで、ＭｎやＣｏ等のアクセプタ元素を含有したアクセプタ化合物を所定量秤量し、必要に応じてＳｉＯ_２等の低融点酸化物を所定量秤量する。次いでこれらアクセプタ化合物及び低融点酸化物を前記仮焼粉末と混合し、純水及び有機系分散剤を添加し、再度前記粉砕媒体と共にボールミルに投入し、該ボールミル内で十分に湿式で混合する。そしてその後、蒸発乾燥させ、大気雰囲気下、所定温度（例えば、５００〜７００℃）で５時間程度、熱処理を行い、混合粉末を作製する。

次に、この混合粉末にトルエン、アルコール等の有機溶媒や有機バインダ、可塑剤、界面活性剤等を適宜添加して十分に湿式で混合し、これによりセラミックスラリーを得る。

次に、ドクターブレード法、リップコータ法、ダイコータ法等の成形加工法を使用してセラミックスラリーに成形加工を施し、焼成後の厚みが２０μｍ以上となるようにセラミックグリーンシートを作製する。尚、特性に寄与する部分に配されるセラミックグリーンシートについては、上述のように焼成後の厚みが２０μｍ以上となるように作製する必要があるが、外装用のセラミックグリーンシートについては、焼成後の厚みは特に限定されるものではなく、任意の厚みに形成するのも好ましい。

次いで、Ｎｉを主成分とした内部電極用導電性ペーストを使用してセラミックグリーンシート上にスクリーン印刷法、グラビア印刷法、又は真空蒸着法、スパッタリング法などを用いた転写等を施し、前記セラミックグリーンシートの表面に所定パターンの導電膜を形成する。

次いで、導電膜が形成されたセラミックグリーンシートを所定方向に複数枚積層すると共に、導電膜の形成されていない外装用のセラミックグリーンシートを積層した後、圧着し、所定寸法に切断して積層体を作製する。

そしてこの後、窒素雰囲気下、３００〜５００℃の温度で２時間程度、脱バインダ処理を行なう。次いで、Ｈ_２ガスとＮ_２ガスが所定の流量比（例えば、Ｈ_２／Ｎ_２＝０．０２５／１００〜１／１００）となるように還元雰囲気とされた焼成炉を使用し、該焼成炉内で、１１５０〜１２５０℃の温度で２時間程度、一次焼成を行い、積層体を半導体化する。

このように一次焼成処理における焼成温度（１１５０〜１２５０℃）を、仮焼処理における仮焼温度（１３００〜１４５０℃）よりも低くすることにより、一次焼成処理において結晶粒子の粒成長が促進されることがほとんどなく、結晶粒子が粗大化するのを抑制することができ、これにより結晶粒子の平均粒径を容易に１．５μｍ以下にすることができる。

そして、このように積層体を半導体化した後、大気雰囲気下、６００〜９００℃の低温で１時間程度、二次焼成を行い半導体セラミックに再酸化処理を施す。すなわち、この二次焼成処理では、結晶粒子の平均粒径が１．５μｍ以下であることから、酸素が粒界層全体に行き渡り易くなって所望の再酸化が行われて結晶粒界が絶縁層となり、これにより内部電極２が埋設された積層焼結体からなる部品素体４が作製される。

その後、部品素体４の両端部に外部電極用導電性ペーストを塗布し、焼付処理を行い、外部電極３ａ、３ｂを形成し、これにより積層型半導体セラミックコンデンサが製造される。

尚、外部電極３ａ、３ｂの形成方法として、印刷、真空蒸着、又はスパッタリング等で形成してもよい。また、未焼成の積層体の両端部に外部電極用導電性ペーストを塗布した後、積層体と同時に焼成処理を施すようにしてもよい。

外部電極用導電性ペーストに含有される導電性材料についても特に限定されるものではないが、Ｇａ、Ｉｎ、Ｎｉ、Ｃｕ等の材料を使用するのが好ましく、さらに、これらの電極上にＡｇ電極を形成することも可能である。

このように本実施の形態では、セラミックグリーンシートは焼成後における半導体セラミック層の各厚みが２０μｍ以上となるように作製すると共に、前記一次焼成処理における焼成温度（１１５０〜１２５０℃）は、前記仮焼処理における仮焼温度（１３００〜１４５０℃）よりも低いので、半導体セラミック層１ａ〜１ｆの積層方向の中央部又は中央部付近はＮｉが全く存在しないか又は特性に影響を与えない程度の極微量しか存在しない領域帯が形成され、かつ一次焼成時に結晶粒子が粗大化するのを極力抑制できることから、結晶粒子の平均粒径は１．５μｍ以下とすることができる。したがって電気特性や絶縁性が良好で、特性バラツキが抑制された信頼性の良好なＥＳＤ対応に適したバリスタ機能を有する高性能の積層型半導体セラミックコンデンサを安定的に製造することができる。

尚、本発明は上記実施の形態に限定されるものではない。例えば、上記実施の形態では、固溶体を固相法で作製しているが、固溶体の作製方法は特に限定されるものではなく、例えば水熱合成法、ゾル・ゲル法、加水分解法、共沈法等任意の方法を使用することができる。

次に、本発明の実施例を具体的に説明する。

〔試料の作製〕
セラミック素原料としてＳｒＣＯ_３、比表面積が３０ｍ^２／ｇ（平均粒径：約３０ｎｍ）のＴｉＯ_２、及びドナー化合物としてのＬａＣｌ_３を用意した。そして、Ｌａの含有量がＴｉ元素１００モルに対し０．８モルとなるようにＬａＣｌ_３を秤量し、さらにＳｒサイトとＴｉサイトとの配合モル比ｍ（＝Ｓｒサイト／Ｔｉサイト）が表１となるようにＳｒＣＯ_３及びＴｉＯ_２を秤量した。

次いで、これらの秤量物１００重量部に対し３重量部のポリカルボン酸アンモニウム塩を分散剤として添加した後、粉砕媒体として直径２ｍｍのＰＳＺボール及び純水と共にボールミルに投入し、該ボールミル内で１６時間湿式混合してスラリーを作製した。

次に、このスラリーを蒸発乾燥させた後、大気雰囲気下、表１に示す仮焼温度で２時間仮焼処理を行い、Ｌａが結晶粒子に固溶した仮焼粉末を得た。

次に、アクセプタ元素としてのＭｎ元素の含有量が、Ｔｉ元素１００モルに対し、表１となるように、ＭｎＣＯ_３を前記仮焼粉末に添加し、またＳｉＯ_２の含有モル量が、Ｔｉ元素１００モルに対し０．１モルとなるように、テトラエトキシシラン（Ｓｉ（ＯＣ_２Ｈ_５）_４）を前記仮焼粉末に添加し、さらに分散剤としてのポリカルボン酸アンモニウム塩が１重量％となるように該分散剤を前記仮焼粉末に添加した。次いで、再び直径２ｍｍのＰＳＺボール及び純水と共にボールミルに投入し、該ボールミル内で１６時間湿式混合した。尚、本実施例では、ＭｎＣＯ_３を仮焼粉末に添加しているが、ＭｎＣｌ_２溶液やＭｎゾル溶液を添加してもよい。

そしてこの後、蒸発乾燥させ、大気雰囲気下、６００℃で５時間、熱処理を行い、分散剤等の有機成分を除去し、混合粉末を得た。

次に、トルエン、アルコール等の有機溶媒、及び分散剤を前記混合粉末に適量添加し、再び直径２ｍｍのＰＳＺボールと共にボールミルに投入し、該ボールミル内にて湿式で１６時間混合した。そしてこの後、有機バインダとしてのポリビニルビチラール（ＰＶＢ）や可塑剤としてのジオクチルフタレート（ＤＯＰ）更にはカチオン性界面活性剤を適量添加し、湿式で１．５時間混合処理を行い、これによりセラミックスラリーを作製した。

次に、リップコータ法を使用してこのセラミックスラリーに成形加工を施し、焼成後の半導体セラミック層の厚みが、表１となるようにセラミックグリーンシートを作製した。次いで、Ｎｉを主成分とする内部電極用導電性ペーストを使用してセラミックグリーンシート上にスクリーン印刷を施し、前記セラミックグリーンシートの表面に所定パターンの導電膜を形成した。

次いで、導電膜の形成されたセラミックグリーンシートを所定方向に５枚積層した後、導電膜の形成されていない外装用のセラミックグリーンシートを上下に付与し、その後厚みが０．６ｍｍ程度となるように熱圧着し、セラミックグリーンシートと内部電極とが交互に積層されたブロック体を得た。

そしてこの後、このブロック体を所定寸法に切断して積層体とし、該積層体を窒素雰囲気中、温度４００℃で２時間、脱バインダ処理を行なった。次いで、Ｈ_２：Ｎ_２＝１：１００の流量比に調製された還元雰囲気下、表１に示す焼成温度で２時間、積層体に一次焼成を施し、積層体を半導体化した。

次に、大気雰囲気下、７００℃の温度で１時間、二次焼成を行って再酸化処理を施し、これにより粒界に酸素を分散させて粒界絶縁層を形成し、その後、端面を研磨して部品素体を作製した。

次いで、この部品素体の両端面にスパッタリングを施し、Ｎｉ−Ｃｒ層、Ｎｉ−Ｃｕ層、Ａｇ層からなる三層構造の外部電極を形成した。次いで、電解めっきを施し、外部電極の表面にＮｉ皮膜及びＳｎ皮膜を順次形成し、これにより試料番号１〜１２の試料を作製した。得られた各試料の外径寸法は、長さＬ：１．０ｍｍ、幅Ｗ：０．５ｍｍ、厚みＴ：０．５ｍｍであった。尚、半導体セラミック層の有効積層数は４であった。

〔試料の評価〕
試料番号１〜１２の各試料について、試料を破断し、研磨、化学エッチングすることで結晶粒径が観察できるようにした。そして、走査型電子顕微鏡（ＳＥＭ）でＳＥＭ写真を撮り、写真を画像解析し、結晶粒子の平均粒径（平均結晶粒径）を求めた。

また、試料番号１〜１２の各試料１００個について、インピーダンスアナライザ（アジレント・テクノロジー社製：ＨＰ４１９４Ａ）を使用し、周波数１ｋＨｚ、電圧１Ｖの条件で静電容量を測定し、静電容量の平均値とバラツキの指標となる３ＣＶ（＝３・σ／ξ、σ：標準偏差、ξ：平均値）を求めた。また、静電容量値の平均値と試料の寸法から見掛け比誘電率εr_APPを算出した。

さらに、試料番号１〜１２の各試料１００個について、５０Ｖの直流電圧を１分間印加し、その漏れ電流から絶縁抵抗を測定した。そして、各試料の絶縁抵抗の平均値及び最小値と試料寸法とから、比抵抗logρの平均値及び最小値を求めた。

次いで、試料番号１〜１２の各試料を研磨し、ＷＤＸ法を使用し、半導体セラミック層の積層方向の中央部における強度比ｘ／ｙを求め、これによりＮｉ拡散量を評価した。

表１は、試料番号１〜１２の配合モル比、Ｔｉ１００モルに対するＭｎ及びＳｉＯ_２の含有モル量、仮焼温度、焼成温度（一次焼成）、及び測定結果を示している。

試料番号１は、静電容量の３ＣＶが１４．５％と大きく、また、見掛け比誘電率εr_APPが３３０と極端に低く、比抵抗logρも平均値で９．５、最小値で７．６と低かった。これは半導体セラミック層の厚みが２．６μｍと薄いことから、強度比ｘ／ｙも０．１３と大きく、Ｎｉの半導体セラミック層への拡散の影響を受けたものと思われる。

試料番号２も、静電容量の３ＣＶが１２．５％と大きく、また、見掛け比誘電率εr_APPが６６５、比抵抗logρも平均値で１０．８、最小値で８．１と低かった。これは半導体セラミック層の厚み（＝６．６μｍ）については、試料番号１よりは厚いものの、強度比ｘ／ｙが０．０９と未だ大きく、試料番号１と略同様、Ｎｉの半導体セラミック層への拡散の影響を受けたものと思われる。

試料番号３は、静電容量の３ＣＶが１０．１％と未だ大きく、また、見掛け比誘電率εr_APPが１３００、比抵抗logρも平均値で１１．０、最小値で８．６と低かった。これは半導体セラミック層の厚み（＝１２μｍ）は、試料番号１や２に比べて厚く、特性は改善されているものの、Ｎｉ拡散の影響を受けない程度に十分には厚くなく、強度比ｘ／ｙが０．０８と大きく、Ｎｉの半導体セラミック層への拡散の影響を受けたものと思われる。

一方、試料番号１２は、半導体セラミック層の厚みが２２μｍと大きく、このため見掛け比誘電率εr_APPも２１００以上と大きいが、静電容量の３ＣＶが９．２％と大きく、比抵抗logρは平均値で９．３、最小値で７．１と小さくなった。これは焼成温度が仮焼温度よりも高く、このため結晶粒子が粒成長して平均結晶粒径が２．２μｍに粗大化し、その結果、二次焼成時に酸素が行き渡らず、比抵抗logρが低下したものと思われる。しかも、焼成温度も１３００℃と高くＮｉの拡散が促進され、半導体セラミック層の厚みを２２μｍに厚くしても、強度比ｘ／ｙが０．１１と大きくなった。その結果、半導体セラミック層中でのＮｉの拡散の影響を受けて比抵抗の低下を招き、静電容量の３ＣＶも大きくなった。

これに対し試料番号４〜１１の各試料は、焼成温度は仮焼温度よりも低く、半導体セラミック層の厚みも２０μｍ以上であり、平均結晶粒径も１．５μｍ以下であるので、静電容量の３ＣＶも３．７〜４．８％に抑制でき、見掛け比誘電率εr_APPも１７００以上を確保でき、比抵抗logρも平均値で１１．１〜１１．３、最小値で１０．７〜１０．９であり、試料間のバラツキも小さく、良好な見掛け比誘電率εr_APPと比抵抗logρを有する積層型半導体セラミックコンデンサを得ることができた。

ただし、試料番号７、８は、半導体セラミック層の厚みがそれぞれ８７μｍ、１０２μｍと大きいため、静電容量が低下することが確認された。

図３は、半導体セラミック層の厚みと見掛け比誘電率εr_APPとの関係を示している。

この図３から明らかなように、見掛け比誘電率εr_APPは半導体セラミック層の厚みが２０μｍ以上で安定するが、半導体セラミック層の厚みが薄くなると、見掛け比誘電率εr_APPが小さくなることが分かった。

図４は、半導体セラミック層の厚みと強度比ｘ／ｙとの関係を示している。

この図４から明らかなように、強度比ｘ／ｙ、すなわちＮｉ拡散の影響は、半導体セラミック層の厚みが２０μｍ以上で安定し、半導体セラミック層の厚みが薄くなると、強度比ｘ／ｙが大きくなり、半導体セラミック層の中央部でもＮｉ濃度が高くなることが分かった。

また、図３及び図４の対比から明らかなように、半導体セラミック層の厚み、見掛け比誘電率εr_APP、及び強度比ｘ／ｙには相関関係があり、半導体セラミック層の厚みが２０μｍ以上となる強度比ｘ／ｙが０．０６以下になると、見掛け比誘電率εr_APPも安定することが分かった。

ＳｒサイトとＴｉサイトとの配合モル比ｍを１．０００、Ｔｉ元素１００モルに対するＭｎの含有モル量を０．３モル、ＳｉＯ_２の含有モル量を０．１モルと一定とした以外は、実施例１と同様の方法・手順で、セラミックスラリーを作製した。尚、仮焼処理は表２に示す仮焼温度で行った。

次に、リップコータ法を使用してこのセラミックスラリーに成形加工を施し、焼成後の半導体セラミック層の厚みが表２となるようにセラミックグリーンシートを作製した。次いで、Ｎｉを主成分とする内部電極用導電性ペーストを使用してセラミックグリーンシート上にスクリーン印刷を施し、前記セラミックグリーンシートの表面に所定パターンの導電膜を形成した。

次いで、導電膜の形成されたセラミックグリーンシートを所定方向に表２に示す有効積層数でもって積層した後、導電膜の形成されていない外層用のセラミックグリーンシートを上下に付与し、その後厚みが０．６ｍｍ程度となるように熱圧着し、セラミックグリーンシートと内部電極とが交互に積層されたブロック体を得た。

尚、この有効積層数は、焼成後の半導体セラミック層の厚みが異なることから、静電容量が約１ｎＦとなるように調整したものである。

そしてその後は、実施例１と同様の方法・手順で試料番号２１〜２３の試料を作製した。尚、一次焼成処理は表２に示す焼成温度で行った。

次に、試料番号２１〜２３の各試料１００個について、ＥＳＤのイミュニティ試験規格であるＩＥＣ６１０００−４−２（国際規格）に準拠し、正逆１０回印加し、接触放電させて３０ｋＶにおけるＥＳＤ耐圧試験を行った。

表２は試料番号２１〜２３の各試料における製造条件、及び測定結果を示している。

試料番号２１は、３０ｋＶでのＥＳＤ耐圧試験で１００個中、１５個が破壊した。これは半導体セラミック層の厚みが１２μｍと薄いため、Ｎｉ拡散の影響を受けて比抵抗logρのバラツキが大きくなり、このためＥＳＤに対する耐性にバラツキが生じたものと思われる。

また、試料番号２３は、１００個中、２８個が破壊した。これは半導体セラミック層の厚みは２２μｍと大きいものの、焼成温度が仮焼温度よりも高く、結晶粒子が粗大化し、このため半導体セラミック層中へのＮｉ拡散が助長され、その結果比抵抗logρのバラツキも大きくなり、ＥＳＤに対する耐性にもバラツキが生じたものと思われる。

これに対し試料番号２２は、焼成温度は仮焼温度よりも低く、半導体セラミック層の厚みが２２μｍで平均結晶粒径も０．７μｍであり、１００個中破壊した試料は生じないことが確認された。

製品間の特性バラツキが小さく、良好な電気特性や絶縁性を有し、信頼性が良好な量産に適したバリスタ機能付き積層型半導体セラミックコンデンサが可能となり、コンデンサとツェナーダイオードとを１素子で担うことができる。

１ａ〜１ｇ 半導体セラミック層
２ａ〜２ｆ 内部電極層
３ａ、３ｂ 外部電極
４ 部品素体（積層焼結体）

Claims (10)

1. ＳｒＴｉＯ_３系粒界絶縁型の半導体セラミックで形成された複数の半導体セラミック層とＮｉを主成分とする複数の内部電極層とが交互に積層されて焼結されてなる積層焼結体と、該積層焼結体の両端部に前記内部電極層と電気的に接続された外部電極とを有するバリスタ機能付き積層型半導体セラミックコンデンサにおいて、
   前記半導体セラミック層の各厚みが２０μｍ以上であって、前記半導体セラミック層における結晶粒子の平均粒径が１．５μｍ以下であることを特徴とするバリスタ機能付き積層型半導体セラミックコンデンサ。
2. 前記半導体セラミック層の積層方向の中央部又は該中央部近傍を波長分散型蛍光Ｘ線分析法で元素分析した場合に、Ｎｉ元素の強度ｘとＴｉ元素の強度ｙとの比率ｘ／ｙが０．０６以下であることを特徴とする請求項１記載のバリスタ機能付き積層型半導体セラミックコンデンサ。
3. 前記半導体セラミックは、ＳｒサイトとＴｉサイトとの配合モル比ｍが０．９９０≦ｍ≦１．０１０であり、ドナー元素が結晶粒子中に固溶されると共に、アクセプタ元素が、前記Ｔｉ元素１００モルに対し０．７モル以下（ただし、０モルを含まず。）の範囲で粒界層中に存在していることを特徴とする請求項１又は請求項２記載のバリスタ機能付き積層型半導体セラミックコンデンサ。
4. 前記アクセプタ元素が、前記Ｔｉ元素１００モルに対し、０．３〜０．５モルの範囲で含有されていることを特徴とする請求項３記載のバリスタ機能付き積層型半導体セラミックコンデンサ。
5. 前記アクセプタ元素は、Ｍｎ、Ｃｏ、Ｎｉ、及びＣｒのうちの少なくとも１種の元素であることを特徴とする請求項３又は請求項４記載のバリスタ機能付き積層型半導体セラミックコンデンサ。
6. 前記ドナー元素は、Ｌａ、Ｎｄ、Ｓｍ、Ｄｙ、Ｎｂ、及びＴａ中から選択された少なくとも１種の元素であることを特徴とする請求項３乃至請求項５のいずれかに記載のバリスタ機能付き積層型半導体セラミックコンデンサ。
7. 低融点酸化物が、前記Ｔｉ元素１００モルに対し０．１モル以下の範囲で含有されていることを特徴とする請求項１乃至請求項６のいずれかに記載のバリスタ機能付き積層型半導体セラミックコンデンサ。
8. 前記低融点酸化物が、ＳｉＯ_２であることを特徴とする請求項７記載のバリスタ機能付き積層型半導体セラミックコンデンサ。
9. Ｓｒ化合物、Ｔｉ化合物、及びドナー化合物を所定量秤量して混合粉砕した後、仮焼処理を行って仮焼粉末を作製する仮焼粉末作製工程と、アクセプタ化合物を前記仮焼粉末と混合して混合粉末を作製する混合粉末作製工程と、前記混合粉末に成形加工を施してセラミックグリーンシートを作製し、その後Ｎｉを主成分とした導電膜とセラミックグリーンシートとを交互に積層して積層体を形成する積層体形成工程と、還元雰囲気下、前記積層体に一次焼成処理を行った後、大気雰囲気下で二次焼成処理を行う焼成工程とを含むバリスタ機能付き積層型半導体セラミックコンデンサの製造方法において、
   前記セラミックグリーンシートは、焼成後の半導体セラミック層の厚みが２０μｍ以上となるように作製すると共に、
   前記一次焼成処理における焼成温度は、前記仮焼処理における仮焼温度よりも低いことを特徴とするバリスタ機能付き積層型半導体セラミックコンデンサの製造方法。
10. 前記仮焼粉末作製工程は、前記仮焼温度を１３００〜１４５０℃に設定して仮焼処理を行い、前記焼成工程は、前記一次焼成処理における焼成温度を１１５０〜１２５０℃に設定して焼成処理を行うことを特徴とする請求項９記載の半導体セラミックの製造方法。

Images