JP5449719B2 - WIRING BOARD, IC ELECTRIC CHARACTERISTIC TESTING WIRING BOARD AND WIRING BOARD MANUFACTURING METHOD - Google Patents
WIRING BOARD, IC ELECTRIC CHARACTERISTIC TESTING WIRING BOARD AND WIRING BOARD MANUFACTURING METHOD Download PDFInfo
- Publication number
- JP5449719B2 JP5449719B2 JP2008206966A JP2008206966A JP5449719B2 JP 5449719 B2 JP5449719 B2 JP 5449719B2 JP 2008206966 A JP2008206966 A JP 2008206966A JP 2008206966 A JP2008206966 A JP 2008206966A JP 5449719 B2 JP5449719 B2 JP 5449719B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- wiring
- measurement
- wiring board
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000012360 testing method Methods 0.000 title claims description 3
- 238000005259 measurement Methods 0.000 claims description 110
- 239000000758 substrate Substances 0.000 claims description 52
- 239000000523 sample Substances 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 description 32
- 238000010586 diagram Methods 0.000 description 13
- 238000011156 evaluation Methods 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 238000007689 inspection Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical group FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 description 3
- 229920006026 co-polymeric resin Polymers 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229920001038 ethylene copolymer Polymers 0.000 description 1
- 229920000840 ethylene tetrafluoroethylene copolymer Polymers 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920013653 perfluoroalkoxyethylene Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本発明は、配線基板、IC電気特性検査用配線基板、及び配線基板の製造方法に関する。 The present invention relates to a wiring board, an IC electrical characteristic inspection wiring board, and a manufacturing method of the wiring board.
従来、シリコン等の半導体ウエハに形成した半導体チップや集積回路の検査用にはテスタが用いられてきた。このような回路検査においては、前記テスタに接続されたプローブカードなどの電気特性測定用配線基板のプロ―ブを、前記半導体チップや前記集積回路と接続することにより行われる(特許文献1)。
一方、近年においては、半導体ウエハ上に形成された半導体素子毎ではなく、それら複数の半導体素子に対して同時にそれらの電気特性を測定することが望まれている。しかしながら、前記半導体ウエハは、最大で数十cmの大きさにも達するため、このような半導体ウエハ上に形成された複数の半導体素子の電気特性を同時に測定するに際しては、電気特性測定用配線基板の大きさも数十cmの大きさまで拡大しなければならない。 On the other hand, in recent years, it is desired to measure the electrical characteristics of a plurality of semiconductor elements at the same time, not for each semiconductor element formed on a semiconductor wafer. However, since the semiconductor wafer reaches a size of several tens of centimeters at the maximum, when measuring the electrical characteristics of a plurality of semiconductor elements formed on such a semiconductor wafer at the same time, a wiring board for measuring electrical characteristics is used. Must be expanded to a size of several tens of centimeters.
一方、上述のようにして複数の半導体素子の電気特性を、電気特性測定用配線基板を用いて同時に測定するに際しては、電気特性を予め設定していた範囲(電圧及び電流のレンジ)に収まるようにする必要がある。そのため、前記測定用配線基板の抵抗値、特に実際に測定に供する配線の抵抗値を所定の値となるように設定しなければならない。 On the other hand, when the electrical characteristics of a plurality of semiconductor elements are simultaneously measured using the electrical characteristic measurement wiring board as described above, the electrical characteristics are within a preset range (voltage and current ranges). It is necessary to. Therefore, the resistance value of the wiring board for measurement, particularly the resistance value of the wiring actually used for measurement, must be set to a predetermined value.
上述のような測定用配線基板における配線の抵抗を測定するに際しては、測定プローブを前記測定用配線基板の前記配線に直接接触させて測定したり、前記配線と連続した接続パッドやビアパッドに接触したりして行う。 When measuring the resistance of the wiring in the measurement wiring board as described above, the measurement probe is directly contacted with the wiring of the measurement wiring board, or is measured by contacting the connection pad or via pad that is continuous with the wiring. Or do it.
しかしながら、上記測定プローブを接続パッドやビアパッドに接触させてしまうと、その際の圧力によって前記接続パッドや前記ビアパッドが変形したり、窪みができたりして、上記測定用配線基板が不良品化してしまう場合がある。 However, if the measurement probe is brought into contact with the connection pad or the via pad, the connection pad or the via pad may be deformed or depressed due to the pressure at that time, and the measurement wiring board may be defective. May end up.
例えば、前記接続パッドが変形してしまうと、プローブピンの接続精度が劣化してしまい、前記測定用配線基板と半導体ウエハとの電気的接触が不完全となり、前記半導体ウエハの電気的特性を高精度に測定できなくなってしまう場合がある。また、前記ビアパッドが変形してしまうと、上述した配線を含む前記測定用配線基板における全体の配線抵抗が変化して、同様に前記半導体ウエハの電気的特性を高精度に測定できなくなってしまうばかりか、断線によって前記測定用配線基板の機能不全を引き起こしてしまう場合がある。 For example, if the connection pad is deformed, the probe pin connection accuracy deteriorates, the electrical contact between the measurement wiring board and the semiconductor wafer becomes incomplete, and the electrical characteristics of the semiconductor wafer are improved. It may become impossible to measure accurately. Further, if the via pad is deformed, the overall wiring resistance in the measurement wiring board including the wiring described above changes, and similarly, the electrical characteristics of the semiconductor wafer cannot be measured with high accuracy. Or the disconnection may cause malfunction of the wiring board for measurement.
また、上記測定プローブを配線に直接接触させて抵抗値の測定を行う場合は、前記抵抗値が前記測定プローブの、前記配線に対する接触状態に大きく影響されるようになる。例えば、前記配線の幅が小さくなった場合においては、前記測定プローブとの接触状態を良好に保つことが困難となることから、目的とする前記抵抗値を測定することが困難になる。 When the resistance value is measured by bringing the measurement probe into direct contact with the wiring, the resistance value is greatly influenced by the contact state of the measurement probe with the wiring. For example, when the width of the wiring is reduced, it is difficult to maintain a good contact state with the measurement probe, and thus it is difficult to measure the target resistance value.
本発明は、半導体ウエハ上に形成された複数の半導体素子の電気特性を同時に測定することが可能な、いわゆる電気特性測定用配線基板において、その抵抗値を、前記配線基板を破損させることなく、正確に測定することを目的とする。 The present invention is capable of simultaneously measuring the electrical characteristics of a plurality of semiconductor elements formed on a semiconductor wafer, in a so-called electrical characteristic measurement wiring board, without damaging the wiring board, without damaging the wiring board. The purpose is to measure accurately.
上記目的を達成すべく、本発明は、
厚さ方向に貫通孔が形成されてなる絶縁基板と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにして形成されてなるビアパッドと、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置された接続パッドと、
前記ビアパッドと前記接続パッドとを電気的に接続する配線と、
を具える配線基板において、
前記ビアパッドと前記接続パッドとの間に前記配線と電気的に接続するように前記配線の幅よりも大きな幅で、抵抗値を測定するための測定用パッドを具えるとともに、
前記測定用パッドと前記ビアパッドとの間に、前記測定用パッドと接触するようにして配置された抵抗体を具え、
前記ビアパッド、前記接続パッド、前記配線、前記測定用パッド及び前記抵抗体は、前記絶縁基板の同一主面内に存在し、
前記接続パッドにはプローブピンが接続されることを特徴とする、配線基板(第1の配線基板)に関する。
In order to achieve the above object, the present invention provides:
An insulating substrate having through holes formed in the thickness direction;
A via pad formed on at least one main surface of the insulating substrate so as to cover the opening of the through hole;
A connection pad disposed on the at least one main surface of the insulating substrate and spaced apart from the via pad;
Wiring for electrically connecting the via pad and the connection pad;
In a wiring board comprising
A measurement pad for measuring a resistance value with a width larger than the width of the wiring so as to be electrically connected to the wiring between the via pad and the connection pad ;
A resistor disposed between the measurement pad and the via pad so as to be in contact with the measurement pad;
The via pad, the connection pad, the wiring, the measurement pad, and the resistor are present in the same main surface of the insulating substrate,
The present invention relates to a wiring board (first wiring board), wherein probe pins are connected to the connection pads .
また、本発明は、
厚さ方向に貫通孔が形成されてなる絶縁基板を準備する工程と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにしてビアパッドを形成する工程と、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置するようにして接続パッドを形成する工程と、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと前記接続パッドとを電気的に接続する配線を形成する工程と、
前記ビアパッドと前記接続パッドとの間において、前記配線と電気的に接触するようにして配置され、前記配線の幅よりも大きな、抵抗値を測定するための測定用パッドを形成する工程と、
前記測定用パッドと前記ビアパッドとの間に、前記測定用パッドと接触するようにして配置された抵抗体を形成する工程と、
を具えることを特徴とする、配線基板の製造方法(第1の製造方法)に関する。
The present invention also provides:
A step of preparing an insulating substrate in which through holes are formed in the thickness direction;
Forming a via pad on at least one main surface of the insulating substrate so as to cover the opening of the through hole; and
Forming a connection pad on the at least one main surface of the insulating substrate so as to be spaced apart from the via pad;
Forming a wiring electrically connecting the via pad and the connection pad on the at least one main surface of the insulating substrate ;
Forming a measurement pad for measuring a resistance value, which is disposed between the via pad and the connection pad so as to be in electrical contact with the wiring and is larger than a width of the wiring;
Forming a resistor disposed in contact with the measurement pad between the measurement pad and the via pad;
It is related with the manufacturing method (1st manufacturing method) of a wiring board characterized by comprising.
上記第1の配線基板及び第1の製造方法においては、従来の(測定用)配線基板を構成するビアパッド、接続パッド及び配線に加えて、別途、前記配線幅よりも大きな幅を有する抵抗値測定用のパッドを設けている。前記ビアパッドは、上記絶縁基板の両主面上に形成された配線あるいは配線と外部端子とを電気的に接続するものであって、その変形は、前記配線基板の全体の配線抵抗に大きな変化を与えてしまうばかりでなく、断線等を引き起こしてしまう場合がある。また、前記接続パッドはプローブピンを取り付けることにより、直接半導体ウエハの電気的特性評価に供するものであって、その変形は、前記特性評価に大きな変化を与えてしまう。 In the first wiring board and the first manufacturing method, in addition to the via pad, the connection pad and the wiring constituting the conventional (for measurement) wiring board, a resistance value measurement having a width larger than the wiring width is separately provided. Pads are provided. The via pad electrically connects a wiring formed on both main surfaces of the insulating substrate or a wiring and an external terminal, and its deformation greatly changes the wiring resistance of the entire wiring substrate. In addition to giving, it may cause disconnection. Further, the connection pads are directly used for the electrical characteristic evaluation of the semiconductor wafer by attaching probe pins, and the deformation thereof greatly changes the characteristic evaluation.
このように、上記ビアパッド及び接続パッドは、上記測定用の配線基板にとって極めて重要な構成要素であって、その変形は極力避けなければならない。 As described above, the via pad and the connection pad are extremely important components for the wiring board for measurement, and deformation thereof should be avoided as much as possible.
一方、上記抵抗値測定用のパッドは、上記配線基板において、その配線抵抗を測定するために、いわば付随的に設けられたパッドである。したがって、多少変形しても、配線基板全体の配線抵抗等には何らの影響も与えず、また、実際の半導体ウエハの電気特性評価に何らの影響を与えるものではない。したがって、前記抵抗値測定用パッドに対して測定プローブを接触させて前記配線基板の配線抵抗を測定することにより、上述したビアパッドの変形や接続パッドの変形に伴う問題を生ぜしめることなく、前記配線基板の前記配線抵抗を測定することができる。 On the other hand, the resistance value measuring pad is a pad provided incidentally to measure the wiring resistance of the wiring board. Therefore, even a slight deformation does not affect the wiring resistance or the like of the entire wiring board, and does not affect the electrical characteristics evaluation of the actual semiconductor wafer. Therefore, by measuring the wiring resistance of the wiring board by bringing a measurement probe into contact with the resistance value measuring pad, the wiring can be obtained without causing the problems associated with the deformation of the via pad and the deformation of the connection pad. The wiring resistance of the substrate can be measured.
本発明では、前記測定用パッドと前記ビアパッドとの間に、前記測定用パッドと接触するようにして配置された抵抗体を具える。 In the present invention, a resistor is provided between the measurement pad and the via pad so as to be in contact with the measurement pad.
半導体ウエハ上に形成された複数の半導体素子の電気特性を、電気特性測定用配線基板
を用いて同時に測定するに際しては、電気特性を予め設定していた範囲(電圧及び電流のレンジ)に収まるようにする必要がある。そのため、前記測定用配線基板の抵抗値、特に実際に測定に供する配線の抵抗値を所定の値となるように設定しなければならない。そのために、前記配線の途中に抵抗体を介在させて、前記配線基板の配線抵抗が所望の値となるようにする場合がある。
When simultaneously measuring the electrical characteristics of a plurality of semiconductor elements formed on a semiconductor wafer using an electrical characteristics measurement wiring board, the electrical characteristics are within a preset range (voltage and current ranges). It is necessary to. Therefore, the resistance value of the wiring board for measurement, particularly the resistance value of the wiring actually used for measurement, must be set to a predetermined value. Therefore, there is a case where a resistor is interposed in the middle of the wiring so that the wiring resistance of the wiring board becomes a desired value.
このような場合において、本態様では、抵抗体と接触するようにして測定用パッドを設けているので、前記測定用パッドを介して前記抵抗体の抵抗値、しいては配線基板全体の配線抵抗を、ビアパッドの変形や接続パッドの変形に伴う問題を生ぜしめることなく、実施することができる。 In such a case, in this embodiment, since the measurement pad is provided so as to be in contact with the resistor, the resistance value of the resistor via the measurement pad, or the wiring resistance of the entire wiring board Can be carried out without causing the problems associated with the deformation of the via pad and the deformation of the connection pad.
また、本発明は、
厚さ方向に貫通孔が形成されてなる絶縁基板と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにして形成されてなるビアパッドと、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置される接続パッドと、
前記ビアパッドと前記接続パッドとを電気的に接続する配線と、
を具えることを特徴とする、配線基板であって、
前記接続パッドと抵抗値測定用パッドとが一体化されている、
ことを特徴とする配線基板(第2の配線基板)に関する。
The present invention also provides:
An insulating substrate having through holes formed in the thickness direction;
A via pad formed on at least one main surface of the insulating substrate so as to cover the opening of the through hole;
On the at least one main surface of the insulating substrate, a connection pad disposed apart from the via pad;
Wiring for electrically connecting the via pad and the connection pad;
A wiring board characterized by comprising:
The connection pad and the resistance value measuring pad are integrated.
The present invention relates to a wiring board (second wiring board).
さらに、本発明は、
厚さ方向に貫通孔が形成されてなる絶縁基板を準備する工程と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにしてビアパッドを形成する工程と、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置するようにして、測定用領域が画定されてなる接続パッドを形成する工程と、
前記ビアパッドと前記接続パッドとを電気的に接続する配線を形成する工程と、
を具えることを特徴とする、配線基板の製造方法(第2の製造方法)に関する。
Furthermore, the present invention provides
A step of preparing an insulating substrate in which through holes are formed in the thickness direction;
Forming a via pad on at least one main surface of the insulating substrate so as to cover the opening of the through hole; and
Forming a connection pad in which a measurement region is defined so as to be spaced apart from the via pad on the at least one main surface of the insulating substrate;
Forming a wiring for electrically connecting the via pad and the connection pad;
It is related with the manufacturing method (2nd manufacturing method) of a wiring board characterized by comprising.
上記第2の配線基板及び第2の製造方法においては、接続パッドの一部を抵抗値測定用パッドとして用い、いわば接続パッドと抵抗値測定用パッドとを一体化させている。この抵抗値測定用パッドも、上記配線基板において、その配線抵抗を測定するために、いわば付随的に設けられたパッドである。 In the second wiring board and the second manufacturing method, a part of the connection pad is used as a resistance value measurement pad, and so to speak, the connection pad and the resistance value measurement pad are integrated. This resistance value measuring pad is also a pad provided incidentally in order to measure the wiring resistance in the wiring board.
したがって、多少変形しても、配線基板全体の配線抵抗等には何らの影響も与えず、また、実際の半導体ウエハの電気特性評価に何らの影響を与えるものではない。したがって、前記抵抗値測定用パッドに対して測定プローブを接触させて前記配線基板の配線抵抗を測定することにより、上述したビアパッドの破損や接続パッドの変形に伴う問題を生ぜしめることなく、前記配線基板の前記配線抵抗を測定することができる。 Therefore, even a slight deformation does not affect the wiring resistance or the like of the entire wiring board, and does not affect the electrical characteristics evaluation of the actual semiconductor wafer. Therefore, by measuring the wiring resistance of the wiring board by bringing a measurement probe into contact with the resistance value measuring pad, the wiring can be obtained without causing the above-described problems associated with breakage of the via pad or deformation of the connection pad. The wiring resistance of the substrate can be measured.
また、前記抵抗値測定用パッドと前記ビアパッドとに測定プローブを接触させて配線抵抗を測定するので、前記ビアパッドと前記接続パッドとの間の配線全体の抵抗値をほぼ正確に測定することができる。 Further, since the wiring resistance is measured by bringing a measurement probe into contact with the resistance value measuring pad and the via pad, the resistance value of the entire wiring between the via pad and the connection pad can be measured almost accurately. .
以上説明したように、本発明によれば、半導体ウエハ上に形成された複数の半導体素子の電気特性を同時に測定することが可能な、いわゆる電気特性測定用配線基板において、その抵抗値を、前記配線基板を破損させることなく、正確に測定することができる。 As described above, according to the present invention, in a so-called electrical characteristic measurement wiring board capable of simultaneously measuring the electrical characteristics of a plurality of semiconductor elements formed on a semiconductor wafer, the resistance value is set as described above. Accurate measurement can be performed without damaging the wiring board.
以下、本発明の詳細、並びにその他の特徴及び利点について説明する。 The details of the present invention as well as other features and advantages are described below.
(第1の実施形態)
図1は、第1の実施形態における配線基板の概略構成を示す平面図であり、図2及び3は、図1に示す配線基板の領域Aの部分を拡大して示す断面図及び側面図である。また、図4〜6は、図1に示す配線基板の、一主面上に形成されたビアパッド、接続パッド及び配線の領域を拡大して示す構成図である。なお、図1〜6においては、本態様の特徴を明確にすべく、実際の構成とは異なる場合がある。また、特に図4〜6においては、本態様の特徴を明確にすべく、構成を簡略化して描いている。
(First embodiment)
FIG. 1 is a plan view showing a schematic configuration of a wiring board according to the first embodiment, and FIGS. 2 and 3 are a cross-sectional view and a side view showing an enlarged region A of the wiring board shown in FIG. is there. 4 to 6 are enlarged configuration diagrams showing via pads, connection pads, and wiring regions formed on one main surface of the wiring board shown in FIG. In addition, in FIGS. 1-6, in order to clarify the characteristic of this aspect, it may differ from an actual structure. In particular, in FIGS. 4 to 6, the configuration is simplified to clarify the features of this aspect.
図1〜3に示すように、本態様の配線基板10は、絶縁基板11と、この絶縁基板11の主面11A上に形成されたビアパッド12と、このビアパッド12と離隔して配置された接続パッド13と、ビアパッド12及び接続パッド13間を接続する配線14とを具えている。絶縁基板11には貫通孔11Bが形成され、ビアパッド12は貫通孔11Bの開口部を覆うようにして形成されている。また、ビアパッド12と接続パッド13との間には、配線14と電気的に接触するようにして抵抗値を測定するための測定用パッド15が形成されている。
As shown in FIGS. 1 to 3, the
なお、貫通孔11B内には図示しない層間接続体が形成されており、主面11Aと相対向する側の主面に形成された図示しない外部端子と電気的に接続されている。
An interlayer connector (not shown) is formed in the through
測定用パッド15は本態様の特徴的構成要素であり、以下において詳述する。
The
なお、ビアパッド12の大きさと比較して接続パッド13の大きさは小さいので、接続パッド13は集積化して配置されている。
Since the size of the
絶縁基板11は、アルミナ(Al2O3)セラミックス、ムライト(3Al2O3・2SiO2)セラミックス、窒化アルミニウム(AlN)セラミックス、ガラスセラミックス等の各種セラミックスから構成することができる。セラミック基板を用いると、絶縁基板11に対して高い剛性を付与することができるので、後に半導体ウエハ(上に形成された複数の半導体素子)の電気特性を測定する際に、上記接続パッド13上に形成したプローブピンが絶縁基板11に沈み込んで接続不良となるのを防止することができる。また、セラミック基板とすることで、量産が容易となる。
The insulating
但し、絶縁基板11は、上述したセラミック基板の他、四ふっ化エチレン樹脂(ポリテトラフルオロエチレン;PTFE)、四ふっ化エチレン・エチレン共重合樹脂(テトラフルオロエチレン−エチレン共重合樹脂;ETFE)、四ふっ化エチレン・パーフルオロアルコキシエチレン共重合樹脂(テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂;PFA)等のフッ素樹脂よりなる基板、ガラスエポキシ樹脂よりなる基板、ポリイミド等の樹脂よりなる基板などでもよい。
However, the insulating
なお、絶縁基板11の厚さは特に限定されるものではないが、0.1mm〜10.0mm程度である。
The thickness of the insulating
ビアパッド12、接続パッド13、配線14及び測定用パッド15は、薄膜形成法、印刷ペーストによるメタライズ法、金属箔をエッチングしてパターン化する方法、パターン状の金属箔を転写する方法、またはメッキ法等によって形成することができる。通常、ビアパッド12から測定用パッド15は同一の工程において形成する。
The via
メッキ法の場合、例えばスパッタリング法等で、絶縁基板11の主面11Aに、厚さ0.1μm程度のTi/Cu膜を形成した後、レジストを形成し、Cu/Ni膜を電解メッキで形成した後、レジスト剥離及びメッキ膜の積層体を厚さ方向にエッチングしてリッジ形状とした後、得られたリッジ形状の積層体に対してNi/Au膜を電解メッキ(オーバーメッキ)して形成することができる。
In the case of plating, for example, a sputtering method is used to form a Ti / Cu film having a thickness of about 0.1 μm on the
なお、ビアパッド12、接続パッド13、配線14及び測定用パッド15の大きさ及び線幅は、上記レジストのパターン幅を制御することによって実施する。
Note that the size and line width of the via
次に、測定用パッド15について説明する。図4は、測定用パッド15の一配置例を示す構成図である。図4に示す例では、ビアパッド12及び接続パッド13間において1つの測定用パッド15が形成されている場合を示している。この測定用パッド15は、配線14の抵抗を測定するために設けられているものである。また、測定を容易にすべく、図から明らかなように、その径(幅)は配線14の線幅よりも大きくなるようにしている。なお、測定用パッド15の幅とは、測定用パッド15の、配線14の幅方向と略平行な導体部分の幅を意味する。
Next, the
ビアパッド12と測定用パッド15との間で配線14の抵抗を測定する場合は、測定用パッド15をできるだけ接続パッド13に近接させて配置することにより、配線14の抵抗をより長い距離に亘って測定することができ、配線14自体の抵抗に近接した抵抗値を得ることができる。また、接続パッド13と測定用パッド15との間で配線14の抵抗を測定する場合は、測定用パッド15をできるだけビアパッド12に近接させて配置することにより、配線14の抵抗をより長い距離に亘って測定することができ、配線14自体の抵抗に近接した抵抗値を得ることができる。
When the resistance of the
なお、接続パッド13は、ビアパッド12と比較して一般的には狭小化されているため、図4に示すように、単一の測定用パッド15が設けられている場合は、ビアパッド12と測定用パッド15との間で配線14の抵抗を測定する。
Since the
ビアパッド12は、絶縁基板11の両主面上に形成された配線や外部端子等を電気的に接続するものであって、その変形は、配線基板10の全体の配線抵抗に大きな変化を与えてしまうばかりでなく、断線等を引き起こしてしまう場合がある。また、接続パッド13はプローブピンを取り付けることにより、直接半導体ウエハの電気的特性評価に供するものであって、その変形は、前記特性評価に大きな変化を与えてしまう。
The via
このように、ビアパッド12及び接続パッド13は、上記測定用の配線基板10にとって極めて重要な構成要素であって、その変形は極力避けなければならない。
As described above, the via
一方、測定用のパッド15は、配線基板10において、その配線抵抗を測定するために、いわば付随的に設けられたパッドである。したがって、多少変形しても、配線基板10全体の配線抵抗等には何らの影響も与えず、また、実際の半導体ウエハの電気特性評価に何らの影響を与えるものではない。したがって、測定用パッド15に対して測定プローブを接触させて配線基板10の配線抵抗を測定することにより、上述したビアパッド12の変形や接続パッド13の変形に伴う問題を生ぜしめることなく、配線基板10の配線抵抗を測定することができる。
On the other hand, the
但し、図4に示すような態様では、測定用パッド15が1つしか設けられておらず、実際の配線14の抵抗の測定に際しては、ビアパッド12等をも用いなければならない。したがって、好ましくは、図5に示すように、ビアパッド12と接続パッド13との間に2つの測定用パッド15を設ける。この場合は、配線14の抵抗を測定するに際し、2つの測定用パッド15に測定プローブを接触させて行う。
However, in the embodiment as shown in FIG. 4, only one
したがって、一方の測定用パッド15を出来るだけビアパッド12に近接させ、他方の測定用パッド15を出来るだけ接続パッド13に近接させることによって、配線14の抵抗をより長い距離に亘って測定することができ、配線14自体の抵抗に近接した抵抗値を得ることができる。
Therefore, the resistance of the
なお、必ずしも上記要件を満足しない場合においても、配線14の抵抗をより正確に測定するためには、2つの測定用パッド15間の距離Aが、左方に位置する測定用パッド15とビアパッド12との距離B、及び右方に位置する測定用パッド15と接続パッド13との距離Cよりも大きくなるようにすることが好ましい。
In order to measure the resistance of the
なお、図5では、測定用パッド15の数を2としたが、必要に応じて3以上とすることができる。
In FIG. 5, the number of
また、図4及び図5では、測定用パッド15の形状を円形としたが、図6に示すように8角形とすることもできる。このような測定用パッド15を図6に示すような多角形状とすることにより、高周波特性に優れるようになる。すなわち、測定用パッド15が円形であると、高周波が測定用パッド15に入射する際に反射波が生成されてしまい、それによって、配線基板10全体のインピーダンス、すなわち抵抗値が当初設定値からずれてしまう場合がある。
4 and 5, the shape of the
したがって、半導体ウエハの電気特性を、配線基板10を用いて測定する場合に、使用する周波数によってその電気特性が変化してしまうという問題が生じてしまう場合がある。しかしながら、測定用パッド15の形状を多角形状とすることによって、このような問題を回避できるようになる。
Therefore, when the electrical characteristics of the semiconductor wafer are measured using the
また、測定用パッド15を多角形状とすることにより、円形状を呈するビアパッド12及び/又は接続パッド13との識別も容易になる。
In addition, by making the
なお、本例における多角形状とは、5角形以上のものを意味する。 In addition, the polygonal shape in this example means a thing more than a pentagon.
(第2の実施形態)
図7及び8は、第2の実施形態における配線基板の概略構成図であり、第1の実施形態における図4〜6に対応させて、図1に示す配線基板の、一主面上に形成されたビアパッド、接続パッド及び配線の領域を拡大して示す構成図である。なお、図7及び8は、本態様の特徴を明確にすべく、構成を簡略化して描いている。
(Second Embodiment)
7 and 8 are schematic configuration diagrams of the wiring board in the second embodiment, and are formed on one main surface of the wiring board shown in FIG. 1 corresponding to FIGS. 4 to 6 in the first embodiment. It is a block diagram which expands and shows the area | region of the performed via pad, the connection pad, and wiring. 7 and 8 are illustrated with a simplified configuration in order to clarify the features of this aspect.
図7に示す例では、ビアパッド12及び接続パッド13間において抵抗体17が設けられているとともに、この抵抗体17と接触するようにして1つの測定用パッド15が形成されている。本態様では、配線14に対して抵抗体17を接続し、抵抗体17を含む配線14の抵抗値、しいては配線基板10の抵抗値が所望の値となるようにし、配線基板10で半導体ウエハ上に形成された複数の半導体素子の電気特性を測定した際に、電気特性が予め設定していた範囲(電圧及び電流のレンジ)に収まるようにしている。
In the example shown in FIG. 7, a
したがって、図7に示す例では、測定パッド15とビアパッド12とに測定プローブを接触させることにより、抵抗体17を含む配線14の抵抗を測定する。この際、配線14の抵抗値は抵抗体17の抵抗値に比較して十分に小さいので、上述した測定によって抵抗体17の抵抗値を実質的に測定することができるようになる。
Therefore, in the example shown in FIG. 7, the resistance of the
また、抵抗体17は、配線基板10の配線を構成するので、抵抗体17の抵抗値測定は、実質的に配線基板10の配線抵抗を測定することになる。
Further, since the
図8に示す例では、ビアパッド12及び接続パッド13間において抵抗体17が設けられているとともに、この抵抗体17の両側面と接触するようにして2つの測定用パッド15が形成されている。したがって、図8に示す例では、2つの測定パッド15に測定プローブを接触させることにより、抵抗体17の抵抗値を直接測定することができる。なお、上述したように、抵抗体17は、配線基板10の配線を構成するので、抵抗体17の抵抗値測定は、実質的に配線基板10の配線抵抗を測定することになる。
In the example shown in FIG. 8, a
なお、絶縁基板11やその他、ビアパッド12等に要求される特性は、上記第1の実施形態と同様である。
The characteristics required for the insulating
(第3の実施形態)
図9及び10は、第3の実施形態における配線基板の概略構成図であり、第1の実施形態における図4〜6に対応させて、図1に示す配線基板の、一主面上に形成されたビアパッド、接続パッド及び配線の領域を拡大して示す構成図である。なお、図9及び10は、本態様の特徴を明確にすべく、構成を簡略化して描いている。
(Third embodiment)
9 and 10 are schematic configuration diagrams of the wiring board according to the third embodiment. The wiring board is formed on one main surface of the wiring board shown in FIG. 1 corresponding to FIGS. 4 to 6 in the first embodiment. It is a block diagram which expands and shows the area | region of the made via pad, the connection pad, and the wiring. 9 and 10 are illustrated with a simplified configuration in order to clarify the features of this aspect.
図9に示す例では、ビアパッド12及び接続パッド13間が配線14によって電気的に接続されてなるとともに、接続パッド13に対して抵抗値測定用パッド15が一体的に形成されている。抵抗値測定用パッド15は、配線基板10において、その配線抵抗を測定するために、いわば付随的に設けられたパッドである。
In the example shown in FIG. 9, the via
したがって、多少変形しても、配線基板10全体の配線抵抗等には何らの影響も与えず、また、実際の半導体ウエハの電気特性評価に何らの影響を与えるものではない。したがって、抵抗値測定用パッド15に対して測定プローブを接触させて前記配線基板の配線抵抗を測定することにより、上述したビアパッドの破損や接続パッドの変形に伴う問題を生ぜしめることなく、配線基板10の前記配線抵抗を測定することができる。
Therefore, even a slight deformation does not have any influence on the wiring resistance or the like of the
また、抵抗値測定用パッド15とビアパッド12とに測定プローブを接触させて測定を行うことにより、ビアパッド12と接続パッド13との間の配線14全体の抵抗値をほぼ正確に測定することができる。
Further, by performing measurement by bringing a measurement probe into contact with the resistance
図10に示す例では、接続パッド13と一体化された抵抗値測定用パッド15の、配線14と接触する側が、ビアパッド12に向けてテーパ状に狭小化されている。この場合においても、配線基板10は、高周波特性に優れるようになる。すなわち、測定用パッド15がビアパッド12に向けてテーパ状に狭小化されていると、高周波が測定用パッド15に入射した際に反射波の生成が抑制されるようになる。したがって、配線基板10全体のインピーダンス、すなわち抵抗値が当初設定値からずれてしまうようなことがない。
In the example shown in FIG. 10, the side of the resistance
なお、絶縁基板11やその他、ビアパッド12等に要求される特性は、上記第1の実施形態と同様である。
The characteristics required for the insulating
(第4の実施形態)
第1の実施形態から第3の実施形態で説明した配線基板10を、実際の電気特性測定用配線基板(IC電気特性検査用配線基板)として使用するためには、接続パッド13においてプローブピンを上方に向けて延在するようにして形成する。例えば、図2に対応させた拡大断面図である図11に示すように、接続パッド13上に上方に延在したプローブピン18を形成する。そして、プローブピン18を測定すべき半導体ウエハ上の半導体素子に接触させ、所定の電圧電流を負荷することによって、前記半導体素子の電気特性を評価する。
(Fourth embodiment)
In order to use the
以上、本発明を具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。 The present invention has been described in detail with specific examples. However, the present invention is not limited to the above contents, and various modifications and changes can be made without departing from the scope of the present invention.
11 絶縁基板
12 ビアパッド
13 接続パッド
14 配線
15 (抵抗値)測定用パッド
17 抵抗体
18 プローブピン
11 Insulating
Claims (7)
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにして形成されてなるビアパッドと、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置された接続パッドと、
前記ビアパッドと前記接続パッドとを電気的に接続する配線と、
を具える配線基板において、
前記ビアパッドと前記接続パッドとの間に前記配線と電気的に接続するように前記配線の幅よりも大きな幅で、抵抗値を測定するための測定用パッドを具えるとともに、
前記測定用パッドと前記ビアパッドとの間に、前記測定用パッドと接触するようにして配置された抵抗体を具え、
前記ビアパッド、前記接続パッド、前記配線、前記測定用パッド及び前記抵抗体は、前記絶縁基板の同一主面内に存在し、
前記接続パッドにはプローブピンが接続されることを特徴とする、配線基板。 An insulating substrate having through holes formed in the thickness direction;
A via pad formed on at least one main surface of the insulating substrate so as to cover the opening of the through hole;
A connection pad disposed on the at least one main surface of the insulating substrate and spaced apart from the via pad;
Wiring for electrically connecting the via pad and the connection pad;
In a wiring board comprising
A measurement pad for measuring a resistance value with a width larger than the width of the wiring so as to be electrically connected to the wiring between the via pad and the connection pad ;
A resistor disposed between the measurement pad and the via pad so as to be in contact with the measurement pad;
The via pad, the connection pad, the wiring, the measurement pad, and the resistor are present in the same main surface of the insulating substrate,
A wiring board, wherein a probe pin is connected to the connection pad .
前記配線基板の前記接続パッドと電気的に接続されてなるプローブピンと、
を具えることを特徴とする、IC電気特性検査用配線基板。 The wiring board according to any one of claims 1 to 5 ,
Probe pins electrically connected to the connection pads of the wiring board;
A circuit board for testing IC electrical characteristics, comprising:
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにしてビアパッドを形成する工程と、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置するようにして接続パッドを形成する工程と、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと前記接続パッドとを電気的に接続する配線を形成する工程と、
前記ビアパッドと前記接続パッドとの間において、前記配線と電気的に接触するようにして配置され、前記配線の幅よりも大きな、抵抗値を測定するための測定用パッドを形成する工程と、
前記測定用パッドと前記ビアパッドとの間に、前記測定用パッドと接触するようにして配置された抵抗体を形成する工程と、
を具えることを特徴とする、配線基板の製造方法。 A step of preparing an insulating substrate in which through holes are formed in the thickness direction;
Forming a via pad on at least one main surface of the insulating substrate so as to cover the opening of the through hole; and
Forming a connection pad on the at least one main surface of the insulating substrate so as to be spaced apart from the via pad;
Forming a wiring electrically connecting the via pad and the connection pad on the at least one main surface of the insulating substrate ;
Forming a measurement pad for measuring a resistance value, which is disposed between the via pad and the connection pad so as to be in electrical contact with the wiring and is larger than a width of the wiring;
Forming a resistor disposed in contact with the measurement pad between the measurement pad and the via pad;
A method of manufacturing a wiring board, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008206966A JP5449719B2 (en) | 2008-08-11 | 2008-08-11 | WIRING BOARD, IC ELECTRIC CHARACTERISTIC TESTING WIRING BOARD AND WIRING BOARD MANUFACTURING METHOD |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008206966A JP5449719B2 (en) | 2008-08-11 | 2008-08-11 | WIRING BOARD, IC ELECTRIC CHARACTERISTIC TESTING WIRING BOARD AND WIRING BOARD MANUFACTURING METHOD |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013034216A Division JP5450855B2 (en) | 2013-02-25 | 2013-02-25 | WIRING BOARD, IC ELECTRIC CHARACTERISTIC TESTING WIRING BOARD AND WIRING BOARD MANUFACTURING METHOD |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010043898A JP2010043898A (en) | 2010-02-25 |
JP5449719B2 true JP5449719B2 (en) | 2014-03-19 |
Family
ID=42015398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008206966A Active JP5449719B2 (en) | 2008-08-11 | 2008-08-11 | WIRING BOARD, IC ELECTRIC CHARACTERISTIC TESTING WIRING BOARD AND WIRING BOARD MANUFACTURING METHOD |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5449719B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180074979A (en) * | 2016-12-26 | 2018-07-04 | 엘지이노텍 주식회사 | Printed circuit board |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5670806B2 (en) | 2011-04-01 | 2015-02-18 | 日本特殊陶業株式会社 | Ceramic substrate and manufacturing method thereof |
KR20130037451A (en) * | 2011-10-06 | 2013-04-16 | 삼성전기주식회사 | Probe card and manufacturing method threrof |
JP6386923B2 (en) | 2015-01-26 | 2018-09-05 | 三菱電機株式会社 | Semiconductor evaluation apparatus and chuck stage inspection method |
JP7386138B2 (en) * | 2020-07-06 | 2023-11-24 | 日本特殊陶業株式会社 | wiring board |
JP7386139B2 (en) * | 2020-07-06 | 2023-11-24 | 日本特殊陶業株式会社 | wiring board |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0770362B2 (en) * | 1986-05-26 | 1995-07-31 | 日本電装株式会社 | Hybrid integrated circuit device |
JP2703904B2 (en) * | 1987-08-26 | 1998-01-26 | 日本電気株式会社 | Probe substrate for semiconductor integrated circuit measurement |
JPH0679039B2 (en) * | 1987-12-17 | 1994-10-05 | 東京エレクトロン株式会社 | Probe card |
JPH11118842A (en) * | 1997-10-13 | 1999-04-30 | Shin Nakagawa | Measuring device for commercial electric power |
JP2974068B1 (en) * | 1998-06-15 | 1999-11-08 | 日本電気株式会社 | Semiconductor element for electromigration test |
JP2002289657A (en) * | 2001-03-22 | 2002-10-04 | Kyocera Corp | Probe card |
JP3652671B2 (en) * | 2002-05-24 | 2005-05-25 | 沖電気工業株式会社 | Wiring pattern for measurement and measuring method thereof |
JP2005309201A (en) * | 2004-04-23 | 2005-11-04 | Toshiba Matsushita Display Technology Co Ltd | Circuit board and display device provided with the same |
-
2008
- 2008-08-11 JP JP2008206966A patent/JP5449719B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180074979A (en) * | 2016-12-26 | 2018-07-04 | 엘지이노텍 주식회사 | Printed circuit board |
KR102680578B1 (en) * | 2016-12-26 | 2024-07-03 | 엘지이노텍 주식회사 | Printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP2010043898A (en) | 2010-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4901602B2 (en) | Printed circuit board manufacturing method and printed circuit board | |
JP5449719B2 (en) | WIRING BOARD, IC ELECTRIC CHARACTERISTIC TESTING WIRING BOARD AND WIRING BOARD MANUFACTURING METHOD | |
US7532022B2 (en) | Apparatus for fixed-form multi-planar extension of electrical conductors beyond the margins of a substrate | |
US20090160473A1 (en) | Contactor for electrical test, electrical connecting apparatus using the same, and method for manufacturing contactor | |
JP2008089461A (en) | Prober for inspecting semiconductor integrated circuit | |
US7504839B2 (en) | Flexible circuit with micro-sized probe tips and a method of making the same | |
US20150292099A1 (en) | Interposer and method for producing the same | |
KR101990458B1 (en) | Probe card and method for manufacturing the same | |
US11474128B2 (en) | Metal probe structure and method for fabricating the same | |
JP5774332B2 (en) | Ceramic substrate for probe card and manufacturing method thereof | |
JP5450855B2 (en) | WIRING BOARD, IC ELECTRIC CHARACTERISTIC TESTING WIRING BOARD AND WIRING BOARD MANUFACTURING METHOD | |
KR100946144B1 (en) | Method for Manufacturing of Ceramic Probe Board | |
JP5145089B2 (en) | WIRING BOARD FOR ELECTRICAL CHARACTERISTICS MEASUREMENT, AND METHOD FOR PRODUCING WIRING BOARD FOR ELECTRICAL CHARACTERISTICS | |
US11209460B2 (en) | Electrical connection device with a short-circuit wiring pattern that reduces connection wirings | |
TW200306423A (en) | Probe card and method for manufacturing probe card | |
JP2010045100A (en) | Wiring board, ic electric characteristics inspection wiring board, and production of wiring board | |
JP5334815B2 (en) | Wiring board | |
KR101935002B1 (en) | Space transformer for probe card, method for manufacturing thereof and probe card | |
JP2006292726A (en) | Inspection substrate | |
JP2004317162A (en) | Probe card, probe pin, and manufacturing method thereof | |
JP2006275579A (en) | Test substrate and test device | |
KR102276512B1 (en) | Jig for electric inspection and method of manufacturing the same | |
KR100821674B1 (en) | Probe assembly | |
WO2024029790A1 (en) | Electrically conductive contact pin and method for manufacturing same | |
JP2008241594A (en) | Substrate for probe card assembly, and probe card using the assembly |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5449719 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |