JP5440021B2 - 形状シミュレーション装置、形状シミュレーションプログラム、半導体製造装置及び半導体装置の製造方法 - Google Patents
形状シミュレーション装置、形状シミュレーションプログラム、半導体製造装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5440021B2 JP5440021B2 JP2009193334A JP2009193334A JP5440021B2 JP 5440021 B2 JP5440021 B2 JP 5440021B2 JP 2009193334 A JP2009193334 A JP 2009193334A JP 2009193334 A JP2009193334 A JP 2009193334A JP 5440021 B2 JP5440021 B2 JP 5440021B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- calculation
- simulation
- semilocal
- flux
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32917—Plasma diagnostics
- H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Drying Of Semiconductors (AREA)
Description
1.第1の実施形態(シミュレーション装置の例)
2.第2の実施形態(グローバルな計算を行うシミュレーション装置の例)
3.第3の実施形態(シミュレーション結果のデータベースを利用する半導体製造装置の例)
4.第4の実施形態(エッチング中にシミュレーションを行う半導体製造装置の例)
なお、以下に説明する複数の実施形態において、互いに同一の構成については同一符号を付して説明を省略することがある。
[シミュレーションの対象]
図1は、本発明の第1の実施形態に係るシミュレーション装置1(図2参照)のシミュレーションの対象を説明する図である。図1(a)は、シミュレーションの対象となるエッチング装置101及びウェハ201を示す模式的な断面図である。
図2は、シミュレーション装置1の装置構成の概略を示すブロック図である。
(動作の概要)
図4は、シミュレーション装置1におけるシミュレーションの実行手順の概略を示すフローチャートである。
図1(b)から理解されるように、エッチング装置101においては、マスク207の開口207aを通過してウェハ201に入射する粒子253の入射フラックスがエッチングレートに影響する。入射フラックスは、開口207aの図1(b)の紙面左右方向の大きさだけでなく、開口207aの、図1(b)の紙面上下方向や紙面貫通方向の大きさ等の影響も受ける。そこで、本実施形態では、2次元シミュレーションにおいて、開口207aの影響を3次元的に考慮するために、有効立体角、ウェハ開口率、及び、セミローカル開口率のパラメータをシミュレーションの計算式に組み込む。具体的には、以下のとおりである。
図9は、有効立体角Seの定義及び算出方法を説明する図である。
ウェハ開口率は、マスク207の面積(被覆面積+開口面積)に対するマスク207の開口面積の比である。すなわち、ウェハ201全体における開口率である。ただし、ウェハ201は、互いに同一の構成の複数のデバイス209が規則的に配列されたものであるから、ウェハ開口率は、ある程度の数のデバイス209を含む所定範囲における開口率により算出されてもよい。なお、デバイス209における開口率と、ウェハ開口率とは、スクライブなどの影響があり、同一ではない。
セミローカル開口率は、所定のセミローカル領域の面積に対する当該セミローカル領域におけるマスク207の開口面積の比である。
図11(a)は、有効立体角Seのマップデータの一例を示す概念図である。図11(b)は、セミローカル開口率のマップデータの一例を示す概念図である。
有効立体角Se、ウェハ開口率Rw及びセミローカル開口率Rsは、以下のように、シミュレーションの演算式に組み込まれる。
Γ=Γw+Γs
Γw=(1−D)×Rw×ER×ρ×Se+(1−Dm)×(1−Rw)×ERm×ρm×Se
Γs=(1−D)×Rs×ER×ρ×Se+(1−Dm)×(1−Rs)×ERm×ρm×Se
斧 高一 著、第16回プラズマエレクトロニクス講習会テキスト「実践的プラズマプロセス構築のための基礎と応用最前線」、応用物理学会プラズマエレクトロニクス分科会出版、2005年10月27日発行
また、エッチングレートERに基づく計算点221の移動も公知の適宜なものが利用されてよい。
第2の実施形態のシミュレーション装置の装置構成は、第1の実施形態のシミュレーション装置1の装置構成と同様であり、図2に示したCPU3等を有している。すなわち、第2の実施形態のシミュレーション装置は、動作のみが第1の実施形態のシミュレーション装置と相違する。
図15は、第3の実施形態に係るエッチング装置301の概略構成を示すブロック図である。
第3の実施形態では、エッチング前に予めシミュレーションが行われ、データベース309が構築された。一方、第4の実施形態では、エッチング中にリアルタイムにシミュレーションが行われる。なお、第4の実施形態のエッチング装置の装置構成は、データベース309が構築されないこと以外は、図15に示した装置構成と同様である。
Claims (10)
- マスクが被せられたウェハの表面に入射する粒子のフラックスを算出するフラックス演算部と、
その算出された入射フラックスに基づいて、前記ウェハの表面に設定された複数の計算点の座標を時間発展させ、前記ウェハの表面形状を演算する形状演算部と、
を有し、
前記フラックス演算部は、前記計算点が当該計算点を含む所定のローカル領域内のパターンに遮蔽されずに開放される範囲を前記計算点側から見込んだ立体角と、前記マスクの面積に対する前記マスクの開口面積の比であるウェハ開口率と、前記ローカル領域を含み、前記ローカル領域よりも広く且つ前記ウェハよりも狭いセミローカル領域の面積に対する当該セミローカル領域における前記マスクの開口面積の比であるセミローカル開口率と、に基づいて、前記入射フラックスを算出する
形状シミュレーション装置。 - 前記フラックス演算部は、前記立体角の分布と、前記ウェハ開口率と、前記セミローカル開口率の分布とに基づいて、前記入射フラックスの分布を演算し、
前記形状演算部は、前記入射フラックスの分布に基づいて、3次元表面形状を演算する
請求項1に記載の形状シミュレーション装置。 - 前記フラックス演算部は、前記入射フラックスのうち被エッチング膜起因のものが、前記立体角に比例し、且つ、前記ウェハ開口率及び前記セミローカル開口率の和に比例するように前記入射フラックスを算出する
請求項1に記載の形状シミュレーション装置。 - 前記ローカル領域及び前記セミローカル領域は、前記計算点毎に、前記計算点を中心として設定されている
請求項1に記載の形状シミュレーション装置。 - 前記複数の計算点と、前記複数のセミローカル開口率とを対応付けて記憶部に記憶させるセミローカル開口率マップ作成部を有し、
前記フラックス演算部は、前記記憶部に記憶されている前記複数のセミローカル開口率を参照して入射フラックスを演算する
請求項4に記載の形状シミュレーション装置。 - 前記ウェハには、互いに同一の大きさの複数のチップ領域が配置され、
前記セミローカル領域は、一つの前記チップ領域よりも小さく設定されている
請求項1に記載の形状シミュレーション装置。 - 前記セミローカル領域の半径は前記粒子の平均自由行程よりも大きい
請求項1に記載の形状シミュレーション装置。 - コンピュータを、
マスクが被せられたウェハの表面に入射する粒子のフラックスを算出するフラックス演算部、及び、
その算出された入射フラックスに基づいて、前記ウェハの表面に設定された複数の計算点の座標を時間発展させ、前記ウェハの表面形状を演算する形状演算部、
として機能させ、
前記フラックス演算部は、前記計算点が当該計算点を含む所定のローカル領域内のパターンに遮蔽されずに開放される範囲を前記計算点側から見込んだ立体角と、前記マスクの面積に対する前記マスクの開口面積の比であるウェハ開口率と、前記ローカル領域を含み、前記ローカル領域よりも広く且つ前記ウェハよりも狭いセミローカル領域の面積に対する当該セミローカル領域における前記マスクの開口面積の比であるセミローカル開口率と、に基づいて、前記入射フラックスを算出する
形状シミュレーションプログラム。 - マスクが被せられたウェハに対して行われているエッチングのパラメータを検出する検出部と、
前記ウェハの表面形状のシミュレーションを行うシミュレーション部と、
前記検出部の検出したパラメータに応じた、前記シミュレーション部において演算されたシミュレーション結果を取得し、取得したシミュレーション結果に基づいてエッチングのパラメータを補正する制御部と、
を有し、
前記シミュレーション部は、
前記ウェハの表面に入射する粒子のフラックスを算出するフラックス演算部と、
その算出された入射フラックスに基づいて、前記ウェハの表面に設定された複数の計算点の座標を時間発展させ、前記ウェハの表面形状を演算する形状演算部と、
を有し、
前記フラックス演算部は、前記計算点が当該計算点を含む所定のローカル領域内のパターンに遮蔽されずに開放される範囲を前記計算点側から見込んだ立体角と、前記マスクの面積に対する前記マスクの開口面積の比であるウェハ開口率と、前記ローカル領域を含み、前記ローカル領域よりも広く且つ前記ウェハよりも狭いセミローカル領域の面積に対する当該セミローカル領域における前記マスクの開口面積の比であるセミローカル開口率と、に基づいて、前記入射フラックスを算出する
半導体製造装置。 - マスクが被せられたウェハに対して行われているエッチングのパラメータを検出する工程と、
前記ウェハの表面形状のシミュレーションを行う工程と、
前記検出する工程において検出したパラメータに応じた、前記シミュレーションを行う工程において演算されたシミュレーション結果を取得し、取得したシミュレーション結果に基づいてエッチングのパラメータを補正する工程と、
を有し、
前記シミュレーションを行う工程では、
前記ウェハの表面に入射する粒子のフラックスを算出し、
その算出された入射フラックスに基づいて、前記ウェハの表面に設定された複数の計算点の座標を時間発展させ、前記ウェハの表面形状を演算し、
前記入射フラックスの算出では、前記計算点が当該計算点を含む所定のローカル領域内のパターンに遮蔽されずに開放される範囲を前記計算点側から見込んだ立体角と、前記マスクの面積に対する前記マスクの開口面積の比であるウェハ開口率と、前記ローカル領域を含み、前記ローカル領域よりも広く且つ前記ウェハよりも狭いセミローカル領域の面積に対する当該セミローカル領域における前記マスクの開口面積の比であるセミローカル開口率と、に基づいて、前記入射フラックスを算出する
半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009193334A JP5440021B2 (ja) | 2009-08-24 | 2009-08-24 | 形状シミュレーション装置、形状シミュレーションプログラム、半導体製造装置及び半導体装置の製造方法 |
US12/858,249 US8535550B2 (en) | 2009-08-24 | 2010-08-17 | Shape simulation apparatus, shape simulation program, semiconductor production apparatus, and semiconductor device production method |
US13/972,676 US8747685B2 (en) | 2009-08-24 | 2013-08-21 | Shape simulation apparatus, shape simulation program, semiconductor production apparatus, and semiconductor device production method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009193334A JP5440021B2 (ja) | 2009-08-24 | 2009-08-24 | 形状シミュレーション装置、形状シミュレーションプログラム、半導体製造装置及び半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011044656A JP2011044656A (ja) | 2011-03-03 |
JP2011044656A5 JP2011044656A5 (ja) | 2012-10-04 |
JP5440021B2 true JP5440021B2 (ja) | 2014-03-12 |
Family
ID=43823821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009193334A Expired - Fee Related JP5440021B2 (ja) | 2009-08-24 | 2009-08-24 | 形状シミュレーション装置、形状シミュレーションプログラム、半導体製造装置及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8535550B2 (ja) |
JP (1) | JP5440021B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5685762B2 (ja) * | 2011-03-07 | 2015-03-18 | みずほ情報総研株式会社 | プラズマ加工形状シミュレーション装置及びプログラム |
WO2013003774A1 (en) * | 2011-06-30 | 2013-01-03 | Kitchen William J | Suspended track amusement ride |
JP5918630B2 (ja) * | 2012-05-30 | 2016-05-18 | 株式会社東芝 | 形状シミュレーション装置、形状シミュレーション方法、および形状シミュレーションプログラム |
CN103440361B (zh) * | 2013-07-19 | 2016-02-24 | 清华大学 | 一种等离子体刻蚀工艺中刻蚀产额的建模方法 |
JP6177671B2 (ja) * | 2013-11-25 | 2017-08-09 | ソニーセミコンダクタソリューションズ株式会社 | シミュレーション方法、シミュレーションプログラムおよびシミュレータ |
JP6173889B2 (ja) | 2013-11-28 | 2017-08-02 | ソニーセミコンダクタソリューションズ株式会社 | シミュレーション方法、シミュレーションプログラム、加工制御システム、シミュレータ、プロセス設計方法およびマスク設計方法 |
US9201998B1 (en) * | 2014-06-13 | 2015-12-01 | Kabushiki Kaisha Toshiba | Topography simulation apparatus, topography simulation method and recording medium |
US10138550B2 (en) * | 2014-09-10 | 2018-11-27 | Toshiba Memory Corporation | Film deposition method and an apparatus |
JP6484031B2 (ja) * | 2014-12-26 | 2019-03-13 | 株式会社日立ハイテクノロジーズ | ビーム条件設定装置、及び荷電粒子線装置 |
JP6819963B2 (ja) | 2017-06-13 | 2021-01-27 | 日本コントロールシステム株式会社 | シミュレーション装置、シミュレーション方法、およびプログラム |
KR20230098730A (ko) | 2018-07-26 | 2023-07-04 | 에이에스엠엘 네델란즈 비.브이. | 시뮬레이션 시스템을 위한 웨이퍼 층의 에칭 프로파일을결정하는 방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5070469A (en) * | 1988-11-29 | 1991-12-03 | Mitsubishi Denki Kabushiki Kaisha | Topography simulation method |
FI87501C (fi) * | 1990-06-12 | 1993-01-11 | Kone Oy | Foerfarande foer reglering av en asynkronmotor |
JP2729130B2 (ja) * | 1992-04-16 | 1998-03-18 | 三菱電機株式会社 | 半導体装置の製造パラメタの設定方法及びその装置 |
US5674651A (en) * | 1994-09-27 | 1997-10-07 | Nikon Corporation | Alignment method for use in an exposure system |
JP2803649B2 (ja) * | 1996-08-21 | 1998-09-24 | 日本電気株式会社 | 形状シミュレーション方法 |
US6658640B2 (en) * | 2001-12-26 | 2003-12-02 | Numerical Technologies, Inc. | Simulation-based feed forward process control |
US7478360B2 (en) * | 2005-12-06 | 2009-01-13 | Synopsys, Inc. | Approximating wafer intensity change to provide fast mask defect scoring |
JP4909609B2 (ja) * | 2006-03-01 | 2012-04-04 | 株式会社東芝 | 加工形状シミュレーション方法、半導体装置の製造方法及び加工形状シミュレーションシステム |
JP5050830B2 (ja) * | 2007-12-19 | 2012-10-17 | ソニー株式会社 | ドライエッチング装置および半導体装置の製造方法 |
-
2009
- 2009-08-24 JP JP2009193334A patent/JP5440021B2/ja not_active Expired - Fee Related
-
2010
- 2010-08-17 US US12/858,249 patent/US8535550B2/en active Active
-
2013
- 2013-08-21 US US13/972,676 patent/US8747685B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8747685B2 (en) | 2014-06-10 |
JP2011044656A (ja) | 2011-03-03 |
US20130337584A1 (en) | 2013-12-19 |
US8535550B2 (en) | 2013-09-17 |
US20110082577A1 (en) | 2011-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5440021B2 (ja) | 形状シミュレーション装置、形状シミュレーションプログラム、半導体製造装置及び半導体装置の製造方法 | |
US11630937B2 (en) | System and method for predictive 3-D virtual fabrication | |
US11704463B2 (en) | Method of etch model calibration using optical scatterometry | |
JP7097757B2 (ja) | 仮想半導体デバイス製作環境におけるキーパラメータ識別、プロセスモデル較正、及び変動性解析のためのシステムと方法 | |
US10254641B2 (en) | Layout pattern proximity correction through fast edge placement error prediction | |
TWI628552B (zh) | 用於三維虛擬製造環境中的設計規則檢查之非暫態電腦可讀媒體、方法及系統 | |
JP6065612B2 (ja) | シミュレーション方法、シミュレーションプログラム、加工装置およびシミュレータ | |
US20200104708A1 (en) | Training apparatus, inference apparatus and computer readable storage medium | |
US9659126B2 (en) | Modeling pattern dependent effects for a 3-D virtual semiconductor fabrication environment | |
JP5732843B2 (ja) | シミュレータ、加工装置、ダメージ評価方法、及び、ダメージ評価プログラム | |
US11301983B2 (en) | Measuring height difference in patterns on semiconductor wafers | |
TWI601025B (zh) | 於三維虛擬製造環境中將磊晶生長模型化之系統與方法 | |
WO2015007237A1 (zh) | 刻蚀产额的建模方法和刻蚀表面演化仿真方法 | |
TW202243069A (zh) | 參數導出裝置、參數導出方法及參數導出程式 | |
TWI774919B (zh) | 資訊處理裝置、程式、製程處理執行裝置及資訊處理系統 | |
KR20200052379A (ko) | 패턴의 임계 치수 변동의 결정 | |
Ertl | Numerical methods for topography simulation | |
Huang et al. | Process optimization for shallow trench isolation etch using computational models | |
JP6956806B2 (ja) | データ処理装置、データ処理方法及びプログラム | |
JP4756272B2 (ja) | マイクロ波プラズマ解析プログラム | |
Filipovic et al. | Physics-Informed Compact Model for SF 6/O 2 Plasma Etching | |
JP3537381B2 (ja) | 形状シミュレーション方法 | |
KR20240154618A (ko) | 3d 포토레지스트 프로파일 생성을 수행하기 위한 시스템 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120816 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131202 |
|
LAPS | Cancellation because of no payment of annual fees |