JP5333056B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5333056B2 JP5333056B2 JP2009195573A JP2009195573A JP5333056B2 JP 5333056 B2 JP5333056 B2 JP 5333056B2 JP 2009195573 A JP2009195573 A JP 2009195573A JP 2009195573 A JP2009195573 A JP 2009195573A JP 5333056 B2 JP5333056 B2 JP 5333056B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- sealing film
- adhesive
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
半導体装置の製造工程において、基板上に回路を形成したチップを搭載する方法としては、ワイヤボンディングを行わずに、チップの回路を基板に向けるような、いわゆるフェイスダウン状態で直接にチップを基板に実装するフリップチップ実装が知られている。この場合には、チップ側の電極にバンプといわれる突起電極を形成し、バンプと基板側の電極とを接合させる。 In the manufacturing process of a semiconductor device, as a method of mounting a chip on which a circuit is formed on a substrate, the chip is directly mounted on the substrate in a so-called face-down state in which the chip circuit is directed to the substrate without performing wire bonding. Flip chip mounting for mounting is known. In this case, a bump electrode called a bump is formed on the chip-side electrode, and the bump and the substrate-side electrode are joined.
ここで、フリップチップ実装を行う場合の半導体装置の製造方法の従来例について、以下に説明する。
まず、ウェハに多数形成した回路の電極にバンプを形成し、その後にウェハをダイシングしてチップを複数形成する。
一方、基板には、電極を覆うように熱硬化性接着剤をディスペンサーなどで塗布、又は印刷、あるいは転写する。
Here, a conventional example of a method of manufacturing a semiconductor device when performing flip chip mounting will be described below.
First, bumps are formed on circuit electrodes formed on the wafer, and then the wafer is diced to form a plurality of chips.
On the other hand, a thermosetting adhesive is applied, printed, or transferred onto the substrate with a dispenser or the like so as to cover the electrodes.
次に、接合ツールでチップを吸着保持し、基板に形成した熱硬化性接着剤の上に、チップをバンプが基板に向くように配置する。このとき、接合ツールを加熱し、チップを基板に向けて押圧する。これにより、バンプと電極とが電気的に接続される。さらに、基板に塗布しておいたペースト接着剤を所定の硬化率になるまで熱硬化させる。 Next, the chip is sucked and held with a bonding tool, and the chip is placed on the thermosetting adhesive formed on the substrate so that the bumps face the substrate. At this time, the joining tool is heated and the chip is pressed toward the substrate. Thereby, the bump and the electrode are electrically connected. Further, the paste adhesive applied to the substrate is thermally cured until a predetermined curing rate is obtained.
この後、チップを搭載させた基板をポストキュアし、ペースト接着剤を完全に硬化させる。さらに、基板のチップを搭載した面とは反対側の面にBGA(Ball Grid Array)を形成してから、切断ラインに沿って基板にダイシングにより個別化する。 Thereafter, the substrate on which the chip is mounted is post-cured to completely cure the paste adhesive. Further, a BGA (Ball Grid Array) is formed on the surface of the substrate opposite to the surface on which the chip is mounted, and then the substrate is individualized by dicing along a cutting line.
ここで、半導体装置の製造工程では、チップを実装した後に基板上のチップを樹脂材料からなる樹脂部で封止する工程が実施されることがある。樹脂部は、熱硬化性樹脂を一端熱融解させた後に硬化させることで形成される。さらに、複数個のチップを封止フィルムで一括して封止する。 Here, in the semiconductor device manufacturing process, there is a case where a chip on the substrate is sealed with a resin portion made of a resin material after the chip is mounted. The resin part is formed by curing the thermosetting resin after it is once melted. Furthermore, a plurality of chips are collectively sealed with a sealing film.
また、樹脂材料からなる封止フィルムを用いてチップを封止する工程では、浸入工程と封止工程とを備えるものが知られている。浸入工程では、基板及びチップ並びに封止フィルムを袋に収容し、この袋を、例えば、硬化温度未満である150℃未満まで加熱して封止フィルムを軟化させる。これにより、軟化した封止フィルムが袋の内外の圧力差によって押圧されてチップ間に侵入する。次に、硬化工程で封止フィルムを硬化させる。 Moreover, what is equipped with the penetration process and the sealing process is known in the process of sealing a chip | tip using the sealing film which consists of resin materials. In the infiltration step, the substrate, the chip, and the sealing film are accommodated in a bag, and the bag is heated to, for example, less than 150 ° C., which is lower than the curing temperature, to soften the sealing film. Thereby, the softened sealing film is pressed by the pressure difference inside and outside the bag and enters between the chips. Next, the sealing film is cured in a curing process.
なお、チップを実装する際には、ペースト状の熱硬化性接着剤を使用する代わりに、熱硬化性樹脂を貼り付けツールで基板の電極上に貼り付けることもある。この場合は、熱硬化性樹脂を貼り付けた後、加熱された接合ツールでチップを基板に対して、20gfの荷重で押し付ける。接合ツールの押圧力でバンプが熱硬化性樹脂内に進入すると共に、熱により熱硬化樹脂が溶融する。これにより、チップのバンプが基板側の電極に接合される。 When mounting the chip, instead of using a paste-like thermosetting adhesive, a thermosetting resin may be attached to the electrode of the substrate with an attaching tool. In this case, after pasting the thermosetting resin, the chip is pressed against the substrate with a load of 20 gf with a heated joining tool. The bumps enter the thermosetting resin by the pressing force of the joining tool, and the thermosetting resin is melted by heat. As a result, the bumps of the chip are bonded to the electrodes on the substrate side.
しかしながら、チップの接続にペースト状の接着剤を用いると、チップを基板に搭載させる工程で、チップを1つ仮搭載させるごとにペースト状の接着剤を硬化させる必要があるので、チップの搭載に要する時間が長くなる。また、熱硬化性樹脂を用いる場合でも、チップを1つ仮搭載させるごとに熱硬化性樹脂を硬化させる必要があるので、作業時間が長くなる。このような課題は、1つの基板に搭載するチップ数が多いときに特に顕著に現れる。例えば、シートにチップを300個から400個搭載させる場合には、圧着に1時間くらいかかってしまうことがあった。 However, if a paste adhesive is used for chip connection, it is necessary to cure the paste adhesive each time a chip is temporarily mounted in the process of mounting the chip on the substrate. It takes longer time. Even when a thermosetting resin is used, it is necessary to cure the thermosetting resin every time one chip is temporarily mounted, so that the operation time becomes long. Such a problem is particularly noticeable when the number of chips mounted on one substrate is large. For example, when 300 to 400 chips are mounted on a sheet, it may take about one hour for pressure bonding.
また、ペースト状の接着剤を使用する場合には、チップを配置してから接着剤を硬化させるまでの間に、チップの位置がずれる可能性もあった。
本発明は、このような事情を鑑みてなされたものであり、チップの搭載を短時間で確実に実施できるようにすることを主な目的とする。
Further, when using a paste-like adhesive, there is a possibility that the position of the chip may be shifted between the time when the chip is placed and the time when the adhesive is cured.
The present invention has been made in view of such circumstances, and a main object of the present invention is to make it possible to reliably mount a chip in a short time.
本願の一観点によれば、Bステージ化した接着剤層をチップ上又は基板上に設ける工程と、前記接着剤層を用いて複数の前記チップを前記基板に固定する工程と、前記基板に固定する工程の後、複数の前記チップを覆うようにBステージ化した封止フィルムを前記基板上に形成する工程と、前記封止フィルムを軟化させ、隣り合う前記チップ間であって前記基板上に前記封止フィルムを構成する材料を配置させる工程と、前記封止フィルムを軟化させる工程の後に、前記封止フィルムを介して前記チップを前記基板に押圧し、前記チップに形成された突起電極端子と前記基板の電極とを電気的に接続させる工程と、前記接着剤層と前記封止フィルムを硬化させる工程と、を含むことを特徴とする半導体装置の製造方法が提供される。 According to one aspect of the present application, a step of providing a B-staged adhesive layer on a chip or a substrate, a step of fixing a plurality of the chips to the substrate using the adhesive layer, and fixing to the substrate A step of forming a B-staged sealing film on the substrate so as to cover a plurality of the chips , and softening the sealing film between the adjacent chips and on the substrate. After the step of disposing the material constituting the sealing film and the step of softening the sealing film, the chip is pressed against the substrate through the sealing film, and the protruding electrode terminal formed on the chip And a step of electrically connecting the electrodes of the substrate, and a step of curing the adhesive layer and the sealing film.
本発明によれば、Bステージ化した接着剤層を設けることでチップと基板を仮固定したので、従来のようにチップを仮搭載するたびに硬化させる必要がなくなり、製造時間を短縮できる。 According to the present invention, since the chip and the substrate are temporarily fixed by providing the B-staged adhesive layer, it is not necessary to cure each time the chip is temporarily mounted as in the prior art, and the manufacturing time can be shortened.
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。
前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解すべきである。
The objects and advantages of the invention will be realized and attained by means of the elements and combinations particularly pointed out in the appended claims.
It should be understood that the foregoing general description and the following detailed description are exemplary and explanatory only and are not intended to limit the invention.
以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
(第1実施の形態)
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings. In the drawings, similar components are given the same reference numerals.
(First embodiment)
最初に、この実施の形態に係る半導体装置の製造方法の概略について、図1のフローチャートを参照して説明する。
まず、半導体プロセスで形成した回路を有するチップを製造する(ステップS101)。また、これと平行して、チップを搭載させる基板を作製する(ステップS102)。チップに対しては、バンプの形成を行い(ステップS103)、基板にはフィルム接着剤を供給して貼り付ける(ステップS104)。なお、チップ側の処理であるステップS101及びステップS103と、基板側の処理であるステップS102及びステップS104は、必ずしも平行して実施する必要はない。
First, an outline of a method of manufacturing a semiconductor device according to this embodiment will be described with reference to the flowchart of FIG.
First, a chip having a circuit formed by a semiconductor process is manufactured (step S101). In parallel with this, a substrate on which a chip is mounted is manufactured (step S102). Bumps are formed on the chip (step S103), and a film adhesive is supplied and attached to the substrate (step S104). Note that steps S101 and S103, which are chip-side processes, and steps S102 and S104, which are substrate-side processes, do not necessarily have to be performed in parallel.
次に、フリップチップ実装によりチップを基板に仮搭載させる(ステップS105)。続いて、チップを仮搭載させた基板に封止フィルムを供給し(ステップS106)、チップのバンプ接続及びチップの封止を行う(ステップS107)。そして、基板にボールを形成し(ステップS108)、その後に基板を所定のサイズに切断する(ステップS109)。 Next, the chip is temporarily mounted on the substrate by flip chip mounting (step S105). Subsequently, a sealing film is supplied to the substrate on which the chip is temporarily mounted (step S106), and the bump connection of the chip and the sealing of the chip are performed (step S107). Then, a ball is formed on the substrate (step S108), and then the substrate is cut into a predetermined size (step S109).
以下、各工程について詳細に説明する。
まず、ステップS101のチップの製造工程では、最初にウェハ上に半導体技術を用いて回路を形成する。この後に、ウェハをバックグラインドし、タイシングにてチップに個別化する。
Hereinafter, each step will be described in detail.
First, in the chip manufacturing process in step S101, a circuit is first formed on a wafer using semiconductor technology. After this, the wafer is back-ground and individualized into chips by typing.
続いてステップS103について図2を参照して説明する。個別化されたチップ1の所定位置に、例えば、ボールボンディング法を用いて突起電極端子であるバンプ2が形成される。ボールボンディング法では、図示を省略する金材料等からなるボンディンワイヤをキャピラリー3に通し、キャピラリー3の下部から引き出したボンディングワイヤを溶融等させることでボールを形成する。ボールをチップ1に形成された電極上に接触させることでバンプ2が形成される。
Next, step S103 will be described with reference to FIG. A
一方、ステップS102では、チップを搭載する基板を作製する。図3に示すように、基板10には、例えば、エポキシ樹脂などからなるシート材11が用いられる。基板10を製造するときは、シート材11に穴あけ加工によりビアホール12を形成すると共に、表面に印刷技術などを用いて回路パターン13を形成する。その上に絶縁性の保護膜14を形成する。保護膜14の一部に開口部14Aを形成することで、下層の回路パターン13の一部を露出させる。このようにして露出させた回路パターン13の一部が、バンプ2などを電気的に接続させるための電極パッド13Aとなる。
On the other hand, in step S102, a substrate on which a chip is mounted is manufactured. As shown in FIG. 3, a sheet material 11 made of, for example, an epoxy resin is used for the
続いて行われるステップS104では、図4に示すように、基板10上の所定位置に接着剤層となるフィルム接着剤21を取り付ける。フィルム接着剤21は、例えば、リールテープ22上に着脱自在に取り付けられたものを使用する。フィルム接着剤21を貼り付
けるときは、最初にカッター23でフィルム接着剤21を所定の大きさに切断する。なお、フィルム接着剤21の膜厚及び体積は、後に詳細を説明するように、チップ1と基板10との間に形成されるギャップを埋めるのに適切な厚さとする。
In subsequent step S104, as shown in FIG. 4, a film adhesive 21 serving as an adhesive layer is attached to a predetermined position on the
この後に、切断したフィルム接着剤21を基板10表面のチップ1の搭載位置に貼り付ける。搭載位置のフィルム接着剤21の周囲には、電極パッド13Aが露出している。なお、フィルム接着剤21は、例えば、エポキシ樹脂系の熱硬化樹脂が用いられる。リールテープ22には、例えば、PET(ポリエチレンテレフタレート)やテフロン(登録商標)などが用いられる。フィルム接着剤21を貼り付けたリールテープ22は、巻き回された状態で図示を省略する貼付装置に取り付けられる。フィルム接着剤21を自動処理により切断し、基板10側に供給される。なお、フィルム接着剤21の貼り付けは、公知の貼り付け機を用いても良いし、作業者が手作業でフィルム接着剤21を基板10に貼り付けても良い。
Thereafter, the
ここで、フィルム接着剤21には、常温ではBステージを保ち、180℃以上でCステージに移行するような接着剤、例えば、エポキシ系樹脂が用いられ、これをベースに硬化剤や硬化促進剤、フィラーなどを添加した構成を有する。このような接着剤としては、例えば、ソニーケミカル&インフォメーションデバイス社製の商品名「DS99」があげられる。
Here, as the
なお、Bステージ及びCステージは、樹脂材料の状態を示し、この他にAステージがある。より詳細には、Aステージは、液体状または固体状で加熱により溶融する状態である。三次元架橋構造を有する高分子の前躯体としても位置付けられる。Bステージは、Aステージからさらに加熱された状態で、通常、室温では固体状態にある。Cステージに比べて架橋が不十分な状態になっており、半硬化状態といわれることもある。そして、Cステージは、Bステージからさらに加熱された状態で、この段階で溶剤には不溶になり、膨潤も生じない。さらに、これ以上加熱しても溶融することはない。なお、Cステージの状態は、硬化状態ともいわれる。 The B stage and the C stage indicate the state of the resin material, and there are other A stages. More specifically, the A stage is in a liquid or solid state and melts by heating. It is also positioned as a polymer precursor having a three-dimensional crosslinked structure. The B stage is further heated from the A stage and is usually in a solid state at room temperature. Compared with the C stage, crosslinking is insufficient, and it is sometimes referred to as a semi-cured state. The C stage is further heated from the B stage, becomes insoluble in the solvent at this stage, and does not swell. Furthermore, it will not melt even if heated further. The state of the C stage is also referred to as a cured state.
ステップS105では、チップ1を基板10に仮搭載させる。まず、図示を省略するトレイにチップ1を多数収容させる。このとき、チップ1は、バンプ2が下に向くように、つまりチップ1の背面が上に配置されるようにトレイに収容される。次に、図5に示すように、フリップチップボンダーのボンディングツール31でチップ1の背面を保持する。チップ1の保持には、例えばボンディングツール31に形成した吸着穴31Aを用いた吸着保持を用いることができる。
In step S <b> 105, the
次に、ボンディングツール31でチップ1を吊り下げてから、図示を省略する撮像装置の上方にチップ1を移動させ、チップ1の位置を確認する。さらに、チップ1側、基板10側に形成してある認識マークを確認して基板10とチップ1の位置合わせを行う。この後、ボンディングツール31を移動させ、チップ1を基板10上に搭載位置に仮搭載する。なお、搭載位置とは、基板10に形成された電極パッド13Aの上方に、チップ1に形成されたバンプ2が配置されるような位置である。また、ボンディングツール31は、所定の圧力でチップ1を基板10側に押し付ける。これにより、図6に示すように、Bステージ化した、つまり未硬化状態のフィルム接着剤21が変形してフィルム接着剤21がバンプ2を覆うように広がる。
Next, after suspending the
ここで、チップ1が搭載される位置は、ステップS104でフィルム接着剤21が供給された位置である。これにより、チップ1は、未硬化状態で接着性のあるフィルム接着剤21を介して、基板10に固定される。したがって、この後に基板10を移動等させてもチップ1に形成されたバンプ2の位置と、基板10上の電極パッド13Aの位置とがずれ
が防止される。なお、このときの基板10からのチップ1までの高さは、50μm〜100μmとする。そして、この処理は、基板10上に必要な数だけチップ1を仮搭載するまで繰り返して行われる。従来のように、1つのチップ1を搭載するごとに接着剤を乾燥させる必要がなくなるので、作業時間を短縮できる。
Here, the position where the
続くステップS106では、図7に示すように、チップ1を仮搭載した基板10の上に、封止フィルム41を供給する。封止フィルム41を基板10及びチップ1を覆う大きさに予め切断したものが使用される。この状態では、バンプ2と電極パッド13Aは接続されていなくても良い。
In subsequent step S106, as shown in FIG. 7, the sealing film 41 is supplied onto the
封止フィルム41は、エポキシ系の熱硬化性のフィルムで、常温から80℃の温度領域では、弾性を保ちつつ半硬化状態のBステージ化した状態を維持し、80℃から150℃の温度領域では、軟化して半液状になり、150℃以上の温度領域で硬化を開始するものが使用される。なお、このような封止フィルム41としては、例えば、ナガセケムテクス社製のエポキシシート(商品名)があげられる。 The sealing film 41 is an epoxy-based thermosetting film, and maintains a semi-cured B-stage state while maintaining elasticity in a temperature range from room temperature to 80 ° C., and a temperature range from 80 ° C. to 150 ° C. Then, a material that softens and becomes semi-liquid and starts to cure in a temperature range of 150 ° C. or higher is used. Examples of such a sealing film 41 include an epoxy sheet (trade name) manufactured by Nagase ChemteX Corporation.
この工程は、常温で行われるため、チップ1上で封止フィルム41はBステージ化したシート状態を保つ。このため、隣り合う2つのチップ1の間には、空間40が形成される。なお、封止フィルム41の厚さは、例えば、封止後の膜厚の目標値が200μm程度である場合には、300μm程度にする。
Since this process is performed at room temperature, the sealing film 41 maintains a B-staged sheet state on the
ステップS107では、チップ1のバンプ2と基板10の電極パッド13Aとを接続すると共に、チップ1の封止を行う。この工程は、ヘッド加熱工程と、チップ間封止工程と、加圧接続工程と、硬化工程の4つにさらに分けることができる。
まず、図8(a)に示すように、第1段階目のヘッド加熱工程では、加温可能なステージ42上に基板10を載置し、温度制御が可能なプレスヘッド43を封止フィルム41の上方に配置する。この段階では、プレスヘッド43は、封止フィルム41には接触していない。ステージ42の温度は、フィルム接着剤21及び封止フィルム41の硬化が進まない温度、例えば、70℃程度にする。さらに、プレスヘッド43の温度は、80℃とする。なお、プレスヘッド43は、基板10上方の封止フィルム41に一様に接触可能な大きさとする。
In step S107, the
First, as shown in FIG. 8A, in the first stage head heating step, the
次に、第2段階としてチップ間封止工程を実施する。図8(b)に示すように、80℃に加熱したプレスヘッド43を下降させる。この温度領域では、封止フィルム41がBステージから軟化して半液状になるので、プレスヘッド43により溶融させられた封止フィルム41の材料がチップ1の間の空間40に充填される。このときの封止フィルム41の厚さは、基板10からチップ1の背面までの距離の目標値が200μmである場合には、約250μm〜300μmとする。なお、フィルム接着剤21は、Bステージの状態を維持する。
Next, an inter-chip sealing process is performed as a second stage. As shown in FIG. 8B, the press head 43 heated to 80 ° C. is lowered. In this temperature region, the sealing film 41 softens from the B stage and becomes semi-liquid, so that the material of the sealing film 41 melted by the press head 43 is filled in the
ここで、プレスヘッド43は、封止フィルム41を当接させた状態で数秒間保持しても良い。また、チップ1の間に封止フィルム41を充填させるときは、周囲を真空雰囲気にすると、ボイド巻き込みや、チップ1間の未充填などが生じ難くなる。
Here, you may hold | maintain the press head 43 for several seconds in the state which contacted the sealing film 41. FIG. Further, when the sealing film 41 is filled between the
なお、フィルム接着剤21、封止フィルム41のヤング率は、フィルム接着剤21の方が封止フィルム41より大きくする。これにより、仮固定されたチップ1と基板10の間のギャップを保ちつつ、チップ1の間に封止フィルム41のフィルム材を充填することができる。
The Young's modulus of the
さらに、第3段階として、加圧接続工程を実施する。まず、プレスヘッド43の温度を
180℃にし、さらに下降させる。このとき、封止フィルム41の硬化は充分に進んでおらず、半液状を保つ。また、基板10とチップ1の間のフィルム接着剤21は、180℃に加熱されることから軟化して半液状になる。この状態で、フィルム接着剤21及び封止フィルム41は、プレスヘッド43の押圧力をチップ1に伝達できる程度の硬度を保っているので、図8(c)に示すように、プレスヘッド43で封止フィルム41を介して押圧さているチップ1のバンプ2と、基板10側の電極パッド13Aとが接触し、電気的に接続される。
Further, as a third stage, a pressure connection process is performed. First, the temperature of the press head 43 is set to 180 ° C. and further lowered. At this time, the curing of the sealing film 41 is not sufficiently progressed and maintains a semi-liquid state. Moreover, since the film adhesive 21 between the board |
なお、この処理の前段階でチップ1を覆うように封止フィルム41の材料が充填されているので、チップ1とプレスヘッド43が直接に接触することが防止され、チッピングが生じなくなる。また、封止フィルム41を介して多数のチップ1が一様に押圧されるので、基板10に対するチップ1の高さのばらつきを抑制できる。
In addition, since the material of the sealing film 41 is filled so as to cover the
そして、第4段階として、硬化工程を実施する。すなわち、プレスヘッド43の温度及び押圧を継続させ、フィルム接着剤21及び封止フィルム41をほぼ硬化させる。この後、ポストキュアを行ってフィルム接着剤21及び封止フィルム41を完全に硬化させる。なお、硬化工程では、プレスヘッド43の温度を前の段階より上昇させて硬化を促進させても良い。
And as a 4th step, a hardening process is implemented. That is, the temperature and pressing of the press head 43 are continued, and the
次のステップS108では、基板10を他の装置に実装するために用いられるボールを形成する。図9に示すように、ボール45は、基板10の一方の面、すなわちチップ1が搭載されていない面に形成された電極パッド13Aにフラックスを印刷してから、各電極パッド13Aに半田からなるボール45を形成してBGAを形成する。次に、リフロー工程でボール45と電極パッド13Aとを接続させ、その後にフラックを洗浄する。
In the next step S108, a ball used for mounting the
さらに、ステップS109で、予め定められた切断ラインL1に沿って基板10を分割すると、図10に示すようなパッケージからなる半導体装置50が複数得られる。
Further, when the
以上、説明したように、この実施の形態では、フィルム接着剤21を用いてチップ1を基板10に仮固定するようにした。フィルム接着剤21は、チップ1を押し付けたときに、チップ1の位置ずれを防止できる程度の接着力を有するものを使用するので、従来のペースト状の接着剤を用いる場合のようにチップを仮搭載するたびに硬化させる必要がなくなり、製造時間を短縮できる。
As described above, in this embodiment, the
なお、フィルム接着剤21は、チップ1の位置ずれを防止できる程度の接着力を有するので、硬化工程を実施しなくても製造過程においてチップ1と基板10の位置ずれを防止できる。また、プレスヘッド43でチップ1を基板10に押し当てただけでは、金製のバンプ2と金製の電極パッド13Aの接着力が小さいことがあるが、フィルム接着剤21を用いてチップ1と基板10を接着しているので、半導体装置50においてもチップ1と基板10の位置ずれが防止される。
Since the
また、プレスヘッド43でチップ1を基板10に押圧する工程において、プレスヘッド43の温度をコントロールすることで、チップ1間の空間40に封止フィルム41の材料を充填させるようにしたので、工程時間を短縮できる。また、プレスヘッド43の温度をコントロールすることで、封止フィルム41が硬化する前に、フィルム接着剤21を半液状にしてバンプ2と電極パッド13Aの電気接続を形成することが可能になる。
Further, in the step of pressing the
ここで、この実施の形態の変形例について以下に説明する。
図11及び図12では、チップ1に分割する前のウェハ51にバンプ52を形成している。バンプ52は、例えば、ウェハ51にマスクを形成し、マスクのバンプ形成位置に開
口部を設けた後に、電解めっきにより成長させる。バンプ52の形成後には、マスクを除去してから、バックグラインドし、タイシングにてチップに個別化する。このようにして形成したチップ1を前記と同様にして基板10に実装すれば、半導体装置50を形成できる。バンプ52の形成箇所が多い場合などに、製造時間を短縮できる。
Here, a modification of this embodiment will be described below.
11 and 12, bumps 52 are formed on the wafer 51 before being divided into
(第2の実施の形態)
図13に示すように、基板10側に印刷マスク61を装着し、その上から樹脂製のペースト状の接着剤62をスキージ63で供給する。印刷マスク61には、開口部61Aをチップ1の搭載位置であって、バンプ接続を行う電極パッド13Aを避けた領域に形成しておく。ペースト状の接着剤62を塗布した後は、印刷マスク61を除去する。これにより、図5に示すようなフィルム接着剤21が形成される。接着剤62には、第1の実施の形態のフィルム接着剤21の材料と同じ組成のペースト状の接着剤が用いられる。そして、第1の実施の形態と同様に、チップ1を仮搭載し、接着剤62と封止フィルム41の硬化温度の差を利用しつつ、半導体装置50を製造する。これにより、第1の実施の形態と同様の効果が得られる。
(Second Embodiment)
As shown in FIG. 13, a
(第3の実施の形態)
また、図11及び図12に示すように、ウェハ51にバンプ52を形成した後で、ダイシングを行う前に、スピンコート法を用いてウェハ51の表面にペースト状の接着剤62を塗布する。接着剤62は、第1の実施の形態のフィルム接着剤21と同じ材料を用いることが好ましい。スピナーの回転等によって接着剤62をバンプ52を覆う所望の厚さに調整した後、乾燥させると、図14に示すように接着剤層66が形成される。このとき、接着剤層66は、擬似的なBステージになっている。この後に、ウェハ51をバックグラインドしてからダインシングを行ってチップ1に分割する。なお、接着剤層66は、バンプ52を覆う厚さに形成することが好ましいが、バンプ52と同じ膜厚又はバンプ52より小さい膜厚でも良い。
(Third embodiment)
Also, as shown in FIGS. 11 and 12, after the
チップ1を基板10に仮固定するときは、接着剤層66を基板10の所定位置に押し付ける。この段階では、チップ1側のバンプ52と基板10側の電極13Aとは電気的に接続されていない。この後、図1のステップS106からステップS109を実施することで、半導体装置50が形成される。
When temporarily fixing the
(第4の実施の形態)
この実施の形態では、Bステージから半液状になる温度がフィルム接着剤21より高い封止フィルム41を用いることを特徴とする。フィルム接着剤21及び封止フィルム41に使用される接着剤は、エポキシ主剤に硬化剤、硬化促進剤、フィラーなどを添加した構成を有する。フィルム接着剤21は、硬化促進剤にイミダゾール系の材料を用いることで硬化温度を低下させている。これに対し、封止フィルム41は、エポキシ主剤と硬化剤にフィルム接着剤21と同じものを使用し、硬化促進剤にリン系の材料を用いることで硬化温度を上昇させている。
(Fourth embodiment)
In this embodiment, a sealing film 41 having a temperature that becomes semi-liquid from the B stage is higher than that of the
半導体装置50は、図1のフローチャートに従って製造され、ステップS107の処理の内容が第1の実施の形態と異なる。この実施の形態で、ステップS107はさらにヘッド加熱工程と、加圧接続工程と、チップ間封止工程と、硬化工程に分かれる。
The
まず、フィルム接着剤21を用いて基板10上にチップ1を仮搭載した後、封止フィルム41を供給したら、図15(a)に示すようにステージ42上に配置し、プレスヘッド43を待機させる。なお、実装後の基板10からチップ1までの厚さが200μmであるとき、封止フィルム41の膜厚は200μm〜250μm程度とする。
First, after temporarily mounting the
一番目のヘッド加熱工程では、プレスヘッド43の温度を室温から150℃の範囲おいて、フィルム接着剤21のヤング率が封止フィルム41のヤング率より小さくなる温度に設定する。なお、この段階では、プレスヘッド43は封止フィルム41に接触していないので、フィルム接着剤21及び封止フィルム41共にBステージを維持する。
In the first head heating step, the temperature of the press head 43 is set to a temperature at which the Young's modulus of the
次に、加圧接続工程として、プレスヘッド43を下降させて、封止フィルム41を介してチップ1を基板10に向けて押圧する。プレスヘッド43の温度は、封止フィルム41を液化させないが、フィルム接着剤21は軟化して半液状になるように設定されている。基板10からのチップ1の高さが予め定められた所定の高さになったら、プレスヘッド42の下降を停止させる。その結果、図15(b)に示すように、チップ1が基板10にフリップチップ接続される。
Next, as a pressure connection process, the press head 43 is lowered and the
続くチップ間封止工程では、プレスヘッド43の温度をフィルム接着剤21及び封止フィルム41が共に半液状になる温度に設定する。これにより、封止フィルム41が軟化してチップ1間の空間40に充填され、チップ1が封止される。なお、この工程を真空雰囲気中で実施すると、ボイド巻き込みや、フィルム材の未充填などの発生を防止できる。
In the subsequent inter-chip sealing step, the temperature of the press head 43 is set to a temperature at which both the
そして、硬化工程で、プレスヘッド43による押圧力を維持させながら加熱を継続し、シート接着剤21及び封止フィルム41をほぼ硬化させる。その後、ポストキュアを行うことで、フィルム接着剤21及び封止フィルム41がCステージ化する。
And in a hardening process, heating is continued, maintaining the pressing force by the press head 43, and the
この実施の形態では、第1の実施の形態と同様の効果が得られる。また、第2又は第3の実施の形態で形成した樹脂を用いても良い。また、図11及び図12に示すようなバンプ52を用いても良い。 In this embodiment, the same effect as in the first embodiment can be obtained. Further, the resin formed in the second or third embodiment may be used. Further, bumps 52 as shown in FIGS. 11 and 12 may be used.
なお、本発明は、前記の各実施の形態に限定されずに広く応用することができる。
例えば、接着剤層(例えば、フィルム接着剤21)や、封止フィルム41の種類は、常温でBステージを維持し、BステージからCステージなる温度や硬化に要する時間が異なる材料であれば良く、前記したもの限定されない。硬化温度を変化させるための添加剤は、イミダゾール系の材料や、リン系の材料に限定されない。また、接着剤層と封止フィルム41のそれぞれがBステージから、半液状態を経て硬化する温度も実施の形態に限定されない。
The present invention can be widely applied without being limited to the above-described embodiments.
For example, the adhesive layer (for example, the film adhesive 21) or the type of the sealing film 41 may be any material that maintains the B stage at room temperature and has different temperatures from the B stage to the C stage and different curing times. The above is not limited. Additives for changing the curing temperature are not limited to imidazole materials and phosphorus materials. Further, the temperature at which each of the adhesive layer and the sealing film 41 is cured from the B stage through a semi-liquid state is not limited to the embodiment.
また、ステージの変化のために、プレスヘッド43の温度を変えても良いし、温度を変化させなくても時間の経過でステージが変化する材料を用いても良い。
さらに、基板10に接着剤をスクリーン印刷、スピンコーティング法、スプレーコーティング法で塗布した後、乾燥工程を実施して接着剤中の溶剤を揮発させて乾燥状態にすることで擬似的なBステージ状態を有する接着剤層を形成しても良い。
Further, the temperature of the press head 43 may be changed for changing the stage, or a material whose stage changes with time without changing the temperature may be used.
Furthermore, after applying the adhesive to the
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈すべきであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解すべきである。 All examples and conditional expressions given here are intended to help the reader understand the inventions and concepts that have contributed to the promotion of technology, such examples and It should be construed without being limited to the conditions, and the organization of such examples in the specification is not related to showing the superiority or inferiority of the present invention. Although embodiments of the present invention have been described in detail, it should be understood that various changes, substitutions and variations can be made thereto without departing from the spirit and scope of the present invention.
以下、実施の形態の特徴を付記する。
(付記1) Bステージ化した接着剤層をチップ上又は基板上に設ける工程と、前記接着剤層を用いて前記チップを前記基板に固定する工程と、前記チップ上にBステージ化した封止フィルムを重ねる工程と、前記封止フィルムを軟化させ、隣り合う前記チップ間に空
間に前記封止フィルムを構成する材料を充填する工程と、前記封止フィルムを介して前記チップを前記基板に押圧し、前記チップに形成された突起電極端子と前記基板の電極とを電気的に接続させる工程と、前記接着剤層と前記封止フィルムを硬化させる工程と、を含むことを特徴とする半導体装置の製造方法。
(付記2) 前記チップ間に前記封止フィルムを構成する材料を充填する工程の後に、前記突起電極端子と前記基板の電極とを電気的に接続させる工程を実施することを特徴とする付記1に記載の半導体装置の製造方法。
(付記3) 前記チップ間に前記封止フィルムを構成する材料を充填する工程は、前記チップを前記基板に向けて押圧するプレスヘッドを前記封止フィルムに当接させ、前記プレスヘッドの温度を前記接着剤層がBステージを維持し、かつ前記封止フィルムが軟化する温度まで加熱する工程を有し、前記突起電極端子と前記基板の電極とを電気的に接続させる工程は、前記プレスヘッドの温度を前記封止フィルム及び前記接着剤が共に軟化する温度まで加熱しながら、前記プレスヘッドで前記チップを前記基板に向けて押圧する工程を有することを特徴とする付記2に記載の半導体装置の製造方法。
(付記4) 前記突起電極端子と前記基板の電極とを電気的に接続させる工程の後に、前記チップ間に前記封止フィルムを構成する材料を充填する工程を実施することを特徴とする付記1に記載の半導体装置の製造方法。
(付記5) 前記突起電極端子と前記基板の電極とを電気的に接続させる工程は、前記プレスヘッドの温度を前記封止フィルムがBステージを維持し、かつ前記接着剤が軟化する温度まで加熱しながら、前記プレスヘッドで前記チップを前記基板に向けて押圧する工程を有し、前記チップ間に前記封止フィルムを構成する材料を充填する工程は、前記プレスヘッドの温度を前記接着剤層及び前記封止フィルムが軟化する温度まで加熱する工程を有することを特徴とする付記4に記載の半導体装置の製造方法。
(付記6) 前記接着剤層を前記チップ上又は前記基板上に設ける工程は、Bステージ化した接着剤のフィルムを所定の形状に切断してから、前記基板に取り付けることを特徴とする付記1乃至付記5のいずれか一項に記載の半導体装置の製造方法。
(付記7) 前記接着剤層を前記チップ上又は前記基板上に設ける工程は、前記基板にマスクを用いてペースト状の接着剤を塗布してからBステージ化させて前記接着剤層を形成することを特徴とする付記1乃至付記5のいずれか一項に記載の半導体装置の製造方法。(付記8) ウェハに前記突起電極端子を形成した後に、前記ウェハの表面にペースト状の接着剤を塗布してからBステージ化させて前記接着剤層を形成することを特徴とする付記1乃至付記5のいずれか一項に記載の半導体装置の製造方法。
Hereinafter, features of the embodiment will be added.
(Supplementary note 1) A step of providing a B-staged adhesive layer on a chip or a substrate, a step of fixing the chip to the substrate using the adhesive layer, and a B-staged sealing on the chip A step of stacking films, a step of softening the sealing film, filling a space between adjacent chips with a material constituting the sealing film, and pressing the chip against the substrate through the sealing film And a step of electrically connecting the protruding electrode terminal formed on the chip and the electrode of the substrate, and a step of curing the adhesive layer and the sealing film. Manufacturing method.
(Additional remark 2) The process of electrically connecting the said protruding electrode terminal and the electrode of the said board | substrate is implemented after the process of filling the material which comprises the said sealing film between the said chips. The manufacturing method of the semiconductor device as described in any one of Claims 1-3.
(Additional remark 3) The process of filling the material which comprises the said sealing film between the said chip | tips makes the press head which presses the said chip | tip toward the said board | substrate contact | abut to the said sealing film, and sets the temperature of the said press head. The step of heating the adhesive layer to a temperature at which the B-stage is maintained and the sealing film is softened, and the step of electrically connecting the protruding electrode terminal and the electrode of the substrate includes the press head The semiconductor device according to
(Additional remark 4) The process of filling the material which comprises the said sealing film between the said chips is implemented after the process of electrically connecting the said protruding electrode terminal and the electrode of the said board | substrate.
(Supplementary Note 5) In the step of electrically connecting the protruding electrode terminal and the electrode of the substrate, the temperature of the press head is heated to a temperature at which the sealing film maintains the B stage and the adhesive is softened. However, the step of pressing the chip toward the substrate with the press head, the step of filling the material constituting the sealing film between the chips, the temperature of the press head is the adhesive layer The method for manufacturing a semiconductor device according to
(Additional remark 6) The process of providing the said adhesive bond layer on the said chip | tip or the said board | substrate cut | disconnects the film of the adhesive agent made into B stage into a predetermined shape, Then, it attaches to the said board | substrate. The manufacturing method of the semiconductor device as described in any one of
(Appendix 7) In the step of providing the adhesive layer on the chip or the substrate, a paste-like adhesive is applied to the substrate using a mask and then B-staged to form the adhesive layer. The method for manufacturing a semiconductor device according to any one of
1 チップ
2,52 バンプ
10 基板
21 フィルム接着剤
41 封止フィルム
43 プレスヘッド
1
Claims (4)
前記接着剤層を用いて複数の前記チップを前記基板に固定する工程と、
前記基板に固定する工程の後、複数の前記チップを覆うようにBステージ化した封止フィルムを前記基板上に形成する工程と、
前記封止フィルムを軟化させ、隣り合う前記チップ間であって前記基板上に前記封止フィルムを構成する材料を配置させる工程と、
前記封止フィルムを軟化させる工程の後に、前記封止フィルムを介して前記チップを前記基板に押圧し、前記チップに形成された突起電極端子と前記基板の電極とを電気的に接続させる工程と、
前記接着剤層と前記封止フィルムを硬化させる工程と、
を含むことを特徴とする半導体装置の製造方法。 Providing a B-staged adhesive layer on the chip or on the substrate;
Fixing the plurality of chips to the substrate using the adhesive layer;
After the step of fixing to the substrate, forming a sealing film B-staged on the substrate so as to cover the plurality of chips;
Softening the sealing film, placing the material constituting the sealing film on the substrate between the adjacent chips; and
After the step of softening the sealing film, the step of pressing the chip against the substrate through the sealing film and electrically connecting the protruding electrode terminal formed on the chip and the electrode of the substrate; ,
Curing the adhesive layer and the sealing film;
A method for manufacturing a semiconductor device, comprising:
前記突起電極端子と前記基板の電極とを電気的に接続させる工程は、前記プレスヘッドの温度を前記封止フィルム及び前記接着剤が共に軟化する温度まで加熱しながら、前記プレスヘッドで前記チップを前記基板に向けて押圧する工程を有することを特徴とする請求項1に記載の半導体装置の製造方法。 The step of forming the material constituting the sealing film on the substrate between the chips includes contacting a press head that presses the chip against the substrate against the sealing film, and setting the temperature of the press head to The adhesive layer maintains the B stage and has a step of heating to a temperature at which the sealing film softens;
The step of electrically connecting the protruding electrode terminal and the electrode of the substrate includes the step of heating the chip with the press head while heating the temperature of the press head to a temperature at which the sealing film and the adhesive are softened together. The method for manufacturing a semiconductor device according to claim 1 , further comprising a step of pressing toward the substrate.
前記接着剤層を用いて複数の前記チップを前記基板に固定する工程と、
前記基板に固定する工程の後、複数の前記チップを覆うように、Bステージ化した封止フィルムを前記基板上に形成する工程と、
前記封止フィルムを介して前記チップを前記基板に押圧し、前記チップに形成された突起電極端子と前記基板の電極とを電気的に接続させる工程と、
前記電気的に接続させる工程の後に、前記封止フィルムを軟化させ、隣り合う前記チップ間であって前記基板上に前記封止フィルムを構成する材料を配置させる工程と、
前記接着剤層と前記封止フィルムを硬化させる工程と、
を含むことを特徴とする半導体装置の製造方法。 Providing a B-staged adhesive layer on the chip or on the substrate;
Fixing the plurality of chips to the substrate using the adhesive layer;
After the step of fixing to the substrate, forming a B-staged sealing film on the substrate so as to cover the plurality of chips;
Pressing the chip against the substrate through the sealing film, and electrically connecting the protruding electrode terminal formed on the chip and the electrode of the substrate;
After the step of electrically connecting, the step of softening the sealing film and disposing the material constituting the sealing film on the substrate between the adjacent chips;
Curing the adhesive layer and the sealing film;
A method for manufacturing a semiconductor device, comprising:
前記チップ間の基板上に前記封止フィルムを構成する材料を形成する工程は、前記プレスヘッドの温度を前記接着剤層及び前記封止フィルムが軟化する温度まで加熱する工程を有することを特徴とする請求項3に記載の半導体装置の製造方法。 The step of electrically connecting the protruding electrode terminal and the electrode of the substrate is performed by heating the press head to a temperature at which the sealing film maintains the B stage and the adhesive softens. A step of pressing the chip against the substrate with a press head;
The step of forming the material constituting the sealing film on the substrate between the chips includes the step of heating the temperature of the press head to a temperature at which the adhesive layer and the sealing film are softened. A method of manufacturing a semiconductor device according to claim 3 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009195573A JP5333056B2 (en) | 2009-08-26 | 2009-08-26 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009195573A JP5333056B2 (en) | 2009-08-26 | 2009-08-26 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011049298A JP2011049298A (en) | 2011-03-10 |
JP5333056B2 true JP5333056B2 (en) | 2013-11-06 |
Family
ID=43835365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009195573A Expired - Fee Related JP5333056B2 (en) | 2009-08-26 | 2009-08-26 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5333056B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014014007A1 (en) * | 2012-07-17 | 2014-01-23 | 日東電工株式会社 | Sealing layer-coated semiconductor and production method for semiconductor device |
JP2014168028A (en) * | 2013-01-29 | 2014-09-11 | Nitto Denko Corp | Manufacturing method and manufacturing apparatus of semiconductor device |
JP2014216608A (en) * | 2013-04-30 | 2014-11-17 | 日東電工株式会社 | Sealing sheet sticking method and sealing sheet sticking device |
JP2015056511A (en) * | 2013-09-12 | 2015-03-23 | 日東電工株式会社 | Semiconductor device manufacturing method |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6245138A (en) * | 1985-08-23 | 1987-02-27 | Sony Corp | Manufacture of electronic part device |
JPH0541407A (en) * | 1991-08-02 | 1993-02-19 | Citizen Watch Co Ltd | Packaging method of semiconductor device |
JP2000216195A (en) * | 1999-01-22 | 2000-08-04 | Mitsubishi Electric Corp | Semiconductor device, and its manufacture, and adhesive used therein |
JP2002083832A (en) * | 2000-09-08 | 2002-03-22 | Toppan Forms Co Ltd | Method for fixing ic chip |
JP2002151551A (en) * | 2000-11-10 | 2002-05-24 | Hitachi Ltd | Flip-chip mounting structure, semiconductor device therewith and mounting method |
JP2003249510A (en) * | 2002-02-26 | 2003-09-05 | Asuriito Fa Kk | Method for sealing semiconductor |
JP4271544B2 (en) * | 2003-10-10 | 2009-06-03 | リンテック株式会社 | Manufacturing method of semiconductor device |
JP4519762B2 (en) * | 2005-11-21 | 2010-08-04 | リンテック株式会社 | Manufacturing method of resin-encapsulated semiconductor device |
JP4596034B2 (en) * | 2008-04-16 | 2010-12-08 | パナソニック株式会社 | Manufacturing method of electronic component module |
JP2010177519A (en) * | 2009-01-30 | 2010-08-12 | Toshiba Corp | Sticking device, and method for manufacturing shield structure |
-
2009
- 2009-08-26 JP JP2009195573A patent/JP5333056B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011049298A (en) | 2011-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8796561B1 (en) | Fan out build up substrate stackable package and method | |
US9040361B2 (en) | Chip scale package with electronic component received in encapsulant, and fabrication method thereof | |
USRE42349E1 (en) | Wafer treating method for making adhesive dies | |
JP2022009941A (en) | Manufacturing method of electronic component device and electronic component device | |
US20120049354A1 (en) | Semiconductor device and method of forming the same | |
JP2004356529A (en) | Semiconductor device and method for manufacturing the semiconductor device | |
JP2002319647A (en) | Method for manufacturing semiconductor device | |
JP2003100943A (en) | Method of packaging semiconductor element and semiconductor device thereof | |
JP5453678B2 (en) | Semiconductor package and manufacturing method thereof | |
JP5830847B2 (en) | Semiconductor device manufacturing method and bonding method | |
JP5333056B2 (en) | Manufacturing method of semiconductor device | |
KR102087683B1 (en) | Method of manufacturing semiconductor device | |
US20090246918A1 (en) | Method of manufacturing semiconductor device | |
JP5422830B2 (en) | Wiring board with lead pins and method for manufacturing the same | |
KR101374146B1 (en) | Method for manufacturing semiconductor package | |
JP2013171916A (en) | Semiconductor device manufacturing method | |
JP7406336B2 (en) | Manufacturing method of semiconductor device | |
JP2004063936A (en) | Forming method of surface mounted structure, the surface mounted structure and sealing resin film | |
JP2009246079A (en) | Semiconductor package and method of manufacturing the same | |
JP2015026638A (en) | Semiconductor chip, semiconductor chip bonding method and semiconductor device manufacturing method | |
JP2012138394A (en) | Semiconductor manufacturing method | |
JP4473668B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2012099693A (en) | Method for manufacturing semiconductor device | |
US20090309208A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2013247194A (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130715 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5333056 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |