JP5323426B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP5323426B2 JP5323426B2 JP2008229209A JP2008229209A JP5323426B2 JP 5323426 B2 JP5323426 B2 JP 5323426B2 JP 2008229209 A JP2008229209 A JP 2008229209A JP 2008229209 A JP2008229209 A JP 2008229209A JP 5323426 B2 JP5323426 B2 JP 5323426B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power
- converter
- power supply
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 230000000630 rising effect Effects 0.000 description 6
- 230000002457 bidirectional effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 230000001172 regenerating effect Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
Description
本発明は、単相の交流電源から供給される交流電力を直流電力に変換する電力変換装置に関する。 The present invention relates to a power converter that converts AC power supplied from a single-phase AC power source into DC power.
一般的なダイオードフルブリッジの全波整流回路を備えた直流化回路(コンバータ)は、交流電源から供給される交流電圧を直流電圧に変換することができるが、この構成のものでは、直流電圧変換時の交流電流の高調波含有率を所望の規定値以下に抑えることが難しい。 A DC circuit (converter) equipped with a general diode full bridge full-wave rectifier circuit can convert an AC voltage supplied from an AC power source into a DC voltage. It is difficult to keep the harmonic content of alternating current current below a desired specified value.
そこで、従来技術では、交流電圧を直流電圧に変換する際、交流電流の電流波形が交流電圧波形に同期した正弦波形になるようにして、直流電圧変換時の交流電流の高調波含有率が所望の規定値以下に抑えることができるようにした昇圧型の電力変換装置が提案されている(例えば、下記の特許文献1参照)。
Therefore, in the prior art, when converting AC voltage to DC voltage, the harmonic current content of AC current at the time of DC voltage conversion is desired so that the current waveform of AC current becomes a sine waveform synchronized with the AC voltage waveform. Has been proposed (see, for example,
この特許文献1の電力変換装置は、交流電源にリアクトルとフルブリッジインバータとが直列に接続されるとともに、電圧交直変換器を接続しており、これによって、直流電圧変換時の交流電流の高調波含有率を所望の規定値以下に抑えるとともに、フルブリッジインバータを構成する各インバータアームの正と負の出力電圧のデューティ比を変えることによって昇圧率を変化させることが可能である。
In the power conversion device of
しかし、従来のこの種の昇圧型の電力変換装置は、以下のような課題が残されている。(a)交流電源とフルブリッジインバータとの間に設けられる平滑用のリアクトルには、昇圧された電圧と同じ大きさのPWM波形のスイッチング電圧が印加されるため、昇圧率が大きくなれば、これに応じてリアクトルの仕様も大きくなり、高コストとなる。 However, this type of conventional boost type power conversion device still has the following problems. (A) Since a smoothing reactor provided between the AC power supply and the full-bridge inverter is applied with a switching voltage having a PWM waveform having the same magnitude as the boosted voltage, As a result, the specifications of the reactor increase and the cost increases.
(b)また、従来の電力変換装置は、回路構成上、交流電源の最大瞬時電圧値以下の昇圧電圧を得ることができない。また、上記(a)に記載したようなリアクトルの制約があるために、昇圧率を大きくとることもできない。これらの結果として、昇圧電圧の選択範囲が狭くなっている。 (B) Moreover, the conventional power converter cannot obtain the boosted voltage below the maximum instantaneous voltage value of AC power supply on a circuit structure. In addition, since there is a restriction on the reactor as described in (a) above, the step-up rate cannot be increased. As a result, the selection range of the boosted voltage is narrowed.
(c)フルブリッジインバータを構成する各インバータアームは、昇圧された電圧を高周波でスイッチングするためにスイッチング損失が大きくなり、装置全体の効率が低下する。 (C) Since each inverter arm constituting the full-bridge inverter switches the boosted voltage at a high frequency, the switching loss increases, and the efficiency of the entire apparatus decreases.
本発明は、上記の(a)〜(c)に示した各課題を解決するためになされたもので、低いコストで、昇圧電圧の選択範囲が広く、しかも、スイッチング損失が小さくて装置全体としての変換効率が優れた電力変換装置を提供することを目的とする。 The present invention has been made to solve the problems shown in the above (a) to (c), and has a low cost, a wide selection range of boosted voltage, and a small switching loss. An object of the present invention is to provide a power conversion device having excellent conversion efficiency.
この発明の電力変換装置は、単相の交流電源の一方の電力線にリアクトルおよび高周波で動作する単相のフルブリッジインバータが順次直列に接続されるとともに、この直列接続された電力線と上記交流電源の他方の電力線との間に上記交流電源の半周期ごとに加わる1パルスの駆動信号で動作して交流を直流に変換する電圧交直変換器が接続された構成ものを前提として、さらに次の構成を採用している。
すなわち、この発明では、上記リアクトル、上記フルブリッジインバータ、および上記電圧交直変換器は、上記交流電源の正負の極性に対応して個別に設けられ、上記フルブリッジインバータの1周期当たりの電力収支がゼロとなるように上記電圧交直変換器に加わる電圧のパルス幅が制御されることを特徴としている。
In the power converter of the present invention, a reactor and a single-phase full-bridge inverter operating at a high frequency are sequentially connected in series to one power line of a single-phase AC power supply, and the series-connected power line and the AC power supply On the premise of a configuration in which a voltage AC / DC converter that operates with one pulse drive signal applied every half cycle of the AC power supply and converts AC to DC is connected between the other power line and the following configuration: Adopted.
That is, in the present invention, the reactor, the full bridge inverter, and the voltage AC / DC converter are individually provided corresponding to the positive and negative polarities of the AC power supply, and the power balance per cycle of the full bridge inverter is the pulse width of the voltage applied to said voltage AC-DC converter such that the zero you are being controlled.
この発明に係る電力変換装置によれば、フルブリッジインバータによる低電圧のスイッチング電圧がリアクトルに印加されることになる。このため、リアクトルはインダクタンス値が小さくてよく、低コスト化できる。しかも、1パルスの駆動信号で動作する電圧交直変換器を設けたことにより、高い昇圧率が得られるとともに、精度の良い電流制御が可能となる。さらに、交流電源の交流電圧の正極側と負極側とに差が生じた場合でも、独立してスイッチング素子のオン期間を制御してパルス幅を変えることで、各々半周期でのフルブリッジインバータの電力収支を独立してゼロとすることができる。 According to the power conversion device of the present invention, a low-voltage switching voltage by the full bridge inverter is applied to the reactor. For this reason, the reactor may have a small inductance value, and the cost can be reduced. In addition, by providing a voltage AC / DC converter that operates with a drive signal of one pulse, a high step-up ratio can be obtained and current control with high accuracy can be achieved. Furthermore, even when a difference occurs between the positive electrode side and the negative electrode side of the AC voltage of the AC power source, by independently controlling the ON period of the switching element and changing the pulse width, Ru can be zero independently of the power balance.
実施の形態1.
図1は本発明の実施の形態1における電力変換装置の構成を示す回路図である。
FIG. 1 is a circuit diagram showing a configuration of a power conversion device according to
この実施の形態1における電力変換装置は、単相の交流電源ACの一方の電力線l1にリアクトルLo、および高周波で動作する単相のフルブリッジインバータIVが順次直列に接続されている。また、リアクトルLoとフルブリッジインバータIVが直列接続された電力線l1と交流電源ACの他方の電力線l2との間に、交流電源ACの半周期ごとに加えられる1パルスの駆動信号で動作して交流を直流に変換する電圧交直変換器としての倍電圧コンバータCV1が接続されている。なお、以降においては、単相のフルブリッジインバータIVをビットインバータと称する。
In the power conversion device according to the first embodiment, a reactor Lo and a single-phase full-bridge inverter IV operating at a high frequency are sequentially connected in series to one
ここに、ビットインバータIVは、各ダイオードD1〜D4をそれぞれ逆並列に接続した4つのスイッチング素子Q1〜Q4を互いにブリッジ接続するとともに、直流電圧を保持する直流部としての直流コンデンサCoを設けて構成されている。 Here, the bit inverter IV is configured by bridging four switching elements Q1 to Q4 in which the diodes D1 to D4 are connected in antiparallel, and providing a DC capacitor Co as a DC unit for holding a DC voltage. Has been.
また、倍電圧コンバータCV1は、交流電源ACの最大電圧Vpの約2倍の電圧Vout(≒2Vp)の直流電圧を出力するものであって、ダイオードDa,Dbをそれぞれ逆並列に接続した上下一対のスイッチング素子Qa,Qbが互いに直列に接続されるとともに、互いに直列接続された平滑用の上下一対の出力コンデンサCa,Cbが、これらのスイッチング素子Qa,Qbの直列回路に対して並列に接続されている。そして、交流電源ACの一方の電力線l1が両スイッチング素子Qa,Qbの接続点に、交流電源ACの他方の電力線l2が両出力コンデンサCa,Cbの接続点にそれぞれ接続されている。さらに、この倍電圧コンバータCV1は、ビットインバータIVの出力側にダイオードDcをそれぞれ逆並列に接続した上下一対のスイッチング素子Qcを互いに直列に接続してなる双方向スイッチSWが設けられ、この双方向スイッチSWが交流電源ACの両電力線l1,l2間に接続されている。
The voltage doubler converter CV1 outputs a DC voltage having a voltage Vout (≈2Vp) that is approximately twice the maximum voltage Vp of the AC power supply AC, and is a pair of upper and lower diodes connected in antiparallel with the diodes Da and Db. Switching elements Qa and Qb are connected in series with each other, and a pair of upper and lower smoothing output capacitors Ca and Cb connected in series with each other are connected in parallel with the series circuit of these switching elements Qa and Qb. ing. Then, one
そして、上記のビットインバータIVおよび倍電圧コンバータCV1を構成する各スイッチング素子Q1〜Q4、Qa〜Qcは図示しない制御回路から与えられる駆動信号によってスイッチング制御される。なお、上記の各スイッチング素子Q1〜Q4、Qa〜Qcとして、ここではIGBT等の自己消弧型のものが適用されているが、これに限らず、例えばMOSFETやバイポーラトランジスタなどで構成することが可能である。 The switching elements Q1 to Q4 and Qa to Qc constituting the bit inverter IV and the voltage doubler converter CV1 are subjected to switching control by a drive signal supplied from a control circuit (not shown). Here, as each of the switching elements Q1 to Q4 and Qa to Qc, a self-extinguishing type such as an IGBT is applied here. However, the present invention is not limited to this, and may be constituted by, for example, a MOSFET or a bipolar transistor. Is possible.
次に、上記構成を有する電力変換装置の動作について、図2および図3に示す動作波形図を参照して説明する。 Next, the operation of the power conversion device having the above configuration will be described with reference to the operation waveform diagrams shown in FIGS.
ここでは、先ず倍電圧コンバータCV1の動作について、図2を参照して説明する。
交流電源ACの正の半周期では、スイッチング素子Qbはオフの状態が継続される。正の半周期において電圧の立ち上がり部分と立下り部分に双方向スイッチSWのスイッチング素子Qcをオンにすることで、交流電源ACの両電力線l1,l2間が短絡されるため、両電力線l1,l2間の電圧をVxとすると、Vx(図2中、太実線で示す)はゼロになる。また、交流電源ACの正の半周期内のそれ以外の期間では、スイッチング素子Qcはオフであり、かつ、その際にスイッチング素子Qaがオンされることで、上側の出力コンデンサCaがVxに充電される。
Here, first, the operation of the voltage doubler converter CV1 will be described with reference to FIG.
In the positive half cycle of the AC power supply AC, the switching element Qb is kept off. By turning on the switching element Qc of the bidirectional switch SW at the rising and falling portions of the voltage in the positive half cycle, the two power lines l1 and l2 of the AC power supply AC are short-circuited. When the voltage between them is Vx, Vx (indicated by a thick solid line in FIG. 2) becomes zero. In the other period within the positive half cycle of the AC power supply AC, the switching element Qc is off, and the switching element Qa is turned on at this time, so that the upper output capacitor Ca is charged to Vx. Is done.
また、交流電源ACの負の半周期では、スイッチング素子Qaはオフの状態が継続される。負の半周期において電圧の立ち上がり部分と立下り部分に双方向スイッチのスイッチング素子Qcをオンにすることで、交流電源ACの両電力線l1,l2間が短絡されるため、両電力線l1,l2間の電圧Vx(図2中、太実線で示す)はゼロになる。また、交流電源ACの負の半周期内のそれ以外の期間では、スイッチング素子Qcはオフであり、かつ、その際にスイッチング素子Qbがオンされることで、下側の出力コンデンサCbがVxに充電される。 Further, in the negative half cycle of the AC power supply AC, the switching element Qa is kept off. Since the switching element Qc of the bidirectional switch is turned on at the rising and falling portions of the voltage in the negative half cycle, the two power lines l1 and l2 of the AC power supply AC are short-circuited. Voltage Vx (indicated by a thick solid line in FIG. 2) becomes zero. In the other period within the negative half cycle of the AC power supply AC, the switching element Qc is off, and the switching element Qb is turned on at this time, so that the lower output capacitor Cb becomes Vx. Charged.
このように、正の半周期では上側の出力コンデンサCaがVxに充電され、負の半周期では下側の出力コンデンサCbがVxに充電されるので、上下の出力コンデンサCa,Cb全体では2・Vxの電圧が充電され、これが倍電圧コンバータCV1の出力電圧Voutとなる。 Thus, in the positive half cycle, the upper output capacitor Ca is charged to Vx, and in the negative half cycle, the lower output capacitor Cb is charged to Vx. The voltage Vx is charged, and this becomes the output voltage Vout of the voltage doubler converter CV1.
次に、ビットインバータIVの作用について説明する。
ビットインバータIVは、交流電源ACが正の半周期において、倍電圧コンバータCV1のスイッチング素子Qa,Qcによって決定された電圧Vxと交流電源ACの電圧Vp・sin(ωt)との電圧差を埋めるような電圧Viv(図2の太破線で示す)を常に発生する。すなわち、ビットインバータIVで発生される電圧Vivは、次の関係式を満たすようにスイッチング制御される。
Viv=Vx−Vp・sin(ωt) (1)
Next, the operation of the bit inverter IV will be described.
The bit inverter IV fills the voltage difference between the voltage Vx determined by the switching elements Qa and Qc of the voltage doubler converter CV1 and the voltage Vp · sin (ωt) of the AC power supply AC in the positive half cycle of the AC power supply AC. A constant voltage Viv (indicated by a thick broken line in FIG. 2) is always generated. That is, the voltage Viv generated by the bit inverter IV is controlled to satisfy the following relational expression.
Viv = Vx−Vp · sin (ωt) (1)
よって、倍電圧コンバータCV1に加わる電圧Vxは、
Vx=Vp・sin(ωt)+Viv (2)
となる。
なお、リアクトルLoのインダクタンス値は、交流電源ACの周波数領域においてはほとんど電圧を発生しないくらいの小さな値である。
Therefore, the voltage Vx applied to the voltage doubler converter CV1 is
Vx = Vp · sin (ωt) + Viv (2)
It becomes.
The inductance value of the reactor Lo is a small value that hardly generates a voltage in the frequency region of the AC power supply AC.
ビットインバータIVは、交流電源ACが負の半周期においても、正の半周期の場合と同様に、倍電圧コンバータCV1のスイッチング素子Qb,Qcによって決定されたVxの電圧と交流電源ACの電圧Vp・sin(ωt)との電圧差を埋めるような電圧Vivを発生する。 In the bit inverter IV, the voltage Vx determined by the switching elements Qb and Qc of the voltage doubler converter CV1 and the voltage Vp of the AC power supply AC are the same as in the positive half cycle even when the AC power supply AC is in the negative half cycle. A voltage Viv that fills the voltage difference from sin (ωt) is generated.
したがって、交流電源ACの正の半周期および負の半周期のそれぞれにおいて、交流電源ACの電圧Vp・sin(ωt)の最大値付近で、ビットインバータIVから出力される電圧Vivが加算されてVxの電圧と一致するようにすれば、交流電源ACの最大電圧Vpよりも高い電圧が得られる。よって、倍電圧コンバータCV1の出力電圧Vout(=2・Vx)は、交流電源ACの最大電圧Vpの2倍以上の値にすることが可能である。 Therefore, in each of the positive half cycle and the negative half cycle of the AC power supply AC, the voltage Viv output from the bit inverter IV is added near the maximum value of the voltage Vp · sin (ωt) of the AC power supply AC to obtain Vx. If it is made to correspond with the voltage of this, the voltage higher than the maximum voltage Vp of AC power supply AC will be obtained. Therefore, the output voltage Vout (= 2 · Vx) of the voltage doubler converter CV1 can be set to a value more than twice the maximum voltage Vp of the AC power supply AC.
次に、ビットインバータIVの具体的な動作について、図3に示す動作波形図を参照して説明する。なお、一般にインバータ回路は、交流電源ACの電流が近似的に正弦波になるようにPWM制御されることが多いが、この実施の形態1についても、交流電源ACの電流が正弦波に近似するようにPWM制御される場合について説明する。 Next, a specific operation of the bit inverter IV will be described with reference to an operation waveform diagram shown in FIG. In general, the inverter circuit is often PWM controlled so that the current of the AC power supply AC becomes approximately a sine wave. However, also in the first embodiment, the current of the AC power supply AC approximates a sine wave. A case where PWM control is performed will be described.
前述のごとく、ビットインバータIVは、倍電圧コンバータCV1に加わる電圧Vxと交流電源ACの電圧Vp・sin(ωt)との差を埋めるような電圧Vivを発生するように動作するが、具体的には、交流電源ACの電流ioが近似的に正弦波になるように出力電圧を発生する。 As described above, the bit inverter IV operates to generate the voltage Viv that fills the difference between the voltage Vx applied to the voltage doubler converter CV1 and the voltage Vp · sin (ωt) of the AC power supply AC. Generates an output voltage so that the current io of the AC power supply AC is approximately a sine wave.
図3はビットインバータIVから出力される電圧波形の一例を示す。同図(a)に示すように、スイッチング素子Q1、Q2がオフ、スイッチング素子Q4がオンの状態で、スイッチング素子Q3をオン/オフ制御すれば、その出力電圧は正の矩形波波形となる。また、同図(b)に示すように、スイッチング素子Q3、Q4がオフ、スイッチング素子Q2がオンの状態で、スイッチング素子Q1をオン/オフ制御すれば、その出力電圧は負の矩形波波形となる。そして、図外の制御回路によって各スイッチング素子Q1〜Q4を駆動信号でスイッチングして交流電源ACの電流が近似的に正弦波になるように上記の矩形波のデューティ比を変化させるPWM制御を行う。 FIG. 3 shows an example of a voltage waveform output from the bit inverter IV. As shown in FIG. 5A, if the switching element Q3 is turned on / off while the switching elements Q1 and Q2 are off and the switching element Q4 is on, the output voltage becomes a positive rectangular waveform. As shown in FIG. 5B, if the switching element Q1 is turned on / off while the switching elements Q3 and Q4 are turned off and the switching element Q2 is turned on, the output voltage has a negative rectangular waveform. Become. Then, PWM control is performed to change the duty ratio of the rectangular wave so that the switching elements Q1 to Q4 are switched by a drive signal by a control circuit (not shown) and the current of the AC power supply AC becomes approximately a sine wave. .
その際、リアクトルLoには上記のような矩形波の電圧が印加されて平滑化されるので、結果的にビットインバータIVで発生される電圧Vivは、図2の太破線で示す波形となる。その場合の電圧Vivは、倍電圧コンバータCV1に加わるVxと交流電源ACの電圧Vp・sin(ωt)との差(前述の(1)式参照)を埋めるだけの値をもてばよいので、この電圧Vivを生成するための矩形波の尖頭値(ピーク値)となる電圧Voは、倍電圧コンバータCV1から出力される電圧Voutの値よりも十分に小さくなる。このため、リアクトルLのインダクタンス値を小さくすることができ、その結果、従来の昇圧型のインバータに比べてコストが安くて済むとともに、ビットインバータIVのスイッチング損失を低く抑えることができる。 At this time, since the voltage of the rectangular wave as described above is applied to the reactor Lo and smoothed, the voltage Viv generated as a result of the bit inverter IV has a waveform indicated by a thick broken line in FIG. In this case, the voltage Viv only needs to fill a difference between the voltage Vx applied to the voltage doubler converter CV1 and the voltage Vp · sin (ωt) of the AC power supply AC (see the above-described equation (1)). The voltage Vo that becomes the peak value (peak value) of the rectangular wave for generating the voltage Viv is sufficiently smaller than the value of the voltage Vout output from the voltage doubler converter CV1. For this reason, the inductance value of the reactor L can be reduced. As a result, the cost can be reduced as compared with the conventional boost type inverter, and the switching loss of the bit inverter IV can be kept low.
次に、ビットインバータIVで扱う電力収支について説明する。
図2において、いま、交流電源ACの正の半周期に着目した場合、ビットインバータIVが扱う電力は、スイッチング素子Qcがオンしている期間は負の電力(電流が正の場合)、スイッチング素子Qcがオフでスイッチング素子Qaがオンしている期間は正の電力である。この正負の2つの電力量が等しければ、正の半周期でのビットインバータIVで扱う電力収支はゼロとなり、特別な直流電源を直流コンデンサCoの部分に設ける必要がない。
Next, the power balance handled by the bit inverter IV will be described.
In FIG. 2, when paying attention to the positive half cycle of the AC power supply AC, the power handled by the bit inverter IV is negative power (when the current is positive) during the period when the switching element Qc is on. The period during which Qc is off and switching element Qa is on is positive power. If the two positive and negative electric power amounts are equal, the power balance handled by the bit inverter IV in the positive half cycle becomes zero, and there is no need to provide a special DC power source in the DC capacitor Co portion.
このように、ビットインバータIVにおける電力収支をゼロとするには、倍電圧コンバータCV1に加わる電圧Vxのパルス幅、あるいは倍電圧コンバータCV1から出力される電圧Voutの値を制御すればよい。すなわち、双方向スイッチSWのスイッチング素子Qcおよび倍電圧コンバータCV1のスイッチング素子Qaのオン/オフ期間の制御によって上記の電圧Vxのパルス幅を広げれば正の電力量が増加する。また、ビットインバータIVのPWM制御によってビットインバータIVの出力電圧Vivを制御して倍電圧コンバータCV1から出力される電圧Voutの電圧値を上げても正の電力値が増加する。したがって、これによって、電力収支がゼロとなるように調整することができる。なお、負の半周期についても同様な動作となるので説明を省略する。このように、高周波で動作するビットインバータIVの1周期当りの電力収支がゼロとなるようにすれば、ビットインバータIVには直流電源が不要となり、低コスト化できる。なお、電流の極性が反対の場合(回生動作の場合)には、それぞれの表現の極性は反対となる。 Thus, in order to make the power balance in the bit inverter IV zero, the pulse width of the voltage Vx applied to the voltage doubler converter CV1 or the value of the voltage Vout output from the voltage doubler converter CV1 may be controlled. That is, if the pulse width of the voltage Vx is increased by controlling the on / off period of the switching element Qc of the bidirectional switch SW and the switching element Qa of the voltage doubler converter CV1, the positive electric energy increases. Further, even if the output voltage Viv of the bit inverter IV is controlled by the PWM control of the bit inverter IV to increase the voltage value of the voltage Vout output from the voltage doubler converter CV1, the positive power value increases. Therefore, the power balance can be adjusted to be zero. In addition, since it becomes the same operation | movement also about a negative half cycle, description is abbreviate | omitted. In this way, if the power balance per cycle of the bit inverter IV operating at a high frequency becomes zero, the bit inverter IV does not require a DC power source, and the cost can be reduced. Note that when the current polarities are opposite (in the case of regenerative operation), the polarities of the respective expressions are opposite.
以上のように、この実施の形態1では、単相の交流電源ACの一つの電力線l1にビットインバータIVを挿入することにより、交流電源ACの正負のどちらの期間においても電流を正弦波形とすることが可能である。このため、交流電源ACに流れる電流実効値が低減され、損失を低減することができる。
As described above, in the first embodiment, by inserting the bit inverter IV into one
しかも、交流電源ACの正負のどちらの期間においても昇圧機能をもたせることができる。その際、リアクトルLoには倍電圧コンバータCV1から出力される電圧Voutの値よりも十分に小さな電圧が加わるので、昇圧率を大きく設定できる。そして、ビットインバータIVのPWM制御によってその出力電圧Vivを制御して倍電圧コンバータCV1から出力される電圧Voutの電圧値を調整することにより、倍電圧コンバータCV1の出力電圧Voutは、交流電源ACの電圧波形の最大値Vpの2倍より高くすることができ、従来のものに比べてさらに高電圧が得られる。一方、ビットインバータIVの出力電圧Vivを制御して倍電圧コンバータCV1から出力される電圧Voutの電圧値を調整すれば、倍電圧コンバータCV1の出力電圧Voutは、交流電源ACの電圧波形の最大値Vpの2倍より低くすることもできる。 In addition, the boosting function can be provided in either the positive or negative period of the AC power supply AC. At that time, since a voltage sufficiently smaller than the value of the voltage Vout output from the voltage doubler converter CV1 is applied to the reactor Lo, the step-up rate can be set large. Then, by controlling the output voltage Viv by PWM control of the bit inverter IV and adjusting the voltage value of the voltage Vout output from the voltage doubler converter CV1, the output voltage Vout of the voltage doubler converter CV1 is obtained from the AC power supply AC. It can be higher than twice the maximum value Vp of the voltage waveform, and a higher voltage can be obtained compared to the conventional one. On the other hand, if the voltage value of the voltage Vout output from the voltage doubler converter CV1 is adjusted by controlling the output voltage Viv of the bit inverter IV, the output voltage Vout of the voltage doubler converter CV1 is the maximum value of the voltage waveform of the AC power supply AC. It can also be lower than twice Vp.
なお、この実施の形態1においては、交流電源ACが正の電圧のときに、その電流も正が流れることを前提にして説明したが、交流電源ACの電流が負となるように制御すれば、直流側から交流側への回生動作が得られる。 In the first embodiment, the description has been made on the assumption that when the AC power supply AC is a positive voltage, the current also flows positive. However, if the AC power supply AC is controlled so as to be negative. A regenerative operation from the DC side to the AC side is obtained.
図4は、交流電源ACに流れる電流ioを設定するための一例を示すブロック図である。 FIG. 4 is a block diagram showing an example for setting the current io flowing in the AC power supply AC.
この例では、倍電圧コンバータCV1で昇圧された出力電圧Voutと、目標電圧Vrefとの差ΔVを誤差検出器11で検出し、その値ΔVを比例増幅器12で比例増幅(あるいは積分器で積分増幅)するなどして、電圧に比例するよう正弦波の目標レベルiopを定める。一方、正弦波の基準位相はフェイズドロックループ(PLL)13から得られる位相情報θを元に作成される。そして、乗算器14でこの交流電源ACの電流iop・sin(ωt+θ)を得て、これを目標電流Irefとする。そして、交流電源ACに入力される電流ioを図示しない電流検出器で検出し、この電流ioと目標電流Irefとの差Δiを減算器15で求め、次に、その差の値Δiを比例増幅器16などで比例増幅した後、PWM制御器17によって、ビットインバータIVの各スイッチング素子Q1〜Q4に加える駆動信号のデューティ比を変化させるPWM制御を行う。
In this example, the
このように、倍電圧コンバータCV1の出力電圧Voutが目標の昇圧電圧Vrefより大きくなった場合には、交流電源ACに流れる電流ioが小さくなるよう電流目標値Irefを変化させる。このように電流の電流目標値Irefを変えるだけで、力行モードと回生モードとが自動的に切り替わるので制御系が簡単になる。 As described above, when the output voltage Vout of the voltage doubler converter CV1 becomes larger than the target boosted voltage Vref, the current target value Iref is changed so that the current io flowing through the AC power supply AC becomes small. Thus, simply changing the current target value Iref of the current automatically switches between the power running mode and the regenerative mode, so that the control system is simplified.
実施の形態2.
図5は本発明の実施の形態2における電力変換装置の構成を示す回路図であり、図1に示した実施の形態1と対応する構成部分には、同一の符号を付す。
Embodiment 2. FIG.
FIG. 5 is a circuit diagram showing a configuration of the power conversion device according to the second embodiment of the present invention, and components corresponding to those in the first embodiment shown in FIG.
この実施の形態2における電力変換装置は、単相の交流電源ACの一方の電力線l1にリアクトルLo、および高周波で動作するビットインバータIVが順次直列に接続されるとともに、この直列接続された電力線l1と交流電源ACの他方の電力線l2との間に電圧交直変換器が接続されている点では実施の形態1と共通する。しかし、この実施の形態2の場合の電圧交直変換器は、実施の形態1のような倍電圧コンバータCV1ではなく、交流電源ACの最大電圧Vpの約1倍の電圧Vout(≒Vp)の直流電圧を出力する通常のコンバータCV2で構成されている。
In the power conversion device according to the second embodiment, a reactor Lo and a bit inverter IV operating at a high frequency are sequentially connected in series to one power line l1 of a single-phase AC power supply AC, and the
すなわち、このコンバータCV2は、ダイオードDa,Ddをそれぞれ逆並列に接続した上下一対のスイッチング素子Qa,Qdの直列回路と、ダイオードDc,Dbをそれぞれ逆並列に接続した上下一対のスイッチング素子Qc,Qbの直列回路と、平滑用の出力コンデンサCdとが順次並列に接続され、交流電源ACの一方の電力線l1が両スイッチング素子Qa,Qdの接続点に、交流電源ACの他方の電力線l2が両スイッチング素子Qc,Cbの接続点にそれぞれ接続されている。
その他の構成は実施の形態1の場合と同様であるからここでは詳しい説明は省略する。
That is, the converter CV2 includes a series circuit of a pair of upper and lower switching elements Qa and Qd in which diodes Da and Dd are connected in antiparallel and a pair of upper and lower switching elements Qc and Qb in which diodes Dc and Db are connected in antiparallel. And a smoothing output capacitor Cd are sequentially connected in parallel, one
Since other configurations are the same as those in the first embodiment, detailed description thereof is omitted here.
この電力変換装置では、図6の動作波形図に示すように、交流電源ACの正の半周期において、電圧の立ち上がり部分と立下り部分にコンバータCV2を構成するスイッチング素子QaとQcとを共にオンすることにより交流電源ACの両電力線l1,l2間が短絡されるため、両電力線l1,l2間の電圧をVxとすると、Vx(図6中、太実線で示す)はゼロになる。また、交流電源ACの正の半周期内の他の期間では、スイッチング素子QaとQbとを共にオンとすることにより、出力コンデンサCdが充電されて、VxはコンバータCV2の出力電圧Voutと一致する。
In this power converter, as shown in the operation waveform diagram of FIG. 6, in the positive half cycle of the AC power supply AC, the switching elements Qa and Qc constituting the converter CV2 are both turned on at the rising and falling portions of the voltage. As a result, the two
また、交流電源ACの負の半周期において、電圧の立ち上がり部分と立下り部分にコンバータCV2を構成するスイッチング素子QdとQbとを共にオンすることにより交流電源ACの両電力線l1,l2間が短絡されるため、両電力線l1,l2間の電圧Vx(図6中、太実線で示す)はゼロになる。また、交流電源ACの負の半周期内の他の期間では、スイッチング素子QcとQdとを共にオンとすることにより、出力コンデンサCdが充電されて、VxはコンバータCV2の出力電圧Voutと一致する。
ビットインバータIVを含むその他の作用、効果については、実施の形態1の場合と同様であるから、ここでは詳しい説明は省略する。
Further, in the negative half cycle of the AC power supply AC, the switching elements Qd and Qb constituting the converter CV2 are both turned on at the rising and falling portions of the voltage, thereby short-circuiting between both
Since other operations and effects including the bit inverter IV are the same as those in the first embodiment, detailed description thereof is omitted here.
実施の形態3.
図7は本発明の実施の形態3における電力変換装置の構成を示す回路図であり、図1に示した実施の形態1と対応する構成部分には、同一の符号を付す。
Embodiment 3 FIG.
FIG. 7 is a circuit diagram showing a configuration of the power conversion device according to the third embodiment of the present invention, and components corresponding to those in the first embodiment shown in FIG.
図1に示した実施の形態1の構成の電力変換装置においては、ビットインバータIVが単相の交流電源ACの電圧の正負極性に共通に用いられている。その場合、入力電圧の正負に電圧差が発生した場合(つまり、交流電源ACの波形が完全な正弦波波形でなくて正極側と負極側とで差が生じているような場合)、出力電圧の上下値に差が生じてしまい安定な昇圧電圧が得られない。 In the power conversion device having the configuration of the first embodiment shown in FIG. 1, the bit inverter IV is commonly used for the positive / negative polarity of the voltage of the single-phase AC power supply AC. In that case, when a voltage difference occurs between the positive and negative of the input voltage (that is, when the waveform of the AC power supply AC is not a perfect sine wave waveform and there is a difference between the positive and negative sides), the output voltage As a result, there is a difference between the upper and lower values, and a stable boost voltage cannot be obtained.
この問題を解決するために、この実施の形態3では、交流電源ACの正極性と負極性に対応してそれぞれ独立して、リアクトルLoa、Lob、およびビットインバータIVa,IVbが設けられるとともに、正極側のビットインバータIVaの後段には電圧交直変換器としての正の充電回路CPaが、また、負極側のビットインバータIVbの後段には電圧交直変換器としての負の充電回路CPbがそれぞれ接続されている。そして、正負の両充電回路CPa,CPbによって倍電圧コンバータCV3が構成されている。 In order to solve this problem, in the third embodiment, reactors Loa and Lob and bit inverters IVa and IVb are provided independently corresponding to the positive polarity and the negative polarity of AC power supply AC, respectively, and the positive electrode A positive charging circuit CPa as a voltage AC / DC converter is connected to the subsequent stage of the side bit inverter IVa, and a negative charging circuit CPb as a voltage AC / DC converter is connected to the subsequent stage of the negative bit inverter IVb. Yes. A voltage doubler converter CV3 is configured by both positive and negative charging circuits CPa and CPb.
ここに、正の充電回路CPaは、ダイオードDcaを逆並列に接続したスイッチング素子Qcaと、ダイオードDaを逆並列に接続したスイッチング素子Qaと出力コンデンサCaとからなる直列回路とを互いに並列に接続してなる。また、負の充電回路CPbは、ダイオードDcbを逆並列に接続したスイッチング素子Qcbと、ダイオードDbを逆並列に接続したスイッチング素子Qbと出力コンデンサCbとからなる直列回路とを互いに並列に接続してなる。そして、上下のスイッチング素子QcaとQcbの接続点、および上下の出力コンデンサCa,Cbの接続点は交流電源ACの他方の電力線l2に共通に接続されている。
Here, the positive charging circuit CPa connects a switching element Qca in which the diode Dca is connected in antiparallel and a series circuit composed of the switching element Qa in which the diode Da is connected in antiparallel and the output capacitor Ca in parallel with each other. It becomes. The negative charging circuit CPb includes a switching element Qcb in which the diode Dcb is connected in antiparallel, and a series circuit including the switching element Qb in which the diode Db is connected in antiparallel and the output capacitor Cb are connected in parallel to each other. Become. A connection point between the upper and lower switching elements Qca and Qcb and a connection point between the upper and lower output capacitors Ca and Cb are commonly connected to the
この電力変換装置では、図8の動作波形図に示すように、交流電源ACの正の半周期において、電圧の立ち上がり部分と立下り部分に正側の充電回路CPaを構成するスイッチング素子Qcaをオンすることにより交流電源ACの両電力線l1,l2間が短絡されるため、両電力線l1,l2間の電圧をVxaとすると、Vxa(図8中、太実線で示す)はゼロになる。また、交流電源ACの正の半周期内の他の期間では、スイッチング素子Qcaをオフにし、かつスイッチング素子Qaをオンにすることにより、出力コンデンサCaが所定の電圧Vxaに充電される。
In this power conversion device, as shown in the operation waveform diagram of FIG. 8, in the positive half cycle of the AC power supply AC, the switching element Qca constituting the positive charging circuit CPa is turned on at the rising and falling portions of the voltage. As a result, the
また、交流電源ACの負の半周期において、電圧の立ち上がり部分と立下り部分に負側の充電回路CPbを構成するスイッチング素子Qcbをオンすることにより交流電源ACの両電力線l1,l2間が短絡されるため、両電力線l1,l2間の電圧をVxbとすると、Vxb(図8中、太実線で示す)はゼロになる。また、交流電源ACの負の半周期内の他の期間では、スイッチング素子Qcbをオフにし、かつスイッチング素子Qbをオンとすることにより、出力コンデンサCbが所定の電圧Vxbに充電される。
Further, in the negative half cycle of the AC power supply AC, the switching element Qcb constituting the negative charging circuit CPb is turned on at the rising and falling portions of the voltage, thereby short-circuiting between both
このように、正の半周期では上側の出力コンデンサCaがVxaに充電され、負の半周期では下側の出力コンデンサCbがVxbに充電されるので、上下の出力コンデンサCa,Cb全体では(Vxa+Vxb)の電圧が充電され、これが出力電圧Voutとして取り出されることになる。
ビットインバータIVa,IVbを含むその他の作用、効果については、実施の形態1の場合と同様であるから、ここでは詳しい説明は省略する。
In this way, the upper output capacitor Ca is charged to Vxa in the positive half cycle, and the lower output capacitor Cb is charged to Vxb in the negative half cycle. ) Is charged, and this is taken out as the output voltage Vout.
Since other operations and effects including the bit inverters IVa and IVb are the same as those in the first embodiment, detailed description thereof is omitted here.
このように、この実施の形態3では、交流電源ACの交流電圧の正極側と負極側とに差が生じた場合でも、独立してスイッチング素子QaおよびQbのオン期間を制御してパルス幅を変えることで、各々半周期でのビットインバータIVa,IVbの電力収支を独立してゼロとすることができ、実施の形態1の場合よりも自由度を大幅に高めることができる。 As described above, in the third embodiment, even when a difference occurs between the positive electrode side and the negative electrode side of the AC voltage of the AC power supply AC, the ON period of the switching elements Qa and Qb is independently controlled to set the pulse width. By changing, the power balance of the bit inverters IVa and IVb in each half cycle can be made zero independently, and the degree of freedom can be greatly increased as compared with the case of the first embodiment.
なお、本発明は上記の実施の形態1〜3の構成に限定されるものではなく、その趣旨を逸脱しない範囲内において各種の変形を加えることができる。例えば、倍電圧のコンバータ方式には各種のものがあるが、このようなコンバータに直列に単相のビットインバータを接続した構成であってもよく、本発明と同じ効果を奏することができる。 In addition, this invention is not limited to the structure of said Embodiment 1-3, A various deformation | transformation can be added in the range which does not deviate from the meaning. For example, although there are various types of voltage doubler converter systems, a configuration in which a single-phase bit inverter is connected in series to such a converter may be used, and the same effects as the present invention can be achieved.
AC 単相の交流電源、l1,l2 電力線、Lo リアクトル、
IV,IVa,IVb ビットインバータ(単相のフルブリッジインバータ)、
CV1 倍電圧コンバータ(電圧交直変換器)、
CV2 コンバータ(電圧交直変換器)、CV3 倍電圧コンバータ、
CPa,CPb 充電回路(電圧交直変換器)。
AC single-phase AC power supply, l1, l2 power line, Lo reactor,
IV, IVa, IVb bit inverter (single phase full bridge inverter),
CV1 voltage doubler converter (voltage AC / DC converter),
CV2 converter (voltage AC / DC converter), CV3 voltage doubler converter,
CPa, CPb Charging circuit (voltage AC / DC converter).
Claims (4)
上記リアクトル、上記フルブリッジインバータ、および上記電圧交直変換器は、上記交流電源の正負の極性に対応して個別に設けられており、
上記フルブリッジインバータの1周期当たりの電力収支がゼロとなるように上記電圧交直変換器に加わる電圧のパルス幅が制御されることを特徴とする電力変換装置。 A single-phase full-bridge inverter that operates at a reactor and a high frequency is sequentially connected in series to one power line of a single-phase AC power supply, and the power line connected in series and the other power line of the AC power supply Connected to a voltage AC / DC converter that operates with one pulse drive signal applied every half cycle of the AC power source and converts AC to DC,
The reactor, the full bridge inverter, and the voltage AC / DC converter are individually provided corresponding to the positive and negative polarities of the AC power supply,
A power conversion device, wherein a pulse width of a voltage applied to the voltage AC / DC converter is controlled so that a power balance per cycle of the full bridge inverter becomes zero.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008229209A JP5323426B2 (en) | 2008-09-08 | 2008-09-08 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008229209A JP5323426B2 (en) | 2008-09-08 | 2008-09-08 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010063326A JP2010063326A (en) | 2010-03-18 |
JP5323426B2 true JP5323426B2 (en) | 2013-10-23 |
Family
ID=42189510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008229209A Active JP5323426B2 (en) | 2008-09-08 | 2008-09-08 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5323426B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011229347A (en) * | 2010-04-23 | 2011-11-10 | Mitsubishi Electric Corp | Power conversion equipment |
JP5400961B2 (en) * | 2010-05-28 | 2014-01-29 | 三菱電機株式会社 | Power converter |
JP5415387B2 (en) * | 2010-09-29 | 2014-02-12 | 三菱電機株式会社 | Power converter |
US9401655B2 (en) | 2011-09-08 | 2016-07-26 | Mitsubishi Electric Corporation | Power conversion apparatus with inverter circuit and series converter circuit having power factor control |
JP5624577B2 (en) * | 2012-03-16 | 2014-11-12 | 株式会社東芝 | Power converter for vehicle |
JP5920055B2 (en) * | 2012-06-27 | 2016-05-18 | 三菱電機株式会社 | AC / DC power converter, and uninterruptible power supply apparatus including the AC / DC power converter |
JP5872494B2 (en) * | 2013-01-24 | 2016-03-01 | 株式会社東芝 | Power converter for vehicle |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2527911B2 (en) * | 1993-10-20 | 1996-08-28 | 東洋電機製造株式会社 | PWM converter |
CN101432957B (en) * | 2006-04-25 | 2012-10-03 | 三菱电机株式会社 | Power converting apparatus |
-
2008
- 2008-09-08 JP JP2008229209A patent/JP5323426B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010063326A (en) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5323426B2 (en) | Power converter | |
WO2016075996A1 (en) | Power conversion device | |
JP6552739B2 (en) | Parallel power supply | |
US9419542B2 (en) | Inverter device | |
US11817768B2 (en) | Power conversion device that can suppress interference between control of input current from an AC power supply and voltage control for a DC capacitor | |
WO2007129456A1 (en) | Power converter | |
JP2015077061A (en) | Inverter device, power conditioner, power generation system, and control method of inverter device | |
JP2006238628A (en) | Power converting device | |
US11005386B2 (en) | Power converter circuit and power conversion method | |
US6960901B2 (en) | Bi-directional DC/DC power converter having a neutral terminal | |
JP4365171B2 (en) | Power converter and power conditioner using the same | |
JP2019037077A (en) | Power conversion circuit and control method thereof | |
JP4907982B2 (en) | Grid-connected inverter device | |
JP4490309B2 (en) | Power converter | |
JP5950970B2 (en) | Power converter | |
JP2568271B2 (en) | DC uninterruptible power supply | |
JP5748804B2 (en) | Power converter | |
JP2003134842A (en) | Step-up/step-down converter and system interconnecting inverter using the same | |
JP5862480B2 (en) | Uninterruptible power system | |
JPH0667198B2 (en) | Power converter | |
JP4470618B2 (en) | Control device and method for power converter | |
JP2618931B2 (en) | Power converter | |
JPS6277867A (en) | Power converter | |
JPH0435990B2 (en) | ||
JP2001320880A (en) | Rectifying power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130717 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5323426 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |