[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5397007B2 - プリント配線板および電子部品パッケージ - Google Patents

プリント配線板および電子部品パッケージ Download PDF

Info

Publication number
JP5397007B2
JP5397007B2 JP2009117620A JP2009117620A JP5397007B2 JP 5397007 B2 JP5397007 B2 JP 5397007B2 JP 2009117620 A JP2009117620 A JP 2009117620A JP 2009117620 A JP2009117620 A JP 2009117620A JP 5397007 B2 JP5397007 B2 JP 5397007B2
Authority
JP
Japan
Prior art keywords
core layer
conductive
reference axis
vias
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009117620A
Other languages
English (en)
Other versions
JP2010267781A (ja
Inventor
聡義 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009117620A priority Critical patent/JP5397007B2/ja
Priority to US12/775,916 priority patent/US8222540B2/en
Publication of JP2010267781A publication Critical patent/JP2010267781A/ja
Application granted granted Critical
Publication of JP5397007B2 publication Critical patent/JP5397007B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明はプリント配線板に関する。
例えばＬＳＩ（大規模集積回路）チップパッケージといった電子部品パッケージは広く知られる。電子部品パッケージはプリント配線板すなわちパッケージ基板を備える。パッケージ基板の表面に電子部品は実装される。パッケージ基板の裏面には例えばボールグリッドアレイといった接続端子が取り付けられる。個々の接続端子はパッケージ基板内のビアで電子部品に電気的に接続される。
特開平６−９７６６０号公報 実開平２−２４５６８号公報
電子部品では処理動作の高速化が要求される。処理動作の高速化は動作周波数の上昇を招く。動作周波数の上昇に応じてパッケージ基板上の信号伝送路で伝送特性の悪化が懸念される。本発明者の検証によれば、良好な伝送特性の維持にあたってパッケージ基板の厚みの影響は無視されることはできない。
本発明は、上記実状に鑑みてなされたもので、良好な伝送特性の確立に寄与することができるプリント配線板を提供することを目的とする。
上記目的を達成するために、プリント配線板の一具体例は、絶縁性のコア層と、当該コア層を貫通する基準軸線から等距離で当該基準軸線に平行に延びる軸心を有し、当該コア層の表面から裏面まで貫通する複数本の導電性のビアと、前記コア層の表面に形成されて、前記基準軸線から個々の前記ビアまで広がる第１導電膜と、前記コア層の表面に積層されて、第１導電膜に被さる絶縁性の第１積層膜と、前記基準軸線上に軸心を有し、前記第１積層膜の裏面から表面まで貫通する１本の導電性の第１接続ビアと、前記コア層の裏面に形成されて、前記基準軸線から個々の前記ビアまで広がる第２導電膜と、前記コア層の裏面に積層されて、第２導電膜に被さる絶縁性の第２積層膜と、前記基準軸線上に軸心を有し、前記第２積層膜の裏面から表面まで貫通する１本の導電性の第２接続ビアとを備える。
以上のように、前述のプリント配線板は良好な伝送特性に寄与することができる。
一実施形態に係るプリント基板ユニットの構造を概略的に示す一部断面図である。 パッケージ基板の構造を概略的に示す拡大部分断面図である。 ３本のビアの構造を概略的に示す拡大斜視図である。 モデル化された１本のビアで算出されたＳパラメーターを示すグラフである。 モデル化された１本のビアで算出されたＳパラメーターを示すグラフである。 ３本のビアで算出されたＳパラメーターと、１本のビアで算出されたＳパラメーターとを比較した結果を示すグラフである。 ３本のビアで算出されたＳパラメーターと、１本のビアで算出されたＳパラメーターとを比較した結果を示すグラフである。 コア層の厚みが０．４ｍｍに設定された際に３本のビアで算出されたＳパラメーターを示すグラフである。 コア層の厚みが０．６ｍｍに設定された際に３本のビアで算出されたＳパラメーターを示すグラフである。 導電パッドの直径が０．０６ｍｍに設定された際に３本のビアで算出されたＳパラメーターを示すグラフである。 ビアの外径が０．０７ｍｍに設定された際に３本のビアで算出されたＳパラメーターを示すグラフである。
以下、添付図面を参照しつつ本発明の一実施形態を説明する。
図１は一実施形態に係るプリント基板ユニットの構造を概略的に示す。プリント基板ユニット１１は大型のプリント配線板１２を備える。プリント配線板１２は例えば樹脂製の基板１３を備える。基板１３は例えば多層基板に構成される。多層基板はコア層１３ａを備える。コア層１３ａの表裏面には１以上の積層膜１３ｂが形成される。コア層１３ａの表裏面や積層膜１３ｂの表面には例えば導電性のべた膜や配線パターン１４が形成される。べた膜は例えば電源層やグラウンド層として機能する。配線パターン１４は例えば信号伝送路として機能する。電源層やグラウンド層は例えば導電性のスルーホールで表層の導電膜や導電パッドに接続される。配線パターン１４は例えば導電性のスルーホール１５や導電性のビア１６で相互に接続されたり表層の導電膜や導電パッド１７に接続されたりする。べた膜や配線パターン１４、スルーホール１５、ビア１６は例えば銅といった金属材料から形成される。
プリント配線板１２の表面には電子部品パッケージの一具体例すなわちＬＳＩ（大規模集積回路）チップパッケージ１８が実装される。ＬＳＩチップパッケージ１８は小型のプリント配線板すなわちパッケージ基板１９を備える。パッケージ基板１９の表面にはＬＳＩチップ２１が実装される。パッケージ基板１９の裏面には複数個の導電パッド２２が取り付けられる。個々の導電パッド２２には例えば１個のはんだバンプ２３が接合される。個々のはんだバンプ２３は同時にプリント配線板１２の導電パッド１７に接合される。こうしてＬＳＩチップパッケージ１８はプリント配線板１２に電気的に接続される。はんだバンプ２３はアンダーフィル材２４で封止される。アンダーフィル材２４はプリント配線板１２とパッケージ基板１９との間で空間を満たす。
ＬＳＩチップ２１には複数個の導電パッド２５が取り付けられる。パッケージ基板１９の表面には同様に複数個の導電パッド２６が取り付けられる。パッケージ基板１９の導電パッド２６は１対１でＬＳＩチップ２１の導電パッド２５に対応する。ＬＳＩチップ２１の導電パッド２５には例えば１個の金バンプ２７が接合される。個々の金バンプ２７は同時にパッケージ基板１９の導電パッド２６に接合される。ＬＳＩチップ２１はパッケージ基板１９上に封止材２８で封止される。封止材２８には例えば樹脂が用いられる。
図２に示されるように、パッケージ基板１９は絶縁性のコア層３１を備える。コア層３１には例えば個々の導電パッド２６（２２）ごとに複数本の貫通孔３２が形成される。個々の貫通孔３２はコア層３１の表面から裏面まで貫通する。個々の貫通孔３２は例えば円柱形の空間を区画する。貫通孔３２の軸心３３は基準軸線３４に平行に延びる。基準軸線３４はコア層３１の表裏面に直角にコア層３１を貫通する。貫通孔３２は導電材料で充填される。導電材料には例えば銅やはんだが用いられる。こうして円柱形のビア３５が確立される。ビア３５同士はコア層３１の絶縁材で相互に電気的に絶縁される。
コア層３１の表面には第１導電膜３６が形成される。第１導電膜３６は基準軸線３４から個々のビア３５まで広がる。こうしてコア層３１の表面では個々の導電パッド２６ごとにビア３５は相互に接続される。コア層３１の表面には第１積層膜３７が積層される。第１積層膜３７は例えば樹脂といった絶縁材料で形成される。第１積層膜３７はコア層３１の表面で第１導電膜３６に被さる。同様に、コア層３１の裏面には第２導電膜３９が形成される。第２導電膜３９は基準軸線３４から個々のビア３５まで広がる。こうしてコア層３１の裏面では個々の導電パッド２２ごとにビア３５は相互に接続される。コア層３１の裏面には第２積層膜４１が積層される。第２積層膜４１は例えば樹脂といった絶縁材料で形成される。第２積層膜４１はコア層３１の裏面で第２導電膜３９に被さる。
第１積層膜３７には導電性の第１接続ビア４２が形成される。第１接続ビア４２は例えば銅やはんだといった導電材料から形成される。第１接続ビア４２は第１積層膜３７の裏面から表面まで貫通する。第１接続ビア４２は例えば円柱形に形作られる。第１接続ビア４２はコア層３１から遠ざかるにつれて広がる円錐台に形作られてもよい。第１接続ビア４２の軸心は基準軸線３４に重なる。個々の導電パッド２６ごとに１本の第１接続ビア４２が割り当てられる。第１接続ビア４２は対応の導電パッド２６に接続される。
第１積層膜３７の表面には配線パターン４３が形成される。配線パターン４３は例えば銅といった導電材料から形成される。配線パターン４３は導電パッド４４を備える。導電パッド４４は第１接続ビア４２に接続される。配線パターン４３は導電パッド２６に接続される。こうして導電パッド４４は導電パッド２６に接続される。配線パターン４３は例えば１対１で導電パッド２６と導電パッド４４とを対応付ける。
第２積層膜４１には導電性の第２接続ビア４５が形成される。第２接続ビア４５は例えば銅やはんだといった導電材料から形成される。第２接続ビア４５は第２積層膜４１の裏面から表面まで貫通する。第２接続ビア４５は例えば円柱形に形作られる。第２接続ビア４５はコア層３１から遠ざかるにつれて広がる円錐台に形作られてもよい。第２接続ビア４５の軸心は基準軸線３４に重なる。個々の導電パッド２２ごとに１本の第２接続ビア４５が割り当てられる。第２接続ビア４５は対応の導電パッド２２に接続される。こうして導電パッド２６、配線パターン４３、導電パッド４４、第１接続ビア４２、第１導電膜３６、複数本のビア３５、第２導電膜３９、第２接続ビア４５および導電パッド２２で信号伝送路は確立される。
図３に示されるように、個々の導電パッド４４（２２）ごとにビア３５の外径（円柱形の円形断面の直径）は均一に設定される。ビア３５の長さ（上端から下端まで）は均一に設定される。ビア３５の長さは基準軸線３４に平行に測定される。基準軸線３４から個々のビア３５の軸心３３まで均一な距離が設定される。基準軸線３４回りでビア３５の軸心３３は等間隔で配置される。すなわち、導電パッド４４、第１接続ビア４２、第１導電膜３６、複数本（ここでは３本）のビア３５、第２導電膜３９、第２接続ビア４５および導電パッド２２で構成される構造体が基準軸線３４回りで回転すると、中心角１２０度の回転ごとに構造体は同一の像を描く。
図３に示されるように、個々のビア３５ごとに第１導電膜３６には導電パッド３６ａが区画される。導電パッド３６ａは円盤形に形成される。導電パッド３６ａの中心軸はビア３５の軸心３３に重なる。導電パッド３６ａ同士は、基準軸線３４から個々の導電パッド３６ａまで延びる線形の導電配線３６ｂで接続される。同様に、個々のビア３５ごとに第２導電膜３９には導電パッド３９ａが区画される。導電パッド３９ａは円盤形に形成される。導電パッド３９ａの中心軸はビア３５の軸心３３に重なる。導電パッド３９ａ同士は、基準軸線３４から個々の導電パッド３９ａまで延びる線形の導電配線３９ｂで接続される。導電パッド３６ａ、３９ａの外径はビア３５の外径よりも大きく設定される。
導電パッド４４、２２は円盤形に形成される。導電パッド４４、２２の中心軸は基準軸線３４に重なる。ただし、導電パッド４４、２２はその他の形状に形作られてもよい。その他、導電パッド４４、２２同士は異なる形状に形作られてもよい。
パッケージ基板１９では、第１接続ビア４２から第２接続ビア４５までいずれのビア３５経由で信号が伝達されても、配線距離は一致する。すなわち、信号は等距離を伝わる。したがって、ビア３５同士の間で信号の位相のずれは回避される。その結果、良好な伝送特性は確立される。
パッケージ基板１９の製造にあたって前述の貫通孔３２は例えばドリルで機械的に穿たれる。ドリルには１種類の孔径のドリルビットが用いられればよい。このとき、貫通孔３２の軸心の位置、すなわち、貫通孔３２の軸心と基準軸線３４との距離は要求される伝送特性に応じて設定されればよい。こういった設定によれば、コア層３１の厚みに応じて伝送特性は最適化されることができる。
本発明者はパッケージ基板１９のコア層３１中でビアの伝送特性を検証した。検証にあたってコンピューターシミュレーションが実施された。コンピューターシミュレーションに基づきＳパラメーター（Ｓ１１）が算出された。Ｓパラメーターはビア３５に入力される信号の反射ロスを特定することができる。まず、本発明者は１本のビア３５をモデル化した。モデル化にあたってコア層３１の厚みすなわちビア３５の長さは０．４ｍｍに設定された。ビア３５の上端および下端には円盤形の導電パッドが接続された。導電パッドはビア３５の軸心３３に直交する平面上で広がった。導電パッドの中心軸はビア３５の軸心３３に重ねられた。導電パッドの直径は０．１７ｍｍに設定された。ビア３５の外径は１００μｍ、１１０μｍおよび１２０μｍに設定された。図４に示されるように、動作周波数５００ＭＨｚ程度までならビア３５の外径の大きさに関係なく良好な伝送特性は得られた。動作周波数５００ＭＨｚ〜２３．０ＧＨｚの範囲ではビア３５の外径の縮小が伝送特性の向上に寄与することが確認された。動作周波数が２３．０ＧＨｚを超えると、外径の大きさの影響は薄れた。次にモデル化にあたってコア層３１の厚みは０．８ｍｍに設定された。導電パッドの直径は０．１７ｍｍに維持された。ビア３５の外径は１２０μｍ、１４０μｍおよび１６０μｍに設定された。図５に示されるように、動作周波数５００ＭＨｚ程度までならビア３５の外径の大きさに関係なく良好な伝送特性は得られた。動作周波数５００ＭＨｚ〜１５．０ＧＨｚの範囲ではビア３５の外径の縮小が伝送特性の向上に寄与することが確認された。動作周波数が１７．５ＧＨｚを超えると、外径の増大が伝送特性の向上に寄与することが確認された。ただし、動作周波数が２０．０ＧＨｚを超えると、著しいゲインの増大が確認された。
次に本発明者は３本のビア３５と１本のビア３５とを比較した。比較にあたって本発明者は３本のビア３５をモデル化した。モデル化にあたってコア層３１の厚みは０．４ｍｍに設定された。導電パッド３６ａ、３９ａの直径は０．１０ｍｍに設定された。ビア３５の外径は０．０７ｍｍに設定された。同時に本発明者は前述と同様に１本のビア３５をモデル化した。コア層３１の厚みは同様に０．４ｍｍに設定された。導電パッドの直径は０．１７ｍｍに設定された。ビア３５の外径は０．１０ｍｍに設定された。すなわち、ビア３５の断面積は３本のビア３５の総面積に等しく設定された。図６に示されるように、動作周波数５００ＭＨｚ程度までならビア３５の本数に関係なく良好な伝送特性は得られた。動作周波数１１．５ＧＨｚ〜２１．０ＧＨｚの範囲では３本のビア３５は１本のビア３５よりも良好な伝送特性を示した。特に、動作周波数２０．０ＧＨｚ（４０Ｂｂｐｓ相当）の±１．０ＧＨｚの範囲で３本のビア３５は１本のビアに比べて良好な伝送特性を示した。
次に本発明者は３本のビア３５と１本のビア３５とを比較した。比較にあたって本発明者は３本のビア３５をモデル化した。モデル化にあたってコア層３１の厚みは０．８ｍｍに設定された。導電パッド３６ａ、３９ａの直径は０．１０ｍｍに設定された。ビア３５の外径は０．０７ｍｍに設定された。同時に本発明者は前述と同様に１本のビア３５をモデル化した。コア層３１の厚みは同様に０．８ｍｍに設定された。導電パッドの直径は０．１０ｍｍに設定された。ビア３５の外径は０．０７ｍｍに設定された。すなわち、ビア３５そのものは同一の形状に設定された。図７に示されるように、動作周波数７．９ＧＨｚを超えると、３本のビア３５は１本のビアに比べて良好な伝送特性を示した。
次に本発明者はコア層３１の厚みを変化させつつビア３５の伝送特性を検証した。検証にあたって３本のビア３５がモデル化された。モデル化にあたってコア層３１の厚みは０．４ｍｍに設定された。導電パッド３６ａ、３９ａの直径は０．１０ｍｍに設定された。ビア３５の外径は０．０５ｍｍに設定された。基準軸線３４とビア３５の軸心３３との距離は４０μｍ、８０μｍおよび１２０μｍに設定された。図８に示されるように、動作周波数５００ＭＨｚ程度までなら基準軸線３４および軸心３３の距離に関係なく良好な伝送特性は得られた。動作周波数５００ＭＨｚ〜２３．０ＧＨｚの範囲では基準軸線３４および軸心３３の距離の縮小が伝送特性の向上に寄与することが確認された。すなわち、１本のビアで外径の大きさが調整される場合と同様に、基準軸線３４および軸心３３の距離に基づき伝送特性は調整されうることが確認された。特に、動作周波数２０．０ＧＨｚ（４０Ｂｂｐｓ相当）の±１．０ＧＨｚの範囲で距離４０μｍのビア３５は良好な伝送特性を示した。次にモデル化にあたってコア層３１の厚みは０．６ｍｍに設定された。他の条件は維持された。その結果、図９に示されるように、動作周波数５００ＭＨｚ程度までなら基準軸線３４および軸心３３の距離に関係なく良好な伝送特性は得られた。動作周波数５００ＭＨｚ〜１７．５ＧＨｚの範囲では距離の縮小が伝送特性の向上に寄与することが確認された。コア層３１の厚みの変化に応じて伝送特性は変化することが確認された。こういった伝送特性の変化は基準軸線３４および軸心３３の距離に基づき調整されうることが確認された。１本のビアで外径の大きさが調整される場合と同様に、基準軸線３４および軸心３３の距離に基づき伝送特性は調整されうることが確認された。
本発明者はさらに３本のビア３５の伝送特性を検証した。検証にあたって本発明者は導電パッド３６ａ、３９ａの直径やビア３５の外径を変化させた。導電パッド３６ａ、３９ａの直径は０．０６ｍｍに設定された。このとき、コア層３１の厚みは前述と同様に０．４ｍｍに設定された。ビアの外径は前述と同様に０．０５ｍｍに設定された。図１０に示されるように、動作周波数５００ＭＨｚ程度までなら基準軸線３４および軸心３３の距離に関係なく良好な伝送特性は得られた。動作周波数５００ＭＨｚ〜２３．０ＧＨｚの範囲では基準軸線３４および軸心３３の距離の縮小が伝送特性の向上に寄与することが確認された。次にビア３５の外径は０．０７ｍｍに設定された。コア層３１の厚みは前述と同様に０．４ｍｍに設定された。導電パッド３６ａ、３９ａの直径は前述と同様に０．１０ｍｍに設定された。図１１に示されるように、動作周波数５００ＭＨｚ程度までなら基準軸線３４および軸心３３の距離に関係なく良好な伝送特性は得られた。動作周波数５００ＭＨｚ〜２３．４ＧＨｚの範囲では基準軸線３４および軸心３３の距離の縮小が伝送特性の向上に寄与することが確認された。ビア３５の外径寸法や導電パッド３６ａ、３９ａの直径寸法に関係なく伝送特性は基準軸線３４および軸心３３の距離に基づき伝送特性は調整されうることが確認された。
以上の実施形態に関し出願人はさらに以下の付記を開示する。
（付記１） 絶縁性のコア層と、当該コア層を貫通する基準軸線から等距離で当該基準軸線に平行に延びる軸心を有し、当該コア層の表面から裏面まで貫通する複数本の導電性のビアと、前記コア層の表面に形成されて、前記基準軸線から個々の前記ビアまで広がる第１導電膜と、前記コア層の表面に積層されて、第１導電膜に被さる絶縁性の第１積層膜と、前記基準軸線上に軸心を有し、前記第１積層膜の裏面から表面まで貫通する１本の導電性の第１接続ビアと、前記コア層の裏面に形成されて、前記基準軸線から個々の前記ビアまで広がる第２導電膜と、前記コア層の裏面に積層されて、第２導電膜に被さる絶縁性の第２積層膜と、前記基準軸線上に軸心を有し、前記第２積層膜の裏面から表面まで貫通する１本の導電性の第２接続ビアとを備えることを特徴とするプリント配線板。
（付記２） 付記１に記載のプリント配線板において、前記ビアは前記基準軸線回りで等間隔に配置されることを特徴とするプリント配線板。
（付記３） 付記１または２に記載のプリント配線板において、前記第１導電膜は前記基準軸線から個別に前記ビアまで線形に延びることを特徴とするプリント配線板。
（付記４） 付記１〜３のいずれか１項に記載のプリント配線板において、前記複数本のビアは同一径の円柱形に形成されることを特徴とするプリント配線板。
（付記５） 絶縁性のコア層と、当該コア層を貫通する基準軸線から等距離で当該基準軸線に平行に延びる軸心を有し、当該コア層の表面から裏面まで貫通する複数本の導電性のビアと、前記コア層の表面に形成されて、前記基準軸線から個々の前記ビアまで広がる第１導電膜と、前記コア層の表面に積層されて、第１導電膜に被さる絶縁性の第１積層膜と、前記基準軸線上に軸心を有し、前記第１積層膜の裏面から表面まで貫通する１本の導電性の第１接続ビアと、前記第１積層膜上に搭載されて、前記第１接続ビアに接続される端子を有する電子部品と、前記コア層の裏面に形成されて、前記基準軸線から個々の前記ビアまで広がる第２導電膜と、前記コア層の裏面に積層されて、第２導電膜に被さる絶縁性の第２積層膜と、前記基準軸線上に軸心を有し、前記第２積層膜の裏面から表面まで貫通する１本の導電性の第２接続ビアとを備えることを特徴とする電子部品パッケージ。
（付記６） 付記５に記載の電子部品パッケージにおいて、前記ビアは前記基準軸線回りで等間隔に配置されることを特徴とする電子部品パッケージ。
（付記７） 付記５または６に記載の電子部品パッケージにおいて、前記第１導電膜は前記基準軸線から個別に前記ビアまで線形に延びることを特徴とする電子部品パッケージ。
（付記８） 付記５〜７のいずれか１項に記載の電子部品パッケージにおいて、前記複数本のビアは同一径の円柱形に形成されることを特徴とする電子部品パッケージ。
１８ 電子部品パッケージ、１９ プリント配線板（パッケージ基板）、３１ コア層、３３ 軸心、３４ 基準軸線、３５ ビア、３６ 第１導電膜、３７ 第１積層膜、３９ 第２導電膜、４１ 第２積層膜、４２ 第１接続ビア、４５ 第２接続ビア。

Claims (5)

  1. 絶縁性のコア層と、当該コア層を貫通する基準軸線から等距離で当該基準軸線に平行に延びる軸心を有し、当該コア層の表面から裏面まで貫通する複数本の導電性のビアと、前記コア層の表面に形成されて、前記基準軸線から個々の前記ビアまで広がる第１導電膜と、前記コア層の表面に積層されて、第１導電膜に被さる絶縁性の第１積層膜と、前記基準軸線上に軸心を有し、前記第１積層膜の裏面から表面まで貫通する１本の導電性の第１接続ビアと、前記コア層の裏面に形成されて、前記基準軸線から個々の前記ビアまで広がる第２導電膜と、前記コア層の裏面に積層されて、第２導電膜に被さる絶縁性の第２積層膜と、前記基準軸線上に軸心を有し、前記第２積層膜の裏面から表面まで貫通する１本の導電性の第２接続ビアとを備えることを特徴とするプリント配線板。
  2. 請求項１に記載のプリント配線板において、前記ビアは前記基準軸線回りで等間隔に配置されることを特徴とするプリント配線板。
  3. 請求項１または２に記載のプリント配線板において、前記第１導電膜は前記基準軸線から個別に前記ビアまで線形に延びることを特徴とするプリント配線板。
  4. 請求項１〜３のいずれか１項に記載のプリント配線板において、前記複数本のビアは同一径の円柱形に形成されることを特徴とするプリント配線板。
  5. 絶縁性のコア層と、当該コア層を貫通する基準軸線から等距離で当該基準軸線に平行に延びる軸心を有し、当該コア層の表面から裏面まで貫通する複数本の導電性のビアと、前記コア層の表面に形成されて、前記基準軸線から個々の前記ビアまで広がる第１導電膜と、前記コア層の表面に積層されて、第１導電膜に被さる絶縁性の第１積層膜と、前記基準軸線上に軸心を有し、前記第１積層膜の裏面から表面まで貫通する１本の導電性の第１接続ビアと、前記第１積層膜上に搭載されて、前記第１接続ビアに接続される端子を有する電子部品と、前記コア層の裏面に形成されて、前記基準軸線から個々の前記ビアまで広がる第２導電膜と、前記コア層の裏面に積層されて、第２導電膜に被さる絶縁性の第２積層膜と、前記基準軸線上に軸心を有し、前記第２積層膜の裏面から表面まで貫通する１本の導電性の第２接続ビアとを備えることを特徴とする電子部品パッケージ。
JP2009117620A 2009-05-14 2009-05-14 プリント配線板および電子部品パッケージ Expired - Fee Related JP5397007B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009117620A JP5397007B2 (ja) 2009-05-14 2009-05-14 プリント配線板および電子部品パッケージ
US12/775,916 US8222540B2 (en) 2009-05-14 2010-05-07 Printed wiring board and electronic-component package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009117620A JP5397007B2 (ja) 2009-05-14 2009-05-14 プリント配線板および電子部品パッケージ

Publications (2)

Publication Number Publication Date
JP2010267781A JP2010267781A (ja) 2010-11-25
JP5397007B2 true JP5397007B2 (ja) 2014-01-22

Family

ID=43067600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009117620A Expired - Fee Related JP5397007B2 (ja) 2009-05-14 2009-05-14 プリント配線板および電子部品パッケージ

Country Status (2)

Country Link
US (1) US8222540B2 (ja)
JP (1) JP5397007B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5988360B2 (ja) * 2012-07-27 2016-09-07 京セラ株式会社 配線基板
JP2016106427A (ja) * 2016-03-03 2016-06-16 京セラサーキットソリューションズ株式会社 配線基板の製造方法および実装構造体の製造方法
KR102680006B1 (ko) * 2018-12-12 2024-07-02 삼성전기주식회사 인쇄회로기판

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0648906Y2 (ja) 1988-08-04 1994-12-12 富士通株式会社 多層基板のパターン構造
JPH0797705B2 (ja) * 1989-07-17 1995-10-18 日本電気株式会社 多層セラミツク基板
JPH0697660A (ja) 1992-09-17 1994-04-08 Fujitsu Ltd 多層セラミック基板及びその製造方法
JPH06164144A (ja) * 1992-11-25 1994-06-10 Kyocera Corp 多層配線基板
JPH088393A (ja) * 1994-06-23 1996-01-12 Fujitsu Ltd 半導体装置
US6639154B1 (en) * 2000-10-10 2003-10-28 Teradyne, Inc. Apparatus for forming a connection between a circuit board and a connector, having a signal launch
JP4056525B2 (ja) * 2002-05-23 2008-03-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層型ビア構造体
JP2005019552A (ja) * 2003-06-24 2005-01-20 Denso Corp 多層回路基板およびその製造方法
JP4202902B2 (ja) * 2003-12-24 2008-12-24 太陽誘電株式会社 積層基板、複数種類の積層基板の設計方法、及び同時焼結積層基板
JP4736451B2 (ja) * 2005-02-03 2011-07-27 パナソニック株式会社 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器
TWI416673B (zh) * 2007-03-30 2013-11-21 Sumitomo Bakelite Co 覆晶半導體封裝用之接續構造、增層材料、密封樹脂組成物及電路基板

Also Published As

Publication number Publication date
US20100288545A1 (en) 2010-11-18
US8222540B2 (en) 2012-07-17
JP2010267781A (ja) 2010-11-25

Similar Documents

Publication Publication Date Title
JP4830120B2 (ja) 電子パッケージ及びその製造方法
JP2008198999A (ja) 電子素子内蔵印刷回路基板及びその製造方法
CN105659710B (zh) 布线基板以及使用该布线基板的安装结构体
JP2008226945A (ja) 半導体装置およびその製造方法
JP4976840B2 (ja) プリント配線板、プリント配線板の製造方法および電子機器
KR20090096174A (ko) 회로 기판 및 이를 이용한 반도체 패키지
JP4283327B2 (ja) プリント配線板
EP2763518A1 (en) Component embedded substrate mounting body, method for manufacturing same and component embedded substrate
US20160196986A1 (en) Ball grid array package substrate with through holes and method of forming same
WO2013146931A1 (ja) 多層配線板
JP6742682B2 (ja) 多層配線基板
JP5397007B2 (ja) プリント配線板および電子部品パッケージ
US20100327452A1 (en) Mounting structure and method of manufacturing the same
JP2016171211A (ja) コイルモジュール
US9343391B2 (en) Semiconductor package and method of manufacturing the same
US8829361B2 (en) Wiring board and mounting structure using the same
JP2012212831A (ja) 複合配線基板
US8063481B2 (en) High-speed memory package
JP2007214568A (ja) 回路基板構造
JP6146071B2 (ja) プリント基板、プリント基板ユニット、及びプリント基板の製造方法
JP2010080671A (ja) 電子素子実装体
JP2011138846A (ja) 配線基板
JP6236841B2 (ja) 多層配線基板及びその製造方法
JP5388081B2 (ja) 半導体装置
JP2010114372A (ja) プリント配線板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131007

R150 Certificate of patent or registration of utility model

Ref document number: 5397007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees